JP2017537474A - オプトエレクトロニクス部品およびオプトエレクトロニクス部品の製造方法 - Google Patents

オプトエレクトロニクス部品およびオプトエレクトロニクス部品の製造方法 Download PDF

Info

Publication number
JP2017537474A
JP2017537474A JP2017526521A JP2017526521A JP2017537474A JP 2017537474 A JP2017537474 A JP 2017537474A JP 2017526521 A JP2017526521 A JP 2017526521A JP 2017526521 A JP2017526521 A JP 2017526521A JP 2017537474 A JP2017537474 A JP 2017537474A
Authority
JP
Japan
Prior art keywords
recess
plane
region
active zone
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017526521A
Other languages
English (en)
Other versions
JP6450842B2 (ja
Inventor
スヴェン ゲルハルト
スヴェン ゲルハルト
アルフレド レル
アルフレド レル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Publication of JP2017537474A publication Critical patent/JP2017537474A/ja
Application granted granted Critical
Publication of JP6450842B2 publication Critical patent/JP6450842B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/02Structural details or components not essential to laser action
    • H01S5/0201Separation of the wafer into individual elements, e.g. by dicing, cleaving, etching or directly during growth
    • H01S5/0202Cleaving
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/02Structural details or components not essential to laser action
    • H01S5/0206Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/0207Substrates having a special shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/02Structural details or components not essential to laser action
    • H01S5/0206Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/0217Removal of the substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/20Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0095Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Led Devices (AREA)
  • Semiconductor Lasers (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本発明は、電磁放射を生成する活性ゾーン(1)を有する層構造(2)を備えたオプトエレクトロニクス部品に関する。活性ゾーンが第1の平面内に配置されており、層構造の表面に凹部(6,25)が導入されており、凹部が本部品の端面(13)に隣接しており、端面が第2の平面内に配置されており、第2の平面が第1の平面に実質的に垂直に配置されており、凹部が底面(9)および側面(7,8)を有し、側面が端面に実質的に垂直に配置されており、側面が活性ゾーンの第1の平面に対する90゜に等しくない角度に傾斜して配置されており、底面が活性ゾーンの第1の平面の領域に配置されている。

Description

本発明は、特許請求項1によるオプトエレクトロニクス部品と、特許請求項13による、オプトエレクトロニクス部品の製造方法とに関する。
特許文献1には、凹部を備えたオプトエレクトロニクス部品であって、凹部がミラー面に隣接しているオプトエレクトロニクス部品、が開示されている。凹部は、垂直な側壁と、底面とを備えている。
米国特許第7724793号明細書
本発明の目的は、改良された部品と、部品の改良された製造方法とを提供することである。
本発明の目的は、特許請求項1による部品によって、および特許請求項13による方法によって、達成される。提案する部品の1つの利点として、凹部が、少なくとも1つの傾斜した側面を備えている。傾斜した側面を備えた凹部によって提供される利点として、表面の不動態化を達成する目的で、傾斜した側面を誘電体によって高い信頼性でオーバーモールドすることができる。さらに、傾斜した側面を備えた凹部の場合、製造時に凹部の深さを正確に制御する必要がない。割断端面(fracture edge)における転位を阻止するための凹部が効果的に作用するためには、活性ゾーンの領域における定義された深さを有する凹部を形成することが有利である。この場合、凹部の底面は活性ゾーンの領域に配置される。この底面は、活性ゾーンより上または下の領域に配置することもできる。
凹部の底面は、特に、活性ゾーンの平面より200nm上から、活性ゾーンの平面より200nm下までの範囲内に配置することができる。本オプトエレクトロニクス部品は、例えばレーザダイオードとして、または発光ダイオードとして、構成することができる。
実験によると、100nm〜800nmの範囲内の凹部の深さが有利であることが判明した。凹部が浅すぎる場合、それらの凹部は、特にミラー面において転位を減少させるうえで実質的に効果がない。深すぎる凹部を有する構造においても、凹部自体が欠陥中心のように作用し、この部分に転位が形成されうる。
一実施形態においては、凹部は、層構造の表面を基準として100nm〜800nmの範囲内である深さを有する。このようにすることで、活性ゾーンの十分な保護が達成される。
さらなる実施形態においては、少なくとも一方の側面、特に両方の側面が、活性ゾーンの平面に対する傾斜として95゜〜160゜の角度を有する。これらの角度範囲では、割断面(fracture face)における転位の形成に対して活性ゾーンを良好に保護することが可能になる。選択する実施形態に応じて、側面を互いに鏡面対称に配置する、または異なる傾斜角度で傾斜した状態に配置することができる。
特に、活性ゾーンの活性領域の側の傾斜側面によって達成できることとして、凹部に形成されて活性ゾーンの活性領域の方向に進行する転位が下向きに逸れ、活性ゾーンより下に延びる。この効果がもたらされる理由として、転位はつねに側面に垂直に形成されるためである。
選択する実施形態によっては、凹部を本部品の側面領域に配置することができ、この凹部は、例えば割断方向において活性ゾーンの側の一方の側面のみを備えている。さらなる実施形態においては、凹部は2つの側面を備えており、2つの側面のうちの少なくとも一方(特に、活性ゾーンの側の側面)が、活性ゾーンの第1の平面に対して傾斜した状態に配置されている。
さらなる実施形態においては、側面は2つの面領域を備えており、一方の面領域が、傾斜した状態に配置されており、第2の面領域が、活性ゾーンの平面に実質的に垂直に配置されている。選択する実施形態に応じて、傾斜した面領域を、直立した面領域の上、または直立した面領域の下に配置することができる。
さらなる実施形態においては、凹部は、第2の平面に平行な平面内において、凹部の側面と層構造の上面との間、および/または凹部の底面との間に、少なくとも1つの丸みを帯びた遷移部を備えている。面と面の間の遷移領域における縁部を丸みを帯びた形状にすることによって、欠陥(特に転位)の形成を低減することが可能になる。特に、面と面の間のとがった遷移部は、さらなる欠陥の起点となりうる。
さらなる実施形態においては、側面は、上下の位置に配置されている2つの面領域を備えており、これらの面領域は、横方向に互いにオフセットした状態に配置されている。これらの面領域は、第2の底面を介して互いに結合されている。選択する実施形態に応じて、両方の面領域を傾斜させる、または、2つの面領域のうちの一方のみを傾斜させて他方の面領域を垂直に配置することができる。
実験によると、活性ゾーンの活性領域の長手方向に垂直な第2の平面における寸法が10μm〜200μmの範囲内である凹部の場合、端面の領域(すなわちレーザダイオードまたは発光ダイオード(LED)のファセットの領域)において欠陥(特に転位)を抑制するうえで良好な効果が達成されることが判明した。
さらに、実験によると、活性ゾーンの活性領域から凹部までの距離が10μm〜150μmの範囲内である場合、ファセットの欠陥を抑制するうえで良好な結果が達成されることが判明した。さらなる実施形態においては、本部品の側面と凹部との間にメサ溝が設けられている。層構造の応力を、メサ溝によって低減することができる。
一実施形態においては、部品を製造する方法として、エッチング工程を利用して層構造に凹部が導入される方法を使用する。凹部が、傾斜した状態に配置されている少なくとも1つの側面を備えているように、エッチング工程において、エッチングマスクのエッチング開口部を少なくとも部分的に横方向に広げる。
さらなる実施形態においては、少なくとも1つの傾斜した側面を有する凹部を作製する目的で、エッチング工程時に、硬度の異なる複数のエッチングマスクを使用する。硬度の低いエッチングマスクは、例えばフォトレジスト、SiNx、半導体材料、または金属から形成することができる。
以下では、本発明について図面を参照しながらさらに詳しく説明する。
オプトエレクトロニクス部品の端面の概略図を示している。 図1の一部の拡大図を示している。 凹部のさらなる実施形態の概略図を示している。 凹部のさらなる実施形態の概略図を示しており、この場合、上側の側面が垂直に形成されており、下側の側面が、傾斜した状態に形成されている。 凹部のさらなる実施形態を示しており、この場合、上側の側面が、傾斜した状態に形成されており、下側の側面が垂直に形成されている。 凹部のさらなる実施形態を示しており、この場合、2つの側面が、活性ゾーンの平面に対する異なる角度を有する。 さらなる実施形態を示しており、この場合、レーザダイオードのリッジ部の両側に2つの凹部が配置されている。 レーザダイオードの端面の平面図を示しており、凹部のさらなる実施形態および転位を概略的に示してある。 凹部およびメサ溝を有するオプトエレクトロニクス部品の端面の平面図を示している。 メサ溝が凹部の中に移行しているさらなる実施形態を示している。 部品の上から見た図を示している。 凹部を作製する第1の方法の方法ステップを示している。 凹部を作製する第1の方法の方法ステップを示している。 凹部を作製する第1の方法の方法ステップを示している。 凹部を作製する第2の方法の方法ステップを示している。 凹部を作製する第2の方法の方法ステップを示している。 凹部を作製する第2の方法の方法ステップを示している。 凹部を作製する第2の方法の方法ステップを示している。 第3の方法の方法ステップを示している。 第3の方法の方法ステップを示している。
本発明の複数の例示的な実施形態の1つの発想は、劈開端面(すなわち劈開によって形成される、レーザダイオードまたは発光ダイオード(LED)の端面)における階段状の欠陥(stepped imperfection)の形成を、モード空間(mode space)(すなわちレーザダイオードまたは発光ダイオード(LED)の活性ゾーンの活性領域)の側にありかつレーザダイオード/LEDの活性ゾーンの平面に対する90゜に等しくない角度に配置されている少なくとも1つの側面、を備えた少なくとも1つの凹部を利用して、低減または回避することに基づく。これに加えて、凹部は、モード空間内の転位に対して活性ゾーンの効果的な遮蔽を達成するように形成される。これに加えて、凹部を短時間で作製することができるように、凹部の幾何学形状および配置構造が選択される。
実験によると、凹部の側面が平坦面として外向きに延びておりかつ端部が特に丸みを帯びている効果として、エッチング深さの重要性が大幅に低下し、平坦面として外向きに延びている、および/または端部が丸みを帯びている側面を備えた凹部がたとえ比較的深くエッチングされていても、劈開端面の劈開時(階段状の転位がレーザダイオード/LEDの活性領域内に達することがある)に、凹部自体が劈開端面の階段状の転位形成における欠陥中心として作用しないことが判明した。この効果の1つの理由として、平坦面として傾斜している、または端部が丸みを帯びた側面では、垂直な側面と比較して応力場(stress field)が大幅に小さいためである。したがってこのように形成された凹部では、そのエッチング深さを、垂直な側面を備えた凹部と同程度に正確に制御する必要がない。結果として、工程の大幅な単純化が達成される。
さらに、平坦面として傾斜している側面を備えた凹部は、誘電体パッシベーションによって良好にオーバーモールドされ、その結果として、部品の品質の改善および歩留りの増大が達成される。さらには、実験によると、ファセットの転位(transverse facet)の領域における凹部の傾斜した側面によって、ファセットの転位がウェハ表面の方向に向きを変え、結果としてファセットの転位のより効果的な遮断が達成されることが判明した。したがって、レーザファセットの活性領域における良好な表面品質を有するオプトエレクトロニクス部品を提供することが可能である。結果として、低いしきい値電流、高いトランスコンダクタンス、高い効率と、さらには高い部品安定性、および良好なビーム品質を達成することができる。
本オプトエレクトロニクス部品は、例えば、端面発光型レーザダイオードまたは発光ダイオード(LED)として構成されている。レーザダイオード/LEDは、特に、III−V族半導体材料から(特にインジウムガリウム窒化物から)製造することができる。
図1は、例えば発光ダイオード(LED)として、またはレーザダイオードとして(特にストライプ型レーザダイオードとして)構成されているオプトエレクトロニクス部品の端面13の図を、概略図で示している。層編成が設けられており、この層編成は、上端部領域に、活性ゾーン1を有する層構造2を備えている。活性ゾーン1は、第1の平面に配置された複数の層を備えていることができる。この第1の平面は、図面の平面に垂直な向きにある。第1の平面は、y軸およびz軸に平行に形成されている。x軸はy軸に垂直な向きにある。z軸は、y−x平面に垂直である。層構造2の上にリッジ部3が配置されており、このリッジ部はz軸に沿って配置されている。リッジ部3は、自身の下のレーザ光をレーザモード領域4に集中させる役割を果たす。レーザモード領域4は、z軸に沿って延びており、リッジ部3の下の活性ゾーン1の領域および隣接する層の領域を占有している。層構造2の表面5に、横方向にリッジ部3と並んで凹部6が導入されている。凹部6は、2つの側面7,8および底面9を備えている。側面7,8は、活性ゾーン1の第1の平面に対する角度28に傾斜した状態に配置されており、この角度は90゜に等しくない。第1の側面7および第2の側面8は、例えば、95゜〜160゜の範囲内、特に98゜〜130゜の範囲内の角度28を有する。選択する実施形態によっては、第1の側面7および第2の側面8は、第1の平面に対する100゜〜115゜の範囲内の角度を有することもできる。第1の側面7はレーザモード領域4の側にある。第2の側面8は、第1の側面7の向かい側に配置されている。選択する実施形態によっては、第2の側面8を省き、凹部6が側面領域10または溝11(メサ溝を構成することができる)まで延びていることができる。図示した例示的な実施形態においては、溝11は、垂直な側面を備えており、凹部6よりも大きい深さに形成されている。
層構造2が割断方向12に沿って割断される場合、割断される端面13に、例えば溝11の側面から進行する転位14が形成されうる。凹部6が設けられているため、転位14はレーザモード領域4内に伝搬することはできず、凹部6によって遮られる。端面13は、電磁放射(特にレーザモード)が鏡面反射される、または出力されるミラー面または放出面を構成している。したがって、平坦な割断面13の転位または欠陥は、特にレーザモード領域4においては回避するべきである。ミラー面または放出面としての最適な効果のためには、割断面13には、レーザモード領域4における転位ができる限り存在しないべきである。
選択する実施形態によっては、溝11(メサ溝を構成することができる)を省くことができる。層構造2は、下側領域に基板15を備えていることができ、この基板の上にエピタキシャル成長層16が堆積されている。これらの層16は、活性ゾーン1も備えている。基板および/または半導体層は、III−V族化合物半導体系またはII−VI族化合物半導体系または酸化亜鉛系とすることができる。II−VI族化合物半導体は、硫化物またはセレン化物とすることができる。III−V族化合物半導体は、窒化物化合物半導体系、リン化物化合物半導体系、アンチモン化物化合物半導体系、またはヒ化物化合物半導体系とすることができる。III−V族化合物半導体は、例えば、窒化物(例えばガリウム窒化物、インジウム窒化物、アルミニウム窒化物など)、リン化物(例えばリン化ガリウム、リン化インジウムなど)、またはヒ化物(例えばガリウムヒ素、ヒ化インジウムなど)とすることができる。この場合、例えば材料系AlIn1−n−mGaN(0≦n≦1、0≦m≦1、かつn+m≦1が成り立つ)を提供することができる。さらに、材料系は、AlGaIn1−n−mP(0≦n≦1、0≦m≦1、かつn+m≦1が成り立つ)を含むことができる。さらに、材料系は、AlGaIn1−n−mSb(0≦n≦1、0≦m≦1、かつn+m≦1が成り立つ)を含むことができる。
図2は、図1の凹部6を拡大図で示している。この凹部6は、例えば、100nm〜800nmの範囲内、好ましくは200nm〜500nmの範囲内、特に300nm〜450nmの範囲内の深さを有する。この深さは、表面5と底面9との間の、x軸に平行な距離を表す。さらに凹部6は、y軸に沿った長さとして、10μm〜200μmの範囲内、特に20μm〜100μmの範囲内、特に30μm〜50μmの範囲内の長さを有することができる。この長さは、側面7の上端領域と側面8の上端領域との間の距離(すなわち表面5の平面内の長さ)を表す。さらに凹部6は、y軸に沿って見たとき、リッジ部3を基準とした距離として、10μm〜150μmの範囲内、特に20μm〜100μmの範囲内、特に30μm〜50μmの範囲内の距離を有する。この場合、距離は、表面5において測定され、第1の側面7の上縁部から、凹部6の側のリッジ部3の側面までである。
第2の側面8も傾斜側面の形で配置されている結果として、転位14が第2の側面8の領域において上方に向きを変える。結果として転位14が遮られる。活性ゾーンの領域におけるエピタキシャル成長層16は、高い応力場によって応力が加わっているエピタキシャル層である。高い応力場は、特に、導波路層と活性ゾーンとの間の遷移領域に生じる。
図3は、凹部6を備えたさらなるオプトエレクトロニクス部品の一部を概略図で示している。この凹部6は、図2の凹部と実質的に同様に構成されているが、図3の凹部6では、第1の側面7および第2の側面8と、対応する隣接面5との間の遷移領域17,18が、丸みを帯びた形状になっている。丸みを帯びた遷移領域17,18の構造によって、第1の側面7および第2の側面8と表面5との間の遷移領域における応力場が小さくなる。
図4は、オプトエレクトロニクス部品の凹部6のさらなる実施形態を示しており、この実施形態では、凹部6は、2つの側面領域19,20,21,22に分割された側面7,8を備えている。側面7,8の上側側面領域19,21は、第1の平面(すなわちy−z平面)に実質的に垂直に配置されている。第1および第2の側面7,8の第2の側面領域20,22は、傾斜面として構成されている。傾斜角度は、図1および図2の側面の傾斜角度範囲に従って設定されている。同様に図4の凹部6の距離ならびに深さおよび長さは、図2の実施形態の範囲に従って構成されている。
図5は、凹部のさらなる実施形態を示しており、この実施形態では、上側側面領域19,20が、傾斜した側面として構成されている。これらの傾斜した側面は、図1および図2の実施形態の第1および第2の側面7,8の角度範囲内に配置されている。第1および第2の側面7,8の下側側面領域20,22は、活性ゾーン1の第1の平面(すなわちy−z平面)に実質的に垂直に配置されている。さらには、第1の側面領域19と第2の側面領域20との間に、さらなる第1の底面23が配置されている。さらに、さらなる第1の側面領域21とさらなる第2の側面領域22との間に、さらなる第2の底面24が配置されている。底面23および底面24は、同じ高さに配置されており、同じ大きさの面積を有する。
図6は、図1によるオプトエレクトロニクス部品の凹部6のさらなる実施形態を示しており、この実施形態では、2つの側面7,8が、活性ゾーン1の第1の平面に対する異なる傾斜角度28を有する。特に、リッジ部3の側の第1の側面7の傾斜角度が、第2の側面8の傾斜角度よりも小さい。第2の側面8は、端面13が割断方向12に割断されるときの起点である部品側面の側にある。側面7,8の傾斜の角度は、活性ゾーン1の第1の平面に対する98゜〜160゜、特に98゜〜130゜、特に100゜〜115゜の角度範囲に従って、配置することができる。選択する実施形態によっては、リッジ部3の側の第1の側面7の傾斜角度を、第2の側面8の傾斜角度より大きくすることができる。さらには、2つの側面7,8の傾斜角度を同じにする、すなわち2つの側面7,8を、2つの側面の間に位置する仮想中心面に対して鏡面対称に配置することができる。
図7は、実質的に図1に従って構成されているオプトエレクトロニクス部品のさらなる実施形態を示している。しかしながらこの実施形態では、リッジ部3の両側において層構造2の表面5に凹部6,25が導入されている。第2の凹部25は、凹部6と同一に構成することができる。特に、第2の凹部25を、リッジ部3を中心として凹部6と鏡面対称に構成することができる。さらには、凹部6と凹部25が、異なる形状および異なる深さを有することもできる。
図8は、オプトエレクトロニクス部品のさらなる実施形態を示しており、この実施形態では、凹部6がより深く形成されており、第1の側面7および/または第2の側面8は、活性ゾーン1の第1の平面に対する98゜〜130゜の範囲内の角度、特に100゜〜115゜の範囲内の角度、に傾斜した状態に配置されている。この実施形態においては、溝11を省くこともできる。特に、活性ゾーンの活性領域の側の傾斜した側面によって達成されることとして、凹部6に形成されて活性ゾーン1の活性領域の方向に進行する転位14が下向きに逸れ、活性ゾーン1より下に延びる。この効果は、転位14がつねに側面7に垂直に形成されることによってもたらされる。
図9は、オプトエレクトロニクス部品のさらなる実施形態を示しており、この実施形態では、溝11も、同様に傾斜した第3および第4の側面26,27を備えている。側面26,27は、側面7,8に従った傾斜を備えていることができる。特に、傾斜して配置されている第3の側面26の構造の結果として、第3の側面26に形成される転位14が、第3の側面26が傾斜して配置されているためにレーザモード領域4より下に導かれる。したがって、割断された端面13のレーザモード領域4(すなわち活性ゾーン1の活性領域)における品質は、このタイプの転位によって損なわれない、またはわずかに損なわれるにすぎない。
図10は、オプトエレクトロニクス部品のさらなる実施形態を示しており、この実施形態では、凹部6が、階段状の第1の側面7と、垂直に配置された第2の側面8とを備えている。第1の側面7は、上側の第1の側面領域19と、下側の第2の側面領域20と、さらなる第1の底面23とを備えている。上側および下側の側面領域19,20のいずれも、活性ゾーン1の第1の平面に対するある角度範囲内に傾斜した状態に配置されている。この角度は、95゜〜160゜、特に98゜〜130゜、特に100゜〜115゜の角度範囲内とすることができる。選択する実施形態に応じて、第1の側面領域19および第2の側面領域20は、同じ角度または異なる角度を有することができる。さらなる第1の底面23は、活性ゾーン1の第1の平面に平行に配置されている。さらに、選択する実施形態によっては、第2の凹部25を設けることもできる。第2の凹部25は、図2の凹部6に従って構成することができる。
さらなる第1の底面23は、図2の底面9および凹部6が配置されている深さに配置されている。さらなる第1の底面23は、表面5の下、100nm〜800nmの範囲内に配置されている。さらには、第1の底面23は、活性ゾーンの平面より200nm上から、活性ゾーンの平面より200nm下までの範囲内に配置されている。この実施形態においては、底面9は、活性ゾーン1におけるさらなる第1の底面23よりも深く配置されており、したがってメサ溝(すなわち図1の深い溝11)の機能を果たす。底面9は、活性ゾーン1の平面より例えば200nmさらに深く配置されている。
図11は、リッジ部3と、メサ溝11と、向かい合う2つの端面13,29とを備えたレーザダイオードを示している。これに加えてこの図には、端面13,29に隣接する4つの凹部6,25を示してある。凹部6,25は、選択する実施形態に応じて、上述した例に従って構成することができる。さらに、凹部6,25は、点線によって概略的に示したようにリッジ部と平行に延びていてもよい。
効率的な電流供給および導波のためには、半導体ダイオードには、それぞれが数ナノメートルから数百ナノメートルの範囲内の層厚を有する多数の個々のエピタキシャル層が要求される。これらの層それぞれは、ガリウム窒化物、および/またはアルミニウムガリウム窒化物、および/またはインジウムガリウム窒化物、および/またはアルミニウムインジウムガリウム窒化物から構成される特定の材料組成を有する。これらの層は、一般には、600〜1200℃の範囲内の温度においてMOCVDによって堆積させる。層構造2には、多かれ少なかれ応力がかかる。レーザファセット(すなわち端面発光型レーザダイオードまたはLEDの端面13)を劈開するとき、特定の層平面に沿って、劈開された端面13に段差が生じる。ファセットの品質の低下は、例えばELOG(エピタキシャル横方向成長)に類似する方法で作製される基板においては、欠陥の多い領域やスキップ(skip)から発生する。
この場合、傾斜した側面7,8と、特に丸みを帯びた遷移領域17,18を備えた凹部6の作製は、このような傾斜した側面を形成する目的に特に最適化されておりかつ高い除去速度を有するプラズマエッチング工程によって、ハードマスクの代わりにレジストマスクを使用することで、達成することができる。エッチング工程中に中程度から高い程度除去され、したがって側面7,8の傾斜角度につながる別のマスクを使用することも、傾斜した側面を有する凹部6,25を作製するための技術的に可能な方法である。凹部6,25は、さまざまな方法で作製することができる。例えば上下に重ねて配置された2枚のエッチングマスクを使用する。この場合、最初のエッチングステップにおいて、エッチング除去速度が比較的大きいソフトなマスクを使用して、傾斜した側面7,8を形成する。2番目のエッチングステップにおいては、ハードマスクを使用して、垂直な側面領域を作製する。このステップでは、凹部6を所望の深さまでエッチングし、この場合、傾斜した状態に配置されている側面7,8を、重要な下側領域に維持する。最初のステップから2番目のステップへの移行は、一例として、高いエッチング除去速度を有する第1のマスクが使い切られた(すなわち完全に除去された)ときに行う。これに加えて、硬度が異なる、したがって除去速度が異なるエッチングマスクを、凹部の両側に配置することができる。結果として、横方向に除去される程度が異なるエッチングマスクによる簡単な方法で、各側において、側面の異なる傾斜角度を達成することができる。エッチングのソフトマスクは、例えばフォトリソグラフィ法に使用されるフォトレジストから構成することができる。さらに、ソフトマスクは、SiNx、半導体材料、または金属から構成することもできる。
さらには、凹部6,25を、2種類のエッチング工程ステップを使用することによって作製することもできる。この場合、最初のエッチング工程ステップは除去速度が高く、したがって傾斜した状態に配置される側面7,8を作製する。2番目の工程ステップでは、凹部6,25を所望の深さまでエッチングする目的で、除去速度が低く垂直な側面が形成されるエッチングプラズマおよび対応するプラズマパラメータを使用する。この場合には除去速度が低いため、凹部6,25の重要な深さ範囲における隣接する層構造2にもたらされる除去は小さい。しかしながら、傾斜した状態に配置された側面7,8を維持することができる。さらに、逆のケースも可能であり、傾斜した状態に配置される側面7,8が、凹部6,25の上側部分に位置する。これらの形態は、エッチング工程において異なるエッチング速度および異なるエピタキシャル層を使用することによって達成できる。
図12〜図14は、層構造2に凹部6が導入される第1の方法のステップを示している。図12は、エピタキシャル層と、電磁放射を生成する活性ゾーン1とを備えた層構造2を、概略図で示している。層構造2は、キャリア(図示していない)上に形成することができる。層構造2の上に第1のエッチングマスク31を形成する。第1のエッチングマスクの上に第2のエッチングマスク32を形成する。第2のエッチングマスク32は第1のエッチングマスクの縁部領域33を覆っており、これによりエッチング開口部34を画成している。図示した例においては、第2のエッチングマスク32が第1のエッチングマスク31よりも硬度が低い、および/または、最初のエッチングステップにおいて、第2のエッチングマスク32が横方向に除去されるエッチング方法を使用する。第2のエッチングマスク32の硬度が低いことによって、エッチング工程時に第2のエッチングマスクが横方向に除去される。
結果として、図13に示したように、傾斜した側面7,8を備えた凹部6が得られる。次いで、2番目のエッチングステップにおいて凹部6の深さを増大させ、この場合、底面および傾斜した側面7,8の構造を維持する。この目的のため、2番目のエッチングステップ時に第1のエッチングマスク31が横方向に実質的に除去されないように、第1のエッチングマスク31は、より硬度の高い材料から形成されている。さらに、2番目のエッチングステップにおいては、第1のエッチングマスク31が横方向にわずかに除去されるかまたは除去されないエッチング方法を使用することができる。2番目のエッチングステップを利用することによって、図14に示したように、凹部6の底面9が、活性ゾーン1の平面の領域における所望の深さまで下がる。この場合、凹部6の上側領域における第1のエッチングマスク31の安定性のため、活性ゾーン1の平面に実質的に垂直に配置される側面が形成される。
図15〜図18は、層構造2に凹部6が導入される第2の方法の方法ステップを示している。図15は、エピタキシャル層と、電磁放射を生成する活性ゾーン1とを備えた層構造2を概略図で示している。層構造2は、キャリア(図示していない)上に形成することができる。層構造2の上に第1のエッチングマスク31を形成する。第1のエッチングマスクの上に第2のエッチングマスク32を形成する。第2のエッチングマスク32は、第1のエッチングマスクの縁部領域33をわずかに覆っている、またはまったく覆っていない。したがって、図示したように第2のエッチングマスク32によって、または第1のエッチングマスク31によって、エッチング開口部34が画成される。図示した例においては、第2のエッチングマスク32が第1のエッチングマスク31よりも高い硬度を有する、および/または、第1のエッチングステップにおいて、第2のエッチングマスク32が横方向に実質的に除去されないエッチング方法を使用する。
結果として、図16に示したように、活性ゾーン1の平面に実質的に垂直に配置されている側面を備えた凹部6が得られる。その後、図17に示したように第2のエッチングマスク32を除去する。次の2番目のエッチングステップにおいて、凹部6の深さを増大させ、この場合、凹部の下側領域において、底面および垂直な側面を有する凹部6の下側構造を維持する。しかしながら、凹部6の上側領域には、傾斜した状態に配置される側面7,8を形成する。この目的のため、2番目のエッチングステップ時に第1のエッチングマスク31が横方向に除去されるように、第1のエッチングマスク31を、より硬度の低い材料から形成することができる。さらには、2番目のエッチングステップにおいて、たとえ硬度が高い方の第1のエッチングマスク31であっても横方向に除去されるエッチング方法を使用することができる。2番目のエッチングステップを利用することによって、図18に示したように、凹部6の底面9の深さが、活性ゾーン1の平面の領域における所望の深さまで下がる。
図19および図20は、第3の方法の方法ステップを示しており、この方法では、エピタキシャル層と、電磁放射を生成する活性ゾーン1とを備えた層構造2に、互いに異なる状態に傾斜した側面7,8を備えた凹部6が導入されることができる。この目的のため、層構造2の上に第1のエッチングマスク31および第2のエッチングマスク32を配置し、これらのエッチングマスクは、2つの側面によってエッチング開口部34を画成している。図示した例においては、第2のエッチングマスク32は第1のエッチングマスク31より低い硬度を有し、したがってエッチング工程時、第2のエッチングマスク32は第1のエッチングマスク31よりも横方向に大きく除去される。このようにすることで、底面9と、異なる状態に傾斜した2つの側面7,8とを備えた凹部6が得られる。底面9は、活性ゾーン1の平面に近接する所望の領域に配置する。側面7,8の傾斜は、エッチング方法に対応するエッチングマスクの異なる硬度または横方向の異なる耐性によって設定することができる。図示した例においては、第1の側面7は、活性ゾーン1の平面に対する95゜〜160゜の角度を有する。第2の側面8は、活性ゾーン1の平面に垂直に配置されている。したがって第2のエッチングマスク32は、横方向にまったく、またはほとんど除去されていない。選択する実施形態によっては、第1の側面7および/または第2の側面8が別の傾斜角度を有することもできる。特に、第2の側面8の傾斜角度を、活性ゾーン1の平面に対する95゜〜160゜の範囲内とすることもできる。
(関連出願)
本特許出願は、独国特許出願第102014117510.7号の優先権を主張し、この文書の開示内容は参照によって本明細書に組み込まれている。
1 活性ゾーン
2 層構造
3 リッジ部
4 レーザモード領域
5 表面
6 凹部
7 第1の側面
8 第2の側面
9 底面
10 側面領域
11 溝
12 割断方向
13 端面
14 転位
15 基板
16 層
17 第1の遷移領域
18 第2の遷移領域
19 第1の側面領域
20 第2の側面領域
21 さらなる第1の側面領域
22 さらなる第2の側面領域
23 さらなる第1の底面
24 さらなる第2の底面
25 第2の凹部
26 第3の側面
27 第4の側面
28 角度
29 第2の端面
31 第1のエッチングマスク
32 第2のエッチングマスク
33 縁部領域
34 エッチング開口部
本発明は、特許請求項1によるオプトエレクトロニクス部品と、特許請求項15による、オプトエレクトロニクス部品の製造方法とに関する。
本発明の目的は、特許請求項1による部品によって、および特許請求項15による方法によって、達成される。提案する部品の1つの利点として、凹部が、少なくとも1つの傾斜した側面を備えている。傾斜した側面を備えた凹部によって提供される利点として、表面の不動態化を達成する目的で、傾斜した側面を誘電体によって高い信頼性でオーバーモールドすることができる。さらに、傾斜した側面を備えた凹部の場合、製造時に凹部の深さを正確に制御する必要がない。割断端面(fracture edge)における転位を阻止するための凹部が効果的に作用するためには、活性ゾーンの領域における定義された深さを有する凹部を形成することが有利である。この場合、凹部の底面は活性ゾーンの領域に配置される。この底面は、活性ゾーンより上または下の領域に配置することもできる。

Claims (15)

  1. 電磁放射を生成する活性ゾーン(1)を有する層構造(2)を備えたオプトエレクトロニクス部品であって、
    前記活性ゾーン(1)が第1の平面内に配置されており、前記層構造(2)の表面に凹部(6,25)が導入されており、前記凹部(6,25)が前記部品の端面(13)に隣接しており、前記端面(6,25)が第2の平面内に配置されており、前記第2の平面が前記第1の平面に実質的に垂直に配置されており、前記凹部(6,25)が底面(9)および側面(7,8)を備えており、前記側面(7,8)が前記端面(13)に実質的に垂直に配置されており、前記側面(7,8)が前記活性ゾーンの平面に対する90゜に等しくない角度に傾斜した状態に配置されており、前記底面(9)が前記活性ゾーンの前記第1の平面の領域に配置されている、
    オプトエレクトロニクス部品。
  2. 前記底面(9)が、前記層構造(2)の表面(5)の下、100nm〜800nmの範囲内の深さに配置されている、
    請求項1に記載の部品。
  3. 前記側面(7,8)が、95゜〜160゜、特に98゜〜130゜の範囲内の角度に傾斜した状態に配置されている、
    請求項1または請求項2のいずれかに記載の部品。
  4. 前記凹部が第2の側面(8)を備えており、前記第2の側面(8)が前記第1の側面(7)の向かい側に配置されている、
    請求項1から請求項3のいずれかに記載の部品。
  5. 前記第1および第2の側面(7,8)が異なる角度に配置されている、
    請求項4に記載の部品。
  6. 前記側面(7,8)が、前記第1の平面に実質的に垂直に配置されている面領域と、傾斜した面領域とを備えており、前記側面の前記傾斜した面領域が、前記側面の深さに関して前記側面(7,8)の上側の面領域(19,20)に配置されており、実質的に垂直に配置されている前記面領域が、前記側面(7,8)の下側領域(21,22)に配置されている、請求項1から請求項5のいずれかに記載の部品。
  7. 前記側面(7,8)が、前記第1の平面に実質的に垂直に配置されている面領域と、傾斜した面領域とを備えており、前記側面の前記傾斜した面領域が、前記側面の深さに関して前記側面(7,8)の下側の面領域(21,22)に配置されており、実質的に垂直に配置されている前記面領域が、前記側面(7,8)の上側領域(19,20)に配置されている、請求項1から請求項6のいずれかに記載の部品。
  8. 前記凹部(6,25)が、前記第2の平面に平行な平面内において、前記凹部(6,25)の前記側面(7,8)と、前記層構造(2)の上面(5)との間、および/または、前記凹部の底面(9,23)との間に、少なくとも1つの丸みを帯びた遷移部(17,18)を備えている、請求項1から請求項6のいずれかに記載の部品。
  9. 前記凹部(6,25)の少なくとも一方の前記側面(7,8)が、少なくとも2つの面領域(19,20,21,22)を有する階段形状を備えており、前記面領域(19,20,21,22)が、横方向にオフセットした状態に配置されており、前記面領域(19,20,21,22)が、第2の底面(23,24)を介して互いに結合されており、少なくとも1つの面領域(19,20,21,22)が、傾斜した側面として形成されている、請求項1から請求項8のいずれかに記載の部品。
  10. 前記凹部(6,25)が、前記第2の平面において10μm〜200μmの範囲内である幅を有する、請求項1から請求項9のいずれかに記載の部品。
  11. 前記凹部(6,25)が、10μm〜150μmの範囲内であるリッジ部(3)からの距離、を有する、請求項1から請求項10のいずれかに記載の部品。
  12. メサ溝(11)が設けられており、前記メサ溝(11)が、前記第2の平面内において、前記部品の側面(10)と前記凹部(6,25)の間に、前記凹部(6,25)に対して横方向にオフセットした状態に配置されている、請求項1から請求項11のいずれかに記載の部品。
  13. 請求項1から請求項12のいずれかに記載の部品を製造する方法であって、傾斜した状態に配置されている少なくとも1つの側面(7,8)を備えた凹部(6)が層構造(2)に導入されるように、前記凹部がエッチング工程を利用して前記層構造に導入され、エッチングマスク(31)のエッチング開口部(24)の横方向の拡張が、少なくとも部分的に前記エッチング工程において行われる、方法。
  14. 少なくとも1つの傾斜した側面(7,8)を備えた凹部(6)を作製する目的で、異なる硬度のエッチングマスク(31,32)が使用される、請求項13に記載の方法。
  15. 硬度が低い方のエッチングマスクが、フォトレジスト、またはSiNx、または半導体材料からなるマスク、または金属から形成されているマスクであり、前記マスクが、特に少なくとも部分的に横方向に除去される、請求項14に記載の方法。
JP2017526521A 2014-11-28 2015-11-19 オプトエレクトロニクス部品およびオプトエレクトロニクス部品の製造方法 Active JP6450842B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102014117510.7 2014-11-28
DE102014117510.7A DE102014117510A1 (de) 2014-11-28 2014-11-28 Optoelektronisches Bauelement
PCT/EP2015/077142 WO2016083246A1 (de) 2014-11-28 2015-11-19 Optoelektronisches bauelement und verfahren zur herstellung eines optoelektronischen bauelementes

Publications (2)

Publication Number Publication Date
JP2017537474A true JP2017537474A (ja) 2017-12-14
JP6450842B2 JP6450842B2 (ja) 2019-01-09

Family

ID=54608527

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017526521A Active JP6450842B2 (ja) 2014-11-28 2015-11-19 オプトエレクトロニクス部品およびオプトエレクトロニクス部品の製造方法

Country Status (6)

Country Link
US (2) US10553746B2 (ja)
EP (2) EP3224917B1 (ja)
JP (1) JP6450842B2 (ja)
CN (1) CN107251342B (ja)
DE (1) DE102014117510A1 (ja)
WO (1) WO2016083246A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014117510A1 (de) 2014-11-28 2016-06-02 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement
DE102016113071A1 (de) 2016-07-15 2018-01-18 Osram Opto Semiconductors Gmbh Halbleiterlaserdiode
DE102017104282A1 (de) * 2017-03-01 2018-09-06 Osram Opto Semiconductors Gmbh Verfahren zur selbstjustierten Freilegung von Seitenflächen eines Halbleiterkörpers
US10784354B2 (en) * 2018-03-16 2020-09-22 Lumentum Operations Llc Trenches for increasing a quantity of reliable chips produced from a wafer
CN115565868B (zh) * 2022-11-23 2023-04-28 广东芯粤能半导体有限公司 半导体结构及其制备方法

Citations (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001185802A (ja) * 1999-12-24 2001-07-06 Sanyo Electric Co Ltd 半導体素子およびその製造方法
JP2004037945A (ja) * 2002-07-04 2004-02-05 Seiko Epson Corp 電気光学装置用基板、電気光学装置用基板の製造方法、電気光学装置、および電子機器
WO2004086580A1 (ja) * 2003-03-26 2004-10-07 Nec Corporation 半導体レーザおよびその製造方法
JP2005044996A (ja) * 2003-07-22 2005-02-17 Furukawa Electric Co Ltd:The 半導体レーザ装置
JP2005197347A (ja) * 2004-01-05 2005-07-21 Sharp Corp 窒化物半導体レーザ素子及び、その製造方法
US20050226297A1 (en) * 2004-04-06 2005-10-13 Hung-Cheng Lin [semiconductor laser device structure and method of manufacturing the same]
JP2006190980A (ja) * 2004-12-08 2006-07-20 Sharp Corp 窒化物半導体発光素子およびその製造方法
JP2006287137A (ja) * 2005-04-05 2006-10-19 Sharp Corp 窒化物半導体レーザ素子およびその製造方法
WO2007074688A1 (ja) * 2005-12-26 2007-07-05 Matsushita Electric Industrial Co., Ltd. 窒化化合物半導体素子およびその製造方法
US20070221977A1 (en) * 2006-03-24 2007-09-27 Elpida Memory, Inc. Semiconductor device with trench isolation structure and method of manufacturing the same
JP4266694B2 (ja) * 2003-04-28 2009-05-20 シャープ株式会社 窒化物半導体レーザ素子および光学装置
JP2009267377A (ja) * 2008-03-31 2009-11-12 Sanyo Electric Co Ltd 窒化物系半導体レーザ素子およびその製造方法
US20100230776A1 (en) * 2007-12-11 2010-09-16 Bishnu Prasanna Gogoi Semiconductor structure and method of manufacture
JP2011029224A (ja) * 2009-07-21 2011-02-10 Panasonic Corp 半導体レーザ装置
JP2011052240A (ja) * 2009-08-31 2011-03-17 Denso Corp 溶射絶縁膜が備えられる構造体の製造方法
JP2011249556A (ja) * 2010-05-27 2011-12-08 Panasonic Corp 半導体レーザ装置及びその製造方法
JP2013012680A (ja) * 2011-06-30 2013-01-17 Renesas Electronics Corp 半導体発光素子および半導体発光素子の製造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5708280A (en) * 1996-06-21 1998-01-13 Motorola Integrated electro-optical package and method of fabrication
JP4058691B2 (ja) * 2002-09-17 2008-03-12 セイコーエプソン株式会社 液体吐出ヘッド及び液体吐出装置
JP5013661B2 (ja) * 2004-03-31 2012-08-29 三洋電機株式会社 窒化物系半導体素子の製造方法及び窒化物系半導体素子
US7157297B2 (en) * 2004-05-10 2007-01-02 Sharp Kabushiki Kaisha Method for fabrication of semiconductor device
KR100856281B1 (ko) * 2004-11-24 2008-09-03 삼성전기주식회사 반도체 레이저 다이오드 및 그 제조방법
JP4963060B2 (ja) 2005-11-30 2012-06-27 シャープ株式会社 窒化物系半導体レーザ素子及びその製造方法
KR100696764B1 (ko) 2006-03-23 2007-03-19 주식회사 하이닉스반도체 반도체 소자 및 그의 제조 방법
JP5082752B2 (ja) * 2006-12-21 2012-11-28 日亜化学工業株式会社 半導体発光素子用基板の製造方法及びそれを用いた半導体発光素子
JP4614988B2 (ja) * 2007-05-31 2011-01-19 シャープ株式会社 窒化物系半導体レーザ素子及びその製造方法
JP5151400B2 (ja) * 2007-11-04 2013-02-27 日亜化学工業株式会社 半導体素子の製造方法
US20100265981A1 (en) * 2007-12-21 2010-10-21 Sanyo Electric Co., Ltd. Nitride-based semiconductor light-emitting diode, nitride-based semiconductor laser device, method of manufacturing the same, and method of forming nitride-based semiconductor layer
JP2010123869A (ja) * 2008-11-21 2010-06-03 Panasonic Corp 窒化物半導体レーザ素子
DE102009023849B4 (de) * 2009-06-04 2022-10-20 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterkörper und optoelektronischer Halbleiterchip
US8692382B2 (en) * 2010-03-11 2014-04-08 Yu-Lin Yen Chip package
CN101859856B (zh) * 2010-06-04 2016-06-15 清华大学 发光二极管
JP6091206B2 (ja) 2012-12-21 2017-03-08 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
DE102014117510A1 (de) 2014-11-28 2016-06-02 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement

Patent Citations (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001185802A (ja) * 1999-12-24 2001-07-06 Sanyo Electric Co Ltd 半導体素子およびその製造方法
JP2004037945A (ja) * 2002-07-04 2004-02-05 Seiko Epson Corp 電気光学装置用基板、電気光学装置用基板の製造方法、電気光学装置、および電子機器
WO2004086580A1 (ja) * 2003-03-26 2004-10-07 Nec Corporation 半導体レーザおよびその製造方法
JP4266694B2 (ja) * 2003-04-28 2009-05-20 シャープ株式会社 窒化物半導体レーザ素子および光学装置
JP2005044996A (ja) * 2003-07-22 2005-02-17 Furukawa Electric Co Ltd:The 半導体レーザ装置
JP2005197347A (ja) * 2004-01-05 2005-07-21 Sharp Corp 窒化物半導体レーザ素子及び、その製造方法
US20050226297A1 (en) * 2004-04-06 2005-10-13 Hung-Cheng Lin [semiconductor laser device structure and method of manufacturing the same]
JP2006190980A (ja) * 2004-12-08 2006-07-20 Sharp Corp 窒化物半導体発光素子およびその製造方法
JP2006287137A (ja) * 2005-04-05 2006-10-19 Sharp Corp 窒化物半導体レーザ素子およびその製造方法
WO2007074688A1 (ja) * 2005-12-26 2007-07-05 Matsushita Electric Industrial Co., Ltd. 窒化化合物半導体素子およびその製造方法
JP2007288137A (ja) * 2006-03-24 2007-11-01 Elpida Memory Inc 半導体装置及びその製造方法
US20070221977A1 (en) * 2006-03-24 2007-09-27 Elpida Memory, Inc. Semiconductor device with trench isolation structure and method of manufacturing the same
US20100230776A1 (en) * 2007-12-11 2010-09-16 Bishnu Prasanna Gogoi Semiconductor structure and method of manufacture
JP2009267377A (ja) * 2008-03-31 2009-11-12 Sanyo Electric Co Ltd 窒化物系半導体レーザ素子およびその製造方法
JP2011029224A (ja) * 2009-07-21 2011-02-10 Panasonic Corp 半導体レーザ装置
JP2011052240A (ja) * 2009-08-31 2011-03-17 Denso Corp 溶射絶縁膜が備えられる構造体の製造方法
JP2011249556A (ja) * 2010-05-27 2011-12-08 Panasonic Corp 半導体レーザ装置及びその製造方法
JP2013012680A (ja) * 2011-06-30 2013-01-17 Renesas Electronics Corp 半導体発光素子および半導体発光素子の製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
LUKE, KEVIN ET AL.: "Overcoming SiN film stress limitations for high quality factor ring resonators", PHOTONICS SOCIETY SUMMER TOPICAL MEETING SERIES, JPN6018019488, 8 July 2013 (2013-07-08), pages 64 - 65, XP032491896, ISSN: 0003804721, DOI: 10.1109/PHOSST.2013.6614541 *

Also Published As

Publication number Publication date
WO2016083246A1 (de) 2016-06-02
DE102014117510A1 (de) 2016-06-02
JP6450842B2 (ja) 2019-01-09
US20200135964A1 (en) 2020-04-30
EP3660988A1 (de) 2020-06-03
US10553746B2 (en) 2020-02-04
EP3660988B1 (de) 2021-10-20
CN107251342A (zh) 2017-10-13
EP3224917A1 (de) 2017-10-04
CN107251342B (zh) 2020-01-10
US20170330997A1 (en) 2017-11-16
US11031524B2 (en) 2021-06-08
EP3224917B1 (de) 2020-02-12

Similar Documents

Publication Publication Date Title
JP6450842B2 (ja) オプトエレクトロニクス部品およびオプトエレクトロニクス部品の製造方法
US8306085B2 (en) Nitride compound semiconductor element and method for manufacturing same
US8686432B2 (en) Semiconductor light emitting device with laser scribed end faces
US11742633B2 (en) Optoelectronic component
JP5961989B2 (ja) 半導体レーザ素子及びその製造方法
WO2018135207A1 (ja) 窒化物半導体レーザ素子およびその製造方法
JP2012243866A (ja) 半導体発光素子及びその製造方法
US8871612B2 (en) Method for forming a cleaved facet of semiconductor device
US20100085996A1 (en) Nitride semiconductor laser device and its manufacturing method
JP5658433B2 (ja) 窒化物半導体ウェハ及び窒化物半導体素子の製造方法
JP7468361B2 (ja) 半導体装置及び半導体装置の製造方法
JP2013093619A (ja) 窒化物半導体ウェハ
US8912528B2 (en) Method for forming a cleaved facet of semiconductor device
US20240186765A1 (en) Method for manufacturing a light emitting semiconductor chip and light emitting semiconductor chip
JP2008311547A (ja) 半導体レーザ素子及び製造方法
JP4964026B2 (ja) 窒化物系半導体レーザ素子の作製方法
JP2009295693A (ja) 窒化物半導体発光素子の作製方法
JP2010141115A (ja) 窒化物半導体発光素子の製造方法
JP2009094386A (ja) 窒化物半導体レーザ素子

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170608

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170608

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180516

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180529

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180823

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181127

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181210

R150 Certificate of patent or registration of utility model

Ref document number: 6450842

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250