CN107251342A - 光电组件以及用于制造光电组件的方法 - Google Patents

光电组件以及用于制造光电组件的方法 Download PDF

Info

Publication number
CN107251342A
CN107251342A CN201580064555.5A CN201580064555A CN107251342A CN 107251342 A CN107251342 A CN 107251342A CN 201580064555 A CN201580064555 A CN 201580064555A CN 107251342 A CN107251342 A CN 107251342A
Authority
CN
China
Prior art keywords
depression
plane
component
active area
section
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201580064555.5A
Other languages
English (en)
Other versions
CN107251342B (zh
Inventor
S.格哈德
A.莱尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Publication of CN107251342A publication Critical patent/CN107251342A/zh
Application granted granted Critical
Publication of CN107251342B publication Critical patent/CN107251342B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/02Structural details or components not essential to laser action
    • H01S5/0201Separation of the wafer into individual elements, e.g. by dicing, cleaving, etching or directly during growth
    • H01S5/0202Cleaving
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/02Structural details or components not essential to laser action
    • H01S5/0206Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/0207Substrates having a special shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/02Structural details or components not essential to laser action
    • H01S5/0206Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/0217Removal of the substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/20Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0095Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Led Devices (AREA)
  • Semiconductor Lasers (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明涉及一种光电组件,其具有层结构(2),层结构(2)具有用于产生电磁辐射的有源区(1),其中所述有源区被布置在第一平面中,其中将凹陷(6、25)引入到所述层结构的表面中,其中所述凹陷毗邻所述组件的端表面(13),其中所述端表面被布置在第二平面中,其中所述第二平面被布置为实质上垂直于所述第一平面,其中所述凹陷具有底表面(9)和侧向表面(7、8),其中所述侧向表面被布置为实质上垂直于所述端表面,其中所述侧向表面被布置为对于所述有源区的所述第一平面按不等于90°的角度倾斜,其中所述底表面被布置在所述有源区的所述第一平面的区域中。

Description

光电组件以及用于制造光电组件的方法
技术领域
本发明涉及如专利权利要求1所述的光电组件以及如专利权利要求13所述的用于制造光电组件的方法。
本专利申请要求德国专利申请10 2014 117 510.7的优先权,该德国专利申请的公开内容被通过引用合并于此。
背景技术
US 7724793公开了一种包括凹陷的光电组件,其中凹陷毗邻镜面。凹陷包括垂直侧壁和底面。
发明内容
本发明的目的是提供一种改进的组件以及一种改进的用于制造组件的方法。
借助于如专利权利要求1所述的组件并且借助于如专利权利要求13所述的方法来实现本发明的目的。所提出的组件的一个优点是所述凹陷包括至少一个倾斜的侧面。包括所述倾斜侧面的所述凹陷提供如下的优点:可以利用电介质可靠地对所述倾斜侧面进行重叠注塑(overmold)以便实现表面的钝化。此外,在包括倾斜侧面的凹陷的情况下,不必在制造期间精确地控制所述凹陷的深度。对于用于防止在断裂边沿处的位错的凹陷的有效动作而言,形成具有在有源区的区域中的所限定的深度的凹陷是有利的。在这种情况下,凹陷的底面被布置在有源区的区域中。底面可以被布置在有源区之上或之下的区域中。
特别是,凹陷的底面可以被布置在从有源区的平面之上200nm到有源区的平面之下200nm的范围中。光电组件可以例如被配置为激光二极管或被配置为发光二极管。
实验已经示出在100nm和800nm之间的范围中的凹陷的深度是有利的。如果凹陷太浅,则它们对于减少(特别是在镜面处的)位错而言实际上是无效的。在具有太深的凹陷的配置中,凹陷本身可能再次像在其处可能形成位错的缺陷中心那样进行动作。
在一个实施例中,凹陷包括处于100nm和800nm之间的范围中的与层结构的表面有关的深度。以此方式实现有源区的充分保护。在进一步的实施例中,至少一个侧面(特别是两个侧面)相对于有源区的平面以倾斜方式包括95°到160°的角度。这些角度范围使得能够良好地保护有源区免于在断裂面处形成位错。取决于所选取的实施例,各侧面可以被相对于彼此镜像对称地布置,或被以按不同的倾斜角度倾斜的方式布置。
特别是,借助于面对有源区的有源区域的倾斜侧面,可以实现的是,从凹陷起在有源区的有源区域的方向上前行地形成的位错被朝下转向并且在有源区之下延伸。凭借位错总是与侧面垂直地形成的事实而带来该效果。
取决于所选取的实施例,凹陷可以被布置在组件的横向边沿区域中,并且在面对有源区的断裂方向上包括例如仅一个侧面。在进一步的实施例中,凹陷包括两个侧面,其中以相对于有源区的第一平面倾斜的方式布置所述两个侧面中的至少一个(特别是面对有源区的侧面)。
在进一步的实施例中,侧面包括两个面区段,其中以倾斜方式布置一个面区段,并且第二面区段被实质上垂直地对准于有源区的平面。取决于所选取的实施例,倾斜的面区段可以被布置在径直的面区段之上或在径直的面区段之下。
在进一步的实施例中,凹陷在平行于第二平面的平面中包括在凹陷的侧面与层结构的顶侧和/或凹陷的底面之间的至少一个圆状过渡。对各面的过渡区域中的边沿进行圆状形成使得可以减少瑕疵(特别是位错)的形成。特别是,各面之间的尖锐边沿化的过渡可能是进一步的瑕疵的开始点。
在进一步的实施例中,侧面包括一个被布置在另一个之上的两个侧区段,其中以相对于彼此横向地偏移的方式布置侧区段。侧区段经由第二底面彼此连接。取决于所选取的实施例,两个侧区段或两个侧区段中的仅一个可以是倾斜的,并且另一个侧区段可以被垂直地对准。
实验已经示出,在10μm至200μm的范围中的在垂直于有源区的有源区域的纵向延伸的第二平面中延伸的凹陷的情况下,对于抑制瑕疵(特别是抑制端面的区域中(就是说激光二极管或发光二极管(LED)的刻面的区域中)的位错)而言,实现良好的效果。
此外,实验已经示出,如果凹陷包括在距有源区的有源区域10μm至150μm的范围中的距离,则在抑制刻面瑕疵方面实现良好的结果。在进一步的实施例中,在组件的一侧与凹陷之间提供台面沟槽。台面沟槽可以减少层结构的应力。
在一个实施例中,对用于制造组件的方法进行使用,其中借助蚀刻处理将凹陷引入到层结构中,其中在蚀刻处理期间至少部分地执行蚀刻掩模的蚀刻开孔的横向加宽,以使得凹陷包括以倾斜方式布置的至少一个侧面。
在进一步的实施例中,在蚀刻处理期间使用不同硬度的蚀刻掩模,以便制造具有至少一个倾斜的侧面的凹陷。可以例如由光致抗蚀剂、或SiNx或半导体材料或金属形成软蚀刻掩模。
附图说明
以下参照各图更详细地解释本发明,在各图中:
图1示出光电组件的端面的示意性视图,
图2示出来自图1的片段的放大图解,
图3示出凹陷的进一步的实施例的示意性图解,
图4示出凹陷的进一步的实施例的示意性图解,其中垂直地形成上侧面并且以倾斜方式形成下侧面,
图5示出凹陷的进一步的实施例,其中以倾斜方式形成上侧面并且垂直地形成下侧面,
图6示出凹陷的进一步的实施例,其中两个侧面相对于有源区的平面采用不同的角度,
图7示出进一步的实施例,其中两个凹陷被布置在激光二极管的脊的相对的侧上,
图8示出具有被示意性地图解的凹陷和位错的进一步的实施例的激光二极管的端面的平面图,
图9示出具有凹陷并且具有台面沟槽的光电组件的端面的平面图,
图10示出进一步的实施例,其中台面沟槽过渡到凹陷中,
图11示出来自组件之上的视图,
图12至图14示出用于制造凹陷的第一方法的方法步骤,
图15至图18示出用于制造凹陷的第二方法的方法步骤,以及
图19和图20示出第三方法的方法步骤。
具体实施方式
本示例性实施例的一个构思在于:借助包括面对模式空间(即激光二极管或发光二极管(LED)的有源区的有源区域)并且以相对于激光二极管/LED的有源区的平面不等于90°的角度布置的至少一个侧面的至少一个凹陷,来减少或避免在解理边沿(就是说,通过解理所产生的激光二极管或发光二极管(LED)的端面)处形成梯级式瑕疵。此外,以如实现对有源区进行有效屏蔽以避免模式空间中的位错这样的方式来形成凹陷。此外,以可以快速地制造凹陷这样的方式来选取凹陷的几何形状和布置。
实验已经示出,凹陷的以平坦方式行进出来并且特别是被圆状化的侧翼具有如下的效果:蚀刻深度显著地更不关键,并且包括以平坦方式行进出来和/或被圆状化的侧翼的、甚至被相对深地蚀刻的凹陷本身不充当用于在解理边沿的解理时形成解理边沿的梯级式位错的缺陷中心,其中梯级式位错可能再次延伸到激光二极管/LED的有源区域中。针对于此的一个原因是,与垂直的侧翼相比,以平坦方式倾斜或被圆状化的侧翼包括应力场的显著减小。因此,以此方式形成的凹陷不需要如包括垂直侧翼的凹陷那样精确地在它们的蚀刻深度方面受控制。作为结果,实现显著的处理简化。
更进一步地,包括以平坦方式行进出来的侧翼的凹陷通过电介质钝化而被更好地重叠注塑,其中实现质量上的改进以及组件的产出上的增加的结果。此外,实验已经示出,横断刻面的区域中的凹陷的倾斜侧翼引起横断刻面在晶片表面的方向上转向,其中实现横断刻面的更有效的截断的结果。因此,可能的是提供具有在激光器刻面的有源区域中的良好表面质量的光电组件。作为结果,可以实现低阈值电流、高跨导、高效率以及还有高组件稳定性和良好的束质量。
光电组件例如被配置为边发射激光二极管或发光二极管(LED)。特别是,可以从III-V族半导体材料(特别是从氮化铟镓)制造激光二极管/LED。
图1在示意性图解中示出例如被配置为发光二极管(LED)或激光二极管(特别是条形激光二极管)的光电组件的端面13的视图。提供如下的层布置:其在上端区域中包括层结构2,层结构2包括有源区1。有源区1可以包括布置在第一平面中的多个层。第一平面是垂直于像平面对准的。第一平面是平行于y轴并且平行于z轴而形成的。x轴被垂直于y轴对准。z轴垂直于平面y-x。脊3布置在层结构2上,所述脊被沿着z轴对准。脊3用来把在脊3之下的激光集中在激光模式区域4中。激光模式区域4沿着z轴延伸,并且占据有源区1以及在脊3之下的毗邻层的区域。在脊3旁边横向地将凹陷6引入到层结构2的表面5中。凹陷6包括两个侧面7、8以及底面9。以相对于有源区1的第一平面按角度28倾斜的方式布置侧面7、8,所述角度不等于90°。第一侧面7和第二侧面8包括例如在95°和160°之间(特别是在98°和130°之间)的角度28。取决于所选取的实施例,第一侧面7和第二侧面8可以还包括相对于第一平面的在100°和115°之间的角度。第一侧面7面对激光模式区域4。第二侧面8被关于第一侧面7相对地布置。取决于所选取的实施例,可以省掉第二侧面8,并且凹陷6可以延伸得如横向边沿区域10或沟槽11(沟槽11可以构成台面沟槽)那样远。在所图解的示例性实施例中,沟槽11包括垂直侧面,并且沟槽11是以与凹陷6相比更大的深度形成的。
如果层结构2然后沿着断裂方向12断裂,则位错14可能例如从沟槽11的侧面起前行地形成在所断裂的端面13处。凭借提供凹陷6,位错14可以不一直通行进入到激光模式的区域4中,而是相反被凹陷6截断。端面13构成在其处电磁辐射(特别是激光模式)被镜面反射或输出的发射面或镜面。因此,特别是在激光模式的区域4中应当避免平坦断裂面13的位错或缺陷。对于如镜面或发射面那样的优化效果而言,在激光模式的区域4中断裂面13应当尽可能远地避开位错。
取决于所选取的实施例,可以省掉可以构成台面沟槽的沟槽11。层结构2可以包括下区域中的衬底15,外延生长的层16沉积到该衬底上。层16还包括有源区1。衬底和/或半导体层可以基于III-V族化合物半导体或II-VI族化合物半导体或氧化锌。II-VI族化合物半导体可以是硫化物或硒化物。III-V族化合物半导体可以基于氮化物化合物半导体、磷化物化合物半导体、亚锑酸盐化合物半导体或砷化物化合物半导体。III-V族化合物半导体可以是例如氮化物(诸如例如氮化镓、氮化铟或氮化铝)、磷化物(诸如例如磷化镓或磷化铟)、第一砷化物(诸如例如砷化镓或砷化铟)。在此情况下,可以提供材料体系AlnIn1-n-mGamN,例如,其中,0≤n≤1,0≤m≤1,并且n+m≤1可以保持为真。此外,材料体系可以包括AlnGamIn1-n-mP,其中,0≤n≤1,0≤m≤1以及n+m≤1保持为真。此外,材料体系可以包括AlnGamIn1-n-mSb,其中,0≤n≤1,0≤m≤1以及n+m≤1保持为真。
图2在放大的图解中示出来自图1的凹陷6。凹陷6包括例如在100nm和800nm之间、优选地在200nm和500nm之间、特别是在300nm和450nm之间的深度。深度表示平行于x轴的在表面5与底面9之间的距离。此外,凹陷6可以包括处于在10μm和200μm之间的范围中、特别是在20μm和100μm之间的范围中、特别是在30μm和50μm之间的范围中的沿着y轴的长度。长度表示侧面7、8的上端区域之间的距离(就是说,表面5的平面中的长度)。此外,如沿着y轴观看那样,凹陷6包括处于在10μm和150μm之间、特别是在20μm和100μm之间、特别是在30μm和50μm之间的范围中的相对于脊3的距离。在此情况下,距离是在表面5处测量的,并且从第一侧面7的上边沿延伸为如面对凹陷6的脊3的侧面那样远。
另外,采用倾斜侧面的形式的第二侧面8的布置造成在第二侧面8的区域中向上转向的位错14。结果,位错14被截断。有源区的区域中的外延生长的层16构成具有高应力场的受应力作用的外延层。高应力场特别是出现在波导层与有源区之间的过渡处。
图3在示意性图解中示出来自包括实质上被配置为类似于图2中的凹陷的凹陷6的进一步的光电组件的片段,然而,其中以进行圆状化去除的方式配置在第一侧面7和第二侧面8与对应的毗邻表面5之间的过渡区域17、18。被圆状化去除的过渡区域17、18的配置减少在第一侧面7和第二侧面8与表面5之间的过渡中的应力场。
图4示出光电组件的凹陷6的进一步的实施例,其中凹陷6包括被再划分为两个侧区段19、20、21、22的侧面7、8。侧面7、8的上侧区段19、21被布置为实质上垂直于第一平面(就是说垂直于yz平面)。第一侧面7和第二侧面8的第二侧区段20、22被配置为倾斜的面。根据来自图1和图2的侧面的倾斜角度范围来配置倾斜角度。根据来自图2的实施例的范围来类似地配置图4中的凹陷6的距离和深度以及长度。
图5示出凹陷的进一步的实施例,其中,在该实施例中,上侧区段19、21被配置为倾斜侧面。倾斜侧面被布置在来自图1和图2的实施例的第一侧面7和第二侧面8的角度范围中。第一侧面7和第二侧面8的下侧区段20、22被布置为实质上垂直于有源区1的第一平面(即y-z平面)。更进一步地,进一步的第一底面23被布置在第一侧区段19与第二侧区段20之间。此外,进一步的第二底面24被布置在进一步的第一侧区段21与进一步的第二侧区段22之间。底面23和24被布置在同一高度处,并且具有相同大小的面积。
图6示出根据图1的光电组件的凹陷6的进一步的实施例,其中两个侧面7、8包括相对于有源区1的第一平面的不同的倾斜角度28。特别是,面对脊3的第一侧面7的倾斜角度小于第二侧面8的倾斜角度。第二侧面8面对如下的侧:端面13从该侧起在断裂方向12上断裂。可以根据相对于有源区1的第一平面在98°和160°之间、特别是在98°和130°之间,特别是在100°和115°之间的所指示的角度范围来对准侧面7、8的倾斜的角度。取决于所选取的实施例,面对脊3的第一侧面7的倾斜角度可以大于第二侧面8的倾斜角度。此外,两个侧面7、8的倾斜角度也可以是相同的,就是说,两个侧面7、8可以被布置为关于被布置在两个侧面之间的假想中心平面镜像对称。
图7示出实质上根据图1配置的光电组件的进一步的实施例,然而,其中在脊3的两侧上将凹陷6、25引入到层结构2的表面5中。第二凹陷25可以被与凹陷6相同地配置。特别是,第二凹陷25可以被配置为关于脊3相对于凹陷6镜像对称。更进一步地,凹陷6、25可以包括不同的形状和深度。
图8示出光电组件的进一步的实施例,其中凹陷6被形成得更深,并且相对于有源区1的第一平面以按98°和130°之间的角度、特别是按100°和115°之间的角度倾斜的方式布置第一侧面7和/或第二侧面8。在该实施例中,也可以省掉沟槽11。特别是,借助于面对有源区的有源区域的倾斜侧面,实现的是在有源区1的有源区域的方向上从凹陷6起前行地形成的位错14被朝下转向并且在有源区1之下延伸。凭借位错14总是垂直于侧面7形成的事实而带来该效果。
图9示出光电组件的进一步的实施例,其中沟槽11类似地包括倾斜的第三侧面27和第四侧面26。侧面27、26可以包括根据侧面7、8的倾斜。特别是,作为以倾斜方式布置的第三侧面26的配置的结果,由于第三侧面26的倾斜布置,在第三侧面26处形成的位错14被引导在激光模式的区域4之下。因此,这种类型的位错可能在激光模式的区域4中(即,在有源区1的有源区域中)不产生或仅产生对所断裂的端面13的质量的小的损害。
图10示出光电组件的进一步的实施例,其中凹陷6包括梯级式的第一侧面7以及被垂直地布置的第二侧面8。第一侧面7包括上部第一侧区段19、下部第二侧区段20以及进一步的第一底面23。以倾斜方式相对于有源区1的第一平面成一定角度范围来布置上侧区段19和下侧区段20这两者。角度可以处于在95°和160°之间、特别是在98°和130°之间、特别是在100°和115°之间的角度范围中。取决于所选取的实施例,第一侧区段19和第二侧区段20可以包括相同的角度或不同的角度。进一步的第一底面23被布置为平行于有源区1的第一平面。此外,取决于所选取的实施例,也可以提供第二凹陷25。可以根据来自图2的凹陷6来配置第二凹陷25。
进一步的第一底面23被布置在如下的深度处:在该深度处布置有来自图2的底面9和凹陷6。进一步的第一底面23被布置在表面5之下的在100nm和800nm之间的范围中。此外,第一底面23被布置在有源区的平面之上的200nm和有源区的平面之下的200nm之间的范围中。在该实施例中,与有源区1的进一步的第一底面23相比底面9被布置得更深,并且因此取代台面沟槽(就是说,来自图1的更深的沟槽11)的功能。底面9例如被布置得在有源区1的平面之下更深200nm。
图11示出包括脊3、台面沟槽11以及两个相对端面13、29的激光二极管。此外,图解示出毗邻端面13、29的四个凹陷6、25。取决于所选取的实施例,可以根据上面描述的示例来配置凹陷6、25。此外,凹陷6、25可以平行于脊行进,如通过虚线示意性地图解的那样。
对于高效的电流承载和波导化而言,半导体二极管要求包括在从几纳米到几百nm的范围中的层厚度的许多个外延的单独的层。所述层中的每个包括由氮化镓和/或氮化铝镓和/或氮化铟镓和/或氮化铝铟镓组成的特定材料组分。各层典型地是在600°C和1200°C之间的温度下借助于MOCVD沉积的。层结构2在更大或更小的程度上受应力作用。在激光器刻面(就是说,用于边发射激光二极管或LED的端面13)的解理期间,沿着特定的层平面,梯级因此产生在解理的端面13处。刻面质量上的扰动可能源自于例如以类似ELOG的方式制造的具有富含缺陷的区域的衬底中或源自于跳变处。
在此情况下,可以通过使用抗蚀剂掩模而非硬掩模并且利用针对形成倾斜侧面7、8而特别地优化的、并且具有高移除率的等离子体蚀刻处理来实现包括这样的倾斜侧面并且特别是包括圆状过渡区域17、18的凹陷6的制造。使用在蚀刻处理期间被中等程度到高程度地移除的其它掩模并且因此导致侧面7、8的倾斜角度还构成用于制造具有倾斜侧面的凹陷6、25的技术可能性。可以以多种方式制造凹陷6、25。通过使用一个被布置在另一个之上的两个蚀刻掩模。在此情况下,在第一蚀刻步骤中,具有相当高的蚀刻移除的制作掩模被用于制造倾斜侧面7、8。在第二蚀刻步骤中,在此使用硬掩模,其产生垂直的侧区段。在该步骤中,凹陷6被蚀刻到想要的深度,其中以倾斜方式布置的侧面7、8被保持在临界下区域中。通过示例的方式,当具有高蚀刻移除的第一掩模用尽(就是说,完全地移除)时,从第一步骤到第二步骤的过渡也可以发生。此外,包括不同硬度并且因此不同移除率的蚀刻掩模可以被布置在凹陷的相对侧上。作为结果,在不同的侧上,可以借助于要被不同程度地横向移除的蚀刻掩模以简单的方式来实现各侧面的不同的倾斜角度。软蚀刻掩模可以由例如用于照相平版印刷方法的光致抗蚀剂构成。此外,软掩模也可以由SiNx或半导体材料或金属构成。
此外,也可以通过使用两个蚀刻处理步骤来制造凹陷6、25,其中第一蚀刻处理步骤包括高移除率,并且因此产生以倾斜方式布置的侧面7、8。在第二处理步骤中,为了将凹陷6、25蚀刻到想要的深度,对蚀刻等离子体和包括更低的移除率并且产生垂直侧翼的对应的等离子体参数进行使用。在此情况下,由于更低的移除率,在凹陷6、25的临界深度范围中带来对毗邻层结构2的更少的损坏。然而,可以保持以倾斜方式布置的侧面7、8。此外,相反的情况也是可能的,其中以倾斜方式布置的侧面7、8位于凹陷6、25的上部部分中。可以例如借助于不同的蚀刻率和不同的外延层以处理专用方式来实现该情况。
图12至图14示出用于将凹陷6引入到层结构2中的第一方法的步骤。图12在示意性图解中示出包括外延层的层结构2,层结构2包括用于生成电磁辐射的有源区1。层结构2可以被施加在未图解的载体上。第一蚀刻掩模31被施加在层结构2上。第二蚀刻掩模32被施加在第一蚀刻掩模上。第二蚀刻掩模32覆盖第一蚀刻掩模的边沿区域33,并且由此限定蚀刻开孔34。在所图解的示例中,第二蚀刻掩模32包括比第一蚀刻掩模31更低的硬度,和/或带来第二蚀刻掩模32的横向移除的蚀刻方法被使用在第一蚀刻步骤中。第二蚀刻掩模的更低的硬度在蚀刻处理期间带来第二蚀刻掩模的横向移除。
作为结果,如图13中图解那样,获得包括倾斜侧面7、8的凹陷6。在第二蚀刻步骤中,凹陷6的深度然后被增加,其中预留具有倾斜侧面7、8的底面的结构。为此目的,由更硬的材料形成第一蚀刻掩模31,以使得在第二蚀刻步骤期间,实质上不发生第一蚀刻掩模31的横向移除。此外,在第二蚀刻步骤期间,可以使用带来很小的或不带来第一蚀刻掩模31的横向移除的蚀刻方法。借助第二蚀刻步骤,将凹陷6的底面9向下带入到有源区1的平面的区域中的想要的深度,如图14中图解那样。在此情况下,由于凹陷6的上部区域中的第一蚀刻掩模31的稳定性,因此形成被布置为实质上垂直于有源区1的平面的侧面。
图15至图18示出用于将凹陷6引入到层结构2中的第二方法的方法步骤。图15在示意性图解中示出包括外延层并且包括用于生成电磁辐射的有源区1的层结构2。层结构2可以被施加在未图解的载体上。第一蚀刻掩模31被施加在层结构2上。第二蚀刻掩模32被施加在第一蚀刻掩模31上。第二蚀刻掩模32仅稍微地覆盖或根本不覆盖第一蚀刻掩模的边沿区域33。因此,如所图解的那样由第二蚀刻掩模32或第一蚀刻掩模31限定蚀刻开孔34。在所图解的示例中,第二蚀刻掩模32具有比第一蚀刻掩模31更大的硬度,和/或实质上不带来第二蚀刻掩模32的横向移除的蚀刻方法被使用在第一蚀刻步骤中。
作为结果,如图16中图解那样,获得包括被布置为实质上垂直于有源区1的平面的侧面的凹陷6。此后,移除第二蚀刻掩模32,如图17图解那样。在随后第二蚀刻步骤中,凹陷6的深度然后被增加,其中在凹陷的下部区域中具有底面并且具有垂直侧面的凹陷6的下部结构被保持。然而,以倾斜方式布置的侧面7、8形成在凹陷6的上部区域中。为此目的,可以由更软的材料形成第一蚀刻掩模31,以使得在第二蚀刻步骤期间发生第一蚀刻掩模31的横向移除。此外,在第二蚀刻步骤期间可以使用带来甚至更硬的第一蚀刻掩模31的横向移除的蚀刻方法。借助第二蚀刻步骤,将凹陷6的底面9的深度向下带入到有源区1的平面的区域中的想要的深度,如图18所图解那样。
图19和图20示出第三方法的方法步骤,通过该方法,包括不同地倾斜的侧面7、8的凹陷6可以被引入到包括外延层以及用于生成电磁辐射的有源区1的层结构2中。为此目的,第一蚀刻掩模31和第二蚀刻掩模32被布置在层结构2上,所述蚀刻掩模从两侧界定蚀刻开孔34。在所图解的示例中,第二蚀刻掩模32包括比第一蚀刻掩模31更低的硬度,以使得在第二蚀刻掩模32处,在蚀刻处理期间,发生比第一蚀刻掩模31的横向移除更大的横向移除。以此方式获得包括底面9和两个不同地倾斜的侧面7、8的凹陷6。底面9被布置在有源区1的平面附近的想要的区域中。可以借助于蚀刻掩模相对蚀刻方法的不同硬度或横向耐受性来设置各侧面7、8的倾斜。在所图解的示例中,第一侧面7包括相对于有源区1的平面的95°至160°的角度。第二侧面8被布置为垂直于有源区1的平面。相应地,在横向上并不移除或很少地移除第二蚀刻掩模32。取决于所选取的实施例,第一侧面7和/或第二侧面8可以还包括其它倾斜角度;特别是,第二侧面8的倾斜角度也可以相对于有源区1的平面处于在95°和160°之间的范围中。
参考标号列表
1有源区
2层结构
3脊
4激光模式区域
5表面
6凹陷
7第一侧面
8第二侧面
9底面
10横向边沿区域
11沟槽
12断裂方向
13端面
14位错
15衬底
16层
17第一过渡区域
18第二过渡区域
19第一侧区段
20第二侧区段
21进一步的第一侧区段
22进一步的第二侧区段
23进一步的第一底面
24进一步的第二底面
25第二凹陷
26第三侧面
27第四侧面
28角度
29第二端面
31第一蚀刻掩模
32第二蚀刻掩模
33边沿区域
34蚀刻开孔

Claims (15)

1.一种光电组件,包括层结构(2),所述层结构(2)包括用于生成电磁辐射的有源区(1),其中所述有源区(1)被布置在第一平面中,其中凹陷(6、25)被引入到所述层结构(2)的表面中,其中所述凹陷(6、25)毗邻所述组件的端面(13),其中所述端面(6、25)被布置在第二平面中,其中所述第二平面被布置为实质上垂直于所述第一平面,其中所述凹陷(6、25)包括底面(9)和侧面(7、8),其中所述侧面(7、8)被布置为实质上垂直于所述端面(13),其中所述侧面(7、8)是以相对于所述有源区的平面按不等于90°的角度倾斜的方式布置的,其中所述底面(9)被布置在所述有源区的所述第一平面的区域中。
2.如权利要求1所述的组件,其中所述底面(9)被布置在所述层结构(2)的表面(5)之下100nm和800nm之间的深度处。
3.如前述权利要求中的任一项所述的组件,其中所述侧面(7、8)是以按95°-160°,特别是在98°和130°之间的角度倾斜的方式布置的。
4.如前述权利要求中的任一项所述的组件,其中,所述凹陷包括第二侧面(8),并且其中所述第二侧面(8)被关于所述第一侧面(7)相对地布置。
5.如权利要求4所述的组件,其中,按不同的角度布置所述第一侧面和第二侧面(7、8)。
6.如前述权利要求中的任一项所述的组件,其中所述侧面(7、8)包括相对于所述第一平面实质上垂直地布置的面区段以及倾斜的面区段,其中所述侧面的所述倾斜的面区段相对于所述侧面的深度被布置在所述侧面(7、8)的上部面区段(19、20)中,并且其中实质上垂直地布置的所述面区段被布置在所述侧面(7、8)的下部区域(21、22)中。
7.如前述权利要求中的任一项所述的组件,其中所述侧面(7、8)包括相对于所述第一平面实质上垂直地布置的面区段以及倾斜的面区段,其中所述侧面的所述倾斜的面区段相对于所述侧面的深度被布置在所述侧面(7、8)的下部面区段(21、22)中,并且其中实质上垂直地布置的所述面区段被布置在所述侧面(7、8)的上部区域(19、20)中。
8.如权利要求1至6中的任一项所述的组件,其中,所述凹陷(6、25)在平行于所述第二平面的平面中包括在所述凹陷(6、25)的所述侧面(7、8)与所述层结构(2)的顶侧(5)和/或所述凹陷的底面(9、23)之间的至少一个圆状过渡(17、18)。
9.如前述权利要求中的任一项所述的组件,其中所述凹陷(6、25)的所述至少一个侧面(7、8)包括梯级式形状,所述梯级式形状包括至少两个侧区段(19、20、21、22),其中以横向偏移方式布置所述侧区段(19、20、21、22),其中所述侧区段(19、20、21、22)经由第二底面(23、24)彼此连接,并且其中至少一个侧区段(19、20、21、22)被形成为倾斜侧面。
10.如前述权利要求中的任一项所述的组件,其中所述凹陷(6、25)包括处于10μm至200μm的范围中的在所述第二平面中的宽度。
11.如前述权利要求中的任一项所述的组件,其中所述凹陷(6、25)包括处于10μm至150μm的范围中的距脊(3)的距离。
12.如前述权利要求中的任一项所述的组件,其中,提供台面沟槽(11),其中所述台面沟槽(11)被以在所述组件的一侧(10)与所述凹陷(6、25)之间相对于所述凹陷(6、25)横向偏移的方式布置在所述第二平面中。
13.一种用于制造如前述权利要求中的任一项所述的组件的方法,其中借助蚀刻处理将所述凹陷引入到所述层结构中,其中在所述蚀刻处理期间至少部分地执行蚀刻掩模(31)的蚀刻开孔(24)的横向加宽,以使得将包括以倾斜方式布置的至少一个侧面(7、8)的凹陷(6)引入到层结构(2)中。
14.如权利要求13所述的方法,其中使用不同硬度的蚀刻掩模(31、32),以便制造包括至少一个倾斜的侧面(7、8)的凹陷(6)。
15.如权利要求14所述的方法,其中更软的蚀刻掩模是由光致抗蚀剂或SiNx或半导体材料构成的掩模,或者是由金属形成,所述掩模特别是至少部分地被横向移除。
CN201580064555.5A 2014-11-28 2015-11-19 光电组件以及用于制造光电组件的方法 Active CN107251342B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102014117510.7 2014-11-28
DE102014117510.7A DE102014117510A1 (de) 2014-11-28 2014-11-28 Optoelektronisches Bauelement
PCT/EP2015/077142 WO2016083246A1 (de) 2014-11-28 2015-11-19 Optoelektronisches bauelement und verfahren zur herstellung eines optoelektronischen bauelementes

Publications (2)

Publication Number Publication Date
CN107251342A true CN107251342A (zh) 2017-10-13
CN107251342B CN107251342B (zh) 2020-01-10

Family

ID=54608527

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580064555.5A Active CN107251342B (zh) 2014-11-28 2015-11-19 光电组件以及用于制造光电组件的方法

Country Status (6)

Country Link
US (2) US10553746B2 (zh)
EP (2) EP3660988B1 (zh)
JP (1) JP6450842B2 (zh)
CN (1) CN107251342B (zh)
DE (1) DE102014117510A1 (zh)
WO (1) WO2016083246A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115565868A (zh) * 2022-11-23 2023-01-03 广东芯粤能半导体有限公司 半导体结构及其制备方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014117510A1 (de) 2014-11-28 2016-06-02 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement
DE102016113071A1 (de) * 2016-07-15 2018-01-18 Osram Opto Semiconductors Gmbh Halbleiterlaserdiode
DE102017104282A1 (de) * 2017-03-01 2018-09-06 Osram Opto Semiconductors Gmbh Verfahren zur selbstjustierten Freilegung von Seitenflächen eines Halbleiterkörpers
US10784354B2 (en) * 2018-03-16 2020-09-22 Lumentum Operations Llc Trenches for increasing a quantity of reliable chips produced from a wafer

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004327879A (ja) * 2003-04-28 2004-11-18 Sharp Corp 窒化物半導体レーザ素子および光学装置
US20050151153A1 (en) * 2004-01-05 2005-07-14 Sharp Kabushiki Kaisha Nitride semiconductor laser device and method for fabrication thereof
CN101859856A (zh) * 2010-06-04 2010-10-13 清华大学 发光二极管
US20100265981A1 (en) * 2007-12-21 2010-10-21 Sanyo Electric Co., Ltd. Nitride-based semiconductor light-emitting diode, nitride-based semiconductor laser device, method of manufacturing the same, and method of forming nitride-based semiconductor layer
US20130001588A1 (en) * 2011-06-30 2013-01-03 Renesas Electronics Corporation Semiconductor light emitting device
CN103887287A (zh) * 2012-12-21 2014-06-25 瑞萨电子株式会社 半导体装置和半导体装置的制造方法

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5708280A (en) * 1996-06-21 1998-01-13 Motorola Integrated electro-optical package and method of fabrication
JP3354540B2 (ja) * 1999-12-24 2002-12-09 三洋電機株式会社 半導体素子およびその製造方法
JP4370758B2 (ja) 2002-07-04 2009-11-25 セイコーエプソン株式会社 電気光学装置用基板、電気光学装置用基板の製造方法、電気光学装置、および電子機器
JP4058691B2 (ja) * 2002-09-17 2008-03-12 セイコーエプソン株式会社 液体吐出ヘッド及び液体吐出装置
WO2004086580A1 (ja) 2003-03-26 2004-10-07 Nec Corporation 半導体レーザおよびその製造方法
JP2005044996A (ja) 2003-07-22 2005-02-17 Furukawa Electric Co Ltd:The 半導体レーザ装置
JP5013661B2 (ja) * 2004-03-31 2012-08-29 三洋電機株式会社 窒化物系半導体素子の製造方法及び窒化物系半導体素子
TWI229485B (en) * 2004-04-06 2005-03-11 Univ Nat Central Semiconductor laser device structure and method of manufacturing the same
US7157297B2 (en) * 2004-05-10 2007-01-02 Sharp Kabushiki Kaisha Method for fabrication of semiconductor device
KR100856281B1 (ko) * 2004-11-24 2008-09-03 삼성전기주식회사 반도체 레이저 다이오드 및 그 제조방법
JP4854275B2 (ja) 2004-12-08 2012-01-18 シャープ株式会社 窒化物半導体発光素子およびその製造方法
JP2006287137A (ja) 2005-04-05 2006-10-19 Sharp Corp 窒化物半導体レーザ素子およびその製造方法
JP4963060B2 (ja) 2005-11-30 2012-06-27 シャープ株式会社 窒化物系半導体レーザ素子及びその製造方法
JP5121461B2 (ja) 2005-12-26 2013-01-16 パナソニック株式会社 窒化化合物半導体素子
KR100696764B1 (ko) 2006-03-23 2007-03-19 주식회사 하이닉스반도체 반도체 소자 및 그의 제조 방법
JP5524443B2 (ja) 2006-03-24 2014-06-18 ピーエスフォー ルクスコ エスエイアールエル 半導体装置及びその製造方法
JP5082752B2 (ja) * 2006-12-21 2012-11-28 日亜化学工業株式会社 半導体発光素子用基板の製造方法及びそれを用いた半導体発光素子
JP4614988B2 (ja) 2007-05-31 2011-01-19 シャープ株式会社 窒化物系半導体レーザ素子及びその製造方法
JP5151400B2 (ja) * 2007-11-04 2013-02-27 日亜化学工業株式会社 半導体素子の製造方法
US20100230776A1 (en) * 2007-12-11 2010-09-16 Bishnu Prasanna Gogoi Semiconductor structure and method of manufacture
JP2009267377A (ja) 2008-03-31 2009-11-12 Sanyo Electric Co Ltd 窒化物系半導体レーザ素子およびその製造方法
JP2010123869A (ja) * 2008-11-21 2010-06-03 Panasonic Corp 窒化物半導体レーザ素子
DE102009023849B4 (de) * 2009-06-04 2022-10-20 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterkörper und optoelektronischer Halbleiterchip
JP2011029224A (ja) * 2009-07-21 2011-02-10 Panasonic Corp 半導体レーザ装置
JP2011052240A (ja) 2009-08-31 2011-03-17 Denso Corp 溶射絶縁膜が備えられる構造体の製造方法
US8692382B2 (en) * 2010-03-11 2014-04-08 Yu-Lin Yen Chip package
JP2011249556A (ja) 2010-05-27 2011-12-08 Panasonic Corp 半導体レーザ装置及びその製造方法
DE102014117510A1 (de) 2014-11-28 2016-06-02 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004327879A (ja) * 2003-04-28 2004-11-18 Sharp Corp 窒化物半導体レーザ素子および光学装置
US20050151153A1 (en) * 2004-01-05 2005-07-14 Sharp Kabushiki Kaisha Nitride semiconductor laser device and method for fabrication thereof
US20100265981A1 (en) * 2007-12-21 2010-10-21 Sanyo Electric Co., Ltd. Nitride-based semiconductor light-emitting diode, nitride-based semiconductor laser device, method of manufacturing the same, and method of forming nitride-based semiconductor layer
CN101859856A (zh) * 2010-06-04 2010-10-13 清华大学 发光二极管
US20130001588A1 (en) * 2011-06-30 2013-01-03 Renesas Electronics Corporation Semiconductor light emitting device
CN103887287A (zh) * 2012-12-21 2014-06-25 瑞萨电子株式会社 半导体装置和半导体装置的制造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115565868A (zh) * 2022-11-23 2023-01-03 广东芯粤能半导体有限公司 半导体结构及其制备方法

Also Published As

Publication number Publication date
WO2016083246A1 (de) 2016-06-02
US11031524B2 (en) 2021-06-08
JP2017537474A (ja) 2017-12-14
EP3660988A1 (de) 2020-06-03
EP3660988B1 (de) 2021-10-20
EP3224917A1 (de) 2017-10-04
US10553746B2 (en) 2020-02-04
US20170330997A1 (en) 2017-11-16
DE102014117510A1 (de) 2016-06-02
US20200135964A1 (en) 2020-04-30
EP3224917B1 (de) 2020-02-12
CN107251342B (zh) 2020-01-10
JP6450842B2 (ja) 2019-01-09

Similar Documents

Publication Publication Date Title
CN107251342A (zh) 光电组件以及用于制造光电组件的方法
KR100623558B1 (ko) Iii족 질화물계 화합물 반도체 및 그 제조방법
US7053420B2 (en) GaN group semiconductor light-emitting element with concave and convex structures on the substrate and a production method thereof
JP5941548B2 (ja) 凹凸パターンを有する基板、これを具備する発光ダイオード及び発光ダイオードの製造方法
KR20020084194A (ko) Iii족 질화물계 화합물 반도체의 제조방법 및 iii족질화물계 화합물 반도체 소자
US9059012B2 (en) Epitaxial layer wafer having void for separating growth substrate therefrom and semiconductor device fabricated using the same
CN103138155B (zh) 半导体激光元件及其制造方法
US20210167581A1 (en) Optoelectronic component
KR100956456B1 (ko) 3족 질화물 반도체 발광소자
US9935428B2 (en) Semiconductor light-emitting element and method for manufacturing the same
US8871612B2 (en) Method for forming a cleaved facet of semiconductor device
KR20140038785A (ko) 요철 패턴을 갖는 기판을 구비하는 발광다이오드 및 그의 제조방법
JP2011249384A (ja) 半導体素子およびその製造方法
KR20140023754A (ko) 요철 패턴을 갖는 기판을 구비하는 발광다이오드 및 그의 제조방법
KR20130128745A (ko) 기판 내에 보이드를 갖는 발광다이오드 및 그의 제조방법
JP7468361B2 (ja) 半導体装置及び半導体装置の製造方法
KR20140131891A (ko) 3족 질화물 반도체 적층체
KR101607564B1 (ko) 3족 질화물 반도체층을 성장하는 방법
US8912528B2 (en) Method for forming a cleaved facet of semiconductor device
KR101323778B1 (ko) 반도체 발광소자용 기판 및 이의 제조 방법
JP5841340B2 (ja) 窒化物半導体レーザ装置の製造方法
KR100558437B1 (ko) 반도체 레이저의 제조방법
KR101504732B1 (ko) 3족 질화물 반도체 적층체 및 이를 제조하는 방법
KR101216500B1 (ko) 반도체 발광소자 및 그 제조방법
KR101068158B1 (ko) 에어면을 포함하는 발광소자 및 그 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant