JP3354540B2 - 半導体素子およびその製造方法 - Google Patents
半導体素子およびその製造方法Info
- Publication number
- JP3354540B2 JP3354540B2 JP36729999A JP36729999A JP3354540B2 JP 3354540 B2 JP3354540 B2 JP 3354540B2 JP 36729999 A JP36729999 A JP 36729999A JP 36729999 A JP36729999 A JP 36729999A JP 3354540 B2 JP3354540 B2 JP 3354540B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- insulating film
- group iii
- iii nitride
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Semiconductor Lasers (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、ＢＮ（窒化ホウ
素）、ＧａＮ（窒化ガリウム）、ＡｌＮ（窒化アルミニ
ウム）、ＩｎＮ（窒化インジウム）もしくはＴｌＮ（窒
化タリウム）またはこれらの混晶等のIII −Ｖ族（以
下、窒化物系半導体と呼ぶ）からなる化合物半導体層を
有する半導体素子およびその製造方法に関する。
素）、ＧａＮ（窒化ガリウム）、ＡｌＮ（窒化アルミニ
ウム）、ＩｎＮ（窒化インジウム）もしくはＴｌＮ（窒
化タリウム）またはこれらの混晶等のIII −Ｖ族（以
下、窒化物系半導体と呼ぶ）からなる化合物半導体層を
有する半導体素子およびその製造方法に関する。
【０００２】
【従来の技術】近年、高密度かつ大容量の光ディスクシ
ステムに用いられる光ディスクの記録用および再生用の
光源として、青色または紫色の光を発するＧａＮ系等の
窒化物系半導体レーザ素子の研究開発が行われている。
ステムに用いられる光ディスクの記録用および再生用の
光源として、青色または紫色の光を発するＧａＮ系等の
窒化物系半導体レーザ素子の研究開発が行われている。
【０００３】図１３（ａ）はＧａＮ系半導体レーザ素子
の一例を示す模式的断面図であり、図１３（ｂ）は図１
３（ａ）に示すＧａＮ系半導体レーザ素子の模式的な斜
視図である。
の一例を示す模式的断面図であり、図１３（ｂ）は図１
３（ａ）に示すＧａＮ系半導体レーザ素子の模式的な斜
視図である。
【０００４】図１３に示す半導体レーザ素子において
は、サファイア基板３１のＣ面上に、ＭＯＣＶＤ法（有
機金属化学的気相成長法）により、アンドープのＡｌ
0.5 Ｇａ 0.5 Ｎからなるバッファ層３２、アンドープの
ＧａＮ層３３、ｎ−ＧａＮ第１コンタクト層３４、ｎ−
Ａｌ0.07Ｇａ0.93Ｎ第１クラッド層３５、ＩｎＧａＮ多
層膜からなる発光層３６、ｐ−Ａｌ0.07Ｇａ0.93Ｎ第２
クラッド層３７、およびｐ−ＧａＮ第２コンタクト層３
８が順に積層されている。
は、サファイア基板３１のＣ面上に、ＭＯＣＶＤ法（有
機金属化学的気相成長法）により、アンドープのＡｌ
0.5 Ｇａ 0.5 Ｎからなるバッファ層３２、アンドープの
ＧａＮ層３３、ｎ−ＧａＮ第１コンタクト層３４、ｎ−
Ａｌ0.07Ｇａ0.93Ｎ第１クラッド層３５、ＩｎＧａＮ多
層膜からなる発光層３６、ｐ−Ａｌ0.07Ｇａ0.93Ｎ第２
クラッド層３７、およびｐ−ＧａＮ第２コンタクト層３
８が順に積層されている。
【０００５】上記の半導体レーザ素子はリッジ導波型構
造を有しており、ｐ−Ａｌ0.07Ｇａ 0.93Ｎ第２クラッド
層３７およびｐ−ＧａＮ第２コンタクト層３８に高さＤ
1 が１μｍ以下のリッジ部が形成される。また、ｐ−Ａ
ｌ0.07Ｇａ0.93Ｎ第２クラッド層３７の平坦部からｎ−
ＧａＮ第１コンタクト層３４までの一部領域がエッチン
グされ、ｎ−ＧａＮ第１コンタクト層３４の所定領域が
露出する。このようにして、エッチングにより段差部５
０が形成される。段差部５０の底面のｎ−ＧａＮ第１コ
ンタクト層３４の所定領域上にｎ電極４３が形成されて
いる。
造を有しており、ｐ−Ａｌ0.07Ｇａ 0.93Ｎ第２クラッド
層３７およびｐ−ＧａＮ第２コンタクト層３８に高さＤ
1 が１μｍ以下のリッジ部が形成される。また、ｐ−Ａ
ｌ0.07Ｇａ0.93Ｎ第２クラッド層３７の平坦部からｎ−
ＧａＮ第１コンタクト層３４までの一部領域がエッチン
グされ、ｎ−ＧａＮ第１コンタクト層３４の所定領域が
露出する。このようにして、エッチングにより段差部５
０が形成される。段差部５０の底面のｎ−ＧａＮ第１コ
ンタクト層３４の所定領域上にｎ電極４３が形成されて
いる。
【０００６】一方、リッジ部のｐ−ＧａＮ第２コンタク
ト層３８上にｐ電極４２が形成されている。リッジ部の
両側面、ｐ−Ａｌ0.07Ｇａ0.93Ｎ第２クラッド層３７の
平坦部上、ｐ−Ａｌ0.07Ｇａ0.93Ｎ第２クラッド層３
７、発光層３６、ｎ−Ａｌ0.07Ｇａ0.93Ｎ第１クラッド
層３５およびｎ−ＧａＮ第１コンタクト層３４を含む段
差部５０の側面、ならびにｎ電極４３を除く段差部５０
の底面のｎ−ＧａＮ第１コンタクト層３４上に、ＳｉＯ
2 膜等からなる絶縁膜４１が形成されている。
ト層３８上にｐ電極４２が形成されている。リッジ部の
両側面、ｐ−Ａｌ0.07Ｇａ0.93Ｎ第２クラッド層３７の
平坦部上、ｐ−Ａｌ0.07Ｇａ0.93Ｎ第２クラッド層３
７、発光層３６、ｎ−Ａｌ0.07Ｇａ0.93Ｎ第１クラッド
層３５およびｎ−ＧａＮ第１コンタクト層３４を含む段
差部５０の側面、ならびにｎ電極４３を除く段差部５０
の底面のｎ−ＧａＮ第１コンタクト層３４上に、ＳｉＯ
2 膜等からなる絶縁膜４１が形成されている。
【０００７】
【発明が解決しようとする課題】リッジ部のように高さ
Ｄ1 が通常１μｍ以下の段差部においては半導体レーザ
素子の製造時において絶縁膜４１が段差部の側面から剥
離しにくい。これに対して、段差部５０のように高さＤ
2 が１μｍより大きくなると、半導体レーザ素子の製造
時において、段差部５０の側面およびその近傍において
絶縁膜４１の剥離が起こりやすい。
Ｄ1 が通常１μｍ以下の段差部においては半導体レーザ
素子の製造時において絶縁膜４１が段差部の側面から剥
離しにくい。これに対して、段差部５０のように高さＤ
2 が１μｍより大きくなると、半導体レーザ素子の製造
時において、段差部５０の側面およびその近傍において
絶縁膜４１の剥離が起こりやすい。
【０００８】特に、製造時における電極形成後の熱処理
工程等により半導体ウエハの温度変化が大きくなると、
半導体ウエハに反りが生じて段差部５０の側面およびそ
の周辺に加わる応力が平坦な部分と比較して大きくなる
ため、段差部５０の側面およびその周辺において絶縁膜
４１の剥離が起こりやすくなる。このような絶縁膜４１
の剥離により、図１３の半導体レーザ素子の歩留りが低
下する。
工程等により半導体ウエハの温度変化が大きくなると、
半導体ウエハに反りが生じて段差部５０の側面およびそ
の周辺に加わる応力が平坦な部分と比較して大きくなる
ため、段差部５０の側面およびその周辺において絶縁膜
４１の剥離が起こりやすくなる。このような絶縁膜４１
の剥離により、図１３の半導体レーザ素子の歩留りが低
下する。
【０００９】本発明の目的は、絶縁膜の剥離が防止され
高い歩留りで製造可能な半導体素子を提供することであ
る。
高い歩留りで製造可能な半導体素子を提供することであ
る。
【００１０】本発明の他の目的は、絶縁膜の剥離を防止
し、高い歩留りで半導体素子を製造することが可能な半
導体素子の製造方法を提供することである。
し、高い歩留りで半導体素子を製造することが可能な半
導体素子の製造方法を提供することである。
【００１１】
【課題を解決するための手段および発明の効果】本発明
に係る半導体素子は、底面および側面を有する段差部を
備えたIII 族窒化物系半導体層が基板上に形成され、II
I 族窒化物系半導体層の段差部の側面に規則的または不
規則的な凹凸パターンが形成され、段差部の側面を含む
III 族窒化物系半導体層の所定領域上に絶縁膜が形成さ
れたものである。
に係る半導体素子は、底面および側面を有する段差部を
備えたIII 族窒化物系半導体層が基板上に形成され、II
I 族窒化物系半導体層の段差部の側面に規則的または不
規則的な凹凸パターンが形成され、段差部の側面を含む
III 族窒化物系半導体層の所定領域上に絶縁膜が形成さ
れたものである。
【００１２】本発明に係る半導体素子の段差部の側面に
おいては、凹凸パターンの上に絶縁膜が形成される。こ
のため、段差部の側面と絶縁膜との接触面積が増加する
とともに、段差部の側面に絶縁膜が付着する。それによ
り、半導体素子の製造時において、段差部の側面におけ
る絶縁膜の剥離が防止され、高い歩留りで製造可能な半
導体素子が実現可能となる。
おいては、凹凸パターンの上に絶縁膜が形成される。こ
のため、段差部の側面と絶縁膜との接触面積が増加する
とともに、段差部の側面に絶縁膜が付着する。それによ
り、半導体素子の製造時において、段差部の側面におけ
る絶縁膜の剥離が防止され、高い歩留りで製造可能な半
導体素子が実現可能となる。
【００１３】また、III 族窒化物系半導体層は、第１導
電型の第１の半導体層、発光層および第２導電型の第２
の半導体層を順に含み、第２の半導体層から第１の半導
体層までの所定領域が除去されて段差部が形成され、第
１の半導体層が段差部の底面に露出するとともに第１の
半導体層、発光層および第２の半導体層が段差部の側面
に露出し、絶縁膜が段差部の底面の一部および第２の半
導体層の所定領域上ならびに段差部の側面に形成されて
もよい。
電型の第１の半導体層、発光層および第２導電型の第２
の半導体層を順に含み、第２の半導体層から第１の半導
体層までの所定領域が除去されて段差部が形成され、第
１の半導体層が段差部の底面に露出するとともに第１の
半導体層、発光層および第２の半導体層が段差部の側面
に露出し、絶縁膜が段差部の底面の一部および第２の半
導体層の所定領域上ならびに段差部の側面に形成されて
もよい。
【００１４】この場合、段差部の側面に露出した第１の
半導体層、発光層および第２の半導体層に規則的または
不規則な凹凸パターンが形成され、その上に絶縁膜が形
成される。このような半導体素子においては、半導体素
子の製造時において、段差部の側面の第１の半導体層、
発光層および第２の半導体層における絶縁膜の剥離が防
止される。
半導体層、発光層および第２の半導体層に規則的または
不規則な凹凸パターンが形成され、その上に絶縁膜が形
成される。このような半導体素子においては、半導体素
子の製造時において、段差部の側面の第１の半導体層、
発光層および第２の半導体層における絶縁膜の剥離が防
止される。
【００１５】凹凸パターンはストライプ状の凹部および
凸部からなり、ストライプ状の凹部および凸部の幅は
０．２μｍ以上５０μｍ以下であり、凹部の深さは０．
２μｍ以上５０μｍ以下である。また、絶縁膜の厚みｔ
は４．２μｍ以下であり、絶縁膜の厚みｔおよび基板と
段差部の側面とがなす角度θが、ｔ＜−０．２θ＋２４
の関係を満足する。
凸部からなり、ストライプ状の凹部および凸部の幅は
０．２μｍ以上５０μｍ以下であり、凹部の深さは０．
２μｍ以上５０μｍ以下である。また、絶縁膜の厚みｔ
は４．２μｍ以下であり、絶縁膜の厚みｔおよび基板と
段差部の側面とがなす角度θが、ｔ＜−０．２θ＋２４
の関係を満足する。
【００１６】この場合、半導体素子の製造時において、
段差部の側面における絶縁膜の剥離がより効果的に防止
される。
段差部の側面における絶縁膜の剥離がより効果的に防止
される。
【００１７】絶縁膜は酸化膜または窒化膜からなり、単
層構造または多層構造を有してもよい。また、絶縁膜
は、酸化シリコン膜、窒化シリコン膜、酸化アルミニウ
ム膜および酸化チタン膜の少なくとも１つを含んでもよ
い。規則的または不規則的な凹凸パターンが形成された
段差部の側面にこのような絶縁膜が形成された半導体素
子においては、半導体素子の製造時において、段差部の
側面における絶縁膜の剥離が防止される。
層構造または多層構造を有してもよい。また、絶縁膜
は、酸化シリコン膜、窒化シリコン膜、酸化アルミニウ
ム膜および酸化チタン膜の少なくとも１つを含んでもよ
い。規則的または不規則的な凹凸パターンが形成された
段差部の側面にこのような絶縁膜が形成された半導体素
子においては、半導体素子の製造時において、段差部の
側面における絶縁膜の剥離が防止される。
【００１８】III 族窒化物系半導体層はアルミニウム、
ガリウム、インジウム、ホウ素およびタリウムの少なく
とも１つを含んでもよい。このようなIII 族窒化物系半
導体層と基板との格子定数の差が大きい場合には、半導
体素子の製造時において基板およびその上に形成された
III 族窒化物系半導体層に反りが生じ、段差部の側面に
大きな応力が加わる。しかしながら、この場合において
は、段差部の側面に凹凸パターンが形成され、その上に
絶縁膜が形成されているので、段差部の側面における絶
縁膜の付着強度が向上している。したがって、段差部の
側面における絶縁膜の剥離が防止される。
ガリウム、インジウム、ホウ素およびタリウムの少なく
とも１つを含んでもよい。このようなIII 族窒化物系半
導体層と基板との格子定数の差が大きい場合には、半導
体素子の製造時において基板およびその上に形成された
III 族窒化物系半導体層に反りが生じ、段差部の側面に
大きな応力が加わる。しかしながら、この場合において
は、段差部の側面に凹凸パターンが形成され、その上に
絶縁膜が形成されているので、段差部の側面における絶
縁膜の付着強度が向上している。したがって、段差部の
側面における絶縁膜の剥離が防止される。
【００１９】本発明に係る半導体素子の製造方法は、基
板上にIII 族窒化物系半導体層を形成する工程と、III
族窒化物系半導体層の所定領域をエッチングし、底面お
よび側面を有する段差部を形成するとともに、段差部の
側面にストライプ状の凹部および凸部からなる規則的ま
たは不規則的な凹凸パターンを形成する工程と、側面を
含むIII 族窒化物系半導体層の所定領域上に絶縁膜を形
成する工程とを備え、段差部の側面に形成される凹凸パ
ターンの凹部および凸部の幅が０．２μｍ以上５０μｍ
以下であり、前記凹部の深さは０．２μｍ以上５０μｍ
以下であるものである。また、本発明に係る半導体素子
の製造方法は、基板上にIII 族窒化物系半導体層を形成
する工程と、III 族窒化物系半導体層の所定領域をエッ
チングし、底面および側面を有する段差部を形成すると
ともに、段差部の側面にストライプ状の凹部および凸部
からなる規則的または不規則的な凹凸パターンを形成す
る工程と、側面を含むIII 族窒化物系半導体層の所定領
域上に絶縁膜を形成する工程とを備え、III 族窒化物系
半導体層の所定領域上に形成される絶縁膜の厚みｔは
４．２μｍ以下であり、前記絶縁膜の厚みｔおよび前記
基板と前記段差部の側面とがなす角度θが、ｔ＜−０．
２θ＋２４ の関係を満足するものである。
板上にIII 族窒化物系半導体層を形成する工程と、III
族窒化物系半導体層の所定領域をエッチングし、底面お
よび側面を有する段差部を形成するとともに、段差部の
側面にストライプ状の凹部および凸部からなる規則的ま
たは不規則的な凹凸パターンを形成する工程と、側面を
含むIII 族窒化物系半導体層の所定領域上に絶縁膜を形
成する工程とを備え、段差部の側面に形成される凹凸パ
ターンの凹部および凸部の幅が０．２μｍ以上５０μｍ
以下であり、前記凹部の深さは０．２μｍ以上５０μｍ
以下であるものである。また、本発明に係る半導体素子
の製造方法は、基板上にIII 族窒化物系半導体層を形成
する工程と、III 族窒化物系半導体層の所定領域をエッ
チングし、底面および側面を有する段差部を形成すると
ともに、段差部の側面にストライプ状の凹部および凸部
からなる規則的または不規則的な凹凸パターンを形成す
る工程と、側面を含むIII 族窒化物系半導体層の所定領
域上に絶縁膜を形成する工程とを備え、III 族窒化物系
半導体層の所定領域上に形成される絶縁膜の厚みｔは
４．２μｍ以下であり、前記絶縁膜の厚みｔおよび前記
基板と前記段差部の側面とがなす角度θが、ｔ＜−０．
２θ＋２４ の関係を満足するものである。
【００２０】本発明に係る半導体素子の製造方法におい
ては、段差部の側面に規則的または不規則な凹凸パター
ンを形成するとともに、この凹凸パターン上に絶縁膜を
形成する。このため、段差部の側面と絶縁膜との接触面
積が増加するとともに、絶縁膜が側面に付着する。それ
により、半導体素子の製造時において、段差部の側面に
おける絶縁膜の剥離が防止され、高い歩留りで半導体素
子を製造することが可能となる。
ては、段差部の側面に規則的または不規則な凹凸パター
ンを形成するとともに、この凹凸パターン上に絶縁膜を
形成する。このため、段差部の側面と絶縁膜との接触面
積が増加するとともに、絶縁膜が側面に付着する。それ
により、半導体素子の製造時において、段差部の側面に
おける絶縁膜の剥離が防止され、高い歩留りで半導体素
子を製造することが可能となる。
【００２１】凹凸パターンを形成する工程は、凹凸パタ
ーンに対応する形状に形成された端部を有するマスクを
III 族窒化物系半導体層の所定領域上に形成する工程
と、このマスクを用いて所定の角度でIII 族窒化物系半
導体層のエッチングを行う工程とを含んでもよい。この
ようなマスクを用いてエッチングを行うことにより、段
差部の側面に容易に所望の凹凸パターンを形成すること
が可能となる。また、この場合、エッチングの角度を調
整することにより、段差部の側面と基板とが所定の角度
をなすように設定を行うことが可能となる。
ーンに対応する形状に形成された端部を有するマスクを
III 族窒化物系半導体層の所定領域上に形成する工程
と、このマスクを用いて所定の角度でIII 族窒化物系半
導体層のエッチングを行う工程とを含んでもよい。この
ようなマスクを用いてエッチングを行うことにより、段
差部の側面に容易に所望の凹凸パターンを形成すること
が可能となる。また、この場合、エッチングの角度を調
整することにより、段差部の側面と基板とが所定の角度
をなすように設定を行うことが可能となる。
【００２２】
【発明の実施の形態】図１〜図７は本発明に係る半導体
素子の製造方法の例を示す模式的な工程図である。な
お、図１〜図３、図４（ａ）、図５（ａ）、図６および
図７は断面図であり、図４（ｂ）および図５（ｂ）は斜
視図である。本例においては、半導体素子として半導体
レーザ素子について説明する。
素子の製造方法の例を示す模式的な工程図である。な
お、図１〜図３、図４（ａ）、図５（ａ）、図６および
図７は断面図であり、図４（ｂ）および図５（ｂ）は斜
視図である。本例においては、半導体素子として半導体
レーザ素子について説明する。
【００２３】図１に示すように、まずサファイア基板１
のＣ（０００１）面上に、ＭＯＣＶＤ法（有機金属化学
的気相成長法）により、アンドープのＡｌ0.5 Ｇａ0.5
Ｎからなる厚さ２５０Åのバッファ層２、厚さ２μｍの
アンドープＧａＮ層３、厚さ３μｍのｎ−ＧａＮ第１コ
ンタクト層４、厚さ１μｍのｎ−Ａｌ0.07Ｇａ0.93Ｎ第
１クラッド層５、後述の発光層６、厚さ０．４μｍのｐ
−Ａｌ0.07Ｇａ0.93Ｎ第２クラッド層７、厚さ０．１μ
ｍのｐ−ＧａＮ第２コンタクト層８を順に成長させる。
なお、本例においては、ｎ型ドーパントとしてＳｉを用
いており、ｐ型ドーパントとしてＭｇを用いている。こ
のようにして、サファイア基板１上にIII 族窒化物系半
導体層が積層された半導体ウエハが形成される。
のＣ（０００１）面上に、ＭＯＣＶＤ法（有機金属化学
的気相成長法）により、アンドープのＡｌ0.5 Ｇａ0.5
Ｎからなる厚さ２５０Åのバッファ層２、厚さ２μｍの
アンドープＧａＮ層３、厚さ３μｍのｎ−ＧａＮ第１コ
ンタクト層４、厚さ１μｍのｎ−Ａｌ0.07Ｇａ0.93Ｎ第
１クラッド層５、後述の発光層６、厚さ０．４μｍのｐ
−Ａｌ0.07Ｇａ0.93Ｎ第２クラッド層７、厚さ０．１μ
ｍのｐ−ＧａＮ第２コンタクト層８を順に成長させる。
なお、本例においては、ｎ型ドーパントとしてＳｉを用
いており、ｐ型ドーパントとしてＭｇを用いている。こ
のようにして、サファイア基板１上にIII 族窒化物系半
導体層が積層された半導体ウエハが形成される。
【００２４】図２は発光層６の詳細な構造を示す模式的
断面図である。図２に示すように、厚さ０．１μｍのｎ
−ＧａＮ第１光ガイド層６０と厚さ０．１μｍのｐ−Ｇ
ａＮ第２光ガイド層６３との間に、４つの障壁層６１と
３つの井戸層６２とを交互に積層して発光層６を形成す
る。障壁層６１はｎ−Ｉｎ0.02Ｇａ0.98Ｎからなり、厚
さが６０ｎｍである。井戸層６２はｎ−Ｉｎ0.1 Ｇａ
0.9 Ｎからなり、厚さが３０ｎｍである。このように、
発光層６は多重量子井戸構造（ＭＱＷ構造）を有する。
断面図である。図２に示すように、厚さ０．１μｍのｎ
−ＧａＮ第１光ガイド層６０と厚さ０．１μｍのｐ−Ｇ
ａＮ第２光ガイド層６３との間に、４つの障壁層６１と
３つの井戸層６２とを交互に積層して発光層６を形成す
る。障壁層６１はｎ−Ｉｎ0.02Ｇａ0.98Ｎからなり、厚
さが６０ｎｍである。井戸層６２はｎ−Ｉｎ0.1 Ｇａ
0.9 Ｎからなり、厚さが３０ｎｍである。このように、
発光層６は多重量子井戸構造（ＭＱＷ構造）を有する。
【００２５】上記のようにして各層２〜８を形成した
後、図３に示すように、ｐ−ＧａＮ第２コンタクト層８
の所定領域上にＮｉマスク（図示せず）を形成し、この
Ｎｉマスクを用いてｐ−ＧａＮ第２コンタクト層８およ
びｐ−Ａｌ0.07Ｇａ0.93Ｎ第２クラッド層７の所定領域
をエッチングする。それにより、ｐ−ＧａＮ第２コンタ
クト層８およびｐ−Ａｌ0.07Ｇａ0.93Ｎ第２クラッド層
７から構成されるリッジ部が形成される。エッチングの
後、Ｎｉマスクを除去する。この場合、ｐ−Ａｌ 0.07Ｇ
ａ0.03Ｎ第２クラッド層７の平坦部の厚さＤ3 を０．１
〜０．３μｍとすることが好ましい。それにより、製造
した半導体レーザ素子において、充分な横モード制御を
行うことが可能となる。
後、図３に示すように、ｐ−ＧａＮ第２コンタクト層８
の所定領域上にＮｉマスク（図示せず）を形成し、この
Ｎｉマスクを用いてｐ−ＧａＮ第２コンタクト層８およ
びｐ−Ａｌ0.07Ｇａ0.93Ｎ第２クラッド層７の所定領域
をエッチングする。それにより、ｐ−ＧａＮ第２コンタ
クト層８およびｐ−Ａｌ0.07Ｇａ0.93Ｎ第２クラッド層
７から構成されるリッジ部が形成される。エッチングの
後、Ｎｉマスクを除去する。この場合、ｐ−Ａｌ 0.07Ｇ
ａ0.03Ｎ第２クラッド層７の平坦部の厚さＤ3 を０．１
〜０．３μｍとすることが好ましい。それにより、製造
した半導体レーザ素子において、充分な横モード制御を
行うことが可能となる。
【００２６】続いて、図４（ａ）に示すように、リッジ
部の上面および側面、ならびにｐ−Ａｌ0.07Ｇａ0.93Ｎ
第２クラッド層７の平坦部の所定領域上にＮｉマスク１
５を形成する。図４（ｂ）は、図４（ａ）の半導体ウエ
ハの模式的な斜視図である。図４（ｂ）に示すように、
Ｎｉマスク１５の一方の端部には、矩形状の凹部および
凸部が形成されている。
部の上面および側面、ならびにｐ−Ａｌ0.07Ｇａ0.93Ｎ
第２クラッド層７の平坦部の所定領域上にＮｉマスク１
５を形成する。図４（ｂ）は、図４（ａ）の半導体ウエ
ハの模式的な斜視図である。図４（ｂ）に示すように、
Ｎｉマスク１５の一方の端部には、矩形状の凹部および
凸部が形成されている。
【００２７】このようなＮｉマスク１５を用いて、図５
（ａ）に示すように、ｐ−Ａｌ0.07Ｇａ0.93Ｎ第２クラ
ッド層７からｎ−ＧａＮ第１コンタクト層４までの一部
領域をエッチングし、段差部５０を形成する。この段差
部５０においては、底面でｎ−ＧａＮ第１コンタクト層
４が露出し、側面でｐ−Ａｌ0.07Ｇａ0.93Ｎ第２クラッ
ド層７、発光層６、ｎ−Ａｌ0.07Ｇａ0.93Ｎ第１クラッ
ド層５およびｎ−ＧａＮ第１コンタクト層４が露出す
る。
（ａ）に示すように、ｐ−Ａｌ0.07Ｇａ0.93Ｎ第２クラ
ッド層７からｎ−ＧａＮ第１コンタクト層４までの一部
領域をエッチングし、段差部５０を形成する。この段差
部５０においては、底面でｎ−ＧａＮ第１コンタクト層
４が露出し、側面でｐ−Ａｌ0.07Ｇａ0.93Ｎ第２クラッ
ド層７、発光層６、ｎ−Ａｌ0.07Ｇａ0.93Ｎ第１クラッ
ド層５およびｎ−ＧａＮ第１コンタクト層４が露出す
る。
【００２８】図５（ｂ）は、図５（ａ）の半導体ウエハ
の斜視図である。図５（ｂ）に示すように、段差部５０
の側面には、Ｎｉマスク１５の端部の形状に相当する矩
形状の断面を有するストライプ状の凹部および凸部が形
成される。
の斜視図である。図５（ｂ）に示すように、段差部５０
の側面には、Ｎｉマスク１５の端部の形状に相当する矩
形状の断面を有するストライプ状の凹部および凸部が形
成される。
【００２９】図６に示すように、Ｎｉマスク１５を除去
した後、リッジ部の側面、ｐ−Ａｌ 0.07Ｇａ0.93Ｎ第２
クラッド層７の平坦部上、段差部５０の側面、ならびに
ストライプ状の電極形成領域９を除く段差部５０の底面
に、絶縁膜としてＳｉＯ2 膜２０を形成する。
した後、リッジ部の側面、ｐ−Ａｌ 0.07Ｇａ0.93Ｎ第２
クラッド層７の平坦部上、段差部５０の側面、ならびに
ストライプ状の電極形成領域９を除く段差部５０の底面
に、絶縁膜としてＳｉＯ2 膜２０を形成する。
【００３０】この場合、段差部５０の側面においては、
ストライプ状の凹部内および凸部上にＳｉＯ2 膜２０を
形成する。それにより、段差部５０の側面とＳｉＯ2 膜
２０との接触面積が増加するとともに、ＳｉＯ2 膜２０
が側面に付着する。したがって、段差部５０の側面にお
けるＳｉＯ2 膜２０の付着強度が向上する。
ストライプ状の凹部内および凸部上にＳｉＯ2 膜２０を
形成する。それにより、段差部５０の側面とＳｉＯ2 膜
２０との接触面積が増加するとともに、ＳｉＯ2 膜２０
が側面に付着する。したがって、段差部５０の側面にお
けるＳｉＯ2 膜２０の付着強度が向上する。
【００３１】さらに、図７に示すように、リッジ部の上
面にｐ電極２５を形成し、段差部５０の底面の電極形成
領域９にｎ電極２６を形成する。その後、熱処理を含む
所定の処理工程を行う。このような処理工程において
は、半導体ウエハの温度変化が大きくなるため半導体ウ
エハに反りが発生し、段差部５０の側面に大きな応力が
加わる。しかしながら、前述のように段差部５０の側面
におけるＳｉＯ2 膜２０の付着強度が向上しているた
め、側面におけるＳｉＯ2 膜２０の剥離が防止される。
面にｐ電極２５を形成し、段差部５０の底面の電極形成
領域９にｎ電極２６を形成する。その後、熱処理を含む
所定の処理工程を行う。このような処理工程において
は、半導体ウエハの温度変化が大きくなるため半導体ウ
エハに反りが発生し、段差部５０の側面に大きな応力が
加わる。しかしながら、前述のように段差部５０の側面
におけるＳｉＯ2 膜２０の付着強度が向上しているた
め、側面におけるＳｉＯ2 膜２０の剥離が防止される。
【００３２】以上のようにして、リッジ導波型構造を有
する半導体レーザ素子１００を形成する。図８は半導体
レーザ素子１００の模式的な斜視図である。図８に示す
ように、半導体レーザ素子１００においては、段差部５
０の側面に、所定の幅ａおよび所定の深さｂを有するス
トライプ状の凹部と、所定の幅ａを有するストライプ状
の凸部が形成されている。この場合、段差部５０の側面
とサファイア基板１の表面とがなす角度はθである。こ
のような凹部および凸部を有する側面がＳｉＯ 2 膜２０
で被覆されている。
する半導体レーザ素子１００を形成する。図８は半導体
レーザ素子１００の模式的な斜視図である。図８に示す
ように、半導体レーザ素子１００においては、段差部５
０の側面に、所定の幅ａおよび所定の深さｂを有するス
トライプ状の凹部と、所定の幅ａを有するストライプ状
の凸部が形成されている。この場合、段差部５０の側面
とサファイア基板１の表面とがなす角度はθである。こ
のような凹部および凸部を有する側面がＳｉＯ 2 膜２０
で被覆されている。
【００３３】以上のように、上記の半導体レーザ素子の
製造方法においては、段差部５０の側面においてＳｉＯ
2 膜２０をストライプ状の凹部内および凸部上に形成す
るため、ＳｉＯ2 膜２０と段差部５０の側面とが接触す
る面積が増加するとともに、ＳｉＯ2 膜２０と側面とが
付着し、段差部５０の側面におけるＳｉＯ2 膜２０の付
着強度が向上する。それにより、半導体レーザ素子１０
０の製造時において、段差部５０の側面におけるＳｉＯ
2 膜２０の剥離が防止される。したがって、高い歩留り
で半導体レーザ素子１００を製造することが可能とな
る。
製造方法においては、段差部５０の側面においてＳｉＯ
2 膜２０をストライプ状の凹部内および凸部上に形成す
るため、ＳｉＯ2 膜２０と段差部５０の側面とが接触す
る面積が増加するとともに、ＳｉＯ2 膜２０と側面とが
付着し、段差部５０の側面におけるＳｉＯ2 膜２０の付
着強度が向上する。それにより、半導体レーザ素子１０
０の製造時において、段差部５０の側面におけるＳｉＯ
2 膜２０の剥離が防止される。したがって、高い歩留り
で半導体レーザ素子１００を製造することが可能とな
る。
【００３４】次に、半導体レーザ素子１００において、
段差部５０の側面におけるＳｉＯ2膜２０の剥離を防止
するための最適な条件について検討する。
段差部５０の側面におけるＳｉＯ2膜２０の剥離を防止
するための最適な条件について検討する。
【００３５】まず、半導体レーザ素子１００の段差部５
０の側面に形成するストライプ状の凹部および凸部の幅
ａ、ならびに凹部の深さｂに関して、ＳｉＯ2 膜２０の
剥離を防止するのに最適な範囲を調べた。
０の側面に形成するストライプ状の凹部および凸部の幅
ａ、ならびに凹部の深さｂに関して、ＳｉＯ2 膜２０の
剥離を防止するのに最適な範囲を調べた。
【００３６】この場合、端部に形成された矩形状の凹部
および凸部の幅、ならびに凹部の深さがそれぞれ異なる
複数のＮｉマスク１５（図４）を用意し、各Ｎｉマスク
１５を用いて図５に示すようにエッチングを行う。それ
により、幅ａおよび深さｂがそれぞれ異なるストライプ
状の凹部および凸部が段差部５０の側面に形成される。
このようにして段差部５０の側面に幅ａおよび深さｂが
異なる凹部および凸部が形成された複数の半導体レーザ
素子１００を製造し、各々の半導体レーザ素子１００の
製造時において、段差部５０の側面におけるＳｉＯ2 膜
２０の剥離が発生するかどうか調べた。その結果を図９
に示す。なお、この場合においては、ＳｉＯ2 膜２０の
厚さを５０００Åとし、段差部５０の側面とサファイア
基板１の表面とのなす角度θを８５°とした。
および凸部の幅、ならびに凹部の深さがそれぞれ異なる
複数のＮｉマスク１５（図４）を用意し、各Ｎｉマスク
１５を用いて図５に示すようにエッチングを行う。それ
により、幅ａおよび深さｂがそれぞれ異なるストライプ
状の凹部および凸部が段差部５０の側面に形成される。
このようにして段差部５０の側面に幅ａおよび深さｂが
異なる凹部および凸部が形成された複数の半導体レーザ
素子１００を製造し、各々の半導体レーザ素子１００の
製造時において、段差部５０の側面におけるＳｉＯ2 膜
２０の剥離が発生するかどうか調べた。その結果を図９
に示す。なお、この場合においては、ＳｉＯ2 膜２０の
厚さを５０００Åとし、段差部５０の側面とサファイア
基板１の表面とのなす角度θを８５°とした。
【００３７】図９に示すように、図中の破線で囲まれた
領域Ａ内の半導体レーザ素子１００、すなわちストライ
プ状の凹部および凸部の幅ａが０．２μｍ以上５０μｍ
以下でありかつ凹部の深さｂが０．２μｍ以上５０μｍ
以下である半導体レーザ素子１００においては、段差部
５０の側面におけるＳｉＯ2 膜２０の剥離が発生しなか
った。一方、ストライプ状の凹部および凸部の幅ａおよ
び深さｂが上記の範囲外にある半導体レーザ素子１００
においては、段差部５０の側面におけるＳｉＯ 2 膜２０
の剥離が発生した。
領域Ａ内の半導体レーザ素子１００、すなわちストライ
プ状の凹部および凸部の幅ａが０．２μｍ以上５０μｍ
以下でありかつ凹部の深さｂが０．２μｍ以上５０μｍ
以下である半導体レーザ素子１００においては、段差部
５０の側面におけるＳｉＯ2 膜２０の剥離が発生しなか
った。一方、ストライプ状の凹部および凸部の幅ａおよ
び深さｂが上記の範囲外にある半導体レーザ素子１００
においては、段差部５０の側面におけるＳｉＯ 2 膜２０
の剥離が発生した。
【００３８】以上のことから、半導体レーザ素子１００
の段差部５０の側面に形成するストライプ状の凹部およ
び凸部の幅ａは０．２μｍ以上５０μｍ以下でありかつ
凹部の深さｂは０．２μｍ以上５０μｍ以下であること
が好ましい。それにより、段差部５０の側面におけるＳ
ｉＯ2 膜２０の剥離を効果的に防止し、より高い歩留り
で半導体レーザ素子１００を製造することが可能とな
る。
の段差部５０の側面に形成するストライプ状の凹部およ
び凸部の幅ａは０．２μｍ以上５０μｍ以下でありかつ
凹部の深さｂは０．２μｍ以上５０μｍ以下であること
が好ましい。それにより、段差部５０の側面におけるＳ
ｉＯ2 膜２０の剥離を効果的に防止し、より高い歩留り
で半導体レーザ素子１００を製造することが可能とな
る。
【００３９】なお、上記の範囲外であっても、段差部の
側面にストライプ状の凹部および凸部を形成した場合に
は、段差部の側面にストライプ状の凹部および凸部を形
成しない場合に比べて、段差部の側面におけるＳｉＯ2
膜２０の剥離は抑制される。
側面にストライプ状の凹部および凸部を形成した場合に
は、段差部の側面にストライプ状の凹部および凸部を形
成しない場合に比べて、段差部の側面におけるＳｉＯ2
膜２０の剥離は抑制される。
【００４０】続いて、半導体レーザ素子１００の段差部
５０の側面とサファイア基板１の表面とがなす角度θ、
およびＳｉＯ2 膜２０の厚さｔに関して、ＳｉＯ2 膜２
０の剥離を防止するのに最適な範囲を調べた。
５０の側面とサファイア基板１の表面とがなす角度θ、
およびＳｉＯ2 膜２０の厚さｔに関して、ＳｉＯ2 膜２
０の剥離を防止するのに最適な範囲を調べた。
【００４１】この場合、段差部５０を形成する際のエッ
チング（図５）において、半導体ウエハに対してそれぞ
れ所定の角度でエッチングを行う。それにより、サファ
イア基板１の表面に対する角度θがそれぞれ異なる側面
を有する段差部５０が形成される。さらに、厚さｔの異
なるＳｉＯ2 膜２０を形成することにより、サファイア
基板１の表面に対する段差部５０の側面の角度θがそれ
ぞれ異なりかつＳｉＯ 2 膜２０の厚さｔがそれぞれ異な
る複数の半導体レーザ素子１００を製造する。各々の半
導体レーザ素子１００の製造時において、段差部５０の
側面におけるＳｉＯ2 膜２０の剥離が発生するかどうか
調べた。その結果を図１０に示す。なお、この場合にお
いては、段差部５０の側面のストライプ状の凹部および
凸部の幅ａは１μｍとし、凹部の深さｂは１μｍとし
た。
チング（図５）において、半導体ウエハに対してそれぞ
れ所定の角度でエッチングを行う。それにより、サファ
イア基板１の表面に対する角度θがそれぞれ異なる側面
を有する段差部５０が形成される。さらに、厚さｔの異
なるＳｉＯ2 膜２０を形成することにより、サファイア
基板１の表面に対する段差部５０の側面の角度θがそれ
ぞれ異なりかつＳｉＯ 2 膜２０の厚さｔがそれぞれ異な
る複数の半導体レーザ素子１００を製造する。各々の半
導体レーザ素子１００の製造時において、段差部５０の
側面におけるＳｉＯ2 膜２０の剥離が発生するかどうか
調べた。その結果を図１０に示す。なお、この場合にお
いては、段差部５０の側面のストライプ状の凹部および
凸部の幅ａは１μｍとし、凹部の深さｂは１μｍとし
た。
【００４２】図１０に示すように、図中の破線で囲まれ
た領域Ｂ内の半導体レーザ１００、すなわちＳｉＯ2 膜
２０の厚さｔが４．２μｍ以下であり、かつＳｉＯ2 膜
２０の厚さｔおよびサファイア基板１の表面と段差部５
０の側面とがなす角度θが次式（１）の関係を満足する
半導体レーザ素子１００においては、段差部５０の側面
におけるＳｉＯ2 膜２０の剥離が発生しなかった。
た領域Ｂ内の半導体レーザ１００、すなわちＳｉＯ2 膜
２０の厚さｔが４．２μｍ以下であり、かつＳｉＯ2 膜
２０の厚さｔおよびサファイア基板１の表面と段差部５
０の側面とがなす角度θが次式（１）の関係を満足する
半導体レーザ素子１００においては、段差部５０の側面
におけるＳｉＯ2 膜２０の剥離が発生しなかった。
【００４３】ｔ＜−０．２θ＋２４ …（１） 一方、ＳｉＯ2 膜２０の厚さｔ、およびサファイア基板
１の表面と段差部５０の側面とがなす角度θが上記の範
囲外にある半導体レーザ素子１００においては、段差部
５０の側面におけるＳｉＯ2 膜２０の剥離が発生した。
１の表面と段差部５０の側面とがなす角度θが上記の範
囲外にある半導体レーザ素子１００においては、段差部
５０の側面におけるＳｉＯ2 膜２０の剥離が発生した。
【００４４】以上のことから、半導体レーザ素子１００
におけるＳｉＯ2 膜２０の厚さｔは４．２μｍ以下であ
ることが好ましい。さらに、上記の関係式（１）を満足
するようにＳｉＯ2 膜２０の厚さｔ、およびサファイア
基板１の表面と段差部５０の側面とがなす角度θを設定
することが好ましい。それにより、段差部５０の側面に
おけるＳｉＯ2 膜２０の剥離が効果的に防止され、より
高い歩留りで半導体レーザ素子１００を製造することが
可能となる。
におけるＳｉＯ2 膜２０の厚さｔは４．２μｍ以下であ
ることが好ましい。さらに、上記の関係式（１）を満足
するようにＳｉＯ2 膜２０の厚さｔ、およびサファイア
基板１の表面と段差部５０の側面とがなす角度θを設定
することが好ましい。それにより、段差部５０の側面に
おけるＳｉＯ2 膜２０の剥離が効果的に防止され、より
高い歩留りで半導体レーザ素子１００を製造することが
可能となる。
【００４５】なお、上記の範囲外であっても、段差部の
側面にストライプ状の凹部および凸部を形成した場合に
は、段差部の側面にストライプ状の凹部および凸部を形
成しない場合に比べて、段差部の側面におけるＳｉＯ2
膜２０の剥離は抑制される。
側面にストライプ状の凹部および凸部を形成した場合に
は、段差部の側面にストライプ状の凹部および凸部を形
成しない場合に比べて、段差部の側面におけるＳｉＯ2
膜２０の剥離は抑制される。
【００４６】なお、上記の半導体レーザ素子１００にお
いては、絶縁膜としてＳｉＯ2 膜２０を形成している
が、ＳｉＯ2 膜２０以外の酸化膜または窒化膜を絶縁膜
として形成してもよい。例えば、ＳｉＮ膜、Ａｌ2 Ｏ3
膜またはＴｉＯ2 膜を形成してもよい。
いては、絶縁膜としてＳｉＯ2 膜２０を形成している
が、ＳｉＯ2 膜２０以外の酸化膜または窒化膜を絶縁膜
として形成してもよい。例えば、ＳｉＮ膜、Ａｌ2 Ｏ3
膜またはＴｉＯ2 膜を形成してもよい。
【００４７】ここで、上記の半導体レーザ素子の製造方
法により、ＳｉＯ2 膜２０の代わりにＳｉＮ膜、Ａｌ2
Ｏ3 膜およびＴｉＯ2 膜をそれぞれ備える点を除いて半
導体レーザ素子１００と同様の構造を有する半導体レー
ザ素子を製造し、各半導体レーザ素子の製造時において
段差部５０の側面におけるＳｉＮ膜、Ａｌ2 Ｏ3 膜およ
びＴｉＯ2 膜の剥離が発生するかどうか調べた。なお、
この場合においては、段差部５０の側面のストライプ状
の凹部および凸部の幅ａは１μｍとし、凹部の深さｂは
１μｍとし、側面とサファイア基板１の表面とがなす角
度θは８５°とした。また、ＳｉＮ膜、Ａｌ2 Ｏ3 膜お
よびＴｉＯ2 膜の厚さは５０００Åとした。
法により、ＳｉＯ2 膜２０の代わりにＳｉＮ膜、Ａｌ2
Ｏ3 膜およびＴｉＯ2 膜をそれぞれ備える点を除いて半
導体レーザ素子１００と同様の構造を有する半導体レー
ザ素子を製造し、各半導体レーザ素子の製造時において
段差部５０の側面におけるＳｉＮ膜、Ａｌ2 Ｏ3 膜およ
びＴｉＯ2 膜の剥離が発生するかどうか調べた。なお、
この場合においては、段差部５０の側面のストライプ状
の凹部および凸部の幅ａは１μｍとし、凹部の深さｂは
１μｍとし、側面とサファイア基板１の表面とがなす角
度θは８５°とした。また、ＳｉＮ膜、Ａｌ2 Ｏ3 膜お
よびＴｉＯ2 膜の厚さは５０００Åとした。
【００４８】その結果、上記の膜を備える各半導体レー
ザ素子においても、半導体レーザ素子１００と同様、段
差部５０の側面における膜の剥離は発生しなかった。こ
のように、ＳｉＮ膜、Ａｌ2 Ｏ3 膜またはＴｉＯ2 膜を
絶縁膜として形成する場合においても、段差部５０の側
面における剥離が防止され、高い歩留りで半導体レーザ
素子を製造することが可能となる。
ザ素子においても、半導体レーザ素子１００と同様、段
差部５０の側面における膜の剥離は発生しなかった。こ
のように、ＳｉＮ膜、Ａｌ2 Ｏ3 膜またはＴｉＯ2 膜を
絶縁膜として形成する場合においても、段差部５０の側
面における剥離が防止され、高い歩留りで半導体レーザ
素子を製造することが可能となる。
【００４９】また、半導体レーザ素子１００においては
絶縁膜が単層構造を有する場合について説明したが、多
層構造を有する絶縁膜を形成してもよい。この場合につ
いて以下で説明する。
絶縁膜が単層構造を有する場合について説明したが、多
層構造を有する絶縁膜を形成してもよい。この場合につ
いて以下で説明する。
【００５０】図１１は本発明に係る半導体素子の他の例
を示す模式的斜視図である。図１１に示すように、半導
体レーザ素子１０１は、厚さ５０００Åの２つのＳｉＯ
2 膜２１ａと厚さ５０００Åの２つのＴｉＯ2 膜２１ｂ
とが順に積層されて絶縁膜２１が構成される点を除い
て、半導体レーザ素子１００と同様の構造を有する。
を示す模式的斜視図である。図１１に示すように、半導
体レーザ素子１０１は、厚さ５０００Åの２つのＳｉＯ
2 膜２１ａと厚さ５０００Åの２つのＴｉＯ2 膜２１ｂ
とが順に積層されて絶縁膜２１が構成される点を除い
て、半導体レーザ素子１００と同様の構造を有する。
【００５１】このような半導体レーザ素子１０１におい
ても、段差部５０の側面にストライプ状の凹部および凸
部が形成されているため、半導体レーザ素子１００と同
様、段差部５０の側面と絶縁膜２１との接触面積が増加
するとともに、絶縁膜２１と側面とが付着する。それに
より、段差部５０の側面における絶縁膜２１の付着強度
が向上する。したがって、製造時において、段差部５０
の側面における絶縁膜２１の剥離が防止される。それに
より、高い歩留りで半導体レーザ素子１０１を製造する
ことが可能となる。
ても、段差部５０の側面にストライプ状の凹部および凸
部が形成されているため、半導体レーザ素子１００と同
様、段差部５０の側面と絶縁膜２１との接触面積が増加
するとともに、絶縁膜２１と側面とが付着する。それに
より、段差部５０の側面における絶縁膜２１の付着強度
が向上する。したがって、製造時において、段差部５０
の側面における絶縁膜２１の剥離が防止される。それに
より、高い歩留りで半導体レーザ素子１０１を製造する
ことが可能となる。
【００５２】さらに、半導体レーザ素子１００，１０１
においては段差部５０の側面に矩形状の断面を有するス
トライプ状の凹部および凸部が形成される場合について
説明したが、段差部５０の側面に矩形状以外の断面を有
する凹凸パターンが形成されてもよい。この場合につい
て以下で説明する。
においては段差部５０の側面に矩形状の断面を有するス
トライプ状の凹部および凸部が形成される場合について
説明したが、段差部５０の側面に矩形状以外の断面を有
する凹凸パターンが形成されてもよい。この場合につい
て以下で説明する。
【００５３】図１２は本発明に係る半導体レーザ素子の
さらに他の例を示す模式的な斜視図である。
さらに他の例を示す模式的な斜視図である。
【００５４】図１２に示すように、半導体レーザ素子１
０２は、鋸歯状の断面を有する凹部および凸部が段差部
５０の側面に形成されている点を除いて、半導体レーザ
素子１００と同様の構造を有する。
０２は、鋸歯状の断面を有する凹部および凸部が段差部
５０の側面に形成されている点を除いて、半導体レーザ
素子１００と同様の構造を有する。
【００５５】このような半導体レーザ素子１０２におい
ては、段差部５０の側面に鋸歯状の断面を有する凹部お
よび凸部が形成されているため、段差部５０の側面とＳ
ｉＯ 2 膜２０との接触面積が増加するとともに、ＳｉＯ
2 膜２０が段差部５０の側面に付着する。それにより、
段差部５０の側面におけるＳｉＯ2 膜２０の付着強度が
向上する。したがって、製造時において、段差部５０の
側面におけるＳｉＯ2膜２０の剥離が防止される。それ
により、高い歩留りで半導体レーザ素子１０２を製造す
ることが可能となる。
ては、段差部５０の側面に鋸歯状の断面を有する凹部お
よび凸部が形成されているため、段差部５０の側面とＳ
ｉＯ 2 膜２０との接触面積が増加するとともに、ＳｉＯ
2 膜２０が段差部５０の側面に付着する。それにより、
段差部５０の側面におけるＳｉＯ2 膜２０の付着強度が
向上する。したがって、製造時において、段差部５０の
側面におけるＳｉＯ2膜２０の剥離が防止される。それ
により、高い歩留りで半導体レーザ素子１０２を製造す
ることが可能となる。
【００５６】なお、上記の半導体レーザ素子１００〜１
０２においては、段差部５０の側面に規則的な凹凸パタ
ーンが形成される場合について説明したが、段差部５０
の側面に不規則的な凹凸パターンが形成されてもよい。
０２においては、段差部５０の側面に規則的な凹凸パタ
ーンが形成される場合について説明したが、段差部５０
の側面に不規則的な凹凸パターンが形成されてもよい。
【００５７】また、上記の半導体レーザ素子１００〜１
０２においてはサファイア基板１を用いているが、Ｓｉ
Ｃ、ＧａＮ等のサファイア以外の材料からなる基板を用
いてもよい。
０２においてはサファイア基板１を用いているが、Ｓｉ
Ｃ、ＧａＮ等のサファイア以外の材料からなる基板を用
いてもよい。
【００５８】また、半導体レーザ素子１００〜１０２の
各層２〜８の構成は上記に限定されるものではなく、Ａ
ｌ、Ｇａ、Ｉｎ、ＢおよびＴｌの少なくとも１つを含む
種々の組成を有するIII 族窒化物系半導体層を用いるこ
とができる。
各層２〜８の構成は上記に限定されるものではなく、Ａ
ｌ、Ｇａ、Ｉｎ、ＢおよびＴｌの少なくとも１つを含む
種々の組成を有するIII 族窒化物系半導体層を用いるこ
とができる。
【００５９】上記においては本発明を半導体レーザ素子
およびその製造に適用する場合について説明したが、本
発明は、半導体レーザ素子以外の半導体発光素子、例え
ば発光ダイオードにも適用可能であり、さらに、半導体
発光素子以外の半導体素子、例えばトランジスタにも適
用可能である。
およびその製造に適用する場合について説明したが、本
発明は、半導体レーザ素子以外の半導体発光素子、例え
ば発光ダイオードにも適用可能であり、さらに、半導体
発光素子以外の半導体素子、例えばトランジスタにも適
用可能である。
【図１】本発明に係る半導体素子の製造方法の一例を示
す模式的な工程断面図である。
す模式的な工程断面図である。
【図２】図１の発光層の詳細な構造を示す模式的な断面
図である。
図である。
【図３】本発明に係る半導体素子の製造方法の一例を示
す模式的な工程断面図である。
す模式的な工程断面図である。
【図４】本発明に係る半導体素子の製造方法の一例を示
す模式的な工程断面図および工程斜視図である。
す模式的な工程断面図および工程斜視図である。
【図５】本発明に係る半導体素子の製造方法の一例を示
す模式的な工程断面図および工程斜視図である。
す模式的な工程断面図および工程斜視図である。
【図６】本発明に係る半導体素子の製造方法の一例を示
す模式的な工程断面図である。
す模式的な工程断面図である。
【図７】本発明に係る半導体素子の製造方法の一例を示
す模式的な工程断面図である。
す模式的な工程断面図である。
【図８】本発明に係る半導体レーザ素子の例を示す模式
的な斜視図である。
的な斜視図である。
【図９】段差部の側面に形成するストライプ状の凹部お
よび凸部の幅ならびに凹部の深さの最適な範囲を示す図
である。
よび凸部の幅ならびに凹部の深さの最適な範囲を示す図
である。
【図１０】ＳｉＯ2 膜の膜厚、ならびに段差部の側面と
基板の表面とがなす角度の最適な範囲を示す図である。
基板の表面とがなす角度の最適な範囲を示す図である。
【図１１】本発明に係る半導体素子の他の例を示す模式
的な斜視図である。
的な斜視図である。
【図１２】本発明に係る半導体素子のさらに他の例を示
す模式的な斜視図である。
す模式的な斜視図である。
【図１３】従来のＧａＮ系半導体レーザ素子の例を示す
模式的な断面図および斜視図である。
模式的な断面図および斜視図である。
１，３１ サファイア基板 ２，３２ バッファ層 ３，３３ アンドープＧａＮ層 ４，３４ ｎ−ＧａＮ第１コンタクト層 ５，３５ ｎ−ＡｌＧａＮ第１クラッド層 ６，３６ 発光層 ７，３７ ｐ−ＡｌＧａＮ第２クラッド層 ８，３８ ｐ−ＧａＮ第２コンタクト層 １５ Ｎｉマスク ２０，４１ ＳｉＯ2 膜 ２５，４２ ｐ電極 ２６，４３ ｎ電極 ５０ 段差部 １００〜１０２ 半導体レーザ素子
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01S 5/00 - 5/50
Claims (10)
- 【請求項１】 底面および側面を有する段差部を備えた
III 族窒化物系半導体層が基板上に形成され、前記III
族窒化物系半導体層の段差部の側面にストライプ状の凹
部および凸部からなる規則的または不規則的な凹凸パタ
ーンが形成され、前記段差部の側面を含む前記III 族窒
化物系半導体層の所定領域上に絶縁膜が形成され、前記
ストライプ状の凹部および凸部の幅は０．２μｍ以上５
０μｍ以下であり、前記凹部の深さは０．２μｍ以上５
０μｍ以下であることを特徴とする半導体素子。 - 【請求項２】 底面および側面を有する段差部を備えた
III 族窒化物系半導体層が基板上に形成され、前記III
族窒化物系半導体層の段差部の側面にストライプ状の凹
部および凸部からなる規則的または不規則的な凹凸パタ
ーンが形成され、前記段差部の側面を含む前記III 族窒
化物系半導体層の所定領域上に絶縁膜が形成され、前記
絶縁膜の厚みｔは４．２μｍ以下であり、前記絶縁膜の
厚みｔおよび前記基板と前記段差部の側面とがなす角度
θが ｔ＜−０．２θ＋２４ の関係を満足する こと特徴とする半導体素子。 - 【請求項３】 前記絶縁膜の厚みｔは４．２μｍ以下で
あり、前記絶縁膜の厚みｔおよび前記基板と前記段差部
の側面とがなす角度θが ｔ＜−０．２θ＋２４ の関係を満足すること特徴とする請求項１記載 の半導体
素子。 - 【請求項４】 前記III 族窒化物系半導体層は、第１導
電型の第１の半導体層、発光層および第２導電型の第２
の半導体層を順に含み、前記第２の半導体層から前記第
１の半導体層までの所定領域が除去されて前記段差部が
形成され、前記第１の半導体層が前記段差部の底面に露
出するとともに、前記第１の半導体層、前記発光層およ
び前記第２の半導体層が前記段差部の側面に露出し、前
記絶縁膜が前記段差部の底面の一部および前記第２の半
導体層の所定領域上ならびに前記段差部の側面に形成さ
れたことを特徴とする請求項１〜３記載のいずれかに記
載の半導体素子。 - 【請求項５】 前記絶縁膜は酸化膜または窒化膜からな
り、単層構造または 多層構造を有することを特徴とする
請求項１〜４のいずれかに記載の半導体素子。 - 【請求項６】 前記絶縁膜は、酸化シリコン膜、窒化シ
リコン膜、酸化アルミニウム膜および酸化チタン膜の少
なくとも１つを含むことを特徴とする請求項１〜５のい
ずれかに記載の半導体素子。 - 【請求項７】 前記III 族窒化物系半導体層はアルミニ
ウム、ガリウム、インジウム、ホウ素およびタリウムの
少なくとも１つを含むことを特徴とする請求項１〜６の
いずれかに記載の半導体素子。 - 【請求項８】 基板上にIII 族窒化物系半導体層を形成
する工程と、前記III 族窒化物系半導体層の所定領域を
エッチングし、底面および側面を有する段差部を形成す
るとともに、前記段差部の側面にストライプ状の凹部お
よび凸部からなる規則的または不規則的な凹凸パターン
を形成する工程と、前記側面を含む前記III 族窒化物系
半導体層の所定領域上に絶縁膜を形成する工程とを備え
る半導体素子の製造方法であって、前記段差部の側面に
形成される凹凸パターンの凹部および凸部の幅が０．２
μｍ以上５０μｍ以下であり、前記凹部の深さは０．２
μｍ以上５０μｍ以下であることを特徴とする半導体素
子の製造方法。 - 【請求項９】 基板上にIII 族窒化物系半導体層を形成
する工程と、前記III 族窒化物系半導体層の所定領域を
エッチングし、底面および側面を有する段差部を形成す
るとともに、前記段差部の側面にストライプ状の凹部お
よび凸部からなる規則的または不規則的な凹凸パターン
を形成する工程と、前記側面を含む前記III 族窒化物系
半導体層の所定領域上に絶縁膜を形成する工程とを備え
る半導体素子の製造方法であって、前記III 族窒化物系
半導体層の所定領域上に形成される絶縁膜の厚みｔは
４．２μｍ以下であり、前記絶縁膜の厚みｔおよび前記
基板と前記段差部の側面とがなす角度θが ｔ＜−０．２θ＋２４ の関係を満足する こと特徴とする半導体素子の製造方
法。 - 【請求項１０】 前記凹凸パターンを形成する工程は、
前記凹凸パターンに対応する形状に形成された端部を有
するマスクを前記III 族窒化物系半導体層の所定領域上
に形成する工程と、前記マスクを用いて所定の角度で前
記III 族窒化 物系半導体層のエッチングを行う工程とを
含むことを特徴とする請求項８または９記載の半導体素
子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36729999A JP3354540B2 (ja) | 1999-12-24 | 1999-12-24 | 半導体素子およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36729999A JP3354540B2 (ja) | 1999-12-24 | 1999-12-24 | 半導体素子およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001185802A JP2001185802A (ja) | 2001-07-06 |
| JP3354540B2 true JP3354540B2 (ja) | 2002-12-09 |
Family
ID=18488979
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP36729999A Expired - Lifetime JP3354540B2 (ja) | 1999-12-24 | 1999-12-24 | 半導体素子およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3354540B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3878868B2 (ja) | 2002-03-01 | 2007-02-07 | シャープ株式会社 | ＧａＮ系レーザ素子 |
| EP2357679B1 (en) | 2008-11-14 | 2018-08-29 | Samsung Electronics Co., Ltd. | Vertical/horizontal light-emitting diode for semiconductor |
| DE102014117510A1 (de) * | 2014-11-28 | 2016-06-02 | Osram Opto Semiconductors Gmbh | Optoelektronisches Bauelement |
| DE102015116712A1 (de) * | 2015-10-01 | 2017-04-06 | Osram Opto Semiconductors Gmbh | Optoelektronisches Bauelement |
| CN113345989B (zh) * | 2021-05-31 | 2022-11-29 | 河北工业大学 | 一种面向紫外通讯的Micro紫外发光二极管芯片 |
-
1999
- 1999-12-24 JP JP36729999A patent/JP3354540B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001185802A (ja) | 2001-07-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3770014B2 (ja) | 窒化物半導体素子 | |
| US7406111B2 (en) | Semiconductor laser diode and method for manufacturing the same | |
| JP3723434B2 (ja) | 半導体発光素子 | |
| WO2002103865A1 (fr) | Dispositif laser a semi-conducteur et procede de production | |
| US20080308833A1 (en) | Group III nitride-based compound semiconductor light-emitting device | |
| JP4626306B2 (ja) | 窒化物半導体発光素子およびその製造方法 | |
| JPH11312840A (ja) | 半導体レーザ素子及びその製造方法 | |
| JP2002026456A (ja) | 半導体装置、半導体レーザ及びその製造方法並びにエッチング方法 | |
| JP2002016312A (ja) | 窒化物系半導体素子およびその製造方法 | |
| TW200301970A (en) | Method for producing semiconductor light emitting device and semiconductor light emitting device produced by such method | |
| JPH11312825A (ja) | 窒化物半導体の成長方法及び窒化物半導体素子 | |
| JP5076656B2 (ja) | 窒化物半導体レーザ素子 | |
| WO2007097411A1 (ja) | ２波長半導体発光装置及びその製造方法 | |
| JP2007329459A (ja) | 窒化物半導体レーザ素子の製造方法及び窒化物半導体レーザ素子 | |
| JP2002344089A (ja) | 窒化物系半導体発光素子およびその製造方法 | |
| JP4043087B2 (ja) | 窒化物半導体素子の製造方法及び窒化物半導体素子 | |
| JP2006165407A (ja) | 窒化物半導体レーザ素子 | |
| JP3354540B2 (ja) | 半導体素子およびその製造方法 | |
| JP2002124737A (ja) | 窒化物系半導体レーザ素子 | |
| JP2004055864A (ja) | 半導体素子用基板の製造方法および半導体素子用基板ならびに半導体素子 | |
| JPWO2004086580A1 (ja) | 半導体レーザおよびその製造方法 | |
| JPH11177184A (ja) | 半導体レーザ装置およびその製造方法 | |
| JP4255168B2 (ja) | 窒化物半導体の製造方法及び発光素子 | |
| JP2008028375A (ja) | 窒化物半導体レーザ素子 | |
| JP2000216502A (ja) | 窒化物半導体素子の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| R151 | Written notification of patent or utility model registration |
Ref document number: 3354540 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070927 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080927 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090927 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100927 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100927 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110927 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110927 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120927 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130927 Year of fee payment: 11 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130927 Year of fee payment: 11 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |