JP2017522741A - フリップチップ基板に小間隔で高いはんだボールバンプを形成する製作方法 - Google Patents
フリップチップ基板に小間隔で高いはんだボールバンプを形成する製作方法 Download PDFInfo
- Publication number
- JP2017522741A JP2017522741A JP2017522707A JP2017522707A JP2017522741A JP 2017522741 A JP2017522741 A JP 2017522741A JP 2017522707 A JP2017522707 A JP 2017522707A JP 2017522707 A JP2017522707 A JP 2017522707A JP 2017522741 A JP2017522741 A JP 2017522741A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- solder
- solder ball
- stencil
- flip chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Abstract
Description
(1)はんだペースト印刷法:所定のパターン(ステンシルの開口)が形成されたステンシル上にはんだペーストを印刷し、リフローと洗浄によってバンプを形成する。この方法は、はんだ合金を容易に変更でき、SRO(solder resist opening、ソルダーレジスト開口部)とMMOのずれを吸収し、既存の設備を使用でき、各種のパッド(Pad)上にバンプを形成することができ、生産稼働率がよく、位置決めの精密がよいという利点を有しているが、バンプボイド(Bump void)が出ることや、バンプの高さ(Bump Height、bump htと略称する)に制限があるという欠点も有している。
(2)はんだボール法:ステンシルまたはスクリーンフラックスを塗布した後にはんだボールを塗布し、その後、リフローと洗浄によってバンプを形成する。この方法の利点はバンプの高さ(Bump ht)が高く、バンプボイドが少ないことであり、欠点は、位置決めの精密がよくなく、SROのずれを吸収することができず、成分が変化する時に汚染問題が発生する可能性が高いことである。
(3)SJ(Super Jaffit)法:パッド上の所定の部位に粘着液を塗布し、それからパッド上に錫粉末を塗布した後、フラックスを塗布し、リフローと洗浄によってバンプを形成する。この方法の利点ははんだ膜の厚さの均一性がよいことであり、欠点は、はんだの高さを高くすることができず、成分が変化する時に汚染問題が発生する可能性が高いことである。
(4)SS(Super Solder)工法:基板上にSn粉末と有機酸Pbが混合されたはんだペーストを印刷し、リフローと洗浄によってバンプを形成する。この方法の利点は、印刷の精密度を確保する必要がなく、パッドの間にはんだのブリッジ(Bridge)が発生せず、バンプの高さの偏差が小さいことであり、欠点ははんだ合金の多種化に対応できないことである。
フリップチップ基板上に小間隔で高いはんだボールバンプを形成する製作方法であって、
第一ステンシルをフリップチップ基板上に載せ、一回目のスクリーン印刷をし、はんだペーストをフリップチップ基板に印刷するステップS1と、
ステップS1で獲得した基板に対して一回目のリフローをすることにより、基板にソルダージョイントを形成し、且つ、はんだペースト中のフラックスを基板の表面に析出させるステップS2と、
一回目の基板洗浄をすることにより、フラックスを除去するステップS3と、
一回目の洗浄した基板をコイニング装置に送入し、基板上のソルダージョイントに対して一回目の平坦化処理をすることにより、各ソルダージョイントの頂上部に平坦部を形成するステップS4と、
第二ステンシルをステップS4によって平坦化された基板に載せ、二回目のスクリーン印刷をして、はんだペーストを基板のソルダージョイント上に印刷するステップS5と、
ステップS5で獲得した基板に対して二回目のリフローをして、基板上に新しいソルダージョイントを形成し、かつ再度、はんだペースト中のフラックスを基板の表面に析出させるステップS6と、
二回目の基板洗浄をすることにより、フラックスを除去するステップS7と、
二回目の洗浄した基板を再びコイニング装置に入れ、基板上の新しいソルダージョイントに対して二回目の平坦化処理をすることにより、各ソルダージョイントの頂上部に新しい平坦部を形成するステップS8とを含み、
上述したステップによりフリップチップ基板上に小間隔で高いはんだボールバンプを獲得する。
一回目のはんだペースト印刷→一回目のリフロー→フラックスの洗浄→はんだボールの一回目平坦化→二回目のはんだペースト印刷→二回目のリフロー→フラックスの洗浄→はんだボールの二回目平坦化→はんだボールの検査。
S1において、まず、第一ステンシルとフリップチップ基板の仕様サイズがほぼ同じであるものを選用する。次に、第一ステンシルを基板上に載せ、一回目のスクリーン印刷をし、はんだペーストを基板上に印刷し、はんだペーストの厚さをできるだけ厚くする。第一ステンシルのメッシュは円形であるが、パッドの設計により、例えば四角形、楕円形等の別形状にしてもよく、その直径は具体的な需要によって設計することができる。
S2において、ステップS1で獲得した基板をリフロー装置に入れ、一回目のリフローをする。一回目のリフローが処理した後、基板上に球状のソルダージョイント(バンプ、はんだボールバンプ、はんだボールとも呼ばれる)を形成し、はんだペースト中のフラックスを基板の表面に析出させる。
S3において、基板の一回目洗浄をすることにより、はんだペーストから基板の表面に析出したフラックスを除去する。
S4において、一回目の洗浄が処理した基板をコイニング装置に送入し、基板上のソルダージョイントに対して一回目の平坦化処理をすることにより、各ソルダージョイントの頂上部に平坦エリアを形成する。一般製品の平坦部より大きく、このような平坦部により、二回目のはんだペースト印刷を容易にし、良好なはんだボールバンプを形成し、はんだのブリッジを防止することができる。
S5において、サイズが基板とほぼ同じである第二ステンシルを、ステップS4によって平坦化された基板に載せ、二回目のスクリーン印刷をし、はんだペーストを基板のソルダージョイントの上に印刷する。第二ステンシルのメッシュは円形であるが、パッドの設計により、他の形状、例えば四角形、楕円形等にしてもよく、その直径は具体的な需要によって設計することができる。
S6において、ステップS5で獲得した基板を再びリフロー装置に入れ、二回目のリフローをする。二回目のリフローが処理した後、基板上に新しいソルダージョイントを形成し、今回もはんだペースト中のフラックスを基板の表面に析出させる。
S7において、基板を再び洗浄することにより、はんだペーストから基板の表面に析出したフラックスを再び除去する。
S8において、二回目の洗浄した基板を再びコイニング装置に送入し、基板上の新ソルダージョイントに対して二回目の平坦化処理をすることにより、各ソルダージョイントの頂上部に新しい平坦部を形成する。二回目の平坦化が処理したはんだボールの直径は、顧客の仕様に合わせて設計することができるが、標準の中心値に合わせるのが好ましい。
前述したステップにより高いはんだボールバンプを獲得し、はんだボールバンプに対して検査をする。
Claims (4)
- フリップチップ基板上に小間隔で高いはんだボールバンプを形成する製作方法であって、
第一ステンシルをフリップチップ基板に載せ、一回目のスクリーン印刷をし、はんだペーストをフリップチップ基板に印刷するステップS1と、
ステップS1で獲得した基板に対して一回目のリフローをすることにより、基板にソルダージョイントを形成し、かつはんだペースト中のフラックスを基板の表面に析出させるステップS2と、
一回目の基板洗浄をすることにより、フラックスを除去するステップS3と、
一回目の洗浄した基板をコイニング装置に送入し、基板上のソルダージョイントに対して一回目の平坦化処理をすることにより、各ソルダージョイントの頂上部に平坦部を形成するステップS4と、
第二ステンシルをステップS4によって平坦化された基板に載せ、二回目のスクリーン印刷をし、はんだペーストを基板のソルダージョイントの上に印刷するステップS5と、
ステップS5で獲得した基板に対して二回目のリフローをし、基板に新しいソルダージョイントを形成し、かつはんだペースト中のフラックスを基板の表面に析出させるステップS6と、
二回目の基板洗浄をすることにより、フラックスを再び除去するステップS7と、
二回目の洗浄した基板を再びコイニング装置に送入し、基板上の新しいソルダージョイントに対して二回目の平坦化処理をすることにより、各ソルダージョイントの頂上部に新しい平坦部を形成するステップS8とを含み、
上述したステップにより前記高いはんだボールバンプを獲得することを特徴とするフリップチップ基板上に小間隔で高いはんだボールバンプを形成する製作方法。 - 前記第二ステンシルの膨張収縮係数は前記第一ステンシルの膨張収縮係数より100.01%〜100.02%小さいことを特徴とする請求項1に記載のフリップチップ基板上に小間隔で高いはんだボールバンプを形成する製作方法。
- 前記第二ステンシルの厚さは前記第一ステンシルの厚さの2/3であることを特徴とする請求項1に記載のフリップチップ基板上に小間隔で高いはんだボールバンプを形成する製作方法。
- 前記第二ステンシルのメッシュは前記第一ステンシルのメッシュより10〜20μm小さいことを特徴とする請求項1に記載のフリップチップ基板上に小間隔で高いはんだボールバンプを形成する製作方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410856780.XA CN104599978B (zh) | 2014-12-31 | 2014-12-31 | 一种在倒装芯片基板上小间距之间制备高凸点锡球的制备方法 |
CN201410856780.X | 2014-12-31 | ||
PCT/CN2015/080305 WO2016107062A1 (zh) | 2014-12-31 | 2015-05-29 | 一种在倒装芯片基板上小间距之间制备高凸点锡球的制备方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2017522741A true JP2017522741A (ja) | 2017-08-10 |
Family
ID=53125671
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017522707A Pending JP2017522741A (ja) | 2014-12-31 | 2015-05-29 | フリップチップ基板に小間隔で高いはんだボールバンプを形成する製作方法 |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP2017522741A (ja) |
CN (1) | CN104599978B (ja) |
WO (1) | WO2016107062A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115302121A (zh) * | 2022-07-26 | 2022-11-08 | 德中(天津)技术发展股份有限公司 | 一种印制电路板可焊性测试的回流焊试验方法 |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104599978B (zh) * | 2014-12-31 | 2017-08-01 | 广州兴森快捷电路科技有限公司 | 一种在倒装芯片基板上小间距之间制备高凸点锡球的制备方法 |
CN105562863B (zh) * | 2016-02-02 | 2019-02-26 | 青岛歌尔声学科技有限公司 | 一种器件焊接方法 |
CN106847772B (zh) * | 2016-12-20 | 2019-12-20 | 中国电子科技集团公司第五十八研究所 | 用于陶瓷外壳的无助焊剂倒装焊方法 |
CN107346748B (zh) * | 2017-08-10 | 2023-11-21 | 联测优特半导体(东莞)有限公司 | 固定晶圆的表面粘贴方法及smt晶圆固定装置 |
CN107347232A (zh) * | 2017-08-10 | 2017-11-14 | 乐依文半导体(东莞)有限公司 | 固定晶圆的表面粘贴方法、smt印刷钢网及晶圆固定装置 |
US10790261B2 (en) * | 2018-03-12 | 2020-09-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Bonding through multi-shot laser reflow |
CN112331619B (zh) * | 2020-11-04 | 2023-08-15 | 华天科技(南京)有限公司 | 一种重力磁感应芯片侧装结构及提升侧装良率的方法 |
CN114880853A (zh) * | 2022-05-09 | 2022-08-09 | 江西兆驰半导体有限公司 | 一种刷锡工艺的钢网厚度确定方法及系统 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06204322A (ja) * | 1991-11-12 | 1994-07-22 | Nec Corp | 基板位置合せ装置 |
JPH0883799A (ja) * | 1994-09-12 | 1996-03-26 | Toshiba Corp | はんだバンプの形成方法 |
JPH11145176A (ja) * | 1997-11-11 | 1999-05-28 | Fujitsu Ltd | ハンダバンプの形成方法及び予備ハンダの形成方法 |
JP2001230537A (ja) * | 2000-02-17 | 2001-08-24 | Ngk Spark Plug Co Ltd | ハンダバンプの形成方法 |
JP2003163232A (ja) * | 2002-11-21 | 2003-06-06 | Fujitsu Ltd | 予備ハンダの形成方法 |
JP2011040606A (ja) * | 2009-08-12 | 2011-02-24 | Renesas Electronics Corp | 半導体装置の製造方法 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10388626B2 (en) * | 2000-03-10 | 2019-08-20 | STATS ChipPAC Pte. Ltd. | Semiconductor device and method of forming flipchip interconnect structure |
CN101408688B (zh) * | 2003-03-31 | 2011-10-12 | 德塞拉互连材料股份有限公司 | 布线电路基板、布线电路基板的制造方法和电路模块 |
CN101217135B (zh) * | 2008-01-02 | 2011-06-15 | 友达光电股份有限公司 | 薄膜覆晶封装结构 |
US20100029074A1 (en) * | 2008-05-28 | 2010-02-04 | Mackay John | Maskless Process for Solder Bump Production |
CN102339759B (zh) * | 2011-10-24 | 2012-12-26 | 深南电路有限公司 | 一种倒装基板的植球方法 |
CN103474367A (zh) * | 2013-09-27 | 2013-12-25 | 江阴长电先进封装有限公司 | 一种芯片的微凸点封装结构的成形方法 |
CN104599978B (zh) * | 2014-12-31 | 2017-08-01 | 广州兴森快捷电路科技有限公司 | 一种在倒装芯片基板上小间距之间制备高凸点锡球的制备方法 |
-
2014
- 2014-12-31 CN CN201410856780.XA patent/CN104599978B/zh active Active
-
2015
- 2015-05-29 JP JP2017522707A patent/JP2017522741A/ja active Pending
- 2015-05-29 WO PCT/CN2015/080305 patent/WO2016107062A1/zh active Application Filing
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06204322A (ja) * | 1991-11-12 | 1994-07-22 | Nec Corp | 基板位置合せ装置 |
JPH0883799A (ja) * | 1994-09-12 | 1996-03-26 | Toshiba Corp | はんだバンプの形成方法 |
JPH11145176A (ja) * | 1997-11-11 | 1999-05-28 | Fujitsu Ltd | ハンダバンプの形成方法及び予備ハンダの形成方法 |
JP2001230537A (ja) * | 2000-02-17 | 2001-08-24 | Ngk Spark Plug Co Ltd | ハンダバンプの形成方法 |
JP2003163232A (ja) * | 2002-11-21 | 2003-06-06 | Fujitsu Ltd | 予備ハンダの形成方法 |
JP2011040606A (ja) * | 2009-08-12 | 2011-02-24 | Renesas Electronics Corp | 半導体装置の製造方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115302121A (zh) * | 2022-07-26 | 2022-11-08 | 德中(天津)技术发展股份有限公司 | 一种印制电路板可焊性测试的回流焊试验方法 |
CN115302121B (zh) * | 2022-07-26 | 2024-02-27 | 德中(天津)技术发展股份有限公司 | 一种印制电路板可焊性测试的回流焊试验方法 |
Also Published As
Publication number | Publication date |
---|---|
CN104599978B (zh) | 2017-08-01 |
WO2016107062A1 (zh) | 2016-07-07 |
CN104599978A (zh) | 2015-05-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2017522741A (ja) | フリップチップ基板に小間隔で高いはんだボールバンプを形成する製作方法 | |
US7485563B2 (en) | Method of providing solder bumps of mixed sizes on a substrate using a sorting mask and bumped substrate formed according to the method | |
US8486760B2 (en) | Method of manufacturing substrate for flip chip and substrate for flip chip manufactured using the same | |
JP6007796B2 (ja) | 回路基板の製造方法 | |
TWI550791B (zh) | 半導體封裝件及其製法 | |
US20080003804A1 (en) | Method of providing solder bumps of mixed sizes on a substrate using solder transfer in two stages | |
JP2014505365A (ja) | フリップチップボールグリッドアレイの代替的な表面仕上げ | |
JP2009004454A (ja) | 電極構造体及びその形成方法と電子部品及び実装基板 | |
JP6261354B2 (ja) | チップ実装構造体およびその製造方法 | |
KR102028794B1 (ko) | 초박형 및 기타 로우-z 제품을 가능하게 하는 랜드사이드 보강 캐패시터 | |
KR20100138753A (ko) | Ic 칩 패키지에서 솔더 엘리먼트를 갖는 전기적 특성 변경, 평면 부재 | |
US20130270695A1 (en) | Second Level Interconnect Structures and Methods of Making the Same | |
JP2014045190A (ja) | 印刷回路基板の製造方法 | |
JP2015050307A (ja) | 配線基板およびその製造方法 | |
US7985622B2 (en) | Method of forming collapse chip connection bumps on a semiconductor substrate | |
TWI665774B (zh) | 電子封裝件及其製法 | |
KR20110013902A (ko) | 패키지 및 그 제조방법 | |
JP2008140868A (ja) | 多層配線基板および半導体装置 | |
JP3872995B2 (ja) | ベアチップ実装方法 | |
JP6263885B2 (ja) | はんだバンプ製造方法 | |
CN111599704B (zh) | 一种集成电路凸点的构建方法 | |
KR100986294B1 (ko) | 인쇄회로기판의 제조방법 | |
TWI418276B (zh) | 導電凸塊無翼部的封裝基板之製法 | |
TWI295822B (en) | Method for forming a passivation layer | |
JP5479979B2 (ja) | はんだバンプを有する配線基板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20171128 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180109 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180406 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180925 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20190416 |