JP2017522741A - フリップチップ基板に小間隔で高いはんだボールバンプを形成する製作方法 - Google Patents

フリップチップ基板に小間隔で高いはんだボールバンプを形成する製作方法 Download PDF

Info

Publication number
JP2017522741A
JP2017522741A JP2017522707A JP2017522707A JP2017522741A JP 2017522741 A JP2017522741 A JP 2017522741A JP 2017522707 A JP2017522707 A JP 2017522707A JP 2017522707 A JP2017522707 A JP 2017522707A JP 2017522741 A JP2017522741 A JP 2017522741A
Authority
JP
Japan
Prior art keywords
substrate
solder
solder ball
stencil
flip chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017522707A
Other languages
English (en)
Inventor
ジードン リー
ジードン リー
ユーウェン ティン
ユーウェン ティン
シンジャ キュウ
シンジャ キュウ
Original Assignee
グワンチョウ ファーストプリント サーキット テック カンパニー リミテッド
グワンチョウ ファーストプリント サーキット テック カンパニー リミテッド
イーシン シリコン ヴァレー エレクトロニクス テクノロジー カンパニー リミテッド
イーシン シリコン ヴァレー エレクトロニクス テクノロジー カンパニー リミテッド
シェンチェン ファーストプリント サーキット テック カンパニー リミテッド
シェンチェン ファーストプリント サーキット テック カンパニー リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by グワンチョウ ファーストプリント サーキット テック カンパニー リミテッド, グワンチョウ ファーストプリント サーキット テック カンパニー リミテッド, イーシン シリコン ヴァレー エレクトロニクス テクノロジー カンパニー リミテッド, イーシン シリコン ヴァレー エレクトロニクス テクノロジー カンパニー リミテッド, シェンチェン ファーストプリント サーキット テック カンパニー リミテッド, シェンチェン ファーストプリント サーキット テック カンパニー リミテッド filed Critical グワンチョウ ファーストプリント サーキット テック カンパニー リミテッド
Publication of JP2017522741A publication Critical patent/JP2017522741A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods

Abstract

本発明は、チップのはんだボールの製作工程に関し、フリップチップ基板上に小間隔で高いはんだボールバンプを形成する製作方法を公開する。プロセスとして、一回目のはんだ印刷→一回目のリフロー→フラックスの洗浄→一回目のはんだボール平坦化→二回目のはんだ印刷→二回目のリフロー→フラックスの洗浄→二回目のはんだボール平坦化→はんだボールの検査というステップによって実施される。本発明は、従来のはんだペースト印刷装置に基づいて、二回目の印刷工程により、パッド同士間の小さい隙間に高いはんだボールバンプを形成することができ、チップと基板との間の接続の安定性を向上させることができる。また、新しい設備を追加する必要がないので、はんだボールバンプの高さに対する顧客の多様化要求を満たすことができる。前記方法により、はんだボールバンプの間隔が約100〜150μmであり、はんだボールの高さが25〜40μmである製品を製作することができる。

Description

本発明は、チップのはんだボールの形成方法に関し、特にフリップチップ基板に小さい間隔で高いはんだボールバンプを形成する製作方法に関するものである。
電子装置の多機能化、小型軽量化、高性能化への発展に伴い、チップの配線はますます精密化になる傾向にあり、チップに接続される実装基板も一層精密化になる傾向にある。ワイヤボンディング(Wire bonding)という接続方法は、精密化の要求に叶えない。フリップチップ(Flip Chip)はワイヤボンディングよりもI/O(入出力)を一層精密に接続することができる接続方法である。チップ技術の発展につれて、実装基板上のチップに接続されるバンプ(bump)の密度も段々増加している。
現在、バンプはんだボールを製作する方法は主として、下記の方法がある。
(1)はんだペースト印刷法:所定のパターン(ステンシルの開口)が形成されたステンシル上にはんだペーストを印刷し、リフローと洗浄によってバンプを形成する。この方法は、はんだ合金を容易に変更でき、SRO(solder resist opening、ソルダーレジスト開口部)とMMOのずれを吸収し、既存の設備を使用でき、各種のパッド(Pad)上にバンプを形成することができ、生産稼働率がよく、位置決めの精密がよいという利点を有しているが、バンプボイド(Bump void)が出ることや、バンプの高さ(Bump Height、bump htと略称する)に制限があるという欠点も有している。
(2)はんだボール法:ステンシルまたはスクリーンフラックスを塗布した後にはんだボールを塗布し、その後、リフローと洗浄によってバンプを形成する。この方法の利点はバンプの高さ(Bump ht)が高く、バンプボイドが少ないことであり、欠点は、位置決めの精密がよくなく、SROのずれを吸収することができず、成分が変化する時に汚染問題が発生する可能性が高いことである。
(3)SJ(Super Jaffit)法:パッド上の所定の部位に粘着液を塗布し、それからパッド上に錫粉末を塗布した後、フラックスを塗布し、リフローと洗浄によってバンプを形成する。この方法の利点ははんだ膜の厚さの均一性がよいことであり、欠点は、はんだの高さを高くすることができず、成分が変化する時に汚染問題が発生する可能性が高いことである。
(4)SS(Super Solder)工法:基板上にSn粉末と有機酸Pbが混合されたはんだペーストを印刷し、リフローと洗浄によってバンプを形成する。この方法の利点は、印刷の精密度を確保する必要がなく、パッドの間にはんだのブリッジ(Bridge)が発生せず、バンプの高さの偏差が小さいことであり、欠点ははんだ合金の多種化に対応できないことである。
上述した工法において、はんだペースト印刷工法は、位置決めの精密度が高く、生産の効率がよく、様々なはんだペーストに対応できる利点を有している。実装基板の接続の精密化傾向の中、今後はんだペースト印刷方法がより広く応用されていくだろう。しかしながら、バンプの間隔(bump pitch)が狭くなることにより、バンプパッド同士の間の隙間も狭くなるので、印刷をするときのはんだブリッジを防止するため、ステンシルの開口を小さくしなければならない。ステンシルの開口が小さくなると、印刷時はんだペーストの良好な分離効果を確保するため、ステンシルの厚さも減少させなければならない。要するに、この工程によって製作されるバンプの高さは、ピッチが小さくなることに連れて低くなる傾向にある。
バンプの高さが低い場合には、基板とチップとの間の接続不良問題がより発生しやすくなる。したがって、小間隔のバンプについて、新しい製作方法を採用することによりバンプの高さを増加させることは、基板とチップとの間の接続不良問題を解決し、接続の安定性を向上させる面で重要である。
本発明が解決しようとする課題は、フリップチップ基板上に小間隔で高いはんだボールバンプを形成する製作方法を提供することである。この方法により、パッドの小間隔で高いはんだボールバンプを製作し、基板とチップとの間の接続安定性を向上させることができる。
本発明の技術的事項は次のとおりである。
フリップチップ基板上に小間隔で高いはんだボールバンプを形成する製作方法であって、
第一ステンシルをフリップチップ基板上に載せ、一回目のスクリーン印刷をし、はんだペーストをフリップチップ基板に印刷するステップS1と、
ステップS1で獲得した基板に対して一回目のリフローをすることにより、基板にソルダージョイントを形成し、且つ、はんだペースト中のフラックスを基板の表面に析出させるステップS2と、
一回目の基板洗浄をすることにより、フラックスを除去するステップS3と、
一回目の洗浄した基板をコイニング装置に送入し、基板上のソルダージョイントに対して一回目の平坦化処理をすることにより、各ソルダージョイントの頂上部に平坦部を形成するステップS4と、
第二ステンシルをステップS4によって平坦化された基板に載せ、二回目のスクリーン印刷をして、はんだペーストを基板のソルダージョイント上に印刷するステップS5と、
ステップS5で獲得した基板に対して二回目のリフローをして、基板上に新しいソルダージョイントを形成し、かつ再度、はんだペースト中のフラックスを基板の表面に析出させるステップS6と、
二回目の基板洗浄をすることにより、フラックスを除去するステップS7と、
二回目の洗浄した基板を再びコイニング装置に入れ、基板上の新しいソルダージョイントに対して二回目の平坦化処理をすることにより、各ソルダージョイントの頂上部に新しい平坦部を形成するステップS8とを含み、
上述したステップによりフリップチップ基板上に小間隔で高いはんだボールバンプを獲得する。
フリップチップ基板上に小間隔で高いはんだボールバンプを形成する前記製作方法において、前記第二ステンシルの膨張収縮係数は第一ステンシルの膨張収縮係数より100.01%〜100.02%小さい。
フリップチップ基板上に小間隔で高いはんだボールバンプを形成する前記製作方法において、前記第二ステンシルの厚さは第一ステンシルの厚さの2/3である。
フリップチップ基板上に小間隔で高いはんだボールバンプを形成する前記製作方法において、前記第二ステンシルのメッシュは第一ステンシルのメッシュより10〜20μm小さい。
本発明は、従来のはんだペースト印刷装置に基づいて二回印刷をすることにより、パッド同士間の狭い隙間に高いはんだボールバンプを形成することができ、チップと基板との間の接続の安定性を向上させることができるとともに、新しい設備を追加する必要がないので、はんだボールバンプの高さに対する使用者の多様化の要求に対応できる。前記工法により、はんだボールバンプの間隔が約100〜150μmで、はんだボールの高さが25〜40μmのフリップチップを製作することができる。
は本発明のフリップチップ基板上に小間隔で高いはんだボールバンプを形成する製作方法の工程プロセス図である。 一実施例において一回目の平坦化工程が処理した時のソルダージョイントと、従来方法で平坦化工程が処理した時ソルダージョイントとを比較する効果比較図である。
フリップチップのパッド上に形成される小間隔のはんだボールバンプの高さを向上させるため、図1に示すとおり、本発明は次の製作工程を採用する。
一回目のはんだペースト印刷→一回目のリフロー→フラックスの洗浄→はんだボールの一回目平坦化→二回目のはんだペースト印刷→二回目のリフロー→フラックスの洗浄→はんだボールの二回目平坦化→はんだボールの検査。
以下、本発明についてより詳細に説明する。
フリップチップ基板上に小間隔で高いはんだボールバンプを形成する製作方法は、次のステップを含む。
S1において、まず、第一ステンシルとフリップチップ基板の仕様サイズがほぼ同じであるものを選用する。次に、第一ステンシルを基板上に載せ、一回目のスクリーン印刷をし、はんだペーストを基板上に印刷し、はんだペーストの厚さをできるだけ厚くする。第一ステンシルのメッシュは円形であるが、パッドの設計により、例えば四角形、楕円形等の別形状にしてもよく、その直径は具体的な需要によって設計することができる。
S2において、ステップS1で獲得した基板をリフロー装置に入れ、一回目のリフローをする。一回目のリフローが処理した後、基板上に球状のソルダージョイント(バンプ、はんだボールバンプ、はんだボールとも呼ばれる)を形成し、はんだペースト中のフラックスを基板の表面に析出させる。
S3において、基板の一回目洗浄をすることにより、はんだペーストから基板の表面に析出したフラックスを除去する。
S4において、一回目の洗浄が処理した基板をコイニング装置に送入し、基板上のソルダージョイントに対して一回目の平坦化処理をすることにより、各ソルダージョイントの頂上部に平坦エリアを形成する。一般製品の平坦部より大きく、このような平坦部により、二回目のはんだペースト印刷を容易にし、良好なはんだボールバンプを形成し、はんだのブリッジを防止することができる。
S5において、サイズが基板とほぼ同じである第二ステンシルを、ステップS4によって平坦化された基板に載せ、二回目のスクリーン印刷をし、はんだペーストを基板のソルダージョイントの上に印刷する。第二ステンシルのメッシュは円形であるが、パッドの設計により、他の形状、例えば四角形、楕円形等にしてもよく、その直径は具体的な需要によって設計することができる。
S6において、ステップS5で獲得した基板を再びリフロー装置に入れ、二回目のリフローをする。二回目のリフローが処理した後、基板上に新しいソルダージョイントを形成し、今回もはんだペースト中のフラックスを基板の表面に析出させる。
S7において、基板を再び洗浄することにより、はんだペーストから基板の表面に析出したフラックスを再び除去する。
S8において、二回目の洗浄した基板を再びコイニング装置に送入し、基板上の新ソルダージョイントに対して二回目の平坦化処理をすることにより、各ソルダージョイントの頂上部に新しい平坦部を形成する。二回目の平坦化が処理したはんだボールの直径は、顧客の仕様に合わせて設計することができるが、標準の中心値に合わせるのが好ましい。
前述したステップにより高いはんだボールバンプを獲得し、はんだボールバンプに対して検査をする。
前述したステップにおいて、はんだボールバンプを検査するため、はんだペースト検査装置を使用する。前記はんだボールバンプが形成されている基板をはんだペースト検査装置に送入し、はんだボールバンプを1つずつ検査する。検査項目は、はんだボールの高さが標準を超えているかを検査すること、はんだボールの直径が標準を超えているかを検査すること、はんだボールの形状に異常がないかの検査等を含む。
以下、図2により、前記製作方法のステップS4における、前記ソルダージョイントに対する一回目、二回目の平坦化処理を説明する。該ステップで採用する平坦化圧力(はんだボールバンプ当たりへの平坦化圧力35〜40gを単位とする。備考、同じ圧力で、1000個のはんだボールを平坦化させる場合と、10000個のはんだボールを平坦化させる場合とは、はんだボールの高さは異なる。平坦化させられるはんだボールの数が多ければ多いほど、必要な圧力が大きくなるので、一個のはんだボールバンプを平坦化させるための圧力で示す。すなわち、はんだボールバンプ当たりへの平坦化圧力を比較単位とする)は、通常のはんだボールバンプを製作するときの平坦化圧力(はんだボールバンプ当たりへの平坦化圧力である25〜30g)より大きい。平坦化圧力ははんだペーストのタイプ及びメーカによって異なるため、ここに記載されている平坦化圧力は相対的な範囲であり、すべてのはんだペーストのタイプを含んで言うものではない。それにより、直径がより大きい平坦部を獲得することができる。例えば、一回目の平坦化処理した後の平坦部の直径D2は、一般の製品が平坦化されたときのバンプの平坦部の直径D1より大きいが、高さH2はH1より低い。その結果、一回目の平坦化工程が処理した後、はんだボールの直径が大きい(すなわち、高さが低い)ため、二回目の印刷をするとき、より多いはんだペーストをはんだボール上に載せ、はんだボールの辺縁への拡散を防止し、はんだペーストがはんだボールの辺縁へ拡散することによりはんだペーストのブリッジ(短絡)が発生するリスクを避けることができる。すなわち、上述したステップの目的は、二回目の印刷をするとき、はんだペーストのブリッジリスクを避けることにある。
前記製作方法のステップS4において、第二ステンシルの膨張収縮係数は第一ステンシルの膨張収縮係数より100.01%〜100.02%小さい。一回目のリフローした後、基板の膨張収縮が約100.01%〜100.02%小さくなるが、印刷時第二ステンシルの膨張収縮と製品の膨張収縮とがマッチするように、第二ステンシルとして膨張収縮係数が小さいものを使う。したがって、印刷されるはんだペーストが一回目印刷でできたバンプに合わせられ、はんだのブリッジリスクを低減することができる。
前記製作方法のステップS4において、第二ステンシルの厚さは第一ステンシルの厚さの2/3である。第二ステンシルの厚さを薄くすることにより、二回目のはんだペースト印刷時のはんだ印刷量が低下するという技術的効果を奏することができる。一回目のバンプが形成された後、はんだボール同士間の間隔が小さくなるので、二回目のはんだ印刷量が多いと、はんだのブリッジが発生し易い恐れがある。
前記製作方法のステップS4において、第二ステンシルのメッシュは第一ステンシルのメッシュより10〜20μm小さい。一回目のスクリーン印刷用ステンシルのメッシュは通常、バンプのパッドより約20〜30μm大きいので、二回目のスクリーン印刷用ステンシルのメッシュが10〜20μm縮小されても、依然としてパッドより大きい。また、はんだペーストを印刷するとき、ステンシルと基板との間に隙間があって、メッシュをソルダージョイントに載せる必要がない。メッシュを縮小することは、一回目のバンプが既に形成されたからであり、印刷時のはんだペーストのブリッジ発生リスクを低減するため、メッシュを縮小するのである。このような設計を採用する目的は2つがある。1つは、メッシュを縮小することによりはんだの印刷量を低減し、二回目印刷時のはんだペーストのブリッジ発生リスクを低減することができる。もう1つは、メッシュが縮小された後、二回目の印刷時にはんだペーストがはんだボール同士間の隙間に拡散する量が少なくなるので、これもはんだペーストのブリッジ発生リスクを低減することができる。

Claims (4)

  1. フリップチップ基板上に小間隔で高いはんだボールバンプを形成する製作方法であって、
    第一ステンシルをフリップチップ基板に載せ、一回目のスクリーン印刷をし、はんだペーストをフリップチップ基板に印刷するステップS1と、
    ステップS1で獲得した基板に対して一回目のリフローをすることにより、基板にソルダージョイントを形成し、かつはんだペースト中のフラックスを基板の表面に析出させるステップS2と、
    一回目の基板洗浄をすることにより、フラックスを除去するステップS3と、
    一回目の洗浄した基板をコイニング装置に送入し、基板上のソルダージョイントに対して一回目の平坦化処理をすることにより、各ソルダージョイントの頂上部に平坦部を形成するステップS4と、
    第二ステンシルをステップS4によって平坦化された基板に載せ、二回目のスクリーン印刷をし、はんだペーストを基板のソルダージョイントの上に印刷するステップS5と、
    ステップS5で獲得した基板に対して二回目のリフローをし、基板に新しいソルダージョイントを形成し、かつはんだペースト中のフラックスを基板の表面に析出させるステップS6と、
    二回目の基板洗浄をすることにより、フラックスを再び除去するステップS7と、
    二回目の洗浄した基板を再びコイニング装置に送入し、基板上の新しいソルダージョイントに対して二回目の平坦化処理をすることにより、各ソルダージョイントの頂上部に新しい平坦部を形成するステップS8とを含み、
    上述したステップにより前記高いはんだボールバンプを獲得することを特徴とするフリップチップ基板上に小間隔で高いはんだボールバンプを形成する製作方法。
  2. 前記第二ステンシルの膨張収縮係数は前記第一ステンシルの膨張収縮係数より100.01%〜100.02%小さいことを特徴とする請求項1に記載のフリップチップ基板上に小間隔で高いはんだボールバンプを形成する製作方法。
  3. 前記第二ステンシルの厚さは前記第一ステンシルの厚さの2/3であることを特徴とする請求項1に記載のフリップチップ基板上に小間隔で高いはんだボールバンプを形成する製作方法。
  4. 前記第二ステンシルのメッシュは前記第一ステンシルのメッシュより10〜20μm小さいことを特徴とする請求項1に記載のフリップチップ基板上に小間隔で高いはんだボールバンプを形成する製作方法。
JP2017522707A 2014-12-31 2015-05-29 フリップチップ基板に小間隔で高いはんだボールバンプを形成する製作方法 Pending JP2017522741A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201410856780.XA CN104599978B (zh) 2014-12-31 2014-12-31 一种在倒装芯片基板上小间距之间制备高凸点锡球的制备方法
CN201410856780.X 2014-12-31
PCT/CN2015/080305 WO2016107062A1 (zh) 2014-12-31 2015-05-29 一种在倒装芯片基板上小间距之间制备高凸点锡球的制备方法

Publications (1)

Publication Number Publication Date
JP2017522741A true JP2017522741A (ja) 2017-08-10

Family

ID=53125671

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017522707A Pending JP2017522741A (ja) 2014-12-31 2015-05-29 フリップチップ基板に小間隔で高いはんだボールバンプを形成する製作方法

Country Status (3)

Country Link
JP (1) JP2017522741A (ja)
CN (1) CN104599978B (ja)
WO (1) WO2016107062A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115302121A (zh) * 2022-07-26 2022-11-08 德中(天津)技术发展股份有限公司 一种印制电路板可焊性测试的回流焊试验方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104599978B (zh) * 2014-12-31 2017-08-01 广州兴森快捷电路科技有限公司 一种在倒装芯片基板上小间距之间制备高凸点锡球的制备方法
CN105562863B (zh) * 2016-02-02 2019-02-26 青岛歌尔声学科技有限公司 一种器件焊接方法
CN106847772B (zh) * 2016-12-20 2019-12-20 中国电子科技集团公司第五十八研究所 用于陶瓷外壳的无助焊剂倒装焊方法
CN107346748B (zh) * 2017-08-10 2023-11-21 联测优特半导体(东莞)有限公司 固定晶圆的表面粘贴方法及smt晶圆固定装置
CN107347232A (zh) * 2017-08-10 2017-11-14 乐依文半导体(东莞)有限公司 固定晶圆的表面粘贴方法、smt印刷钢网及晶圆固定装置
US10790261B2 (en) * 2018-03-12 2020-09-29 Taiwan Semiconductor Manufacturing Company, Ltd. Bonding through multi-shot laser reflow
CN112331619B (zh) * 2020-11-04 2023-08-15 华天科技(南京)有限公司 一种重力磁感应芯片侧装结构及提升侧装良率的方法
CN114880853A (zh) * 2022-05-09 2022-08-09 江西兆驰半导体有限公司 一种刷锡工艺的钢网厚度确定方法及系统

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06204322A (ja) * 1991-11-12 1994-07-22 Nec Corp 基板位置合せ装置
JPH0883799A (ja) * 1994-09-12 1996-03-26 Toshiba Corp はんだバンプの形成方法
JPH11145176A (ja) * 1997-11-11 1999-05-28 Fujitsu Ltd ハンダバンプの形成方法及び予備ハンダの形成方法
JP2001230537A (ja) * 2000-02-17 2001-08-24 Ngk Spark Plug Co Ltd ハンダバンプの形成方法
JP2003163232A (ja) * 2002-11-21 2003-06-06 Fujitsu Ltd 予備ハンダの形成方法
JP2011040606A (ja) * 2009-08-12 2011-02-24 Renesas Electronics Corp 半導体装置の製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10388626B2 (en) * 2000-03-10 2019-08-20 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming flipchip interconnect structure
CN101408688B (zh) * 2003-03-31 2011-10-12 德塞拉互连材料股份有限公司 布线电路基板、布线电路基板的制造方法和电路模块
CN101217135B (zh) * 2008-01-02 2011-06-15 友达光电股份有限公司 薄膜覆晶封装结构
US20100029074A1 (en) * 2008-05-28 2010-02-04 Mackay John Maskless Process for Solder Bump Production
CN102339759B (zh) * 2011-10-24 2012-12-26 深南电路有限公司 一种倒装基板的植球方法
CN103474367A (zh) * 2013-09-27 2013-12-25 江阴长电先进封装有限公司 一种芯片的微凸点封装结构的成形方法
CN104599978B (zh) * 2014-12-31 2017-08-01 广州兴森快捷电路科技有限公司 一种在倒装芯片基板上小间距之间制备高凸点锡球的制备方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06204322A (ja) * 1991-11-12 1994-07-22 Nec Corp 基板位置合せ装置
JPH0883799A (ja) * 1994-09-12 1996-03-26 Toshiba Corp はんだバンプの形成方法
JPH11145176A (ja) * 1997-11-11 1999-05-28 Fujitsu Ltd ハンダバンプの形成方法及び予備ハンダの形成方法
JP2001230537A (ja) * 2000-02-17 2001-08-24 Ngk Spark Plug Co Ltd ハンダバンプの形成方法
JP2003163232A (ja) * 2002-11-21 2003-06-06 Fujitsu Ltd 予備ハンダの形成方法
JP2011040606A (ja) * 2009-08-12 2011-02-24 Renesas Electronics Corp 半導体装置の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115302121A (zh) * 2022-07-26 2022-11-08 德中(天津)技术发展股份有限公司 一种印制电路板可焊性测试的回流焊试验方法
CN115302121B (zh) * 2022-07-26 2024-02-27 德中(天津)技术发展股份有限公司 一种印制电路板可焊性测试的回流焊试验方法

Also Published As

Publication number Publication date
CN104599978B (zh) 2017-08-01
WO2016107062A1 (zh) 2016-07-07
CN104599978A (zh) 2015-05-06

Similar Documents

Publication Publication Date Title
JP2017522741A (ja) フリップチップ基板に小間隔で高いはんだボールバンプを形成する製作方法
US7485563B2 (en) Method of providing solder bumps of mixed sizes on a substrate using a sorting mask and bumped substrate formed according to the method
US8486760B2 (en) Method of manufacturing substrate for flip chip and substrate for flip chip manufactured using the same
JP6007796B2 (ja) 回路基板の製造方法
TWI550791B (zh) 半導體封裝件及其製法
US20080003804A1 (en) Method of providing solder bumps of mixed sizes on a substrate using solder transfer in two stages
JP2014505365A (ja) フリップチップボールグリッドアレイの代替的な表面仕上げ
JP2009004454A (ja) 電極構造体及びその形成方法と電子部品及び実装基板
JP6261354B2 (ja) チップ実装構造体およびその製造方法
KR102028794B1 (ko) 초박형 및 기타 로우-z 제품을 가능하게 하는 랜드사이드 보강 캐패시터
KR20100138753A (ko) Ic 칩 패키지에서 솔더 엘리먼트를 갖는 전기적 특성 변경, 평면 부재
US20130270695A1 (en) Second Level Interconnect Structures and Methods of Making the Same
JP2014045190A (ja) 印刷回路基板の製造方法
JP2015050307A (ja) 配線基板およびその製造方法
US7985622B2 (en) Method of forming collapse chip connection bumps on a semiconductor substrate
TWI665774B (zh) 電子封裝件及其製法
KR20110013902A (ko) 패키지 및 그 제조방법
JP2008140868A (ja) 多層配線基板および半導体装置
JP3872995B2 (ja) ベアチップ実装方法
JP6263885B2 (ja) はんだバンプ製造方法
CN111599704B (zh) 一种集成电路凸点的构建方法
KR100986294B1 (ko) 인쇄회로기판의 제조방법
TWI418276B (zh) 導電凸塊無翼部的封裝基板之製法
TWI295822B (en) Method for forming a passivation layer
JP5479979B2 (ja) はんだバンプを有する配線基板の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20171128

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180109

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180406

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180925

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20190416