CN104599978B - 一种在倒装芯片基板上小间距之间制备高凸点锡球的制备方法 - Google Patents
一种在倒装芯片基板上小间距之间制备高凸点锡球的制备方法 Download PDFInfo
- Publication number
- CN104599978B CN104599978B CN201410856780.XA CN201410856780A CN104599978B CN 104599978 B CN104599978 B CN 104599978B CN 201410856780 A CN201410856780 A CN 201410856780A CN 104599978 B CN104599978 B CN 104599978B
- Authority
- CN
- China
- Prior art keywords
- substrate
- tin ball
- salient point
- steel mesh
- tin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 title claims abstract description 108
- 238000002360 preparation method Methods 0.000 title claims abstract description 21
- 239000000758 substrate Substances 0.000 claims abstract description 58
- 238000004140 cleaning Methods 0.000 claims abstract description 14
- 238000005476 soldering Methods 0.000 claims abstract description 14
- 238000003825 pressing Methods 0.000 claims abstract description 11
- 229910000831 Steel Inorganic materials 0.000 claims description 45
- 239000010959 steel Substances 0.000 claims description 45
- 239000006071 cream Substances 0.000 claims description 33
- 239000000843 powder Substances 0.000 claims description 14
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- 238000012545 processing Methods 0.000 claims description 2
- 229910000679 solder Inorganic materials 0.000 abstract description 15
- 238000000034 method Methods 0.000 abstract description 11
- 238000012407 engineering method Methods 0.000 abstract description 7
- 238000005516 engineering process Methods 0.000 abstract description 5
- 230000004907 flux Effects 0.000 abstract description 4
- 230000008569 process Effects 0.000 abstract description 3
- 230000008901 benefit Effects 0.000 description 5
- 238000011161 development Methods 0.000 description 4
- 230000009467 reduction Effects 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 239000011800 void material Substances 0.000 description 3
- 238000003466 welding Methods 0.000 description 3
- 239000000956 alloy Substances 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000007689 inspection Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 241001233242 Lontra Species 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 239000012530 fluid Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 150000007524 organic acids Chemical class 0.000 description 1
- 238000005211 surface analysis Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
本发明属于芯片锡球制备工艺，其公开了一种在倒装芯片基板上小间距之间制备高凸点锡球的制备方法，步骤为：第一次锡膏印刷→第一次回流焊→助焊剂清洗→第一次锡球压平→第二次锡膏印刷→第二次回流焊→助焊剂清洗→第二次锡球压平→锡球检查。本发明在现有锡膏印刷工法设备的基础上，通过二次印刷工艺流程，可以在焊盘的小间距之间制作出较高的凸点锡球，且芯片与基板之间的连接可靠性好，而又不需要增加新的设备投资，从而更加全面地对应客户多样化的凸点锡球高度规格要求；利用该工艺，可制作凸点锡球间距约为100～150μm、锡球高度为25‑40μm的产品。
Description
技术领域
本发明涉及芯片锡球制备工艺，尤其涉及一种在倒装芯片基板上小间距之间制备高凸点锡球的制备方法。
背景技术
随着电子产品不断向多功能化、小型轻量化、高性能化的方向发展；芯片的布线越来越精细化，同时与芯片相连接的封装基板也越来越精细化。采用wire bonding(引线键合)的连接方式越来越不能满足高精度的要求。Flip Chip(倒装芯片)是比wire bonding具有更高密度连接I/O的一种连接方式；随着芯片技术的发展，封装基板上与芯片相连接的bump(隆起)凸点的密度也越来越高。
目前制作bump锡球的工艺主要有：
(1)锡膏印刷工法：在具有特定图形(钢网开口)的钢网上印刷锡膏，回流清洁后形成Bump；其优点是可以简易变更焊锡合金，可吸收SRO(solder resist opening，阻焊开窗)、MMO的偏差，可使用既有设备，可在各种形状的Pad(焊盘)上形成Bump，生产效率高，对位精度高。其缺点是有Bump void(锡球空洞)、Bump Height(隆起高度，简称bump ht)有界限。
(2)锡球工法：用在金属网板或格网涂敷助焊剂后涂锡球；之后，进行回流焊、清洁后形成Bump；其优点是可形成高Bump ht、Bump void少；其缺点是精度对位能力有限，无法吸收SRO的偏差，组成变更时污染的可能性大。
(3)SJ法(Super Jaffit)：在Pad上选择性的涂敷粘着液，然后在Pad上涂锡粉，再涂助焊剂，回流清洗后形成bump；其优点是焊锡膜厚的均一性良好；缺点是焊锡的高度无法拉高，组成变更时污染的可能性大。
(4)SS工法(Super Solder)：在基板上印刷Sn粉与有机酸Pb混合后的锡膏，进行回流焊及清洗后形成bump；其优点是不需要印刷精度；Pad间不发生Bridge(连锡)，Bump的高度偏差小；缺点是无法对应多元系焊锡。
综合来看，锡膏印刷工法印刷对位精度高、生产效率高、可对应多样化的合金系锡膏；随着封装基板高精度连接的发展趋势，锡膏印刷工法具有更大的发展优势。但是，随着bump pitch(隆起或凸点间距)的减小，bump焊盘间的空隙减小，为了防止印刷时锡膏连桥，钢网的开口也要相应地减小；钢网开口减小以后，为了保证印刷时锡膏有很好的脱模效果，钢网的厚度也要相应地减小，综合起来，这种工艺制作出来的bump的高度随着小pitch化的发展也有减小的趋势。
在Bump高度较低的情况下，更容易出现基板与芯片连接不良的问题。因此对小间距的凸点，通过采用新的制作方法以增加bump高度，对减少芯片与基板的连接不良及连接可靠性有重要作用。
发明内容
本发明所要解决的问题在于提供一种在倒装芯片基板上小间距之间制备高凸点锡球的制备方法，该方法可以在焊盘的小间距上制备出较高凸点的焊锡球，且芯片与基板之间的连接可靠性好。
本发明的技术方案如下：
一种在倒装芯片基板上小间距之间制备高凸点锡球的制备方法,包括如
下步骤：
S1、将第一钢网置于倒装芯片的基板上，进行第一次钢网印刷，将锡膏印置于倒装芯片的基板上；
S2、将步骤S1的基板进行第一次回流焊接，在基板上形成焊接点，并在基板表面析出锡膏内的助焊剂；
S3、第一次清洗基板，去除助焊剂；
S4、将第一次清洗后的基板送入压平机中，对基板上的焊接点进行第一次压平处理，并在每一个焊接点顶端部形成一平坦区；
S5、将第二钢网置于经步骤S4平整后得到的基板上，进行第二次钢网印刷，将锡膏印置于基板上的焊接点上；
S6、将步骤S5的基板进行第二次回流焊接，在基板上形成新焊接点，并在基板表面再次析出锡膏内的助焊剂；
S7、第二次清洗基板，去除助焊剂；
S8、将第二次清洗后的基板送入压平机中，对基板上的新焊接点再次进行第二次压平处理，并在每一个焊接点顶端部再次形成一新的平坦区；
待上述步骤结束后，得到在倒装芯片基板上小间距之间制备高凸点锡球。
上述在倒装芯片基板上小间距之间制备高凸点锡球的制备方法中，所述第二钢网的涨缩系数比第一钢网的涨缩系数小100.01-100.02％。
上述在倒装芯片基板上小间距之间制备高凸点锡球的制备方法中，所述第二钢网的厚度是第一钢网厚度的2/3。
上述在倒装芯片基板上小间距之间制备高凸点锡球的制备方法中，所述第二钢网的网孔比第一钢网网孔的小10～20μm。
本发明在现有锡膏印刷工法设备的基础上，通过二次印刷工艺流程，可以在焊盘的小间距之间制作出较高的凸点锡球，且芯片与基板之间的连接可靠性好，而又不需要增加新的设备投资，从而更加全面地对应客户多样化的凸点锡球高度规格要求；利用该工艺，可制作凸点锡球间距约为100～150μm、锡球高度为25-40μm的倒装芯片。
附图说明
图1为本发明的在倒装芯片基板上小间距之间制备高凸点锡球的制备工艺流程图；
图2为一实施例中，第一次压平后的焊接点与现有压平后的焊接点的对比效果图。
具体实施方式
为提高倒装芯片的焊接盘上小间距凸点锡球的高度，如图1所示，本发明采用如下制作工艺：
第一次锡膏印刷→第一次回流焊→助焊剂清洗→第一次锡球压平→第二次锡膏印刷→第二次回流焊→助焊剂清洗→第二次锡球压平→锡球检查。
下面对本发明作进一步详细说明。
一种在倒装芯片基板上小间距之间制备高凸点锡球的制备方法,包括如下步骤：
S1、首先，选用第一钢网和倒装芯片的基板，且两者的规格尺寸基本相同；其次，将第一钢网置于基板上，进行第一次钢网印刷，将锡膏印置于基板上，且尽量将锡膏的厚度刷厚一点；第一钢网的网孔可以为圆形，根据焊盘设计决定，也可以其他形状，如方形、椭圆形等，孔径规格也视具体情况而定；
S2、将步骤S1的基板送入回流焊机中，进行第一次回流焊接，经第一次回流焊接后将在基板上形成球状的焊接点(也可以称为隆起凸点、凸点锡球、焊点、锡球等)，并在基板表面析出锡膏内的助焊剂；
S3、进行第一次清洗基板，以便去除基板表面上锡膏析出的助焊剂；
S4、将第一次清洗后的基板送入压平机中，对基板上的焊接点进行第一次压平处理，并在每一个焊接点顶端部形成一平坦区，且该平坦区域比一般产品的平坦区大，这样的一个平坦区有利于后续第二次上锡膏并形成良好的凸点锡球，还可降低连锡风险；
S5、选用第二钢网，其大小规格与基板基本相同；将第二钢网置于经步骤S4平整后得到的基板上，进行第二次钢网印刷，将锡膏再次印置于基板上的焊接点上；第二钢网的网孔可以为圆形，根据焊盘设计决定，也可以其他形状，如方形、椭圆形等，孔径规格也视具体情况而定；
S6、将步骤S5的基板再次送入回流焊机中，进行第二次回流焊接，经第二次回流焊接后将在基板上形成新的焊接点，同时在基板表面再次析出锡膏内的助焊剂；
S7、再次清洗基板，以便第二次去除基板表面上锡膏析出的助焊剂；
S8、将第二次清洗后的基板再次送入压平机中，对基板上的新焊接点再次进行第二次压平处理，并再次在每一个焊接点顶端部形成一新的平坦区，且第二次压平以后的锡球直径要根据客户的规格来设定，最好对准规格中心值；
待上述步骤结束后，得到在高凸点锡球，并对凸点锡球进行检查。
上述步骤中，对凸点锡球的检查，使用的是锡膏检查机检查。过程就是将上述焊接有凸点锡球的基板投入锡膏检查机，对凸点锡球逐一检查，检查项目包括锡球高度是否超标、锡球直径是否超标、锡球形状是否异常等。
下面再结合图2所示来解释一下，在上述制备方法的步骤S4中，所述的焊接点的第一、二次压平处理，其所采用的压平压力(单位为隆起锡球压平压力35-40g；注：同样的压平压力，一次压平1000个锡球跟一次压平10000个锡球，得到的锡球高度不一样；一次压平的锡球数越多，需要的压力也越大，因此一般用一个隆起锡球的压力来表示，即单位为隆起锡球压平压力)较一般凸点制备时的压平压力(单位为隆起锡球压平压力25-30g)要大；鉴于压平压力与锡膏的类型及厂家有关，因此，此处给出的只是一个相对范围，并不能包含所有的锡膏类型。这样就可以得到一个更大直径的平坦区；如，第一次压平后的平坦区直径D2比一般产品压平后凸点平坦区直径D1更大，但高度H2比H1更小；其结果就是，第一次压平后锡球直径更大(即高度小)的话，第二次印刷时，更多的锡膏可以落在锡球上而不是向锡球边上扩散；以避免因锡球边上扩散后增加锡膏连锡(短路)的风险，即这样设计的目的是降低第二次印刷时锡膏连锡的风险。
在上述制备方法的步骤S4中，第二钢网的涨缩系数比第一钢网的涨缩系数小，第一的钢网涨缩系数与第二钢网的涨缩系数的差值为100.01％-100.02％；这样，经过第一回流后，基板的涨缩会变小约100.01％-100.02％，减小第二张钢网的涨缩，以便印刷时第二钢网的涨缩能与产品的涨缩匹配，这样可以使印刷的锡膏对准第一次制作的隆起，从而降低连锡的风险。
在上述制备方法的步骤S4中，第二钢网的厚度是第一钢网厚度的2/3；其技术效果就是，通过降低第二钢网的厚度以降低第二次印刷锡膏的下锡量。因为经过第一次隆起的制作，锡球间的间隙减小，如果下锡量太大的话很容易发生连锡。
在上述制备方法的步骤S4中，第二钢网的网孔比第一钢网网孔的小10～20μm。第一次印刷的钢网网孔一般比隆起焊盘大20-30μm左右，所以第二次印刷的钢网网孔缩小10-20μm后仍然比隆起焊盘大。另外，锡膏印刷的时候钢网与基板是有间隙的，网孔并不需要套在焊点上。缩小网孔是因为，由于第一次bump已经形成，为了降低印刷时锡膏短路的风险，将网孔缩小。这样设计的目的有两点，一是网孔缩小可以缩小下锡量从而降低第二次印刷时连锡的风险；二是减小网孔以后，第二次印刷时的锡膏向两个锡球间的空隙扩散的量会减少，目的也是降低锡膏连锡的风险。
Claims (3)
1.一种在倒装芯片基板上小间距之间制备高凸点锡球的制备方法，其特征在于，包括如下步骤：
S1、将第一钢网置于倒装芯片的基板上，进行第一次钢网印刷，将锡膏印置于倒装芯片的基板上；
S2、将步骤S1的基板进行第一次回流焊接，在基板上形成焊接点，并在基板表面析出锡膏内的助焊剂；
S3、第一次清洗基板，去除助焊剂；
S4、将第一次清洗后的基板送入压平机中，对基板上的焊接点进行第一次压平处理，并在每一个焊接点顶端部形成一平坦区；
S5、将第二钢网置于经步骤S4平整后得到的基板上，进行第二次钢网印刷，将锡膏印置于基板上的焊接点上；
S6、将步骤S5的基板进行第二次回流焊接，在基板上形成新焊接点，并在基板表面再次析出锡膏内的助焊剂；
S7、第二次清洗基板，去除助焊剂；
S8、将第二次清洗后的基板再次送入压平机中，对基板上的新焊接点再次进行第二次压平处理，并在每一个焊接点顶端部再次形成一新的平坦区；
待上述步骤结束后，得到所述高凸点锡球。
2.根据权利要求1所述的在倒装芯片基板上小间距之间制备高凸点锡球的制备方法，其特征在于，所述第二钢网的厚度是第一钢网厚度的2/3。
3.根据权利要求1所述的在倒装芯片基板上小间距之间制备高凸点锡球的制备方法，其特征在于，所述第二钢网的网孔比第一钢网网孔的小10～20μm。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410856780.XA CN104599978B (zh) | 2014-12-31 | 2014-12-31 | 一种在倒装芯片基板上小间距之间制备高凸点锡球的制备方法 |
| PCT/CN2015/080305 WO2016107062A1 (zh) | 2014-12-31 | 2015-05-29 | 一种在倒装芯片基板上小间距之间制备高凸点锡球的制备方法 |
| JP2017522707A JP2017522741A (ja) | 2014-12-31 | 2015-05-29 | フリップチップ基板に小間隔で高いはんだボールバンプを形成する製作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410856780.XA CN104599978B (zh) | 2014-12-31 | 2014-12-31 | 一种在倒装芯片基板上小间距之间制备高凸点锡球的制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104599978A CN104599978A (zh) | 2015-05-06 |
| CN104599978B true CN104599978B (zh) | 2017-08-01 |
Family
ID=53125671
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410856780.XA Active CN104599978B (zh) | 2014-12-31 | 2014-12-31 | 一种在倒装芯片基板上小间距之间制备高凸点锡球的制备方法 |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JP2017522741A (zh) |
| CN (1) | CN104599978B (zh) |
| WO (1) | WO2016107062A1 (zh) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104599978B (zh) * | 2014-12-31 | 2017-08-01 | 广州兴森快捷电路科技有限公司 | 一种在倒装芯片基板上小间距之间制备高凸点锡球的制备方法 |
| CN105562863B (zh) * | 2016-02-02 | 2019-02-26 | 青岛歌尔声学科技有限公司 | 一种器件焊接方法 |
| CN106847772B (zh) * | 2016-12-20 | 2019-12-20 | 中国电子科技集团公司第五十八研究所 | 用于陶瓷外壳的无助焊剂倒装焊方法 |
| CN107347232A (zh) * | 2017-08-10 | 2017-11-14 | 乐依文半导体(东莞)有限公司 | 固定晶圆的表面粘贴方法、smt印刷钢网及晶圆固定装置 |
| CN107346748B (zh) * | 2017-08-10 | 2023-11-21 | 联测优特半导体(东莞)有限公司 | 固定晶圆的表面粘贴方法及smt晶圆固定装置 |
| US10790261B2 (en) * | 2018-03-12 | 2020-09-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Bonding through multi-shot laser reflow |
| CN112331619B (zh) * | 2020-11-04 | 2023-08-15 | 华天科技(南京)有限公司 | 一种重力磁感应芯片侧装结构及提升侧装良率的方法 |
| CN115302121B (zh) * | 2022-07-26 | 2024-02-27 | 德中（天津）技术发展股份有限公司 | 一种印制电路板可焊性测试的回流焊试验方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101408688A (zh) * | 2003-03-31 | 2009-04-15 | 德塞拉互连材料股份有限公司 | 布线电路基板、布线电路基板的制造方法和电路模块 |
| CN102339759A (zh) * | 2011-10-24 | 2012-02-01 | 深南电路有限公司 | 一种倒装基板的植球方法 |
| CN102468197A (zh) * | 2010-11-16 | 2012-05-23 | 新科金朋有限公司 | 半导体器件以及形成倒装芯片互连结构的方法 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06204322A (ja) * | 1991-11-12 | 1994-07-22 | Nec Corp | 基板位置合せ装置 |
| JPH0883799A (ja) * | 1994-09-12 | 1996-03-26 | Toshiba Corp | はんだバンプの形成方法 |
| JPH11145176A (ja) * | 1997-11-11 | 1999-05-28 | Fujitsu Ltd | ハンダバンプの形成方法及び予備ハンダの形成方法 |
| JP2001230537A (ja) * | 2000-02-17 | 2001-08-24 | Ngk Spark Plug Co Ltd | ハンダバンプの形成方法 |
| JP3631230B2 (ja) * | 2002-11-21 | 2005-03-23 | 富士通株式会社 | 予備ハンダの形成方法 |
| CN101217135B (zh) * | 2008-01-02 | 2011-06-15 | 友达光电股份有限公司 | 薄膜覆晶封装结构 |
| US20100029074A1 (en) * | 2008-05-28 | 2010-02-04 | Mackay John | Maskless Process for Solder Bump Production |
| JP5649805B2 (ja) * | 2009-08-12 | 2015-01-07 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| CN103474367A (zh) * | 2013-09-27 | 2013-12-25 | 江阴长电先进封装有限公司 | 一种芯片的微凸点封装结构的成形方法 |
| CN104599978B (zh) * | 2014-12-31 | 2017-08-01 | 广州兴森快捷电路科技有限公司 | 一种在倒装芯片基板上小间距之间制备高凸点锡球的制备方法 |
-
2014
- 2014-12-31 CN CN201410856780.XA patent/CN104599978B/zh active Active
-
2015
- 2015-05-29 JP JP2017522707A patent/JP2017522741A/ja active Pending
- 2015-05-29 WO PCT/CN2015/080305 patent/WO2016107062A1/zh active Application Filing
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101408688A (zh) * | 2003-03-31 | 2009-04-15 | 德塞拉互连材料股份有限公司 | 布线电路基板、布线电路基板的制造方法和电路模块 |
| CN102468197A (zh) * | 2010-11-16 | 2012-05-23 | 新科金朋有限公司 | 半导体器件以及形成倒装芯片互连结构的方法 |
| CN102339759A (zh) * | 2011-10-24 | 2012-02-01 | 深南电路有限公司 | 一种倒装基板的植球方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104599978A (zh) | 2015-05-06 |
| WO2016107062A1 (zh) | 2016-07-07 |
| JP2017522741A (ja) | 2017-08-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104599978B (zh) | 一种在倒装芯片基板上小间距之间制备高凸点锡球的制备方法 | |
| US8299368B2 (en) | Interconnection element for electric circuits | |
| DE102015105855B4 (de) | Halbleitergehäuse und Verfahren zu ihrer Ausbildung | |
| US9013037B2 (en) | Semiconductor package with improved pillar bump process and structure | |
| DE102011016361B4 (de) | Wafer-Level-Chip-Scale-Package-Vorrichtung mit Kontakthöcker-Einheiten, die so konfiguriert sind, dass sie durch mechanische Spannung bedingte Ausfälle vermindern | |
| DE102008017569B4 (de) | Verfahren zur Herstellung eines organischen Substrats mit eingebetteten Aktivchips | |
| EP2040289A2 (en) | Packaging substrate structure and method for manufacturing the same | |
| CN103733739B (zh) | 布线基板 | |
| KR101940237B1 (ko) | 미세 피치 ｐｃｂ 기판에 솔더 범프 형성 방법 및 이를 이용한 반도체 소자의 플립 칩 본딩 방법 | |
| DE102013104721A1 (de) | System und Verfahren für einen verbesserten Anschluss mit geringem Mittenabstand | |
| US8742578B2 (en) | Solder volume compensation with C4 process | |
| JP6007796B2 (ja) | 回路基板の製造方法 | |
| JP2009004454A (ja) | 電極構造体及びその形成方法と電子部品及び実装基板 | |
| DE102013109095A1 (de) | Halbleitergehäusevorrichtung mit passiven energiebauteilen | |
| KR102006637B1 (ko) | 범프의 형성 방법 및 이를 포함하는 반도체 소자의 형성방법 | |
| CN100499055C (zh) | 凸点制作方法 | |
| CN101217124B (zh) | 使用模板印刷高分子导电材料的低温倒装焊方法 | |
| DE102009050743A1 (de) | Halbleitervorrichtung und Herstellungsverfahren | |
| JP6476823B2 (ja) | ピラー形成用ペースト、ピラーの製造方法、バンプ構造体の製造方法、ピラー、及びバンプ構造体 | |
| CN101783302B (zh) | 封装用基板形成预焊料的方法 | |
| DE102011002170B4 (de) | Verfahren zur Herstellung eines Elektronikbauelement-Packages, Elektronikbauelement-Package und Verriegelungssystem | |
| JP2001230537A (ja) | ハンダバンプの形成方法 | |
| KR100959856B1 (ko) | 인쇄회로기판 제조방법 | |
| CN102123578B (zh) | 表面安装集成电路组件 | |
| CN103000609A (zh) | 凸点制作材料及凸点制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |