CN101783302B - 封装用基板形成预焊料的方法 - Google Patents
封装用基板形成预焊料的方法 Download PDFInfo
- Publication number
- CN101783302B CN101783302B CN2009100096412A CN200910009641A CN101783302B CN 101783302 B CN101783302 B CN 101783302B CN 2009100096412 A CN2009100096412 A CN 2009100096412A CN 200910009641 A CN200910009641 A CN 200910009641A CN 101783302 B CN101783302 B CN 101783302B
- Authority
- CN
- China
- Prior art keywords
- welding material
- welding
- layer
- base plate
- dry film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
本发明公开一种封装用基板形成预焊料的方法,其是在一基板的一表面的一焊罩层上预先形成一抗黏着层,接着再贴上一干膜光刻胶。在图案化所述干膜光刻胶后,进行印刷一焊料,及将所述焊料回流焊成数个预焊料。在完成所述预焊料之后,可轻易由所述抗黏着层上撕除所述干膜光刻胶,且此时所述预焊料已固化,因而确实可提高制造过程稳定性、基板良品率及预焊料布局密度,并符合半导体封装构造的小型化需求。
Description
【技术领域】
本发明是有关于一种封装用基板形成预焊料的方法,特别是有关于一种通过抗黏着层及干膜光刻胶在封装用基板上形成预焊料的方法。
【背景技术】
现今,半导体封装产业为了满足各种高密度封装的需求,逐渐发展出各种不同型式的封装构造,其中常见具有基板(substrate)的封装构造包含球形栅格阵列封装构造(ball grid array,BGA)、针脚栅格阵列封装构造(pin grid array,PGA)、接点栅格阵列封装构造(land grid array,LGA)或基板上芯片封装构造(board on chip,BOC)等。在上述封装构造中,所述基板的一上表面承载有至少一芯片,并通过打线(wire bonding)或凸块(bumping)制造过程将芯片的数个接垫电性连接至所述基板的上表面的数个焊垫。同时,所述基板的一下表面亦必需提供大量的焊垫,以焊接数个输出端。再者,对于利用凸块结合芯片的基板而言,所述基板通常选自一多层电路板,其在上表面提供表面电路层以形成所需焊垫,且依产品需求,有时所述焊垫可能预先形成预焊料(pre-solder),以增加与芯片的凸块的结合可靠度。因此,如何制造具有预焊料的封装用基板,亦为封装产业的一重要关键技术。
请参照图1A、1B、1C及1D所示,其揭示一种现有封装用基板形成预焊料的方法,其包含下列步骤:首先,如图1A所示,提供一基板11,其上表面裸露有数个焊垫111;接着,将一模板12放置在所述基板11上,所述模板12具有数个开口121对应于所述数个焊垫111,以便将一焊料13以印刷方式填入所述数个开口121中。随后,如图1B及1C所示,移除所述模板12,并对所述焊料13进行加热,使其回流焊(reflow)形成概呈半圆形的数个预焊料13’。因此,如图1D所示,所述数个预焊料13’即可用以对应焊接结合于一芯片14的数个凸块(bump)141。
然而,上述现有封装用基板形成预焊料的方法的缺点在于:如图1B及1C所示,在移除所述模板12时,所述焊料13尚未固化,因此未固化的焊料13可能黏附在所述模板12的开口121内,而被所述模板12带走一部分或全部的焊料13。结果,回流焊后的预焊料13’可能因材料不足而导致尺寸过小,甚至无法形成所述预焊料13’。随着半导体封装构造的小型化趋势,所述基板11的焊垫111间距及所述预焊料13’的尺寸愈来愈小,造成上述缺陷的机率也将大为提高,故所述方法不利于提高良品率(yield),亦不适用于提高预焊料布局密度。
再者,申请人先前申请获准的中国台湾公告第I253888号发明专利揭示一种倒装芯片封装方法及其电路基板的预焊料的形成方法,其包含下列步骤:首先,提供一电路基板。电路基板是包括一上表面及一下表面。上、下表面上皆有数个金属线路及一焊罩层。每个焊罩层覆盖于部分的对应金属线路及部分的对应表面,并暴露出部分的对应金属线路的数个焊点。接着,形成一图案化的光刻胶层于上表面。图案化的光刻胶层具有数个开口以暴露出上表面焊点。然后,以印刷方式形成数个金属材料于开口中。之后,回流焊金属材料以形成数个预焊料于上表面焊点。最后,移除图案化的光刻胶层,移除方式可选择使用有机溶液、无机溶液、氧气或电浆等。上述电路基板的预焊料的形成方法可避免传统上移除模板时可能同时带走焊料的技术问题,以利相对提高良品率;且不需使用模板,故可减少耗材成本。
此外,在另一相似的预焊料的形成方法中,为了简化制造过程或节省溶液及电浆等处理成本,所述光刻胶层可选择使用干膜,并在最后步骤中直接以外力撕除所述图案化的干膜。然而,在此种方法中,由于干膜通常是紧密的黏附于所述基板表面的焊罩层上,因此容易发生难以顺利撕除所述干膜的问题,并可能造成所述干膜破裂残留在基板上,或在撕离时带走基板的焊罩层部分表面。结果,可能影响所述基板的良品率。
故,有必要提供一种封装用基板形成预焊料的方法,以解决现有技术所存在的问题。
【发明内容】
本发明的主要目的在于提供一种封装用基板形成预焊料的方法,其是在基板表面的焊罩层上预先形成抗黏着层,接着再贴上干膜光刻胶,因此可在完成预焊料的回流焊制造过程后轻易由抗黏着层上撕除干膜光刻胶,且不会伤害焊罩层表面或带走已固化的预焊料,因而确实有利于提高制造过程稳定性及基板良品率。
本发明的次要目的在于提供一种封装用基板形成预焊料的方法,其中即使缩小基板的预焊料之间距及尺寸,抗黏着层仍可使干膜光刻胶被轻易撕除,进而有利于提高预焊料布局密度,并符合半导体封装构造的小型化需求。
为达成本发明的前述目的,本发明提供一种封装用基板形成预焊料的方法,其特征在于:其包含步骤:提供一基板,所述基板的一表面设有一焊罩层及数个焊垫,所述焊罩层暴露所述数个焊垫;形成一抗黏着层于所述基板的焊罩层上;黏贴一干膜光刻胶于所述抗黏着层上,并图案化所述干膜光刻胶,使其形成数个填料口,所述填料口对应于所述焊垫;蚀刻暴露在所述填料口中的所述抗黏着层,使其具有数个开口暴露所述基板的焊垫;将一焊料印刷填入所述干膜光刻胶的填料口中,并加热回流焊所述焊料,以形成数个预焊料于所述焊垫上;撕除所述干膜光刻胶;以及,蚀刻去除在所述焊罩层上的所述抗黏着层。
在本发明的一实施例中,所述基板为单层或多层的印刷电路板。
在本发明的一实施例中,在提供所述基板的步骤中,各所述数个焊垫上另形成有一助焊层。
在本发明的一实施例中,在形成所述抗黏着层的步骤中,选择利用溅镀、电镀或化学镀方式形成所述抗黏着层。
在本发明的一实施例中,所述抗黏着层的材料选自铜、锡、镍、铬、钛或其合金。
在本发明的一实施例中,所述干膜光刻胶选自一感光膜片。
在本发明的一实施例中,在蚀刻去除所述抗黏着层的步骤后,另利用一压板抵压所述预焊料,以降低所述预焊料的高度,并使所述预焊料的高度一致。
在本发明的一实施例中,利用所述压板抵压所述预焊料的温度介于100℃至180℃之间。
在本发明的一实施例中,所述预焊料之间距介于80微米(μm)至200微米之间。
在本发明的一实施例中,所述抗黏着层与所述干膜光刻胶的结合力小于所述焊罩层与所述干膜光刻胶的结合力。
【附图说明】
图1A、1B、1C及1D:现有封装用基板形成预焊料的方法的流程示意图。
图2A、2B、2C、2D、2E、2F、2G、2H及2I:本发明较佳实施例的封装用基板形成预焊料的方法的流程示意图。
【具体实施方式】
为让本发明上述目的、特征及优点更明显易懂,下文特举本发明较佳实施例,并配合附图,作详细说明如下:
请参照图2A至2H所示,本发明较佳实施例的封装用基板形成预焊料的方法主要包含下列步骤:提供一基板20,所述基板20的一表面设有一焊罩层21及数个焊垫22,所述焊罩层21暴露所述数个焊垫22;形成一抗黏着层30于所述基板20的焊罩层21上;黏贴一干膜光刻胶40于所述抗黏着层30上,并图案化所述干膜光刻胶40,使其形成数个填料口41,所述填料口41对应于所述焊垫22;蚀刻暴露在所述填料口41中的所述抗黏着层30,使其具有数个开口31暴露所述基板20的焊垫22;将一焊料50印刷填入所述干膜光刻胶40的填料口41中,并加热回流焊所述焊料50,以形成数个预焊料51于所述焊垫22上;撕除所述干膜光刻胶40;以及,蚀刻去除在所述焊罩层21上的所述抗黏着层30。本发明将于下文配合图示逐一详细说明上述步骤。
请参照图2A所示,本发明较佳实施例的封装用基板形成预焊料的方法第一步骤是:提供一基板20,所述基板20的一表面设有一焊罩层21及数个焊垫22,所述焊罩层21暴露所述数个焊垫22。在本步骤中,所述基板20是指应用于半导体封装构造中用以承载芯片的封装用基板。所述基板20优选是选自单层或多层的印刷电路板,但亦可能选自单层或多层的陶瓷电路板。所述焊罩层(solder mask)21是选自绿漆等绝缘材料,其覆盖在所述基板20的一表面电路(未标示)上。所述焊罩层21具有数个开口(未标示),且由所述焊罩层21的开口暴露出的表面电路部分即可定义为所述数个焊垫22。在一实施例中,各所述数个焊垫22的表面上依产品需求可能进一步形成有一助焊层23,所述助焊层23可选自电镀镍层、电镀金层、无电镀镍化金层(electrolessNi/Au)、浸镀银(immersion silver)、浸镀锡(immersion tin)或有机保护膜(organic solderability preservatives,OSP)等,但并不限于此。
请参照图2B所示,本发明较佳实施例的封装用基板形成预焊料的方法第二步骤是:形成一抗黏着层30于所述基板20的焊罩层21上。在本步骤中,本发明可选择利用溅镀(sputtering)、电镀(electroplating)或化学镀(electrolessplating)方式形成所述抗黏着层30。所述抗黏着层30的材料优选是选自铜、锡、镍、铬、钛或其合金。本发明并不加以限制所述抗黏着层30的厚度,但大致约介于微米(μm)至奈米(nm)等级之间。所述抗黏着层30覆盖于所述基板20的焊罩层21及所述数个焊垫22上。若所述数个焊垫22具有所述助焊层23,则所述抗黏着层30覆盖于所述助焊层23上。值得注意的是,所述抗黏着层30的材料的选取必需符合下列条件,亦即:所述抗黏着层30与所述干膜光刻胶40的结合力必需小于原本所述焊罩层21与所述干膜光刻胶40的结合力,如此可使后续以撕除方式分离所述干膜光刻胶40及抗黏着层30。
请参照图2C所示,本发明较佳实施例的封装用基板形成预焊料的方法第三步骤是:黏贴一干膜光刻胶40于所述抗黏着层30上,并图案化所述干膜光刻胶40,使其形成数个填料口41,所述填料口41对应于所述焊垫22。在本步骤中,所述干膜光刻胶40是一预先制备成膜状的光刻胶层,例如选自一感光膜片(photo-sensitive film),其可利用滚轮(未绘示)等设备将其压印黏贴在所述基板20的抗黏着层30上。接着,在图案化所述干膜光刻胶40时,首先可利用紫外光照射穿过掩膜(mask,未绘示)进行一般曝光处理,接着再以适当的显影液进行一般显影处理,以去除在所述焊垫22上的所述干膜光刻胶40。如此,所述干膜光刻胶40形成所述数个填料口41,以暴露所述焊垫22上的抗黏着层30。再者,在本发明中,所述干膜光刻胶40的厚度是依所述预焊料51的预设高度加以调整,因此并不加以限制。
请参照图2D所示,本发明较佳实施例的封装用基板形成预焊料的方法第四步骤是:蚀刻暴露在所述填料口41中的所述抗黏着层30,使其具有数个开口31暴露所述基板20的焊垫22。在本步骤中,依所述抗黏着层30的材料种类,选择适当的蚀刻液蚀刻去除暴露在所述填料口41中的所述抗黏着层30。如此,将暴露在所述填料口41中的所述焊垫22以及所述焊罩层21的一环形部211。若所述数个焊垫22具有所述助焊层23,则是暴露所述助焊层23。所述环形部211是指所述焊罩层21环绕所述焊垫22的交界处环形表面。
请参照图2E及2F所示,本发明较佳实施例的封装用基板形成预焊料的方法第五步骤是:将一焊料50印刷(printing)填入所述干膜光刻胶40的填料口41中,并加热回流焊(reflow)所述焊料50,以形成数个预焊料51于所述焊垫22上。在本步骤中,本发明可将所述焊料50涂在所述干膜光刻胶40的表面,并利用适当工具(如刮刀,未绘示)推动所述焊料50,使所述焊料50逐一印刷填入各所述填料口41中。所述焊料50可选自锡、银、铅或其合金,另可能包含助焊剂(例如松香)及其他元素(例如铜、铋或锑等),但并不限于此。再者,所述焊料50可概分为含铅焊料或无铅焊料。通过预先调整所述干膜光刻胶40的厚度,可控制填入所述填料口41的焊料50的用量。在加热回流焊所述焊料50后,将形成概呈半圆形的数个预焊料51于所述焊垫22上。此时,各所述预焊料51的外周面通常已不接触各所述填料口41的内周面。在本发明中,通过上述步骤完成的所述预焊料51可将间距缩小至介于80微米(μm)至200微米之间,因此有利于提高所述预焊料51的布局密度,并符合半导体封装构造的小型化需求。
请参照图2G所示,本发明较佳实施例的封装用基板形成预焊料的方法第六步骤是:撕除所述干膜光刻胶40。在本步骤中,由于所述基板20表面的焊罩层21上已预先形成所述抗黏着层30,且所述抗黏着层30与所述干膜光刻胶40的结合力预先设计为小于原本所述焊罩层21与所述干膜光刻胶40的结合力,因此可方便顺利撕除所述干膜光刻胶40,且不会伤害所述焊罩层21的表面或带走已固化的所述预焊料51,因而确实有利于提高制造过程稳定性及所述基板20的良品率。再者,在本发明中,通过选择所述抗黏着层30的材料种类或厚度,可预先设计所述抗黏着层30与所述干膜光刻胶40的结合力为小于、等于或大于所述抗黏着层30与所述焊罩层21的结合力。如此,在撕除所述干膜光刻胶40时,无论所述抗黏着层30是保留于所述焊罩层21上或被所述干膜光刻胶40带走一部分或全部,皆不会伤害到所述焊罩层21本身或已固化的所述预焊料51。
请参照图2G及2H所示,本发明较佳实施例的封装用基板形成预焊料的方法第七步骤是:蚀刻去除在所述焊罩层21上的所述抗黏着层30。在本步骤中,依所述抗黏着层30的材料种类,选择适当的蚀刻液蚀刻去除在所述焊罩层21上的所述抗黏着层30。上述蚀刻液必需选自不会蚀刻所述预焊料51的有机或无机溶液。或者,也可能利用另一液态光刻胶层(未绘示)经图案化后暂时性包覆所述预焊料51,但暴露所述抗黏着层30,接着再蚀刻去除在所述抗黏着层30,最后再去除所述图案化的液态光刻胶层,其亦为一种本步骤可能的实施方式。
请参照图2H所示,本发明较佳实施例的封装用基板形成预焊料的方法第八步骤是:在蚀刻去除所述抗黏着层30后,另利用一压板60抵压所述预焊料51,以降低所述预焊料51的高度,并使所述预焊料51的高度一致。在某些情况下,本发明可选择性实施第八步骤。在本步骤中,所述压板60优选是选自一金属板块,且利用所述压板60抵压所述预焊料51的温度优选介于100℃至180℃之间。在此温度区间,所述预焊料51将适当软化,但不致于熔化。在所述预焊料51被压低后,其高度降低,但宽度稍微变大。同时,所述预焊料51之间距仍实质控制介于80微米(μm)至200微米之间。
请参照图2I所示,在完成本发明较佳实施例的封装用基板形成预焊料的方法的上述步骤后,具有所述预焊料51的基板20即可用以与一芯片70的凸块71进行焊接结合,以构成一倒装芯片(flip chip)式半导体封装构造的半成品。再者,所述基板20的另一表面上的数个焊垫(未标示)亦可利用相同方法在所述焊垫上形成预焊料(未绘示),以焊接结合数个锡球(solder ball,未绘示),其亦属于本发明的方法的可能应用范围。在某些情况下,本发明的方法亦可能应用于硅晶圆上,此时所述基板20即为晶圆,其形成预焊料的步骤则实质相同于上述说明,故于此不再另予详细赘述。
如上所述,相较于图1A至1D的现有利用所述模板12形成预焊料的方法可能造成所述预焊料13’的尺寸缺陷,且不适用于提高预焊料布局密度等问题,图2A至2I的本发明在所述基板20表面的焊罩层21上预先形成所述抗黏着层30,接着再贴上所述干膜光刻胶40,因此可在完成所述预焊料51的回流焊制造过程后轻易由所述抗黏着层30上撕除所述干膜光刻胶40,且不会伤害所述焊罩层21的表面或带走已固化的预焊料51,因而确实有利于提高制造过程稳定性及所述基板20的良品率。再者,即使缩小所述基板20的预焊料51之间距及尺寸,所述抗黏着层30仍可使所述干膜光刻胶40被轻易撕除,因而有利于提高所述预焊料51的布局密度,并且更能符合半导体封装构造的小型化需求。
本发明已由上述相关实施例加以描述,然而上述实施例仅为实施本发明的范例。必需指出的是,已公开的实施例并未限制本发明的范围。相反地,包含于权利要求书的精神及范围的修改及均等设置均包括于本发明的范围内。
Claims (9)
1.一种封装用基板形成预焊料的方法,其特征在于:所述方法包含:
提供一基板,所述基板的一表面设有一焊罩层及数个焊垫,所述焊罩层暴露所述数个焊垫;
形成一抗黏着层于所述基板的焊罩层上,所述抗黏着层的材料选自铜、锡、镍、铬、钛或其合金;
黏贴一干膜光刻胶于所述抗黏着层上,并图案化所述干膜光刻胶,使其形成数个填料口,所述填料口对应于所述焊垫;
蚀刻暴露在所述填料口中的所述抗黏着层,使其具有数个开口暴露所述基板的焊垫;
将一焊料印刷填入所述干膜光刻胶的填料口中,并加热回流焊所述焊料,以形成数个预焊料于所述焊垫上;
撕除所述干膜光刻胶;以及
蚀刻去除在所述焊罩层上的所述抗黏着层。
2.如权利要求1所述的封装用基板形成预焊料的方法,其特征在于:所述基板为单层或多层的印刷电路板。
3.如权利要求1所述的封装用基板形成预焊料的方法,其特征在于:在提供所述基板的步骤中,各所述数个焊垫上另形成有一助焊层。
4.如权利要求1所述的封装用基板形成预焊料的方法,其特征在于:在形成所述抗黏着层的步骤中,选择利用溅镀、电镀或化学镀方式形成所述抗黏着层。
5.如权利要求1所述的封装用基板形成预焊料的方法,其特征在于:所述干膜光刻胶选自一感光膜片。
6.如权利要求1所述的封装用基板形成预焊料的方法,其特征在于:在蚀刻去除所述抗黏着层的步骤后,另利用一压板抵压所述预焊料,以降低所述预焊料的高度,并使所述预焊料的高度一致。
7.如权利要求6所述的封装用基板形成预焊料的方法,其特征在于:利用所述压板抵压所述预焊料的温度介于100℃至180℃之间。
8.如权利要求1或6所述的封装用基板形成预焊料的方法,其特征在于:所述预焊料之间距介于80微米至200微米之间。
9.如权利要求1所述的封装用基板形成预焊料的方法,其特征在于:所述抗黏着层与所述干膜光刻胶的结合力小于所述焊罩层与所述干膜光刻胶的结合力。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2009100096412A CN101783302B (zh) | 2009-01-20 | 2009-01-20 | 封装用基板形成预焊料的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2009100096412A CN101783302B (zh) | 2009-01-20 | 2009-01-20 | 封装用基板形成预焊料的方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101783302A CN101783302A (zh) | 2010-07-21 |
CN101783302B true CN101783302B (zh) | 2012-03-14 |
Family
ID=42523226
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2009100096412A Active CN101783302B (zh) | 2009-01-20 | 2009-01-20 | 封装用基板形成预焊料的方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101783302B (zh) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108046209B (zh) * | 2017-11-13 | 2020-04-03 | 北京理工大学 | 一种以su-8胶为回流焊阻焊层的mems元件低温封装方法 |
CN111063268A (zh) * | 2019-12-12 | 2020-04-24 | 深圳市华星光电半导体显示技术有限公司 | 微发光二极管显示面板及其制备方法、显示装置 |
CN113193094B (zh) * | 2021-04-27 | 2023-03-21 | 成都辰显光电有限公司 | 批量转移方法和显示面板 |
CN113437204A (zh) * | 2021-05-18 | 2021-09-24 | 深圳市隆利科技股份有限公司 | 一种灯板制备方法 |
-
2009
- 2009-01-20 CN CN2009100096412A patent/CN101783302B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN101783302A (zh) | 2010-07-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6784087B2 (en) | Method of fabricating cylindrical bonding structure | |
US20100132998A1 (en) | Substrate having metal post and method of manufacturing the same | |
US7174630B2 (en) | Method for fabricating connection terminal of circuit board | |
JP2005109496A (ja) | プリ半田構造を形成するための半導体パッケージ基板及びプリ半田構造が形成された半導体パッケージ基板、並びにこれらの製法 | |
KR20030039986A (ko) | 전자 디바이스 및 전자 디바이스 밀봉 방법 및 전자디바이스 접속 방법 | |
EP1953821A2 (en) | Semiconductor package substrate | |
TW201417196A (zh) | 晶片封裝基板和結構及其製作方法 | |
US20090102050A1 (en) | Solder ball disposing surface structure of package substrate | |
CN101783302B (zh) | 封装用基板形成预焊料的方法 | |
US6708398B2 (en) | Substrate for use in package of semiconductor device, semiconductor package using the substrate, and methods for manufacturing the substrate and the semiconductor package | |
US7719853B2 (en) | Electrically connecting terminal structure of circuit board and manufacturing method thereof | |
JP4051570B2 (ja) | 半導体装置の製造方法 | |
US8274150B2 (en) | Chip bump structure and method for forming the same | |
US7544599B2 (en) | Manufacturing method of solder ball disposing surface structure of package substrate | |
EP1022775B1 (en) | Method of fabrication of semiconductor device and mounting structure thereof | |
JP2005340450A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP2009099730A (ja) | パッケージ基板の半田ボール配置側表面構造およびその製造方法 | |
US20080083115A1 (en) | Method for repairing metal finish layer on surface of electrical connection pad of circuit board | |
TW455965B (en) | Method for forming solder bumpers on IC package substrate and structure formed by the same | |
US6875683B2 (en) | Method of forming bump | |
TW591782B (en) | Formation method for conductive bump | |
US10588214B2 (en) | Stacked structure and method for manufacturing the same | |
JP4906563B2 (ja) | 半導体装置及び配線基板、並びにそれらの製造方法 | |
JP2007266640A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP2006319030A (ja) | 回路基板とその製造方法、および半導体装置とその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |