KR20030039986A - 전자 디바이스 및 전자 디바이스 밀봉 방법 및 전자디바이스 접속 방법 - Google Patents

전자 디바이스 및 전자 디바이스 밀봉 방법 및 전자디바이스 접속 방법 Download PDF

Info

Publication number
KR20030039986A
KR20030039986A KR1020020015692A KR20020015692A KR20030039986A KR 20030039986 A KR20030039986 A KR 20030039986A KR 1020020015692 A KR1020020015692 A KR 1020020015692A KR 20020015692 A KR20020015692 A KR 20020015692A KR 20030039986 A KR20030039986 A KR 20030039986A
Authority
KR
South Korea
Prior art keywords
external terminal
electronic device
film
heating temperature
sealing
Prior art date
Application number
KR1020020015692A
Other languages
English (en)
Other versions
KR100718172B1 (ko
Inventor
아이바요시타카
마츠키히로히사
사토미츠타카
Original Assignee
후지쯔 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지쯔 가부시끼가이샤 filed Critical 후지쯔 가부시끼가이샤
Publication of KR20030039986A publication Critical patent/KR20030039986A/ko
Application granted granted Critical
Publication of KR100718172B1 publication Critical patent/KR100718172B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05023—Disposition the whole internal layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13164—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0104—Properties and characteristics in general
    • H05K2201/0129—Thermoplastic polymer, e.g. auto-adhesive layer; Shaping of thermoplastic polymer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10977—Encapsulated connections
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Abstract

본 발명의 과제는 외부 단자를 갖는 반도체 장치, 배선 기판 등의 전자 디바이스에 관한 것으로, 접합된 단자끼리, 또는, 접합된 배선ㆍ단자의 열화(劣化)를 방지하는 것이다
상기 과제를 해결하기 위해, 기판(1) 위에 형성되고, 또 제 1 가열 온도에 의해서 용융해서 유동성을 갖는 밀봉 절연막(9)과, 상기 기판(1) 위에 형성되어서 제 1 가열 온도보다 높은 제 2 가열 온도에 의해 다른 전자 디바이스(11)로 접속되고, 또 주위를 상기 밀봉 절연막(9)으로 둘러싼 외부 단자(7)를 포함한다.

Description

전자 디바이스 및 전자 디바이스 밀봉 방법 및 전자 디바이스 접속 방법 {ELECTRONIC DEVICE, ELECTRONIC DEVICE SEALING METHOD AND ELECTRONIC DEVICE CONNECTING METHOD}
본 발명은, 전자 디바이스, 전자 디바이스 밀봉 방법 및 전자 디바이스 접속 방법에 관한 것이고, 보다 상세하게는, 외부 단자를 갖는 반도체 장치, 배선 기판등의 전자 디바이스, 전자 디바이스 밀봉 방법 및 전자 디바이스 접속 방법에 관한 것이다.
반도체 장치의 소형화, 고기능화, 고집적화에 수반해, 그 입출력 단자의 수도 증가되는 경향에 있다. 더구나, 반도체 장치에서는, 반도체 디바이스 칩을 덮는 패키지의 소형화 요구도 있다. 그러한 상황 하에서, 반도체 장치의 고밀도 실장에 적절한 반도체 패키지의 기술개발이 이루어지고 있다.
반도체 장치에서는 외부 단자의 배치의 여유와 실장 부담의 경감을 고려해서, 외부 단자를 일면에 실장하는 구조가 개발되어, BGA(Ball Grid Array), LGA(Land Grid Array), PGA(Pin Grid Array) 등, 여러 가지의 타입이 있다.
그러한 반도체 장치의 외부 단자는, 땜납을 개재시켜 기판 위의 배선 또는 단자에 접속된다.
예를 들면, 도 1a에 나타내는 것처럼, 외부 단자로서 땜납(1O1)이 접합된 제일 위의 배선 패턴(102)을 갖는 반도체 장치(103)와, 제일 윗면에 단자(104)를 갖는 마더보드(105)를 준비하고, 반도체 장치(103) 상의 땜납(10l) 위와 마더보드(105) 상의 단자(104)를 겹친 후에, 도 1b에 나타내는 것처럼 땜납(101)을 가열 용융해서 단자(104)와 배선 패턴(102)을 접합한다. 이것에 의해, 반도체 장치(103)와 마더보드(105)는 전기적으로 또한 기계적으로 접속된다.
그런데, 도 1b에 나타낸 것처럼, 땜납(101)을 개재시켜 반도체 장치(103)과 마더보드(105)를 접속한 경우에는, 땜납(101)이 외부에 노출된 상태로 되므로, 땜납의 재료나 외부 단자의 재료의 여하에 의해서 바깥 공기중의 가스와 반응해 열화(劣化)할 우려가 있다.
또한, 반도체 회로 장치가 칩 사이즈까지로 소형화된 경우에는, 열 스트레스를 완화하는 능력이 종래에 비해서 낮게 되어, 응력이 외부 단자의 실장 부분에 집중하는 경향이 있다. 따라서, 응력이 집중하는 외부 단자의 접합 부분에서는 응집 파괴가 발생할 우려가 있다. 또한, 외부 단자가 핀의 경우에는, 응력 집중에 의해서 외부 단자가 변형하거나 부러질 우려가 있다.
본 발명의 목적은, 접합된 단자끼리, 또는, 접합된 배선ㆍ단자의 열화를 방지할 수 있는 전자 디바이스, 전자 디바이스 밀봉 방법 및 전자 디바이스 접속 방법을 제공하는 것에 있다.
도 1a, b는 종래의 반도체 장치의 접합 공정을 나타내는 단면도이다.
도 2a ∼ c는 본 발명의 제 1 실시예에 따른 반도체 장치의 밀봉 수지의 형성 공정을 나타내는 단면도이다.
도 3a, b는 본 발명의 제 1 실시예에 따른 반도체 장치를 마더보드에 접속하는 공정을 나타내는 단면도(그 1)이다.
도 4a, b는 본 발명의 제 1 실시예에 따른 반도체 장치를 마더보드에 접속하는 공정을 나타내는 단면도(그 2)이다.
도 5는 본 발명의 제 1 실시예에 따른 반도체 장치의 밀봉 수지의 형성 전의 상태를 나타내는 평면도이다.
도 6a는 본 발명의 제 l 실시예에 따른 반도체 장치의 다른 예를 나타내는 단면도(그 1), 도 6b는 도 6a에 나타낸 핀 모양 외부 단자의 선단에 형성되는 층 구조를 나타내는 단면도이다.
도 7은 본 발명의 제 1 실시예에 따른 반도체 장치의 다른 예를 나타내는 단면도(그 2)이다.
도 8은 본 발명의 제 1 실시예에 따른 반도체 장치의 다른 예를 나타내는 단면도(그 3)이다.
도 9a ∼ c는 본 발명의 제 2 실시예에 따른 반도체 장치의 밀봉 공정을 나타내는 단면도이다.
도 10a, b는 본 발명의 제 3 실시예에 따른 반도체 장치의 핀 모양 외부 단자의 선단을 밀봉 수지로부터 노출하는 방법의 제 1 예를 나타내는 단면도(그 1)이다.
도 11a, b는 본 발명의 제 3 실시예에 따른 반도체 장치의 핀 모양 외부 단자의 선단을 밀봉 수지로부터 노출하는 방법의 제 1 예를 나타내는 단면도(그 2)이다.
도 12a, b는 본 발명의 제 3 실시예에 따른 반도체 장치의 핀 모양 외부 단자의 선단을 밀봉 수지로부터 노출하는 방법의 제 2 예를 나타내는 단면도이다.
도 13a, b는 본 발명의 제 4 실시예에 따른 반도체 장치를 마더보드에 접속하는 공정을 나타내는 단면도(그 1)이다.
도 14a, b는 본 발명의 제 4 실시예에 따른 반도체 장치를 마더보드에 접속하는 공정을 나타내는 단면도(그 2)이다.
도 15는 본 발명의 제 4 실시예에 따른 반도체 장치를 마더보드에 접속할 때의 온도 프로파일과 수지상태를 나타내는 도면이다.
도 16은 본 발명의 제 4 실시예에 따른 반도체 장치와 종래에 따른 반도체 장치의 온도 사이클 시험 결과이다.
도 17a, b는 본 발명의 제 5 실시예에 따른 반도체 장치를 마더보드에 접속하는 공정을 나타내는 단면도(그 1)이다.
도 18a, b는 본 발명의 제 5 실시예에 따른 반도체 장치를 마더보드에 접속하는 공정을 나타내는 단면도(그 2)이다.
<도면의 주요 부분에 대한 부호의 설명>
1 : 반도체 회로 장치 2 : 무기 절연막
3 : 하지 커버막 4 : 도전성 패드
5 : 개구 6 : 재배치 배선 패턴
6a : 평면 모양 외부 단자 7 : 핀 모양 외부 단자
8, 8X : 하지금속층 9 : 밀봉 수지막
10 : 도전성 피막 11 : 마더보드
12 : 단자 13 : 접착 수지층
14, 15 : 배선 보호층 (절연층) l6 : 유기 용제
17 : 용기 18 : 플라즈마
19 : 플레이트 20 : 볼 모양 외부 단자
상기한 과제는, 기판 위에 형성되고 또 제 1 가열 온도에 의해서 용융해서 유동성을 갖는 밀봉 절연막과, 상기 기판 위에 형성되고 제 1 가열 온도보다 높은 제 2 가열 온도에 의해 다른 전자 디바이스에 접속되고, 또 주위를 상기 밀봉 절연막으로 둘러싼 외부 단자를 갖는 것을 특징으로 하는 전자 디바이스에 의해서 해결된다.
본 발명에 의하면, 핀 모양, 볼 모양, 평면 모양의 외부 단자의 주위에 제 1 가열 온도에 의해 용융해서 유동성을 갖는 밀봉 절연막을 형성하고, 제 1 가열 온도보다도 높은 제 2 가열 온도에 의해 외부 단자를 다른 전자 디바이스에 접속하도록 하고 있다.
따라서, 외부 단자를 다른 전자 디바이스에 접속할 때에, 밀봉 절연막 (수지막)은 유동성을 갖는 것으로 되어, 그 자기 무게에 의해서 흘러서 외부 단자를 덮게 된다. 그리고 외부 단자의 접속을 끝낸 전자 디바이스가 냉각된 후에는, 밀봉 수지막은 경화하고, 외부 단자의 기계적 강도가 밀봉 수지에 의해서 보강되므로, 외부 단자에 외부로부터 걸리는 응력은 완화되어서 변형하기 어렵게 되고, 게다가, 외부 가스와의 반응이 밀봉 절연막에 의해 차단되어, 외부 단자의 열화가 방지된다.
발명의 실시예
이하에 본 발명의 실시예를 도면에 근거해 설명한다.
(제 1 실시예)
도 2a∼c은, 본 발명의 제 1 실시예에 따른 PGA형 반도체 장치의 외부 단자 피복 공정을 나타내는 단면도, 도 3a ,b 및 도 4a, b는 그 외부단자와 마더보드 상의 단자와의 접합 공정을 나타내는 단면도이다. 또한 도 5는, 반도체 장치의 재배치 배선을 나타내는 평면도이다.
우선, 도 2a에 나타내는 것처럼, 실리콘 등의 반도체 기판에 형성된 반도체 회로 장치 (기판)(1)을 준비한다. 그 반도체 회로 장치(1)의 일면에는, SiO2로 되는 무기 절연막(2)과, 폴리이미드(polyimide), 벤조시클로브틴(benzocyclobutene) 등의 유기 재료로 되는 하지 커버막(3)이 순서대로 형성되어 있다.
무기 절연막(2)와 하지 커버막(3)의 위에는, 도 5에 나타나는 것처럼, 반도체 회로 장치(1)의 한 면측에 형성된 도전성 패드 (단자)(4)를 노출하기 위한 개구(5)가 형성되어 있다. 또한 하지 커버막(3)의 위에는, 금, 동 등의 금속으로 이루어진 재배치 배선 패턴(6)이 도전성 패드(4)로부터 중앙 영역으로 인출되어 형성되고, 그 재배치 배선 패턴(6) 위에는, 금, 동 또는 팔라듐 등으로 되는 높이 200∼250 마이크로미터, 직경 약 50 마이크로미터의 핀 모양 외부 단자(7)가 접속되어 있다.
핀 모양 외부 단자(7)의 형성 방법으로서는, 금속 와이어를 재배치 배선 패턴(6)의 표면에 본딩한 후에 금 와이어를 수직으로 세운 상태로 절단하는 방법이나, 금속침을 재배치 배선 패턴(6) 위에 땜납 접속하는 방법 등이 있다.
다음으로, 도 2b에 나타내는 것처럼, 외부 단자(7)의 상단부를 제외하고,외부 단자(7) 위와 하지 커버막(3) 위와 재배치 배선 패턴(6) 위에 밀봉 수지막(절연막)(9)을 형성한다. 밀봉 수지막(9)은, 하지 커버막(3)의 위에 회전 도포한 후에, 열에 의해 고화된다. 그 회전 도포는, 예를 들면 도포용 회전수를 4단계 이상으로 변화시키는 것에 의해서 외부 단자(7)의 선단을 노출한 상태로 되도록 조정된다.
밀봉 수지막(9)은, 제 1 로, 열가소성인 것으로 유리 전이 온도 이상의 온도에서 유동성을 가져서 자기 무게에 의해 유동하는 성질을 가지는 것, 제 2 로, 유리 전이 온도가 외부 단자 접속에 사용되는 도전성 접착제(예를 들면 땜납)의 융점보다도 낮은 것, 제 3 은, 유리 전이 온도 이하로 냉각한 후에 고화해서 충분한 기계강도를 갖는 것이라고 하는 3개의 조건을 갖는 수지 재료에서 선택된다.
밀봉 수지막(9)은, 예를 들면 유리 전이 온도 이상에서 점도가 4000 mPaㆍs보다 작게 되거나, 또는, 유리 전이 온도 이상의 온도에서 점도가 2000 Paㆍs 이하로 되는 것이 바람직하다. 그 밀봉 수지막(9)을 구성하는 재료는, 예를 들면 유리 전이 온도보다도 낮은 온도에서 1 Mpa 이하의 탄성률을 갖는다.
그러한 수지 재료로서, 예를 들면, 유리 전이 온도가 섭씨 150도 정도의 테크노 알파제의 상품명 DM4030LD, 스미토모 베이크라이트제의 상품명 CRP-X4323이 있다.
그 후에, 도 2c에 나타내는 것처럼, 밀봉 수지막(9)로부터 노출된 핀 모양 외부 단자(7)의 선단의 표면에, 땜납 또는 도전성 페이스트 등의 도전성 피막(10)을 형성한다. 그 도전성 피막(10)은, 핀 모양 외부 단자(7)의 일부이다.
그것에 의해, 밀봉 수지막(9)에 의한 핀 모양 외부 단자(7) 및 재배치 배선 패턴(6)의 피복 공정과, 도전성 피막(10)에 의한 핀 모양 외부 단자(7) 선단의 피복 공정이 종료된다.
다음으로, 그 반도체 회로 장치(1)의 핀 모양 외부 단자(7)를, 이하에 기술하는 공정에 따라서 다른 전자 디바이스, 예를 들면 마더보드(11) 위의 단자(12)에 접속한다.
우선, 도 3a에 나타나는 것처럼, 접착성 수지막(13)이 접착된 단자(12)를 갖는 마더보드(11)을 준비한다. 그 접착성 수지막(13)은, 유리 전이 온도보다도 높고 도전성 피막(10)의 융점과 동일하거나 그것 이하의 융점을 갖는 재료, 예를 들면 땜납 페이스트, 도전성 페이스트 또는 도전성 수지 등의 도전재료로 구성된다.
그리고 도 3b에 나타내는 것처럼, 핀 모양 외부 단자(7) 선단을 단자(12) 위에 올라가게 하도록 해서 반도체 회로 장치(1)와 마더보드(11)을 겹친다. 그 상태에서, 반도체 회로 장치(1)와 마더보드(11)을 가열 장치(도시하지 않음) 내에 둔다.
이어서, 도전성 피막(10)과 접착성 수지(13)의 가열을 개시하고, 그 가열 온도를 실온으로부터 유리 전이 온도를 통과점으로 하여 서서히 상승시킨다. 밀봉 수지막(9)은 유리 전이 온도에 이르면 유동성을 갖도록 되어, 도 4a에 나타나는 것처럼 도전성 피막(10)의 측면으로 흐르기 시작한다.
게다가, 가열 온도를 상승시켜서 도전성 피막(10)이 그 융점보다 높게 되면, 도 4b에 나타내는 것처럼, 도전성 피막(10)과 접착성 수지층(13)은 함께 용융되어 서로 접합함과 동시에, 밀봉 수지막(9)은 자기 무게로 더욱 흘러 내려 마더보드(11)의 표면에까지 도달한다. 이것에 의해, 반도체 회로 장치(1)의 핀 모양 외부 단자(7)와 마더보드(11)의 단자(12)는 전기적 및 기계적으로 접속된다.
그 후에, 가열 온도를 실온까지 서서히 내려 가면, 그 온도 저하의 과정에서, 도전성 피막(10)과 접착성 수지층(13)은 그 융점보다 내려간 시점에서 경화하고, 유리 전이 온도보다 더 낮은 온도에서 밀봉 수지막(9)이 경화한다.
이것에 의해, 반도체 회로 장치(1)의 마더보드(11)로의 장착 공정이 종료한다.
본 실시예에 의하면, 냉각 후의 밀봉 수지막(9)은 충분한 기계 강도를 갖고 있다. 따라서, 반도체 회로(1)가 마더보드(11)에 장착된 상태에서, 바깥 공기의 온도 변화 등에 의해 생기는 반도체 회로 장치(1)와 마더보드(11)의 응력이 핀 모양외부 단자(7)로 집중해도, 밀봉 수지막(9)으로 덮여진 핀 모양 외부 단자(7)는 변형하기 어렵게 된다. 더구나, 핀 모양 외부 단자(7)는, 밀봉 수지막(9)에 의해서 바깥 공기로부터 격리되어 있으므로, 바깥 공기에 존재하는 가스와의 반응이 방지된다.
이것에 대해서, 상기한 것처럼 밀봉 수지막에 의해 핀 모양 외부 단자(7)가 덮여져 있지 않은 종래의 구조에 의하면, 반도체 회로 장치(1)와 마더보드(11)의 응력이 핀 모양 외부 단자(7)로 집중한 때에는 핀 모양 외부 단자(7)가 변형될 가능성이 크다.
그런데, 재배치 배선 패턴(6)을 피복하는 절연층 구조로서, 도 6, 도 7 또는 도 8에 나타내는 것 같은 구조를 채용해도 좋다.
도 6a에 나타내는 반도체 회로 장치(1)는, 밀봉 수지막(9)로부터 돌출한 핀 모양 외부 단자(7)의 선단을 하지 금속층(8)으로 덮고, 그 위에 땜납 또는 도전성 페이스트와 같은 도전성 피막(10)을 형성한 구조를 갖고 있다. 그 하지금속층(8)은, 도전성 피막(10)과 핀 모양 외부 단자(7)와의 밀착성을 향상하기 위해서 형성된다. 예를 들면 도 6b에 나타내는 것처럼, 하지 금속층(8)은, 니켈인(NiP)층(8a), 인 다량함유 NiP층(8b), NiSn층(8c), 주석 다량함유 Sn합금층(8d)의 다층 구조를 갖고 있다.
하지 금속층(8)은, 예를 들면, 니켈인(NiP)층, 팔라듐(Pd)층, 금(Au)층으로 이루어진 다층 금속층(도시되지 않음)을 무전해도금법에 의해 핀 모양 외부 단자(7) 선단에 형성하고, 그 후의 주석납(SnPb) 땜납 접합을 위한 가열에 의해 다층 금속층 내의 원소를 이동시키는 것에 의해서 형성된다.
도 7과 도 8에 나타내는 반도체 회로 장치(1)는, 밀봉 수지막(9)과 하지 커버막(3)의 사이에 배선 보호막(14, 15)을 형성한 구조를 갖고 있다.
도 7에 나타내는 배선 보호막(14)은, 핀 모양 외부 단자(7)를 재배치 배선 패턴(6)에 접속한 후에 형성되는 구조이고, 비열가소성 절연 재료, 예를 들면 폴리이미드, 벤조시클로브틴 등의 유기 재료로 구성된 막이고, 핀 모양 외부 단자(7)와 재배치 배선 패턴(6)의 접합 부분을 제외하고 재배치 배선 패턴(6)과 하지 커버막(3)을 덮도록 형성되어 있다.
한편, 도 8에 나타내는 배선 보호막(15)은, 비열가소성 재료, 예를 들면 폴리이미드, 벤조시클로브틴 등의 유기 재료로 구성된 막이고, 재배치 배선 패턴(6)과 하지 커버막(3)의 위에 형성된 후에 핀 모양 외부 단자(7)와 재배치 배선 패턴(6)의 접속부에 개구(15a)가 형성된 구조를 갖고 있다. 그리고 핀 모양 외부 단자(7)는, 개구부(15a)를 통해서 재배치 배선 패턴(6)으로 접속된다.
그것들과 같은 배선 보호막(14, 15)은, 도전성 피막(10)의 융점에서 흐르기 어려운 절연막이므로, 도 4b에 나타낸 것처럼, 가열에 의해 밀봉 수지막(9)이 흘러서 재배치 배선 패턴(6) 위에서 얇게 되어도, 재배치 배선 패턴(6)을 충분히 피복할 수 있다.
또한, 도 6 ~ 도 8의 어느 반도체 회로 장치(1)의 외부 단자(7)는 도 3, 도 4의 공정에 따라서 밀봉 수지막(9)에 의해 보호되면서 다른 전자 디바이스에 접속된다.
그런데, 핀 모양 외부 단자(7)를 보다 간단하게 다른 전자 디바이스의 단자에 접합하는 방법으로서, 예를 들면, 도전성 피막(10)을 핀 모양 외부 단자(7) 의 선단에 형성하지 않고, 실장 직전에 와니스(varnish)상(狀) 수지를 핀 모양 외부 단자(7)의 선단에 도포하고, 그 후, 가열에 의해 실장ㆍ접합하면, 밀봉 수지막(9)은 유동해서 접합 부분을 피복하는 것이 가능하게 된다. 이 경우, 밀봉 수지막(9)으로서 예를 들면 텍스터(Dexter) 제품 플럭스 필(cnb-837-44) 등과 같이, 플럭스 작용이 있는 수지재이면 널리 사용할 수 있다.
(제 2 실시예)
제 1 실시예의 도 6a에서는, 반도체 회로 장치(1)의 핀 모양 외부 단자(7)의 선단에만 하지 금속층(8)을 형성했지만, 재배치 배선 패턴(6) 위의 핀 모양 외부 단자(7) 전체를 금속층으로 덮어도 좋다.
우선, 도 2a에 나타낸 것처럼 재배치 배선 패턴(6) 위에 핀 모양 외부 단자(7)를 접합한 후에, 도 9a에 나타내는 것처럼, 무전해도금법에 의해 핀 모양 외부 단자(7)의 노출면과 재배치 배선 패턴(6)의 노출면에 하지 금속층 8X를 형성한다. 그 하지금속층 8X는, 예를 들면 니켈인(NiP)층, 팔라듐(Pd)층, 금(Au)층을 무전해도금법에 의해 순차로 형성한 다층 구조를 갖고 있다.
다음으로, 도 9b에 나타내는 것처럼, 하지 커버막(3) 위에 밀봉 수지층(9)를 형성한다. 그 밀봉 수지층(9)은, 핀 모양 외부 단자(7)의 선단부 이외를 묻고 또한 제 1 실시예에서 나타낸 것과 동일한 재료로 구성되어, 유리 전이 온도 이상에서 유동하는 재료로 구성된다.
이어서, 도 9c에 나타내는 것처럼, 밀봉 수지막(9)으로부터 노출된 하지 금속막(8X)에 땜납을 가열해서 접합하면, 그 열에 의해서 핀 모양 외부 단자(7) 선단에서는 층 구조가 변화해서 다른 하지 금속막(8)으로 된다.그 하지 금속층(8)의 층 구조는, 도 6b에 나타낸 것과 동일한 핀 모양 외부 단자(7)의 표면으로부터 순차로 NiP 층(8a), 인 다량함유 NiP 층, NiSn 층, 주석 다량함유 Sn합금층의 다층 구조로 변화한다.
이 후에, 도 3, 도 4의 공정에 따라서, 반도체 회로 장치(1)의 핀 모양 외부 단자(7)를 도전성 피막(10) 및 하지 금속막(8)을 개재시켜 다른 전자 디바이스, 예를 들면 마더보드(11)의 단자(12)에 접속한다.
이상과 같은 구조의 반도체 회로 장치(1)에서는, 도전성 피막(10)과 핀 모양 외부 단자(7)의 접합 열화를 방지하기 위해 형성되는 하지 금속층(8)의 전대(前代) 구조인 하지 금속층(8X)을, 핀 모양 외부 단자(7)의 선단으로부터 하단의 재배치 배선 패턴(6)까지를 덮도록 형성했다. 이것에 의해 핀 모양 외부 단자(7)와 재배치 배선 패턴(6)의 접합 부분에서는, 밀봉 수지막(9)으로 덮여지기 전의 상태에서 외부로부터의 오염에 의한 열화가 방지된다.
또한, 핀 모양 외부 단자(7)는 접합 부분을 제외하고 하지 금속막(8, 8x)과 밀봉 수지막(9)의 쌍방에 의해 덮여져 있으므로, 외부 응력에 의한 핀 모양 외부 단자(7)의 변형이 제 1 실시예보다도 더욱 생기기 어렵게 된다. 더구나, 층 구조가 변화하지 않은 하지금속막(8X)은 밀봉 수지막(9)에 의해 바깥 공기로부터 차단되어 있으므로 주변의 가스에 대한 반응이 방지된다.
(제 3 실시예)
제 1 및 제 2 실시예에 나타낸 핀 모양 외부 단자(7)의 선단은 밀봉 수지막(9)의 도포의 조정에 의해서 노출하도록 했지만, 이것으로 한정되는 것이 아니고, 이하에, 다른 핀 모양 외부 단자(7)의 노출 방법의 예를 설명한다.
이 실시예에서는, 재배치 배선 패턴(6)을 개재시켜 핀 모양 외부 단자(7)와 도전성 패드(4)를 전기적으로 접속하는 구조가 아니고, 도 1Oa에 나타내는 것처럼, 핀 모양 외부 단자(7)를 도전성 패드(4)에 바로 접속한 구조를 채용한 반도체 회로 장치를 준비한다. 또한, 핀 모양 외부 단자(7)를 완전히 덮도록 밀봉 수지막(9)을 하지 커버막(3)의 위에 도포하고, 그 후에 밀봉 수지막(9)을 반경화시킨다.
이어서, 도 10b에 나타내는 것처럼, 핀 모양 외부 단자(7)의 선단 위의 밀봉 수지막(9)를 용기(17) 내의 유기 용제액(16)에 담궈서 제거하고, 이것에 의해 도 11a에 나타내는 것처럼 핀 모양 외부 단자(7)의 선단을 노출시킨다. 그 유기 용제액(16)은, 밀봉 수지막(9)을 구성하는 수지재의 주용제이다.
그 후에, 남은 밀봉 수지막(9)을 경화하고, 또한 밀봉 수지막(9)과 핀 모양 외부 단자(7)의 선단을 세정한다.
그 후에, 도 11b에 나타내는 것처럼, 핀 모양 외부 단자(7)의 선단에 땜납 또는 도전성 페이스트 등의 도전성 피막(10)을 형성한다.
이상에 의해, 밀봉 수지막(9)으로부터 핀 모양 외부 단자(7)의 선단만을 노출시켜서 그 선단면에 도전성 피막(10)을 형성하는 공정이 종료되고, 그 후에,도 3, 도 4에 나타낸 공정에 따라서 핀 모양 외부 단자(7)의 선단을 다른 전자 디바이스에 접속한다.
그런데, 핀 모양 외부 단자(7)의 선단을 밀봉 수지막(9)으로부터 노출하는 방법으로서는 다음과 같은 공정을 채용해도 좋다.
우선, 도 10a에 나타내는 것 같은 구조로 한 후에, 도 12a에 나타내는 것처럼, 핀 모양 접속 단자(7)의 선단 위의 밀봉 수지막(9)을 02또는 CF4, 또는 산소 함유 가스 등의 플라즈마(18)에 노출해서 제거한다. 이 경우, 핀 모양 접속 단자(7)의 선단에 플라즈마(18)를 공급하기 위한 개구(19a)를 갖는 절연성 또는 금속성의 플레이트(19)를 반도체 회로 장치(1)와 플라즈마(18)의 사이에 개재시켜서, 핀 모양 접속 단자(7) 선단 이외의 밀봉 수지막(9)을 플라즈마로부터 차단한다.
이것에 의해, 도 12b에 나타내는 것처럼, 핀 모양 접속 단자(7) 중 선단 표면의 밀봉 수지막(9)만이 제거되어 그 선단을 선택적으로 노출시킨다. 그 후에, 도 11b와 동일하게 핀 모양 접속 단자(7)의 선단에 도전성 피막(10)을 형성한다.
거기에, 도 3, 도 4에 나타낸 공정에 따라서 핀 모양 외부 단자(7)를 도전성 피막(10)을 개재시켜 다른 전자 디바이스에 접속한다.
(제 4 실시예)
본 실시예에서는, BGA형 외부 단자 구조의 반도체 회로 장치와 기타 전자 디바이스의 접합에 대해서 설명한다.
우선, 도 13a에 나타낸 반도체 회로 장치(1)는, 도 5에 나타낸 것 같은 재배치 배선 패턴(6) 위에, 볼 모양 외부 단자(20)로서 땜납 볼을 접합하고 있다. 또한재배치 배선 패턴(6)은, 볼 모양 외부 단자(20)와의 접속 부분을 제외하고, 하지 커버막(3) 위에 형성되는 밀봉 수지막(9)에 의해서 덮여져 있다. 그 밀봉 수지막(9)의 재료는 제 1 실시예에 기재한 것과 동일한 재료를 채용한다.
그리고 나서, 도 13b에 나타내는 것처럼, 그 반도체 회로 장치(1)의 볼 모양 외부 단자(20)를, 제 1 실시예에서 설명한 전자 디바이스인 마더보드(11)의 단자(12)의 위에 접착성 도전수지(13a)를 개재시켜 싣는다. 그리고 반도체 회로 장치(1)와 마더보드(11)를 가열 분위기에 두어, 도 15에 나타낸 온도 프로파일에 따라서 가열한다.
우선, 마더보드(11)와 반도체 회로 장치(1)의 가열 온도를 실온으로부터 서서히 올리고 있어서, 유리 전이 온도 Tg를 통과점으로 하여 볼 모양 외부 단자(20)의 융점으로 될 때까지 상승시킨다. 이것에 의해, 도 14a에 나타내는 것처럼, 밀봉 수지막(9)은 유동성을 갖게 되어, 서서히 볼 모양 외부 단자(20)의 표면으로 흐르기 시작한다.
게다가, 가열 온도를 볼 모양 외부 단자(20)의 융점보다 높게 상승시키면, 도 14b에 나타내는 것처럼, 볼 모양 외부 단자(20)와 도전성 수지층(13a)은 함께 용융해서 서로 접합함과 함께, 밀봉 수지막(9)은 게다가 자기 무게로 흘러서 마더보드(11)의 표면에까지 도달한다. 이것에 의해, 반도체 회로 장치(1)의 볼 모양 외부 단자(20)와 마더보드(11)의 단자(12)가 접속된다.
그 후에, 가열 온도를 실온까지 서서히 내려 가면, 그 온도 저하의 과정에서, 볼 모양 외부 단자(20)는 그 융점보다 내려간 시점에서 경화하고, 더구나 유리전이 온도보다 낮은 온도에서 밀봉 수지막(9)이 경화한다.
이것에 의해 반도체 회로 장치(1)의 마더보드(11)로의 장착이 종료한다.
그러한 BGA형 패키지의 반도체 회로 장치(1)에서도, 볼 모양 외부 단자(20)인 땜납 볼을 마더보드(11)의 단자(12)의 위에 접속하는 가열 공정에서, 외부 단자(20)의 주위에서 하지 커버막(3)과 재배치 배선 패턴(6)을 덮는 밀봉 수지막(9)이 자기 무게로 흘러서 볼 모양 외부 단자(20)와 단자(12)를 덮는다.
따라서, 볼 모양 외부 단자(20)와 단자(12)와의 접합 후에, 그 접합 부분과 볼 모양 외부 단자(20)와 단자(12)가 밀봉 수지막(9)에 의해 덮여지므로, 접합 부분과 볼 모양 외부 단자(20)와 단자(12)는 바깥 공기에 포함되는 가스와의 반응이 억제된다. 더구나 볼 모양 외부 단자(20) 등을 밀봉 수지막(9)에 의해 피복하는 처리는, 독립해서 있는 것이 아니여서 볼 모양 외부 단자(20)와 다른 단자(12)와의 접합 시에 동시에 행해지므로, 처리율(throughput)의 저하가 방지된다.
게다가, 반도체 회로 장치(1)와 마더보드(11)과의 접합 부분은 밀봉 수지막(9)에 의해 실질적으로 크게 되어, 외부로부터의 응력 집중에 견디는 것이 가능하게 되어 응집 파괴의 발생이 방지된다.
그러한 접합 부분을 밀봉 수지막(9)에 의해서 덮은 구조와, 종래와 같이 접합 부분을 노출시킨 구조를, 각각 가열 사이클 실험에 의해서 불량 발생 상태를 조사한 바, 도 16에 나타내는 것 같은 결과가 얻어졌다. 즉, 도 16에서, 반도체 장치의 위에 형성되는 밀봉 수지가 외부 단자의 다른 전자 디바이스와의 접합 부분을 덮지 않는 구조로 되어 있으므로, 접합 부분에 왜곡이 생겨 어느 수명을 초과한 때파괴가 생기기 쉬워진다. 이것에 대해서, 본 실시예에 의하면 종래의 구조에 비해서 불량 발생율이 개선되어 있는 것을 알 수 있다.
(제 5 실시예)
본 실시예에서는, LGA형 외부 단자 구조의 반도체 회로 장치와 기타 전자 디바이스의 접합에 대해서 설명한다.
도 17a에 나타내는 것과 같은 반도체 회로 장치(1)를 준비한다. 그 반도체 회로 장치(1)는, 도 5에 나타낸 것 같은 재배치 배선 패턴(6)을 갖고 있다. 재배치 배선 패턴(6)은, 외부 단자(6a)로 되는 다른 전자 디바이스와의 접속 부분을 제외하고 하지 커버막(3) 위의 밀봉 수지막(9)에 의해서 덮여져 있다. 그 밀봉수지막(9)의 재료는 제 1 실시예에 기재한 것과 동일한 재료를 채용한다. 또한, 외부 단자(6a)의 노출은, 예를 들면 도 12에 나타낸 것처럼 부분적으로 플라즈마를 공급하거나, 혹은 레이저를 조사하는 것에 의해서 행해진다.
그리고, 도 17b에 나타내는 것처럼, 반도체 회로 장치(1)의 외부 단자(6a)를, 제 1 실시예에서 설명한 전자 디바이스인 마더보드(11)의 단자(12)의 위에 접착성 도전 수지층(21)을 끼워서 맞춘다. 그리고, 반도체 회로 장치(1)와 마더보드(11)를 가열 분위기에 두어서 도 15에 나타낸 온도 프로파일에 따라서 가열한다.
우선, 마더보드(11)와 반도체 회로 장치(1)의 가열 온도를 실온으로부터 서서히 올려서, 유리 전이 온도 Tg를 통과점으로 하여 접착성 도전수지층(21)의 융점이 될 때까지 상승시킨다. 이것에 의해, 도 18a에 나타내는 것처럼, 밀봉수지막(9)은 유동성을 갖게 되어, 서서히 접착성 도전수지층(21)의 표면으로 흐르기 시작한다.
게다가, 가열 온도를 접착성 도전수지층(21)의 융점보다 높게 상승시키면, 도 18b에 나타내는 것처럼, 접착성 도전수지층(21)은 함께 용융해서 서로 접합함과 함께, 밀봉 수지막(9)은 자기 무게로 더욱 흘러서 마더보드(11)의 표면에까지 도달한다. 이것에 의해, 반도체 회로 장치(1)의 외부 단자(6a)와 마더보드(11)의 단자(12)가 접착성 도전수지층(21)을 통해서 접속된다.
그 후에, 가열 온도를 실온까지 서서히 내려 가면, 그 온도 저하의 과정에서, 접착성 도전수지층(21)은 그 융점보다 내려간 시점에서 경화하고, 또한 유리 전이 온도보다 낮은 온도에서 밀봉 수지막(9)이 경화한다.
이것에 의해 반도체 회로 장치(1)의 마더보드(11)로의 장착이 종료한다.
상기한 것처럼 LGA형 패키지의 반도체 회로 장치(1)에서도, 접착성 도전 수지층(21)을 마더보드(11)의 단자(12)와 반도체 회로 장치(1)의 외부 단자(6a)에 접속하는 가열 공정에서, 그 접속 부분의 주위의 밀봉 수지막(9)이 자기 무게로 흘러서 외부 단자(6a)와 단자(12)와 이들의 접속 부분을 덮는 것으로 된다.
따라서, 2개의 단자(6a, 12)의 접합 후에, 그 단자(6a, 12) 및 그 접합 부분이 밀봉 수지막(9)으로 덮여지므로, 단자(6a, 12) 및 접합 부분이 밖의 가스와 반응하는 것이 방지된다. 더구나, 밀봉 수지막(9)에 의한 단자(6a, 12)의 피복은 단자끼리를 접합할 때에 동시에 행해지므로, 처리율의 저하가 방지된다.
게다가, 단자(6a, 12)끼리의 접합 부분은 밀봉 수지막(9)에 의해 피복되어서외부로부터의 응력 집중에 견디는 것이 가능하게 된다.
(기타 실시예)
상기한 실시예에서는, 전자 디바이스로서 반도체 장치를 예로 들었지만, 프린트 기판, 마더보드, 기타의 전자 디바이스를 외부 단자로 접속하는 경우에도 동일하게 적용할 수 있다.
(부기 1)
기판 위에 형성되고 또 제 1 가열 온도에 의해서 용융해서 유동성을 갖는 밀봉 절연막과,
상기 기판 위에 형성되어서 제 1 가열 온도보다 높은 제 2 가열 온도에 의해 다른 전자 디바이스에 접속되고, 또 주위를 상기 밀봉 절연막으로 둘러싼 외부 단자를 갖는 것을 특징으로 하는 전자 디바이스.
(부기 2)
상기 기판은 반도체 소자가 형성된 반도체 기판인 것을 특징으로 하는 부기 1에 기재한 전자 디바이스. 또한, 상기 전자 디바이스는 반도체 장치이다.
(부기 3)
상기 밀봉 절연막은, 열가소성으로서 유리 전이 온도 이상의 온도에서 유동성을 갖고, 그 유리 전이 온도가 상기 외부 단자와 상기 다른 전자 디바이스와의 접속에 사용되는 도전성 접착제의 융점보다도 낮고, 또 그 유리 전이 온도 이하로 냉각한 후에 고화하는 수지 재료로 형성되는 것을 특징으로 하는 부기 1 또는 부기 2에 기재된 전자 디바이스.
(부기 4)
상기 외부 단자 중 상기 밀봉 절연막으로부터의 노출 부분은, 핀 모양, 볼 모양 또는 평면 모양인 것을 특징으로 하는 부기 1 내지 부기 3의 어느 하나에 기재된 전자 디바이스.
(부기 5)
상기 외부 단자에는, 상기 제 2 가열 온도의 융점을 갖는 도전성 접착막이 형성되어 있는 것을 특징으로 하는 부기 1 내지 부기 4의 어느 하나에 기재된 전자 디바이스.
(부기 6)
상기 도전성 접착막은, 땜납 또는 땜납 페이스트 또는 도전성 수지인 것을 특징으로 하는 부기 5에 기재된 전자 디바이스.
(부기 7)
상기 밀봉 절연막의 용융 온도는, 상기 땜납의 융점보다도 낮은 것을 특징으로 하는 부기 6에 기재된 전자 디바이스.
(부기 8)
상기 외부 단자와 상기 도전성 접착막 사이에는, 하지 금속막이 형성되어 있는 것을 특징으로 하는 부기 5에 기재된 전자 디바이스.
(부기 9)
상기 하지 금속막은, 상기 외부 단자 중 상기 도전성 접착막으로 덮여져 있지 않은 부분의 표면에도 형성되어 있는 것을 특징으로 하는 부기 8에 기재된 전자디바이스
(부기 10)
상기 외부 단자는, 상기 기판 위에 형성된 도전성 패드에 접속되어 있는 것을 특징으로 하는 부기 1 내지 부기 9의 어느 하나에 기재된 전자 디바이스.
(부기 11)
상기 기판 위에는 상기 외부 단자가 접속되는 배선 패턴이 형성되고, 그 배선 패턴 중 상기 외부 단자와의 접속부의 주위는 상기 밀봉 절연막으로 덮여져 있는 것을 특징으로 하는 부기 1 내지 부기 9의 어느 하나에 기재된 전자 디바이스.
(부기 12)
상기 밀봉 절연막과 상기 배선 패턴 사이에는, 비열가소성 절연막이 형성되어 있는 것을 특징으로 하는 부기 11에 기재된 전자 디바이스.
(부기 13)
상기 제 2 가열 온도는, 상기 제 1 가열 온도보다도 높은 것을 특징으로 하는 부기 1 내지 부기 12의 어느 하나에 기재된 전자 디바이스.
(부기 14)
상기 밀봉 절연막과 상기 기판 사이에는, 비열가소성 절연막이 형성되어 있는 것을 특징으로 하는 부기 1 내지 부기 13의 어느 하나에 기재된 전자 디바이스.
(부기 15)
기판 위에 외부 단자를 형성하는 공정과,
제 1 온도에서 용융해서 유동성을 갖는 밀봉 절연막을 상기 외부 단자의 일부를 노출해서 상기 기판 위에 형성하는 공정을 갖는 것을 특징으로 하는 전자 디바이스 밀봉 방법.
(부기 16)
상기 밀봉 절연막으로부터의 상기 외부 단자의 노출 부분에 도전성 접착막을 형성하는 공정을 더 갖는 것을 특징으로 하는 부기 15에 기재된 전자 디바이스 밀봉 방법.
(부기 17)
상기 밀봉 절연막을 형성하기 전 또는 후에, 상기 외부 단자 중 적어도 노출되는 부분에 하지 금속막을 형성하는 것을 특징으로 하는 부기 15 또는 부기 16에 기재된 전자 디바이스 밀봉 방법.
(부기 18)
상기 밀봉 절연막은, 회전 도포 방법에 의해서 상기 기판 위에 형성되는 것을 특징으로 하는 부기 15 내지 부기 17의 어느 하나에 기재된 전자 디바이스 밀봉 방법.
(부기 19)
상기 외부 단자는, 상기 기판 위에 상기 밀봉 절연막을 형성한 후에, 플라즈마 또는 용제에 의해서 상기 밀봉 절연막의 일부를 에칭함으로써 노출되는 것을 특징으로 하는 부기 15 내지 부기 17에 기재된 전자 디바이스 밀봉 방법.
(부기 20)
기판 위에 형성되고 또 제 1 가열 온도에 의해서 용융해서 유동성을 갖는 밀봉 절연막과, 상기 기판 위에 형성되고 또 주위를 상기 밀봉 절연막으로 둘러싼 제 1 외부 단자를 갖는 제 1 전자 디바이스와, 제 2 외부 단자를 갖는 제 2 전자 디바이스를 준비하고, 상기 제 1 외부 단자와 상기 제 2 외부 단자를 겹치는 공정과,
상기 제 1 및 제 2 전자 디바이스를 가열해서 상기 제 1 가열 온도까지 상승시키는 공정과,
상기 제 1 가열 온도보다도 높은 제 2 가열 온도에 의해서 상기 제 1 외부 단자와 상기 제 2 외부 단자를 접합함과 동시에, 상기 밀봉 절연막의 유동에 의해서 상기 밀봉 절연막에 의해 상기 제 1 외부 단자와 상기 제 2 외부 단자를 덮는 공정과,
상기 제 1 및 제 2 전자 디바이스를 상기 제 1 가열 온도보다 낮은 온도까지 냉각하는 공정을 갖는 것을 특징으로 하는 전자 디바이스 접속 방법.
(부기 21)
상기 제 1 전자 디바이스는, 반도체 회로 장치인 것을 특징으로 하는 부기 20에 기재된 전자 디바이스 접속 방법.
(부기 22)
상기 제 2 전자 디바이스는, 마더보드인 것을 특징으로 하는 부기 20 또는 부기 21에 기재된 전자 디바이스 접속 방법.
이상 기술한 것처럼 본 발명에 의하면, 외부 단자의 주위에 제 1 가열 온도에 의해 용융하여 유동성을 갖는 밀봉 절연막을 형성하고, 제 1 가열 온도보다도높은 제 2 가열 온도에 의해서 외부 단자를 다른 전자 디바이스에 접속하게 했으므로, 외부 단자를 다른 전자 디바이스에 접속할 때에, 밀봉 절연막(수지막)은 그 자기 무게에 의해서 흘러서 외부 단자를 덮게 된다.
그리고, 외부 단자의 접속을 종료하고 전자 디바이스가 냉각된 후에는, 밀봉 절연막은 경화하고, 외부 단자의 기계적 강도가 밀봉 수지막에 의해서 보강되므로, 밀봉 절연막은 외부 단자에 외부로부터 가해지는 응력을 완화해서 변형을 방지할 수 있으며, 또한 외부 가스와의 반응을 차단할 수 있다.

Claims (7)

  1. 기판 위에 형성되고 또 제 1 가열 온도에 의해서 용융해서 유동성을 갖는 밀봉 절연막과,
    상기 기판 위에 형성되어서 제 1 가열 온도보다 높은 제 2 가열 온도에 의해 다른 전자 디바이스에 접속되고, 또 주위를 상기 밀봉 절연막으로 둘러싼 외부 단자를 갖는 것을 특징으로 하는 전자 디바이스.
  2. 제 1 항에 있어서,
    상기 전자 디바이스는 반도체 장치이고, 상기 기판은 반도체 기판인 것을 특징으로 하는 전자 디바이스.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 외부 단자에는 상기 제 2 가열 온도의 융점을 갖는 도전성 접착막이 형성되어 있는 것을 특징으로 하는 전자 디바이스.
  4. 제 3 항에 있어서,
    상기 외부 단자와 상기 도전성 접착막 사이에는 하지 금속막이 형성되어 있는 것을 특징으로 하는 전자 디바이스.
  5. 기판 위에 외부 단자를 형성하는 공정과,
    제 1 온도에서 용융해서 유동성을 갖는 밀봉 절연막을 상기 외부 단자의 일부를 노출해서 상기 기판 위에 형성하는 공정을 갖는 것을 특징으로 하는 전자 디바이스 밀봉 방법.
  6. 제 5 항에 있어서,
    상기 밀봉 절연막으로부터의 상기 외부 단자의 노출 부분에 도전성 접착막을 형성하는 공정을 더 갖는 것을 특징으로 하는 전자 디바이스 밀봉 방법.
  7. 기판 위에 형성되고 또 제 1 가열 온도에 의해서 용융해서 유동성을 갖는 밀봉 절연막과, 상기 기판 위에 형성되고 또 주위를 상기 밀봉 절연막으로 둘러싼 제 1 외부 단자를 갖는 제 1 전자 디바이스와, 제 2 외부 단자를 갖는 제 2 전자 디바이스를 준비하고, 상기 제 1 외부단자와 상기 제 2 외부 단자를 겹치는 공정과,
    상기 제 1 및 제 2 전자 디바이스를 가열해서 상기 제 1 가열 온도까지 상승시키는 공정과,
    상기 제 1 가열 온도보다도 높은 제 2 가열 온도에 의해서 상기 제 1 외부 단자와 상기 제 2 외부 단자를 접합함과 동시에, 상기 밀봉 절연막의 유동에 의해서 상기 밀봉 절연막에 의해 상기 제 1 외부 단자와 상기 제 2 외부 단자를 덮는 공정과,
    상기 제 1 및 제 2 전자 디바이스를 상기 제 1 가열 온도보다 낮은 온도까지냉각하는 공정을 갖는 것을 특징으로 하는 전자 디바이스 접속 방법.
KR1020020015692A 2001-11-16 2002-03-22 전자 디바이스 및 전자 디바이스 밀봉 방법 및 전자디바이스 접속 방법 KR100718172B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2001-00351501 2001-11-16
JP2001351501A JP3875077B2 (ja) 2001-11-16 2001-11-16 電子デバイス及びデバイス接続方法

Publications (2)

Publication Number Publication Date
KR20030039986A true KR20030039986A (ko) 2003-05-22
KR100718172B1 KR100718172B1 (ko) 2007-05-15

Family

ID=19163809

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020015692A KR100718172B1 (ko) 2001-11-16 2002-03-22 전자 디바이스 및 전자 디바이스 밀봉 방법 및 전자디바이스 접속 방법

Country Status (4)

Country Link
US (1) US6909181B2 (ko)
JP (1) JP3875077B2 (ko)
KR (1) KR100718172B1 (ko)
TW (1) TW533507B (ko)

Families Citing this family (78)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8641913B2 (en) 2003-10-06 2014-02-04 Tessera, Inc. Fine pitch microcontacts and method for forming thereof
US7495179B2 (en) 2003-10-06 2009-02-24 Tessera, Inc. Components with posts and pads
US7709968B2 (en) 2003-12-30 2010-05-04 Tessera, Inc. Micro pin grid array with pin motion isolation
US8525314B2 (en) 2004-11-03 2013-09-03 Tessera, Inc. Stacked packaging improvements
JP4778444B2 (ja) * 2004-11-25 2011-09-21 日本電気株式会社 半導体装置及びその製造方法、配線基板及びその製造方法、半導体パッケージ並びに電子機器
US7687400B2 (en) * 2005-06-14 2010-03-30 John Trezza Side stacking apparatus and method
US7786592B2 (en) * 2005-06-14 2010-08-31 John Trezza Chip capacitive coupling
US20060278996A1 (en) * 2005-06-14 2006-12-14 John Trezza Active packaging
US8456015B2 (en) 2005-06-14 2013-06-04 Cufer Asset Ltd. L.L.C. Triaxial through-chip connection
US7851348B2 (en) * 2005-06-14 2010-12-14 Abhay Misra Routingless chip architecture
US7989958B2 (en) * 2005-06-14 2011-08-02 Cufer Assett Ltd. L.L.C. Patterned contact
US7838997B2 (en) * 2005-06-14 2010-11-23 John Trezza Remote chip attachment
US20060281303A1 (en) * 2005-06-14 2006-12-14 John Trezza Tack & fuse chip bonding
US7767493B2 (en) * 2005-06-14 2010-08-03 John Trezza Post & penetration interconnection
KR100699874B1 (ko) 2005-11-08 2007-03-28 삼성전자주식회사 삽입형 연결부를 갖는 비. 지. 에이 패키지 그 제조방법 및이를 포함하는 보드 구조
US8058101B2 (en) 2005-12-23 2011-11-15 Tessera, Inc. Microelectronic packages and methods therefor
US20070281460A1 (en) * 2006-06-06 2007-12-06 Cubic Wafer, Inc. Front-end processed wafer having through-chip connections
KR101350479B1 (ko) * 2007-02-12 2014-01-16 삼성전자주식회사 Ｄｒｍ 디바이스를 이용하여 ｄｒｍ 기능과 부가 기능을수행하기 위한 방법 및 그 시스템
US7670874B2 (en) * 2007-02-16 2010-03-02 John Trezza Plated pillar package formation
JP5629580B2 (ja) * 2007-09-28 2014-11-19 テッセラ，インコーポレイテッド 二重ポスト付きフリップチップ相互接続
US8293587B2 (en) * 2007-10-11 2012-10-23 International Business Machines Corporation Multilayer pillar for reduced stress interconnect and method of making same
TWI478257B (zh) 2009-08-06 2015-03-21 Htc Corp 封裝結構及封裝製程
US8330272B2 (en) 2010-07-08 2012-12-11 Tessera, Inc. Microelectronic packages with dual or multiple-etched flip-chip connectors
US9159708B2 (en) 2010-07-19 2015-10-13 Tessera, Inc. Stackable molded microelectronic packages with area array unit connectors
US8482111B2 (en) 2010-07-19 2013-07-09 Tessera, Inc. Stackable molded microelectronic packages
US8580607B2 (en) 2010-07-27 2013-11-12 Tessera, Inc. Microelectronic packages with nanoparticle joining
JP2012104557A (ja) * 2010-11-08 2012-05-31 Ngk Spark Plug Co Ltd 電子部品付き配線基板及びその製造方法
KR101075241B1 (ko) 2010-11-15 2011-11-01 테세라, 인코포레이티드 유전체 부재에 단자를 구비하는 마이크로전자 패키지
US8853558B2 (en) 2010-12-10 2014-10-07 Tessera, Inc. Interconnect structure
US20120146206A1 (en) 2010-12-13 2012-06-14 Tessera Research Llc Pin attachment
JP5123409B2 (ja) * 2011-03-30 2013-01-23 シャープ株式会社 配線基板付き太陽電池セルの製造方法および太陽電池モジュールの製造方法
US8618659B2 (en) 2011-05-03 2013-12-31 Tessera, Inc. Package-on-package assembly with wire bonds to encapsulation surface
KR101128063B1 (ko) 2011-05-03 2012-04-23 테세라, 인코포레이티드 캡슐화 층의 표면에 와이어 본드를 구비하는 패키지 적층형 어셈블리
JP2013004737A (ja) * 2011-06-16 2013-01-07 Shinko Electric Ind Co Ltd 半導体パッケージ
US9105483B2 (en) 2011-10-17 2015-08-11 Invensas Corporation Package-on-package assembly with wire bond vias
US8946757B2 (en) 2012-02-17 2015-02-03 Invensas Corporation Heat spreading substrate with embedded interconnects
US9349706B2 (en) 2012-02-24 2016-05-24 Invensas Corporation Method for package-on-package assembly with wire bonds to encapsulation surface
US8372741B1 (en) 2012-02-24 2013-02-12 Invensas Corporation Method for package-on-package assembly with wire bonds to encapsulation surface
US8835228B2 (en) 2012-05-22 2014-09-16 Invensas Corporation Substrate-less stackable package with wire-bond interconnect
US9391008B2 (en) 2012-07-31 2016-07-12 Invensas Corporation Reconstituted wafer-level package DRAM
US9502390B2 (en) 2012-08-03 2016-11-22 Invensas Corporation BVA interposer
US8975738B2 (en) 2012-11-12 2015-03-10 Invensas Corporation Structure for microelectronic packaging with terminals on dielectric mass
US8878353B2 (en) 2012-12-20 2014-11-04 Invensas Corporation Structure for microelectronic packaging with bond elements to encapsulation surface
US9136254B2 (en) 2013-02-01 2015-09-15 Invensas Corporation Microelectronic package having wire bond vias and stiffening layer
US8883563B1 (en) 2013-07-15 2014-11-11 Invensas Corporation Fabrication of microelectronic assemblies having stack terminals coupled by connectors extending through encapsulation
US9034696B2 (en) 2013-07-15 2015-05-19 Invensas Corporation Microelectronic assemblies having reinforcing collars on connectors extending through encapsulation
US9023691B2 (en) 2013-07-15 2015-05-05 Invensas Corporation Microelectronic assemblies with stack terminals coupled by connectors extending through encapsulation
US9167710B2 (en) 2013-08-07 2015-10-20 Invensas Corporation Embedded packaging with preformed vias
US9685365B2 (en) 2013-08-08 2017-06-20 Invensas Corporation Method of forming a wire bond having a free end
US20150076714A1 (en) 2013-09-16 2015-03-19 Invensas Corporation Microelectronic element with bond elements to encapsulation surface
US9082753B2 (en) 2013-11-12 2015-07-14 Invensas Corporation Severing bond wire by kinking and twisting
US9087815B2 (en) 2013-11-12 2015-07-21 Invensas Corporation Off substrate kinking of bond wire
US9379074B2 (en) 2013-11-22 2016-06-28 Invensas Corporation Die stacks with one or more bond via arrays of wire bond wires and with one or more arrays of bump interconnects
US9583456B2 (en) 2013-11-22 2017-02-28 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9263394B2 (en) 2013-11-22 2016-02-16 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
CN105830204B (zh) * 2013-12-17 2018-09-18 三菱电机株式会社 功率半导体模块
US9583411B2 (en) 2014-01-17 2017-02-28 Invensas Corporation Fine pitch BVA using reconstituted wafer with area array accessible for testing
US9214454B2 (en) 2014-03-31 2015-12-15 Invensas Corporation Batch process fabrication of package-on-package microelectronic assemblies
US10381326B2 (en) 2014-05-28 2019-08-13 Invensas Corporation Structure and method for integrated circuits packaging with increased density
US9646917B2 (en) 2014-05-29 2017-05-09 Invensas Corporation Low CTE component with wire bond interconnects
US9412714B2 (en) 2014-05-30 2016-08-09 Invensas Corporation Wire bond support structure and microelectronic package including wire bonds therefrom
US9735084B2 (en) 2014-12-11 2017-08-15 Invensas Corporation Bond via array for thermal conductivity
US9888579B2 (en) 2015-03-05 2018-02-06 Invensas Corporation Pressing of wire bond wire tips to provide bent-over tips
US9502372B1 (en) 2015-04-30 2016-11-22 Invensas Corporation Wafer-level packaging using wire bond wires in place of a redistribution layer
US9761554B2 (en) 2015-05-07 2017-09-12 Invensas Corporation Ball bonding metal wire bond wires to metal pads
US9633971B2 (en) 2015-07-10 2017-04-25 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
US10886250B2 (en) 2015-07-10 2021-01-05 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
US10490528B2 (en) 2015-10-12 2019-11-26 Invensas Corporation Embedded wire bond wires
US9490222B1 (en) 2015-10-12 2016-11-08 Invensas Corporation Wire bond wires for interference shielding
US10332854B2 (en) 2015-10-23 2019-06-25 Invensas Corporation Anchoring structure of fine pitch bva
US10181457B2 (en) 2015-10-26 2019-01-15 Invensas Corporation Microelectronic package for wafer-level chip scale packaging with fan-out
US9911718B2 (en) 2015-11-17 2018-03-06 Invensas Corporation ‘RDL-First’ packaged microelectronic device for a package-on-package device
US9659848B1 (en) 2015-11-18 2017-05-23 Invensas Corporation Stiffened wires for offset BVA
US9984992B2 (en) 2015-12-30 2018-05-29 Invensas Corporation Embedded wire bond wires for vertical integration with separate surface mount and wire bond mounting surfaces
US9935075B2 (en) 2016-07-29 2018-04-03 Invensas Corporation Wire bonding method and apparatus for electromagnetic interference shielding
TWI822659B (zh) 2016-10-27 2023-11-21 美商艾德亞半導體科技有限責任公司 用於低溫接合的結構和方法
US10299368B2 (en) 2016-12-21 2019-05-21 Invensas Corporation Surface integrated waveguides and circuit structures therefor
JP7251951B2 (ja) * 2018-11-13 2023-04-04 新光電気工業株式会社 半導体装置及び半導体装置の製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0776207B2 (ja) * 1988-01-29 1995-08-16 三建化工株式会社 新規なフッ素含有ペルオキシジカーボネート
JPH06104311A (ja) * 1992-09-18 1994-04-15 Fujitsu Ltd フリップチップおよびフリップチップの封止方法
US5508561A (en) * 1993-11-15 1996-04-16 Nec Corporation Apparatus for forming a double-bump structure used for flip-chip mounting
JPH1197467A (ja) * 1997-07-25 1999-04-09 Nitto Denko Corp 半導体装置の製法
KR100291512B1 (ko) * 1998-11-26 2001-11-05 박종섭 반도체 소자의 게이트 전극 형성방법
US6528890B1 (en) * 1998-12-01 2003-03-04 Micron Technology, Inc. Circuit, method of adhering an integrated circuit device to a substrate, and method of forming a circuit
JP3056192B1 (ja) * 1999-01-18 2000-06-26 富山日本電気株式会社 電極パッド上にバンプを形成したソルダーレジスト層付実装基板の製造方法
JP2000228412A (ja) * 1999-02-05 2000-08-15 Sanyo Electric Co Ltd 半導体装置の製造方法
TW444288B (en) * 1999-01-27 2001-07-01 Shinko Electric Ind Co Semiconductor wafer and semiconductor device provided with columnar electrodes and methods of producing the wafer and device
JP3597754B2 (ja) * 2000-04-24 2004-12-08 Ｎｅｃエレクトロニクス株式会社 半導体装置及びその製造方法
JP4609617B2 (ja) * 2000-08-01 2011-01-12 日本電気株式会社 半導体装置の実装方法及び実装構造体
US6413851B1 (en) * 2001-06-12 2002-07-02 Advanced Interconnect Technology, Ltd. Method of fabrication of barrier cap for under bump metal
US6794751B2 (en) * 2001-06-29 2004-09-21 Intel Corporation Multi-purpose planarizing/back-grind/pre-underfill arrangements for bumped wafers and dies

Also Published As

Publication number Publication date
KR100718172B1 (ko) 2007-05-15
TW533507B (en) 2003-05-21
US6909181B2 (en) 2005-06-21
US20030094700A1 (en) 2003-05-22
JP2003152002A (ja) 2003-05-23
JP3875077B2 (ja) 2007-01-31

Similar Documents

Publication Publication Date Title
KR100718172B1 (ko) 전자 디바이스 및 전자 디바이스 밀봉 방법 및 전자디바이스 접속 방법
KR101193416B1 (ko) 3차원 실장 반도체 장치 및 그의 제조 방법
TWI316749B (en) Semiconductor package and fabrication method thereof
JP5085932B2 (ja) 実装体及びその製造方法
JPH065760A (ja) 表面実装型半導体装置用パッケージリード
JP2003500832A (ja) 高密度電子パッケージ及びその製造方法
JPH1116933A (ja) 金属バンプを有する回路基板の製造方法及びこの回路基板を利用した半導体チップパッケージの製造方法
JP2006302929A (ja) 電子部品接続用突起電極とそれを用いた電子部品実装体およびそれらの製造方法
JP2000323516A (ja) 配線基板の製造方法及び配線基板及び半導体装置
JP2003007921A (ja) 回路装置およびその製造方法
KR100644977B1 (ko) 회로 장치의 제조 방법
US7719853B2 (en) Electrically connecting terminal structure of circuit board and manufacturing method thereof
KR20020096968A (ko) 회로 장치의 제조 방법
JP2003007917A (ja) 回路装置の製造方法
JPH0864635A (ja) 半導体装置
US8168525B2 (en) Electronic part mounting board and method of mounting the same
JP2006203096A (ja) 実装体およびその製造方法
KR101776305B1 (ko) 인쇄회로기판 및 그의 제조 방법
JP4033090B2 (ja) 半導体装置用テープキャリアの製造方法
JPS63174337A (ja) 半田バンプの形成方法
US10588214B2 (en) Stacked structure and method for manufacturing the same
JP2000294675A (ja) チップキャリア及び半導体装置並びにチップキャリアの製造方法
JP2000340594A (ja) 転写バンプシートとその製造方法
TW478121B (en) Soft packaging structure and method for making the same
JP3391996B2 (ja) 半導体パッケージの製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130502

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140418

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150416

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160419

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee