CN112331619B - 一种重力磁感应芯片侧装结构及提升侧装良率的方法 - Google Patents
一种重力磁感应芯片侧装结构及提升侧装良率的方法 Download PDFInfo
- Publication number
- CN112331619B CN112331619B CN202011221343.2A CN202011221343A CN112331619B CN 112331619 B CN112331619 B CN 112331619B CN 202011221343 A CN202011221343 A CN 202011221343A CN 112331619 B CN112331619 B CN 112331619B
- Authority
- CN
- China
- Prior art keywords
- mounting
- chip
- solder paste
- magnetic induction
- substrate bonding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 29
- 230000005484 gravity Effects 0.000 title claims abstract description 27
- 230000006698 induction Effects 0.000 title claims abstract description 27
- 229910000679 solder Inorganic materials 0.000 claims abstract description 86
- 239000000758 substrate Substances 0.000 claims abstract description 83
- 239000003292 glue Substances 0.000 claims abstract description 31
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims abstract description 28
- 238000005476 soldering Methods 0.000 claims abstract description 21
- 239000000843 powder Substances 0.000 claims abstract description 10
- 238000010992 reflux Methods 0.000 claims abstract description 8
- 238000007650 screen-printing Methods 0.000 claims abstract description 8
- 230000001680 brushing effect Effects 0.000 claims abstract description 4
- 238000007639 printing Methods 0.000 claims description 39
- 229910000831 Steel Inorganic materials 0.000 claims description 34
- 239000010959 steel Substances 0.000 claims description 34
- 230000004907 flux Effects 0.000 claims description 13
- 238000010438 heat treatment Methods 0.000 claims description 4
- 239000011324 bead Substances 0.000 claims description 2
- 238000004519 manufacturing process Methods 0.000 abstract description 6
- 238000011179 visual inspection Methods 0.000 abstract description 5
- 238000010586 diagram Methods 0.000 description 5
- 230000008602 contraction Effects 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 238000003466 welding Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000010330 laser marking Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000007649 pad printing Methods 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 238000010008 shearing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
本发明涉及基板侧装方法技术领域，且公开了一种重力磁感应芯片侧装结构及其提升侧装良率的方法，所述方法包括：S1、基板焊盘刷锡膏；S2、一次回流；S3、锡球压平；S4、助焊剂漏印；S5、芯片贴装区划胶；S6、侧装芯片；S7、二次回流，完成侧装，获得重力磁感应芯片侧装结构。本发明在使用时，在基板焊盘上先生成一定厚度的锡层，来保证芯片bump与基板焊盘的有效接触，然后助焊剂漏印、划胶、贴装芯片、回流焊，可以大大提升产品的良率；另外，该方案也使此工艺难度降低，无需频繁调试和目视检查锡量，生产效率得到提升，预先在基板焊盘上生成均匀厚度的锡层，保证芯片Bump与基板焊盘上的锡层均能有效接触。
Description
技术领域
本发明涉及基板侧装方法技术领域，尤其涉及一种重力磁感应芯片侧装结构及提升侧装良率的方法。
背景技术
倒片封装(Flip chip die bump)通过钢网印刷的锡膏与基板焊盘(Bond pad)回流焊互联，采用该工艺制成的基板Pad设计尺寸150um*90um，焊盘之间间隙是80um，一般SMTPad间距为140um，该产品已超出SMT Pad设计最小尺寸，钢网开窗设计很难以把握尺度：钢网下锡过少容易导致虚焊，下锡过多容易导致桥接，基板和钢网涨缩不一致，下锡偏移导致虚焊。故在实际生产过程中，锡量由钢网开窗设计、印刷参数、钢网涨缩、基板加工精度等多种因素决定，加工不稳定，机台生产效率低，产品良率偏低，不适合大规模量产，主要存在桥接、锡量不足、印刷偏移这三种下锡不稳定现象。
发明内容
本发明的目的在于提供一种重力磁感应芯片侧装结构及提升侧装良率的方法，以解决上述技术问题。
一种重力磁感应芯片侧装结构提升侧装良率的方法，包括以下步骤：
S1、基板焊盘刷锡膏：在选定并检测后的基板焊盘上安装固定基板，并在基板焊盘的顶部印刷第一锡膏层；
S2、一次回流：在固定基板整条印刷完成后，通过回流焊将S1中印刷的第一锡膏层形成锡球，且锡球覆盖整个基板焊盘；
S3、锡球压平：采用压平设备将基板焊盘上的锡球压平，形成第二锡膏层且使的多个基板焊盘之间无锡桥接；
S4、助焊剂漏印：在压平的第二锡膏层的顶部漏印助焊剂层，助焊剂层覆盖整个第二锡膏层顶部；
S5、芯片贴装区划胶：选用耐高温胶水，并与第一锡膏层一起回流焊在固定基板上形成胶水层；
S6、侧装芯片：选用具有90°翻转功能的芯片安装设备，控制芯片安装设备将侧装芯片安装到胶水层处，贴装时芯片bump与基板焊盘一一对应精准贴合，贴合位置精度＜10um；
S7、二次回流：通过二次回流操作，将第二锡膏层与芯片Bump在Reflow加热的作用下，形成互联，完成侧装，获得重力磁感应芯片侧装结构。
本发明进一步的改进在于：步骤S1中基板的设计尺寸为150um*90um。
本发明进一步的改进在于：步骤S1中采用第一印刷钢网在基板焊盘的顶部印刷第一锡膏层。
本发明进一步的改进在于：所述第一印刷钢网的厚度定制为46um，钢网开窗尺寸为160um*80um。
本发明进一步的改进在于：步骤S4中通过第二印刷钢网漏印助焊剂层；所述第二印刷钢网的厚度为30um，钢网开窗尺寸120um*80um。
本发明进一步的改进在于：步骤S7中二次回流的回流峰值为255±5℃，回流时间为70±5秒。
本发明进一步的改进在于：第一锡膏层选用6号粉锡膏，最大锡珠尺寸20um；第一锡膏层的厚度均值为70um。
本发明进一步的改进在于：第二锡膏层超出基板焊盘单边5um以内。
本发明进一步的改进在于：锡球锡高为60um。
一种重力磁感应芯片侧装结构，由所述的重力磁感应芯片侧装结构提升侧装良率的方法制备而成。
与现有技术相比，本发明的有益效果是：
(1)本发明在使用时，在基板焊盘上先生成一定厚度的锡层，来保证芯片bump与基板焊盘的有效接触，然后助焊剂漏印、划胶、贴装芯片、回流焊，可以大大提升产品的良率；另外，该方案也使此工艺难度降低，无需频繁调试和目视检查锡量，生产效率得到提升。
(2)本发明在使用时，预先在基板焊盘上生成均匀厚度的锡层，根据芯片bump的尺寸及bump下沿到侧装芯片，保证芯片Bump与基板焊盘上的锡层均能有效接触，主要解决产品本身由于基板pad间隙太小导致SMT刷锡膏不稳定的问题。
附图说明
构成本申请的一部分的说明书附图用来提供对本发明的进一步理解，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：
图1为本发明的操作流程图；
图2为本发明中固定基板与基板焊盘的连接结构示意图；
图3为本发明中固定基板与第一印刷钢网的位置示意图；
图4为本发明中基板pad印刷锡膏的示意图；
图5为本发明中锡膏回流成球锡球示意图；
图6为本发明中锡球压平结构示意图；
图7为本发明中第二印刷钢网与固定基板的位置示意图；
图8为本发明中Bond pad焊接剂印刷示意图；
图9为本发明中芯片侧装位置划胶图；
图10为本发明中芯片侧装图；
图11为本发明中芯片bump回流焊后结构示意图。
图中：1、基板焊盘(基板Bond pad)；2、固定基板；3、第一印刷钢网；4、第一锡膏层；5、锡球(Solder ball)；6、第二锡膏层；7、第二印刷钢网；8、助焊剂层；9、胶水层；10、侧装芯片；11、芯片bump。
具体实施方式
下面将参考附图并结合实施例来详细说明本发明。需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。
以下详细说明均是示例性的说明，旨在对本发明提供进一步的详细说明。除非另有指明，本发明所采用的所有技术术语与本申请所属领域的一般技术人员的通常理解的含义相同。本发明所使用的术语仅是为了描述具体实施方式，而并非意图限制根据本发明的示例性实施方式。
实施例1
如图1-10所示，一种重力磁感应芯片侧装结构提升侧装良率的方法，该重力磁感应芯片侧装结构包括基板焊盘1、固定基板2、第一印刷钢网3、第一锡膏层4、锡球5、第二锡膏层6、第二印刷钢网7、助焊剂层8、胶水层9、侧装芯片10和芯片bump11，固定基板2安装在基板焊盘1的顶部，且第一锡膏层4和第一印刷钢网3设置在固定基板2的顶部；
第一锡膏层4经过回流焊在基板焊盘1上形成锡球5，第二印刷钢网7设置在锡球5的顶部，固定基板2的顶部涂覆有胶水层9，侧装芯片10安装在胶水层9的顶部，侧装芯片10的外部设置有包裹整个侧装芯片10的芯片bump11，锡球5经过压平后形成第二锡膏层6，且第二锡膏层6上漏印助焊剂层8。
固定基板2上的基板焊盘1首先通过第一印刷钢网3印刷第一锡膏层4，然后第一锡膏层4经过一遍回流焊，在基板焊盘1形成锡球5，锡球5经过压平工艺形成均匀厚度的第二锡膏层6；然后选用定制的第二印刷钢网7，然后在整条基板焊盘1上的第二锡膏层6漏印助焊剂8，然后固定整条固定基板2，在侧装芯片10的预定贴装位置划上胶水层9，胶水层9起到固定侧装芯片10的作用；最后一步，通过设备精准贴装，将侧装芯片10翻转90°，侧装芯片10侧面与胶水层9贴合在一起，同时芯片Bump11与压平的第二锡膏层6有效接触，在Reflow加热的作用下，第二锡膏层6与芯片Bump11形成互联，助焊剂层8起到促进焊接互联的作用。
一种重力磁感应芯片侧装结构提升侧装良率的方法，包括以下步骤：
S1、基板焊盘刷锡膏：选取设计尺寸为150um*90um的基板，在选定并检测后的基板焊盘1上安装需要的固定基板2，并在基板焊盘1的顶部印刷第一锡膏层4，第一印刷钢网3的厚度定制为46um，钢网开窗尺寸为160um*80um，第一锡膏层4选用6号粉锡膏最大锡珠尺寸20um，印刷下锡量可以保证，第一锡膏层4的厚度均值约70um，印刷后需要进行检验，保证印刷无桥连，无偏移，无少锡问题，具体印刷情况如图3和图4所示；
S2、一次回流：在固定基板2整条印刷完成后，通过回流焊将S1中印刷的第一锡膏层4形成锡球5，且锡球5覆盖整个基板焊盘1，锡高约60um，锡覆盖整个基板焊盘1，具体情况如图5所示；
S2、锡球压平：选择合适的压平设备，先将压平设备设置合适的压合参数，然后控制压平设备将基板焊盘1上的锡球5压平至46um，形成第二锡膏层6且使的多个基板焊盘1之间无锡桥接，第二锡膏层6超出基板焊盘1单边5um以内，经过压平后，整条固定基板2需要经过一遍自动光学检测，把有基板焊盘1与第二锡膏层6之间桥接的或是第二锡膏层6超出基板焊盘1单边5um的单元，并自动进行雷射标记，侧装设备会识别且不会点胶水层9和贴装侧装芯片10，如图6所示；
S4、助焊剂漏印：在压平的第二锡膏层6的顶部漏印助焊剂层8，助焊剂层8覆盖整个第二锡膏层6，此过程中，选用定制的第二印刷钢网7，第二印刷钢网7的厚度定制为30um，钢网开窗尺寸120um*80um，漏印助焊剂层覆盖整个第二锡膏层6，助焊剂层8漏印不足REJ，如图7和图8所示；
S5、芯片贴装区划胶：选用耐高温胶水，并与第一锡膏层4一起回流焊在固定基板2上形成胶水层9，胶水层9设置为三个dot胶水区，划胶目的是黏住侧装芯片10，所选的这款胶水可与第一锡膏层4过一起回流焊，可以承受260℃回流焊高温，高热/湿剪切强度，在固定基板2上附着性好，作业出胶稳定，胶水不易扩散，适合芯片侧装产品使用；侧装芯片10侧面宽度是250um，三和dot胶水区直径均值为103um，位置设置在侧装芯片10中心位置，且划胶量符合规格，具体情况如图9所示；
S6、侧装芯片：选用具有90°翻转功能的芯片安装设备，控制芯片安装设备将侧装芯片10安装到胶水层9处，Fliptool是指设备翻转臂的捡拾吸嘴，Pptool是指设备贴装臂的吸嘴，贴装臂吸嘴能精准吸住侧装芯片10的侧面，芯片bump11由正面朝上变为侧面超左，贴装时芯片bump11与基板焊盘1一一对应精准贴合，贴合位置精度＜10um；
S7、二次回流：通过二次回流操作，将第二锡膏层6与芯片Bump11在Reflow加热的作用下，形成互联，即制得产品，产品经过三光机目检，剔除次品，流通至封装下工序继续加工，步骤7中二次回流的回流峰值标准为255±5℃，回流时间标准为70±5秒，完成回流焊接后的重力磁感应芯片侧装结构如图11所示，制成的产品经过三光机目检，剔除次品，流通至封装下工序继续加工。
本发明在使用时，在基板焊盘1上先生成一定厚度的锡层，来保证芯片bump11与基板焊盘1的有效接触，然后助焊剂漏印、划胶、贴装芯片、回流焊，可以大大提升产品的良率；另外，该方案也使此工艺难度降低，无需频繁调试和目视检查锡量，生产效率得到提升；预先在基板焊盘1上生成均匀厚度的锡层，根据芯片bump11的尺寸及bump下沿到侧装芯片10，保证芯片Bump11与基板焊盘1上的锡层均能有效接触，主要解决产品本身由于基板pad间隙太小导致SMT刷锡膏不稳定的问题。
实施例2
一种重力磁感应芯片侧装结构，由实施例1一种重力磁感应芯片侧装结构提升侧装良率的方法制备而成。
由技术常识可知，本发明可以通过其它的不脱离其精神实质或必要特征的实施方案来实现。因此，上述公开的实施方案，就各方面而言，都只是举例说明，并不是仅有的。所有在本发明范围内或在等同于本发明的范围内的改变均被本发明包含。
Claims (10)
1.一种重力磁感应芯片侧装结构提升侧装良率的方法，其特征在于，包括以下步骤：
S1、基板焊盘刷锡膏：在选定并检测后的基板焊盘(1)上安装固定基板(2)，并在基板焊盘(1)的顶部印刷第一锡膏层(4)；
S2、一次回流：在固定基板(2)整条印刷完成后，通过回流焊将S1中印刷的第一锡膏层(4)形成锡球(5)，且锡球(5)覆盖整个基板焊盘(1)；
S3、锡球压平：采用压平设备将基板焊盘(1)上的锡球(5)压平，形成第二锡膏层(6)且使的多个基板焊盘(1)之间无锡桥接；
S4、助焊剂漏印：在压平的第二锡膏层(6)的顶部漏印助焊剂层(8)，助焊剂层(8)覆盖整个第二锡膏层(6)顶部；
S5、芯片贴装区划胶：选用耐高温胶水，并与第一锡膏层(4)一起回流焊在固定基板(2)上形成胶水层(9)；
S6、侧装芯片：选用具有90°翻转功能的芯片安装设备，控制芯片安装设备将侧装芯片(10)安装到胶水层(9)处，贴装时芯片bump(11)与基板焊盘(1)一一对应精准贴合，贴合位置精度＜10um；
S7、二次回流：通过二次回流操作，将第二锡膏层(6)与芯片Bump(11)在Reflow加热的作用下，形成互联，完成侧装，获得重力磁感应芯片侧装结构。
2.根据权利要求1所述的一种重力磁感应芯片侧装结构提升侧装良率的方法，其特征在于，步骤S1中基板的设计尺寸为150um*90um。
3.根据权利要求1所述的一种重力磁感应芯片侧装结构提升侧装良率的方法，其特征在于，步骤S1中采用第一印刷钢网(3)在基板焊盘(1)的顶部印刷第一锡膏层(4)。
4.根据权利要求3所述的一种重力磁感应芯片侧装结构提升侧装良率的方法，其特征在于，所述第一印刷钢网(3)的厚度定制为46um，钢网开窗尺寸为160um*80um。
5.根据权利要求1所述的一种重力磁感应芯片侧装结构提升侧装良率的方法，其特征在于，步骤S4中通过第二印刷钢网(7)漏印助焊剂层(8)；所述第二印刷钢网(7)的厚度为30um，钢网开窗尺寸120um*80um。
6.根据权利要求1所述的一种重力磁感应芯片侧装结构提升侧装良率的方法，其特征在于，步骤S7中二次回流的回流峰值为255±5℃，回流时间为70±5秒。
7.根据权利要求1所述的一种重力磁感应芯片侧装结构提升侧装良率的方法，其特征在于，第一锡膏层(4)选用6号粉锡膏，最大锡珠尺寸20um；第一锡膏层(4)的厚度均值为70um。
8.根据权利要求1所述的一种重力磁感应芯片侧装结构提升侧装良率的方法，其特征在于，第二锡膏层(6)超出基板焊盘(1)单边5um以内。
9.根据权利要求1所述的一种重力磁感应芯片侧装结构提升侧装良率的方法，其特征在于，锡球(5)锡高为60um。
10.一种重力磁感应芯片侧装结构，其特征在于，由权利要求1至9中任一项所述的重力磁感应芯片侧装结构提升侧装良率的方法制备而成。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011221343.2A CN112331619B (zh) | 2020-11-04 | 2020-11-04 | 一种重力磁感应芯片侧装结构及提升侧装良率的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011221343.2A CN112331619B (zh) | 2020-11-04 | 2020-11-04 | 一种重力磁感应芯片侧装结构及提升侧装良率的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112331619A CN112331619A (zh) | 2021-02-05 |
| CN112331619B true CN112331619B (zh) | 2023-08-15 |
Family
ID=74315856
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011221343.2A Active CN112331619B (zh) | 2020-11-04 | 2020-11-04 | 一种重力磁感应芯片侧装结构及提升侧装良率的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112331619B (zh) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113130714B (zh) * | 2021-04-13 | 2022-10-14 | 东莞市中麒光电技术有限公司 | 一种led器件返修方法 |
| CN113438825A (zh) * | 2021-06-30 | 2021-09-24 | 江西省兆驰光电有限公司 | 一种smt贴片方法及led封装器件 |
| CN113695695A (zh) * | 2021-09-27 | 2021-11-26 | 东莞市大为新材料技术有限公司 | 用于半导体芯片焊接锡膏的方法 |
| CN116321796A (zh) * | 2023-01-12 | 2023-06-23 | 成都电科星拓科技有限公司 | 一种lga底面锡膏印刷助焊的封装装置及工艺 |
| CN116487276B (zh) * | 2023-04-26 | 2024-02-23 | 珠海妙存科技有限公司 | 一种芯片及其制作方法、半导体器件 |
| CN117239046A (zh) * | 2023-10-09 | 2023-12-15 | 旭显未来(北京)科技有限公司 | Micro–LED的固晶方法及显示基板 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1387253A (zh) * | 2002-06-06 | 2002-12-25 | 威盛电子股份有限公司 | 高密度集成电路构装结构及其方法 |
| CN104599978A (zh) * | 2014-12-31 | 2015-05-06 | 广州兴森快捷电路科技有限公司 | 一种在倒装芯片基板上小间距之间制备高凸点锡球的制备方法 |
| CN109310012A (zh) * | 2018-07-19 | 2019-02-05 | 广州市建筑科学研究院有限公司 | 一种钢网及使用该钢网的手工回流焊接方法 |
| CN110289340A (zh) * | 2019-05-09 | 2019-09-27 | 无锡光磊电子科技有限公司 | 倒装led芯片焊盘及其制备方法 |
-
2020
- 2020-11-04 CN CN202011221343.2A patent/CN112331619B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1387253A (zh) * | 2002-06-06 | 2002-12-25 | 威盛电子股份有限公司 | 高密度集成电路构装结构及其方法 |
| CN104599978A (zh) * | 2014-12-31 | 2015-05-06 | 广州兴森快捷电路科技有限公司 | 一种在倒装芯片基板上小间距之间制备高凸点锡球的制备方法 |
| CN109310012A (zh) * | 2018-07-19 | 2019-02-05 | 广州市建筑科学研究院有限公司 | 一种钢网及使用该钢网的手工回流焊接方法 |
| CN110289340A (zh) * | 2019-05-09 | 2019-09-27 | 无锡光磊电子科技有限公司 | 倒装led芯片焊盘及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112331619A (zh) | 2021-02-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN112331619B (zh) | 一种重力磁感应芯片侧装结构及提升侧装良率的方法 | |
| US6137183A (en) | Flip chip mounting method and semiconductor apparatus manufactured by the method | |
| US5813115A (en) | Method of mounting a semiconductor chip on a wiring substrate | |
| CN101252093B (zh) | 电子元件和电子装置的制造方法、电子元件以及电子装置 | |
| EP0845807B1 (en) | Method and tool for making an electronic circuit having uniform solder residues after solder paste transfer | |
| US8046911B2 (en) | Method for mounting electronic component on substrate and method for forming solder surface | |
| WO2021007949A1 (zh) | 一种提高igbt模块端子焊接强度的工艺方法 | |
| JPS6312142A (ja) | はんだ継手の形状の制御方法 | |
| CN111883502B (zh) | 焊料微凸点阵列制备方法 | |
| CN100377323C (zh) | 一种无引脚封装类器件的返修方法 | |
| CN115206816A (zh) | 一种采用加热板加热焊接芯片的方法 | |
| CN212519549U (zh) | 一种提升qfn封装e-pad焊接品质的结构 | |
| CN110739228B (zh) | 一种快速贴装bga芯片的方法 | |
| CN113394241B (zh) | 一种精准稳定的芯片巨量转移方法 | |
| US6258622B1 (en) | Flip clip bonding leadframe-type packaging method for integrated circuit device and a device formed by the packaging method | |
| CN113066786A (zh) | Led集成封装激光焊接方法 | |
| CN215869454U (zh) | 一种led支架 | |
| JP2000232119A (ja) | 半導体チップの接続部材及びその製造方法とその接続部材を用いた半導体チップの接続方法 | |
| TW392259B (en) | Bump bonder | |
| CN215919413U (zh) | 一种激光锡箔焊接装置 | |
| CN217544614U (zh) | 一种高光效led的制作设备 | |
| CN217468431U (zh) | 一种可以改变焊盘的发光芯片封装结构 | |
| EP4300593A1 (en) | Welding method for photovoltaic cell and photovoltaic module | |
| CN117727839A (zh) | 一种基板坏点修复方法及修复装置 | |
| JPH03196650A (ja) | フリップチップボンディング方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |