CN111599704B - 一种集成电路凸点的构建方法 - Google Patents

一种集成电路凸点的构建方法 Download PDF

Info

Publication number
CN111599704B
CN111599704B CN202010483446.XA CN202010483446A CN111599704B CN 111599704 B CN111599704 B CN 111599704B CN 202010483446 A CN202010483446 A CN 202010483446A CN 111599704 B CN111599704 B CN 111599704B
Authority
CN
China
Prior art keywords
integrated circuit
metal film
bump
bump metal
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn - After Issue
Application number
CN202010483446.XA
Other languages
English (en)
Other versions
CN111599704A (zh
Inventor
陈小云
马慷慨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Meiketai Technology Co ltd
Original Assignee
Shenzhen Meiketai Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Meiketai Technology Co ltd filed Critical Shenzhen Meiketai Technology Co ltd
Priority to CN202010483446.XA priority Critical patent/CN111599704B/zh
Publication of CN111599704A publication Critical patent/CN111599704A/zh
Application granted granted Critical
Publication of CN111599704B publication Critical patent/CN111599704B/zh
Withdrawn - After Issue legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

本发明公开了一种集成电路凸点的构建方法，包括集成电路准备步骤、凸点金属膜贴装步骤、凸点金属膜图形化步骤、凸点金属膜非功能的区域脱离步骤和焊接步骤。本发明的集成电路凸点的构建方法，具备凸点小间距，小尺寸加工能力，厚度适应范围广，制程简单，成型速度快，良率高，成本低等特点，可以满足集成电路小型化的趋势。

Description

一种集成电路凸点的构建方法
技术领域
本发明涉及一种集成电路凸点的构建方法。
背景技术
集成电路小型化的趋势体现在：1)产品间距越来越小；2)凸点尺寸和高度都往小型化发展；3)单位面积凸点数量越来越多；4)单位凸点的成本越来越低；5)制程良率要求越来越高。
目前集成电路凸点成型技术主要是以下四种：
(1)植球工艺(Sphere Ball Bumping)：请参阅图1，植球工艺包括基板准备步骤11、助焊剂涂覆步骤12、钢网放置步骤13、锡球放置步骤14和回流并清洗步骤15。
植球工艺的优点是：凸点尺寸均匀，可靠性好；
缺点是：球形凸点最小尺寸有限制，目前业界球体直径最小为60～80um；且植球需要特制的治具(tooling)。
(2)电镀凸点成型工艺(Plating Bumping)：请参阅图2，电镀凸点成型工艺包括基板准备步骤21、光敏胶涂覆步骤22、光敏胶层图形化步骤23、镀锡步骤24、光敏胶去除步骤25和回流步骤26。
电镀凸点成型工艺的优点是：可以做到最小的间距，可以实现3D产品的凸点构建，批量生产性好，成本低；
缺点是：选择性电镀，需要光刻胶或其他掩膜，产生较多液体污染物和固体污染物；单位厚度凸点需要较长时间，在需要较厚凸点时生产效率较低；对于大面积凸点成型，由于电流密度分布不均的问题，需要解决凸点高度一致性差的问题；不能电镀合金凸点，可靠性受限。
(3)锡膏印刷或打点工艺(Solder Paste Printing or Dispensing Process)：请参阅图3，锡膏印刷或打点工艺包括基板准备步骤31、钢网印刷步骤32、锡膏成型步骤33和回流并清洗步骤34。
锡膏印刷或打点工艺的优点是：印刷方式批量生产性好，成本低；凸点浆料打点的方式可灵活应对3D凸点成型；
缺点是：因为需要治具，印刷凸点最小尺寸受到钢网厚度的限制；凸点浆料打点的方式受到材料和设备的限制，尺寸和生产效率都有极限；印刷方式存在凸点尺寸不一致的问题。
(4)焊线金凸点工艺(Wire Bond Au Stud)：请参阅图4，焊线金凸点工艺采用超声焊接，优点是：一致性好，可靠性高；
缺点是：目前只能在晶圆上应用；生产效率相对较低，成本高。
发明内容
本发明的目的是克服现有技术的缺陷，提供一种集成电路凸点的构建方法，具备凸点小间距，小尺寸加工能力，厚度适应范围广，制程简单，成型速度快，良率高，成本低等特点，可以满足集成电路小型化的趋势。
实现上述目的的技术方案是：一种集成电路凸点的构建方法，包括以下步骤：
S1，集成电路准备步骤：集成电路上设置有若干焊盘；
S2，凸点金属膜贴装步骤：凸点金属膜包括从上至下依次设置的上保护层、凸点金属层、助焊层和下保护层，将所述凸点金属膜去除上保护层和下保护层后贴装在所述集成电路上，且所述助焊层紧贴在集成电路上；
S3，凸点金属膜图形化步骤：将贴装好的凸点金属膜通过局部去除，形成所需要的图形；
S4，凸点金属膜非功能的区域脱离步骤：通过人工或机械的方法将凸点金属膜非功能的区域整个区域脱离或者局部区域分区脱离；
S5，焊接步骤：通过回流焊或以温度曲线加热的方式将凸点金属层焊接至焊盘形成凸点。
上述的一种集成电路凸点的构建方法，其中，所述集成电路采用数字晶圆、光学晶圆、MEMS晶圆、PCB/FPCB有机基板线路板、陶瓷基板线路板或玻璃基板线路板。
上述的一种集成电路凸点的构建方法，步骤S2中，所述凸点金属层采用可焊纯金属或合金。
上述的一种集成电路凸点的构建方法，步骤S3中，形成的凸点金属膜的图形部分是实现电连接功能的部分，或者是实现机械连接功能的部分。
上述的一种集成电路凸点的构建方法，步骤S3中，凸点金属膜局部去除的方法包括光学切割，物理蚀刻或化学蚀刻；所述光学切割采用激光切割，所述物理蚀刻采用等离子蚀刻。
本发明的集成电路凸点的构建方法，具备凸点小间距，小尺寸加工能力，厚度适应范围广，制程简单，成型速度快，良率高，成本低等特点，可以满足集成电路小型化的趋势。
附图说明
图1为现有的植球工艺的流程图；
图2为现有的电镀凸点成型工艺的流程图；
图3为现有的锡膏印刷或打点工艺的流程图；
图4为现有的焊线金凸点工艺的流程图；
图5为本发明的集成电路凸点的构建方法的集成电路准备步骤的流程图；
图6为焊盘分布示意图。
具体实施方式
为了使本技术领域的技术人员能更好地理解本发明的技术方案，下面结合附图对其具体实施方式进行详细地说明：
请参阅图5，本发明的最佳实施例，一种集成电路凸点的构建方法，包括以下步骤：
S1，集成电路准备步骤：集成电路100上设置有若干焊盘101；集成电路100可以是但不限于数字晶圆、光学晶圆或MEMS晶圆，也可以是但不限于PCB/FPCB有机基板线路板、陶瓷基板线路板或玻璃基板线路板。
S2，凸点金属膜贴装步骤：凸点金属膜包括从上至下依次设置的上保护层、凸点金属层201、助焊层202和下保护层，将凸点金属膜去除上保护层和下保护层后贴装在集成电路100上，且助焊层202紧贴在集成电路100上；这样，助焊层202同集成电路100接触，实现一定的粘接固定功能；凸点金属层201在助焊层202之上；凸点金属层201可以是可焊纯金属或合金。凸点金属层201的厚度为20um。
S3，凸点金属膜图形化步骤：将贴装好的凸点金属膜通过激光切割方法进行局部去除A，形成所需要的图形；形成的凸点金属膜的图形部分是实现电连接功能的部分，或者是实现其他功能的部分，比如机械连接功能，热通路连接功能。凸点金属膜局部去除的方法包括但不限于光学切割(例如激光切割)，物理蚀刻(例如等离子蚀刻)或化学蚀刻。
S4，凸点金属膜非功能的区域脱离步骤：通过人工或机械的方法将凸点金属膜非功能的区域整个区域脱离或者局部区域分区脱离；脱离完成后，每个焊盘都有相应的助焊层201和凸点金属层202；
S5，焊接步骤：通过回流焊或以温度曲线加热的方式将凸点金属层202焊接至焊盘101形成凸点300。
本发明的集成电路凸点的构建方法，可应用于任何需要在焊盘上构建凸点的集成电路，这种集成电路可以是但不限于数字晶圆或光学晶圆或MEMS晶圆，也可以是但不限于PCB/FPCB有机基板线路板或陶瓷基板线路板或玻璃基板线路板。
一般工艺中，焊盘大小设计为焊料厚度的1.5倍，同时焊片大小也在激光切割的能力范围内，所以采用20um厚度焊片时，焊盘大小可以做到1.5x20um＝30um；根据激光切割的热影响区域，对于20um厚的焊片，需要预留大约20um的切割区域，在焊盘与焊盘之间需要20um+20um＝40um的间距。请参阅图6，本发明中，焊盘大小a可以做到1.5x20um，焊盘与焊盘之间的距离可以做到2x20um，所以得出焊盘间距b为70um。分别采用植球工艺、电镀凸点成型工艺、锡膏印刷工艺以及本实施例的集成电路凸点的构建方法进行凸点成型，所得能力对比见表1所示：
Figure BDA0002517974830000051
表1
从表1可以看出，本发明的集成电路凸点的构建方法，具备凸点小间距，小尺寸加工能力，可以满足集成电路小型化的趋势。
综上所述，本发明的集成电路凸点的构建方法，具备凸点小间距，小尺寸加工能力，厚度适应范围广，制程简单，成型速度快，良率高，成本低等特点，可以满足集成电路小型化的趋势。
本技术领域中的普通技术人员应当认识到，以上的实施例仅是用来说明本发明，而并非用作为对本发明的限定，只要在本发明的实质精神范围内，对以上所述实施例的变化、变型都将落在本发明的权利要求书范围内。

Claims (3)

1.一种集成电路凸点的构建方法，其特征在于，可应用于任何需要在焊盘上构建凸点的集成电路,所述构建方法包括以下步骤：
S1，集成电路准备步骤：集成电路上设置有若干焊盘；
S2，凸点金属膜贴装步骤：凸点金属膜包括从上至下依次设置的上保护层、凸点金属层、助焊层和下保护层，将所述凸点金属膜去除上保护层和下保护层后贴装在所述集成电路上，且所述助焊层紧贴在集成电路上；所述助焊层同所述集成电路接触，实现粘接固定；所述凸点金属层采用可焊纯金属或合金；所述凸点金属层的厚度为20um；
S3，凸点金属膜图形化步骤：将贴装好的凸点金属膜通过局部去除，形成所需要的图形；形成的凸点金属膜的图形部分是实现电连接功能的部分，或者是实现机械连接功能的部分；
S4，凸点金属膜非功能的区域脱离步骤：通过人工或机械的方法将凸点金属膜非功能的区域整个区域脱离或者局部区域分区脱离；脱离完成后，每个焊盘都有相应的助焊层和凸点金属层；
S5，凸点金属膜非功能的区域脱离步骤：通过回流焊或以温度曲线加热的方式将凸点金属层焊接至焊盘形成凸点。
2.根据权利要求1所述的一种集成电路凸点的构建方法，其特征在于，所述集成电路采用数字晶圆、光学晶圆、MEMS晶圆、PCB/FPCB有机基板线路板、陶瓷基板线路板或玻璃基板线路板。
3.根据权利要求1所述的一种集成电路凸点的构建方法，其特征在于，步骤S3中，凸点金属膜局部去除的方法包括光学切割，物理蚀刻或化学蚀刻；所述光学切割采用激光切割，所述物理蚀刻采用等离子蚀刻。
CN202010483446.XA 2020-06-01 2020-06-01 一种集成电路凸点的构建方法 Withdrawn - After Issue CN111599704B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010483446.XA CN111599704B (zh) 2020-06-01 2020-06-01 一种集成电路凸点的构建方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010483446.XA CN111599704B (zh) 2020-06-01 2020-06-01 一种集成电路凸点的构建方法

Publications (2)

Publication Number Publication Date
CN111599704A CN111599704A (zh) 2020-08-28
CN111599704B true CN111599704B (zh) 2022-06-28

Family

ID=72192204

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010483446.XA Withdrawn - After Issue CN111599704B (zh) 2020-06-01 2020-06-01 一种集成电路凸点的构建方法

Country Status (1)

Country Link
CN (1) CN111599704B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103151275A (zh) * 2011-12-06 2013-06-12 北京大学深圳研究生院 倒装芯片金凸点的制作方法
CN103762197A (zh) * 2013-12-24 2014-04-30 华进半导体封装先导技术研发中心有限公司 一种新型大马士革铜铜键合结构的制作方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103700752B (zh) * 2013-12-10 2016-12-07 西安交通大学 一种垂直结构led芯片的凸点键合结构及工艺
CN108231717A (zh) * 2017-12-29 2018-06-29 通富微电子股份有限公司 一种封装元件及其制备方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103151275A (zh) * 2011-12-06 2013-06-12 北京大学深圳研究生院 倒装芯片金凸点的制作方法
CN103762197A (zh) * 2013-12-24 2014-04-30 华进半导体封装先导技术研发中心有限公司 一种新型大马士革铜铜键合结构的制作方法

Also Published As

Publication number Publication date
CN111599704A (zh) 2020-08-28

Similar Documents

Publication Publication Date Title
US6586322B1 (en) Method of making a bump on a substrate using multiple photoresist layers
JP4660643B2 (ja) プリ半田構造を形成するための半導体パッケージ基板及びプリ半田構造が形成された半導体パッケージ基板、並びにこれらの製法
US7906425B2 (en) Fluxless bumping process
US6696356B2 (en) Method of making a bump on a substrate without ribbon residue
US20030073036A1 (en) Method of making tall flip chip bumps
CN101859733A (zh) 半导体封装构造、半导体封装构造用载板及其制造方法
TW201123326A (en) Method of manufacturing substrate for flip chip and substrate for flip chip manufactured using the same
KR20020096950A (ko) 회로 장치의 제조 방법
KR100426914B1 (ko) 반도체 디바이스 및 그 제조 방법
CN111599704B (zh) 一种集成电路凸点的构建方法
JP3267167B2 (ja) 半導体装置とその製造方法
JPH1197471A (ja) 半導体デバイスおよびその実装構造体並びにその製造方法
US20050035453A1 (en) Bump transfer fixture
KR101130498B1 (ko) 범프를 갖는 반도체 디바이스
JP2004342802A (ja) 突起電極付きプリント基板およびその製造方法
KR100726242B1 (ko) 플립칩 실장용 기판의 제조방법
TWI220304B (en) Flip-chip package substrate and flip-chip bonding process thereof
JP2001230537A (ja) ハンダバンプの形成方法
JP2008140868A (ja) 多層配線基板および半導体装置
JP3173109B2 (ja) 半導体素子及びその製造方法
CN102340935A (zh) 一种制作电路板凸点的方法、系统及电路板
JPH11312758A (ja) はんだバンプシート製造方法およびｉｃパッケージ部品製造方法
KR100426391B1 (ko) 금속 범프의 제조 방법
CN105308732A (zh) 包括通过平面化减少焊接垫拓扑差异的制造电子结构的方法和对应的电子结构
JP3132713B2 (ja) 半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20220112

Address after: 518100 210, block a, Huafeng Jinyuan business building, No. 300, Xixiang Avenue, Laodong community, Xixiang street, Bao'an District, Shenzhen, Guangdong

Applicant after: Shenzhen meiketai Technology Co.,Ltd.

Address before: No. 210.211, 2nd floor, block a, Huafeng Jinyuan business building, No. 300 Xixiang Avenue, Laodong community, Xixiang street, Bao'an District, Shenzhen, Guangdong 518100

Applicant before: Shenzhen meiketai Technology Co.,Ltd.

Applicant before: Deyi Technology (Taicang) Co.,Ltd.

TA01 Transfer of patent application right
GR01 Patent grant
GR01 Patent grant
AV01 Patent right actively abandoned

Granted publication date: 20220628

Effective date of abandoning: 20230412

AV01 Patent right actively abandoned

Granted publication date: 20220628

Effective date of abandoning: 20230412

AV01 Patent right actively abandoned
AV01 Patent right actively abandoned