CN103762197A - 一种新型大马士革铜铜键合结构的制作方法 - Google Patents

一种新型大马士革铜铜键合结构的制作方法 Download PDF

Info

Publication number
CN103762197A
CN103762197A CN201310721130.XA CN201310721130A CN103762197A CN 103762197 A CN103762197 A CN 103762197A CN 201310721130 A CN201310721130 A CN 201310721130A CN 103762197 A CN103762197 A CN 103762197A
Authority
CN
China
Prior art keywords
copper
crystal column
layer
column surface
dimpling
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310721130.XA
Other languages
English (en)
Other versions
CN103762197B (zh
Inventor
薛恺
于大全
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Center for Advanced Packaging Co Ltd
Original Assignee
National Center for Advanced Packaging Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Center for Advanced Packaging Co Ltd filed Critical National Center for Advanced Packaging Co Ltd
Priority to CN201310721130.XA priority Critical patent/CN103762197B/zh
Publication of CN103762197A publication Critical patent/CN103762197A/zh
Application granted granted Critical
Publication of CN103762197B publication Critical patent/CN103762197B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/116—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/11602—Mechanical treatment, e.g. polishing, grinding

Abstract

本发明提供了一种新型大马士革铜铜键合结构的制作方法，有效降低了铜柱表面粗糙度，提高了微凸点的表面平整度，保证了晶圆不同区域的微凸点高度的一致，满足铜铜键合工艺对表面平整度的要求，在后续的微组装工艺中不用做底填工艺，在降低工艺复杂度的同时，提高键合结构的可靠性，其特征在于：（1）在晶圆表面制作粘附层和种子层；（2）在晶圆表面淀积铜层；（3）对铜层进行图形化；（4）去除微凸点位置以外的铜形成微凸点结构；（5）去除微凸点区域以外的粘附层形成电隔离的微凸点结构；（6）去除光刻胶得到微凸点结构；（7）在微凸点结构间填充涂覆介质层；（8）对晶圆表面进行处理得到高度均匀，表面平坦光滑的介质层和外露的微凸点结构。

Description

一种新型大马士革铜铜键合结构的制作方法
技术领域
本发明涉及微电子封装技术领域，具体涉及一种新型大马士革铜铜键合结构的制作方法。
背景技术
目前微凸点制作工艺在种子层制作后，利用光刻胶定义电镀区域。受微凸点高度限制，光刻胶厚度较大，从而导致传统的微凸点制作工艺在小尺寸微凸点制作上能力不足。此外，铜铜键合工艺对键合界面的平整度要求近乎苛刻，电镀工艺无法满足其要求。首先，电镀工艺生产的铜柱表面粗糙度较大，无法满足铜铜键合对表面平整度的要求；其次，电镀工艺制作的微凸点平整度较差，尤其是在下层有台阶的情况下，很难保证微凸点表面平整度；第三，采用传统工艺的微凸点技术，晶圆不同区域的微凸点高度会有较大差异，影响键合质量；第四，传统工艺的底填技术已经很难满足细节距、大面积的芯片微组装工艺，现有的细节距、大面积的芯片微组装工艺复杂，其工艺可靠性低。
发明内容
针对上述问题，本发明提供了一种新型大马士革铜铜键合结构的制作方法，有效降低了铜柱表面粗糙度，提高了微凸点的表面平整度，同时保证了晶圆不同区域的微凸点高度的一致，而且在后续的微组装工艺中不用做底填工艺，可以在降低工艺难度的同时，提高键合结构的可靠性。
其技术方案如下： 
一种新型大马士革铜铜键合结构的制作方法，其包括以下步骤：
（1）、在晶圆表面制作粘附层和种子层；
（2）、在晶圆表面淀积铜层；
（3）、利用光刻工艺对铜层进行图形化；
（4）、去除微凸点位置以外的铜，在晶圆上形成微凸点结构；
（5）、去除晶圆表面微凸点区域以外的粘附层材料，形成电隔离的微凸点结构；
（6）、去除晶圆表面的光刻胶，得到去胶后的微凸点结构；
（7）、在晶圆表面微凸点结构之间填充、涂覆介质层；
（8）、对晶圆表面进行处理，去除多余的介质层材料，对晶圆表面的介质层和铜柱进行抛光加工，得到高度均匀，表面平坦光滑的介质层和外露的微凸点结构；
其更进一步地还包括以下步骤：
（9）、利用铜铜键合工艺将两个芯片键合在一起，利用铜柱间已经填充介质形成支撑；
其更进一步在于：步骤（2）中，利用电镀工艺在晶圆表面淀积铜层；
步骤（4）中，利用电解工艺去除微凸点位置以外的铜，在晶圆上形成微凸点结构；
步骤（5）中，利用湿法刻蚀工艺去除晶圆表面微凸点区域以外的粘附层材料，形成电隔离的微凸点结构；
步骤（8）中，利用化学机械抛光工艺对晶圆表面进行处理，去除多余的介质层材料，并对晶圆表面进行平坦化处理，露出微凸点。
采用本发明的上述方法中，先淀积铜层，然后利用光刻和电化学抛光工艺去除多余部分的铜金属层，成型微凸点，并借助于化学机械抛光工艺，有效降低了铜柱表面粗糙度，提高了微凸点的表面平整度，保证了晶圆不同区域的微凸点高度一致并且表面光滑。
随着微组装结构尺寸的不断减小，芯片尺寸的进一步增大，底填工艺的难度越来越大，本专利提出的工艺方案在后续的微组装工艺中不用做底填工艺，可以在降低工艺复杂度的同时，提高键合结构的可靠性。
附图说明
图1为晶圆表面制作粘附层和种子层示意图；
图2为晶圆表面淀积铜层示意图；
图3为对微凸点进行定义示意图；
图4为晶圆上形成微凸点示意图；
图5为去除晶圆表面微凸点区域以外的粘附层材料示意图；
图6为去除晶圆表面的光刻胶成型光滑的微凸点示意图；
图7为晶圆表面涂覆介质层示意图；
图8为去除介质层露出微凸点示意图；
图9 铜铜键合后效果图。
具体实施方式
一种新型大马士革铜铜键合结构的制作方法，其特征在于：其包括以下步骤：
见图1，（1）在晶圆1表面制作粘附层2和种子层3-1，粘附层材料可以是钛、氮化钛、钽、氮化钽等材料的一种或多种材料，种子层材料为铜。（晶圆上已经制作完成器件和互联结构制作）；
见图2，（2）利用电镀工艺在晶圆表面淀积铜层3-2，铜层厚度为1-15μm；
见图3，（3）利用光刻工艺对铜层表面进行图形化；
见图4，（4）利用电解工艺去除微凸点位置以外的铜，在晶圆上形成微凸点结构5，该工艺将晶圆上的铜与电源的阳极相连，一般采用酸性电解液，并在电解液中通电，使晶圆表面裸露的铜电解；
见图5，（5）利用湿法刻蚀工艺去除晶圆表面微凸点区域以外的粘附层2，形成电隔离的微凸点结构5；
见图6，（6）去除晶圆表面的光刻胶4，得到微凸点结构5；
见图7，（7）晶圆表面微凸点结构之间填充、涂覆介质层6；介质层的材料可以是二氧化硅、氮化硅、聚酰亚胺、聚对苯撑苯并双口恶唑纤维材料等材料；
见图8，（8）利用化学机械抛光工艺对晶圆表面进行处理，去除多余的介质层6，对晶圆表面的介质层和铜柱进行抛光加工，得到高度均匀，表面平坦光滑的介质层和外露的微凸点结构5； 
见图9，（9）借助于步骤（8）形成的平坦均匀的铜柱结构，第一晶圆7-1和第二晶圆7-2片完成铜铜键合，所以无需底填工艺，工艺难度低，可靠性好。
本专利的上述方法中，采用单次CMP工艺完成大马士革工艺，工艺成难度低，处理后的大马士革结构表面平整光滑，可满足铜铜键合工艺要求。
随着微组装结构尺寸的不断减小，芯片尺寸的进一步增大，底填工艺的难度越来越大，步骤（7）、步骤（8）和步骤（9）中，成型微凸点结构5外侧的介质绝缘材料，露出微凸点的待连接部位，借助于步骤（8）形成的平坦均匀的铜柱结构，步骤（9）中第一晶圆7-1和第二晶圆7-2完成铜铜键合，由于铜柱间已经填充介质，使其可以实现超细节距的铜铜键合，使得微凸点可以直接进行连接，所提出的工艺方案在后续的微组装工艺中不用做底填工艺，可以在降低工艺难度的同时，提高键合结构的可靠性。

Claims (9)

1.一种新型大马士革铜铜键合结构的制作方法，其特征在于，其包括以下步骤：
（1）、在晶圆表面制作粘附层和种子层；
（2）、在晶圆表面淀积铜层；
（3）、利用光刻工艺对铜层进行图形化；
（4）、去除微凸点位置以外的铜，在晶圆上形成微凸点结构；
（5）、去除晶圆表面微凸点区域以外的粘附层材料，形成电隔离的微凸点结构；
（6）、去除晶圆表面的光刻胶，得到去胶后的微凸点结构；
（7）、在晶圆表面微凸点结构之间填充、涂覆介质层；
（8）、对晶圆表面进行处理，去除多余的介质层材料，对晶圆表面的介质层和铜柱进行抛光加工，得到高度均匀，表面平坦光滑的介质层和外露的微凸点结构。
2.根据权利要求1所述的一种新型大马士革铜铜键合结构的制作方法，其特征在于，还包括以下步骤：
（9）、利用铜铜键合工艺将两个芯片键合在一起，利用铜柱间已经填充介质形成支撑。
3.根据权利要求1或者2所述的一种新型大马士革铜铜键合结构的制作方法，其特征在于：步骤（2）中，利用电镀工艺在晶圆表面淀积铜层。
4.根据权利要求1或者2任何所述的一种新型大马士革铜铜键合结构的制作方法，其特征在于：步骤（4）中，利用电解工艺去除微凸点位置以外的铜，在晶圆上形成微凸点结构。
5.根据权利要求1或者2任何所述的一种新型大马士革铜铜键合结构的制作方法，其特征在于：步骤（5）中，利用湿法刻蚀工艺去除晶圆表面微凸点区域以外的粘附层材料，形成电隔离的微凸点结构。
6.根据权利要求1或者2所述的一种新型大马士革铜铜键合结构的制作方法，其特征在于：步骤（8）中，利用化学机械抛光工艺对晶圆表面进行处理，去除多余的介质层材料，并对晶圆表面进行平坦化处理，露出微凸点并对其进行平坦化处理。
7.根据权利要求1或者2任何所述的一种新型大马士革铜铜键合结构的制作方法，其特征在于：铜层厚度为1-15μm。
8.根据权利要求1或者2任何所述的一种新型大马士革铜铜键合结构的制作方法，其特征在于：粘附层材料为钛、氮化钛、钽、氮化钽的一种或多种材料，种子层材料为铜。
9.根据权利要求1或者2所述的一种新型大马士革铜铜键合结构的制作方法法，其特征在于：介质层的材料为二氧化硅、氮化硅、聚酰亚胺或聚对苯撑苯并双口恶唑纤维材料。
CN201310721130.XA 2013-12-24 2013-12-24 一种新型大马士革铜铜键合结构的制作方法 Active CN103762197B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310721130.XA CN103762197B (zh) 2013-12-24 2013-12-24 一种新型大马士革铜铜键合结构的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310721130.XA CN103762197B (zh) 2013-12-24 2013-12-24 一种新型大马士革铜铜键合结构的制作方法

Publications (2)

Publication Number Publication Date
CN103762197A true CN103762197A (zh) 2014-04-30
CN103762197B CN103762197B (zh) 2016-03-16

Family

ID=50529410

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310721130.XA Active CN103762197B (zh) 2013-12-24 2013-12-24 一种新型大马士革铜铜键合结构的制作方法

Country Status (1)

Country Link
CN (1) CN103762197B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104637831A (zh) * 2015-02-12 2015-05-20 华中科技大学 一种基于铜纳米线的铜铜键合工艺
CN105006440A (zh) * 2015-06-24 2015-10-28 武汉新芯集成电路制造有限公司 一种真空键合大气加压混合键合方法
CN106521573A (zh) * 2016-11-23 2017-03-22 苏州昕皓新材料科技有限公司 制备具有择优取向生长结构的电镀铜层的方法及其应用
CN110504174A (zh) * 2019-07-25 2019-11-26 南通通富微电子有限公司 封装结构的形成方法
CN111599704A (zh) * 2020-06-01 2020-08-28 深圳市美科泰科技有限公司 一种集成电路凸点的构建方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102543898A (zh) * 2012-01-17 2012-07-04 南通富士通微电子股份有限公司 一种柱状凸点封装结构
CN102543766A (zh) * 2012-01-17 2012-07-04 南通富士通微电子股份有限公司 一种柱状凸点封装工艺
CN102593087A (zh) * 2012-03-01 2012-07-18 江苏物联网研究发展中心 一种用于三维集成混合键合结构及其键合方法
CN103165524A (zh) * 2013-04-03 2013-06-19 株洲南车时代电气股份有限公司 一种igbt芯片及其正面铜金属化结构的制作方法
CN103311131A (zh) * 2013-05-15 2013-09-18 华进半导体封装先导技术研发中心有限公司 一种微凸点制造过程中防止微凸点侧向钻蚀的方法
CN103456652A (zh) * 2013-09-13 2013-12-18 华进半导体封装先导技术研发中心有限公司 混合键合实现方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102543898A (zh) * 2012-01-17 2012-07-04 南通富士通微电子股份有限公司 一种柱状凸点封装结构
CN102543766A (zh) * 2012-01-17 2012-07-04 南通富士通微电子股份有限公司 一种柱状凸点封装工艺
CN102593087A (zh) * 2012-03-01 2012-07-18 江苏物联网研究发展中心 一种用于三维集成混合键合结构及其键合方法
CN103165524A (zh) * 2013-04-03 2013-06-19 株洲南车时代电气股份有限公司 一种igbt芯片及其正面铜金属化结构的制作方法
CN103311131A (zh) * 2013-05-15 2013-09-18 华进半导体封装先导技术研发中心有限公司 一种微凸点制造过程中防止微凸点侧向钻蚀的方法
CN103456652A (zh) * 2013-09-13 2013-12-18 华进半导体封装先导技术研发中心有限公司 混合键合实现方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104637831A (zh) * 2015-02-12 2015-05-20 华中科技大学 一种基于铜纳米线的铜铜键合工艺
CN104637831B (zh) * 2015-02-12 2017-06-27 华中科技大学 一种基于铜纳米线的铜铜键合工艺
CN105006440A (zh) * 2015-06-24 2015-10-28 武汉新芯集成电路制造有限公司 一种真空键合大气加压混合键合方法
CN105006440B (zh) * 2015-06-24 2018-01-09 武汉新芯集成电路制造有限公司 一种真空键合大气加压混合键合方法
CN106521573A (zh) * 2016-11-23 2017-03-22 苏州昕皓新材料科技有限公司 制备具有择优取向生长结构的电镀铜层的方法及其应用
CN106521573B (zh) * 2016-11-23 2019-10-01 苏州昕皓新材料科技有限公司 制备具有择优取向生长结构的电镀铜层的方法及其应用
CN110504174A (zh) * 2019-07-25 2019-11-26 南通通富微电子有限公司 封装结构的形成方法
CN111599704A (zh) * 2020-06-01 2020-08-28 深圳市美科泰科技有限公司 一种集成电路凸点的构建方法
CN111599704B (zh) * 2020-06-01 2022-06-28 深圳市美科泰科技有限公司 一种集成电路凸点的构建方法

Also Published As

Publication number Publication date
CN103762197B (zh) 2016-03-16

Similar Documents

Publication Publication Date Title
CN103762197B (zh) 一种新型大马士革铜铜键合结构的制作方法
US20140175655A1 (en) Chip bonding structure and manufacturing method thereof
CN103730382B (zh) 一种铜铜键合凸点的制作方法
CN102222643B (zh) 集成电路制作过程中冗余金属填充的方法及半导体器件
US9812360B2 (en) Systems and methods for producing flat surfaces in interconnect structures
RU2010109438A (ru) Форма для гальванопластики и способ ее изготовления
CN102427054A (zh) 实现高性能金属-氧化物-金属的制作方法
CN102157442B (zh) 一种形成微电子芯片间互连的方法
EP2826066A1 (en) Semiconductor devices with close-packed via structures having in-plane routing and method of making same
CN103474395A (zh) 一种tsv平坦化方法
CN103367319A (zh) 硅通孔结构及其制造方法
CN104078431A (zh) 双层底充胶填充的铜凸点封装互连结构及方法
CN103474394B (zh) 免金属cmp的tsv工艺方法
CN103985647A (zh) 一种制备铜柱凸点的方法
CN103429011B (zh) 一种基板的导通工艺方法
CN104201163A (zh) 一种基于铝阳极氧化技术的高密度转接板及其制造方法
CN103066093B (zh) 一种用深槽隔离制造影像传感器的方法及影像传感器结构
CN103337463A (zh) 一种铜柱微凸点结构的制作方法及其结构
CN102496598A (zh) 一种去除铜互连中阻挡层残留的方法
Jun et al. Characteristics of electroplated Sn bumps fabricated without a PR mould on a Si chip for 3D packaging
CN102154670B (zh) 电镀铜方法
CN109346419A (zh) 半导体器件及其制造方法
CN107994023B (zh) 超细孔结构的制成工艺
US9293430B2 (en) Semiconductor chip and method of manufacturing the same
CN104037094B (zh) 封装基板上凸点的制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
EE01 Entry into force of recordation of patent licensing contract

Application publication date: 20140430

Assignee: Jiangsu Xinde Semiconductor Technology Co.,Ltd.

Assignor: National Center for Advanced Packaging Co.,Ltd.

Contract record no.: X2022980027357

Denomination of invention: Fabrication of a new Damascus copper copper bonding structure

Granted publication date: 20160316

License type: Common License

Record date: 20221213

EE01 Entry into force of recordation of patent licensing contract