JP5479979B2 - はんだバンプを有する配線基板の製造方法 - Google Patents

Description

本発明は、はんだバンプを有する配線基板の製造方法に係り、特には、はんだボールを搭載することではんだバンプを形成する配線基板の製造方法に関するものである。

従来、ＩＣチップを搭載してなる配線基板（いわゆる半導体パッケージ）がよく知られている。ここで、ＩＣチップとの電気的な接続を図るための構造としては、ＩＣチップの底面上に配置された複数の端子上や、配線基板の主面上に配置された複数のパッド（いわゆるＣ４パッド：Controlled Collapsed Chip Connectionパッド）上に、はんだバンプを形成したもの（例えば特許文献１〜３参照）が提案されている。以下、上記の配線基板におけるはんだバンプの形成方法について簡単に説明する。

まず、配線基板の主面上に形成された複数のパッドに対して、フラックスを印刷塗布する。次に、はんだボール搭載用マスクなどを用いて複数のパッド上にはんだボールを搭載させる。さらに、リフローによりはんだボールを加熱溶融させることにより、はんだバンプを形成する。

特開２００６−１７３４０７号公報（図７など） 特開２０００−２２０２２号公報（図１など） 特開２００９−９９９６３号公報（図７など）

ところで、配線基板とＩＣチップとの接合性を高めるためには、パッド上に形成された個々のはんだバンプの高さが揃っていることが好ましい。換言すると、個々のはんだバンプのコプラナリティ（Coplanarity ）の測定値は小さい方が好ましい。しかし、パッド上に印刷塗布されたフラックスは、リフロー時に気化して外部に放出されるものの、活性が不足することがある。この場合、はんだが再酸化してしまうため、図９に示されるように、はんだバンプ８１の表面に酸化膜８２が形成されてしまうことがある。しかも、酸化膜８２が形成された場合には、冷却時の熱収縮によってはんだの体積が減少することに伴い、はんだバンプ８１の表面に凹部８３や皺８４が発生する可能性がある。その結果、個々のはんだバンプ８１の高さにバラツキが生じてしまい（即ち、コプラナリティの測定値が大きくなってしまい）、ＩＣチップとの間に接続不良が発生する可能性がある。

なお最近では、ＩＣチップの小型化の流れを受けて、はんだボールやパッドも小径化する傾向にある。しかし、この場合には、はんだバンプ８１の表面に占める凹部８３や皺８４の割合が相対的に大きくなって存在を無視できなくなるため、凹部８３や皺８４の発生に起因する問題がいっそう深刻になる可能性がある。

本発明は上記の課題に鑑みてなされたものであり、その目的は、はんだバンプの表面状態を改善することにより、はんだバンプのコプラナリティの測定値を低減することができる、はんだバンプを有する配線基板の製造方法を提供することにある。

上記課題を解決するための手段（手段１）としては、基板主面上のバンプ形成領域内に複数のパッドが配置された基板を準備する基板準備工程と、前記複数のパッド上にはんだボールを搭載させるボール搭載工程と、搭載された前記はんだボールを加熱溶融させて複数のはんだバンプを形成するリフロー工程とを含む配線基板の製造方法であって、前記リフロー工程後に、前記複数のはんだバンプの表面にフラックスを供給するフラックス供給工程と、フラックス供給済みの前記複数のはんだバンプを加熱させることにより、前記複数のはんだバンプの表面状態を改善する表面状態改善工程とを行い、前記表面状態改善工程後に、前記複数のはんだバンプを構成する複数の第１はんだバンプに対して、フラックスを供給する再フラックス供給工程と、部品の底面側に配置された複数の接続端子を、前記複数の第１はんだバンプとは異なる複数の第２はんだバンプに対応させて配置し、この状態で前記複数の第２はんだバンプを加熱溶融して前記複数の第２はんだバンプと前記複数の接続端子とを接合することにより、前記部品を前記基板上に搭載する部品搭載工程とを行うことを特徴とする、はんだバンプを有する配線基板の製造方法がある。

従って、手段１の製造方法によると、フラックス供給工程においてはんだバンプの表面にフラックスを供給することにより、はんだバンプの表面に形成された酸化膜が溶かされる。ゆえに、酸化膜の発生に起因してはんだバンプの表面に凹部や皺などが発生することを、未然に防ぐことができる。また、仮に凹部や皺などが発生したとしても、表面状態改善工程においてはんだバンプの表面状態を改善することにより、凹部や皺などを確実に除去することができる。その結果、個々のはんだバンプの高さが揃うようになるため、各はんだバンプのコプラナリティの測定値を低減することができる。ゆえに、表面実装部品との接続に適したはんだバンプを備えた配線基板を、確実に得ることが可能となる。

ここで、本明細書で述べられている「コプラナリティ」とは、「日本電子機械工業会規格ＥＩＡＪ ＥＤ−７３０４ ＢＧＡ規定寸法の測定方法」で定義されている端子最下面均一性を示している。そして、「コプラナリティの測定値」とは、「ＥＤ−７３０４ ＢＧＡ規定寸法の測定方法」で定義されている測定値であり、基板の表面に対する複数のはんだバンプの頂部の均一性を示す指標である。

また、好適な表面実装部品としては、半導体集積回路素子（ＩＣチップ）、半導体製造プロセスで製造されたＭＥＭＳ（Micro Electro Mechanical Systems）素子などを挙げることができる。さらに、ＩＣチップとしては、ＤＲＡＭ（Dynamic Random Access Memory）、ＳＲＡＭ（Static Random Access Memory ）などを挙げることができる。ここで、「半導体集積回路素子」とは、主としてコンピュータのマイクロプロセッサ等として使用される素子をいう。

以下、上記手段１にかかるはんだバンプを有する配線基板の製造方法について説明する。

基板準備工程では、基板主面上のバンプ形成領域内に複数のパッドが配置された基板を準備する。基板材料は特に限定されず任意であるが、例えば、樹脂基板などが好適である。好適な樹脂基板としては、ＥＰ樹脂（エポキシ樹脂）、ＰＩ樹脂（ポリイミド樹脂）、ＢＴ樹脂（ビスマレイミド−トリアジン樹脂）、ＰＰＥ樹脂（ポリフェニレンエーテル樹脂）等からなる基板が挙げられる。そのほか、これらの樹脂とガラス繊維（ガラス織布やガラス不織布）との複合材料からなる基板を使用してもよい。その具体例としては、ガラス−ＢＴ複合基板、高Ｔｇガラス−エポキシ複合基板（ＦＲ−４、ＦＲ−５等）等の高耐熱性積層板などがある。また、これらの樹脂とポリアミド繊維等の有機繊維との複合材料からなる基板を使用してもよい。あるいは、連続多孔質ＰＴＦＥ等の三次元網目状フッ素系樹脂基材にエポキシ樹脂などの熱硬化性樹脂を含浸させた樹脂−樹脂複合材料からなる基板等を使用してもよい。他の基板材料として、例えば各種のセラミックなどを選択することもできる。なお、かかる基板の構造としては特に限定されないが、例えばコア基板の片面または両面にビルドアップ層を有するビルドアップ多層配線基板が好適である。

上記基板主面上のバンプ形成領域の位置及び数は特に限定されず任意であるが、例えばいわゆる多数個取り基板の場合には配線基板の取り数に相当する数だけバンプ形成領域が存在している。バンプ形成領域は基板における一方の主面のみに存在していてもよいが、他方の主面にも存在していてもよい。

バンプ形成領域内に配置される複数のパッドについて、その用途は限定されないが、例えばＩＣチップをフリップチップ接続するためのパッド（いわゆるＣ４パッド）であることがよい。即ち、フリップチップ接続のためのパッド上には、大きさの小さいＩＣチップ側の端子との電気的接続を図るために小さなはんだバンプを形成する必要があり、そのために小径のはんだボールが使用されることが多いからである。

基板主面上に配置された複数のパッドは、例えば基板主面の最表層にて完全に露出した状態で配置されていてもよいが、基板主面を覆うソルダーレジストを厚さ方向に貫通する開口部を介して露出した状態で配置されていてもよい。

続くボール搭載工程では、複数のパッド上にはんだボールを搭載させる。ボール搭載工程において使用されるはんだボールの大きさは特に限定されず、形成されるべきはんだバンプの用途に応じて適宜設定可能であるが、例えば、直径が２００μｍ以下、特には直径が１１０μｍ以下のマイクロボールを用いることがよい。また、パッドは、直径が１００μｍ以下であることがよい。はんだボールの直径を２００μｍ以下に設定したりパッドの直径を１００μｍ以下に設定したりした場合、いわゆるＣ４パッドのファイン化に対応して、小さなはんだバンプを比較的容易に形成することができる。また、はんだボールの直径やパッドの直径を上記のように設定した場合、凹部や皺などの存在によるはんだバンプの高さバラツキという本願特有の問題が起こりやすく、それゆえ上記手段１を採用する意義が大きくなる。

はんだボールに使用されるはんだ材料としては特に限定されないが、例えば錫鉛共晶はんだ（Ｓｎ／３７Ｐｂ：融点１８３℃）が使用される。錫鉛共晶はんだ以外のＳｎ／Ｐｂ系はんだ、例えばＳｎ／３６Ｐｂ／２Ａｇという組成のはんだ（融点１９０℃）などを使用してもよい。また、上記のような鉛入りはんだ以外にも、Ｓｎ−Ａｇ系はんだ、Ｓｎ−Ａｇ−Ｃｕ系はんだ、Ｓｎ−Ａｇ−Ｂｉ系はんだ、Ｓｎ−Ａｇ−Ｂｉ−Ｃｕ系はんだ、Ｓｎ−Ｚｎ系はんだ、Ｓｎ−Ｚｎ−Ｂｉ系はんだ等の鉛フリーはんだを選択することも可能である。

続くリフロー工程では、各パッド上に搭載されたはんだボールを所定温度に加熱して溶融させることにより、所定形状のはんだバンプを形成する。

続くフラックス供給工程では、複数のはんだバンプの表面にフラックスを供給する。フラックスの供給方法としては特に限定されず任意の手法を採用することができる。なお、フラックス供給工程では、複数のはんだバンプの表面に液状のフラックスをスプレー塗布するようにしてもよい。このようにすれば、フラックス塗布層の厚さを比較的簡単に調節することができる。また、フラックス供給工程では、複数のはんだバンプの表面にペースト状のフラックスを印刷または転写するようにしてもよい。このようにすれば、薄くて均一なフラックス印刷層またはフラックス転写層を比較的簡単に形成することができる。なお、フラックスを供給する他の方法としては、複数のはんだバンプの表面に液状のフラックスをフラックスディスペンサによって供給する方法や、複数のはんだバンプの表面に泡状のフラックスを接触させる発泡式の方法などが挙げられる。

続く表面状態改善工程では、フラックス供給済みの複数のはんだバンプを加熱させることにより、複数のはんだバンプの表面状態を改善する。ここで、表面状態改善工程としては、複数のはんだバンプを加熱溶融させる再リフロー工程や、平面研磨などによって複数のはんだバンプの頂部を平坦化させるはんだバンプ成形工程などが挙げられるが、特には、複数のはんだバンプを加熱溶融させる再リフロー工程であることが好ましい。このようにした場合、各はんだバンプは、加熱溶融されて液状となった後、表面張力によって球状に変化するため、表面にある凹部や皺が自然に除去される。即ち、はんだバンプの形成と同じ手法を用いて凹部や皺を除去することができるため、はんだバンプの表面状態を容易に改善することができる。

なお、表面状態改善工程後に、複数のはんだバンプを構成する複数の第１はんだバンプに対して、フラックスを供給する再フラックス供給工程と、部品の底面側に配置された複数の接続端子を、複数の第１はんだバンプとは異なる複数の第２はんだバンプに対応させて配置し、この状態で複数の第２はんだバンプを加熱溶融して複数の第２はんだバンプと複数の接続端子とを接合することにより、部品を基板上に搭載する部品搭載工程とを行ってもよい。このようにすれば、表面状態改善工程後に第１はんだバンプの表面に酸化膜が形成されたとしても、再フラックス供給工程において第１はんだバンプにフラックスを供給することにより、酸化膜を溶かすことができる。ゆえに、部品搭載工程において第２はんだバンプが加熱溶融されるのと同時に第１はんだバンプが加熱溶融されたとしても、酸化膜の発生に起因して第１はんだバンプの表面に凹部や皺などが発生することを、未然に防ぐことができる。その結果、部品搭載工程後においても個々の第１はんだバンプの高さを揃えておくことができるため、各第１はんだバンプのコプラナリティの測定値を低減することができる。ゆえに、表面実装部品との接続に適した第１はんだバンプを備えた配線基板を、より確実に得ることができる。なお、好適な部品としては、チップコンデンサ、レジスター、ＩＣチップ（ＤＲＡＭ、ＳＲＡＭなど）、ＭＥＭＳ素子などを挙げることができる。

また、表面状態改善工程後に、複数のはんだバンプの高さを検査する検査工程を行うことが好ましい。このようにすれば、個々のはんだバンプの高さが揃っていることを確認することができる。換言すると、検査工程を行うことにより、はんだバンプの高さにバラツキが生じている配線基板をあらかじめ排除できるため、表面実装部品との接続を行う際において、接続不良の発生を防止することができる。以上のプロセスを経て、はんだバンプを有する配線基板が製造される。

本実施形態のはんだバンプを有する配線基板の概略図。 配線基板の製造方法を説明するための要部断面図。 配線基板の製造方法を説明するための要部断面図。 配線基板の製造方法を説明するための要部断面図。 配線基板の製造方法を説明するための要部断面図。 配線基板の製造方法を説明するための要部拡大断面図。 配線基板の製造方法を説明するための要部拡大断面図。 配線基板の製造方法を説明するための要部拡大断面図。 従来技術の問題点を説明するための要部拡大断面図。

以下、本発明を具体化した一実施形態の配線基板の製造方法を図面に基づき詳細に説明する。

図１に示されるように、本実施形態の配線基板１０は、両面にビルドアップ層１４，１５を備える両面ビルドアップ多層配線基板である。配線基板１０を構成するコア基板１６は、平面視略矩形状の板状部材であって、その複数箇所には図示しないスルーホール導体が形成されている。これらのスルーホール導体は、コア基板１６の上面側のビルドアップ層１４の導体と、コア基板１６の下面側のビルドアップ層１５の導体とを電気的に接続している。

ビルドアップ層１４の表面（第１基板主面１２）上には、平面視略矩形状のバンプ形成領域Ｒ１が設定され、バンプ形成領域Ｒ１内には、高さ８０μｍ〜１００μｍ程度のはんだバンプが複数配置されている。各はんだバンプは、複数の第１はんだバンプ６２と、各第１はんだバンプ６２とは異なる複数の第２はんだバンプ６３とによって構成されている。各第１はんだバンプ６２は、ＩＣチップ７１（表面実装部品）側の端子とのフリップチップ接続に用いられる、いわゆるＣ４用のバンプである。また、各第２はんだバンプ６３は、チップコンデンサ７２（部品）の底面側に配置された複数の接続端子との接続に用いられるバンプである。一方、ビルドアップ層１５の表面（第２基板主面１３）上にもバンプ形成領域（図示略）が設定され、そのバンプ形成領域内には、高さ４００μｍ〜６００μｍ程度のはんだバンプ６４が複数配置されている。これらのはんだバンプ６４は、図示しないマザーボード側の端子との電気的接続に用いられる、いわゆるＢＧＡバンプである。

本実施形態のビルドアップ層１４，１５は、いずれも同様の構造を有するものであるため、ここでは上面側のビルドアップ層１４のみについて詳細に説明する。図５に示されるように、ビルドアップ層１４は、層間絶縁層３１，３２と、銅めっき導体層４３，４４とを交互に積層してなる。層間絶縁層３１，３２は、いずれも厚さが約３０μｍであって、例えば連続多孔質ＰＴＦＥにエポキシ樹脂を含浸させた樹脂−樹脂複合材料からなる。銅めっき導体層４３，４４は、セミアディティブ法によって形成されている。

また、第２層の層間絶縁層３２の表面（第１基板主面１２）上のバンプ形成領域Ｒ１内には、複数のパッド２１がアレイ状に配置されている。各パッド２１は平面視円形状をなし、その直径は７１μｍ〜１０８μｍに設定されている。また、各パッド２１は、下地金属層、ニッケルめっき層及び金めっき層によって構成されている。下地金属層は、第１基板主面１２上に形成されるとともに、電解銅めっき層を積層することにより構成された金属層であり、銅めっき導体層４３，４４と同じくセミアディティブ法によって形成されている。ニッケルめっき層は、後述するソルダーレジスト３３の開口部２２を介して露出した下地金属層の上面を無電解ニッケルめっきで被覆することによって形成されためっき層である。金めっき層は、無電解金めっきによってニッケルめっき層を被覆するように形成されためっき層である。

また図５に示されるように、層間絶縁層３２の表面（第１基板主面１２）は、ソルダーレジスト３３によってほぼ全体的に覆われている。このソルダーレジスト３３には、同ソルダーレジスト３３を厚さ方向に貫通する開口部２２が形成され、各パッド２１は開口部２２を介して露出している。さらに、層間絶縁層３１，３２における所定箇所には、それぞれ銅めっきからなるフィルドビア導体４１，４２が設けられている。フィルドビア導体４１，４２は、パッド２１及び導体層４３，４４を相互に電気的に接続している。

次に、はんだバンプ６２〜６４を有する本実施形態の配線基板１０の製造方法について説明する。

まず、基板準備工程を行い、第１基板主面１２上のバンプ形成領域Ｒ１内に複数のパッド２１が配置された基板１１を準備する（図２参照）。なお、この段階では、ソルダーレジスト３３の各開口部２２から各パッド２１が露出した状態となっている。

次に、基板１１を図示しない従来周知の印刷装置にセットして、メッシュマスクを用いた印刷を行うことにより、基板第１主面１２側にフラックスＦ１を薄く均一に塗布する（図３参照）。このとき、各パッド２１を含むバンプ形成領域Ｒ１よりも一回り大きな領域であるフラックスＦ１の供給領域Ｒ２の全体に、フラックスＦ１を塗布する。なお、フラックスＦ１の種類は特に限定されず、従来公知のものを使用することができる。

続くボール搭載工程では、はんだボール搭載用マスク（図示略）を用いてはんだボール６１の搭載を行う（図４参照）。なお本実施形態では、はんだボール６１として、直径が約１００μｍのマイクロボールを用いている。また、本実施形態のはんだボール６１には、Ｓｎ−Ａｇ−Ｃｕ系はんだがはんだ材料として用いられている。

詳述すると、ボール搭載工程では、はんだボール搭載用マスクを第１基板主面１２側にあるソルダーレジスト３３の表面に密着させて配置する。次に、はんだボール搭載用マスクのマスク表面上に、直径が約１００μｍのはんだボール６１を多数供給する。その結果、はんだボール６１が、はんだボール搭載用マスクに設けられた貫通孔内を落下して貫通孔の直下にある各パッド２１上に載り、フラックスＦ１の粘着力によってパッド２１に仮固定される（図４参照）。

続くリフロー工程では、基板１１を従来周知のリフロー炉内にセットし、各パッド２１上に搭載された各はんだボール６１を所定温度に加熱して溶融させる。その結果、図５に示す形状のはんだバンプ６２，６３が形成される。なお、詳細な説明は省略するが、第２基板主面１３側へのはんだバンプ６４の形成もこれに準拠して行う。

ところで、リフロー工程後のはんだバンプ６２，６３は、表面が酸化膜８２（図９参照）で覆われるとともに、表面に凹部６６（図６参照）や皺６７（図６参照）を有している可能性がある。そこで、続くフラックス供給工程では、各はんだバンプ６２，６３の表面にフラックスＦ２をスプレー塗布（供給）する（図６参照）。具体的に言うと、本実施形態では、メッシュマスクを用いた印刷を行うことにより、ソルダーレジスト３３の表面にフラックスＦ２を塗布し、フラックスＦ２の膜厚をはんだバンプ６２，６３の高さよりも大きくする。なお、フラックスＦ２の膜厚は厚いほうが好ましいが、はんだバンプ６２，６３の表面がフラックスで被覆されている場合であれば、フラックスＦ２の膜厚を薄くしてもよい。また、フラックス供給工程でのフラックスＦ２の供給方法は、スプレー塗布に限定される訳ではなく、例えばドッティングなどの手法を用いてもよい。その結果、フラックスＦ２によって酸化膜８２が溶かされ、はんだバンプ６２，６３の表面が露出する。なお、本実施形態のフラックスＦ２は、パッド２１に塗布されたフラックスＦ１と同じ組成のものである。

続く再リフロー工程（表面状態改善工程）では、基板１１を従来周知のリフロー炉内にセットし、フラックスＦ２を供給済みの各はんだバンプ６２，６３を加熱溶融させる。その結果、各はんだバンプ６２，６３の表面状態が改善される（図７参照）。具体的に言うと、各はんだバンプ６２，６３は、加熱溶融されて液状となった後、表面張力によって球状に変化する。これに伴い、はんだバンプ６２，６３の表面にある凹部６６や皺６７が自然に除去される。その後、はんだが冷却されて固化することにより、再びはんだバンプ６２，６３が形成される。なお、再リフロー工程後において、パッド２１の表面からはんだバンプ６２，６３の頂部までの高さは、本実施形態において６０μｍ程度となる。また、はんだバンプ６２，６３のコプラナリティの測定値は、１ｃｍ^２あたり１０μｍ以下となる。

続く再フラックス供給工程では、複数の第１はんだバンプ６２の表面に対して、フラックスＦ３をスプレー塗布（供給）する（図８参照）。具体的に言うと、本実施形態では、メッシュマスクを用いた印刷を行うことにより、第１はんだバンプ６２の表面のみにフラックスＦ３を塗布する。なお、再フラックス供給工程でのフラックスＦ３の供給方法は、スプレー塗布に限定される訳ではなく、例えばドッティングなどの手法を用いてもよい。その結果、第１はんだバンプ６２の表面が酸化膜（図示略）に覆われている場合であれば、その酸化膜がフラックスＦ３によって溶かされ、第１はんだバンプ６２の表面が露出する。なお、本実施形態のフラックスＦ３は、パッド２１に塗布されたフラックスＦ１や、フラックス供給工程においてはんだバンプ６２，６３の表面に塗布されたフラックスＦ２と同じ組成のものである。

続く部品搭載工程では、チップコンデンサ７２の底面側に配置された複数の接続端子を、第１基板主面１２側に配置された複数の第２はんだバンプ６３に対応させて配置する。そして、この状態で各第２はんだバンプ６３を加熱溶融（リフロー）することにより、各第２はんだバンプ６３と各接続端子とが接合され、チップコンデンサ７２が基板１１上に搭載される（図１参照）。また、各第２はんだバンプ６３が加熱溶融するのに伴い、各第１はんだバンプ６２も加熱溶融される。このため、各第１はんだバンプ６２は、再度液状となった後、表面張力によって球状に変化する。その後、はんだが冷却されて固化することにより、再び第１はんだバンプ６２が形成される。

続く検査工程では、はんだバンプの高さ検査やコプラナリティの計算を行うコプラナリティ検査機を用いて、各はんだバンプ６２，６３の高さや高さのバラツキ（コプラナリティ）を検査する。以上のプロセスを経て、はんだバンプ６２〜６４を有するとともに、チップコンデンサ７２が基板１１上に搭載された配線基板１０が製造される。

次に、はんだバンプの評価方法及びその結果を説明する。

まず、測定用サンプルを次のように準備した。本実施形態と同じはんだボール６１を複数のパッド上に搭載し、各パッド上に搭載されたはんだボール６１を加熱溶融させて複数のはんだバンプを形成した基板を３枚準備し、これらを実施例１，２，３とした。

次に、各測定用サンプル（実施例１〜３）に対してはんだバンプの高さを測定し、高さの最大値、最小値、平均値を算出するとともに、高さの標準偏差を算出した。その結果を表１の「第１状態」の欄に併せて示す。さらに、各測定用サンプルに対して、各はんだバンプの表面にフラックスを供給する工程（フラックス供給工程）を行った後、フラックス供給済みのはんだバンプを加熱溶融させる工程（再リフロー工程）を行うことにより、再度はんだバンプを形成した。そして、再度、高さの最大値、最小値、平均値を算出するとともに、高さの標準偏差を算出した。その結果を表１の「第２状態」の欄に併せて示す。

その結果、実施例１では、第１状態において、はんだバンプの高さの最大値が７４．５μｍ、最小値が４９．２μｍ、平均値が６８．６μｍとなり、高さの標準偏差が１．９２となった。そして、実施例１が第２状態になると、はんだバンプの高さの最大値が７５．６μｍ、最小値が６７．０μｍ、平均値が７１．７μｍとなり、高さの標準偏差が１．０２に低下した。また、実施例２では、第１状態において、はんだバンプの高さの最大値が７５．５μｍ、最小値が４４．５μｍ、平均値が７０．９μｍとなり、高さの標準偏差が１．６５となった。そして、実施例２が第２状態になると、はんだバンプの高さの最大値が７６．４μｍ、最小値が６８．４μｍ、平均値が７２．７μｍとなり、高さの標準偏差が０．９４に低下した。さらに、実施例３では、第１状態において、はんだバンプの高さの最大値が７６．９μｍ、最小値が４６．４μｍ、平均値が７０．５μｍとなり、高さの標準偏差が３．０６となった。そして、実施例３が第２状態になると、はんだバンプの高さの最大値が８３．１μｍ、最小値が６５．７μｍ、平均値が７１．９μｍとなり、高さの標準偏差が０．９９に低下した。

以上のことから、はんだバンプを形成した後で、はんだバンプを加熱溶融させて再度はんだバンプを形成すれば、高さの標準偏差が小さくなること、即ち、はんだバンプの高さのバラツキが小さくなることが確認された。

また、第１状態及び第２状態のそれぞれにおいて、各測定用サンプルの外観を観察した。具体的に言うと、走査電子顕微鏡（ＳＥＭ：Scanning Electron Microscope）による観察（ＳＥＭ観察）を行い、各測定用サンプルのはんだバンプの表面を観察した。その結果、第１状態では、実施例１〜３の全てにおいて、はんだバンプの表面に凹部や皺が発生していることが確認された。一方、第２状態では、実施例１〜３の全てにおいて、凹部や皺の発生は確認されなかった。以上のことから、はんだバンプを形成した後で、はんだバンプを加熱溶融させて再度はんだバンプを形成すれば、凹部や皺を除去できることが確認された。

さらに、第１状態及び第２状態のそれぞれにおいて、特定の測定用サンプル（例えば実施例１）のはんだバンプの断面を観察（クロス観察）した。同様に、第２状態のはんだバンプを加熱溶融させて再度はんだバンプを形成した状態（第３状態）、及び、第３状態のはんだバンプを加熱溶融させて再度はんだバンプを形成した状態（第４状態）のそれぞれにおいても、特定の測定用サンプルのはんだバンプの断面を観察した。その結果、第１状態では、はんだバンプに多数のボイドが発生していることが確認された。一方、第２状態では、はんだバンプにボイドが殆ど発生していないことが確認された。さらに、第３状態及び第４状態では、はんだバンプでのボイドの発生は確認できなかった。以上のことから、はんだバンプの形成後に加熱溶融を繰り返すほど、ボイドの発生に対する懸念が小さくなることが確認された。

従って、本実施形態によれば以下の効果を得ることができる。

（１）本実施形態の製造方法では、フラックス供給工程においてはんだバンプ６２，６３の表面にフラックスＦ２を供給することにより、はんだバンプ６２，６３の表面に形成された酸化膜８２（図９参照）が溶かされる。ゆえに、酸化膜８２の発生に起因してはんだバンプ６２，６３の表面に凹部６６や皺６７が発生することを、未然に防ぐことができる。また、仮に凹部６６や皺６７が発生したとしても、再リフロー工程においてはんだバンプ６２，６３を加熱溶融させることにより、凹部６６や皺６７を確実に除去することができる。その結果、個々のはんだバンプ６２，６３の高さが揃うようになるため、各はんだバンプ６２，６３のコプラナリティの測定値を低減することができる。ゆえに、不良品発生率が低く抑えられ、製造される配線基板１０の歩留まりが高くなるため、ＩＣチップ７１やチップコンデンサ７２との接続に適したはんだバンプ６２，６３を備えた配線基板１０を、確実に得ることが可能となる。

（２）本実施形態では、再リフロー工程を行うことよって個々のはんだバンプ６２，６３の高さを揃えているため、検査工程においてコプラナリティの検査を行った際に、不良品と判定される配線基板１０の数を少なくすることができる。

なお、本実施形態を以下のように変更してもよい。

・上記実施形態では、搭載されるべきはんだバンプ６２，６３として直径が約１００μｍのマイクロボールを用いたが、例えば直径が３００μｍ〜５００μｍ程度の比較的大きなはんだボールを用いることもできる。

・上記実施形態では、配線基板１０の備える複数のパッド２１が、ＩＣチップ７１をフリップチップ接続するためのパッドとなっていたが、ＩＣチップ７１以外の電子部品や別の配線基板をフリップチップ接続するためのパッドであってもよい。

次に、前述した実施形態によって把握される技術的思想を以下に列挙する。

（１）上記手段１において、前記フラックスを供給する前の前記複数のはんだバンプは、表面が酸化膜で覆われるとともに表面に凹部及び皺の少なくとも一方を有しており、前記フラックス供給工程において前記複数のはんだバンプの表面に前記フラックスを供給することにより、前記酸化膜が溶かされるとともに、前記表面状態改善工程においてフラックス供給済みの前記複数のはんだバンプを加熱することにより、前記凹部及び前記皺が除去されることを特徴とするはんだバンプを有する配線基板の製造方法。

（２）上記手段１において、前記表面状態改善工程後における前記複数のはんだバンプは、高さの平均値が１００μｍ以下であることを特徴とするはんだバンプを有する配線基板の製造方法。

（３）上記手段１において、前記表面状態改善工程後における前記複数のはんだバンプは、コプラナリティの測定値が１ｃｍ^２あたり１０μｍ以下であることを特徴とするはんだバンプを有する配線基板の製造方法。

１０…はんだバンプを有する配線基板
１１…基板
１２…基板主面としての第１基板主面
２１…パッド
６１…はんだボール
６２…はんだバンプを構成する第１はんだバンプ
６３…はんだバンプを構成する第２はんだバンプ
７１…部品としてのチップコンデンサ
Ｆ２，Ｆ３…フラックス
Ｒ１…バンプ形成領域

Claims (6)

1. 基板主面上のバンプ形成領域内に複数のパッドが配置された基板を準備する基板準備工程と、
   前記複数のパッド上にはんだボールを搭載させるボール搭載工程と、
   搭載された前記はんだボールを加熱溶融させて複数のはんだバンプを形成するリフロー工程と
   を含む配線基板の製造方法であって、
   前記リフロー工程後に、
   前記複数のはんだバンプの表面にフラックスを供給するフラックス供給工程と、
   フラックス供給済みの前記複数のはんだバンプを加熱させることにより、前記複数のはんだバンプの表面状態を改善する表面状態改善工程と
   を行い、
   前記表面状態改善工程後に、
   前記複数のはんだバンプを構成する複数の第１はんだバンプに対して、フラックスを供給する再フラックス供給工程と、
   部品の底面側に配置された複数の接続端子を、前記複数の第１はんだバンプとは異なる複数の第２はんだバンプに対応させて配置し、この状態で前記複数の第２はんだバンプを加熱溶融して前記複数の第２はんだバンプと前記複数の接続端子とを接合することにより、前記部品を前記基板上に搭載する部品搭載工程と
   を行う
   ことを特徴とする、はんだバンプを有する配線基板の製造方法。
2. 前記表面状態改善工程は、前記複数のはんだバンプを加熱溶融させる再リフロー工程であることを特徴とする請求項１に記載のはんだバンプを有する配線基板の製造方法。
3. 前記フラックス供給工程では、前記複数のはんだバンプの表面にフラックスをスプレー塗布することを特徴とする請求項１または２に記載のはんだバンプを有する配線基板の製造方法。
4. 前記フラックス供給工程では、前記複数のはんだバンプの表面にフラックスを印刷または転写することを特徴とする請求項１または２に記載のはんだバンプを有する配線基板の製造方法。
5. 前記はんだボールは直径が２００μｍ以下のマイクロボールであることを特徴とする請求項１乃至４のいずれか１項に記載のはんだバンプを有する配線基板の製造方法。
6. 前記表面状態改善工程後に、前記複数のはんだバンプの高さを検査する検査工程を行うことを特徴とする請求項１乃至５のいずれか１項に記載のはんだバンプを有する配線基板の製造方法。

Images