JP2017163115A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2017163115A
JP2017163115A JP2016048898A JP2016048898A JP2017163115A JP 2017163115 A JP2017163115 A JP 2017163115A JP 2016048898 A JP2016048898 A JP 2016048898A JP 2016048898 A JP2016048898 A JP 2016048898A JP 2017163115 A JP2017163115 A JP 2017163115A
Authority
JP
Japan
Prior art keywords
semiconductor element
semiconductor
elastic modulus
semiconductor device
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016048898A
Other languages
English (en)
Other versions
JP6515047B2 (ja
Inventor
竹識 前田
Takesato Maeda
竹識 前田
福田　昌利
Masatoshi Fukuda
昌利 福田
良二 松嶋
Ryoji Matsushima
良二 松嶋
青木　秀夫
Hideo Aoki
秀夫 青木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Toshiba Memory Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Memory Corp filed Critical Toshiba Memory Corp
Priority to JP2016048898A priority Critical patent/JP6515047B2/ja
Priority to TW105126408A priority patent/TWI637445B/zh
Priority to CN201610694439.8A priority patent/CN107180807B/zh
Priority to US15/252,139 priority patent/US9997484B2/en
Publication of JP2017163115A publication Critical patent/JP2017163115A/ja
Application granted granted Critical
Publication of JP6515047B2 publication Critical patent/JP6515047B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/1319—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1413—Square or rectangular array
    • H01L2224/14133—Square or rectangular array with a staggered arrangement, e.g. depopulated array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/145—Material
    • H01L2224/14505—Bump connectors having different materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1451—Function
    • H01L2224/14515—Bump connectors having different functions
    • H01L2224/14517—Bump connectors having different functions including bump connectors providing primarily mechanical bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16148—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a bonding area protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/1712—Layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/1718—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/17181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9211—Parallel connecting processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06568—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Abstract

【課題】安定した接続を得易くできる半導体装置及びその製造方法を提供する。
【解決手段】実施形態によれば、半導体装置は、配線基板と、第１半導体素子と、第２半導体素子と、バンプと、接着部と、樹脂部と、を含む。第２半導体素子は、配線基板と第１半導体素子との間に設けられる。バンプは、第１、第２半導体素子の間に設けられ第１、第２半導体素子を電気的に接続する。接着部は、第１、第２半導体素子の間に設けられ第１、第２半導体素子を接着し、第１弾性率を有する。樹脂部は、第１弾性率よりも高い第２弾性率を有する。樹脂部の第１部分は、第１、第２半導体素子との間に設けられる。樹脂部の第２部分と配線基板との間に、第１、第２半導体素子が配置される。樹脂部の第３部分は、配線基板から第１半導体素子に向かう第１方向と交差する第２方向において第１、第２半導体素子と重なる。
【選択図】図１

Description

本発明の実施形態は、半導体装置及びその製造方法に関する。
半導体装置において、例えば、複数の半導体チップを積層し、その間をバンプにより電気的に接続する構成がある。安定した電気的接続を得ることが望まれる。
特開２０１５−９０９３７号公報
本発明の実施形態は、安定した接続を得易くできる半導体装置及びその製造方法を提供する。
本発明の実施形態によれば、半導体装置は、配線基板と、第１半導体素子と、第２半導体素子と、バンプと、接着部と、樹脂部と、を含む。前記第２半導体素子は、前記配線基板と前記第１半導体素子との間に設けられる。前記バンプは、前記第１半導体素子と前記第２半導体素子との間に設けられ前記第１半導体素子と前記第２半導体素子とを電気的に接続する。前記接着部は、前記第１半導体素子と前記第２半導体素子との間に設けられ前記第１半導体素子と前記第２半導体素子とを接着し、第１弾性率を有する。前記樹脂部は、前記第１弾性率よりも高い第２弾性率を有する。前記樹脂部の第１部分は、前記第１半導体素子と前記第２半導体素子との間に設けられる。前記樹脂部の第２部分と前記配線基板との間に、前記第１半導体素子及び前記第２半導体素子が配置される。前記樹脂部の第３部分は、前記配線基板から前記第１半導体素子に向かう第１方向と交差する第２方向において前記第１半導体素子及び前記第２半導体素子と重なる。
図１（ａ）及び図１（ｂ）は、実施形態に係る半導体装置を例示する模式的断面図である。 図２（ａ）〜図２（ｆ）は、半導体装置の特性を例示する模式的断面図である。 図３（ａ）及び図３（ｂ）は、半導体装置に関する実験結果を例示する表である。 図４（ａ）〜図４（ｆ）は、実施形態に係る別の半導体装置を例示する模式的断面図である。 図５（ａ）〜図５（ｄ）は、実施形態に係る半導体装置の製造方法を例示する工程順模式的断面図である。
以下に、本発明の各実施の形態について図面を参照しつつ説明する。
図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
図１（ａ）及び図１（ｂ）は、実施形態に係る半導体装置を例示する模式的断面図である。
図１（ａ）は、図１（ｂ）のＡ１−Ａ２線断面図である。図１（ｂ）は、図１（ａ）のＢ１−Ｂ２線断面図である。
図１（ａ）及び図１（ｂ）に示すように、実施形態に係る半導体装置１１０は、配線基板４０と、複数の半導体素子１０と、バンプ２１と、接着部２５と、樹脂部３０と、を含む。
複数の半導体素子１０（例えば、半導体チップ）は、Ｚ軸方向に積層されている。複数の半導体素子１０は、互いに同一でなくても良い。この例では、複数の半導体素子１０は、Ｚ軸方向に、互いに離れている。２つの半導体素子１０の間に、バンプ２１及び接着部２５が、設けられている。この例では、リードフレーム１６がさらに設けられている。リードフレーム１６と配線基板４０との間に複数の半導体素子１０が配置されている。
複数の半導体素子１０は、例えば、第１半導体素子１１、第２半導体素子１２及び第３半導体素子１３などを含む。第１半導体素子１１及び第２半導体素子１２は、例えば、メモリチップである。第３半導体素子１３は、接続部材４５から入力されるデータを半導体素子１０に対して入力可能な形式に変換、または半導体素子１０から出力されるデータを接続部財４５より出力可能な形式に変換するためのインターフェースである。半導体素子１０の機能は任意である。例えば、第３半導体素子１３のサイズは、他の半導体素子（例えば第１半導体素子１１）のサイズとは異なる。
例えば、第２半導体素子１２は、配線基板４０と第１半導体素子１１との間に設けられる。この例では、第３半導体素子１３は、配線基板４０と第２半導体素子１２との間に設けられる。複数の半導体素子１０の数は、任意である。
配線基板４０から第１半導体素子１１に向かう方向（第１方向）をＺ軸方向とする。Ｚ軸方向に対して垂直な１つの方向をＸ軸方向とする。Ｚ軸方向及びＸ軸方向に対して垂直な方向をＹ軸方向とする。
配線基板４０の主面は、例えば、Ｘ−Ｙ平面に平行である。配線基板４０は、例えば、Ｘ−Ｙ平面に沿って広がる板状である。複数の半導体素子１０のそれぞれは、Ｘ−Ｙ平面に沿って広がる板状である。複数の半導体素子１０の積層方向がＺ軸方向に対応する。
以下、複数の半導体素子１０のうちの第１半導体素子１１及び第２半導体素子１２について説明する。
バンプ２１は、第１半導体素子１１と第２半導体素子１２との間に設けられる。バンプ２１は、第１半導体素子１１と第２半導体素子１２とを電気的に接続する。
接着部２５は、第１半導体素子１１と第２半導体素子１２との間に設けられる。接着部２５は、第１半導体素子１１と第２半導体素子１２とを接着する。接着部２５は、Ｘ−Ｙ平面内で、バンプ２１と並ぶ。接着部２５は、第１弾性率を有する。第１弾性率は、比較的低い。
図１（ａ）に示すように、複数のバンプ２１が設けられても良い。複数のバンプ２１は、Ｘ−Ｙ平面内で並ぶ。例えば、複数のバンプ２１の一部は、Ｘ軸方向に並び、複数のバンプ２１の一部は、Ｙ軸方向に並ぶ。
図１（ａ）に示すように、複数の接着部２５が設けられても良い。複数の接着部２５は、Ｘ−Ｙ平面内で並ぶ。例えば、複数の接着部２５の一部は、Ｘ軸方向に並び、複数の接着部２５の一部は、Ｙ軸方向に並ぶ。接着部２５のサイズは、バンプ２１のサイズよりも大きくても良く、小さくても良く、同じでも良い。
例えば、複数の半導体素子１０と、配線基板４０とは、接続部材４３により電気的に接続される。この例では、配線基板４０は、基板４２と、貫通電極４１と、を含む。貫通電極４１は、基板４２を貫通する。配線基板４０の下面に接続部材４５（バンプなど）が設けられる。半導体装置１１０は、接続部材４５を介して、別の実装部品（図示しない）などに、実装されて、使用される。
樹脂部３０は、複数の半導体素子１０の周りに設けられる。樹脂部３０は、複数の半導体素子１０の間の領域にも設けられる。
図１（ｂ）に示すように、樹脂部３０の第１部分３１は、第１半導体素子１１と第２半導体素子１２との間に設けられる。樹脂部３０の第２部分３２と配線基板４０との間に、複数の半導体素子１０（第１半導体素子１１及び第２半導体素子１２）が配置される。樹脂部３０の第３部分３３は、Ｚ軸方向（配線基板４０から第１半導体素子１１に向かう第１方向）と交差する第２方向（Ｘ−Ｙ平面内の任意の方向）において、第１半導体素子１１及び第２半導体素子１２と重なる。例えば、複数の半導体素子１０の側面を、第３部分３３が囲む。
樹脂部３０は、第２弾性率を有する。第２弾性率は、接着部２５の第１弾性率よりも高い。換言すると、接着部２５の第１弾性率は、樹脂部３０の第２弾性率よりも低い。接着部２５には、低弾性率の材料が用いられる。一方、樹脂部３０には、高弾性率の材料が用いられる。例えば、接着部２５には、低弾性率のアクリル樹脂などが用いられる。一方、樹脂部３０には、高弾性率のエポキシ樹脂などが用いられる。
複数の半導体素子１０の周りを封止する樹脂部３０として、弾性率の高い材料を用いることで、例えば、パッケージの反りが抑制できる。例えば、外部からのストレスに対しての耐性が高くできる。外部からのダメージから、半導体素子１０を保護することができる。このような、封止用の樹脂部３０は、例えば、モールド樹脂である。
このような弾性率が比較的高いモールド樹脂を複数の半導体素子１０の間にも設けると、複数の半導体素子１０の間に設けたバンプ２１による接続において不良が発生することが分かった。例えば、バンプ２１と半導体素子１０との間の面において、亀裂が生じ易い。剥がれが生じる場合もある。または、バンプ２１が接続された半導体素子１０の電極層などにおいて、亀裂または剥がれが生じる場合がある。
本願発明者らの実験によると、複数の半導体素子１０の間に、接着部２５を設け、複数の半導体素子１０どうしを接着することで、接続不良の症状が軽減することが分かった。そして、接着部２５の弾性率を比較的低くすることで、バンプ２１における接続不良が抑制できることが分かった。
実施形態においては、接着部２５により複数の半導体素子１０どうしを接着し、接着部２５の第１弾性率を樹脂部３０の第２弾性率よりも低くする。これにより、バンプ２１における接続不良が抑制できる。実施形態においては、安定した接続が得やすい半導体装置を提供できる。実施形態においては、パッケージの反りを抑制し、高い外部ストレス耐性を維持しつつ、安定な電気的接続が得られる。
図１（ｂ）に示すように、実施形態において、樹脂部３０の第４部分３４が、配線基板４０と第２半導体素子１２との間に配置されても良い。この部分における接続不良が抑制できる。樹脂部３０の第５部分３５が、配線基板４０と第３半導体素子１３との間に配置されても良い。この部分における接続不良が抑制できる。例えば、複数の半導体素子１０の内で、配線基板４０に最も近い半導体素子１０と配線基板４０との間に、樹脂部３０の一部が配置されても良い。例えば、複数の半導体素子１０の周りを樹脂部３０が囲む。樹脂部３０により、複数の半導体素子１０が封止され、保護される。
図２（ａ）〜図２（ｆ）は、半導体装置の特性を例示する模式的断面図である。
これらの図は、異なる構成を有する半導体装置における反りの特性の例を示している。
図２（ａ）及び図２（ｂ）は、実施形態に係る半導体装置１１０に対応する。半導体装置１１０においては、２つの半導体素子１０の間に、バンプ２１と、上記の接着部２５と、樹脂部３０が設けられる。図２（ｃ）及び図２（ｄ）は、第１参考例の半導体装置１１８に対応する。半導体装置１１８においては、２つの半導体素子１０の間に、バンプ２１と樹脂部３０が設けられ、接着部が設けられない。図２（ｅ）及び図２（ｆ）は、第２参考例の半導体装置１１９に対応する。半導体装置１１９においても、２つの半導体素子１０の間に、バンプ２１と樹脂部３０が設けられ、接着部が設けられない。半導体装置１１８におけるバンプ２１の数（密度）は、半導体装置１１９におけるバンプ２１の数（密度）よりも高い。
図２（ａ）、図２（ｃ）及び図２（ｅ）は、製造途中の高温状態ＨＴに対応する。この状態は、例えば、バンプ２１による接続及び樹脂部３０の硬化のときの状態に対応する。高温状態ＨＴの温度は、約１５０℃〜約１７５℃である。図２（ｂ）、図２（ｄ）及び図２（ｆ）は、製造後の室温状態ＲＴ（常温状態）に対応する。室温状態ＲＴの温度は、例えば、約２３℃である。
図２（ａ）、図２（ｃ）及び図２（ｅ）に示すように、製造途中の高温状態ＨＴにおいては、いずれの半導体装置においても、積層体（複数の半導体素子１０）において反りは実質的にない。このため、バンプ２１に応力が実質的に加わらない。
図２（ｂ）、図２（ｄ）及び図２（ｆ）に示すように、室温状態ＲＴにおいては、積層体に反りが生じる。これは、例えば、積層体（複数の半導体素子１０）における熱膨張係数の差異などに基づく。反りにより、応力が生じる。図２（ｄ）及び図２（ｆ）に示すように、半導体装置１１８及び１１９においては、バンプ２１と接続された領域に、応力が加わる。これにより、バンプ２１と半導体素子１０との間に亀裂または剥がれが生じる。
これに対して、半導体装置１１０においては、バンプ２１の他に、低弾性率の接着部２５が設けられている。反りによる応力により、半導体素子１０のうちの接着部２５と接した部分が変形する。変形により、応力が緩和される。このため、半導体素子１０のうちでバンプ２１と接続された領域では、応力が小さくなる。半導体素子１０のうちでバンプ２１と接続された領域においては、反りが小さくなる。半導体素子１０のうちでバンプ２１と接続された領域で応力が小さくなるため、バンプ２１において亀裂または剥がれが抑制できる。これにより、安定した電気的接続が得られる。
以下、本願発明者らが行った実験の結果の例について説明する。
以下に説明する実験においては、２種類の材料が接着部２５として用いられる。第１材料の室温（２３℃）における弾性率Ｄ１は、０．２ＧＰａ〜１０ＧＰａである。第２材料の室温（２３℃）における弾性率Ｄ１は、約１５ＧＰａである。これらの材料を用いて、接着部２５の面積比率が変更される。例えば、複数の接着部２５が設けられ、複数の接着部２５の面積（Ｘ−Ｙ平面内の面積）の合計の面積Ｓ２５が得られる。一方、半導体素子１０の１つの面積（Ｘ−Ｙ平面内の面積）をＳ１０とする。面積比率Ｒ１（％）は、（Ｓ２５／Ｓ１０）×１００（％）である。さらに、樹脂部３０として、４種類の材料が用いられる。これらの材料の室温（２３℃）における弾性率Ｄ２は、１２ＧＰａ、１５ＧＰａ、３０ＧＰａまたは３５ＧＰａである。
上記の接着部２５、面積比率Ｒ１、及び、樹脂部３０を用いた試料について、３種類の評価が行われる。第１評価においては、吸湿及びリフロー試験におけるパッケージクラックの発生の有無が評価される。第２評価においては、温度サイクル試験におけるバンプ接続不良の有無が評価される。第３評価において、複数の半導体素子１０の間への樹脂部３０の未充填の有無が評価される。
図３（ａ）及び図３（ｂ）は、半導体装置に関する実験結果を例示する表である。
図３（ａ）は、接着部２５として。第１材料（弾性率Ｄ１＝０．２ＧＰａ〜１０ＧＰａを用いたときの評価結果を示す。図３（ｂ）は、接着部２５として、第２材料（弾性率Ｄ１＝１５ＧＰａを用いたときの評価結果を示す。図中（表中）において、接着部２５の面積比率Ｒ１、及び、樹脂部３０の弾性率Ｄ２が示されている。
評価結果Ｅ１は、第１評価に対応し、「＋」マークは、吸湿及びリフロー試験におけるパッケージクラックが検出されないことに対応する。「−」マークは、吸湿及びリフロー試験におけるパッケージクラックが検出されることに対応する。
評価結果Ｅ２は、第２評価に対応し、「＋」マークは、温度サイクル試験におけるバンプ接続不良が発生しないことに対応する。「−」マークは、温度サイクル試験におけるバンプ接続不良が発生していることに対応する。
評価結果Ｅ３は、第３評価に対応し、「＋」マークは、未充填が検出できないことに対応する。「−」マークは、未充填が検出されることに対応する。
これらの表中において「／」マークは、評価が実施できないことを示す。例えば、第１評価において、吸湿及びリフロー試験におけるパッケージクラックが生じた試料においては、第２評価（温度サイクル試験）が実施できない。
これらの図中において、「＋」マークが良好な結果であることに対応する。
図３（ｂ）に示すように、接着部２５の弾性率Ｄ１が１５ＧＰａと高い場合は、良好な結果が得られる条件が狭い。例えば、温度サイクル試験（第２評価結果Ｅ２）におけるバンプ接続不良が発生し易い。
これに対して、図３（ａ）に示すように、接着部２５の弾性率Ｄ１が０．２ＧＰａ〜１０ＧＰａと低い場合には、良好な結果が得られる条件が広い。例えば、温度サイクル試験（第２評価結果Ｅ２）におけるバンプ接続不良の発生が抑制できる。実施形態において、接着部２５の２３℃における弾性率Ｄ１（第１弾性率）は、例えば、０．２ＧＰａ以上１０ＧＰａ以下であることが好ましい。
図３（ａ）に示すように、接着部２５の弾性率Ｄ１が低い場合において、面積比率Ｒ１が７８．５％の時は、未充填が生じる（第３評価結果Ｅ３）。面積比率Ｒ１が過度に高いと、２つの半導体素子１０の間の空間の幅（樹脂部３０の充填の経路の面積）が狭くなる。このため、２つの半導体素子１０の間の空間に、樹脂部３０が入りにくくなる。面積比率Ｒ１は、７８．５％未満が好ましい。面積比率Ｒ１は、３９．３％以下がさらに好ましい。
一方、接着部２５の弾性率Ｄ１が低い場合において、面積比率Ｒ１が４．９％または８．６％の時には、温度サイクル試験（第２評価結果Ｅ２）におけるバンプ接続不良が発生し易くなる。面積比率Ｒ１が過度に低いと、接着部２５を設けることによる、応力の緩和の効果が小さい。面積比率Ｒ１は、８．６％よりも高いことが好ましい。面積比率Ｒ１は、１１％以上であることがさらに好ましい。
図３（ａ）に示すように、接着部２５の弾性率Ｄ１が低い場合において、樹脂部３０の弾性率Ｄ２が１２ＧＰａである場合には、吸湿及びリフロー試験（第１評価結果Ｅ１）においてパッケージクラックが発生する。樹脂部３０の弾性率Ｄ２が１５ＧＰａ、３０ＧＰａまたは３５ＧＰａのときには、吸湿及びリフロー試験（第１評価結果Ｅ１）においてパッケージクラックが発生しない。
例えば、樹脂部３０の２３℃における弾性率Ｄ２が、１５ＧＰａ以上３０ＧＰａ以下において、吸湿及びリフロー試験（第１評価結果Ｅ１）、温度サイクル試験（第２評価結果Ｅ２）、及び、未充填（第３評価結果Ｅ３）において、良好な結果が得られる。実施形態において、例えば、樹脂部３０の２３℃における弾性率Ｄ２（第２弾性率）は、１５ＧＰａ以上３０ＧＰａ以下であることが好ましい。
例えば、樹脂部３０の２３℃における第２弾性率は、接着部２５の２３℃における第１弾性率の１．５倍以上６０倍以下であることが好ましい。第１〜第３評価結果Ｅ１〜Ｅ３において、良好な結果が得られる。第２弾性率と第１弾性率との差が大きい場合、第２弾性率の測定法と、第１弾性率の測定法と、が互いに異なっても良い。
図４（ａ）〜図４（ｆ）は、実施形態に係る別の半導体装置を例示する模式的断面図である。
図４（ａ）に示すように、実施形態に係る別の半導体装置１１１のように、第１半導体素子１１及び第２半導体素子１２の組みの位置は、複数の半導体素子１０のうちで任意である。この例では、第１半導体素子１１は、複数の半導体素子１０のうちで、最上層である。
図４（ｂ）に示すように、実施形態に係る別の半導体装置１１２においては、第３半導体素子１３（サイズが異なる素子）が設けられていない。
図４（ｃ）に示すように、実施形態に係る別の半導体装置１１３においては、リードフレーム１６（図１（ｂ）参照）が省略されている。
図４（ｄ）に示すように、実施形態に係る別の半導体装置１１４においては、第３半導体素子１３（サイズが異なる素子）と配線基板４０との間に、第１半導体素子１１及び第２半導体素子１２が配置されている。
図４（ｅ）に示すように、実施形態に係る別の半導体装置１１５においては、第３半導体素子１３（サイズが異なる素子）が設けられず、リードフレーム１６が省略されている。
図４（ｆ）に示すように、実施形態に係る別の半導体装置１１６においては、第３半導体素子１３（サイズが異なる素子）と配線基板４０との間に、第１半導体素子１１及び第２半導体素子１２が配置されている。そして、複数の半導体素子１０の１つが、配線基板４０と実質的に接している。
このように、実施形態において、複数の半導体素子１０の構成は、種々の変形が可能である。
以下、実施形態に係る半導体装置の製造方法の例について説明する。以下では、半導体装置１１０を製造する場合について説明する。
図５（ａ）〜図５（ｄ）は、実施形態に係る半導体装置の製造方法を例示する工程順模式的断面図である。
図５（ａ）に示すように、複数の半導体素子１０を積層して積層体１５を形成する。それらの間に、バンプ２１及び接着部２５が設けられる。この例では、積層体１５は、リードフレーム１６の上に設けられている。
図５（ｂ）に示すように、配線基板４０が準備される。この例では。配線基板４０の一部の上に接続部材４３が設けられている。接続部材４３は、積層体１５に設けられても良い。
図５（ｃ）に示すように、積層体１５と配線基板４０とを積層する。これらの間が、接続部材４３で電気的に接続される。これにより、加工体１１０Ａが得られる。本実施形態に係る半導体装置の製造方法は、このような加工体１１０Ａを準備する工程を備えても良い。
加工体１１０Ａは、第１半導体素子１１と、第２半導体素子１２と、バンプ２１と、接着部２５と、を含む。第２半導体素子１２は、配線基板４０と第１半導体素子１１との間に設けられる。バンプ２１は、第１半導体素子１１と第２半導体素子１２との間に設けられ、第１半導体素子１１と第２半導体素子１２とを電気的に接続する。接着部２５は、第１半導体素子１１と第２半導体素子１２との間に設けられ、第１半導体素子１１と第２半導体素子１２とを接着する。接着部２５は、第１弾性率を有する。
図５（ｄ）に示すように、このような加工体１１０Ａの、第１半導体素子１１と第２半導体素子１２との間、及び、第１半導体素子１１と第２半導体素子１２の周りに、樹脂部３０を形成する。樹脂部３０は、第１弾性率よりも高い第２弾性率を有する。
その後必要に応じて、接続部材４５を形成する。これにより、半導体装置１１０が形成できる。実施形態によれば、安定した接続が得やすい半導体装置の製造方法が提供できる。
実施形態によれば、安定した接続を得易くできる半導体装置及びその製造方法を提供できる。
なお、本願明細書において、「垂直」及び「平行」は、厳密な垂直及び厳密な平行だけではなく、例えば製造工程におけるばらつきなどを含むものであり、実質的に垂直及び実質的に平行であれは良い。
以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明の実施形態は、これらの具体例に限定されるものではない。例えば、半導体装置に含まれる配線基板、半導体素子、バンプ、接着部及び樹脂部などの各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。
また、各具体例のいずれか２つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
その他、本発明の実施の形態として上述した半導体装置及びその製造方法を基にして、当業者が適宜設計変更して実施し得る全ての半導体装置及びその製造方法も、本発明の要旨を包含する限り、本発明の範囲に属する。
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１０…半導体素子、 １１〜１３…第１〜第３半導体素子、 １５…積層体、 １６…リードフレーム、 ２１…バンプ、 ２５…接着部、 ３０…樹脂部、 ３１〜３５…第１〜第５部分、 ４０…配線基板、 ４１…貫通電極、 ４２…基板、 ４３…接続部材、 ４５…接続部材、 １１０〜１１６、１１８、１１９…半導体装置、 １１０Ａ…加工体、 Ｄ１、Ｄ２…弾性率、 Ｅ１〜Ｅ３…第１〜第３評価結果、 ＨＴ…高温状態、 Ｒ１…面積比率、 ＲＴ…室温状態

Claims (7)

  1. 配線基板と、
    第１半導体素子と、
    前記配線基板と前記第１半導体素子との間に設けられた第２半導体素子と、
    前記第１半導体素子と前記第２半導体素子との間に設けられ前記第１半導体素子と前記第２半導体素子とを電気的に接続するバンプと、
    前記第１半導体素子と前記第２半導体素子との間に設けられ前記第１半導体素子と前記第２半導体素子とを接着し第１弾性率を有する接着部と、
    前記第１弾性率よりも高い第２弾性率を有する樹脂部と、
    を備え、
    前記樹脂部の第１部分は、前記第１半導体素子と前記第２半導体素子との間に設けられ、
    前記樹脂部の第２部分と前記配線基板との間に、前記第１半導体素子及び前記第２半導体素子が配置され、
    前記樹脂部の第３部分は、前記配線基板から前記第１半導体素子に向かう第１方向と交差する第２方向において前記第１半導体素子及び前記第２半導体素子と重なる、半導体装置。
  2. 前記樹脂部の第４部分は、前記配線基板と前記第２半導体素子との間に配置された、請求項１記載の半導体装置。
  3. 前記接着部の面積の前記第１半導体素子の面積に対する比は、１１％以上７８．５％未満である、請求項１または２に記載の半導体装置。
  4. 前記接着部の２３℃における前記第１弾性率は、０．２ＧＰａ以上１０ＧＰａ以下である、請求項１〜３のいずれか１つに記載の半導体装置。
  5. 前記樹脂部の２３℃における前記第２弾性率は、１５ＧＰａ以上３０ＧＰａ以下である、請求項１〜４のいずれか１つに記載の半導体装置。
  6. 前記樹脂部の２３℃における前記第２弾性率は、前記接着部の２３℃における前記第１弾性率の１．５倍以上６０倍以下である、請求項１〜３のいずれか１つに記載の半導体装置。
  7. 配線基板と、第１半導体素子と、前記配線基板と前記第１半導体素子との間に設けられた第２半導体素子と、前記第１半導体素子と前記第２半導体素子との間に設けられ前記第１半導体素子と前記第２半導体素子とを電気的に接続するバンプと、前記第１半導体素子と前記第２半導体素子との間に設けられ前記第１半導体素子と前記第２半導体素子とを接着し第１弾性率を有する接着部と、を含む加工体を準備する工程と、
    前記第１半導体素子と前記第２半導体素子との間、及び、前記第１半導体素子と前記第２半導体素子の周りに、前記第１弾性率よりも高い第２弾性率を有する樹脂部を形成する工程と、
    を備えた半導体装置の製造方法。
JP2016048898A 2016-03-11 2016-03-11 半導体装置及びその製造方法 Active JP6515047B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2016048898A JP6515047B2 (ja) 2016-03-11 2016-03-11 半導体装置及びその製造方法
TW105126408A TWI637445B (zh) 2016-03-11 2016-08-18 Semiconductor device and method of manufacturing same
CN201610694439.8A CN107180807B (zh) 2016-03-11 2016-08-19 半导体装置及其制造方法
US15/252,139 US9997484B2 (en) 2016-03-11 2016-08-30 Semiconductor device and manufacturing method of the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016048898A JP6515047B2 (ja) 2016-03-11 2016-03-11 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2017163115A true JP2017163115A (ja) 2017-09-14
JP6515047B2 JP6515047B2 (ja) 2019-05-15

Family

ID=59786893

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016048898A Active JP6515047B2 (ja) 2016-03-11 2016-03-11 半導体装置及びその製造方法

Country Status (4)

Country Link
US (1) US9997484B2 (ja)
JP (1) JP6515047B2 (ja)
CN (1) CN107180807B (ja)
TW (1) TWI637445B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021009938A (ja) * 2019-07-01 2021-01-28 新光電気工業株式会社 配線基板、接合型配線基板及び配線基板の製造方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7048493B2 (ja) * 2016-07-14 2022-04-05 株式会社東芝 セラミックス回路基板および半導体モジュール
JP2019057529A (ja) * 2017-09-19 2019-04-11 東芝メモリ株式会社 半導体装置

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09330950A (ja) * 1996-06-13 1997-12-22 Nec Corp 半導体装置及びその製造方法
JPH10313022A (ja) * 1997-03-10 1998-11-24 Toshiba Corp 半導体装置
JPH11168122A (ja) * 1997-10-02 1999-06-22 Matsushita Electric Ind Co Ltd 回路基板への半導体素子の装着方法、及び半導体装置
JPH11274378A (ja) * 1998-03-25 1999-10-08 Sharp Corp 半導体装置用封止材料およびそれを用いたフリップチップ接続方法および半導体パッケージ
JP2000236002A (ja) * 1999-02-15 2000-08-29 Matsushita Electric Works Ltd フリップチップ接続方法
JP2002170850A (ja) * 2000-11-30 2002-06-14 Matsushita Electric Ind Co Ltd 電子部品実装構造体とその製造方法
US20070200216A1 (en) * 2004-06-18 2007-08-30 Samsung Electronics Co., Ltd. Chip stack package
JP2007324418A (ja) * 2006-06-01 2007-12-13 Fujitsu Ltd 半導体装置、はんだバンプ接続用基板の製造方法及び半導体装置の製造方法
US20080293186A1 (en) * 2007-05-22 2008-11-27 United Test And Assembly Center Ltd. Method of assembling a silicon stack semiconductor package
JP2009238969A (ja) * 2008-03-27 2009-10-15 Panasonic Corp 電子部品の実装構造および電子部品実装体の製造方法
JP2013008963A (ja) * 2011-05-26 2013-01-10 Toshiba Corp 半導体装置とその製造方法
JP2014183278A (ja) * 2013-03-21 2014-09-29 Toshiba Corp 半導体装置及びその製造方法
JP2015090937A (ja) * 2013-11-06 2015-05-11 株式会社東芝 半導体装置の製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7309923B2 (en) 2003-06-16 2007-12-18 Sandisk Corporation Integrated circuit package having stacked integrated circuits and method therefor
JP2005327755A (ja) * 2004-05-12 2005-11-24 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP4383324B2 (ja) * 2004-11-10 2009-12-16 Ｎｅｃエレクトロニクス株式会社 半導体装置
JP4795248B2 (ja) 2005-04-11 2011-10-19 エルピーダメモリ株式会社 半導体装置
CN101848915B (zh) * 2007-11-07 2013-10-09 昭和电工株式会社 含环氧基的有机硅氧烷化合物、转印材料用固化性组合物和使用该组合物的微细图案形成方法
JP2013008819A (ja) 2011-06-24 2013-01-10 Toshiba Corp 半導体装置およびその製造方法
KR101963883B1 (ko) * 2012-07-05 2019-04-01 삼성전자주식회사 반도체 패키지 및 이의 제조 방법
JP5845152B2 (ja) 2012-07-26 2016-01-20 ルネサスエレクトロニクス株式会社 半導体装置、携帯通信機器、及び、半導体装置の製造方法
JP2014167973A (ja) 2013-02-28 2014-09-11 Toshiba Corp 半導体装置およびその製造方法

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09330950A (ja) * 1996-06-13 1997-12-22 Nec Corp 半導体装置及びその製造方法
JPH10313022A (ja) * 1997-03-10 1998-11-24 Toshiba Corp 半導体装置
JPH11168122A (ja) * 1997-10-02 1999-06-22 Matsushita Electric Ind Co Ltd 回路基板への半導体素子の装着方法、及び半導体装置
JPH11274378A (ja) * 1998-03-25 1999-10-08 Sharp Corp 半導体装置用封止材料およびそれを用いたフリップチップ接続方法および半導体パッケージ
JP2000236002A (ja) * 1999-02-15 2000-08-29 Matsushita Electric Works Ltd フリップチップ接続方法
JP2002170850A (ja) * 2000-11-30 2002-06-14 Matsushita Electric Ind Co Ltd 電子部品実装構造体とその製造方法
US20070200216A1 (en) * 2004-06-18 2007-08-30 Samsung Electronics Co., Ltd. Chip stack package
JP2007324418A (ja) * 2006-06-01 2007-12-13 Fujitsu Ltd 半導体装置、はんだバンプ接続用基板の製造方法及び半導体装置の製造方法
US20080293186A1 (en) * 2007-05-22 2008-11-27 United Test And Assembly Center Ltd. Method of assembling a silicon stack semiconductor package
JP2009238969A (ja) * 2008-03-27 2009-10-15 Panasonic Corp 電子部品の実装構造および電子部品実装体の製造方法
JP2013008963A (ja) * 2011-05-26 2013-01-10 Toshiba Corp 半導体装置とその製造方法
JP2014183278A (ja) * 2013-03-21 2014-09-29 Toshiba Corp 半導体装置及びその製造方法
JP2015090937A (ja) * 2013-11-06 2015-05-11 株式会社東芝 半導体装置の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021009938A (ja) * 2019-07-01 2021-01-28 新光電気工業株式会社 配線基板、接合型配線基板及び配線基板の製造方法
JP7321009B2 (ja) 2019-07-01 2023-08-04 新光電気工業株式会社 配線基板、接合型配線基板及び配線基板の製造方法

Also Published As

Publication number Publication date
US9997484B2 (en) 2018-06-12
US20170263582A1 (en) 2017-09-14
TW201732969A (zh) 2017-09-16
JP6515047B2 (ja) 2019-05-15
CN107180807B (zh) 2019-11-05
CN107180807A (zh) 2017-09-19
TWI637445B (zh) 2018-10-01

Similar Documents

Publication Publication Date Title
JP5566161B2 (ja) 回路パターンの浮き上がり現象を抑制するパッケージオンパッケージ及びその製造方法
JP2008166373A (ja) 半導体装置およびその製造方法
JP2007123454A (ja) 半導体装置及びその製造方法
JP2013021216A (ja) 積層型半導体パッケージ
JP2012216644A (ja) 半導体装置及びその製造方法
JP6515047B2 (ja) 半導体装置及びその製造方法
JP5921297B2 (ja) 積層型半導体装置、プリント回路板及び積層型半導体装置の製造方法
US9258890B2 (en) Support structure for stacked integrated circuit dies
JP5547703B2 (ja) 半導体装置の製造方法
JP2012129452A (ja) 半導体装置、半導体パッケージおよび半導体装置の製造方法
TWI677945B (zh) 半導體裝置
KR20110138788A (ko) 적층형 반도체 패키지
JP6184061B2 (ja) 積層型半導体装置及び電子機器
JP2008277457A (ja) 積層型半導体装置および実装体
TWI698967B (zh) 封裝結構
JP2007116030A (ja) 半導体装置とそれを用いた半導体パッケージ
JP2006278975A (ja) 半導体装置
JP2016119331A (ja) 半導体装置及び半導体装置の製造方法
JP4654971B2 (ja) 積層型半導体装置
TW201432878A (zh) 半導體裝置及半導體裝置之製造方法
KR101096453B1 (ko) 적층 반도체 패키지
JP2019169556A (ja) 半導体装置およびその製造方法
KR101573311B1 (ko) 반도체 장치 및 이의 제조 방법
US20170077065A1 (en) Semiconductor storage device and manufacturing method thereof
US20160029486A1 (en) Solder joint structure and electronic component module including the same

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20170620

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180205

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20180905

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180913

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181009

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181207

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190318

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190415

R150 Certificate of patent or registration of utility model

Ref document number: 6515047

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350