JP2017103792A5 - - Google Patents

Claims (18)

1. 無線通信のための方法において、
   少なくとも第２のサブフレームと第３のサブフレームとの間に、キャリア周波数を介して送信されることになるデータを含むダウンリンク・データ・チャネルのための、前記第２のサブフレームと前記第３のサブフレームとの両方において割り当てられる前記キャリア周波数内のリソースを示すために、第１のサブフレームの間に、前記キャリア周波数を介して制御チャネル上で制御情報を送信することと、
   前記第２のサブフレームの間に、前記キャリア周波数を介して前記ダウンリンク・データ・チャネル上で前記データを送信することと、
   前記第３のサブフレームの間に、前記キャリア周波数を介して前記ダウンリンク・データ・チャネル上で前記データを送信することとを含む方法。
2. 前記第２のサブフレームの間に、前記キャリア周波数を介して別の制御チャネル上で前記制御情報を再送信することをさらに含み、前記第１のサブフレームと前記第２のサブフレームは、時間的にオーバーラップしない請求項１記載の方法。
3. 前記制御チャネルは、前記第２のサブフレームにおいて割り当てられたリソースを示すビットを含む請求項１記載の方法。
4. 前記制御情報を送信することはさらに、ラジオ・ネットワーク・テンポラリ識別子（ＲＮＴＩ）を使用して、前記制御チャネルをスクランブルすることを含む請求項１記載の方法。
5. 第５のサブフレームの間におけるアップリンク送信のために割り当てられたアップリンク・リソースを示す制御情報を、第４のサブフレームの間に、前記キャリア周波数を介して別の制御チャネル上で送信することをさらに含む請求項１記載の方法。
6. 前記制御チャネルはさらに、第１および第２の制御チャネルを含み、前記第１の制御チャネルは、前記第２の制御チャネルにおける制御情報のために利用されるシンボルの数のインジケーションを含む請求項１記載の方法。
7. 無線通信のための方法において、
   第１のサブフレームの間に、キャリア周波数を介して制御チャネル上で制御情報を受信することと、ここで、前記制御情報は、少なくとも第２のサブフレームと第３のサブフレームとの間に、前記キャリア周波数を介して送信されることになるデータを含むダウンリンク・データ・チャネルのための、前記第２のサブフレームと前記第３のサブフレームとの両方において割り当てられる前記キャリア周波数内のリソースを示す、物理ダウンリンク制御チャネル（ＰＤＣＣＨ）を含み、
   前記第２のサブフレームまたは前記第３のサブフレームのうちの１つの間に、前記キャリア周波数を介して前記ダウンリンク・データ・チャネル上で前記データを受信することとを含む方法。
8. 前記第２のサブフレームの間に、前記キャリア周波数を介して別の制御チャネル上で前記制御情報を受信することをさらに含み、前記第１のサブフレームと前記第２のサブフレームは、時間的にオーバーラップしない請求項７記載の方法。
9. 前記制御チャネルは、前記第２のサブフレームにおいて割り当てられたリソースを示すビットを含む請求項７記載の方法。
10. 前記制御情報を受信することはさらに、ラジオ・ネットワーク・テンポラリ識別子（ＲＮＴＩ）を使用して、前記制御チャネルを逆スクランブルすることを含む請求項７記載の方法。
11. 第５のサブフレームの間におけるアップリンク送信のために割り当てられたアップリンク・リソースを示す制御情報を、第４のサブフレームの間に、前記キャリア周波数を介して別の制御チャネル上で受信することと、
    前記第５のサブフレームにおいて、示された、割り当てられたアップリンク・リソースを使用して、アップリンク送信を送ることとをさらに含む請求項７記載の方法。
12. 前記制御チャネルはさらに、第１および第２の制御チャネルを含み、前記第１の制御チャネルは、前記第２の制御チャネルにおける制御情報のために利用されるシンボルの数のインジケーションを含む請求項７記載の方法。
13. 無線通信のための装置において、
    第１のサブフレームの間に、キャリア周波数を介して制御チャネル上で制御情報を受信し、ここで、前記制御情報は、少なくとも第２のサブフレームと第３のサブフレームとの間に、前記キャリア周波数を介して送信されることになるデータを含むダウンリンク・データ・チャネルのための、前記第２のサブフレームと前記第３のサブフレームとの両方において割り当てられる前記キャリア周波数内のリソースを示す、物理ダウンリンク制御チャネル（ＰＤＣＣＨ）を含み、
    前記第２のサブフレームまたは前記第３のサブフレームのうちの１つの間に、前記キャリア周波数を介して前記ダウンリンク・データ・チャネル上で前記データを受信するように構成されている少なくとも１つのプロセッサと、
    前記少なくとも１つのプロセッサに接続されたメモリとを具備する装置。
14. 前記少なくとも１つのプロセッサはさらに、前記第２のサブフレームの間に、前記キャリア周波数を介して別の制御チャネル上で前記制御情報を受信するように構成されている請求項１３記載の装置。
15. 前記制御チャネルは、前記第２のサブフレームにおいて割り当てられたリソースを示すビットを含む請求項１３記載の装置。
16. 前記少なくとも１つのプロセッサはさらに、ラジオ・ネットワーク・テンポラリ識別子（ＲＮＴＩ）を使用して、前記制御チャネルを逆スクランブルするように構成されている請求項１３記載の装置。
17. 前記少なくとも１つのプロセッサはさらに、
    第５のサブフレームの間におけるアップリンク送信のために割り当てられたアップリンク・リソースを示す制御情報を、第４のサブフレームの間に、前記キャリア周波数を介して別の制御チャネル上で受信し、
    前記第５のサブフレームにおいて、示された、割り当てられたアップリンク・リソースを使用して、アップリンク送信を送信するように構成されている請求項１３記載の装置。
18. 前記制御チャネルはさらに、第１および第２の制御チャネルを含み、前記第１の制御チャネルは、前記第２の制御チャネルにおける制御情報のために利用されるシンボルの数のインジケーションを含む請求項１３記載の装置。