JP2016537831A - ミスカット基板を用いた高パワーの窒化ガリウムエレクトロニクス - Google Patents

ミスカット基板を用いた高パワーの窒化ガリウムエレクトロニクス Download PDF

Info

Publication number
JP2016537831A
JP2016537831A JP2016552433A JP2016552433A JP2016537831A JP 2016537831 A JP2016537831 A JP 2016537831A JP 2016552433 A JP2016552433 A JP 2016552433A JP 2016552433 A JP2016552433 A JP 2016552433A JP 2016537831 A JP2016537831 A JP 2016537831A
Authority
JP
Japan
Prior art keywords
epitaxial layer
substrate
electronic device
gan
iii
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016552433A
Other languages
English (en)
Other versions
JP6857290B2 (ja
Inventor
シー． キジルヤリ，イシク
シー． キジルヤリ，イシク
ピー． バウアー，デイヴィッド
ピー． バウアー，デイヴィッド
アール． プランティー，トーマス
アール． プランティー，トーマス
イエ，ガンフェン
Original Assignee
アヴォジー，インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by アヴォジー，インコーポレイテッド filed Critical アヴォジー，インコーポレイテッド
Publication of JP2016537831A publication Critical patent/JP2016537831A/ja
Application granted granted Critical
Publication of JP6857290B2 publication Critical patent/JP6857290B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02634—Homoepitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/7605—Making of isolation regions between components between components manufactured in an active substrate comprising AIII BV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66196—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices with an active layer made of a group 13/15 material
    • H01L29/66204—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

電子デバイスが、六方晶構造と、＜０００１＞方向から０．１５°〜０．６５°の方位差によって特徴付けられる成長表面の法線を有するＩＩＩ−Ｖ族基板を含む。また、電子デバイスは、ＩＩＩ−Ｖ族基板に結合された第１のエピタキシャル層と、第１のエピタキシャル層に結合された第２のエピタキシャル層を含む。電子デバイスは、基板と電気的に接続される第１のコンタクトと、第２のエピタキシャル層と電気的に接続される第２のコンタクトをさらに含む。

Description

[0001]パワーエレクトロニクスは、さまざまな用途で広く使用されている。パワー電子デバイスは、一般に、例えば、交流から直流に、ある電圧レベルから別のレベルに、または他の方法で、電気エネルギーの形態を変更するために回路で使用されている。このようなデバイスは、モバイルデバイスにおけるミリワットからの高電圧送電系における数百メガワットまで、広い範囲のパワーレベルにわたって動作することができる。パワーエレクトロニクスの進歩にもかかわらず、この分野では、改善されたエレクトロニクスシステムおよびその動作方法が必要とされている。
[0002]本発明は、一般に、電子デバイスに関するものである。より具体的には、本発明は、高パワーエレクトロニクスのために有用な窒化ガリウム（ＧａＮ）系エピタキシャル層の製造に関する。特定の実施形態では、（０００１）面から＜１−１００＞方向に対して１度未満の方位差をつけられた成長面を有するＧａＮ基板が、エピタキシャル成長プロセスにおいて利用される。方位差をつけられた基板上に成長させたエピタキシャル層の表面モフォロジおよび電気的特性は、高パワー電子デバイスでの使用に適している。その方法および技術を、ダイオードやＦＥＴ等を含む多様な化合物半導体システムに適用することができる。
[0003]本発明の実施形態によれば、電子デバイスが提供されている。電子デバイスは、六方晶構造と、＜０００１＞方向から０．１５°〜０．６５°の方位差によって特徴付けられる成長表面の法線を有するＩＩＩ−Ｖ族基板を含む。また、電子デバイスは、ＩＩＩ−Ｖ族基板に結合された第１のエピタキシャル層と、第１のエピタキシャル層に結合された第２のエピタキシャル層を含む。電子デバイスは、基板と電気的に接続される第１のコンタクトと、第２のエピタキシャル層と電気的に接続される第２のコンタクトをさらに含む。
[0004]本発明の実施形態によれば、電子デバイスを製造する方法が提供されている。この方法は、六方晶構造と、＜０００１＞方向から０．１５°〜０．６５°の方位差によって特徴付けられる成長表面の法線を有するＩＩＩ−Ｖ族基板を提供するステップを含む。また、この方法は、ＩＩＩ−Ｖ族基板に結合された第１のエピタキシャル層を成長させるステップと、第１のエピタキシャル層に結合された第２のエピタキシャル層を成長させるステップを含む。この方法は、基板と電気的に接続される第１のコンタクトを形成するステップと、第２のエピタキシャル層と電気的に接続される第２のコンタクトを形成するステップをさらに含む。
[0005]多くの利点は、従来技術にまさる本発明の方法によって達成される。例えば、本発明の実施形態は、高パワーエレクトロニクスデバイスで使用するのに適したエピタキシャル層を製造するための方法およびシステムを提供している。一実施形態では、高電圧動作時（例えば、２００Ｖより大きい電圧）のデバイス性能は、従来の設計に比べて改善されている。本発明のこれらおよび他の実施形態は、その利点および特徴の多くとともに、以下の本文および添付の図面に関連してより詳細に説明される。
本発明の実施形態に係る高電圧ＰＮダイオード構造の概略断面図である。 六方相のバルクＧａＮ基板ウェハのミラー指数を示す概略図である。 ｃ面のＧａＮ結晶の結晶軸方向を示す概略図である。 本発明の実施形態に係るミスカット角のベクトルの性質を示す概略図である。 本発明の実施形態に係るミスカット角の放射状ベクトルの性質を示す概略図である。 基板の方位差が０．１５°未満の場合の、エピタキシャル表面のノマルスキー顕微鏡写真である。 基板の方位差が０．６５°より大きいの場合の、エピタキシャル表面のノマルスキー顕微鏡写真である。 直交する方向での基板方位差に対してマッピングされたさまざまなエピタキシャル成長層の表面モフォロジを示すプロットである。 本発明の実施形態に係るミスカット角の関数としてウェハ品質データを示すグラフである。 本発明の実施形態に係る高電圧ＰＮダイオードの順バイアスの電流−電圧特性を示すグラフである。 本発明の実施形態に係る高電圧ＰＮダイオードの逆バイアスの電流−電圧特性を示すグラフである。 従来の基板を用いて作製されたＧａＮのＰＮダイオードと比較した、本発明の実施形態に係る高電圧のＧａＮのＰＮダイオードの逆バイアスの電流−電圧特性を示すグラフである。 本発明の実施形態に係る電子デバイスを製造する方法を示す簡略フローチャートである。 ウルツ鉱型結晶の結晶面を示す図である。 ウルツ鉱型結晶の結晶面を示す別の図である。
[0020]本発明の実施形態は、電子デバイスに関する。より具体的には、本発明は、高パワーエレクトロニクスのために有用な窒化ガリウム（ＧａＮ）系エピタキシャル層の製造に関する。特定の実施形態では、（０００１）面から＜１−１００＞方向に対して１度未満の方位差をつけられた成長面を有するＧａＮ基板が、エピタキシャル成長プロセスにおいて利用される。方位差をつけられた基板上に成長させたエピタキシャル層の表面モフォロジおよび電気的特性は、高パワー電子デバイスでの使用に適している。その方法および技術を、ダイオードやＦＥＴ等を含む多様な化合物半導体系に適用することができる。
[0021]ＧａＮ系の電子および光電子デバイスは急速な発展をしている。ＧａＮや、関連する合金およびヘテロ構造に関連する望ましい特性は、可視光および紫外光の放出のための高いバンドギャップエネルギー、良好な輸送特性（例えば、高い電子移動度および飽和速度）、高い降伏電界、および高い熱伝導率を含む。本発明の実施形態によれば、擬似バルクＧａＮ基板上の窒化ガリウム（ＧａＮ）エピタキシは、従来の技術を用いて可能ではない縦型のＧａＮ系半導体デバイスを製造するために利用される。例えば、ＧａＮを成長させる従来の方法は、シリコンカーバイド（ＳｉＣ）などの異種基板を使用することを含む。これにより、ＧａＮ層と異種基板との間の熱膨張係数および格子定数の差に起因して、異種基板上に成長させる使用可能なＧａＮ層の厚さを制限することができる。ＧａＮと異種基板との界面における高い欠陥密度は、ＪＦＥＴや他の電界効果トランジスタなどのパワー電子デバイスを含む縦型デバイスを作成しようとする試みをさらに複雑にする。
[0022]バルクＧａＮ基板上のホモエピタキシャルＧａＮ層は、一方では、従来の技術およびデバイスに優れた特性を提供するために、本明細書に記載の実施形態において利用される。例えば、電子移動度μが、所定のバックグラウンドドーピングレベルＮに対してより高い。抵抗率は、電子移動度に反比例するので、これは、式（１）により与えられるように、低い抵抗率ρを提供する（１）：
，（１）
ここで、ｑは電気素量である。
[0023]バルクＧａＮ基板上のホモエピタキシャルＧａＮ層によって提供される別の優れた特性は、アバランシェ降伏のための高い臨界電界である。高い臨界電界により、大きな電圧が、低い臨界電界を有する材料よりも、より小さい長さＬ上でサポートされることが可能である。電流が低い抵抗で一緒に流れるためのより小さい長さは、他の材料よりも、低い抵抗Ｒを引き起こし、抵抗を、以下の式によって決定することができる：
，（２）
ここで、Ａは、チャネルまたは電流経路の断面積である。
[0024]一般には、トレードオフが、デバイスのオフ状態で高い電圧をサポートするために必要なデバイスの物理的寸法と、オン状態で低い抵抗を有する同じデバイスに電流を流す能力との間で存在する。多くの場合、ＧａＮは、このトレードオフを最小限に抑え、性能を最大化する点で、他の材料よりも好ましい。また、バルクＧａＮ基板上に成長させたＧａＮ層は、不適正な基板上に成長させた層と比較して低い欠陥密度を有している。低い欠陥密度は、優れた熱伝導性、動的なオン抵抗などの低いトラップ関連の影響、および信頼性の向上を引き起こすことになる。
[0025]図１は、本発明の実施形態に係る高電圧ＰＮダイオード構造の概略断面図である。図１を参照すると、第１の窒化ガリウム（ＧａＮ）エピタキシャル層１１５（例えば、Ｎ−ＧａＮドリフト領域）は、同じ導電型を有するＧａＮ基板１１０上に形成されている。ＧａＮ基板１１０を、第１のＧａＮエピタキシャル層１１５が成長する擬似バルクまたはバルクＧａＮ材料とすることができる。当業者には明らかとされるように、バッファ層（図示せず）を利用することができる。ＧａＮ基板１１０のドーパント濃度（例えば、ドーピング密度）を、所望の機能に応じて、変えることができる。例えば、ＧａＮ基板１１０は、１×１０１７ｃｍ−３〜１×１０１９ｃｍ−３の範囲のドーパント濃度を有する、ｎ＋導電型を有することができる。ＧａＮ基板１１０は、単一の材料組成を含むものとして示されているが、複数層を、基板の一部として設けることができる。また、接着層、バッファ層、および他の層（図示せず）を、エピタキシャル成長プロセス中に使用することができる。当業者には、多くの変形、修正、および代替が認識されよう。
[0026]第１のＧａＮエピタキシャル層１１５の特性もまた、所望の機能に応じて、変えることができる。第１のＧａＮエピタキシャル層１１５は、ＰＮダイオードのためのドリフト領域として機能することができ、したがって、これを比較的に低ドープ材料とすることができる。例えば、第１のＧａＮエピタキシャル層１１５は、１×１０１４ｃｍ−３〜１×１０１８ｃｍ−３の範囲のドーパント濃度を有する、ｎ−導電型を有することができる。また、ドーパント濃度を均一にすることができるか、または、例えば、ドリフト領域の厚さの関数として、変化させることができる。
[0027]第１のＧａＮエピタキシャル層１１５の厚さもまた、所望の機能に応じて、実質的に変えることができる。上述したように、ホモエピタキシャル成長は、第１のＧａＮエピタキシャル層１１５を、従来の方法を用いて形成された層よりもはるかに厚く成長させることを可能にすることができる。一般に、いくつかの実施形態において、厚さを、例えば０．５μｍから１００μｍの間で変化させることができる。他の実施形態では、厚さは５μｍより大きい。ＰＮダイオード１００のための得られた平行面の降伏電圧は、実施形態に応じて変化することができる。いくつかの実施形態は、少なくとも１００Ｖ、３００Ｖ、６００Ｖ、１．２ｋＶ、１．７ｋＶ、３．３ｋＶ、５．５ｋＶ、１３ｋＶ、または２０ｋＶの降伏電圧を提供する。
[0028]図１を再度参照すると、第２のＧａＮエピタキシャル層１２０が、第１のＧａＮエピタキシャル層２０１上に形成されている。第２のＧａＮエピタキシャル層１２０は、ＰＮダイオードのｐ型領域を形成する際に使用され、第１のＧａＮエピタキシャル層１１５とは異なる導電型を有している。例えば、第１のＧａＮエピタキシャル層１１５がｎ型のＧａＮ材料から形成されている場合、第２のＧａＮエピタキシャル層１２０は、ｐ型のＧａＮ材料から形成されることになり、その逆も同様である。図１に示すように、絶縁領域は、ＰＮダイオードの横方向の範囲を画定するために形成されている。高抵抗によって特徴付けられる絶縁領域を形成するための適切な技術は、イオン注入、低導電性材料のエッチングおよびエピタキシャル再成長、酸化物および／または窒化物などの絶縁材料のエッチングおよび堆積、またはこれらの組み合わせなどを含むことができる。当業者には、多くの変形、修正、および代替が認識されよう。
[0029]第２のＧａＮエピタキシャル層１２０の厚さを、層を形成するために使用されるプロセスおよびデバイス設計に応じて、変えることができる。いくつかの実施形態では、第２のＧａＮエピタキシャル層１２０の厚さは、０．１μｍ〜５μｍである。他の実施形態では、第２のＧａＮエピタキシャル層１２０の厚さは、０．３μｍ〜１μｍである。
[0030]第２のＧａＮエピタキシャル層１２０を、例えば、約５×１０１７ｃｍ−３から約１×１０１９ｃｍ−３の範囲で、高度にドープすることができる。さらに、他のエピタキシャル層と同様に、第２のＧａＮエピタキシャル層１２０のドーパント濃度を、厚さの関数としての均一または不均一にすることができる。いくつかの実施形態では、ドーパント濃度が、第１のＧａＮエピタキシャル層１１５近くで比較的低く、第１のＧａＮエピタキシャル層１１５から離れるにつれて増加するように、ドーパント濃度は厚さとともに増加する。このような実施形態は、金属コンタクトをその後に形成することができる第２のＧａＮエピタキシャル層１２０の上部に、より高いドーパント濃度を提供する。他の実施形態は、オーミックコンタクトを形成するために高濃度にドープされたコンタクト層（図示せず）を利用する。
[0031]第２のＧａＮエピタキシャル層１２０、および本明細書に記載の他の層を形成する１つの方法は、その場でのエッチングおよび拡散製造プロセスを使用する再成長プロセスを介してであってもよい。これらの製造プロセスは、２０１１年８月４日に出願された、米国特許出願第１３／１９８６６６号明細書により詳細に説明され、この開示はその全体が参照により本明細書に組み込まれている。
[0032]また、図１は、本発明の実施形態に係る電子デバイスのために形成された電気コンタクトを示している。図１に示すように、金属構造体１３５は、ＧａＮ基板１１０と電気的に接触して形成されている。金属構造体１３５を、ＰＮダイオード１００のカソード用コンタクトとして機能するオーミック金属の１つまたは複数の層とすることができる。例えば、金属構造体１３５は、チタン−アルミニウム（Ｔｉ／Ａｌ）のオーミック金属を含むことができる。アルミニウム、ニッケル、金、またはこれらの組み合わせなどを含む他の金属および／または合金を使用することができるが、これらに限定されるものではない。いくつかの実施形態では、金属構造体１３５の最も外側の金属は、金、タンタル、タングステン、パラジウム、銀、アルミニウム、またはこれらの組み合わせなどを含むことができる。金属構造体１３５を、例えば、スパッタリング、蒸着などの種々の方法のいずれかを用いて形成することができる。
[0033]また、図１は、第２のエピタキシャル層１２０と電気的に接触している追加の金属構造体１３０を示している。追加の金属構造体１３０を、金属構造体１３５と同様の金属および／または合金を含むオーミック金属の１つまたは複数の層とすることができる。追加の金属構造体１３０は、ＰＮダイオード１００のアノードコンタクトとして機能するように、第２のエピタキシャル層１２０上に形成されている。追加の金属構造体１３０を、その後のエッチングでのリフトオフおよび／または堆積を含むさまざまな技術を用いて形成することができ、技術は、使用される金属に応じて変えることができる。金属の例としては、ニッケル−金（Ｎｉ／Ａｕ）などが挙げられる。いくつかの実装形態では、追加の金属構造体１３０は、第１のエピタキシャル層と接触して形成され、ショットキー金属が、ショットキーダイオードの形成に適切なように利用される。
[0034]異なるドーパントを、本明細書に開示されたｎ型およびｐ型のＧａＮエピタキシャル層と構造体を作成するために使用することができる。例えば、ｎ型ドーパントは、シリコン、酸素などを含むことができる。ｐ型ドーパントは、マグネシウム、ベリリウム、カルシウム、亜鉛などを含むことができる。
[0035]いくつかの実施形態では、ＧａＮ基板とＧａＮエピタキシャル層に関して説明されているが、本発明はこれらの特定の２成分から成るＩＩＩ−Ｖ族材料に限定されるものではなく、ＩＩＩ−Ｖ族材料のより広いクラスに、特にＩＩＩ族窒化物材料に適用可能である。また、ＧａＮ基板が図１に示されているが、本発明の実施形態は、ＧａＮ基板に限定されるものではない。他のＩＩＩ−Ｖ族材料、特に、ＩＩＩ族窒化物材料は、本発明の範囲内に含まれており、図示したＧａＮ基板だけでなく、本明細書に記載の他のＧａＮ系の層および構造体について置換され得る。例として、２成分から成るＩＩＩ−Ｖ族（例えば、ＩＩＩ族窒化物）材料、ＩｎＧａＮやＡｌＧａＮなどの３成分から成るＩＩＩ−Ｖ族（例えば、ＩＩＩ族窒化物）材料、ＡｌＩｎＧａＮなどの４成分から成るＩＩＩ族窒化物材料、およびこれらの材料のドープされたバージョンなどが、本発明の範囲内に含まれる。
[0036]図１に関連して説明した製造プロセスは、ｎ型基板を用いてｎ型ドリフト層を成長させるプロセスフローを利用する。ただし、本発明は、この特定の構成に限定されるものではない。他の実施形態では、ｐ型ドーピングを有する基板が利用される。さらに、実施形態は、異なる機能を有するデバイスを提供するために反対の導電型を有する材料を使用することができる。このように、いくつかの例は、シリコンでドープされたｎ型のＧａＮエピタキシャル層（複数可）の成長に関連しているが、他の実施形態では、本明細書に記載の技術は、高度にまたは軽度にドープされた材料や、ｐ型材料や、Ｍｇ，Ｃａ，Ｂｅ，Ｇｅ，Ｓｅ，Ｓ，Ｏ，Ｔｅなどのシリコンに加えて、またはこれら以外のドーパントでドープされた材料の成長に適用可能である。本明細書で説明した基板は、単一材料系または複数の層の複合構造を含む複合材料系を含むことができる。当業者には、多くの変形、修正、および代替が認識されよう。
[0037]図１に示したエピタキシャル層の成長の際に、本発明者らは、所定のミスカット角によって特徴付けられる基板上に成長させたエピタキシャル層が、従来の構造に比べて高パワー電子デバイス（例えば、高電圧で動作）の面で改良された性能を提供することを確認した。ＧａＮ基板のｃ面上に成長させたエピタキシャル層について、層のモフォロジおよび、重要なことに、これらのエピタキシャル層を用いて形成されたデバイスの性能は、より高い電圧で低下し、これらの高パワー用途への適用可能性を低減させる。本発明者らは、本発明の実施形態を限定することなく、所定の方向でわずかな割合だけの、結晶面（例えば、ｃ面）からの基板の成長表面の方位差が、層のモフォロジを改善し、この改善された層を用いて製造されたデバイスのデバイス性能を改善することを確認した。
[0038]図８Ａおよび図８Ｂは、ウルツ鉱型結晶の結晶面を示す図である。図８Ａでは、ウルツ鉱型結晶のａ面が示され、図８Ｂでは、ウルツ鉱型結晶のｍ面が示されている。ｃ軸（０００１）は図の面に垂直であり、（０００−１）軸は図の面内を指す。図８Ａに示すように、すべて６０°離れて、６つのａ面が存在する。図８Ｂに示すように、すべて６０°離れて、６つのｍ面が存在する。重ねたとき、ｍ面およびａ面は、これらの面間で３０°の角度で互いに貫通し合う。ＧａＮがウルツ鉱型結晶構造を有することは、当業者には明らかとされよう。
[0039]図２Ａは、六方相のバルクＧａＮ基板ウェハのミラー指数を示す概略図である。破線の矢印は、＜０００１＞、＜１−１００＞、および＜１１−２０＞方向の方向を示している。実線の矢印２１０は、本明細書のいくつかの実施形態に従って記載の高電圧電子デバイス構造のエピタキシャル成長のために利用される＜１−１００＞方向に対しての方位差の方向を示している。図２Ａに示すように、本発明の実施形態は、成長面が（０００１）面と整列されていない基板を利用する。本明細書に記載のように、成長面の法線が、＜０００１＞方向（すなわち、方位差角（θ））から−＜１−１００＞方向または＜１−１００＞方向に向かって、０＜θ＜１．０°だけ方位差をつけられている。本発明のいくつかの実施形態によれば、θの大きさは約０．１５°＜θ＜０．６５°の範囲である。特定の実施形態では、方位差角θの範囲は、約０．４°＜θ＜０．５°ある。
[0040]このように、本発明の実施形態によれば、ＩＩＩ−Ｖ族（例えば、ＧａＮ）基板の成長面は、ｃ面から正または負のｍ方向に向かって、ゼロから１．０°の値を有する角度で方位差をつけられる。さらに、基板の成長表面の法線はまた、ａ方向に向かってまたはａ方向から離れて傾斜するようにも方位差をつけることができる。＜０００１＞方向から離れてａ方向に向かう方位差は、いくつかの実施形態ではゼロである。図２Ａに示す実施形態では、成長表面の法線は、＜０００１＞方向から＜１−１００＞方向に向かう−０．１５°〜−０．６５°の方位差、および＜０００１＞方向から＜１１−２０＞方向に向かうゼロの方位差によって特徴付けられる。
[0041]いくつかの実施形態では、成長表面の方位は、成長表面が（０００１）面に対して傾斜しているようなものであり、結果として、成長表面の法線は、正の＜１−１００＞方向に向かって１度未満傾斜している。本発明者らは、（０００１）面から負のｍ方向に向かって０．１５°から０．６５°だけ、または正のｍ方向に向かって０．１５°から０、６５°だけ離れる方位差による成長表面の傾斜が、厚いエピタキシャル層の表面モフォロジに改善をもたらし、それに応じてデバイス性能に改善をもたらすことを確認した。したがって、本発明の実施形態は、０．１５°より大きくかつ１度未満の角度で、（０００１）面に対して傾斜した成長表面を提供する。当業者には、多くの変形、修正、および代替が認識されよう。
[0042]図２Ｂは、本発明の実施形態に係るミスカット角を示す概略図である。実線の矢印はａ面と関連しており、破線の矢印はｍ面と関連している。この図については、ｃ軸が図の面に垂直である。本発明の実施形態によれば、ＧａＮウェハについて、ｃ面は、ウェハ表面に（ほぼ）垂直であり、このため、ｍ方向とａ方向は、図２Ｂに示すように向けられている。なお、図２Ｂに示した例は、１つの軸規則を利用するが、ウェハフラットに対して１８０°回転した軸規則を含む、他の軸規則を利用することができることに留意すべきである。どちらの規則も、対称的に等価である。
[0043]ミスカットターゲット方向２５０が、軸規則のそれぞれについて、左に向かって（平面に対して平行に）示されている。所定の仕様ウィンドウ２５１が、ｍ方向を中心とするボックスとして表され、またａ方向を含むことができる。図示の軸規則では、ミスカットターゲットは［−１１００］に沿っている。ウェハ平面に対して１８０°回転した代替の軸規則では、ミスカットターゲットは［１−１００］に沿っている。したがって、両方の規則では、平面が底側にある場合、両方のミスカットターゲットは左を指す。
[0044]図２Ｃは、本発明の実施形態に係るミスカット角のベクトルの性質を示す概略図である。図２Ｃに示すように、ミスカット角Ｒは、ｍ方向およびａ方向のコンポーネントによって画定されるベクトル量である。両方とも、ウェハ全体で独立して変化することができ、異なる効果を有し得る。物理的に、このベクトルを、矩形領域２５０によって示されるように、ウェハの表面によって画定される面上に投影される結晶学的なｃ方向とみなすことができる。
[0045]図２Ｄは、本発明の実施形態に係るミスカット角の代替の仕様を示す概略図である。図２Ｄでは、ミスカット仕様２６０は、ｍ面およびａ面のコンポーネントに対するミスカット角によって特定されるのではなく、領域２６０に示されるように、ミスカット角の大きさ|Ｒ|およびθ方向によって特定され得る。
[0046]図３Ａは、基板の方位差が０．１５°未満の場合の、エピタキシャル表面のノマルスキー顕微鏡写真である。図３Ｂは、基板の方位差が０．６５°より大きいの場合の、エピタキシャル表面のノマルスキー顕微鏡写真である。図３Ａに示すように、０．１５°未満の方位差を有する基板上に成長させたエピタキシャル層の表面モフォロジは、数十から数百ミクロンオーダの横方向の寸法と、数ミクロンまでの高さを有する、大きな六角形のヒロックによって特徴付けられている。本発明者らは、エピタキシャル層の厚さが増加するにつれて、ヒロックの横方向の寸法が大きくなると考えている。図３Ｂを参照すると、０．６５°より大きいの方位差を有する基板上に成長させたエピタキシャル層の表面モフォロジは、スカラップ表面によって特徴付けられ、これを、数ミクロンオーダまでの横方向および縦方向の寸法を有する、畝模様のまたは鱗状の表面と称することもできる。本発明の範囲に含まれる範囲外のこれらの基板の方位差値の両方を利用してこれらの基板上に成長させた、エピタキシャル層を用いて製造するデバイスは、高パワーレジームで動作中の望ましくないレベルのデバイス漏れによって特徴付けられる。
[0047]図４Ａに関連してさらに詳細に説明したように、本発明者らは、強い相関が、基板の方位差と、表面モフォロジと、高パワーデバイス性能との間で存在することを確認した。ｍ方向から約−０．４°〜−０．５°の基板の方位差については、良好な表面モフォロジが、結果として、改善された高パワー動作特性を有するデバイスを生成する。
[0048]図４Ａは、直交する方向での基板の方位差に対してマッピングされたさまざまなエピタキシャル成長層の表面モフォロジを示すプロットである（すなわち、＜１−１００＞方向および＜１１−２０＞方向）。縦軸が、ａ方向に向かって（＜１１−２０＞方向に向かって）ミスカット角を度で表している。横軸が、ｍ方向に向かって（＜１−１００＞に向かって）ミスカット角を表している。図３に示すように、エピタキシャル層のための良好なモフォロジ（黒丸）は、ミスカット角（θ）がａ方向に向かってゼロ近くのミスカットであり、ｍ方向に向かって約−０．３５°〜−０．５５°のミスカットである場合の結果である。特定の実施形態では、ｍ方向に向かって−０．４°〜−０．５°のミスカット角が使用される。
[0049]なお、ａ方向に向かって実質的にゼロ度で基板のミスカット角を保持することで、良好な表面モフォロジを得ることができることに留意すべきである。また、図４Ａを参照すると、ａ方向およびｍ方向に対して両方の方位差を調整することによって、良好な表面モフォロジを得ることもできることに留意すべきである。ａ方向＝−０．１３°およびｍ方向＝−０．３３°（データ点４２１）での不良な表面モフォロジと、ａ方向に向かって−０．１３°およびｍ方向＝−０．４３°（データ点４２３）のミスカットについて得られた良好な表面モフォロジによって示されているように、ｍ方向でのミスカット角の絶対値の増加はまた、良好な表面モフォロジをもたらすことになる。したがって、ａ方向に対するミスカット角の変化を、ｍ方向に対するミスカット角の変化によって補償することができる。当業者には、多くの変形、修正、および代替が認識されよう。
[0050]図４Ａを参照すると、７０個のデータ点が示されており、１４枚のＧａＮ基板上で測定された５点を表している。各基板上の５点に関連して提供されたデータは、ミスカットの情報を含んでいた。これらのウェハのミスカット仕様は、ｍ方向に向かって−０．４°のミスカットと、ａ方向に向かって０°のミスカットで、その両方の許容差は±０．３°であった。その５点は、ノマルスキー顕微鏡を用いて画像化され、良好（黒丸）、不良（×）、または境界線（白丸）であると判定された。良好なモフォロジは、ａ方向に向かって０°近くのミスカット、およびｍ方向に向かって約−０．４°〜−０．５°のミスカットについて得られた。このように、データで実証されたように、ｍ方向に向かって−０．３°未満の＜０００１＞方向に対するミスカットは、不良なモフォロジをもたらす。さらに、高いミスカット角（すなわち、＜０００１＞方向に対して±０．６°より大きい）は、不良なモフォロジをもたらす。
[0051]ウェハ全体の結晶面方位の製造許容誤差や変形を考慮すると、本発明の実施形態は、良好な表面モフォロジ（およびその結果としての高いデバイス歩留まり）を有する材料の可能な限り最大の領域を生成するターゲットミスカット値を利用する。図４Ａに示し、上述したように、ｍ方向に向かう大きなミスカットは、ａ方向に向かうミスカットにいくつかの変形を収容することができる。図４Ａを参照すると、−０．１３°のａ方向のミスカットは、水平の破線で表されている。ａ方向のミスカットのこの値において、０．３５°未満のｍ方向のミスカットは、不良なモフォロジを生成し、一方で、より大きなｍ方向のミスカットは、良好なモフォロジをもたらす。このように、ｍ方向およびａ方向のミスカットは、モフォロジに影響を与えるように相互作用し、より大きなｍ方向のミスカットを、ａ方向のミスカットの変形例を適合させるために利用することができる。
[0052]基板の仕様は、基板に特定のミスカット方位を指定することができるが、基板全体の方位に関するばらつきは、本発明の実施形態によって提供される範囲内の方位差によって特徴付けられる基板の一部の領域、および、本発明の実施形態によって提供される範囲外の方位差によって特徴付けられる他の領域をもたらし得ることに留意すべきである。つまり、基板製造業者は、ミスカット変形における一部のマージンを許容する。ミスカットのばらつきは、非天然の基板上にＨＶＰＥ法により成長させた擬似バルクＧａＮに対して比較的大きくなる傾向がある。このように、図４Ａにデータを示したように、表面モフォロジは、ウェハ全体に応じて変化することになる。
[0053]一例として、基板仕様がｍ方向に向かって０．３°±０．３°の方位差である場合、基板の領域を、ゼロの方位差によって特徴付けることができ、一方で、他の領域は０．６°の方位差によって特徴付けられる。本発明者らは、さまざまな方位差角を有する基板について、モフォロジが、本明細書に記載の実施形態の範囲内で方位差角を有する領域で良好であり、これを改善されたデバイス性能に相関させることができることを確認した。
[0054]図４Ｂは、本発明の実施形態に係るミスカット角の関数としてウェハ品質データを示すグラフである。ウェハ品質データは、さまざまなミスカット角で成長させたウェハから得られたノマルスキー画像に基づいて測定された。各点は、原点から始まりデータポイントで終わる、ベクトルを表している。「良好」品質のウェハが菱形記号で示され、「不良」品質のウェハが四角記号で示され、境界線品質のウェハが三角形記号で示されている。ａ方向に向かうミスカットを考慮することにより、本発明者らは、不良なモフォロジが、大きさだけでなく、ミスカット角に関連している可能性があることを確認した。
[0055]図５Ａは、本発明の実施形態に係る高電圧ＰＮダイオードの順バイアスの電流−電圧特性を示すグラフである。図５Ｂは、本発明の実施形態に係る高電圧ＰＮダイオードの逆バイアスの電流−電圧特性を示すグラフである。図５Ａに示すように、ＰＮダイオードは、実質的に直線状のＩ−Ｖ特性を有して、約３Ｖでオンになる。図５Ｂを参照すると、逆バイアスの下で、電圧が、ブレークダウンが起こる約２５００Ｖに達するまで、ＰＮダイオードは実質的に電流を伝導しない。したがって、本発明の実施形態は、高電圧（例えば、４００Ｖより大きい）の動作に適している。
[0056]図６は、本発明の実施形態に従って使用するのに適した範囲外の方位差角（θ）でカットされた基板を含み得る従来の基板を用いて製造されたＧａＮのＰＮダイオードと比較した本発明の実施形態（実線）に係る、高電圧のＧａＮのＰＮダイオードの逆バイアスの電流−電圧特性を示すグラフである。
[0057]図６に示すように、逆バイアスの下で、逆方向のリーク電流は、約７００Ｖの電圧まで実質的に同じである。７００Ｖを超える逆バイアス電圧で、本発明の実施形態に従って製造された高電圧ＰＮダイオードは、電圧と逆方向のリーク電流がほぼ直線的な増加を維持している（対数目盛上にプロット）。したがって、デバイスにおいて、例えば、ＰＮダイオード、ショットキーダイオード、縦型ＪＦＥＴ、ＨＥＭＴ、統合されたＦＥＴとダイオード、組み合わさったＰＮ／ショットキーダイオードなどが、例えば、＞６００Ｖ、＞１２００Ｖ、＞１７００Ｖなどの高電圧で動作し、所定の方位差角を有する基板の使用は、特に、高電圧レジームにおいて、改善された性能を提供する。
[0058]なお、本発明の実施形態は、高パワーレジームにおける用途に特に適していることに留意すべきである。低パワーレジームについては、一部のＬＥＤやレーザ動作、および他の順バイアスの動作などに関連して、本発明の実施形態によって提供される所定の範囲内でミスカットされていない基板の影響は、検出可能ではない。なぜなら、図６に示すように、高パワーレジームが入力されるまで、適切なミスカット角に依存する効果を、いくつかの実装で観察できないためである。したがって、本発明の実施形態は、高パワーレジーム（例えば、＞２００Ｖ）で動作される厚いエピタキシャル層（例えば、＞３μｍ厚のドリフト層）を利用するデバイス用途に適している。従来のＧａＮデバイスは、低パワーレジーム（例えば、２００Ｖ未満）で動作するので、基板の適切な方位差の影響は、一般的な動作中に観察されなかった可能性がある。本発明者らは、逆に、高パワーレジームで動作中に、従来の方位に向けられた基板によって提示された問題の範囲を良く理解している。したがって、本発明の実施形態は、１つまたは複数のエピタキシャル層が、例えばＧａＮの縦型ＰＮダイオードである、低ドープおよび高い厚みによって特徴付けされたデバイスに特に適用可能である。したがって、本発明の実施形態は、厚さが５μｍを超えるエピタキシャル層を含むデバイスに特に適している。
[0059]図７は、本発明の実施形態に係る電子デバイスを製造する方法を示す簡略フローチャートである。図７を参照すると、本方法は、六方晶構造と、＜０００１＞方向から０．１５°〜０．６５°の方位差によって特徴付けられる成長表面の法線を有するＩＩＩ−Ｖ族基板を提供するステップ（７１０）を含む。ＩＩＩ−Ｖ族基板は、特定の実施形態においてｎ型のＧａＮ基板である。一実施形態では、成長表面の法線は、例えば０．４°〜０．５°の範囲内で、負の＜１−１００＞方向に向かって方位差をつけられている。特定の実施形態では、成長表面の法線は、＜１１−２０＞方向に向かって実質的にゼロ度の方位差によって特徴付けられる。他の実施形態では、方位差は、＜１−１００＞方向と＜１１−２０＞方向の両方に向かう／両方から離れる、コンポーネントを有する。
[0060]また、本方法は、ＩＩＩ−Ｖ族基板に結合された第１のエピタキシャル層を成長させるステップ（７１２）と、第１のエピタキシャル層に結合された第２のエピタキシャル層を成長させるステップ（７１４）を含む。いくつかのデバイスでは、本方法は、第２のエピタキシャル層に横方向に配置された絶縁領域を形成するステップを含む。いくつかの高パワーデバイス用途では、第１のエピタキシャル層は、３μｍより大きい厚さを有するｎ型のＧａＮエピタキシャル層を含み、第２のエピタキシャル層は、ｐ型のＧａＮエピタキシャル層を含む。いくつかの実施態様では、本方法はまた、第２のエピタキシャル層と第２のコンタクトとの間に配置された第３のエピタキシャル層を形成するステップを含む。第３のエピタキシャル層のドーピング密度は、第２のエピタキシャル層のドーピング密度よりも高い。
[0061]さらに、本方法は、基板と電気的に接続される第１のコンタクトを形成するステップ（７１６）と、第２のエピタキシャル層と電気的に接続される第２のコンタクトを形成するステップ（７１８）を含む。例示的なデバイスとして、第１のコンタクトがカソードであり、第２のコンタクトがＰＮダイオードのアノードであるＰＮダイオードを、本明細書に記載の技術を用いて製造することができる。また、電子デバイスを、ショットキーダイオードとすることもできる。
[0062]なお、図７に記載の具体的なステップは、本発明の実施形態に係る電子デバイスを製造する特定の方法を提供することを理解されたい。他の順序のステップが、代替の実施形態に従って実施されてもよい。例えば、本発明の代替の実施形態は、異なる順番で上記のステップを実行してもよい。また、図７に示す個々のステップは、個々のステップに適切なように、さまざまな順序で実行され得る複数のサブステップを含んでもよい。さらに、追加のステップが、特定の用途に応じて追加または削除されてもよい。当業者には、多くの変形、修正、および代替が認識されよう。
[0063]また、本明細書に記載の例および実施形態は、単に例示目的のためであること、および、これを踏まえたさまざまな修正または変更が、当業者に示唆され、本出願の趣旨および範囲と添付の特許請求の範囲内に含まれるべきであることが理解される。

Claims (20)

  1. 六方晶構造と、＜０００１＞方向から０．１５°〜０．６５°の方位差によって特徴付けられる成長表面の法線を有するＩＩＩ−Ｖ族基板と、
    前記ＩＩＩ−Ｖ族基板に結合された第１のエピタキシャル層と、
    前記第１のエピタキシャル層に結合された第２のエピタキシャル層と、
    前記基板と電気的に接続される第１のコンタクトと、
    前記第２のエピタキシャル層と電気的に接続される第２のコンタクトと
    を含む、電子デバイス。
  2. 前記成長表面の前記法線が、負の＜１−１００＞方向に向かって方位差をつけられている、請求項１に記載の電子デバイス。
  3. 前記方位差が０．４°〜０．５°である、請求項１に記載の電子デバイス。
  4. 前記成長表面の前記法線が、＜１１−２０＞方向に向かって実質的にゼロ度の方位差によって特徴付けられる、請求項１に記載の電子デバイス。
  5. 前記成長表面の前記法線が、＜１−１００＞方向に向かって−０．４°〜−０．５°の範囲の角度で、および＜１１−２０＞方向に向かって−０．１°〜−０．２°の範囲の角度で方位差をつけられている、請求項１に記載の電子デバイス。
  6. 前記ＩＩＩ−Ｖ族基板がｎ型のＧａＮ基板を含む、請求項１に記載の電子デバイス。
  7. 前記第１のエピタキシャル層が、ｎ型のＧａＮエピタキシャル層を含み、前記第２のエピタキシャル層が、ｐ型のＧａＮエピタキシャル層を含む、請求項１に記載の電子デバイス。
  8. 前記電子デバイスがＰＮダイオードを含み、前記第１のコンタクトがカソードを含み、前記第２のコンタクトがアノードを含む、請求項１に記載の電子デバイス。
  9. 前記第２のエピタキシャル層に横方向に配置された絶縁領域をさらに含む、請求項１に記載の電子デバイス。
  10. 前記第２のエピタキシャル層と前記第２のコンタクトとの間に配置された第３のエピタキシャル層をさらに含み、前記第３のエピタキシャル層のドーピング密度は、前記第２のエピタキシャル層のドーピング密度よりも高い、請求項１に記載の電子デバイス。
  11. 六方晶構造と、＜０００１＞方向から０．１５°〜０．６５°の方位差によって特徴付けられる成長表面の法線を有するＩＩＩ−Ｖ族基板を提供するステップと、
    前記ＩＩＩ−Ｖ族基板に結合された第１のエピタキシャル層を成長させるステップと、
    前記第１のエピタキシャル層に結合された第２のエピタキシャル層を成長させるステップと、
    前記基板と電気的に接続される第１のコンタクトを形成するステップと、
    前記第２のエピタキシャル層と電気的に接続される第２のコンタクトを形成するステップと
    を含む、電子デバイスを製造する方法。
  12. 前記成長表面の前記法線が、負の＜１−１００＞方向に向かって方位差をつけられている、請求項１１に記載の方法。
  13. 前記方位差が０．４°〜０．５°である、請求項１２に記載の方法。
  14. 前記成長表面の前記法線が、＜１１−２０＞方向に向かって実質的にゼロ度の方位差によって特徴付けられる、請求項１１に記載の方法。
  15. 前記ＩＩＩ−Ｖ族基板がｎ型のＧａＮ基板を含む、請求項１１に記載の方法。
  16. 前記第１のエピタキシャル層が、３μｍより大きい厚さを有するｎ型のＧａＮエピタキシャル層を含み、前記第２のエピタキシャル層が、ｐ型のＧａＮエピタキシャル層を含む、請求項１１に記載の方法。
  17. 前記ｎ型のＧａＮエピタキシャル層が、５μｍより大きい厚さを有する、請求項１６に記載の方法。
  18. 前記電子デバイスがＰＮダイオードを含み、前記第１のコンタクトがカソードを含み、前記第２のコンタクトがアノードを含む、請求項１１に記載の方法。
  19. 前記第２のエピタキシャル層に横方向に配置された絶縁領域を形成するステップをさらに含む、請求項１１に記載の方法。
  20. 前記第２のエピタキシャル層と前記第２のコンタクトとの間に配置された第３のエピタキシャル層を形成するステップをさらに含み、前記第３のエピタキシャル層のドーピング密度は、前記第２のエピタキシャル層のドーピング密度よりも高い、請求項１１に記載の方法。
JP2016552433A 2013-11-04 2014-11-03 ミスカット基板を用いた高パワーの窒化ガリウムエレクトロニクス Active JP6857290B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/071,032 2013-11-04
US14/071,032 US9368582B2 (en) 2013-11-04 2013-11-04 High power gallium nitride electronics using miscut substrates
PCT/US2014/063656 WO2015066596A1 (en) 2013-11-04 2014-11-03 High power gallium nitride electronics using miscut substrates

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2019040118A Division JP6857786B2 (ja) 2013-11-04 2019-03-06 ミスカット基板を用いた高パワーの窒化ガリウムエレクトロニクス

Publications (2)

Publication Number Publication Date
JP2016537831A true JP2016537831A (ja) 2016-12-01
JP6857290B2 JP6857290B2 (ja) 2021-04-14

Family

ID=53005247

Family Applications (4)

Application Number Title Priority Date Filing Date
JP2016552433A Active JP6857290B2 (ja) 2013-11-04 2014-11-03 ミスカット基板を用いた高パワーの窒化ガリウムエレクトロニクス
JP2019040118A Active JP6857786B2 (ja) 2013-11-04 2019-03-06 ミスカット基板を用いた高パワーの窒化ガリウムエレクトロニクス
JP2020138303A Pending JP2021005710A (ja) 2013-11-04 2020-08-18 ミスカット基板を用いた高パワーの窒化ガリウムエレクトロニクス
JP2022178273A Active JP7561808B2 (ja) 2013-11-04 2022-11-07 ミスカット基板を用いた高パワーの窒化ガリウムエレクトロニクス

Family Applications After (3)

Application Number Title Priority Date Filing Date
JP2019040118A Active JP6857786B2 (ja) 2013-11-04 2019-03-06 ミスカット基板を用いた高パワーの窒化ガリウムエレクトロニクス
JP2020138303A Pending JP2021005710A (ja) 2013-11-04 2020-08-18 ミスカット基板を用いた高パワーの窒化ガリウムエレクトロニクス
JP2022178273A Active JP7561808B2 (ja) 2013-11-04 2022-11-07 ミスカット基板を用いた高パワーの窒化ガリウムエレクトロニクス

Country Status (5)

Country Link
US (5) US9368582B2 (ja)
JP (4) JP6857290B2 (ja)
KR (2) KR102257666B1 (ja)
CN (2) CN105765725B (ja)
WO (1) WO2015066596A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019149549A (ja) * 2013-11-04 2019-09-05 アヴォジー，インコーポレイテッド ミスカット基板を用いた高パワーの窒化ガリウムエレクトロニクス

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9412911B2 (en) 2013-07-09 2016-08-09 The Silanna Group Pty Ltd Optical tuning of light emitting semiconductor junctions
JP6817072B2 (ja) 2014-05-27 2021-01-20 シランナ・ユー・ブイ・テクノロジーズ・プライベート・リミテッドＳｉｌａｎｎａ Ｕｖ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ｐｔｅ Ｌｔｄ 光電子デバイス
KR102318317B1 (ko) 2014-05-27 2021-10-28 실라나 유브이 테크놀로지스 피티이 리미티드 반도체 구조물과 초격자를 사용하는 진보된 전자 디바이스 구조
WO2015181656A1 (en) 2014-05-27 2015-12-03 The Silanna Group Pty Limited Electronic devices comprising n-type and p-type superlattices
US11322643B2 (en) 2014-05-27 2022-05-03 Silanna UV Technologies Pte Ltd Optoelectronic device
PL228006B1 (pl) * 2015-09-23 2018-02-28 Inst Wysokich Ciśnień Polskiej Akademii Nauk Dioda superluminescencyjna na bazie stopu AlInGaN
US10418517B2 (en) 2016-02-23 2019-09-17 Silanna UV Technologies Pte Ltd Resonant optical cavity light emitting device
WO2017145026A1 (en) 2016-02-23 2017-08-31 Silanna UV Technologies Pte Ltd Resonant optical cavity light emitting device
CN106784181B (zh) * 2016-12-14 2020-06-23 中国科学院苏州纳米技术与纳米仿生研究所 提高绿光或更长波长InGaN量子阱发光效率的方法及结构
US10535741B2 (en) * 2017-01-28 2020-01-14 Gangfeng Ye GaN lateral vertical JFET with regrown channel and dielectric gate
TWI695418B (zh) * 2017-09-22 2020-06-01 新唐科技股份有限公司 半導體元件及其製造方法
JP7150269B2 (ja) * 2018-05-09 2022-10-11 学校法人法政大学 窒化ガリウム積層基板および半導体装置
US10622514B1 (en) 2018-10-15 2020-04-14 Silanna UV Technologies Pte Ltd Resonant optical cavity light emitting device
US11415518B2 (en) 2019-06-21 2022-08-16 The Government Of The United States Of America, As Represented By The Secretary Of The Navy Mapping and evaluating GaN wafers for vertical device applications
US11626483B2 (en) * 2019-10-08 2023-04-11 Arizona Board Of Regents On Behalf Of Arizona State University Low-leakage regrown GaN p-n junctions for GaN power devices
CN112923861B (zh) * 2021-01-23 2022-05-06 长沙理工大学 表征掺杂物在复合材料中取向程度的方法
DE102021204298A1 (de) * 2021-04-29 2022-11-03 Robert Bosch Gesellschaft mit beschränkter Haftung Verfahren zum Herstellen eines vertikalen Leistungshalbleiterbauelements und vertikales Leistungshalbleiterbauelement

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006093683A (ja) * 2004-08-24 2006-04-06 Toshiba Corp 半導体基板、半導体素子、及び半導体発光素子
JP2007299861A (ja) * 2006-04-28 2007-11-15 Nissan Motor Co Ltd 半導体装置
WO2009088081A1 (ja) * 2008-01-09 2009-07-16 Rohm Co., Ltd. 半導体装置及びその製造方法
JP2010205918A (ja) * 2009-03-03 2010-09-16 Sumitomo Electric Ind Ltd パワーデバイスおよびその製造方法
JP2010245234A (ja) * 2009-04-03 2010-10-28 Sumitomo Electric Ind Ltd 半導体素子およびその製造方法
JP2013033983A (ja) * 2012-09-24 2013-02-14 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物系電子デバイス
JP2013211552A (ja) * 2009-02-20 2013-10-10 Sumitomo Electric Ind Ltd 窒化ガリウム系半導体膜を成長する方法、窒化ガリウム系半導体電子デバイスを作製する方法、エピタキシャル基板、及び窒化ガリウム系半導体電子デバイス

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59108366A (ja) * 1982-12-14 1984-06-22 Junichi Nishizawa 静電誘導トランジスタの製造方法
CN1154155C (zh) * 2001-01-12 2004-06-16 中国科学院半导体研究所 Ⅲ族氮化物单/多层异质应变薄膜的制作方法
KR101284932B1 (ko) * 2002-12-27 2013-07-10 제너럴 일렉트릭 캄파니 갈륨 나이트라이드 결정, 호모에피택셜 갈륨 나이트라이드계 디바이스 및 이들의 제조 방법
JP3888374B2 (ja) * 2004-03-17 2007-02-28 住友電気工業株式会社 ＧａＮ単結晶基板の製造方法
JP3816942B2 (ja) * 2004-10-27 2006-08-30 三菱電機株式会社 半導体素子の製造方法
DE102005021099A1 (de) * 2005-05-06 2006-12-07 Universität Ulm GaN-Schichten
JP4696935B2 (ja) * 2006-01-27 2011-06-08 日立電線株式会社 Ｉｉｉ−ｖ族窒化物系半導体基板及びｉｉｉ−ｖ族窒化物系発光素子
JP2007266574A (ja) * 2006-02-28 2007-10-11 Sanyo Electric Co Ltd 半導体レーザ素子及び半導体レーザ素子の製造方法
JP2007335558A (ja) 2006-06-14 2007-12-27 Konica Minolta Holdings Inc 導電性パターン及び導電性パターンの作製方法
JP4714087B2 (ja) * 2006-06-14 2011-06-29 住友電気工業株式会社 ＧａＮ基板の保存方法、および半導体デバイスの製造方法
EP1883103A3 (en) * 2006-07-27 2008-03-05 Interuniversitair Microelektronica Centrum Deposition of group III-nitrides on Ge
EP2087507A4 (en) * 2006-11-15 2010-07-07 Univ California METHOD FOR THE HETEROEPITAXIAL GROWTH OF QUALITATIVELY HIGH-QUALITY N-SIDE-GAN, INN AND AIN AND THEIR ALLOYS THROUGH METALLORGANIC CHEMICAL IMMUNE
JP2008171867A (ja) * 2007-01-09 2008-07-24 Toyota Central R&D Labs Inc ｐ型のＩＩＩ族窒化物半導体の形成方法
US7782118B2 (en) * 2007-04-30 2010-08-24 Northrop Grumman Systems Corporation Gate drive for wide bandgap semiconductor device
JP5118392B2 (ja) * 2007-06-08 2013-01-16 ローム株式会社 半導体発光素子およびその製造方法
JP2009076866A (ja) * 2007-08-31 2009-04-09 Sumitomo Electric Ind Ltd ショットキーバリアダイオード
JP5270997B2 (ja) * 2008-07-30 2013-08-21 株式会社豊田中央研究所 Ｉｉｉ族窒化物系化合物半導体基板とその製造方法
KR20120015428A (ko) * 2009-04-15 2012-02-21 스미토모덴키고교가부시키가이샤 기판, 박막 형성 기판, 반도체 장치, 및 반도체 장치의 제조 방법
JP2011023537A (ja) * 2009-07-15 2011-02-03 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物半導体素子、エピタキシャル基板、及びｉｉｉ族窒化物半導体素子を作製する方法
DE102009042349B4 (de) * 2009-09-20 2011-06-16 Otto-Von-Guericke-Universität Magdeburg Semipolare wurtzitische Gruppe-III-Nitrid basierte Halbleiterschichten und darauf basierende Halbleiterbauelemente
JP5397136B2 (ja) * 2009-09-30 2014-01-22 住友電気工業株式会社 Ｉｉｉ族窒化物半導体レーザ素子、及びｉｉｉ族窒化物半導体レーザ素子を作製する方法
JP5972798B2 (ja) * 2010-03-04 2016-08-17 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア Ｃ方向において＋／−１５度より少ないミスカットを有するｍ面基板上の半極性ｉｉｉ族窒化物光電子デバイス
WO2011127050A1 (en) * 2010-04-05 2011-10-13 The Regents Of The University Of California Aluminum gallium nitride barriers and separate confinement heterostructure (sch) layers for semipolar plane iii-nitride semiconductor-based light emitting diodes and laser diodes
WO2011149977A1 (en) * 2010-05-24 2011-12-01 Soraa, Inc. System and method of multi-wavelength laser apparatus
US9236530B2 (en) * 2011-04-01 2016-01-12 Soraa, Inc. Miscut bulk substrates
US9136116B2 (en) 2011-08-04 2015-09-15 Avogy, Inc. Method and system for formation of P-N junctions in gallium nitride based electronics
KR20130093976A (ko) * 2012-02-15 2013-08-23 주식회사 판크리스탈 Ⅲ-ⅴ족 질화물계 화합물 반도체 소자, 기판 및 그 제조 방법
JP5901396B2 (ja) 2012-04-02 2016-04-06 ジャパンマリンユナイテッド株式会社 手動はつり機
US9368582B2 (en) 2013-11-04 2016-06-14 Avogy, Inc. High power gallium nitride electronics using miscut substrates

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006093683A (ja) * 2004-08-24 2006-04-06 Toshiba Corp 半導体基板、半導体素子、及び半導体発光素子
JP2007299861A (ja) * 2006-04-28 2007-11-15 Nissan Motor Co Ltd 半導体装置
WO2009088081A1 (ja) * 2008-01-09 2009-07-16 Rohm Co., Ltd. 半導体装置及びその製造方法
JP2013211552A (ja) * 2009-02-20 2013-10-10 Sumitomo Electric Ind Ltd 窒化ガリウム系半導体膜を成長する方法、窒化ガリウム系半導体電子デバイスを作製する方法、エピタキシャル基板、及び窒化ガリウム系半導体電子デバイス
JP2010205918A (ja) * 2009-03-03 2010-09-16 Sumitomo Electric Ind Ltd パワーデバイスおよびその製造方法
JP2010245234A (ja) * 2009-04-03 2010-10-28 Sumitomo Electric Ind Ltd 半導体素子およびその製造方法
JP2013033983A (ja) * 2012-09-24 2013-02-14 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物系電子デバイス

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019149549A (ja) * 2013-11-04 2019-09-05 アヴォジー，インコーポレイテッド ミスカット基板を用いた高パワーの窒化ガリウムエレクトロニクス
US10854727B2 (en) 2013-11-04 2020-12-01 Nexgen Power Systems, Inc. High power gallium nitride electronics using miscut substrates

Also Published As

Publication number Publication date
JP7561808B2 (ja) 2024-10-04
CN111554752B (zh) 2024-03-22
US20200273965A1 (en) 2020-08-27
CN111554752A (zh) 2020-08-18
KR20160079847A (ko) 2016-07-06
CN105765725A (zh) 2016-07-13
JP6857786B2 (ja) 2021-04-14
US9368582B2 (en) 2016-06-14
US20150123138A1 (en) 2015-05-07
US20180166556A1 (en) 2018-06-14
JP6857290B2 (ja) 2021-04-14
KR20210062743A (ko) 2021-05-31
KR102257666B1 (ko) 2021-05-27
KR102393431B1 (ko) 2022-04-29
US10566439B2 (en) 2020-02-18
US20190348522A1 (en) 2019-11-14
CN105765725B (zh) 2020-04-17
US20170133481A1 (en) 2017-05-11
JP2021005710A (ja) 2021-01-14
JP2019149549A (ja) 2019-09-05
US10854727B2 (en) 2020-12-01
WO2015066596A1 (en) 2015-05-07
US10347736B2 (en) 2019-07-09
JP2023025002A (ja) 2023-02-21

Similar Documents

Publication Publication Date Title
JP7561808B2 (ja) ミスカット基板を用いた高パワーの窒化ガリウムエレクトロニクス
US8981432B2 (en) Method and system for gallium nitride electronic devices using engineered substrates
EP2434547A2 (en) Gallium nitride based semiconductor devices and methods of manufacturing the same
US10991575B2 (en) Semiconductor device with partial regions having impunity concentrations selected to obtain a high threshold voltage
US10332975B2 (en) Epitaxial substrate for semiconductor device and method for manufacturing same
JP6233088B2 (ja) 電界効果トランジスタ
TWI807272B (zh) 具有鈹摻雜的肖特基接觸層的空乏型高電子遷移率場效電晶體（ｈｅｍｔ）半導體裝置
JP2005285869A (ja) エピタキシャル基板及びそれを用いた半導体装置
WO2018098952A1 (zh) 氮化镓基外延结构、半导体器件及其形成方法
JP2011108712A (ja) 窒化物半導体装置
US10158012B1 (en) Semiconductor device
US11443946B2 (en) Method for manufacturing silicon carbide base body, method for manufacturing semiconductor device, silicon carbide base body, and semiconductor device
US20190348546A1 (en) Semiconductor device
JP2006128492A (ja) エピタキシャル基板、および半導体素子
KR20140099688A (ko) 이종 접합 전계 효과 트랜지스터

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171030

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180712

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180727

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181026

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190204

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20190306

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190306

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20190306

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20200403

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200706

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201102

R150 Certificate of patent or registration of utility model

Ref document number: 6857290

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250