JP2016212008A - 基板の検査方法、基板処理システム及びコンピュータ記憶媒体 - Google Patents

基板の検査方法、基板処理システム及びコンピュータ記憶媒体 Download PDF

Info

Publication number
JP2016212008A
JP2016212008A JP2015097333A JP2015097333A JP2016212008A JP 2016212008 A JP2016212008 A JP 2016212008A JP 2015097333 A JP2015097333 A JP 2015097333A JP 2015097333 A JP2015097333 A JP 2015097333A JP 2016212008 A JP2016212008 A JP 2016212008A
Authority
JP
Japan
Prior art keywords
substrate
image
inspection
storage unit
defect
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015097333A
Other languages
English (en)
Other versions
JP6244329B2 (ja
Inventor
森 拓也
Takuya Mori
森  拓也
早川 誠
Makoto Hayakawa
誠 早川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2015097333A priority Critical patent/JP6244329B2/ja
Priority to TW105113777A priority patent/TWI649557B/zh
Priority to TW107145104A priority patent/TWI676799B/zh
Priority to US15/567,997 priority patent/US10520450B2/en
Priority to KR1020177032354A priority patent/KR102562020B1/ko
Priority to CN202010794112.4A priority patent/CN111982927B/zh
Priority to PCT/JP2016/063733 priority patent/WO2016181930A1/ja
Priority to KR1020237024716A priority patent/KR20230111273A/ko
Priority to CN201680026816.9A priority patent/CN107533016B/zh
Publication of JP2016212008A publication Critical patent/JP2016212008A/ja
Application granted granted Critical
Publication of JP6244329B2 publication Critical patent/JP6244329B2/ja
Priority to US16/689,218 priority patent/US11513081B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01NINVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84Systems specially adapted for particular applications
    • G01N21/88Investigating the presence of flaws or contamination
    • G01N21/95Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/956Inspecting patterns on the surface of objects
    • G01N21/95607Inspecting patterns on the surface of objects using a comparative method
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01NINVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84Systems specially adapted for particular applications
    • G01N21/88Investigating the presence of flaws or contamination
    • G01N21/95Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/956Inspecting patterns on the surface of objects
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01NINVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84Systems specially adapted for particular applications
    • G01N21/88Investigating the presence of flaws or contamination
    • G01N21/95Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/9501Semiconductor wafers
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G03F1/82Auxiliary processes, e.g. cleaning or inspecting
    • G03F1/84Inspecting
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605Workpiece metrology
    • G03F7/70616Monitoring the printed patterns
    • G03F7/7065Defects, e.g. optical inspection of patterned layer for defects
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10Measuring as part of the manufacturing process
    • H01L22/12Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Biochemistry (AREA)
  • Health & Medical Sciences (AREA)
  • General Health & Medical Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Image Processing (AREA)

Abstract

【課題】基板処理システムにおいて、基板の検査を適正に行う。
【解決手段】ウェハに所定の処理を施す複数の処理装置を備えた基板処理システムにおける、ウェハの検査方法は、処理装置で処理される前のウェハの表面を撮像して第1の基板画像を取得し(工程S1)、第1の基板画像から所定の特徴量を抽出し(工程S2)、それぞれ異なる範囲の特徴量に対応して設定された複数の検査レシピが記憶された記憶部から、第1の基板画像から抽出された特徴量に対応する検査レシピを選択し(工程S3、S4)、処理装置で処理された後の基板の表面を撮像して第2の基板画像を取得し(工程S6)、選択された検査レシピと第2の基板画像に基づいて、ウェハの欠陥の有無を判定する(工程S7)。
【選択図】図8

Description

本発明は、基板を検査する方法、基板処理システム及び前記基板の検査方法を実行するプログラムを格納した読み取り可能なコンピュータ記憶媒体に関する。
例えば半導体デバイスの製造工程におけるフォトリソグラフィ工程では、基板としての半導体ウェハ(以下、「ウェハ」という)上にレジスト液を塗布してレジスト膜を形成するレジスト塗布処理、レジスト膜を所定のパターンに露光する露光処理、露光されたレジスト膜を現像する現像処理などの一連の処理が順次行われ、ウェハ上に所定のレジストパターンが形成されている。これらの一連の処理は、ウェハを処理する各種処理装置やウェハを搬送する搬送機構などを搭載した基板処理システムである塗布現像処理システムで行われている。
このような塗布現像処理システムには、ウェハに対していわゆるマクロ欠陥検査を行う検査装置が設けられている(特許文献1)。マクロ欠陥検査においては、塗布現像処理システムで所定の処理を施されたウェハが、所定の照明下で例えばCCDラインセンサなどの撮像装置により撮像され、当該ウェハの撮像画像が取得される。そして、取得された撮像画像を基準となるウェハの画像と比較することで、欠陥の有無が判定される。
特開2012−104593号公報
ところで、上述のマクロ欠陥検査においては、基準となるウェハの画像や、照明の照度、撮像速度といった検査レシピが設定されている。しかしながら、フォトリソグラフィ工程においてはウェハ表面に種々の膜が形成されるため、ウェハ表面の反射率等の表面状態は、工程毎に異なる。そのため、ウェハの表面状態により、マクロ欠陥検査の精度がばらつくという問題があった。
本発明は、かかる点に鑑みてなされたものであり、基板処理システムにおいて、基板の検査を適正に行うことを目的としている。
前記の目的を達成するため、本発明は、基板に所定の処理を施す複数の処理装置を備えた基板処理システムにおける、基板の検査方法であって、前記処理装置で処理される前の基板の表面を撮像して第1の基板画像を取得し、前記第1の基板画像から所定の特徴量を抽出し、それぞれ異なる範囲の前記特徴量に対応して設定された複数の検査レシピが記憶された記憶部から、前記第1の基板画像から抽出された前記特徴量に対応する検査レシピを選択し、前記処理装置で処理された後の基板の表面を撮像して第2の基板画像を取得し、前記選択された検査レシピと前記第2の基板画像に基づいて、基板の欠陥の有無を判定することを特徴としている。
本発明によれば、先ず処理ステーションで処理される前の基板を撮像して第1の基板画像を取得し、当該第1の基板画像の特徴量に基づいて検査レシピを選択するので、最適な検査レシピに基づいて、第2の基板画像における欠陥の有無を適正に判定することができる。したがって、基板の表面状態によらず、常に最適な検査を行い、マクロ欠陥検査の精度のばらつきを抑制することができる。
前記記憶部内に、前記第1の基板画像の特徴量に対応する検査レシピが存在しないときは、前記第1の基板画像及び前記第2の基板画像を画像保管部に保管し、前記画像保管部に保管された複数の前記第1の基板画像を、当該第1の基板画像の特徴量に基づいて、複数のグループに分類し、前記各グループに分類された複数の前記第1の基板画像に対応する複数の前記第2の基板画像を合成して、欠陥検査の基準となる基準画像を生成し、前記生成された基準画像に基づいて検査レシピを生成して、前記記憶部に当該生成された検査レシピを記憶させ、前記基板の欠陥の有無の判定は、予め定められた検査レシピと前記第2の基板画像に基づいて行われてもよい。
前記第1の基板画像と、当該第1の基板画像に対応する前記第2の基板画像との差分画像を生成し、前記基板の欠陥の有無の判定は、前記選択された検査レシピと前記差分画像に基づいて行われ、前記記憶部に記憶された検査レシピは、前記差分画像に基づいて基板の欠陥の有無を判定するものであってもよい。
前記記憶部内に、前記第1の基板画像の特徴量に対応する検査レシピが存在しないときは、前記第1の基板画像、前記第2の基板画像及び前記差分画像を画像保管部に保管し、前記画像保管部に保管された複数の前記第1の基板画像を、当該第1の基板画像の特徴量に基づいて、複数のグループに分類し、前記各グループに分類された複数の前記第1の基板画像に対応する複数の前記差分画像を合成して、欠陥検査の基準となる基準画像を生成し、前記生成された基準画像に基づいて検査レシピを生成して、前記記憶部に当該生成された検査レシピを記憶させ、前記基板の欠陥の有無の判定は、予め定められた検査レシピと前記差分画像に基づいて行われてもよい。
前記所定の特徴量は、前記第1の基板画像の画素値であってもよい。
別の観点による本発明は、基板に所定の処理を施す複数の処理装置を備えた基板処理システムであって、前記処理装置で処理される前の基板の表面を撮像して第1の基板画像を取得する第1の撮像装置と、前記第1の基板画像から所定の特徴量を抽出する特徴量抽出部と、それぞれ異なる範囲の前記特徴量に対応して設定された複数の検査レシピが記憶された記憶部と、前記記憶部に記憶された前記検査レシピから、前記特徴量抽出部で抽出された特徴量に対応する検査レシピを選択するレシピ選択部と、前記選択された検査レシピに基づいて、前記処理装置で処理された後の基板の表面を撮像して第2の基板画像を取得する第2の撮像装置と、前記第2の基板画像における欠陥の有無を判定する欠陥判定部と、を備えた検査装置と、を有することを特徴としている。
前記第1の基板画像及び前記第2の基板画像を保管する画像保管部と、前記画像保管部に保管された前記第1の基板画像を、前記特徴量抽出部で抽出された特徴量に基づいて、複数のグループに分類する画像分類部と、前記各グループに分類された複数の前記第1の基板画像に対応する複数の前記第2の基板画像を合成して、欠陥検査の基準となる基準画像を生成する基準画像生成部と、前記基準画像生成部で生成された基準画像に基づいて検査レシピを生成し、前記記憶部に記憶させる検査レシピ生成部と、をさらに有していてもよい。
前記第1の基板画像と、当該第1の基板画像に対応する前記第2の基板画像との差分画像を生成する差分画像生成部と、前記第1の基板画像、前記第2の基板画像及び前記差分画像を保管する画像保管部と、前記画像保管部に保管された前記第1の基板画像を、前記特徴量抽出部で抽出された特徴量に基づいて、複数のグループに分類する画像分類部と、前記各グループに分類された複数の前記第1の基板画像に対応する複数の前記差分画像を合成して、欠陥検査の基準となる基準画像を生成する基準画像生成部と、前記基準画像生成部で生成された基準画像に基づいて検査レシピを生成し、前記記憶部に記憶させる検査レシピ生成部と、をさらに有し、前記欠陥判定部では、前記第2の基板画像に対応する差分画像に基づいて、基板の欠陥の有無を判定してもよい。
前記所定の特徴量は、前記第1の基板画像の画素値であってもよい。
別の観点による本発明は、前記の欠陥の検査方法を基板処理システムによって実行させるように、当該基板処理システムを制御する制御部のコンピュータ上で動作するプログラムを格納した読み取り可能なコンピュータ記憶媒体が提供される。
本発明によれば、基板処理システムにおいて、基板の検査を適正に行うことができる。
本実施の形態にかかる基板処理システムの構成の概略を示す平面図である。 本実施の形態にかかる基板処理システムの構成の概略を示す正面図である。 本実施の形態にかかる基板処理システムの構成の概略を示す背面図である。 検査装置の構成の概略を示す横断面図である。 検査装置の構成の概略を示す縦断面図である。 制御装置の構成の概略を模式的に示すブロック図である。 画素値と検査レシピとの関係を示す説明図である。 ウェハの欠陥検査の工程の概略を示すフローチャートである。 画素値と検査レシピとの関係を示す説明図である。
以下、本発明の実施の形態について説明する。図1は、本実施の形態にかかる基板処理システム1の構成の概略を示す平面図である。図2及び図3は、各々基板処理システム1の内部構成の概略を模式的に示す、正面図と背面図である。なお、本実施の形態では、基板処理システム1がウェハWに対して塗布現像処理を行う塗布現像処理システムである場合を例にして説明する。また、本明細書および図面において、実質的に同一の機能構成を有する要素においては、同一の符号を付することにより重複説明を省略する。
基板処理システム1は、図1に示すように複数枚のウェハWを収容したカセットCが搬入出されるカセットステーション10と、ウェハWに所定の処理を施す複数の各種処理装置を備えた処理ステーション11と、処理ステーション11に隣接する露光装置12との間でウェハWの受け渡しを行うインターフェイスステーション13とを一体に接続した構成を有している。
カセットステーション10には、カセット載置台20が設けられている。カセット載置台20には、基板処理システム1の外部に対してカセットCを搬入出する際に、カセットCを載置するカセット載置板21が複数設けられている。
カセットステーション10には、図1に示すようにX方向に延びる搬送路22上を移動自在なウェハ搬送装置23が設けられている。ウェハ搬送装置23は、上下方向及び鉛直軸周り(θ方向)にも移動自在であり、各カセット載置板21上のカセットCと、後述する処理ステーション11の第3のブロックG3の受け渡し装置との間でウェハWを搬送できる。
処理ステーション11には、各種装置を備えた複数例えば4つのブロックG1、G2、G3、G4が設けられている。例えば処理ステーション11の正面側(図1のX方向負方向側)には、第1のブロックG1が設けられ、処理ステーション11の背面側(図1のX方向正方向側)には、第2のブロックG2が設けられている。また、処理ステーション11のカセットステーション10側(図1のY方向負方向側)には、第3のブロックG3が設けられ、処理ステーション11のインターフェイスステーション13側(図1のY方向正方向側)には、第4のブロックG4が設けられている。
例えば第1のブロックG1には、図2に示すように複数の液処理装置、例えばウェハWを現像処理する現像処理装置30、ウェハWのレジスト膜の下層に反射防止膜(以下「下部反射防止膜」という)を形成する下部反射防止膜形成装置31、ウェハWにレジスト液を塗布してレジスト膜を形成するレジスト塗布装置32、ウェハWのレジスト膜の上層に反射防止膜(以下「上部反射防止膜」という)を形成する上部反射防止膜形成装置33が下からこの順に配置されている。
例えば現像処理装置30、下部反射防止膜形成装置31、レジスト塗布装置32、上部反射防止膜形成装置33は、それぞれ水平方向に3つ並べて配置されている。なお、これら現像処理装置30、下部反射防止膜形成装置31、レジスト塗布装置32、上部反射防止膜形成装置33の数や配置は、任意に選択できる。
これら現像処理装置30、下部反射防止膜形成装置31、レジスト塗布装置32、上部反射防止膜形成装置33では、例えばウェハW上に所定の塗布液を塗布するスピンコーティングが行われる。スピンコーティングでは、例えば塗布ノズルからウェハW上に塗布液を吐出すると共に、ウェハWを回転させて、塗布液をウェハWの表面に拡散させる。
例えば第2のブロックG2には、図3に示すようにウェハWの加熱や冷却といった熱処理を行う熱処理装置40や、レジスト液とウェハWとの定着性を高めるためのアドヒージョン装置41、ウェハWの外周部を露光する周辺露光装置42が上下方向と水平方向に並べて設けられている。これら熱処理装置40、アドヒージョン装置41、周辺露光装置42の数や配置についても、任意に選択できる。
例えば第3のブロックG3には、処理ステーション11で処理される前のウェハWを検査する検査装置50と、複数の受け渡し装置51、52、53、54、55、及び処理ステーション11で処理された後のウェハWを検査する検査装置56が下から順に設けられている。また、第4のブロックG4には、複数の受け渡し装置60、61、62が下から順に設けられている。検査装置50、56の構成については後述する。
図1に示すように第1のブロックG1〜第4のブロックG4に囲まれた領域には、ウェハ搬送領域Dが形成されている。ウェハ搬送領域Dには、例えばY方向、X方向、θ方向及び上下方向に移動自在な搬送アームを有する、ウェハ搬送装置70が複数配置されている。ウェハ搬送装置70は、ウェハ搬送領域D内を移動し、周囲の第1のブロックG1、第2のブロックG2、第3のブロックG3及び第4のブロックG4内の所定の装置にウェハWを搬送できる。
また、ウェハ搬送領域Dには、第3のブロックG3と第4のブロックG4との間で直線的にウェハWを搬送するシャトル搬送装置80が設けられている。
シャトル搬送装置80は、例えば図3のY方向に直線的に移動自在になっている。シャトル搬送装置80は、ウェハWを支持した状態でY方向に移動し、第3のブロックG3の受け渡し装置52と第4のブロックG4の受け渡し装置62との間でウェハWを搬送できる。
図1に示すように第3のブロックG3のX方向正方向側の隣には、ウェハ搬送装置90が設けられている。ウェハ搬送装置90は、例えばX方向、θ方向及び上下方向に移動自在な搬送アームを有している。ウェハ搬送装置90は、ウェハWを支持した状態で上下に移動して、第3のブロックG3内の各受け渡し装置にウェハWを搬送できる。
インターフェイスステーション13には、ウェハ搬送装置100と受け渡し装置101が設けられている。ウェハ搬送装置100は、例えばY方向、θ方向及び上下方向に移動自在な搬送アームを有している。ウェハ搬送装置100は、例えば搬送アームにウェハWを支持して、第4のブロックG4内の各受け渡し装置、受け渡し装置101及び露光装置12との間でウェハWを搬送できる。
次に、上述した検査装置50の構成について説明する。検査装置50は、図4に示すようにケーシング150を有している。ケーシング150内には、図5に示すようにウェハWを保持するウェハチャック151が設けられている。ケーシング150の底面には、ケーシング150内の一端側(図4中のX方向負方向側)から他端側(図4中のX方向正方向側)まで延伸するガイドレール152が設けられている。ガイドレール152上には、ウェハチャック151を回転させると共に、ガイドレール152に沿って移動自在な駆動部153が設けられている。
ケーシング150内の他端側(図4のX方向正方向側)の側面には、第1の撮像装置としての撮像部160が設けられている。撮像部160としては、例えば広角型のCCDカメラが用いられる。ケーシング150の上部中央付近には、ハーフミラー161が設けられている。ハーフミラー161は、撮像部160と対向する位置に、鏡面が鉛直下方を向いた状態から撮像部160の方向に向けて45度上方に傾斜した状態で設けられている。ハーフミラー161の上方には、照明装置162が設けられている。ハーフミラー161と照明装置162は、ケーシング150内部の上面に固定されている。照明装置162からの照明は、ハーフミラー161を通過して下方に向けて照らされる。したがって、照明装置162の下方にある物体によって反射した光は、ハーフミラー161でさらに反射して、撮像部160に取り込まれる。すなわち、撮像部160は、照明装置162による照射領域にある物体を撮像することができる。そして、検査装置50の撮像部160で撮像されたウェハWの画像(第1の基板画像)は、後述する制御装置200に入力される。
検査装置56は、検査装置50と同一の構成を有しているので、検査装置56についての説明は省略する。なお、検査装置56の撮像部160は、本発明の第2の撮像装置として機能し、検査装置56の撮像部160で撮像されたウェハWの画像(第2の基板画像)も、同様に制御装置200に入力される。
以上の基板処理システム1には、図1に示すように制御装置200が設けられている。制御装置200は、例えばCPUやメモリなどを備えたコンピュータにより構成され、プログラム格納部(図示せず)を有している。プログラム格納部には、検査装置50、56で撮像された基板画像に基づいて行われるウェハWの検査を制御するプログラムが格納されている。これに加えて、プログラム格納部には、上述した各種処理装置や搬送装置などの駆動系の動作を制御して、基板処理システム1の所定の作用、すなわちウェハWへのレジスト液の塗布、現像、加熱処理、ウェハWの受け渡し、各ユニットの制御などを実現させるためのプログラムも格納されている。なお、前記プログラムは、例えばコンピュータ読み取り可能なハードディスク(HD)、フレキシブルディスク(FD)、コンパクトディスク(CD)、マグネットオプティカルデスク(MO)、メモリーカードなどのコンピュータに読み取り可能な記憶媒体Hに記録されていたものであって、その記憶媒体Hから制御装置200にインストールされたものであってもよい。
また、制御装置200は、図6に示すように、検査装置50の撮像部160で撮像された第1の基板画像から所定の特徴量を抽出する特徴量抽出部210と、所定範囲の特徴量に対応して設定された検査レシピが複数記憶された記憶部211と、記憶部211に記憶された複数の検査レシピから、特徴量抽出部210で抽出された特徴量に対応する検査レシピを選択するレシピ選択部212と、選択された検査レシピと、検査装置56の撮像部160で撮像された第2の基板画像に基づいて欠陥の有無を判定する欠陥判定部213と、を有している。また、制御装置200には、撮像部160で撮像された第1の基板画像及び第1の基板画像を保管する画像保管部214、画像保管部214に保管された第1の基板画像を、特徴量抽出部210で抽出された特徴量に基づいて、複数のグループに分類する画像分類部215と、画像分類部215で各グループに分類された複数の第1の基板画像に対応する第2の基板画像を合成して、基準画像を生成する基準画像生成部216と、基準画像生成部216で生成された基準画像に基づいて検査レシピを生成し、記憶部211に記憶させる検査レシピ生成部217と、がさらに設けられている。
特徴量抽出部210で抽出される特徴量は、本実施の形態では例えば基板画像の画素値である。そして、特徴量抽出部210では、例えば基板画像の全面の画素値について平均値を算出して、当該平均値をその基板画像の特徴量として求める。なお、本実施の形態では、基板画像が、例えば256階調(0〜255)の8bit画像である場合を例に説明する。
記憶部211には、例えば図7に示すように、異なる範囲の画素値に対応して設定された、例えば3種類の検査レシピ230、231、232が記憶されている。検査レシピ230は、例えば第1の基板画像の特徴量(画素値の平均値)が「10〜70」の範囲であった場合に使用されるものであり、検査レシピ231、232は、それぞれ特徴量が「90〜140」、「200〜240」であった場合に使用されるものである。各検査レシピ230、231、232には、例えば各撮像部160で撮像する際の撮像条件や、欠陥検査の基準となる基準画像などにより構成されている。なお、記憶部211に記憶される検査レシピの数や検査レシピのカバーする範囲は任意に設定が可能であり、本実施の形態の内容に限定されるものではない。
レシピ選択部212では、特徴量抽出部210で抽出された特徴量に対応する検査レシピが記憶部211から選択される。例えば任意のロットのウェハWを検査装置50で撮像して取得された第1の基板画像の特徴量が「60」であった場合、レシピ選択部212では、記憶部211から特徴量「10〜70」の基板画像に対応する検査レシピ230を選択する。
欠陥判定部213では、この検査レシピ230と第2の基板画像に基づいて欠陥の有無が判定される。具体的には、第1の基板画像の特徴量が「60」であったウェハWが処理ステーション11で所定の処理を終えると、検査装置56の撮像部160で撮像されて第2の基板画像が取得される。そして、欠陥判定部213では、第1の基板画像の特徴量「60」に基づいて選択された検査レシピ230により、同一のウェハWの第2の基板画像について欠陥の有無を判定する。なお、他の画像保管部214、画像分類部215、基準画像生成部216、検査レシピ生成部217の機能については、後述する。
次に、以上のように構成された基板処理システム1を用いて行われるウェハWの処理方法及びウェハWの検査方法について説明する。図8は、かかるウェハWの検査方法の主な工程の例を示すフローチャートであり、検査方法についてはこの図8に基づいて説明する。
先ず、同一ロットの複数のウェハWを収納したカセットCが、基板処理システム1のカセットステーション10に搬入され、ウェハ搬送装置23によりカセットC内の各ウェハWが順次第3のブロックG3の検査装置50に搬送されて、第1の基板画像が取得される(図8の工程S1)。次いで、特徴量抽出部210では、この第1の基板画像から特徴量を抽出する(図8の工程S2)。そして、第1の基板画像の特徴量に対応する検査レシピが記憶部211に存在すれば、レシピ選択部212により所定の検査レシピが選択される(図8の工程S3、S4)。具体的には、例えば特徴量としての画素値の平均値が「60」であった場合は、レシピ選択部212により記憶部211から、特徴量「60」に対応する検査レシピ230が選択される。また、例えば特徴量が「150」であり、記憶部211内に対応する検査レシピが存在しない場合は(図8の工程S3のNO)、特徴量が「150」である第1の基板画像は、画像保管部214に保管される(図8の工程S5)と共に、予め定められた検査レシピが選択される(図8の工程S4)。画像保管部214に第1の基板画像が保管された後の処理については、後述する。ここで、予め定められた検査レシピとは、例えば記憶部211に記憶された複数の検査レシピのうち任意の検査レシピであればよく、例えば本実施の形態では、検査レシピ231が予め定められた検査レシピであるものとして説明する。即ち、第1の基板画像の特徴量が「150」であった場合、記憶部211内に対応する検査レシピが存在しないので、予め定められた検査レシピ231が選択される。
次にウェハWは、第2のブロックG2の熱処理装置40に搬送され温度調節処理される。その後、ウェハWは、ウェハ搬送装置70によって例えば第1のブロックG1の下部反射防止膜形成装置31に搬送され、ウェハW上に下部反射防止膜が形成される。その後ウェハWは、第2のブロックG2の熱処理装置40に搬送され、加熱処理され、温度調節される。
次にウェハWはアドヒージョン装置41に搬送され、アドヒージョン処理される。その後ウェハWは、第1のブロックG1のレジスト塗布装置32に搬送され、ウェハW上にレジスト膜が形成される。
ウェハWにレジスト膜が形成されると、次にウェハWは、第1のブロックG1の上部反射防止膜形成装置33に搬送され、ウェハW上に上部反射防止膜が形成される。その後、ウェハWは第2のブロックG2の熱処理装置40に搬送され、加熱処理が行われる。その後、ウェハWは、周辺露光装置42に搬送され、周辺露光処理される。
次にウェハWは、ウェハ搬送装置100によって受け渡し装置52に搬送され、シャトル搬送装置80によって第4のブロックG4の受け渡し装置62に搬送される。その後、ウェハWは、インターフェイスステーション13のウェハ搬送装置110によって露光装置12に搬送され、所定のパターンで露光処理される。
次にウェハWは、ウェハ搬送装置70によって熱処理装置40に搬送され、露光後ベーク処理される。これにより、レジスト膜の露光部において発生した酸により脱保護反応させる。その後ウェハWは、ウェハ搬送装置70によって現像処理装置30に搬送され、現像処理が行われる。
現像処理の終了後、ウェハWは熱処理装置40に搬送され、ポストベーク処理される。次いで、ウェハWは、熱処理装置40により温度調整される。その後、ウェハWは、ウェハ搬送装置70により第3のブロックG3の検査装置56に搬送され、撮像部160により第2の基板画像が取得される(図8の工程S6)。
次いで、制御装置200の欠陥判定部213では、例えば特徴量「60」に対応して選択された検査レシピ230に基づいて、第2の基板画像中の欠陥の有無を判定する。欠陥の有無の判定は、例えば検査レシピ230中の基準画像と第2の基板画像とを比較し、例えば基準画像と第2の基板画像との間の画素値に規定値以上の差異がある場合は欠陥有りと、差異が規定値より小さければ欠陥無しと判定される(図8の工程S7)。同様に、第1の基板画像の特徴量が「150」であった場合においても、選択された検査レシピ231と第2の基板画像に基づいて欠陥の有無が判定される。
ウェハWの欠陥検査が終了すると、当該ウェハWはウェハ搬送装置23を介して所定のカセット載置板21のカセットCに搬送され、一連のフォトリソグラフィ工程が完了する。そして、この一連のフォトリソグラフィ工程が、同一ロットの後続のウェハWについても実施される。
次に、工程S5で画像保管部214に第1の基板画像が保管された後の処理について説明する。例えば、ロットの先頭のウェハWの第1の基板画像において、検査レシピ230、231、232のいずれにも該当しない特徴量「150」が抽出されると、後続のウェハWについても、概ね特徴量は「150」前後の値となる。かかる場合、例えば図9に破線で示すように、検査レシピ230、231、232に対応しない第1の基板画像は画像保管部214に相当数、即ち、前記のロットに含まれるウェハWの数だけ記憶される。なお、図9の破線の縦軸は、記憶部211に保管される基板画像の数を表している。
そして、検査レシピ230、231、232のいずれにも該当しない第1の基板画像を画像保管部214に蓄積していった結果、例えば図9に示すように、例えば画素値が75〜85の範囲と、145〜160の範囲に相当数存在する場合、例えば画像分類部215で、画素値が75〜85の範囲の基板画像を第1のグループと、画素値が145〜160の範囲の基板画像を第2のグループとに分類する(図8の工程S8)。
そして、基準画像生成部216では、第1のグループに属する第1の基板画像に対応するウェハWの第2の基板画像を合成して、この第1のグループに対応する基準画像を生成する(図8の工程S9)。同様に、第2のグループに対応する基準画像も生成する。次いで、検査レシピ生成部217では、この生成された基準画像に基づいて各グループに対応するレシピを生成し、記憶部211に、新たな検査レシピとして記憶させる(図8の工程S10)。
そして、後続のロットにおける第1の基板画像の特徴量が、新たな検査レシピに対応するものであれば、工程S4において、この新たな検査レシピが選択され、ウェハWの欠陥検査が行われる。
以上の実施の形態によれば、先ず処理ステーション11で処理される前のウェハWを検査装置50の撮像部160で撮像して第1の基板画像を取得し、当該第1の基板画像の特徴量に基づいて検査レシピを選択するので、最適な検査レシピに基づいて、第2の基板画像における欠陥の有無を適正に判定することができる。したがって、ウェハWの表面状態が、例えばロット毎に異なるような場合であっても、常に最適な検査を行い、マクロ欠陥検査の精度のばらつきを抑制することができる。
また、第1の基板画像の特徴量に対応する検査レシピが記憶部211に存在しない場合であっても、第1の基板画像を画像保管部214に一旦記憶して、所定数を有するグループに分類された時点で新たな検査レシピを生成するので、記憶部211に記憶される検査レシピが徐々に増加する。そのため、基板処理システム1でウェハW処理を継続することで、ほとんどの第1の基板画像が記憶部211に記憶された検査レシピに対応するようになるため、マクロ欠陥検査の精度を向上させることができる。
特に、検査レシピを作成する過程では、作業員が複数の基板画像を選択し、選択された基板画像を合成して基準画像を作成する必要があるが、この基準画像の作成には多大な労力を有すると共に、作業員の熟練度により基準画像の品質にばらつきが生じるという問題があった。この点、本実施の形態のように、画像分類部215で基板画像をグループに分類し、当該分類された基板画像に基づいて新たな検査レシピを生成するので、作業員の熟練度によらず、且つ多大な労力を費やすことなく、適正に検査レシピを生成することができる。
なお、以上の実施の形態では、記憶部211に予め複数の検査レシピ230、231、232が記憶されていたが、記憶部211には、最低限1つの検査レシピが記憶されていればよい。即ち、基板処理システム1の運用の初期状態においては、この1つの検査レシピにより検査が行われるが、上述のように新たな検査レシピを順次生成し、記憶部211に記憶される検査レシピを増加させることで、基板処理システム1に搬入されるほとんどすべてのウェハWに対応してマクロ欠陥検査を行うことが可能となる。
特に、基板処理システム1に搬送されるウェハWの表面状態は、例えば基板処理システム1を含めた、クリーンルーム内などに設置された他の処理装置での処理レシピにより変化するものであるが、ウェハWの表面状態を逐一基板処理システム1に入力するためには、基板処理システム1やその他の処理装置を一括管理する、いわゆるホストコンピュータの負荷の増大につながる。この点、本発明のように、順次基板画像に基づいて新たな検査レシピを生成し、処理ステーション11で処理が行われる前のウェハWを検査装置50の撮像部160で撮像して表面状態を確認することで、ホストコンピュータとのやり取りを行うことなく、常にウェハWの表面状態に応じた欠陥の検査を行うことができる。
なお、以上の実施の形態では、工程S3において「NO」と判定された第1の基板画像についてのみ画像保管部214に保管したが、工程S3において「YES」と判定された第1の基板画像についても、画像保管部214に保管してもよい。
また、全ての第1の基板画像を保管した場合、例えば画像保管部214に保管された第1の基板画像のうち、同一ロットの先頭のウェハWを基準画像として採用し、検査レシピ生成部217でこの基準画像に基づいて暫定的な検査レシピを生成するようにしてもよい。また、同一ロットの先頭のウェハWを基準画像として採用して検査レシピ生成部217で暫定的な検査レシピを生成する場合、記憶部211には、必ずしも予め検査レシピを記憶させておく必要はない。
また、以上の実施の形態では、基準画像生成部216において第2の基板画像を合成して基準画像を生成したが、基準画像としてどのような基板画像を用いるかについては本実施の形態の内容に限定されない。例えば、図6に示すように、制御装置200に、第1の基板画像と第2の基板画像との差分画像を生成する差分画像生成部218を設け、画像保管部214にこの差分画像を複数保管し、複数の差分画像に基づいて、基準画像生成部216で基準画像を生成するようにしてもよい。そして、検査レシピ生成部217では、この差分画像に基づく基準画像を用いて検査レシピが生成される。
そして、差分画像に基づく基準画像を用いて生成された検査レシピを用いる場合、欠陥検査の対象となるウェハWの差分画像を差分画像生成部218で生成し、欠陥判定部213においては、当該生成された差分画像と、差分画像に基づいて生成された上記の検査レシピに基づいて、ウェハWの欠陥の有無が判定される。この場合、第1の基板画像と第2の基板画像についても、画像保管部214に保管しておくことが好ましい。
そして、このように差分画像を基準画像とすることで、欠陥判定部213で欠陥有りと判定された場合に、その欠陥が基板処理システム1に起因するものであると判断することが可能となる。即ち、検査対象となるウェハWに、処理ステーション11での処理以前に欠陥が存在していた場合、その欠陥は第1の基板画像と第2の基板画像の双方に存在することとなるが、第1の基板画像と第2の基板画像の差分画像を生成することで、当該差分画像から処理ステーション11での処理以前に存在していたそれらの欠陥を除去することができる。したがって、差分画像上の欠陥は処理ステーション11での処理に起因するものであると判断できる。また、欠陥の原因によらず、基板処理システム1から搬出される全てのウェハWについて欠陥の有無を判定する必要がある場合は、例えば画像保管部214に保管された第1の基板画像または第2の基板画像の少なくともいずれかについて欠陥の有無を確認し、差分画像に欠陥が存在しない場合でも、第1の基板画像や第2の基板画像に欠陥が存在する場合は、そのウェハWには欠陥が有ると判定するようにしてもよい。第1の基板画像または第2の基板画像から欠陥が検出された場合、その欠陥は処理ステーション11での処理に起因しないものと判断できる。
なお、基準画像生成部216で差分画像に基づいて基準画像を生成するにあたっては、検査装置50の撮像部160により取得された第1の基板画像についても欠陥の有無を判定し、欠陥有りと判定された第1の基板画像については、画像保管部214に保管しないか、あるいは、基準画像生成部216で基準画像を生成する際に、除外することが好ましい。欠陥を含んだ基板画像を合成して基準画像を生成した場合、基準画像に含まれた欠陥を検出できなくなる可能性があるが、基準画像を生成する際に欠陥を含む画像を除外することで、より正確な欠陥の検査を行うことができる。
また、欠陥が処理ステーション11での処理に起因するか否かを判断するに際しては、必ずしも差分画像を用いる必要はなく、例えば第1の基板画像と第2の基板画像のそれぞれについて欠陥の判定を行い、それらの判定結果を比較するようにしてもよい。具体的には、既述のように第2の基板画像に基づいてウェハWの欠陥の有無を判定し、欠陥有と判定された場合は、第1の基板画像の欠陥の判定結果と比較する。そして、第2の基板画像に存在する欠陥が、この第1の基板画像にも存在する場合には、当該欠陥は処理ステーション11での処理以前に存在していたものであると判断できる。その一方、第2の基板画像に存在する欠陥が、第1の基板画像に存在しない場合には、当該欠陥は処理ステーション11での処理に起因するものであると判断できる。またこのように、欠陥が処理ステーション11での処理に起因するか否かを判断する場合には、必ずしも第1の基板画像と第2の基板画像そのものを全て保管しておく必要はなく、例えば欠陥検査の判定結果のみを保管しておき、その判定結果同士を比較するようにしてもよい。そうすることで、画像を保管するための制御装置200の負荷を低減できる。
なお、例えば処理ステーション11で処理された後のウェハWを検査装置56で検査した結果、欠陥有りと判定されたウェハWについては、基板処理システム1から搬出された後、リワークにより欠陥を修正して再度基板処理システム1に搬入される場合が有るが、その欠陥が処理ステーション11での処理に起因するものではない場合、リワークを行っても当該欠陥が解消されない。かかる場合、生産に寄与しないウェハWを繰り返し基板処理システム1で処理することになり、結果として生産性が低下することとなるが、処理ステーション11での処理に起因しない欠陥を有するウェハWについては、再度基板処理システム1に搬入しないようにすることで、そのような事態を避けることができる。
また、処理ステーション11での処理に起因して欠陥が生じたと判定された場合、例えば欠陥有りと判定されたウェハWの後続のウェハWにおいて、処理ステーション11内での搬送ルートを変更して、変更後のルートで処理したウェハWについて欠陥の判定を行うことで、どのルートで欠陥が生じたかを検知することができる。即ち、変更後のルートにおいても欠陥が生じている場合、変更前のルートと変更後のルートのうち、ルートが重複する部分が存在すれば、その重複する部分で欠陥が生じていると判断できる。その反対に、変更後のルートにおいて欠陥が生じていない場合、重複する部分は欠陥の原因ではないと判断できる。
以上の実施の形態では、ウェハWの欠陥を検査するにあたり、処理ステーション11で処理前のウェハWを検査する検査装置50と、処理ステーション11で処理後のウェハWを検査する検査装置56を用いたが、検査装置50と検査装置56における各機器の仕様は、同一であることが好ましい。即ち、検査装置50と検査装置56で各機器の仕様が同一であれば、その仕様の差に起因して第1の基板画像と第2の基板画像との間に差が生じてしまうことを避けることができる。その結果、より正確なマクロ欠陥検査や差分画像の生成が可能となる。
なお、以上の実施の形態では、第1の基板画像と第2の基板画像をそれぞれ異なる検査装置50、56で取得したが、第1の基板画像と第2の基板画像は必ずしも異なる検査装置で取得する必要はなく、同じ検査装置で取得するようにしてもよい。ただし、ウェハWの搬送ルートの干渉や、スループットの観点からは、処理ステーション11で処理される前のウェハWと、処理後のウェハWは別箇独立した検査装置で撮像することが好ましい。
以上、添付図面を参照しながら本発明の好適な実施の形態について説明したが、本発明はかかる例に限定されない。当業者であれば、特許請求の範囲に記載された思想の範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、それらについても当然に本発明の技術的範囲に属するものと了解される。本発明はこの例に限らず種々の態様を採りうるものである。本発明は、基板がウェハ以外のFPD(フラットパネルディスプレイ)、フォトマスク用のマスクレチクルなどの他の基板である場合にも適用できる。
1 基板処理システム
30 現像処理装置
31 下部反射防止膜形成装置
32 レジスト塗布装置
33 上部反射防止膜形成装置
40 熱処理装置
41 アドヒージョン装置
42 周辺露光検査装置
70 ウェハ搬送装置
110 処理容器
150 撮像部
200 制御装置
210 特徴量抽出部
211 記憶部
212 レシピ選択部
213 欠陥判定部
214 画像保管部
215 画像分類部
216 基準画像生成部
217 検査レシピ生成部
218 差分画像生成部
230.231、232 検査レシピ
W ウェハ

Claims (10)

  1. 基板に所定の処理を施す複数の処理装置を備えた基板処理システムにおける、基板の検査方法であって、
    前記処理装置で処理される前の基板の表面を撮像して第1の基板画像を取得し、
    前記第1の基板画像から所定の特徴量を抽出し、
    それぞれ異なる範囲の前記特徴量に対応して設定された複数の検査レシピが記憶された記憶部から、前記第1の基板画像から抽出された前記特徴量に対応する検査レシピを選択し、
    前記処理装置で処理された後の基板の表面を撮像して第2の基板画像を取得し、
    前記選択された検査レシピと前記第2の基板画像に基づいて、基板の欠陥の有無を判定することを特徴とする、基板の検査方法。
  2. 前記記憶部内に、前記第1の基板画像の特徴量に対応する検査レシピが存在しないときは、前記第1の基板画像及び前記第2の基板画像を画像保管部に保管し、
    前記画像保管部に保管された複数の前記第1の基板画像を、当該第1の基板画像の特徴量に基づいて、複数のグループに分類し、
    前記各グループに分類された複数の前記第1の基板画像に対応する複数の前記第2の基板画像を合成して、欠陥検査の基準となる基準画像を生成し、
    前記生成された基準画像に基づいて検査レシピを生成して、前記記憶部に当該生成された検査レシピを記憶させ、
    前記基板の欠陥の有無の判定は、予め定められた検査レシピと前記第2の基板画像に基づいて行われることを特徴とする、請求項1に記載の基板の検査方法。
  3. 前記第1の基板画像と、当該第1の基板画像に対応する前記第2の基板画像との差分画像を生成し、
    前記基板の欠陥の有無の判定は、前記選択された検査レシピと前記差分画像に基づいて行われ、
    前記記憶部に記憶された検査レシピは、前記差分画像に基づいて基板の欠陥の有無を判定するものであることを特徴とする、請求項1に記載の基板の検査方法。
  4. 前記記憶部内に、前記第1の基板画像の特徴量に対応する検査レシピが存在しないときは、前記第1の基板画像、前記第2の基板画像及び前記差分画像を画像保管部に保管し、
    前記画像保管部に保管された複数の前記第1の基板画像を、当該第1の基板画像の特徴量に基づいて、複数のグループに分類し、
    前記各グループに分類された複数の前記第1の基板画像に対応する複数の前記差分画像を合成して、欠陥検査の基準となる基準画像を生成し、
    前記生成された基準画像に基づいて検査レシピを生成して、前記記憶部に当該生成された検査レシピを記憶させ、
    前記基板の欠陥の有無の判定は、予め定められた検査レシピと前記差分画像に基づいて行われることを特徴とする、請求項3に記載の基板の検査方法。
  5. 前記所定の特徴量は、前記第1の基板画像の画素値であることを特徴とする、請求項1〜4のいずれか一項に記載の基板の検査方法。
  6. 基板に所定の処理を施す複数の処理装置を備えた基板処理システムであって、
    前記処理装置で処理される前の基板の表面を撮像して第1の基板画像を取得する第1の撮像装置と、
    前記第1の基板画像から所定の特徴量を抽出する特徴量抽出部と、
    それぞれ異なる範囲の前記特徴量に対応して設定された複数の検査レシピが記憶された記憶部と、
    前記記憶部に記憶された前記検査レシピから、前記特徴量抽出部で抽出された特徴量に対応する検査レシピを選択するレシピ選択部と、
    前記選択された検査レシピに基づいて、前記処理装置で処理された後の基板の表面を撮像して第2の基板画像を取得する第2の撮像装置と、前記第2の基板画像における欠陥の有無を判定する欠陥判定部と、を備えた検査装置と、を有することを特徴とする、基板処理システム。
  7. 前記第1の基板画像及び前記第2の基板画像を保管する画像保管部と、
    前記画像保管部に保管された前記第1の基板画像を、前記特徴量抽出部で抽出された特徴量に基づいて、複数のグループに分類する画像分類部と、
    前記各グループに分類された複数の前記第1の基板画像に対応する複数の前記第2の基板画像を合成して、欠陥検査の基準となる基準画像を生成する基準画像生成部と、
    前記基準画像生成部で生成された基準画像に基づいて検査レシピを生成し、前記記憶部に記憶させる検査レシピ生成部と、をさらに有することを特徴とする、請求項6に記載の基板処理システム。
  8. 前記第1の基板画像と、当該第1の基板画像に対応する前記第2の基板画像との差分画像を生成する差分画像生成部と、
    前記第1の基板画像、前記第2の基板画像及び前記差分画像を保管する画像保管部と、
    前記画像保管部に保管された前記第1の基板画像を、前記特徴量抽出部で抽出された特徴量に基づいて、複数のグループに分類する画像分類部と、
    前記各グループに分類された複数の前記第1の基板画像に対応する複数の前記差分画像を合成して、欠陥検査の基準となる基準画像を生成する基準画像生成部と、
    前記基準画像生成部で生成された基準画像に基づいて検査レシピを生成し、前記記憶部に記憶させる検査レシピ生成部と、をさらに有し、
    前記欠陥判定部では、前記第2の基板画像に対応する差分画像に基づいて、基板の欠陥の有無を判定することを特徴とする、請求項6に記載の基板処理システム。
  9. 前記所定の特徴量は、前記第1の基板画像の画素値であることを特徴とする、請求項6〜8のいずれか一項に記載の基板処理システム。
  10. 請求項1〜5のいずれかに記載の欠陥の検査方法を基板処理システムによって実行させるように、当該基板処理システムを制御する制御部のコンピュータ上で動作するプログラムを格納した読み取り可能なコンピュータ記憶媒体。
JP2015097333A 2015-05-12 2015-05-12 基板の検査方法、基板処理システム及びコンピュータ記憶媒体 Active JP6244329B2 (ja)

Priority Applications (10)

Application Number Priority Date Filing Date Title
JP2015097333A JP6244329B2 (ja) 2015-05-12 2015-05-12 基板の検査方法、基板処理システム及びコンピュータ記憶媒体
TW107145104A TWI676799B (zh) 2015-05-12 2016-05-04 基板之檢查方法、基板處理系統及電腦記錄媒體
TW105113777A TWI649557B (zh) 2015-05-12 2016-05-04 基板之檢查方法、基板處理系統及電腦記錄媒體
KR1020177032354A KR102562020B1 (ko) 2015-05-12 2016-05-09 기판의 검사 방법, 기판 처리 시스템 및 컴퓨터 기억 매체
CN202010794112.4A CN111982927B (zh) 2015-05-12 2016-05-09 基板处理系统
PCT/JP2016/063733 WO2016181930A1 (ja) 2015-05-12 2016-05-09 基板の検査方法、基板処理システム及びコンピュータ記憶媒体
US15/567,997 US10520450B2 (en) 2015-05-12 2016-05-09 Substrate inspection method, substrate treatment system, and computer storage medium
KR1020237024716A KR20230111273A (ko) 2015-05-12 2016-05-09 기판의 검사 방법, 기판 처리 시스템 및 컴퓨터 기억매체
CN201680026816.9A CN107533016B (zh) 2015-05-12 2016-05-09 基板的检查方法、基板处理系统和计算机存储介质
US16/689,218 US11513081B2 (en) 2015-05-12 2019-11-20 Substrate inspection method, substrate treatment system, and computer storage medium

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015097333A JP6244329B2 (ja) 2015-05-12 2015-05-12 基板の検査方法、基板処理システム及びコンピュータ記憶媒体

Related Child Applications (2)

Application Number Title Priority Date Filing Date
JP2017218113A Division JP6524185B2 (ja) 2017-11-13 2017-11-13 基板処理システム
JP2017218273A Division JP6423064B2 (ja) 2017-11-13 2017-11-13 基板処理システム

Publications (2)

Publication Number Publication Date
JP2016212008A true JP2016212008A (ja) 2016-12-15
JP6244329B2 JP6244329B2 (ja) 2017-12-06

Family

ID=57248133

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015097333A Active JP6244329B2 (ja) 2015-05-12 2015-05-12 基板の検査方法、基板処理システム及びコンピュータ記憶媒体

Country Status (6)

Country Link
US (2) US10520450B2 (ja)
JP (1) JP6244329B2 (ja)
KR (2) KR102562020B1 (ja)
CN (2) CN107533016B (ja)
TW (2) TWI676799B (ja)
WO (1) WO2016181930A1 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018042743A1 (ja) * 2016-09-02 2018-03-08 株式会社Screenホールディングス 基板検査装置、基板処理装置、基板検査方法および基板処理方法
WO2018216476A1 (ja) * 2017-05-24 2018-11-29 東京エレクトロン株式会社 基板処理装置および基板処理方法
JP2019021747A (ja) * 2017-07-14 2019-02-07 東京エレクトロン株式会社 基板位置調整方法、記憶媒体及び基板処理システム
JP2020012754A (ja) * 2018-07-19 2020-01-23 東京エレクトロン株式会社 基板検査方法及び基板検査装置
US10976264B2 (en) 2019-03-15 2021-04-13 Kabushiki Kaisha Toshiba Analysis system
KR20220007018A (ko) 2020-07-09 2022-01-18 도쿄엘렉트론가부시키가이샤 검사 장치 및 기판 반송 방법
KR20220019717A (ko) 2019-06-06 2022-02-17 도쿄엘렉트론가부시키가이샤 기판 검사 장치, 기판 검사 시스템 및 기판 검사 방법
KR20220167224A (ko) 2021-06-11 2022-12-20 도쿄엘렉트론가부시키가이샤 기판 검사 장치, 기판 검사 방법 및 기억 매체

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7274009B2 (ja) * 2017-08-15 2023-05-15 東京エレクトロン株式会社 基板処理装置
JP6884082B2 (ja) * 2017-10-11 2021-06-09 株式会社Screenホールディングス 膜厚測定装置、基板検査装置、膜厚測定方法および基板検査方法
JP7097691B2 (ja) * 2017-12-06 2022-07-08 東京エレクトロン株式会社 ティーチング方法
KR20210023977A (ko) * 2018-06-21 2021-03-04 도쿄엘렉트론가부시키가이샤 기판의 결함 검사 방법, 기억 매체 및 기판의 결함 검사 장치
KR102247828B1 (ko) * 2018-07-23 2021-05-04 세메스 주식회사 기판 처리 장치 및 기판 처리 방법
JP7105135B2 (ja) * 2018-08-17 2022-07-22 東京エレクトロン株式会社 処理条件補正方法及び基板処理システム
US10801968B2 (en) * 2018-10-26 2020-10-13 Kla-Tencor Corporation Algorithm selector based on image frames
JP7231462B2 (ja) * 2019-04-05 2023-03-01 株式会社キーエンス 画像検査システム及び画像検査方法
TWI723577B (zh) * 2019-10-14 2021-04-01 環球晶圓股份有限公司 排列多個晶圓的方法、欲對多個晶圓進行清洗步驟的方法及晶片的製造方法
US12118726B2 (en) * 2021-01-15 2024-10-15 Kulicke And Soffa Industries, Inc. Intelligent pattern recognition systems for wire bonding and other electronic component packaging equipment, and related methods

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006242681A (ja) * 2005-03-02 2006-09-14 Tokyo Seimitsu Co Ltd 外観検査装置
JP2007298505A (ja) * 2006-04-05 2007-11-15 Hitachi High-Technologies Corp 欠陥検査方法およびその装置
JP2008002935A (ja) * 2006-06-22 2008-01-10 Tokyo Seimitsu Co Ltd 外観検査方法及び外観検査装置
JP2009216401A (ja) * 2008-03-07 2009-09-24 Olympus Corp 基板検査システムおよび基板検査方法
US20130058558A1 (en) * 2005-09-07 2013-03-07 Taketo Ueno Defect inspection system

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11311608A (ja) * 1998-04-28 1999-11-09 Nikon Corp 検査装置
JP3648495B2 (ja) * 2002-05-21 2005-05-18 株式会社東芝 欠陥検査方法及びその装置
JP2004226717A (ja) * 2003-01-23 2004-08-12 Renesas Technology Corp マスクの製造方法および半導体集積回路装置の製造方法
CN100533132C (zh) * 2004-09-06 2009-08-26 欧姆龙株式会社 基板检查方法及基板检查装置
JP4422000B2 (ja) 2004-11-16 2010-02-24 東京エレクトロン株式会社 基板処理方法、制御プログラム、およびコンピューター記憶媒体
JP2006308372A (ja) * 2005-04-27 2006-11-09 Tokyo Seimitsu Co Ltd 外観検査装置及び外観検査方法
JP2007010390A (ja) * 2005-06-29 2007-01-18 Nikon Corp 表面検査装置及び表面検査方法
US8041103B2 (en) * 2005-11-18 2011-10-18 Kla-Tencor Technologies Corp. Methods and systems for determining a position of inspection data in design data space
US7834992B2 (en) * 2006-04-05 2010-11-16 Hitachi High-Technologies Corporation Method and its apparatus for detecting defects
JP2008046012A (ja) * 2006-08-17 2008-02-28 Dainippon Screen Mfg Co Ltd 欠陥検出装置および欠陥検出方法
IL188825A0 (en) * 2008-01-16 2008-11-03 Orbotech Ltd Inspection of a substrate using multiple cameras
JP5156452B2 (ja) * 2008-03-27 2013-03-06 東京エレクトロン株式会社 欠陥分類方法、プログラム、コンピュータ記憶媒体及び欠陥分類装置
JP2010117185A (ja) * 2008-11-11 2010-05-27 Olympus Corp 欠陥検査装置および欠陥検査方法
JP2010190740A (ja) * 2009-02-18 2010-09-02 Nikon Corp 基板検査装置、方法およびプログラム
JP2011174757A (ja) * 2010-02-23 2011-09-08 Tokyo Electron Ltd 欠陥検査方法、プログラム、コンピュータ記憶媒体及び欠陥検査装置
JP5479253B2 (ja) * 2010-07-16 2014-04-23 東京エレクトロン株式会社 基板処理装置、基板処理方法、プログラム及びコンピュータ記憶媒体
JP5566265B2 (ja) 2010-11-09 2014-08-06 東京エレクトロン株式会社 基板処理装置、プログラム、コンピュータ記憶媒体及び基板の搬送方法
JP5715873B2 (ja) * 2011-04-20 2015-05-13 株式会社日立ハイテクノロジーズ 欠陥分類方法及び欠陥分類システム
US9196031B2 (en) * 2012-01-17 2015-11-24 SCREEN Holdings Co., Ltd. Appearance inspection apparatus and method
JP5865734B2 (ja) * 2012-03-01 2016-02-17 株式会社Screenホールディングス 領域分類装置、そのプログラム、基板検査装置、および領域分類方法
JP2013205320A (ja) 2012-03-29 2013-10-07 Dainippon Screen Mfg Co Ltd 検査条件決定方法、検査方法および検査装置
JP6080379B2 (ja) * 2012-04-23 2017-02-15 株式会社日立ハイテクノロジーズ 半導体欠陥分類装置及び半導体欠陥分類装置用のプログラム
US10354929B2 (en) * 2012-05-08 2019-07-16 Kla-Tencor Corporation Measurement recipe optimization based on spectral sensitivity and process variation
JP6241120B2 (ja) * 2012-09-14 2017-12-06 株式会社リコー 画像検査装置、画像検査方法及び画像検査装置の制御プログラム
JP2014109436A (ja) * 2012-11-30 2014-06-12 Tokyo Electron Ltd 基板の欠陥検査方法、基板の欠陥検査装置、プログラム及びコンピュータ記憶媒体
JP2014115245A (ja) * 2012-12-12 2014-06-26 Tokyo Electron Ltd 基板の欠陥検査方法、基板の欠陥検査装置、プログラム及びコンピュータ記憶媒体
US9390494B2 (en) * 2012-12-13 2016-07-12 Kla-Tencor Corporation Delta die intensity map measurement
JP5837649B2 (ja) * 2014-06-17 2015-12-24 東京エレクトロン株式会社 基板処理装置、異常処理部判定方法、プログラム及びコンピュータ記憶媒体

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006242681A (ja) * 2005-03-02 2006-09-14 Tokyo Seimitsu Co Ltd 外観検査装置
US20130058558A1 (en) * 2005-09-07 2013-03-07 Taketo Ueno Defect inspection system
JP2007298505A (ja) * 2006-04-05 2007-11-15 Hitachi High-Technologies Corp 欠陥検査方法およびその装置
JP2008002935A (ja) * 2006-06-22 2008-01-10 Tokyo Seimitsu Co Ltd 外観検査方法及び外観検査装置
JP2009216401A (ja) * 2008-03-07 2009-09-24 Olympus Corp 基板検査システムおよび基板検査方法

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018042743A1 (ja) * 2016-09-02 2018-03-08 株式会社Screenホールディングス 基板検査装置、基板処理装置、基板検査方法および基板処理方法
JP7004707B2 (ja) 2017-05-24 2022-01-21 東京エレクトロン株式会社 基板処理装置および基板処理方法
WO2018216476A1 (ja) * 2017-05-24 2018-11-29 東京エレクトロン株式会社 基板処理装置および基板処理方法
US11508588B2 (en) 2017-05-24 2022-11-22 Tokyo Electron Limited Substrate treatment device and substrate treatment method
JPWO2018216476A1 (ja) * 2017-05-24 2020-04-02 東京エレクトロン株式会社 基板処理装置および基板処理方法
JP2019021747A (ja) * 2017-07-14 2019-02-07 東京エレクトロン株式会社 基板位置調整方法、記憶媒体及び基板処理システム
JP7157580B2 (ja) 2018-07-19 2022-10-20 東京エレクトロン株式会社 基板検査方法及び基板検査装置
JP2020012754A (ja) * 2018-07-19 2020-01-23 東京エレクトロン株式会社 基板検査方法及び基板検査装置
US10976264B2 (en) 2019-03-15 2021-04-13 Kabushiki Kaisha Toshiba Analysis system
KR20220019717A (ko) 2019-06-06 2022-02-17 도쿄엘렉트론가부시키가이샤 기판 검사 장치, 기판 검사 시스템 및 기판 검사 방법
JP7471387B2 (ja) 2019-06-06 2024-04-19 東京エレクトロン株式会社 モデル作成装置、モデル作成方法及びコンピュータプログラム
KR20220007018A (ko) 2020-07-09 2022-01-18 도쿄엘렉트론가부시키가이샤 검사 장치 및 기판 반송 방법
US11567416B2 (en) 2020-07-09 2023-01-31 Tokyo Electron Limited Inspection apparatus and substrate transfer method
KR20220167224A (ko) 2021-06-11 2022-12-20 도쿄엘렉트론가부시키가이샤 기판 검사 장치, 기판 검사 방법 및 기억 매체

Also Published As

Publication number Publication date
TWI676799B (zh) 2019-11-11
WO2016181930A1 (ja) 2016-11-17
US11513081B2 (en) 2022-11-29
JP6244329B2 (ja) 2017-12-06
CN107533016B (zh) 2020-09-15
CN107533016A (zh) 2018-01-02
US20180143144A1 (en) 2018-05-24
TW201920948A (zh) 2019-06-01
TWI649557B (zh) 2019-02-01
TW201704740A (zh) 2017-02-01
KR20180004150A (ko) 2018-01-10
CN111982927B (zh) 2023-12-15
CN111982927A (zh) 2020-11-24
US10520450B2 (en) 2019-12-31
KR102562020B1 (ko) 2023-08-02
KR20230111273A (ko) 2023-07-25
US20200088654A1 (en) 2020-03-19

Similar Documents

Publication Publication Date Title
JP6244329B2 (ja) 基板の検査方法、基板処理システム及びコンピュータ記憶媒体
JP6329923B2 (ja) 基板の検査方法、コンピュータ記憶媒体及び基板検査装置
KR102314721B1 (ko) 막 두께 측정 장치, 막 두께 측정 방법 및 비일시적인 컴퓨터 기억 매체
JP5566265B2 (ja) 基板処理装置、プログラム、コンピュータ記憶媒体及び基板の搬送方法
JP5717711B2 (ja) 基板の基準画像作成方法、基板の欠陥検査方法、基板の基準画像作成装置、基板の欠陥検査ユニット、プログラム及びコンピュータ記憶媒体
JP6310263B2 (ja) 検査装置
JP2014115245A (ja) 基板の欠陥検査方法、基板の欠陥検査装置、プログラム及びコンピュータ記憶媒体
JP5837649B2 (ja) 基板処理装置、異常処理部判定方法、プログラム及びコンピュータ記憶媒体
JP6209546B2 (ja) 基板処理システム、欠陥検査方法、プログラム及びコンピュータ記憶媒体
JP2014109436A (ja) 基板の欠陥検査方法、基板の欠陥検査装置、プログラム及びコンピュータ記憶媒体
KR20200140201A (ko) 기판 검사 방법, 기판 검사 시스템 및 제어 장치
JP6423064B2 (ja) 基板処理システム
JP6007171B2 (ja) 基板処理システム、基板搬送方法、プログラム及びコンピュータ記憶媒体
JP6524185B2 (ja) 基板処理システム
JP2014132672A (ja) 基板処理装置、基板処理方法、プログラム及びコンピュータ記憶媒体
KR20220167224A (ko) 기판 검사 장치, 기판 검사 방법 및 기억 매체

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170426

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171017

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171113

R150 Certificate of patent or registration of utility model

Ref document number: 6244329

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250