JP2008002935A - 外観検査方法及び外観検査装置 - Google Patents

Abstract

【課題】外観検査により半導体ウエハの表面に現れる欠陥を検出する際に、欠陥を生じた工程を特定する、或いはウエハ表面に繰り返しパターンが成形されていない領域においても欠陥を検出する。
【解決手段】半導体装置製造工程において所定の処理が施される半導体ウエハ２の表面の外観を検査する外観検査装置２０を、この半導体装置製造工程に含まれる所定工程の前後において同じ半導体ウエハ２の表面を各々撮像した撮像画像同士を比較する画像比較部２７と、これら撮像画像間の相違部分を検出する相違検出部２９と、を備えて構成する。
【選択図】図４

Description

本発明は、半導体装置製造工程において所定の処理が施される半導体ウエハの表面の外観を検査する外観検査方法及び外観検査装置に関する。特に半導体ウエハの表面に現れる欠陥を検出する外観検査において、ウエハ表面に繰り返しパターンが成形されていない領域においても欠陥を検出することを可能とする検査技術に関する。また欠陥が生じた工程を特定することを可能とする検査技術に関する。

半導体装置製造工程では、半導体ウエハ上に多数のチップ（ダイ）を形成する。各ダイには何層にも渡ってパターンが形成される。完成したダイは、プローバとテスタにより電気的検査が行われ、不良ダイは組み立て工程から除かれる。
半導体装置製造工程では歩留まりが非常に重要であり、電気的検査の結果は製造工程にフィードバックされて各工程の管理に使用される。しかし、半導体装置製造工程は多数の工程で形成されており、製造を開始してから電気的検査が行われるまで非常に長時間を要する。このため、電気的な検査により工程に不具合があることが判明した時には既に多数のウエハは処理の途中であり、検査の結果を歩留まりの向上に十分に生かすことができない。

そこで、途中の工程で形成したパターンを撮像し、この撮像画像に基づいて検査して欠陥を検出する外観検査が行われる。全工程のうちの複数の工程で外観検査を行なえば、前の検査の後で発生した欠陥を検出することができ、検査結果を迅速に工程管理に反映することができる。

図１は、本特許出願の出願人により特開２００４−１７７３９７号公報（下記特許文献１）にて提案される外観検査装置と同様の従来の外観検査装置の概略構成図である。図示するように、外観検査装置２０には２次元又は３次元方向に自在に移動可能なステージ２１の上面に試料台（チャックステージ）２２が設けられている。この試料台２２の上に、検査対象となる試料である半導体ウエハ２を載置して固定する。ステージの上部には１次元又は２次元のＣＣＤカメラなどを用いて構成される撮像部２３が設けられており、撮像部２３は半導体ウエハ２上に形成されたパターンの画像信号を発生させる。

撮像部２３から出力される画像信号は、アナログディジタル変換部２４によって多値のディジタル信号（グレイレベル信号）に変換された後に画像記憶部３０に記憶される。
ここでウエハ２上には、図２に示すように複数のダイ（チップ）３がＸ方向とＹ方向にそれぞれ繰返しマトリクス状に配列されている。各ダイには同じパターンが形成されるので、これらのダイを撮像した画像同士は本来同一となるはずであり、各ダイの撮像画像の対応する部分同士の画素値は本来同様の値となる。

したがって２つのダイの撮像画像の対応する部分同士の画素値の差分（グレイレベル差信号）を検出すれば、両方のダイに欠陥がない場合に比べて一方のダイに欠陥がある場合にグレイレベル差信号が大きくなることにより、ダイ上に存在する欠陥を検出できる（ダイトゥダイ比較）。
また、１つのダイ内にメモリセルのような繰り返しパターンが形成されている場合には、この繰り返しパターン内の本来同一となるべき複数箇所を撮像した画像同士のグレイレベル差を検出しても欠陥を検出できる（セルトゥセル比較）。
なお、ダイトゥダイ比較では、隣り合う２つのダイ同士を撮像した画像を比較するのが一般的である（シングルティテクション）。これではどちらのダイに欠陥があるか分からないので、更に異なる側に隣接するダイとの比較を行ない、再び同じ部分のグレイレベル差が閾値より大きくなればそのダイに欠陥があることが分かる（ダブルディテクション）。セルトゥセル比較でも同様である。

図１に戻り、外観検査装置２０は、画像記憶部３０に記憶されたウエハ２の画像において、上記ダイトゥダイ比較又はセルトゥセル比較などのパターン比較を行うパターン比較部４０を備える。画像記憶部３０に記憶されたウエハ２の画像は、初めにパターン比較部４０の差分検出部４１に入力される。差分検出部４１では、繰り返しパターンを撮像した撮像画像の対応する部分同士のグレイレベル差が算出される。

ステージ２１を移動させて撮像部２３をウエハ２に相対的に走査させる間に、１次元ＴＤＩカメラである撮像部２３の出力信号を取り込むと、画像記憶部３０にウエハ２の画像が蓄積される。
ダイトゥダイ比較を行う場合には、差分検出部４１はステージ２１の位置情報に基づいて、隣接する複数のダイの対応する部分の部分画像を画像記憶部３０から取り出し、その一つを検査画像とし残りを参照画像とする。そして検査画像と参照画像との間の対応する画素同士のグレイレベル差信号を算出して、検出閾値計算部４２と欠陥検出部４３に出力する。
セルトゥセル比較を行う場合には、差分検出部４１は、同様に、隣接する複数のセルの対応する部分の部分画像を画像記憶部３０から取り出し、その一つを検査画像とし残りを参照画像として上記グレイレベル差を算出する。

検出閾値計算部４２は、検査画像と参照画像との間の各画素のグレイレベル差を統計処理して欠陥検出閾値を決定し欠陥検出部４３に出力する。欠陥検出部４３は、差分検出部４１から入力したグレイレベル差と検出閾値計算部４２が決定した欠陥検出閾値とを比較して、検査画像に含まれる欠陥を検出する。
すなわち欠陥検出部４３は、グレイレベル差信号が欠陥検出閾値を超える場合には、このようなグレイレベル差信号を算出した画素の位置に、検査画像が欠陥を含んでいると判断する。
そして欠陥検出部４３は、検出した欠陥の位置、大きさ、撮像画像中の当該欠陥部分のグレイレベル値、および当該欠陥部分における検査画像と参照画像との間のグレイレベル差信号などの情報を含む欠陥情報を検出した欠陥毎に作成し、検査結果として出力する。

特開２００４−１７７３９７号公報

上記従来の外観検査装置で検査を行った場合、ある工程を行った直後に実施した外観検査（以下「後の外観検査」と記す）で発見された欠陥が、その直前の工程によって発生したものか否かが不明となる場合があった。
例えば、それ以前に実施された外観検査（以下「先の外観検査」と記す）の際に既に欠陥が存在していたにもかかわらず、先の外観検査では比較的大きな検出閾値が使用されたために検出されなかったところ、後の外観検査で比較的小さい検出閾値が使用されたためにこの欠陥を検出した場合などに生じうる。

ここで、先の外観検査では検出した欠陥箇所についての欠陥情報だけを生成するので、後の外観検査で検出した欠陥箇所が先の外観検査の時点でどのような状態であったかは分からない。このため、後の外観検査で検出した欠陥が本当に当該工程によって発生したものなのか、それとも当該工程以前に発生していたが先の外観検査で検出されなかったのかが分からず、当該工程に不具合があるのか否かを確実に知ることができなかった。

また従来の外観検査装置２０では、半導体ウエハの表面に形成されたパターンの反復性を利用しているため、繰り返しパターンが形成されていない領域に生じた欠陥を検出する目的には使用できないという問題があった。

上記問題に鑑み、本発明は、外観検査により半導体ウエハの表面に現れる欠陥を検出する際に、欠陥を生じた工程を特定することができる外観検査、或いはウエハ表面に繰り返しパターンが成形されていない領域においても欠陥を検出することができる外観検査を実現することを目的とする。

上記目的を達成するために、本発明では、半導体ウエハに所定の処理を施して半導体装置を製造する半導体装置製造工程において、この製造工程の中に含まれる所定工程の前後で同じ半導体ウエハの表面を各々撮像し、所定工程の前に撮像した画像と所定工程の後に撮像した画像とを比較し、これら撮像画像間の相違部分を検出する。

本発明による外観検査が実施される工程では、工程の前後においてウエハ表面を撮像した画像同士を比較するので、この工程において発生した欠陥を特定することが容易となる。
また、工程の前後における撮像画像同士を比較するので、従来のパターン比較方式の外観検査の場合のようにウエハ表面に繰り返しパターンがなくても、画像比較による欠陥検出を行うことが可能である。

以下、添付する図面を参照して本発明の実施例を説明する。図３は、本発明の実施例による半導体製造装置１の概略構成図である。
半導体製造装置１は、試料である半導体ウエハに所定の処理を施し、所定の製造工程を実行する半導体製造装置である試料処理部１０を備える。このような試料処理部１０は、例えば、従来から知られているリソグラフィ装置、ＣＶＤ装置、ＰＶＤ装置、ＣＭＰ装置であってよい。また半導体製造装置１は、半導体ウエハの表面を撮像した画像に基づいてウエハ上に存在する欠陥を検出する、本発明に係る外観検査装置である外観検査部２０と、半導体製造装置１へのウエハの搬入出及び装置１内でのウエハの搬送を行う搬送部８０と、を備えて構成される。

半導体ウエハは、複数枚（例えば２５枚）がウエハカセット７０に収納された状態で、半導体製造装置１に装着される。ウエハカセット７０が半導体製造装置１の搬送部８０に装着されると、搬送部８０の第１ウエハアーム８１は、カセット７０内からウエハを１枚だけ取り出して経路９１に沿って外観検査部２０に搬送する。
半導体ウエハが外観検査部２０に搬送されると、外観検査部２０は、試料処理部１０による工程前におけるウエハ表面を撮像して、ウエハ表面の撮像画像（以下「工程前の撮像画像」と記す）を得る。
その後に搬送部８０の第２ウエハアーム８２により経路９２に沿って試料処理部１０に搬送されて、リソグラフィ工程、ＣＶＤ工程、ＰＶＤ工程、ＣＭＰ工程などの当該半導体製造装置１特有の所定の工程が実行される。所定の工程が実行された後、半導体ウエハは、第１ウエハアーム８１により経路９３に沿って外観検査部２０に搬送される。

外観検査部２０は、試料処理部１０による工程後におけるウエハ表面を撮像して、ウエハ表面の撮像画像（以下「工程後の撮像画像」と記す）を得る。そして外観検査部２０は、工程後の撮像画像に基づいて上記図１を参照して説明した従来と同様のパターン比較方式の外観検査を行ってウエハ表面に現れた欠陥を検出した後、検出された各欠陥についてそれぞれ欠陥情報を作成する。
また外観検査部２０は、工程前の撮像画像と工程後の撮像画像を比較してその相違部分を検出する。ここで外観検査部２０は、パターン比較方式の外観検査で検出した欠陥が、工程前後の撮像画像の相違部分である場合には、この欠陥を試料処理部１０による工程の際に発生した欠陥であると判定する。
そして、当該欠陥が発生した工程を示す情報として、本半導体製造装置１により実行される工程を示す識別子をこの欠陥に関する欠陥情報に追加して出力する。

さらに外観検査部２０は、パターン比較方式の外観検査では検出することができない繰り返しパターン領域外の欠陥を、工程前後の撮像画像に基づいて検出する。
外観検査部２０による検査が終了したウエハは、第１ウエハアーム４１により経路９３に沿ってウエハカセット５０に戻される。

図４は、図３に示す外観検査部２０の構成例を示す図である。外観検査部２０は、図１に示す外観検査装置と同様に、２次元又は３次元方向に自在に移動可能なステージ２１と、その上面に設けられた試料台２２と、ステージの上部に設けられた１次元のＴＤＩカメラ又は２次元のＣＣＤカメラなどを用いて構成される撮像部２３と、アナログディジタル変換部２４を備えている。

外観検査部２０はまた、半導体製造装置１による所定の工程を行う前のウエハ２の表面の画像を、撮像部２３を用いて撮像した撮像画像を記憶するための工程前画像記憶部３１と、この工程を行った後のウエハ２の表面の画像を、撮像部２３を用いて撮像した撮像画像を記憶するための工程後画像記憶部３２、撮像部２３を用いて撮像したウエハ２の表面の撮像画像を、工程前及び工程後のいずれにおいて撮像したかに応じて、その記憶場所をそれぞれ工程前画像記憶部３１及び工程後画像記憶部３２のいずれかに切り替えるための切替部ＳＷを備える。実際には、工程前画像記憶部３１及び工程後画像記憶部３２は同一の記憶素子又は記憶装置として設け、工程前及び工程後の画像を記憶するための異なる記憶領域（記憶アドレス）を割り当てて実現してもよい。

外観検査部２０は、図１を参照して説明したパターン比較部と同様のパターン比較部４０を備える。パターン比較部４０は、工程後画像記憶部３２に記憶された工程後の撮像画像に対して、ダイトゥダイ比較又はセルトゥセル比較などのパターン比較方式の外観検査を行い、画像中の繰り返しパターン領域に現れる欠陥を検出し、その欠陥情報を出力する。

外観検査部２０はまた、工程前画像記憶部３１に記憶された工程前の撮像画像及び工程後画像記憶部３２に記憶された工程後の撮像画像を比較し、その相違部分を検出する工程前後比較部５０を備える。図５は、図４に示す工程前後比較部５０の構成例を示す図である。
工程前後比較部５０は、工程後画像記憶部３２に記憶された工程後の撮像画像、及び工程前画像記憶部３１に記憶された工程前の撮像画像を、それぞれ検査画像及び参照画像として入力し、これらの画像を比較してその差画像を表すグレイレベル差信号を生成する画像比較部５１と、入力した差画像の各画素のうちグレイレベル差が所定の検出閾値よりも大きい画素を相違部分として検出する相違部分検出部５２と、を備えて構成される。

相違部分検出部５２は、相違部分として検出した画素どうしが隣接している場合には、これらをまとめて１つの相違部分として識別し、これら画素をまとめた相違部分の画素数を相違部分のサイズ、また１つの相違部分としてまとめられた画素のグレイレベル差の平均値等を算出して、パターン比較部４０が出力する欠陥情報と同様の相違部分情報を生成する。相違部分情報には、例えば、相違部分の位置、相違部分のサイズ及びグレイレベル差の平均値などを含める。

ここで、半導体製造装置１による工程を行う前後のウエハ２は表面状態が異なるため、画像比較部５１が比較を行う工程前後の撮像画像同士は、パターン比較部４０による比較の対象となる同一画像中の部分画像同士ほどは類似しない。
しかし工程前後の画像間でも、ウエハ２の表面に形成されるパターンの全体的な特徴が類似するので、相違部分検出部５２においてグレイレベル差と比較する検出閾値を大きく設定する（すなわち検出感度を下げる）ことによって、相違部分検出部５２が検出した相違部分情報を、半導体製造装置１による工程で生じた欠陥候補として利用することが可能である。

また工程後の撮像画像には、半導体製造装置１による工程に形成した新たなパターンが現れるために、相違部分検出部５２はこの新パターンも相違部分として検出する。工程前後比較部５０は、相違部分検出部５２が検出した相違部分を選別して、この新パターンに関する相違部分を欠陥候補から除外するための相違部分選別部５３を備える。
相違部分選別部５３は、例えば相違部分検出部５２から入力した相違部分情報に含まれる当該相違部分のサイズを参照して、所定の閾値サイズより大きな相違部分は半導体製造装置１による工程に形成した新パターンであると認識して、欠陥候補から除外する。

また相違部分選別部５３は、相違部分検出部５２が検出した相違部分が、ウエハ２の表面の繰り返しパターン形成領域内で検出されたものであるか、繰り返しパターン形成領域外で検出されたものであるかを判定し、繰り返しパターン形成領域外で検出された相違部分の相違部分情報のみをパターン外欠陥情報として出力する。
このとき例えば相違部分選別部５３は、ウエハ表面に形成されるパターンの設計データから得られるパターンの位置情報と、相違部分情報に含まれる当該相違部分の位置情報とを照合することによって、当該相違部分が繰り返しパターン形成領域内で検出されたか否かの判定を行う。
またこのために相違部分選別部５３には、ウエハ表面に形成されるパターンの位置情報を含むパターンデータを、半導体製造装置１の外部から入力して記憶するためのパターンデータ記憶部５４を設けてよい。
そして相違部分選別部５３は、相違部分検出部５２が検出した相違部分から、半導体製造装置１による工程に形成した新パターンに関する相違部分と、繰り返しパターン形成領域外で検出された相違部分を除外した残りの相違部分情報を、パターン内欠陥候補情報として出力する。

図４に戻り、外観検査部２０は、工程前後比較部５０の相違部分選別部５３から出力されるパターン内欠陥候補情報と、パターン比較部４０から出力される欠陥情報とを照合して、パターン比較部４０により検出された欠陥が、工程前後比較部５０により検出された欠陥候補に含まれる場合には、この欠陥を試料処理部１０による工程の際に発生した欠陥であると判定する発生工程判定部６１を備える。
発生工程判定部６１は、例えばパターン比較部４０から出力された欠陥情報に含まれる位置情報と、工程前後比較部５０から出力された欠陥候補情報に含まれる位置情報とを比較することにより、パターン比較部４０から出力された当該欠陥情報が、工程前後比較部５０により検出された欠陥候補に含まれるか否かを判定することとしてよい。

そして発生工程判定部６１は、パターン比較部４０から出力された当該欠陥情報が、工程前後比較部５０により検出された欠陥候補に含まれると判定したとき、当該欠陥が発生した工程を示す情報として、本半導体製造装置１により実行される工程を示す識別子を、当該欠陥情報に追加して出力する。欠陥情報が工程前後比較部５０により検出された欠陥候補に含まれない場合には、発生工程判定部６１は入力した欠陥情報をそのまま出力する。
その後、発生工程判定部６１から出力された欠陥情報は、欠陥情報合計部６２において、工程前後比較部５０の相違部分選別部から出力されるパターン外欠陥情報と合計されて、外観検査部２０から出力される。

図６は、図３に示す外観検査部２０の動作を説明するフローチャートである。
ステップＳ１において、ウエハカセット７０に収納されたウエハ２は、搬送部８０の第１ウエハアーム８１によりカセット７０内から取り出され経路９１に沿って外観検査部２０に搬送される。そして外観検査部２０の撮像部２３により工程前の撮像画像が撮像され、この画像は工程前画像記憶部３１に記憶される。
ステップＳ２において、ウエハ２は、搬送部８０の第２ウエハアーム８２により経路９２に沿って試料処理部１０に搬送されて、半導体製造装置１特有の所定の工程が実行される。

ステップＳ３において、ウエハ２は、第１ウエハアーム８１により経路９３に沿って外観検査部２０に搬送される。そして外観検査部２０の撮像部２３により工程後の撮像画像が撮像され、この画像は工程前画像記憶部３２に記憶される。
ステップＳ４において、工程前後比較部５０の画像比較部５１は、工程後画像記憶部３２に記憶された工程後の撮像画像、及び工程前画像記憶部３１に記憶された工程前の撮像画像を、それぞれ検査画像及び参照画像として入力し、これらの画像を比較してその差画像を表すグレイレベル差信号を生成して相違部分検出部５２に出力する。

ステップＳ５において相違部分検出部５２は、画像比較部５１から入力した差画像の各画素のうちグレイレベル差が所定の検出閾値よりも大きい画素を相違部分として検出して、上記説明したような相違部分情報を生成し、相違部分選別部５３に出力する。
ステップＳ６において相違部分選別部５３は、入力した相違部分情報のうち、半導体製造装置１による工程に形成した新たな新パターン関する相違部分と、繰り返しパターン形成領域外で検出された相違部分とを除外した残りの相違部分情報を、パターン内欠陥候補情報として出力する。また、繰り返しパターン形成領域外で検出された相違部分に関する相違部分情報をパターン外欠陥情報として出力する。

ステップＳ７において、パターン比較部４０は、工程後画像記憶部３２に記憶された工程後の撮像画像に対して、ダイトゥダイ比較又はセルトゥセル比較などのパターン比較方式の外観検査を行い、画像中の繰り返しパターン領域に現れる欠陥を検出し、その欠陥情報を出力する。
ステップＳ８において、発生工程判定部６１は、相違部分選別部５３から出力されるパターン内欠陥候補情報と、パターン比較部４０から出力される欠陥情報とを照合して、パターン比較部４０により検出された欠陥が、工程前後比較部５０により検出された欠陥候補に含まれる場合には、この欠陥を試料処理部１０による工程の際に発生した欠陥であると判定する。そして、発生工程判定部６１は、パターン比較部４０から入力当該欠陥情報が、工程前後比較部５０により検出された欠陥候補に含まれると判定したとき、当該欠陥が発生した工程を示す情報として、本半導体製造装置１により実行される工程を示す識別子を、当該欠陥情報に追加して出力する。工程前後比較部５０により検出された欠陥候補に含まれない場合には入力した欠陥情報をそのまま出力する。
ステップＳ９において欠陥情報合計部６２は、発生工程判定部６１から出力された欠陥情報と、工程前後比較部５０の相違部分選別部から出力されるパターン外欠陥情報とを合計して、外観検査部２０から出力する。

本発明は、半導体装置製造工程において所定の処理が施される半導体ウエハの表面の外観を検査する外観検査方法及び外観検査装置に利用可能である。

従来の外観検査装置の概略構成図である。 半導体ウエハ上のダイの配列を示す図である。 本発明の実施例による半導体製造装置の概略構成図である。 図３に示す外観検査部の構成例を示す図である。 図４に示す工程前後比較部の構成例を示す図である。 図３に示す外観検査部の動作を説明するフローチャートである。

符号の説明

２ ウエハ
３ ダイ
２０ 外観検査装置
２３ 撮像部

Claims (2)

1. 半導体装置製造工程において所定の処理が施される半導体ウエハの表面の外観を検査する外観検査方法であって、
   前記半導体装置製造工程に含まれる所定工程の前後において、同じ半導体ウエハの表面を各々撮像し、
   前記所定工程の前後に各々撮像した撮像画像同士を比較し、
   前記撮像画像同士の間の相違部分を検出する、
   ことを特徴とする外観検査方法。
2. 半導体装置製造工程において所定の処理が施される半導体ウエハの表面の外観を検査する外観検査装置であって、
   前記半導体装置製造工程に含まれる所定工程の前後において、同じ半導体ウエハの表面を各々撮像した撮像画像同士を比較する画像比較部と、
   前記撮像画像同士の間の相違部分を検出する相違部分検出部と、
   を備えることを特徴とする外観検査装置。

Images