JP2016201568A - 半導体装置の作製方法 - Google Patents

半導体装置の作製方法 Download PDF

Info

Publication number
JP2016201568A
JP2016201568A JP2016152453A JP2016152453A JP2016201568A JP 2016201568 A JP2016201568 A JP 2016201568A JP 2016152453 A JP2016152453 A JP 2016152453A JP 2016152453 A JP2016152453 A JP 2016152453A JP 2016201568 A JP2016201568 A JP 2016201568A
Authority
JP
Japan
Prior art keywords
layer
electrode layer
oxide semiconductor
gate insulating
drain electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016152453A
Other languages
English (en)
Other versions
JP6219462B2 (ja
Inventor
秋元　健吾
Kengo Akimoto
健吾 秋元
将志 津吹
Masashi Tsubuki
将志 津吹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2016201568A publication Critical patent/JP2016201568A/ja
Application granted granted Critical
Publication of JP6219462B2 publication Critical patent/JP6219462B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO

Abstract

【課題】ゲート絶縁層、ソース電極層及びドレイン電極層の形成後に酸化物半導体を形成する場合であっても、素子特性が悪化することを抑制することを目的の一とする。【解決手段】基板上にゲート電極層を形成し、ゲート電極層上にゲート絶縁層を形成し、ゲート絶縁層上にソース電極層及びドレイン電極層を形成し、基板上に形成されたゲート絶縁層、ソース電極層及びドレイン電極層の表面に表面処理を行い、当該表面処理を行った後、ゲート絶縁層、ソース電極層及びドレイン電極層上に酸化物半導体層を形成する。【選択図】図１

Description

酸化物半導体を用いた半導体装置及び当該半導体装置の作製方法に関する。
近年、酸化物半導体を用いて薄膜トランジスタ（ＴＦＴとも呼ぶ）を作製し、電子デバイ
ス等に応用する技術が注目されている。例えば、特許文献１や特許文献２には、酸化物半
導体層として酸化亜鉛やＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体などを用いて、画像表示装
置のスイッチング素子などを作製する技術が開示されている。
また、酸化物半導体層を用いたトランジスタの構造として、様々な構造が提案されており
、例えば、上述した特許文献２や、特許文献３では、ゲート絶縁層上に設けられたソース
電極層及びドレイン電極層上に酸化物半導体層を形成するボトムゲート・ボトムコンタク
ト型の構造が示されている。
特開２００７−１２３８６１号公報 特開２００７−９６０５５号公報 特開２００７−３０５６５８号公報
ゲート絶縁層上にソース電極層及びドレイン電極層を形成した後、当該ゲート絶縁層、ソ
ース電極層及びドレイン電極層上に酸化物半導体層を形成する場合には、ソース電極層及
びドレイン電極層を形成した後に酸化物半導体層を形成することとなる。この場合、酸化
物半導体層を形成する前に、ゲート絶縁層、ソース電極層及びドレイン電極層の表面に付
着した不純物に起因して、素子特性が悪化するおそれがある。また、酸化物半導体層を形
成する前に、ゲート絶縁層、ソース電極層及びドレイン電極層の表面に不純物が含有され
た被膜が形成されることによって、素子特性が悪化するおそれがある。
例えば、フォトリソグラフィ法を用いてソース電極層及びドレイン電極層を形成する場合
には、ゲート絶縁層、ソース電極層及びドレイン電極層にレジストやレジストの剥離液が
接触するため、表面に不純物が付着する場合や、表面に不純物が含有された被膜が形成さ
れる場合がある。また、インクジェット法等の液滴吐出法を用いてソース電極層及びドレ
イン電極層をゲート絶縁層上に選択的に形成する場合であっても、インク中に含まれる溶
剤や分散剤等の添加剤がゲート絶縁層、ソース電極層及びドレイン電極層の表面に接触し
、不純物が含有された被膜が形成される場合がある。
また、ソース電極層及びドレイン電極層として金属を用いた場合には、ソース電極層及び
ドレイン電極層を形成した後、酸化物半導体層を形成するまでに、ソース電極層及びドレ
イン電極層の表面が酸化されることにより、ソース電極層及びドレイン電極層と酸化物半
導体層間のコンタクト抵抗が増加し、素子特性が悪化するおそれがある。
また、ゲート絶縁層上に設けられたソース電極層及びドレイン電極層上に酸化物半導体層
を形成する場合、ソース電極層及びドレイン電極層の膜厚が厚く凹凸を有している場合に
は、ゲート絶縁層、ソース電極層及びドレイン電極層上に形成する酸化物半導体層が段切
れを起こし、素子特性が悪化する場合がある。
上記問題点に鑑み、ゲート絶縁層、ソース電極層及びドレイン電極層の形成後に酸化物半
導体を形成する場合であっても、素子特性が悪化することを抑制することを目的の一とす
る。
ゲート絶縁層、ソース電極層及びドレイン電極層上に酸化物半導体層を形成する場合に、
当該酸化物半導体層を形成する前にゲート絶縁層、ソース電極層及びドレイン電極層に対
してプラズマ処理等の表面処理を行う。酸化物半導体層を形成する前に表面処理を行うこ
とにより、ゲート絶縁層と酸化物半導体層間に不純物が混入することを抑制することがで
きる。また、酸化物半導体層を形成する前に表面処理を行うことにより、ソース電極層及
びドレイン電極層と酸化物半導体層間のコンタクト抵抗を低減し、素子特性を向上するこ
とができる。
また、本発明の一態様は、基板上にゲート電極層を形成し、ゲート電極層上にゲート絶縁
層を形成し、ゲート絶縁層上にソース電極層及びドレイン電極層を形成し、不活性ガスが
導入されたチャンバー内で、基板上に形成されたゲート絶縁層、ソース電極層及びドレイ
ン電極層の表面にプラズマ処理を行い、プラズマ処理を行った後、ゲート絶縁層、ソース
電極層及びドレイン電極層上に酸化物半導体層を形成する工程を有し、プラズマ処理を、
チャンバー内に設けられた一対の電極のうちの一方の電極上に基板を設置し、一方の電極
に高周波電圧を印加することにより基板に対してバイアス電圧を印加して行うことを特徴
としている。
また、本発明の一態様は、基板上にゲート電極層を形成し、ゲート電極層上にゲート絶縁
層を形成し、ゲート絶縁層上に導電層を形成し、導電層上に第１の酸化物半導体層を形成
し、導電層及び第１の酸化物半導体層をエッチングすることにより、導電層と第１の酸化
物半導体層が積層された第１の積層体及び第２の積層体を形成し、不活性ガスが導入され
たチャンバー内で、基板上に形成されたゲート絶縁層、第１の積層体及び第２の積層体の
表面にプラズマ処理を行い、プラズマ処理を行った後、ゲート絶縁層、第１の積層体及び
第２の積層体上に、第２の酸化物半導体層を形成する工程を有し、プラズマ処理を、チャ
ンバー内に設けられた一対の電極のうちの一方の電極上に基板を設置し、一方の電極に高
周波電圧を印加することにより基板に対してバイアス電圧を印加して行うことを特徴とし
ている。
また、本発明の一態様は、基板上にゲート電極層を形成し、ゲート電極層上にゲート絶縁
層を形成し、ゲート絶縁層上に導電層を形成し、導電層の表面に第１のプラズマ処理を行
い、第１のプラズマ処理を行った後に導電層上に第１の酸化物半導体層を形成し、導電層
及び第１の酸化物半導体層をエッチングすることにより、導電層と第１の酸化物半導体層
が積層された第１の積層体及び第２の積層体を形成し、ゲート絶縁層、第１の積層体及び
第２の積層体の表面に第２のプラズマ処理を行い、第２のプラズマ処理を行った後、ゲー
ト絶縁層、第１の積層体及び第２の積層体上に、第２の酸化物半導体層を形成する工程を
有し、第１のプラズマ処理及び第２のプラズマ処理を、チャンバー内に設けられた一対の
電極のうちの一方の電極上に基板を設置し、チャンバーに不活性ガスを導入すると共に、
一方の電極に高周波電圧を印加することにより基板に対してバイアス電圧を印加して行う
ことを特徴としている。
また、本発明の一態様は、基板上に設けられたゲート電極層と、ゲート電極層を覆って設
けられたゲート絶縁層と、ゲート絶縁層上に設けられたソース電極層及びドレイン電極層
と、ゲート電極層上であってソース電極層及びドレイン電極層の間に位置するゲート絶縁
層上に設けられ、且つソース電極層及びドレイン電極層上に設けられた酸化物半導体層と
を有する構成において、ソース電極層及びドレイン電極層の間に位置するゲート絶縁層の
膜厚が、ソース電極層及びドレイン電極層の下方に位置するゲート絶縁層の膜厚より小さ
く、ソース電極層及びドレイン電極層の端部がテーパー形状であり、且つソース電極層及
びドレイン電極層の上端部が曲面形状を有するように設けることを特徴としている。
なお、本明細書中で用いることができる酸化物半導体の一例としては、ＩｎＭＯ３（Ｚｎ
Ｏ）ｍ（ｍ＞０、ｍは整数とは限らない。）で表記されるものがある。ここで、Ｍは、ガ
リウム（Ｇａ）、鉄（Ｆｅ）、ニッケル（Ｎｉ）、マンガン（Ｍｎ）及びコバルト（Ｃｏ
）から選ばれた一の金属元素又は複数の金属元素を示す。例えばＭとしてＧａが選択され
る場合には、Ｇａのみの場合の他に、ＧａとＮｉや、ＧａとＦｅなど、Ｇａ以外の上記金
属元素が選択される場合を含む。また、上記酸化物半導体において、Ｍとして含まれる金
属元素の他に、不純物元素としてＦｅ、Ｎｉその他の遷移金属元素、又は該遷移金属の酸
化物が含まれているものがある。本明細書においては、上記酸化物半導体のうち、Ｍとし
て少なくともガリウムを含むものをＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体と呼び、当該材
料を用いた薄膜をＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜と呼ぶ。
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置
全般を指し、電気光学装置、半導体回路および電子機器は全て半導体装置に含まれる。ま
た、本明細書中において表示装置とは、発光装置や液晶表示装置を含む。発光装置は発光
素子を含み、液晶表示装置は液晶素子を含む。発光素子は、電流または電圧によって輝度
が制御される素子をその範疇に含んでおり、具体的には無機ＥＬ（Ｅｌｅｃｔｒｏ Ｌｕ
ｍｉｎｅｓｃｅｎｃｅ）素子、有機ＥＬ素子等が含まれる。
ゲート絶縁層、ソース電極層及びドレイン電極層上に酸化物半導体層を形成する前にプラ
ズマ処理等の表面処理を行うことによって、不純物の混入やソース電極層及びドレイン電
極層の表面に形成される酸化膜に起因する素子特性の悪化を抑制することができる。
本発明の一形態に係る半導体装置の作製方法の一例を説明する図。 本発明の一形態に係るプラズマ処理に用いる装置の一例を説明する図。 本発明の一形態に係る半導体装置の作製方法の一例を説明する図。 本発明の一形態に係る半導体装置の作製方法の一例を説明する図。 本発明の一形態に係る半導体装置の作製方法の一例を説明する図。 本発明の一形態に係る半導体装置の作製方法の一例を説明する図。 本発明の一形態に係る半導体装置の作製方法の一例を説明する図。 本発明の一形態に係る半導体装置の作製方法の一例を説明する図。 本発明の一形態に係る半導体装置の作製方法の一例を説明する図。 本発明の一形態に係る半導体装置の作製方法の一例を説明する図。 本発明の一形態に係る半導体装置の作製方法の一例を説明する図。 本発明の一形態に係る半導体装置の一例を説明する図。 本発明の一形態に係る半導体装置の一例を説明する図。 本発明の一形態に係る半導体装置の一例を説明する図。 本発明の一形態に係る半導体装置の画素等価回路の一例を説明する図。 本発明の一形態に係る半導体装置の一例を説明する図。 本発明の一形態に係る半導体装置の一例を説明する図。 電子ペーパーの使用形態の一例を説明する図。 電子書籍の一例を示す外観図。 テレビジョン装置およびデジタルフォトフレームの例を示す外観図。 遊技機の例を示す外観図。 携帯電話機の一例を示す外観図。 実施例１に係る素子を作製する方法を説明する図。 実施例１に係るトランジスタの特性を示す図。 実施例１に係るトランジスタの構造を説明する図。
実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下に示す実施の形
態の記載内容に限定されず、発明の趣旨から逸脱することなく形態及び詳細を様々に変更
し得ることは当業者にとって自明である。また、異なる実施の形態に係る構成は、適宜組
み合わせて実施することができる。なお、以下に説明する発明の構成において、同一部分
又は同様な機能を有する部分には同一の符号を用い、その繰り返しの説明は省略する。
（実施の形態１）
本実施の形態では、本発明の一形態である半導体装置の作製方法の一例について、図面を
参照して説明する。
はじめに、基板２００上にゲート電極層２０２を形成し、続いて当該ゲート電極層２０２
上にゲート絶縁層２０４を形成する（図１（Ａ）参照）。
基板２００としては、絶縁表面を有する基板であればよく、例えば、ガラス基板を用いる
ことができる。ガラス基板は無アルカリガラス基板であることが好ましい。無アルカリガ
ラス基板としては、例えば、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バ
リウムホウケイ酸ガラス等のガラス材料が用いられている。他にも、基板２００として、
セラミック基板、石英基板やサファイア基板等の絶縁体でなる絶縁性基板、シリコン等の
半導体材料でなる半導体基板の表面を絶縁材料で被覆したもの、金属やステンレス等の導
電体でなる導電性基板の表面を絶縁材料で被覆したものを用いることができる。また、作
製工程の熱処理に耐えられるのであれば、プラスチック基板を用いることもできる。
ゲート電極層２０２は、導電層を基板２００全面に形成した後、フォトリソグラフィ法を
用いて、導電層をエッチングすることにより形成することができる。ゲート電極層２０２
にはゲート配線等、上記導電層によって形成される電極や配線が含まれる。
また、ゲート電極層を形成する際、後に形成されるゲート絶縁層２０４の被覆性を向上し
、段切れを防止するために、ゲート電極層２０２の端部がテーパー形状となるようエッチ
ングすることが好ましい。例えば、テーパー角θ１が２０°以上９０°未満、好ましくは
３０°以上８０°以下となるような形状とすることが好ましい。なお、「テーパー角θ１
」とは、テーパー形状を有する層（ここでは、ゲート電極層２０２）を、断面方向（基板
２００の表面と直交する面）から観察した際に、当該層の側面と底面がなす当該層内部側
の傾斜角を示す。つまり、断面方向から観察した際の、基板２００と接するゲート電極層
２０２の下端部の角度に相当する。
ゲート電極層２０２は、アルミニウム（Ａｌ）、銅（Ｃｕ）、モリブデン（Ｍｏ）、タン
グステン（Ｗ）、チタン（Ｔｉ）等の導電性材料で形成することが望ましい。なお、配線
及び電極としてアルミニウムを用いる場合、アルミニウム単体では耐熱性が低く、腐蝕し
やすい等の問題点があるため、耐熱性導電性材料と組み合わせて形成することが好ましい
。
耐熱性導電性材料は、チタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、モリブ
デン（Ｍｏ）、クロム（Ｃｒ）、ネオジム（Ｎｄ）、スカンジウム（Ｓｃ）から選ばれた
元素、上述した元素を成分とする合金、上述した元素を組み合わせた合金、又は上述した
元素を成分とする窒化物で形成することができる。これらの耐熱性導電性材料からなる膜
とアルミニウム（又は銅）を積層させて、配線や電極を形成すればよい。
なお、ゲート電極層２０２を、液滴吐出法やスクリーン印刷法等を用いて基板２００上に
選択的に形成することも可能である。
ゲート絶縁層２０４は、酸化シリコン膜、酸化窒化シリコン膜、窒化シリコン膜、窒化酸
化シリコン膜、酸化アルミニウム膜又は酸化タンタル膜等で形成することができる。また
、これらの膜を積層させて設けてもよい。これらの膜は、スパッタ法等を用いて膜厚を５
０ｎｍ以上２５０ｎｍ以下で形成することができる。例えば、ゲート絶縁層２０４として
、スパッタ法により酸化シリコン膜を１００ｎｍの厚さで形成することができる。
なお、本明細書中において、酸化窒化シリコンとは、その組成として、窒素よりも酸素の
含有量が多いものであって、好ましくは、ラザフォード後方散乱法（ＲＢＳ：Ｒｕｔｈｅ
ｒｆｏｒｄ Ｂａｃｋｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｍｅｔｒｙ）及び水素前方
散乱法（ＨＦＳ：Ｈｙｄｒｏｇｅｎ Ｆｏｒｗａｒｄｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔ
ｒｏｍｅｔｒｙ）を用いて測定した場合に、濃度範囲として酸素が５０〜７０原子％、窒
素が０．５〜１５原子％、シリコンが２５〜３５原子％、水素が０．１〜１０原子％の範
囲で含まれるものをいう。また、窒化酸化シリコンとは、その組成として、酸素よりも窒
素の含有量が多いものであって、好ましくは、ＲＢＳ及びＨＦＳを用いて測定した場合に
、濃度範囲として酸素が５〜３０原子％、窒素が２０〜５５原子％、シリコンが２５〜３
５原子％、水素が１０〜３０原子％の範囲で含まれるものをいう。ただし、酸化窒化シリ
コン又は窒化酸化シリコンを構成する原子の合計を１００原子％としたとき、窒素、酸素
、シリコン及び水素の含有比率が上記の範囲内に含まれるものとする。
次に、ゲート絶縁層２０４上にソース電極層２０６ａ及びドレイン電極層２０６ｂを形成
する（図１（Ｂ）参照）。
ソース電極層２０６ａ及びドレイン電極層２０６ｂは、ゲート絶縁層２０４上に導電層を
形成した後、フォトリソグラフィ法を用いて、当該導電層をエッチングすることにより形
成することができる。ここでは、一例として、ソース電極層２０６ａとドレイン電極層２
０６ｂの一部がゲート絶縁層２０４を介してゲート電極層２０２と重なるように形成する
場合を示している。
ソース電極層２０６ａ及びドレイン電極層２０６ｂは、スパッタ法や真空蒸着法等を用い
て、アルミニウム（Ａｌ）、銅（Ｃｕ）、チタン（Ｔｉ）、タンタル（Ｔａ）、タングス
テン（Ｗ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、ネオジム（Ｎｄ）、スカンジウム（
Ｓｃ）から選ばれた元素を含む金属、上述の元素を成分とする合金、または、上述の元素
を成分とする窒化物等からなる材料で形成することができる。
例えば、ソース電極層２０６ａ及びドレイン電極層２０６ｂを、モリブデン膜やチタン膜
の単層構造で形成することができる。また、ソース電極層２０６ａ及びドレイン電極層２
０６ｂを積層構造で形成してもよく、例えば、アルミニウム膜とチタン膜との積層構造と
することができる。また、チタン膜と、アルミニウム膜と、チタン膜とを順に積層した３
層構造としてもよい。また、モリブデン膜とアルミニウム膜とモリブデン膜とを順に積層
した３層構造としてもよい。また、これらの積層構造に用いるアルミニウム膜として、ネ
オジムを含むアルミニウム（Ａｌ−Ｎｄ）膜を用いてもよい。さらに、ソース電極層２０
６ａ及びドレイン電極層２０６ｂを、シリコンを含むアルミニウム膜の単層構造としても
よい。
なお、ソース電極層２０６ａ及びドレイン電極層２０６ｂを、液滴吐出法やスクリーン印
刷法等を用いて基板２００上に選択的に形成することも可能である。
図１（Ｂ）において形成されたソース電極層２０６ａはトランジスタのソースとして機能
し、ドレイン電極層２０６ｂはトランジスタのドレインとして機能する。なお、トランジ
スタの駆動方法によっては、ソース電極層２０６ａがドレインとして機能し、ドレイン電
極層２０６ｂがソースとして機能する場合もあり得る。
次に、ゲート絶縁層２０４、ソース電極層２０６ａ及びドレイン電極層２０６ｂに表面処
理を行う。表面処理としては、不活性ガス及び／又は反応性ガスを用いたプラズマ処理等
を行うことができる。
ここでは、基板２００が設置されたチャンバー内でプラズマを発生させ、露出したゲート
絶縁層２０４、ソース電極層２０６ａ及びドレイン電極層２０６ｂの表面にプラズマ２０
８を作用させることにより表面の改質を行う場合を示している（図１（Ｃ）参照）。
プラズマ処理は、例えば、真空状態のチャンバーにアルゴン（Ａｒ）ガス等の不活性ガス
を導入し、被処理物（ここでは、基板２００）にバイアス電圧を印加してプラズマ状態と
して行うことができる。チャンバーにＡｒガスを導入した場合、プラズマ中には電子とＡ
ｒの陽イオンが存在し、陰極方向（基板２００側）にＡｒの陽イオンが加速される。加速
されたＡｒの陽イオンが基板２００上に形成されたゲート絶縁層２０４、ソース電極層２
０６ａ及びドレイン電極層２０６ｂの表面に衝突することによって、当該表面がスパッタ
エッチングされ、ゲート絶縁層２０４、ソース電極層２０６ａ及びドレイン電極層２０６
ｂの表面を改質することができる。なお、このようなプラズマ処理を「逆スパッタ」と呼
ぶこともある。
基板２００側にバイアス電圧を印加してプラズマ処理を行うことによって、ゲート絶縁層
２０４、ソース電極層２０６ａ及びドレイン電極層２０６ｂの表面のスパッタエッチング
を効果的に行うことができる。
また、ゲート絶縁層２０４の表面に凹凸が形成されている場合には、プラズマ処理を行う
ことにより、ゲート絶縁層２０４の凸部から優先的にスパッタエッチングされ、当該ゲー
ト絶縁層２０４の表面の平坦性を向上することができる。
また、上記プラズマ処理で用いるガスとして、アルゴンガスに代えてヘリウムガスを用い
てもよい。また、アルゴン雰囲気に酸素、水素、窒素等を加えた雰囲気で行ってもよい。
また、アルゴン雰囲気にＣｌ２、ＣＦ４などを加えた雰囲気で行ってもよい。
例えば、本実施の形態では、表面処理として図２に示すようなスパッタ装置を用いてプラ
ズマ処理を行うことができる。
図２に示すスパッタ装置は、チャンバー１９０内に、被処理物１９５（ここでは、基板２
００）を保持する第１の電極１９１と、対向する第２の電極１９２が設けられている。ま
た、第１の電極１９１は、ＲＦ電源（高周波電源）１９７に接続され、第２の電極１９２
はＲＦ電源１９８、ＤＣ電源１９９に接続されている。第１の電極１９１とＲＦ電源１９
７の間、及び第２の電極１９２とＲＦ電源１９８の間には、インピーダンス整合させるた
めのマッチングボックス１９３、マッチングボックス１９４がそれぞれ設けられている。
図２に示すスパッタ装置を用いて、被処理物１９５にプラズマ処理（逆スパッタともいう
）を行う場合には、導入口１９６からアルゴンガス等の不活性ガスを導入し、第１の電極
１９１に高周波電圧を印加して第１の電極１９１と第２の電極１９２間に不活性ガスのプ
ラズマを生成し、第１の電極１９１上に設けられた被処理物１９５側に負の自己バイアス
を発生させる（バイアス電圧を印加した状態とする）ことにより、プラズマ中の陽イオン
を加速して被処理物１９５に衝突させる。このとき、ゲート絶縁層２０４の表面に凹凸が
形成されている場合には、凸部が優先的にスパッタエッチングされ、ゲート絶縁層２０４
の表面を平坦化することができる。
第１の電極１９１に高周波電圧を印加することによって、絶縁物である基板２００にプラ
ズマ処理を安定して行うことができる。
なお、図２に示すスパッタ装置を用いて、被処理物１９５に膜を成膜する（スパッタ成膜
）する場合には、第２の電極１９２側に成膜したい材料から構成されるターゲットを設置
し、第２の電極１９２に直流電圧又は高周波電圧を印加して、第１の電極１９１と第２の
電極１９２間にプラズマを生成し、プラズマ中の陽イオンを加速してターゲットに衝突さ
せればよい。
したがって、プラズマ処理を行った後に、被処理物１９５に膜を成膜する場合には、被処
理物１９５を大気に曝すことなくプラズマ処理後、続けてスパッタ法を用いて被処理物１
９５に膜を形成することができる。この場合、プラズマ処理により、不純物が除去された
ゲート絶縁層２０４の表面、ソース電極層２０６ａ及びドレイン電極層２０６ｂの表面に
膜を形成することができる。
また、本実施の形態では、プラズマ処理等の表面処理により、ゲート絶縁層２０４の表層
部を除去することが好ましい。好ましくは、表面処理によりゲート絶縁層２０４の表層部
を２ｎｍ以上〜１／２ｔ以下（ｔは表面処理前のゲート絶縁層２０４の膜厚（ソース電極
層２０６ａ、ドレイン電極層２０６ｂの下方に位置するゲート絶縁層の膜厚））の範囲で
除去する。例えば、ソース電極層２０６ａ及びドレイン電極層２０６ｂの下方に位置する
ゲート絶縁層２０４の膜厚が１００ｎｍである場合には、表面処理により露出したゲート
絶縁層２０４（ソース電極層２０６ａとドレイン電極層２０６ｂの間に位置するゲート絶
縁層２０４）の表層部を２ｎｍ〜５０ｎｍ除去する。これはゲート絶縁層２０４の表面に
は、ソース電極層２０６ａ及びドレイン電極層２０６ｂの形成に伴い、大気成分だけでな
く様々な物質が接触し、ゲート絶縁層２０４の表面に不純物が付着している場合や、ゲー
ト絶縁層２０４の表面の表層部に不純物元素が取り込まれている場合があるからである。
また、表面処理により、ゲート絶縁層２０４の膜厚を薄くしすぎると、後に形成されるト
ランジスタにおいて、印加する電圧に対するゲート絶縁層２０４の耐圧が低くなるので、
ゲート絶縁層２０４の除去を上記範囲とすることが好ましい。
プラズマ処理等の表面処理を行うことによって、ゲート絶縁層２０４と後に形成される酸
化物半導体層間に不純物が混入することを抑制し、素子特性を向上させることができる。
また、表面処理により、ソース電極層２０６ａ及びドレイン電極層２０６ｂの表層部も除
去することが好ましい。これは、ソース電極層２０６ａ及びドレイン電極層２０６ｂの形
成に伴い、当該ソース電極層２０６ａ及びドレイン電極層２０６ｂの表面に、不純物が付
着している場合や、酸化膜や不純物元素が取り込まれた被膜が形成されている場合がある
からである。ソース電極層２０６ａ及びドレイン電極層２０６ｂの表面にプラズマ処理等
の表面処理を行うことによって、ソース電極層２０６ａ及びドレイン電極層２０６ｂと後
に形成される酸化物半導体層間のコンタクト抵抗を低減し、素子特性を向上させることが
できる。
また、ソース電極層２０６ａ及びドレイン電極層２０６ｂにプラズマ処理等の表面処理を
行う際、後に形成される酸化物半導体層の被覆性を向上し、段切れを防止するために、ソ
ース電極層２０６ａ及びドレイン電極層２０６ｂの端部がテーパー形状となるよう行うこ
とが好ましい。例えば、テーパー角θ２が２０°以上９０°未満、好ましくは３０°以上
８０°以下となるような形状とすることが好ましい。なお、「テーパー角θ２」とは、テ
ーパー形状を有する層（ここでは、ソース電極層２０６ａまたはドレイン電極層２０６ｂ
）を、断面方向（基板２００の表面と直交する面）から観察した際に、当該層の側面と底
面がなす当該層内部側の先端部分の傾斜角を示す。つまり、断面方向から観察した際の、
ゲート絶縁層２０４に接するソース電極層２０６ａまたはドレイン電極層２０６ｂの下端
部の角度に相当する。
また、ソース電極層２０６ａ及びドレイン電極層２０６ｂの上端部が曲面を有するように
（曲面形状とするように）形成することが好ましい。例えば、ソース電極層２０６ａ及び
ドレイン電極層２０６ｂの上端部の曲率半径Ｒが、ソース電極層２０６ａ及びドレイン電
極層２０６ｂの厚さの１／１００以上１／２以下、好ましくはソース電極層２０６ａ及び
ドレイン電極層２０６ｂの厚さの３／１００以上１／５以下となるように形成する。
例えば、プラズマ処理等の表面処理後のソース電極層２０６ａ及びドレイン電極層２０６
ｂの厚さが１００ｎｍである場合には、ソース電極層２０６ａ及びドレイン電極層２０６
ｂの上端部の曲率半径Ｒを、１ｎｍ以上５０ｎｍ以下、好ましくは３ｎｍ以上２０ｎｍ以
下とする。また、ソース電極層２０６ａ及びドレイン電極層２０６ｂの上端部の曲率半径
Ｒがこの範囲で連続して変化する形状としてもよい。ソース電極層２０６ａ及びドレイン
電極層２０６ｂの上端部を曲面が有するように設けることにより、後に形成される酸化物
半導体層の被覆性を向上し、段切れを抑制することができる。特に酸化物半導体層の厚さ
が、ソース電極層２０６ａもしくはドレイン電極層２０６ｂの厚さと窪み部の深さを合わ
せた長さ（段差）よりも薄い場合に、段切れを抑制する効果が顕著となる。
また、ソース電極層２０６ａ及びドレイン電極層２０６ｂの端部をテーパー形状とすると
共に、ゲート絶縁層２０４の表層部を除去した際に形成されるゲート絶縁層２０４の凹部
をテーパー形状となるように形成することが好ましい。この場合、ゲート絶縁層２０４と
ソース電極層２０６ａ又はドレイン電極層２０６ｂとが接する部分に形成される酸化物半
導体層の被覆性を向上し、段切れを効果的に防止することができる。なお、ゲート絶縁層
２０４の凹部をテーパー形状とするとは、ゲート絶縁層２０４の凹部（窪み部分）の側面
と底面とのなす窪み部分側の傾斜角（又は窪み部分の側面と基板２００表面とのなす窪み
部分側の傾斜角）θ３を９０°以上とすることをいう。また、ゲート絶縁層２０４の凹部
とは、ソース電極層とドレイン電極層を結ぶ断面方向から観察した際に、ゲート絶縁層２
０４に形成される窪みをいう。
次に、ゲート絶縁層２０４、ソース電極層２０６ａ及びドレイン電極層２０６ｂを覆うよ
うに酸化物半導体層２０９を形成する（図１（Ｄ）参照）。
酸化物半導体層２０９は、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜で形成することができる。
例えば、Ｉｎ、Ｇａ、及びＺｎを含む酸化物半導体ターゲット（Ｉｎ２Ｏ３：Ｇａ２Ｏ３
：ＺｎＯ＝１：１：１）を用いたスパッタ法で、酸化物半導体層２０９を形成することが
できる。スパッタの条件としては、例えば、基板２００とターゲットとの距離を３０ｍｍ
〜５００ｍｍ、圧力を０．１Ｐａ〜２．０Ｐａ、直流（ＤＣ）電源を０．２５ｋＷ〜５．
０ｋＷ、温度を２０℃〜１００℃、雰囲気をアルゴン雰囲気、酸素雰囲気、又はアルゴン
と酸素との混合雰囲気とすることができる。
なお、パルス直流（ＤＣ）電源を用いると、ごみが軽減でき、膜厚分布も均一となるため
好ましい。また、上述したプラズマ処理を行った後、大気に曝すことなく酸化物半導体層
２０９を形成することにより、ゲート絶縁層２０４と酸化物半導体層２０９の界面にゴミ
や水分が付着することを抑制することができる。また、酸化物半導体層２０９の膜厚は、
５ｎｍ〜２００ｎｍ程度とすればよい。
上記のスパッタ法としては、スパッタ用電源に高周波電源を用いるＲＦスパッタ法や、直
流電源を用いるＤＣスパッタ法、パルス的に直流バイアスを加えるパルスＤＣスパッタ法
などを用いることができる。
また、表面処理としてプラズマ処理を用いる場合、プラズマ処理と酸化物半導体層２０９
の形成を、同一チャンバー内で連続して行うことが好ましい。プラズマ処理後のゲート絶
縁層２０４、ソース電極層２０６ａ及びドレイン電極層２０６ｂの表面を大気に曝すこと
なく酸化物半導体層２０９を形成することによって、ゲート絶縁層２０４、ソース電極層
２０６ａ及びドレイン電極層２０６ｂの表面への不純物の付着や、ソース電極層２０６ａ
及びドレイン電極層２０６ｂの表面に酸化膜等が形成されることを抑制することができる
。
例えば、上記図２に示すスパッタ装置を用いて、基板２００上に形成されたゲート絶縁層
２０４、ソース電極層２０６ａ及びドレイン電極層２０６ｂの表面にプラズマ処理を行っ
た後、基板２００を大気に曝すことなく、直流電源を用いて第１の電極１９１と第２の電
極１９２間にプラズマを生成し、プラズマ中の陽イオンを加速して第２の電極１９２側に
設けられたターゲットに衝突させることにより、酸化物半導体層２０９を形成することが
できる。
次に、酸化物半導体層２０９を選択的にエッチングして島状の酸化物半導体層２１０を形
成する（図１（Ｅ）参照）。
以上の工程により、酸化物半導体層２１０をチャネル形成領域として用いる薄膜トランジ
スタ２５０を形成することができる。
また、酸化物半導体層２１０を形成した後、１００℃〜６００℃、代表的には２００℃〜
４００℃の熱処理を行うと良い。例えば、窒素雰囲気下で３５０℃、１時間の熱処理を行
うことができる。この熱処理により島状の酸化物半導体層２１０を構成するＩｎ−Ｇａ−
Ｚｎ−Ｏ系酸化物半導体の原子レベルの再配列が行われる。この熱処理（光アニール等も
含む）は、島状の酸化物半導体層２１０中におけるキャリアの移動を阻害する歪みを解放
できる点で重要である。なお、上記の熱処理を行うタイミングは、酸化物半導体層２０９
の形成後であれば特に限定されない。
また、島状の酸化物半導体層２１０に対して酸素ラジカル処理を行ってもよい。酸素ラジ
カル処理を行うことにより酸化物半導体層２１０をチャネル形成領域とする薄膜トランジ
スタをノーマリーオフとすることができる。また、ラジカル処理を行うことにより、島状
の酸化物半導体層２１０のエッチングによるダメージを回復することができる。ラジカル
処理は、Ｏ２、Ｎ２Ｏ、酸素を含むＮ２、Ｈｅ、Ａｒなどの雰囲気下で行うことができる
。また、上記雰囲気にＣｌ２、ＣＦ４を加えた雰囲気下で行ってもよい。なお、ラジカル
処理は、基板２００側にバイアス電圧を印加せずに行うことが好ましい。
また、酸化物半導体層２１０、ソース電極層２０６ａ及びドレイン電極層２０６ｂ等を含
む薄膜トランジスタ２５０を覆うように、保護絶縁層を形成してもよい。保護絶縁層とし
ては、ＣＶＤ法やスパッタ法等を用いて、酸化シリコン膜、窒化シリコン膜、酸化窒化シ
リコン膜、窒化酸化シリコン膜、酸化アルミニウム膜、窒化アルミニウム膜、酸化窒化ア
ルミニウム膜、又は窒化酸化アルミニウム膜の単層、又は積層で形成すればよい。
その後、各種電極や配線を形成することで薄膜トランジスタ２５０を具備する半導体装置
が完成する。
以上のように、本実施の形態で示すように酸化物半導体層を形成する前にプラズマ処理等
の表面処理を行うことによって、ゲート絶縁層、ソース電極層及びドレイン電極層を形成
後に酸化物半導体層を形成する場合であっても、ゲート絶縁層と酸化物半導体層の間、ソ
ース電極層及びドレイン電極層と酸化物半導体層の間に形成される不純物元素や酸化膜に
起因する薄膜トランジスタ２５０の特性が悪化することを抑制することができる。
また、ゲート絶縁層、ソース電極層及びドレイン電極層上に酸化物半導体層を設ける場合
であっても、ソース電極層及びドレイン電極層の端部をテーパー形状とすることにより、
酸化物半導体層の被覆性を向上し、段切れを防止することができる。また、ソース電極層
及びドレイン電極層の上端部が曲面を有するように形成することにより、酸化物半導体層
の被覆性を向上し、段切れを防止することができる。
本実施の形態により、高い特性を有するトランジスタを具備する半導体装置を提供するこ
とができる。なお、本実施の形態は、他の実施の形態と適宜組み合わせて用いることがで
きる。
（実施の形態２）
本実施の形態では、本発明の一形態である半導体装置の作製工程について上記実施の形態
と異なる場合について、図面を用いて説明する。なお、本実施の形態における半導体装置
の作製工程は多くの部分で実施の形態１と共通している。したがって、以下においては、
重複する部分の説明は省略し、異なる点について詳細に説明する。
はじめに、絶縁表面を有する基板２００上にゲート電極層２０２を形成し、続いて当該ゲ
ート電極層２０２上にゲート絶縁層２０４を形成する（図３（Ａ）参照）。なお、ゲート
電極層２０２、ゲート絶縁層２０４の材料や作製方法については、実施の形態１を参照す
ることができる。
次に、ゲート絶縁層２０４上に導電層２１６を形成した後、当該導電層２１６上に酸化物
半導体層２１７を形成する（図３（Ｂ）参照）。
導電層２１６は、スパッタ法や真空蒸着法等を用いて、アルミニウム（Ａｌ）、銅（Ｃｕ
）、チタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、ク
ロム（Ｃｒ）、ネオジム（Ｎｄ）、スカンジウム（Ｓｃ）から選ばれた元素を含む金属、
上述の元素を成分とする合金、または、上述の元素を成分とする窒化物等からなる材料で
形成することができる。
例えば、導電層２１６を、モリブデン膜やチタン膜の単層構造で形成することができる。
また、導電層２１６を積層構造で形成してもよく、例えば、アルミニウム膜とチタン膜と
の積層構造とすることができる。また、チタン膜と、アルミニウム膜と、チタン膜とを順
に積層した３層構造としてもよい。また、モリブデン膜とアルミニウム膜とモリブデン膜
とを順に積層した３層構造としてもよい。また、これらの積層構造に用いるアルミニウム
膜として、ネオジムを含むアルミニウム（Ａｌ−Ｎｄ）膜を用いてもよい。さらに、導電
層２１６を、シリコンを含むアルミニウム膜の単層構造としてもよい。
酸化物半導体層２１７は、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜で形成することができる。
例えば、Ｉｎ、Ｇａ及びＺｎを含む酸化物半導体ターゲット（Ｉｎ２Ｏ３：Ｇａ２Ｏ３：
ＺｎＯ＝１：１：１）を用いたスパッタ法で、導電層２１６上に酸化物半導体層２１７を
形成することができる。スパッタの条件としては、例えば、基板２００とターゲットとの
距離を３０ｍｍ〜５００ｍｍ、圧力を０．１Ｐａ〜２．０Ｐａ、直流（ＤＣ）電源を０．
２５ｋＷ〜５．０ｋＷ、温度を２０℃〜１００℃、雰囲気をアルゴン雰囲気、酸素雰囲気
、又はアルゴンと酸素との混合雰囲気とすることができる。
酸化物半導体層２１７は、後に形成されるソース電極層及びドレイン電極層（導電層２１
６）の表面が酸化されることを抑制すると共に、後に形成されるチャネル形成領域として
機能する酸化物半導体層と、ソース電極層及びドレイン電極層との電気的な接続を良好に
行うためのバッファ層として機能する。
また、図３（Ｂ）の工程において、導電層２１６を形成した後、当該導電層２１６を大気
に曝すことなく酸化物半導体層２１７を連続して形成することが好ましい。導電層２１６
を大気に曝すことなく酸化物半導体層２１７を形成することにより、導電層２１６の表面
に不純物の付着や酸化膜が形成されることを抑制し、導電層２１６と酸化物半導体層２１
７のコンタクト抵抗を小さくすることができるためである。
また、酸化物半導体層２１７の成膜時に用いるガスとして導電層２１６の表面が酸化され
にくいガスを用いることが好ましい。例えば、酸化物半導体層２１７の成膜条件において
、酸素ガスの流量に対するアルゴンガスの流量の比を大きくする（好ましくは、酸素ガス
を導入しない）。具体的には、酸化物半導体層２１７の成膜を、アルゴン又はヘリウム等
の希ガス雰囲気下、または、酸素ガス１０％以下であって希ガス９０％以上の雰囲気下で
行うことができる。アルゴンガスの流量に対する酸素ガスの流量の比を小さくすることに
より、導電層２１６の表面に酸化膜が形成されることを抑制することができる。その結果
、導電層２１６と酸化物半導体層２１７とのコンタクト抵抗を小さくし、素子特性を向上
することができる。
また、アルゴンガスの流量に対する酸素ガスの流量の比を小さくすることにより、得られ
る酸化物半導体層の導電率を高くすることができる。この場合、後に形成されるチャネル
形成領域として機能する酸化物半導体層と、ソース電極層及びドレイン電極層との電気的
な接続を良好に行うことができる。
次に、導電層２１６及び酸化物半導体層２１７をエッチングすることにより、ソース電極
層２１６ａ、ドレイン電極層２１６ｂ、ソース電極層２１６ａ上に形成された第１のバッ
ファ層２１７ａ、ドレイン電極層２１６ｂ上に形成された第２のバッファ層２１７ｂを形
成する（図３（Ｃ）参照）。ソース電極層２１６ａとドレイン電極層２１６ｂは、エッチ
ングされた導電層２１６から形成され、第１のバッファ層２１７ａと第２のバッファ層２
１７ｂは、エッチングされた酸化物半導体層２１７から形成される。
また、ソース電極層２１６ａ、ドレイン電極層２１６ｂ、第１のバッファ層２１７ａ、第
２のバッファ層２１７ｂは、導電層２１６上に酸化物半導体層２１７を形成した後、フォ
トリソグラフィ法を用いて、導電層２１６及び酸化物半導体層２１７をエッチングするこ
とにより形成することができる。ここでは、一例として、ソース電極層２１６ａ、ドレイ
ン電極層２１６ｂ、第１のバッファ層２１７ａ、第２のバッファ層２１７ｂを同一のマス
クを用いてエッチングし、ソース電極層２１６ａと第１のバッファ層２１７ａとの積層体
２１８ａと、ドレイン電極層２１６ｂと第２のバッファ層２１７ｂとの積層体２１８ｂの
一部がゲート絶縁層２０４を介してゲート電極層２０２と重なるように形成する場合を示
している。
図３（Ｃ）において形成されたソース電極層２１６ａはトランジスタのソースとして機能
し、ドレイン電極層２１６ｂはトランジスタのドレインとして機能する。なお、トランジ
スタの駆動方法によっては、ソース電極層２１６ａがドレインとして機能し、ドレイン電
極層２１６ｂがソースとして機能する場合もあり得る。
次に、露出したゲート絶縁層２０４、積層体２１８ａ及び積層体２１８ｂの表面に表面処
理を行う（図３（Ｄ）参照）。表面処理としては、不活性ガス及び／又は反応性ガスを用
いたプラズマ処理等を行うことができる。
表面処理を行うことにより、ゲート絶縁層２０４の表面、積層体２１８ａ及び積層体２１
８ｂの表面に付着した不純物を除去することができる。なお、積層体２１８ａ、積層体２
１８ｂへのプラズマ処理により、第１のバッファ層２１７ａと第２のバッファ層２１７ｂ
の表面だけでなく、露出した第１のソース電極層２１６ａと第２のドレイン電極層２１６
ｂの表面も改質される。
なお、プラズマ処理等の方法については、実施の形態１を参照することができる。
また、本実施の形態では、プラズマ処理等の表面処理により、ゲート絶縁層２０４の表層
部を除去することが好ましい。好ましくは、プラズマ処理等によりゲート絶縁層２０４の
表層部を２ｎｍ以上〜１／２ｔ以下（ｔは表面処理前のゲート絶縁層２０４の膜厚）の範
囲で除去する。これはゲート絶縁層２０４の表面には、積層体２１８ａ及び積層体２１８
ｂの形成に伴い、大気成分だけでなく様々な物質が接触し、ゲート絶縁層２０４の表面に
不純物が付着している場合や、ゲート絶縁層２０４の表面の表層部に不純物元素が取り込
まれている場合があるからである。
また、表面処理により、ソース電極層２１６ａ、ドレイン電極層２１６ｂ、第１のバッフ
ァ層２１７ａ、第２のバッファ層２１７ｂの露出している表層部も除去することが好まし
い。これは、積層体２１８ａ及び積層体２１８ｂの形成に伴い、当該積層体２１８ａ及び
積層体２１８ｂの表面に不純物が付着している場合や、酸化膜や不純物元素が取り込まれ
た被膜が形成されている場合があるからである。
また、積層体２１８ａ及び積層体２１８ｂにプラズマ処理等の表面処理を行う際、後に形
成される酸化物半導体層の被覆性を向上し、段切れを防止するために、積層体２１８ａ及
び積層体２１８ｂの端部がテーパー形状となるよう行うことが好ましい。例えば、テーパ
ー角θ２が２０°以上９０°未満、好ましくは３０°以上８０°以下となるような形状と
することが好ましい。
また、積層体２１８ａ及び積層体２１８ｂの上端部（第１のバッファ層２１７ａ、第２の
バッファ層２１７ｂの上端部）が曲面を有するように形成することが好ましい。例えば、
積層体２１８ａ及び積層体２１８ｂの上端部の曲率半径Ｒが、積層体２１８ａ及び積層体
２１８ｂの厚さの１／１００以上１／２以下、好ましくは積層体２１８ａ及び積層体２１
８ｂの厚さの３／１００以上１／５以下となるように形成する。
例えば、プラズマ処理等の表面処理後の積層体２１８ａ及び積層体２１８ｂの厚さが１０
０ｎｍである場合には、積層体２１８ａ及び積層体２１８ｂの上端部の曲率半径Ｒを、１
ｎｍ以上５０ｎｍ以下、好ましくは３ｎｍ以上２０ｎｍ以下とする。また、積層体２１８
ａ及び積層体２１８ｂの上端部の曲率半径Ｒがこの範囲で連続して変化する形状としても
よい。積層体２１８ａ及び積層体２１８ｂの上端部を曲面が有するように設けることによ
り、後に形成される酸化物半導体層の被覆性を向上し、段切れを抑制することができる。
また、積層体２１８ａ及び積層体２１８ｂの端部をテーパー形状とすると共に、ゲート絶
縁層２０４の表層部を除去した際に形成されるゲート絶縁層２０４の凹部をテーパー形状
となるように形成することが好ましい。この場合、ゲート絶縁層２０４と積層体２１８ａ
又は積層体２１８ｂとが接する部分に形成される酸化物半導体層の被覆性を向上し、段切
れを効果的に防止することができる。なお、ゲート絶縁層２０４の凹部をテーパー形状と
するとは、ゲート絶縁層２０４の凹部（窪み部分）の表面と側面とのなす傾斜角θ３（又
は窪み部分の側面と基板２００表面とのなす傾斜角）を９０°以上とすることをいう。ま
た、ゲート絶縁層２０４の凹部とは、ソース電極層とドレイン電極層を結ぶ断面方向から
観察した際に、ゲート絶縁層２０４に形成される窪みをいう。
次に、ゲート絶縁層２０４、積層体２１８ａ及び積層体２１８ｂを覆うように酸化物半導
体層を形成した後、当該酸化物半導体層を選択的にエッチングすることにより酸化物半導
体層２１０を形成する（図３（Ｅ）参照）。なお、酸化物半導体層２１０の材料や作製方
法については、実施の形態１を参照することができる。
以上の工程により、酸化物半導体層２１０をチャネル形成領域として用いる薄膜トランジ
スタ２６０を形成することができる。
また、酸化物半導体層２１０は、薄膜トランジスタ２６０のチャネル形成領域として機能
するため、第１のバッファ層２１７ａ及び第２のバッファ層２１７ｂを構成する酸化物半
導体層の導電率と同じか又はそれより導電率が低くなるように形成することが好ましい。
酸化物半導体層２１０、第１のバッファ層２１７ａ及び第２のバッファ層２１７ｂをＩｎ
−Ｇａ−Ｚｎ−Ｏ系非単結晶膜で形成し、且つ第１のバッファ層２１７ａ及び第２のバッ
ファ層２１７ｂの導電率を、酸化物半導体層２１０の導電率より高くする場合には、酸化
物半導体層２１７（第１のバッファ層２１７ａ、第２のバッファ層２１７ｂ）と酸化物半
導体層２１０の成膜条件を異ならせればよい。例えば、酸化物半導体層２１０の成膜時に
おいて、酸化物半導体層２１７の成膜時より、アルゴンガスの流量に対する酸素ガスの流
量の比を大きくする。具体的には、酸化物半導体層２１０の成膜を、酸素雰囲気下又は希
ガスに対する酸素ガスの流量比が１以上の雰囲気下で行うことができる。
本実施の形態では、酸化物半導体層２１０を形成する際に、ソース電極層２１６ａ及びド
レイン電極層２１６ｂ上に第１のバッファ層２１７ａ及び第２のバッファ層２１７ｂがそ
れぞれ設けられているため、酸化物半導体層２１０の成膜を酸素を多く含んだ雰囲気下で
行った場合であっても、当該ソース電極層２１６ａ、ドレイン電極層２１６ｂの表面に酸
化膜が形成されることを抑制することができる。その結果、ソース電極層２１６ａ及びド
レイン電極層２１６ｂと、酸化物半導体層２１０とのコンタクト抵抗を小さくすることが
できる。
また、酸化物半導体層２１０を形成した後、２００℃〜６００℃、代表的には３００℃〜
５００℃の熱処理を行うと良い。また、露出している島状の酸化物半導体層２１０に対し
て酸素ラジカル処理を行ってもよい。詳細については、実施の形態１を参照することがで
きる。
その後、各種電極や配線を形成することで半導体装置が完成する。
なお、本実施の形態においては、積層体２１８ａ及び積層体２１８ｂを形成後にプラズマ
処理等の表面処理を行う場合を示しているが、表面処理を行う回数は１回に限られない。
例えば、図３に示す工程において、ゲート絶縁層２０４上に導電層２１６を形成した後に
酸化物半導体層２１７を形成する前に、当該導電層２１６に表面処理を行ってもよい。こ
の場合について、図４を参照して説明する。
まず、基板２００上にゲート電極層２０２を形成し、続いて当該ゲート電極層２０２上に
ゲート絶縁層２０４と導電層２１６を形成した後、当該導電層２１６に表面処理を行う（
図４（Ａ）参照）。
ここでは、基板２００が設置されたチャンバー内でプラズマを発生させ、導電層２１６の
表面にプラズマ２０３を作用させることにより表面の改質を行う場合を示している。なお
、図４（Ａ）におけるプラズマ処理の方法については、上記図１（Ｃ）、図３（Ｄ）に示
したプラズマ処理と同様に行うことができる。
次に、導電層２１６上に酸化物半導体層２１７を形成する（図４（Ｂ）参照）。
また、プラズマ処理と酸化物半導体層２１７の形成を、同一チャンバー内で連続して行う
ことが好ましい。プラズマ処理後の導電層２１６の表面を大気に曝すことなく酸化物半導
体層２１７を形成することによって、導電層２１６の表面への不純物の付着や、酸化膜等
が形成されることを抑制することができる。
また、導電層２１６の形成、プラズマ処理、酸化物半導体層２１７の形成を、同一チャン
バー内で連続して行ってもよい。導電層２１６を大気に曝すことなく、プラズマ処理を行
うと共に、酸化物半導体層２１７を形成することにより、導電層２１６の表面に不純物の
付着や酸化膜が形成されることをより効果的に抑制し、導電層２１６と酸化物半導体層２
１７のコンタクト抵抗を小さくすることができる。
次に、導電層２１６及び酸化物半導体層２１７を選択的に除去することにより積層体２１
８ａ及び積層体２１８ｂを形成した後（図４（Ｃ）参照）、ゲート絶縁層２０４、積層体
２１８ａ及び積層体２１８ｂの表面に表面処理を行い（図４（Ｄ）参照）、その後、ゲー
ト絶縁層２０４、積層体２１８ａ及び積層体２１８ｂ上に酸化物半導体層２１０を形成す
る（図４（Ｅ）参照）。
以上の工程により、酸化物半導体層２１０をチャネル形成領域として用いる薄膜トランジ
スタ２７０を形成することができる。
図４（Ｄ）では、基板２００が設置されたチャンバー内でプラズマを発生させ、ゲート絶
縁層２０４、積層体２１８ａ及び積層体２１８ｂの表面にプラズマ２０８を作用させるこ
とにより表面の改質を行う場合を示している。なお、図４（Ｄ）におけるプラズマ処理の
方法については、上記４（Ａ）のプラズマ処理と同様に行うことができる。
本実施の形態により、高い特性を有する半導体装置を低いコストで提供することができる
。なお、本実施の形態は、他の実施の形態と適宜組み合わせて用いることができる。
（実施の形態３）
本実施の形態では、本発明の一形態である半導体装置の使用形態の一例である表示装置の
作製工程について、図面を用いて説明する。なお、本実施の形態で示す作製工程は多くの
部分で実施の形態１と共通している。したがって、以下においては、重複する部分の説明
は省略し、異なる点について詳細に説明する。なお、以下の説明において、図５、図６は
断面図を示しており、図７〜図１０は上面図を示している。
はじめに、絶縁表面を有する基板２００上に配線及び電極（ゲート電極層２０２を含むゲ
ート配線、容量配線３０８、第１の端子３２１）を形成する（図５（Ａ）、図７参照）。
容量配線３０８、第１の端子３２１はゲート電極層２０２と同一の材料を用いて同時に形
成することができる。なお、ゲート電極層２０２の材料や作製方法については、実施の形
態１を参照することができる。
次に、ゲート電極層２０２上にゲート絶縁層２０４形成し、その後、ゲート絶縁層２０４
上に導電層２０６を形成する（図５（Ｂ）参照）。
導電層２０６は、スパッタ法や真空蒸着法等を用いて、アルミニウム（Ａｌ）、銅（Ｃｕ
）、チタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、ク
ロム（Ｃｒ）、ネオジム（Ｎｄ）、スカンジウム（Ｓｃ）から選ばれた元素を含む金属、
上述の元素を成分とする合金、または、上述の元素を成分とする窒化物等からなる材料で
形成することができる。
例えば、導電層２０６を、モリブデン膜やチタン膜の単層構造で形成することができる。
また、導電層２０６を積層構造で形成してもよく、例えば、アルミニウム膜とチタン膜と
の積層構造とすることができる。また、チタン膜と、アルミニウム膜と、チタン膜とを順
に積層した３層構造としてもよい。また、モリブデン膜とアルミニウム膜とモリブデン膜
とを順に積層した３層構造としてもよい。また、これらの積層構造に用いるアルミニウム
膜として、ネオジムを含むアルミニウム（Ａｌ−Ｎｄ）膜を用いてもよい。さらに、導電
層２０６を、シリコンを含むアルミニウム膜の単層構造としてもよい。
図５（Ｂ）においては、ゲート絶縁層２０４を形成した後、当該ゲート絶縁層２０４にコ
ンタクトホール３１３を形成した後に導電層２０６を形成することにより、第１の端子３
２１と導電層２０６が電気的に接続するようにする。
次に、フォトリソグラフィ法を用いて導電層２０６をエッチングすることにより、ソース
電極層２０６ａ、ドレイン電極層２０６ｂ、接続電極３２０、第２の端子３２２を形成す
る（図５（Ｃ）、図８参照）。
第２の端子３２２は、ソース配線（ソース電極層２０６ａを含むソース配線）と電気的に
接続する構成とすることができる。また、接続電極３２０は、ゲート絶縁層２０４に形成
されたコンタクトホール３１３を介して第１の端子３２１と直接接続する構成とすること
ができる。
次に、ゲート絶縁層２０４、ソース電極層２０６ａ、ドレイン電極層２０６ｂ、接続電極
３２０、第２の端子３２２の表面にプラズマ処理を行う（図５（Ｄ）参照）。なお、プラ
ズマ処理の方法については、実施の形態１を参照することができる。
次に、ゲート絶縁層２０４、ソース電極層２０６ａ、ドレイン電極層２０６ｂ、接続電極
３２０、第２の端子３２２を覆うように酸化物半導体層２０９を形成する（図６（Ａ）参
照）。
プラズマ処理と酸化物半導体層２０９の形成は、同一チャンバー内で連続して行うことが
好ましい。プラズマ処理と酸化物半導体層２０９の形成を連続して行うことにより、ゲー
ト絶縁層２０４、ソース電極層２０６ａ及びドレイン電極層２０６ｂの表面への不純物の
付着や、ソース電極層２０６ａ及びドレイン電極層２０６ｂの表面に酸化膜等が形成され
ることを抑制することができる。なお、酸化物半導体層２０９の材料や作製方法について
は、実施の形態１を参照することができる。
次に、酸化物半導体層２０９を選択的にエッチングして島状の酸化物半導体層２１０を形
成し、薄膜トランジスタ２９０を形成する（図６（Ｂ）、図９参照）。
次に、１００℃〜６００℃、代表的には２００℃〜４００℃の熱処理を行うことが好まし
い。例えば、窒素雰囲気下で２５０℃、１時間の熱処理を行う。この熱処理により島状の
酸化物半導体層２１０を構成するＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜の原子レベルの再配
列が行われる。この熱処理によりキャリアの移動を阻害する歪が解放されるため、ここで
の熱処理（光アニールも含む）は効果的である。なお、熱処理を行うタイミングは、酸化
物半導体層２０９の成膜後であれば特に限定されず、例えば、画素電極形成後に行っても
よい。
また、露出している島状の酸化物半導体層２１０に、酸素ラジカル処理を行ってもよい。
酸素ラジカル処理を行うことにより島状の酸化物半導体層２１０をチャネル形成領域とす
る薄膜トランジスタをノーマリーオフとすることができる。また、ラジカル処理を行うこ
とにより、島状の酸化物半導体層２１０のエッチングによるダメージを回復することがで
きる。ラジカル処理はＯ２、Ｎ２Ｏ、好ましくは酸素を含むＮ２、Ｈｅ、Ａｒ雰囲気下で
行うことが好ましい。また、上記雰囲気にＣｌ２、ＣＦ４を加えた雰囲気下で行ってもよ
い。
次に、薄膜トランジスタ２９０を覆う保護絶縁層３４０を形成し、当該保護絶縁層３４０
を選択的にエッチングしてドレイン電極層２０６ｂに達するコンタクトホール３２５、接
続電極３２０に達するコンタクトホール３２６及び第２の端子３２２に達するコンタクト
ホール３２７を形成する（図６（Ｃ）参照）。
次に、ドレイン電極層２０６ｂと電気的に接続する透明導電層３１０、接続電極３２０に
電気的に接続する透明導電層３２８及び第２の端子３２２に電気的に接続する透明導電層
３２９を形成する（図６（Ｄ）、図１０参照）。
透明導電層３１０は画素電極として機能し、透明導電層３２８、３２９はＦＰＣとの接続
に用いられる電極または配線となる。より具体的には、接続電極３２０上に形成された透
明導電層３２８をゲート配線の入力端子として機能する接続用の端子電極として用い、第
２の端子３２２上に形成された透明導電層３２９をソース配線の入力端子として機能する
接続用の端子電極として用いることができる。
また、容量配線３０８、ゲート絶縁層２０４、保護絶縁層３４０及び透明導電層３１０に
より保持容量を形成することができる。この場合、容量配線３０８と透明導電層３１０が
電極となり、ゲート絶縁層２０４と保護絶縁層３４０が誘電体となる。
透明導電層３１０、３２８、３２９は、酸化インジウム（Ｉｎ２Ｏ３）、酸化インジウム
酸化スズ合金（Ｉｎ２Ｏ３―ＳｎＯ２、ＩＴＯと略記する）、酸化インジウム酸化亜鉛合
金（Ｉｎ２Ｏ３―ＺｎＯ）等をスパッタ法や真空蒸着法等を用いて形成することができる
。例えば、透明導電層を成膜した後、当該透明導電層上にレジストマスクを形成し、エッ
チングにより不要な部分を除去することにより透明導電層３１０、３２８、３２９を形成
することができる。
以上の工程により、ボトムゲート型のｎチャネル型薄膜トランジスタや保持容量等の素子
を完成させることができる。そして、これらの素子を個々の画素に対応してマトリクス状
に配置することにより、アクティブマトリクス型の表示装置を作製するための一方の基板
とすることができる。本明細書では便宜上このような基板をアクティブマトリクス基板と
呼ぶ。
アクティブマトリクス型の液晶表示装置を作製する場合には、アクティブマトリクス基板
と、対向電極が設けられた対向基板との間に液晶層を設け、アクティブマトリクス基板と
対向基板とを固定すればよい。
また、本実施の形態で示す構成は、図１０の画素構成に限られない。他の構成の一例を図
１１に示す。図１１は容量配線３０８を設けず、画素電極として機能する透明導電層３１
０と、隣接する画素のゲート配線３０２とを電極とし、保護絶縁層３４０及びゲート絶縁
層２０４を誘電体として保持容量を形成する構成を示している。
なお、本実施の形態は、他の実施の形態と適宜組み合わせて用いることができる。
（実施の形態４）
本実施の形態では、本発明の一形態として、薄膜トランジスタを画素部、さらには駆動回
路に用いて表示機能を有する半導体装置（表示装置ともいう）を作製する場合について説
明する。また、薄膜トランジスタで作製した駆動回路の一部または全体を、画素部と同じ
基板上に一体形成し、システムオンパネルを形成することができる。
表示装置は表示素子を含む。表示素子としては液晶素子（液晶表示素子ともいう）、発光
素子（発光表示素子ともいう）を用いることができる。発光素子は、電流または電圧によ
って輝度が制御される素子をその範疇に含んでおり、具体的には無機ＥＬ（Ｅｌｅｃｔｒ
ｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）素子、有機ＥＬ素子等が含まれる。また、電子インクな
ど、電気的作用によりコントラストが変化する表示媒体も適用することができる。
また、表示装置は、表示素子が封止された状態にあるパネルと、該パネルにコントローラ
を含むＩＣ等を実装した状態にあるモジュールとを含む。さらに表示装置は、該表示装置
を作製する過程における、表示素子が完成する前の一形態に相当する素子基板に関し、該
素子基板は、電流を表示素子に供給するための手段を複数の各画素に備える。素子基板は
、具体的には、表示素子の画素電極のみが形成された状態であっても良いし、画素電極と
なる導電層を成膜した後であって、エッチングして画素電極を形成する前の状態であって
も良いし、あらゆる形態があてはまる。
なお、本明細書中における表示装置とは、画像表示デバイス、表示デバイス、もしくは光
源（照明装置含む）を指す。また、コネクター、例えばＦＰＣ（Ｆｌｅｘｉｂｌｅ ｐｒ
ｉｎｔｅｄ ｃｉｒｃｕｉｔ）もしくはＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎ
ｄｉｎｇ）テープもしくはＴＣＰ（Ｔａｐｅ Ｃａｒｒｉｅｒ Ｐａｃｋａｇｅ）が取り
付けられたモジュール、ＴＡＢテープやＴＣＰの先にプリント配線板が設けられたモジュ
ール、または表示素子にＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）方式によりＩＣ（集積回
路）が直接実装されたモジュールも全て表示装置に含むものとする。
本実施の形態では、本発明の一形態である半導体装置として液晶表示装置の例を示す。ま
ず、半導体装置の一形態に相当する液晶表示パネルの外観及び断面について、図１２を用
いて説明する。図１２（Ａ１）（Ａ２）は、第１の基板４００１上に形成されたＩｎ−Ｇ
ａ−Ｚｎ−Ｏ系非単結晶膜を半導体層として含む信頼性の高い薄膜トランジスタ４０１０
、４０１１、及び液晶素子４０１３を、第２の基板４００６との間にシール材４００５に
よって封止した、パネルの上面図であり、図１２（Ｂ）は、図１２（Ａ１）（Ａ２）のＭ
−Ｎにおける断面図に相当する。
第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４とを囲む
ようにして、シール材４００５が設けられている。また画素部４００２と、走査線駆動回
路４００４の上に第２の基板４００６が設けられている。よって画素部４００２と、走査
線駆動回路４００４とは、第１の基板４００１とシール材４００５と第２の基板４００６
とによって、液晶層４００８と共に封止されている。また第１の基板４００１上のシール
材４００５によって囲まれている領域とは異なる領域に、別途用意された基板上に単結晶
半導体膜又は多結晶半導体膜で形成された信号線駆動回路４００３が実装されている。
なお、別途形成した駆動回路の接続方法は、特に限定されるものではなく、ＣＯＧ方法、
ワイヤボンディング方法、或いはＴＡＢ方法などを用いることができる。図１２（Ａ１）
は、ＣＯＧ方法により信号線駆動回路４００３を実装する例であり、図１２（Ａ２）は、
ＴＡＢ方法により信号線駆動回路４００３を実装する例である。
また、第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４は
、薄膜トランジスタを複数有しており、図１２（Ｂ）では、画素部４００２に含まれる薄
膜トランジスタ４０１０と、走査線駆動回路４００４に含まれる薄膜トランジスタ４０１
１とを例示している。薄膜トランジスタ４０１０、４０１１上には絶縁層４０２０、４０
２１が設けられている。
薄膜トランジスタ４０１０、４０１１は、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜を半導体層
として含む信頼性の高い薄膜トランジスタを適用することができる。本実施の形態におい
て、薄膜トランジスタ４０１０、４０１１はｎチャネル型薄膜トランジスタである。
また、液晶素子４０１３が有する画素電極層４０３０は、薄膜トランジスタ４０１０と電
気的に接続されている。そして液晶素子４０１３の対向電極層４０３１は第２の基板４０
０６上に形成されている。画素電極層４０３０と対向電極層４０３１と液晶層４００８と
が重なっている部分が、液晶素子４０１３に相当する。なお、画素電極層４０３０、対向
電極層４０３１はそれぞれ配向膜として機能する絶縁層４０３２、４０３３が設けられ、
絶縁層４０３２、４０３３を介して液晶層４００８を挟持している。
なお、第１の基板４００１、第２の基板４００６としては、ガラス、金属（代表的にはス
テンレス）、セラミックス、プラスチックを用いることができる。プラスチックとしては
、ＦＲＰ（Ｆｉｂｅｒｇｌａｓｓ−Ｒｅｉｎｆｏｒｃｅｄ Ｐｌａｓｔｉｃｓ）板、ＰＶ
Ｆ（ポリビニルフルオライド）フィルム、ポリエステルフィルムまたはアクリル樹脂フィ
ルムを用いることができる。また、アルミニウムホイルをＰＶＦフィルムやポリエステル
フィルムで挟んだ構造のシートを用いることもできる。
また、４０３５は絶縁層を選択的にエッチングすることで得られる柱状のスペーサであり
、画素電極層４０３０と対向電極層４０３１との間の距離（セルギャップ）を制御するた
めに設けられている。なお球状のスペーサを用いていても良い。また、対向電極層４０３
１は、薄膜トランジスタ４０１０と同一基板上に設けられる共通電位線と電気的に接続さ
れる。共通接続部を用いて、一対の基板間に配置される導電性粒子を介して対向電極層４
０３１と共通電位線とを電気的に接続することができる。なお、導電性粒子はシール材４
００５に含有させる。
また、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相は液晶相の一つで
あり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直
前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善
するために５重量％以上のカイラル剤を混合させた液晶組成物を用いて液晶層４００８に
用いる。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が１０μｓ〜
１００μｓと短く、光学的等方性であるため配向処理が不要であり、視野角依存性が小さ
い。
なお、本実施の形態で示す液晶表示装置は透過型液晶表示装置の例であるが、液晶表示装
置は反射型液晶表示装置でも半透過型液晶表示装置でも適用できる。
また、本実施の形態で示す液晶表示装置では、基板の外側（視認側）に偏光板を設け、内
側に着色層、表示素子に用いる電極層という順に設ける例を示すが、偏光板は基板の内側
に設けてもよい。また、偏光板と着色層の積層構造も本実施の形態に限定されず、偏光板
及び着色層の材料や作製工程条件によって適宜設定すればよい。また、ブラックマトリク
スとして機能する遮光膜を設けてもよい。
また、本実施の形態では、薄膜トランジスタの表面凹凸を低減するため、及び薄膜トラン
ジスタの信頼性を向上させるため、薄膜トランジスタを保護層や平坦化絶縁層として機能
する絶縁層（絶縁層４０２０、絶縁層４０２１）で覆う構成となっている。なお、保護層
は、大気中に浮遊する有機物や金属物、水蒸気などの汚染不純物の侵入を防ぐためのもの
であり、緻密な膜が好ましい。保護層は、スパッタ法を用いて、酸化シリコン膜、窒化シ
リコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、酸化アルミニウム膜、窒化アルミ
ニウム膜、酸化窒化アルミニウム膜、又は窒化酸化アルミニウム膜の単層、又は積層で形
成すればよい。本実施の形態では保護層をスパッタ法で形成する例を示すが、特に限定さ
れず種々の方法で形成すればよい。
ここでは、保護層として積層構造の絶縁層４０２０を形成する。ここでは、絶縁層４０２
０の一層目として、スパッタ法を用いて酸化シリコン膜を形成する。保護層として酸化シ
リコン膜を用いると、ソース電極層及びドレイン電極層として用いるアルミニウム膜のヒ
ロック防止に効果がある。
また、保護層の二層目として絶縁層を形成する。ここでは、絶縁層４０２０の二層目とし
て、スパッタ法を用いて窒化シリコン膜を形成する。保護層として窒化シリコン膜を用い
ると、ナトリウム等の可動イオンが半導体領域中に侵入して、ＴＦＴの電気特性を変化さ
せることを抑制することができる。
また、保護層を形成した後に、半導体層のアニール（３００℃〜４００℃）を行ってもよ
い。
また、平坦化絶縁層として絶縁層４０２１を形成する。絶縁層４０２１としては、ポリイ
ミド、アクリル、ベンゾシクロブテン、ポリアミド、エポキシ等の、耐熱性を有する有機
材料を用いることができる。また上記有機材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）
、シロキサン系樹脂、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）等を用いる
ことができる。なお、これらの材料で形成される絶縁層を複数積層させることで、絶縁層
４０２１を形成してもよい。
なおシロキサン系樹脂とは、シロキサン系材料を出発材料として形成されたＳｉ−Ｏ−Ｓ
ｉ結合を含む樹脂に相当する。シロキサン系樹脂は置換基としては有機基（例えばアルキ
ル基やアリール基）やフルオロ基を用いても良い。また、有機基はフルオロ基を有してい
ても良い。
絶縁層４０２１の形成法は、特に限定されず、その材料に応じて、スパッタ法、ＳＯＧ法
、スピンコート、ディップ、スプレー塗布、液滴吐出法（インクジェット法、スクリーン
印刷、オフセット印刷等）、ドクターナイフ、ロールコーター、カーテンコーター、ナイ
フコーター等を用いることができる。絶縁層４０２１を材料液を用いて形成する場合、ベ
ークする工程で同時に、半導体層のアニール（３００℃〜４００℃）を行ってもよい。絶
縁層４０２１の焼成工程と半導体層のアニールを兼ねることで効率よく半導体装置を作製
することが可能となる。
画素電極層４０３０、対向電極層４０３１は、酸化タングステンを含むインジウム酸化物
、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、
酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物（以下、ＩＴＯと示す。）、
インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する
導電性材料を用いることができる。
また、画素電極層４０３０、対向電極層４０３１として、導電性高分子（導電性ポリマー
ともいう）を含む導電性組成物を用いて形成することができる。導電性組成物を用いて形
成した画素電極は、波長５５０ｎｍにおける透光率が７０％以上であることが好ましい。
また、導電性組成物に含まれる導電性高分子の抵抗率が０．１Ω・ｃｍ以下であることが
好ましい。
導電性高分子としては、いわゆるπ電子共役系導電性高分子が用いることができる。例え
ば、ポリアニリンまたはその誘導体、ポリピロールまたはその誘導体、ポリチオフェンま
たはその誘導体、若しくはこれらの２種以上の共重合体などがあげられる。
また別途形成された信号線駆動回路４００３と、走査線駆動回路４００４または画素部４
００２に与えられる各種信号及び電位は、ＦＰＣ４０１８から供給されている。
本実施の形態では、接続端子電極４０１５が、液晶素子４０１３が有する画素電極層４０
３０と同じ導電層から形成され、端子電極４０１６は、薄膜トランジスタ４０１０、４０
１１のソース電極層及びドレイン電極層と同じ導電層で形成されている。
接続端子電極４０１５は、ＦＰＣ４０１８が有する端子と、異方性導電膜４０１９を介し
て電気的に接続されている。
また図１２においては、信号線駆動回路４００３を別途形成し、第１の基板４００１に実
装している例を示しているが、本実施の形態はこの構成に限定されない。走査線駆動回路
を別途形成して実装しても良いし、信号線駆動回路の一部または走査線駆動回路の一部の
みを別途形成して実装しても良い。
図１３は、半導体装置の一形態に相当する液晶表示モジュールにＴＦＴ基板２６００を用
いて構成する一例を示している。
図１３は液晶表示モジュールの一例であり、ＴＦＴ基板２６００と対向基板２６０１がシ
ール材２６０２により固着され、その間にＴＦＴ等を含む画素部２６０３、液晶層を含む
表示素子２６０４、着色層２６０５が設けられ表示領域を形成している。着色層２６０５
はカラー表示を行う場合に必要であり、ＲＧＢ方式の場合は、赤、緑、青の各色に対応し
た着色層が各画素に対応して設けられている。ＴＦＴ基板２６００と対向基板２６０１の
外側には偏光板２６０６、偏光板２６０７、拡散板２６１３が配設されている。光源は冷
陰極管２６１０と反射板２６１１により構成され、回路基板２６１２は、フレキシブル配
線基板２６０９によりＴＦＴ基板２６００の配線回路部２６０８と接続され、コントロー
ル回路や電源回路などの外部回路が組みこまれている。また偏光板と、液晶層との間に位
相差板を有した状態で積層してもよい。
液晶表示モジュールには、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＩＰＳ（Ｉ
ｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓ
ｗｉｔｃｈｉｎｇ）モード、ＭＶＡ（Ｍｕｌｔｉ−ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａ
ｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇ
ｎｍｅｎｔ）モード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ ａｌｉｇｎｅｄ
Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌ Ｃｏｍｐｅｎｓａｔｅｄ Ｂ
ｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉ
ｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑ
ｕｉｄ Ｃｒｙｓｔａｌ）モードなどを用いることができる。
以上の工程により、半導体装置として信頼性の高い液晶表示装置を作製することができる
。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
（実施の形態５）
本実施の形態では、本発明の一形態である半導体装置の一例として電子ペーパーを示す。
図１４は、半導体装置の一例としてアクティブマトリクス型の電子ペーパーを示す。半導
体装置に用いられる薄膜トランジスタ５８１としては、上記実施の形態１〜３で示す薄膜
トランジスタと同様に作製できる。
図１４の電子ペーパーは、ツイストボール表示方式を用いた表示装置の例である。ツイス
トボール表示方式とは、白と黒に塗り分けられた球形粒子を表示素子に用いる電極層であ
る第１の電極層及び第２の電極層の間に配置し、第１の電極層及び第２の電極層に電位差
を生じさせることによって、球形粒子の向きを制御し、表示を行う方法である。
基板５８０上に設けられた薄膜トランジスタ５８１はボトムゲート構造の薄膜トランジス
タであり、ソース電極層又はドレイン電極層が第１の電極層５８７と、絶縁層５８３、５
８４、５８５に形成されたコンタクトホールを介して電気的に接続している。第１の電極
層５８７と第２の電極層５８８との間には、黒色領域５９０ａ及び白色領域５９０ｂを有
し、周りに液体で満たされているキャビティ５９４を含む球形粒子５８９が設けられてお
り、球形粒子５８９の周囲は樹脂等の充填材５９５が設けられている（図１４参照）。図
１４においては、第１の電極層５８７が画素電極に相当し、第２の電極層５８８が共通電
極に相当する。第２の電極層５８８は、薄膜トランジスタ５８１と同一基板上に設けられ
る共通電位線と電気的に接続される。上記実施の形態に示す共通接続部を用いて、一対の
基板間に配置される導電性粒子を介して、基板５９６に設けられた第２の電極層５８８と
共通電位線とを電気的に接続することができる。
また、ツイストボールの代わりに、電気泳動素子を用いることも可能である。その場合、
透明な液体と、正に帯電した白い微粒子と負に帯電した黒い微粒子とを封入した直径１０
μｍ〜２００μｍ程度のマイクロカプセルを用いる。第１の電極層と第２の電極層との間
に設けられるマイクロカプセルは、第１の電極層と第２の電極層によって、電場が与えら
れると、白い微粒子と、黒い微粒子が逆の方向に移動し、白または黒を表示することがで
きる。この原理を応用した表示素子が電気泳動表示素子であり、一般的に電子ペーパーと
よばれている。電気泳動表示素子は、液晶表示素子に比べて反射率が高いため、補助ライ
トは不要であり、また消費電力が小さく、薄暗い場所でも表示部を認識することが可能で
ある。また、表示部に電源が供給されない場合であっても、一度表示した像を保持するこ
とが可能であるため、電波発信源から表示機能付き半導体装置（単に表示装置、又は表示
装置を具備する半導体装置ともいう）を遠ざけた場合であっても、表示された像を保存し
ておくことが可能となる。
以上のように、半導体装置として信頼性の高い電子ペーパーを作製することができる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
（実施の形態６）
本実施の形態では、本発明の一形態である半導体装置として発光表示装置の例を示す。表
示装置の有する表示素子としては、ここではエレクトロルミネッセンスを利用する発光素
子を用いて示す。エレクトロルミネッセンスを利用する発光素子は、発光材料が有機化合
物であるか、無機化合物であるかによって区別され、一般的に、前者は有機ＥＬ素子、後
者は無機ＥＬ素子と呼ばれている。
有機ＥＬ素子は、発光素子に電圧を印加することにより、一対の電極から電子および正孔
がそれぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そして、それらキャ
リア（電子および正孔）が再結合することにより、発光性の有機化合物が励起状態を形成
し、その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このよう
な発光素子は、電流励起型の発光素子と呼ばれる。
無機ＥＬ素子は、その素子構成により、分散型無機ＥＬ素子と薄膜型無機ＥＬ素子とに分
類される。分散型無機ＥＬ素子は、発光材料の粒子をバインダ中に分散させた発光層を有
するものであり、発光メカニズムはドナー準位とアクセプター準位を利用するドナー−ア
クセプター再結合型発光である。薄膜型無機ＥＬ素子は、発光層を誘電体層で挟み込み、
さらにそれを電極で挟んだ構造であり、発光メカニズムは金属イオンの内殻電子遷移を利
用する局在型発光である。なお、ここでは、発光素子として有機ＥＬ素子を用いて説明す
る。
図１５は、本発明の一形態である半導体装置の一例としてデジタル時間階調駆動を適用可
能な画素構成の一例を示す図である。
デジタル時間階調駆動を適用可能な画素の構成及び画素の動作について説明する。ここで
は酸化物半導体層（Ｉｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜）をチャネル形成領域に用いるｎ
チャネル型のトランジスタを１つの画素に２つ用いる例を示す。
画素６４００は、スイッチング用トランジスタ６４０１、駆動用トランジスタ６４０２、
発光素子６４０４及び容量素子６４０３を有している。スイッチング用トランジスタ６４
０１はゲートが走査線６４０６に接続され、第１電極（ソース電極及びドレイン電極の一
方）が信号線６４０５に接続され、第２電極（ソース電極及びドレイン電極の他方）が駆
動用トランジスタ６４０２のゲートに接続されている。駆動用トランジスタ６４０２は、
ゲートが容量素子６４０３を介して電源線６４０７に接続され、第１電極が電源線６４０
７に接続され、第２電極が発光素子６４０４の第１電極（画素電極）に接続されている。
発光素子６４０４の第２電極は共通電極６４０８に相当する。
なお、発光素子６４０４の第２電極（共通電極６４０８）には低電源電位が設定されてい
る。なお、低電源電位とは、電源線６４０７に設定される高電源電位を基準にして低電源
電位＜高電源電位を満たす電位であり、低電源電位としては例えばＧＮＤ、０Ｖなどが設
定されていても良い。この高電源電位と低電源電位との電位差を発光素子６４０４に印加
して、発光素子６４０４に電流を流して発光素子６４０４を発光させるため、高電源電位
と低電源電位との電位差が発光素子６４０４の順方向しきい値電圧以上となるようにそれ
ぞれの電位を設定する。
なお、容量素子６４０３は駆動用トランジスタ６４０２のゲート容量を代用して省略する
ことも可能である。駆動用トランジスタ６４０２のゲート容量については、チャネル領域
とゲート電極層との間で容量が形成されていてもよい。
ここで、電圧入力電圧駆動方式の場合には、駆動用トランジスタ６４０２のゲートには、
駆動用トランジスタ６４０２が十分にオンするか、オフするかの二つの状態となるような
ビデオ信号を入力する。つまり、駆動用トランジスタ６４０２は線形領域で動作させる。
駆動用トランジスタ６４０２は線形領域で動作させるため、電源線６４０７の電圧よりも
高い電圧を駆動用トランジスタ６４０２のゲートにかける。なお、信号線６４０５には、
（電源線電圧＋駆動用トランジスタ６４０２のＶｔｈ）以上の電圧をかける。
また、デジタル時間階調駆動に代えて、アナログ階調駆動を行う場合、信号の入力を異な
らせることで、図１５と同じ画素構成を用いることができる。
アナログ階調駆動を行う場合、駆動用トランジスタ６４０２のゲートに発光素子６４０４
の順方向電圧＋駆動用トランジスタ６４０２のＶｔｈ以上の電圧をかける。発光素子６４
０４の順方向電圧とは、所望の輝度とする場合の電圧を指しており、少なくとも順方向し
きい値電圧を含む。なお、駆動用トランジスタ６４０２が飽和領域で動作するようなビデ
オ信号を入力することで、発光素子６４０４に電流を流すことができる。駆動用トランジ
スタ６４０２を飽和領域で動作させるため、電源線６４０７の電位は、駆動用トランジス
タ６４０２のゲート電位よりも高くする。ビデオ信号をアナログとすることで、発光素子
６４０４にビデオ信号に応じた電流を流し、アナログ階調駆動を行うことができる。
なお、図１５に示す画素構成は、これに限定されない。例えば、図１５に示す画素に新た
にスイッチ、抵抗素子、容量素子、トランジスタ又は論理回路などを追加してもよい。
次に、発光素子の構成について、図１６を用いて説明する。ここでは、駆動用ＴＦＴがｎ
型の場合を例に挙げて、画素の断面構造について説明する。図１６（Ａ）（Ｂ）（Ｃ）の
半導体装置に用いられる駆動用ＴＦＴであるＴＦＴ７００１、７０１１、７０２１は、上
記実施の形態で示す薄膜トランジスタと同様に作製でき、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系非単結
晶膜を半導体層として含む信頼性の高い薄膜トランジスタである。
発光素子は発光を取り出すために陽極又は陰極の少なくとも一方が透明であればよい。そ
して、基板上に薄膜トランジスタ及び発光素子を形成し、基板とは逆側の面から発光を取
り出す上面射出や、基板側の面から発光を取り出す下面射出や、基板側及び基板とは反対
側の面から発光を取り出す両面射出構造の発光素子があり、画素構成はどの射出構造の発
光素子にも適用することができる。
上面射出構造の発光素子について図１６（Ａ）を用いて説明する。
図１６（Ａ）に、駆動用ＴＦＴであるＴＦＴ７００１がｎ型で、発光素子７００２から発
せられる光が陽極７００５側に抜ける場合の、画素の断面図を示す。図１６（Ａ）では、
発光素子７００２の陰極７００３と駆動用ＴＦＴであるＴＦＴ７００１が電気的に接続さ
れており、陰極７００３上に発光層７００４、陽極７００５が順に積層されている。陰極
７００３は仕事関数が小さく、なおかつ光を反射する導電膜であれば様々の材料を用いる
ことができる。例えば、Ｃａ、Ａｌ、ＭｇＡｇ、ＡｌＬｉ等が望ましい。そして発光層７
００４は、単数の層で構成されていても、複数の層が積層されるように構成されていても
どちらでも良い。複数の層で構成されている場合、陰極７００３上に電子注入層、電子輸
送層、発光層、ホール輸送層、ホール注入層の順に積層する。なおこれらの層を全て設け
る必要はない。陽極７００５は光を透過する透光性を有する導電性材料を用いて形成し、
例えば酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜
鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、
インジウム錫酸化物（以下、ＩＴＯと示す。）、インジウム亜鉛酸化物、酸化ケイ素を添
加したインジウム錫酸化物などの透光性を有する導電層を用いても良い。
陰極７００３及び陽極７００５で発光層７００４を挟んでいる領域が発光素子７００２に
相当する。図１６（Ａ）に示した画素の場合、発光素子７００２から発せられる光は、矢
印で示すように陽極７００５側に射出する。
次に、下面射出構造の発光素子について図１６（Ｂ）を用いて説明する。駆動用ＴＦＴ７
０１１がｎ型で、発光素子７０１２から発せられる光が陰極７０１３側に射出する場合の
、画素の断面図を示す。図１６（Ｂ）では、駆動用ＴＦＴ７０１１と電気的に接続された
透光性を有する導電層７０１７上に、発光素子７０１２の陰極７０１３が成膜されており
、陰極７０１３上に発光層７０１４、陽極７０１５が順に積層されている。なお、陽極７
０１５が透光性を有する場合、陽極上を覆うように、光を反射または遮蔽するための遮蔽
膜７０１６が成膜されていてもよい。陰極７０１３は、図１６（Ａ）の場合と同様に、仕
事関数が小さい導電性材料であれば様々な材料を用いることができる。ただしその膜厚は
、光を透過する程度（好ましくは、５ｎｍ〜３０ｎｍ程度）とする。例えば２０ｎｍの膜
厚を有するアルミニウム膜を、陰極７０１３として用いることができる。そして発光層７
０１４は、図１６（Ａ）と同様に、単数の層で構成されていても、複数の層が積層される
ように構成されていてもどちらでも良い。陽極７０１５は光を透過する必要はないが、図
１６（Ａ）と同様に、透光性を有する導電性材料を用いて形成することができる。そして
遮蔽膜７０１６は、例えば光を反射する金属等を用いることができるが、金属膜に限定さ
れない。例えば黒の顔料を添加した樹脂等を用いることもできる。
陰極７０１３及び陽極７０１５で、発光層７０１４を挟んでいる領域が発光素子７０１２
に相当する。図１６（Ｂ）に示した画素の場合、発光素子７０１２から発せられる光は、
矢印で示すように陰極７０１３側に射出する。
次に、両面射出構造の発光素子について、図１６（Ｃ）を用いて説明する。図１６（Ｃ）
では、駆動用ＴＦＴ７０２１と電気的に接続された透光性を有する導電層７０２７上に、
発光素子７０２２の陰極７０２３が成膜されており、陰極７０２３上に発光層７０２４、
陽極７０２５が順に積層されている。陰極７０２３は、図１６（Ａ）の場合と同様に、仕
事関数が小さい導電性材料であれば様々な材料を用いることができる。ただしその膜厚は
、光を透過する程度とする。例えば２０ｎｍの膜厚を有するＡｌを、陰極７０２３として
用いることができる。そして発光層７０２４は、図１６（Ａ）と同様に、単数の層で構成
されていても、複数の層が積層されるように構成されていてもどちらでも良い。陽極７０
２５は、図１６（Ａ）と同様に、光を透過する透光性を有する導電性材料を用いて形成す
ることができる。
陰極７０２３と、発光層７０２４と、陽極７０２５とが重なっている部分が発光素子７０
２２に相当する。図１６（Ｃ）に示した画素の場合、発光素子７０２２から発せられる光
は、矢印で示すように陽極７０２５側と陰極７０２３側の両方に射出する。
なお、ここでは、発光素子として有機ＥＬ素子について述べたが、発光素子として無機Ｅ
Ｌ素子を設けることも可能である。
なお本実施の形態では、発光素子の駆動を制御する薄膜トランジスタ（駆動用ＴＦＴ）と
発光素子が電気的に接続されている例を示したが、駆動用ＴＦＴと発光素子との間に電流
制御用ＴＦＴが接続されている構成であってもよい。
なお本実施の形態で示す半導体装置は、図１６に示した構成に限定されるものではなく、
各種の変形が可能である。
次に、半導体装置の一形態に相当する発光表示パネル（発光パネルともいう）の外観及び
断面について、図１７を用いて説明する。図１７（Ａ）は、第１の基板４５０１上に形成
されたＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜を半導体層として含む信頼性の高い薄膜トラン
ジスタ４５０９、４５１０及び発光素子４５１１を、第２の基板４５０６との間にシール
材４５０５によって封止した、パネルの上面図であり、図１７（Ｂ）は、図１７（Ａ）の
Ｈ−Ｉにおける断面図に相当する。
第１の基板４５０１上に設けられた画素部４５０２、信号線駆動回路４５０３ａ、４５０
３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂを囲むようにして、シール材４５０５
が設けられている。また画素部４５０２、信号線駆動回路４５０３ａ、４５０３ｂ、及び
走査線駆動回路４５０４ａ、４５０４ｂの上に第２の基板４５０６が設けられている。よ
って画素部４５０２、信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５
０４ａ、４５０４ｂは、第１の基板４５０１とシール材４５０５と第２の基板４５０６と
によって、充填材４５０７と共に密封されている。このように外気に曝されないように気
密性が高く、脱ガスの少ない保護フィルム（貼り合わせフィルム、紫外線硬化樹脂フィル
ム等）やカバー材でパッケージング（封入）することが好ましい。
また第１の基板４５０１上に設けられた画素部４５０２、信号線駆動回路４５０３ａ、４
５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂは、薄膜トランジスタを複数有し
ており、図１７（Ｂ）では、画素部４５０２に含まれる薄膜トランジスタ４５１０と、信
号線駆動回路４５０３ａに含まれる薄膜トランジスタ４５０９とを例示している。
薄膜トランジスタ４５０９、４５１０は、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜を半導体層
として含む信頼性の高い薄膜トランジスタを適用することができる。本実施の形態におい
て、薄膜トランジスタ４５０９、４５１０はｎチャネル型薄膜トランジスタである。
また４５１１は発光素子に相当し、発光素子４５１１が有する画素電極である第１の電極
層４５１７は、薄膜トランジスタ４５１０のソース電極層またはドレイン電極層と電気的
に接続されている。なお発光素子４５１１の構成は、第１の電極層４５１７、電界発光層
４５１２、第２の電極層４５１３の積層構造であるが、本実施の形態に示した構成に限定
されない。発光素子４５１１から取り出す光の方向などに合わせて、発光素子４５１１の
構成は適宜変えることができる。
隔壁４５２０は、有機樹脂層、無機絶縁層または有機ポリシロキサンを用いて形成する。
特に感光性の材料を用い、第１の電極層４５１７上に開口部を形成し、その開口部の側壁
が連続した曲率を持って形成される傾斜面となるように形成することが好ましい。
電界発光層４５１２は、単数の層で構成されていても、複数の層が積層されるように構成
されていてもどちらでも良い。
発光素子４５１１に酸素、水素、水分、二酸化炭素等が侵入しないように、第２の電極層
４５１３及び隔壁４５２０上に保護層を形成してもよい。保護層としては、窒化シリコン
膜、窒化酸化シリコン膜、ＤＬＣ膜等を形成することができる。
また、信号線駆動回路４５０３ａ、４５０３ｂ、走査線駆動回路４５０４ａ、４５０４ｂ
、または画素部４５０２に与えられる各種信号及び電位は、ＦＰＣ４５１８ａ、４５１８
ｂから供給されている。
本実施の形態では、接続端子電極４５１５が、発光素子４５１１が有する第１の電極層４
５１７と同じ導電層から形成され、端子電極４５１６は、薄膜トランジスタ４５０９、４
５１０が有するソース電極層及びドレイン電極層と同じ導電層から形成されている。
接続端子電極４５１５は、ＦＰＣ４５１８ａが有する端子と、異方性導電膜４５１９を介
して電気的に接続されている。
発光素子４５１１からの光の取り出し方向に位置する第２の基板４５０６は透光性でなけ
ればならない。その場合には、ガラス板、プラスチック板、ポリエステルフィルムまたは
アクリルフィルムのような透光性を有する材料を用いる。
また、充填材４５０７としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹
脂または熱硬化樹脂を用いることができ、ＰＶＣ（ポリビニルクロライド）、アクリル、
ポリイミド、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラル）またはＥＶ
Ａ（エチレンビニルアセテート）を用いることができる。本実施の形態は充填材４５０７
として窒素を用いた。
また、必要であれば、発光素子の射出面に偏光板、又は円偏光板（楕円偏光板を含む）、
位相差板（λ／４板、λ／２板）、カラーフィルタなどの光学フィルムを適宜設けてもよ
い。また、偏光板又は円偏光板に反射防止膜を設けてもよい。例えば、表面の凹凸により
反射光を拡散し、映り込みを低減できるアンチグレア処理を施すことができる。
信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂは
、別途用意された基板上に単結晶半導体膜又は多結晶半導体膜によって形成された駆動回
路で実装されていてもよい。また、信号線駆動回路のみ、或いは一部、又は走査線駆動回
路のみ、或いは一部のみを別途形成して実装しても良く、本実施の形態は図１７の構成に
限定されない。
以上の工程により、半導体装置として信頼性の高い発光表示装置（表示パネル）を作製す
ることができる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
（実施の形態７）
本発明の一形態である半導体装置は、電子ペーパーとして適用することができる。電子ペ
ーパーは、情報を表示するものであればあらゆる分野の電子機器に用いることが可能であ
る。例えば、電子ペーパーを用いて、電子書籍（電子ブック）、ポスター、電車などの乗
り物の車内広告、クレジットカード等の各種カードにおける表示等に適用することができ
る。電子機器の一例を図１８、図１９に示す。
図１８（Ａ）は、電子ペーパーで作られたポスター２６３１を示している。広告媒体が紙
の印刷物である場合には、広告の交換は人手によって行われるが、電子ペーパーを用いれ
ば短時間で広告の表示を変えることができる。また、表示も崩れることなく安定した画像
が得られる。なお、ポスターは無線で情報を送受信できる構成としてもよい。
また、図１８（Ｂ）は、電車などの乗り物の車内広告２６３２を示している。広告媒体が
紙の印刷物である場合には、広告の交換は人手によって行われるが、電子ペーパーを用い
れば人手を多くかけることなく短時間で広告の表示を変えることができる。また表示も崩
れることなく安定した画像が得られる。なお、車内広告は無線で情報を送受信できる構成
としてもよい。
また、図１９は、電子書籍２７００の一例を示している。例えば、電子書籍２７００は、
筐体２７０１および筐体２７０３の２つの筐体で構成されている。筐体２７０１および筐
体２７０３は、軸部２７１１により一体とされており、該軸部２７１１を軸として開閉動
作を行うことができる。このような構成により、紙の書籍のような動作を行うことが可能
となる。
筐体２７０１には表示部２７０５が組み込まれ、筐体２７０３には表示部２７０７が組み
込まれている。表示部２７０５および表示部２７０７は、続き画面を表示する構成として
もよいし、異なる画面を表示する構成としてもよい。異なる画面を表示する構成とするこ
とで、例えば右側の表示部（図１９では表示部２７０５）に文章を表示し、左側の表示部
（図１９では表示部２７０７）に画像を表示することができる。
また、図１９では、筐体２７０１に操作部などを備えた例を示している。例えば、筐体２
７０１において、電源２７２１、操作キー２７２３、スピーカ２７２５などを備えている
。操作キー２７２３により、頁を送ることができる。なお、筐体の表示部と同一面にキー
ボードやポインティングディバイスなどを備える構成としてもよい。また、筐体の裏面や
側面に、外部接続用端子（イヤホン端子、ＵＳＢ端子、またはＡＣアダプタおよびＵＳＢ
ケーブルなどの各種ケーブルと接続可能な端子など）、記録媒体挿入部などを備える構成
としてもよい。さらに、電子書籍２７００は、電子辞書としての機能を持たせた構成とし
てもよい。
また、電子書籍２７００は、無線で情報を送受信できる構成としてもよい。無線により、
電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすること
も可能である。
（実施の形態８）
本発明の一形態である半導体装置は、さまざまな電子機器（遊技機も含む）に適用するこ
とができる。電子機器としては、例えば、テレビジョン装置（テレビ、またはテレビジョ
ン受信機ともいう）、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカ
メラ、デジタルフォトフレーム、携帯電話機（携帯電話、携帯電話装置ともいう）、携帯
型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機などが挙げら
れる。
図２０（Ａ）は、テレビジョン装置９６００の一例を示している。テレビジョン装置９６
００は、筐体９６０１に表示部９６０３が組み込まれている。表示部９６０３により、映
像を表示することが可能である。また、ここでは、スタンド９６０５により筐体９６０１
を支持した構成を示している。
テレビジョン装置９６００の操作は、筐体９６０１が備える操作スイッチや、別体のリモ
コン操作機９６１０により行うことができる。リモコン操作機９６１０が備える操作キー
９６０９により、チャンネルや音量の操作を行うことができ、表示部９６０３に表示され
る映像を操作することができる。また、リモコン操作機９６１０に、当該リモコン操作機
９６１０から出力する情報を表示する表示部９６０７を設ける構成としてもよい。
なお、テレビジョン装置９６００は、受信機やモデムなどを備えた構成とする。受信機に
より一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線に
よる通信ネットワークに接続することにより、一方向（送信者から受信者）または双方向
（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。
図２０（Ｂ）は、デジタルフォトフレーム９７００の一例を示している。例えば、デジタ
ルフォトフレーム９７００は、筐体９７０１に表示部９７０３が組み込まれている。表示
部９７０３は、各種画像を表示することが可能であり、例えばデジタルカメラなどで撮影
した画像データを表示させることで、通常の写真立てと同様に機能させることができる。
なお、デジタルフォトフレーム９７００は、操作部、外部接続用端子（ＵＳＢ端子、ＵＳ
Ｂケーブルなどの各種ケーブルと接続可能な端子など）、記録媒体挿入部などを備える構
成とする。これらの構成は、表示部と同一面に組み込まれていてもよいが、側面や裏面に
備えるとデザイン性が向上するため好ましい。例えば、デジタルフォトフレームの記録媒
体挿入部に、デジタルカメラで撮影した画像データを記憶したメモリを挿入して画像デー
タを取り込み、取り込んだ画像データを表示部９７０３に表示させることができる。
また、デジタルフォトフレーム９７００は、無線で情報を送受信できる構成としてもよい
。無線により、所望の画像データを取り込み、表示させる構成とすることもできる。
図２１（Ａ）は携帯型遊技機であり、筐体９８８１と筐体９８９１の２つの筐体で構成さ
れており、連結部９８９３により、開閉可能に連結されている。筐体９８８１には表示部
９８８２が組み込まれ、筐体９８９１には表示部９８８３が組み込まれている。また、図
２１（Ａ）に示す携帯型遊技機は、その他、スピーカ部９８８４、記録媒体挿入部９８８
６、ＬＥＤランプ９８９０、入力手段（操作キー９８８５、接続端子９８８７、センサ９
８８８（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、
化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振
動、におい又は赤外線を測定する機能を含むもの）、マイクロフォン９８８９）等を備え
ている。もちろん、携帯型遊技機の構成は上述のものに限定されず、少なくとも半導体装
置を備えた構成であればよく、その他付属設備が適宜設けられた構成とすることができる
。図２１（Ａ）に示す携帯型遊技機は、記録媒体に記録されているプログラム又はデータ
を読み出して表示部に表示する機能や、他の携帯型遊技機と無線通信を行って情報を共有
する機能を有する。なお、図２１（Ａ）に示す携帯型遊技機が有する機能はこれに限定さ
れず、様々な機能を有することができる。
図２１（Ｂ）は大型遊技機であるスロットマシン９９００の一例を示している。スロット
マシン９９００は、筐体９９０１に表示部９９０３が組み込まれている。また、スロット
マシン９９００は、その他、スタートレバーやストップスイッチなどの操作手段、コイン
投入口、スピーカなどを備えている。もちろん、スロットマシン９９００の構成は上述の
ものに限定されず、少なくとも半導体装置を備えた構成であればよく、その他付属設備が
適宜設けられた構成とすることができる。
図２２（Ａ）は、携帯電話機１０００の一例を示している。携帯電話機１０００は、筐体
１００１に組み込まれた表示部１００２の他、操作ボタン１００３、外部接続ポート１０
０４、スピーカ１００５、マイク１００６などを備えている。
図２２（Ａ）に示す携帯電話機１０００は、表示部１００２を指などで触れることで、情
報を入力することができる。また、電話を掛ける、或いはメールを打つなどの操作は、表
示部１００２を指などで触れることにより行うことができる。
表示部１００２の画面は主として３つのモードがある。第１は、画像の表示を主とする表
示モードであり、第２は、文字等の情報の入力を主とする入力モードである。第３は表示
モードと入力モードの２つのモードが混合した表示＋入力モードである。
例えば、電話を掛ける、或いはメールを作成する場合は、表示部１００２を文字の入力を
主とする文字入力モードとし、画面に表示させた文字の入力操作を行えばよい。この場合
、表示部１００２の画面のほとんどにキーボードまたは番号ボタンを表示させることが好
ましい。
また、携帯電話機１０００内部に、ジャイロ、加速度センサ等の傾きを検出するセンサを
有する検出装置を設けることで、携帯電話機１０００の向き（縦か横か）を判断して、表
示部１００２の画面表示を自動的に切り替えるようにすることができる。
また、画面モードの切り替えは、表示部１００２を触れること、又は筐体１００１の操作
ボタン１００３の操作により行われる。また、表示部１００２に表示される画像の種類に
よって切り替えるようにすることもできる。例えば、表示部に表示する画像信号が動画の
データであれば表示モード、テキストデータであれば入力モードに切り替える。
また、入力モードにおいて、表示部１００２の光センサで検出される信号を検知し、表示
部１００２のタッチ操作による入力が一定期間ない場合には、画面のモードを入力モード
から表示モードに切り替えるように制御してもよい。
表示部１００２は、イメージセンサとして機能させることもできる。例えば、表示部１０
０２に掌や指を触れることで、掌紋、指紋等を撮像することで、本人認証を行うことがで
きる。また、表示部に近赤外光を発光するバックライトまたは近赤外光を発光するセンシ
ング用光源を用いれば、指静脈、掌静脈などを撮像することもできる。
図２２（Ｂ）も携帯電話機の一例である。図２２（Ｂ）の携帯電話機は、筐体９４１１に
、表示部９４１２、及び操作ボタン９４１３を含む表示装置９４１０と、筐体９４０１に
操作ボタン９４０２、外部入力端子９４０３、マイク９４０４、スピーカ９４０５、及び
着信時に発光する発光部９４０６を含む通信装置９４００とを有しており、表示機能を有
する表示装置９４１０は電話機能を有する通信装置９４００と矢印の２方向に脱着可能で
ある。よって、表示装置９４１０と通信装置９４００の短軸同士を取り付けることも、表
示装置９４１０と通信装置９４００の長軸同士を取り付けることもできる。また、表示機
能のみを必要とする場合、通信装置９４００より表示装置９４１０を取り外し、表示装置
９４１０を単独で用いることもできる。通信装置９４００と表示装置９４１０とは無線通
信又は有線通信により画像又は入力情報を授受することができ、それぞれ充電可能なバッ
テリーを有する。
本実施例では、プラズマ処理を行った後に形成した酸化物半導体層を用いて作製された薄
膜トランジスタの特性に関して示す。
以下に、本実施例で用いたトランジスタの作製方法について説明する。
まず、基板５００上に第１の導電層を形成した後、当該第１の導電層をフォトリソグラフ
ィ法を用いてパターニングすることによりゲート電極層５０２を形成した。続いて、当該
ゲート電極層５０２上にゲート絶縁層５０４を形成した（図２３（Ａ）参照）。続いて、
ゲート絶縁層５０４上に第２の導電層を形成した後、当該第２の導電層をフォトリソグラ
フィ法を用いてパターニングすることにより、一部がゲート電極層と重なるソース電極層
５０６ａ及びドレイン電極層５０６ｂを形成した（図２３（Ｂ）参照）。続いて、ゲート
絶縁層５０４、ソース電極層５０６ａ及びドレイン電極層５０６ｂの表面に対してプラズ
マ５０８を作用させるプラズマ処理を行った（図２３（Ｃ）参照）。続いて、ゲート絶縁
層、ソース電極層及びドレイン電極層上に酸化物半導体層を形成した後、当該酸化物半導
体層をフォトリソグラフィ法を用いてパターニングすることにより、チャネル形成領域と
して機能する島状の酸化物半導体層５１０を形成した（図２３（Ｄ）参照）。続いて、窒
素雰囲気下で３５０℃、１時間の熱処理を行った。このようにして、本実施例で用いたト
ランジスタ５５０を作製した（図２３（Ｅ）参照）。
基板５００として、旭ガラス社製のガラス基板（商品名ＡＮ１００）を用いた。
ゲート電極層５０２となる第１の導電層として、スパッタ法を用いて膜厚１００ｎｍのタ
ングステン膜を形成した。
ゲート絶縁層５０４として、プラズマＣＶＤ法を用いて膜厚１００ｎｍの酸化窒化シリコ
ン膜を形成した。
ソース電極層５０６ａ及びドレイン電極層５０６ｂとなる第２の導電層として、スパッタ
法を用いて膜厚１００ｎｍのタングステン膜を形成した。
酸化物半導体層は、スパッタ法によって１５０ｎｍのＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜
を成膜した。成膜条件は、圧力を０．４Ｐａとし、電力を５００Ｗとし、成膜温度を２５
℃とし、アルゴンガス流量を１０ｓｃｃｍとし、酸素流量を５ｓｃｃｍとし、ガラス基板
とターゲット間の距離を１７０ｍｍとし、直流（ＤＣ（Ｄｉｒｅｃｔ Ｃｕｒｒｅｎｔ）
）で行った。ターゲットは、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１としたターゲ
ット（Ｉｎ：Ｇａ：Ｚｎ＝１：１：０．５）を用いた。また、プラズマ処理を行った後、
基板５００を大気に曝すことなく連続して酸化物半導体層を形成した。なお、この成膜条
件で得られた酸化物半導体層の組成を誘導結合プラズマ質量分析法（Ｉｎｄｕｃｔｉｖｅ
ｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ：ＩＣＰ−
ＭＳ分析法）により測定した結果は、ＩｎＧａ０．９４Ｚｎ０．４０Ｏ３．３１であった
。
また、プラズマ処理は、スパッタ装置を用いて行った。具体的には、チャンバー内の第１
の電極上に基板５００を設け、当該第１の電極に高周波電圧を印加して第１の電極と第２
の電極間にプラズマ５０８を発生させ、第１の電極（基板５００）側に負の自己バイアス
を発生させることにより、プラズマ中の陽イオンを加速して基板５００に衝突させて行っ
た。プラズマ処理の条件としては、圧力を０．４Ｐａとし、電力を２００Ｗ（１３．５６
ＭＨｚ）とした。また、本実施例では、導入するガスとして、アルゴン及び／又は酸素を
用い、アルゴンと酸素の流量を以下の異なる条件に設定し、それぞれの条件で得られた試
料を試料Ａ乃至試料Ｄとして、トランジスタの素子特性を測定した。なお、試料Ａ乃至試
料Ｄは、プラズマ処理で用いるガスの流量比の条件以外は同様の条件で試料を作製した。
（試料Ａ）
Ａｒガス流量：１０ｓｃｃｍ
酸素ガス流量：０ｓｃｃｍ
（試料Ｂ）
Ａｒガス流量：９ｓｃｃｍ
酸素ガス流量：１ｓｃｃｍ
（試料Ｃ）
Ａｒガス流量：５ｓｃｃｍ
酸素ガス流量：５ｓｃｃｍ
（試料Ｄ）
Ａｒガス流量：０ｓｃｃｍ
酸素ガス流量：１０ｓｃｃｍ
また、比較のため、プラズマ処理を行っていない試料Ｅを作製し、試料Ｅのトランジスタ
特性も測定した。
図２４に、試料Ａ乃至試料Ｅに係る薄膜トランジスタの、ソースとゲートの間の電圧（以
下、ゲート電圧もしくはＶｇという）の変化に対するソースとドレインの間を流れる電流
（以下、ドレイン電流もしくはＩｄという）の変化を示すＶｇ−Ｉｄ曲線と、動作速度の
指標となる電界効果移動度を示す。図２４では、試料Ａ乃至試料Ｅのドレイン電流を、ド
レイン電流１０００１ａ乃至１０００５ａとして示し、試料Ａ乃至試料Ｅの電界効果移動
度を、電界効果移動度１０００１ｂ乃至１０００５ｂとして示している。なお、本実施例
では、トランジスタの測定は、ドレイン電圧（ソースとドレインの間の電圧）を１Ｖに設
定して行った。
また、本実施例では、試料Ａ乃至試料Ｅに係るトランジスタの構造を図２５に示すように
形成した。具体的には、トランジスタのチャネル長Ｌを１００μｍ、チャネル幅Ｗを１０
０μｍ、ソース電極層５０６ａとゲート電極層５０２が重なる長さＬｓを５μｍ、ドレイ
ン電極層５０６ｂとゲート電極層５０２が重なる長さＬｄを５μｍ、チャネル幅方向と平
行な方向において酸化物半導体層５１０がソース電極層５０６ａ及びドレイン電極層５０
６ｂと重ならない領域の長さＡを５μｍとした。
図２４の結果より、スパッタ処理を行ったトランジスタ（試料Ａ乃至試料Ｄ）の方がスパ
ッタ処理を行っていないトランジスタ（試料Ｅ）と比較して、トランジスタのオン電流（
Ｎ型トランジスタの場合、多くはＶｇが０Ｖ近傍からプラスの領域におけるドレイン電流
）が高くなっていることがわかる。一方で、トランジスタのオフ電流（Ｎ型トランジスタ
の場合、多くはＶｇが０Ｖ近傍からマイナスの領域におけるドレイン電流）に関しては、
試料Ａ乃至試料Ｅにおいて大きな差が見られなかった。このことより、プラズマ処理を行
うことによって、トランジスタのオン電流とオフ電流の比（オン・オフ比）を高くするこ
とができる。また、プラズマ処理で用いるガスとして、アルゴンの流量比を高くすること
により、オン電流を高くすることができ、特に、酸素ガスを導入せずにアルゴンガスのみ
を導入した場合に高いオン電流が得られることがわかった。
また、電界効果移動度に関しても、スパッタ処理を行ったトランジスタ（試料Ａ乃至試料
Ｄ）の方がスパッタ処理を行っていないトランジスタ（試料Ｅ）と比較してその最大値が
高くなることが確認された。また、プラズマ処理で用いるガスとして、アルゴンの流量比
を高くすることにより、電界効果移動度を高くすることができ、特に、酸素ガスを導入せ
ずにアルゴンガスのみを導入した場合により高い電界効果移動度が得られることがわかっ
た。
以上により、酸化物半導体層を形成する前にプラズマ処理を行うことによって、トランジ
スタのオン・オフ比を高くし、電界効果移動度を高くすることができることがわかった。
また、プラズマ処理に用いるガスとして、アルゴンの流量比を高くすることにより、トラ
ンジスタのオン・オフ比を高くし、電界効果移動度を高くすることができることがわかっ
た。
１９０ チャンバー
１９１ 電極
１９２ 電極
１９３ マッチングボックス
１９４ マッチングボックス
１９５ 被処理物
１９６ 導入口
１９７ ＲＦ電源
１９８ ＲＦ電源
１９９ ＤＣ電源
２００ 基板
２０２ ゲート電極層
２０３ プラズマ
２０４ ゲート絶縁層
２０６ 導電層
２０６ａ ソース電極層
２０６ｂ ドレイン電極層
２０８ プラズマ
２０９ 酸化物半導体層
２１０ 酸化物半導体層
２１６ 導電層
２１６ａ ソース電極層
２１６ｂ ドレイン電極層
２１７ 酸化物半導体層
２１７ａ バッファ層
２１７ｂ バッファ層
２１８ａ 積層体
２１８ｂ 積層体
２５０ 薄膜トランジスタ
２６０ 薄膜トランジスタ
２７０ 薄膜トランジスタ
２９０ 薄膜トランジスタ
３０２ ゲート配線
３０８ 容量配線
３１０ 透明導電層
３１３ コンタクトホール
３２０ 接続電極
３２１ 端子
３２２ 端子
３２５ コンタクトホール
３２６ コンタクトホール
３２７ コンタクトホール
３２８ 透明導電層
３２９ 透明導電層
３４０ 保護絶縁層
５００ 基板
５０２ ゲート電極層
５０４ ゲート絶縁層
５０６ａ ソース電極層
５０６ｂ ドレイン電極層
５０８ プラズマ
５１０ 酸化物半導体層
５８０ 基板
５８１ 薄膜トランジスタ
５８３ 絶縁層
５８７ 電極層
５８８ 電極層
５８９ 球形粒子
５９０ａ 黒色領域
５９０ｂ 白色領域
５９４ キャビティ
５９５ 充填材
５９６ 基板
１０００ 携帯電話機
１００１ 筐体
１００２ 表示部
１００３ 操作ボタン
１００４ 外部接続ポート
１００５ スピーカ
１００６ マイク
２６００ ＴＦＴ基板
２６０１ 対向基板
２６０２ シール材
２６０３ 画素部
２６０４ 表示素子
２６０５ 着色層
２６０６ 偏光板
２６０７ 偏光板
２６０８ 配線回路部
２６０９ フレキシブル配線基板
２６１０ 冷陰極管
２６１１ 反射板
２６１２ 回路基板
２６１３ 拡散板
２６３１ ポスター
２６３２ 車内広告
２７００ 電子書籍
２７０１ 筐体
２７０３ 筐体
２７０５ 表示部
２７０７ 表示部
２７１１ 軸部
２７２１ 電源
２７２３ 操作キー
２７２５ スピーカ
４００１ 基板
４００２ 画素部
４００３ 信号線駆動回路
４００４ 走査線駆動回路
４００５ シール材
４００６ 基板
４００８ 液晶層
４０１０ 薄膜トランジスタ
４０１１ 薄膜トランジスタ
４０１３ 液晶素子
４０１５ 接続端子電極
４０１６ 端子電極
４０１８ ＦＰＣ
４０１９ 異方性導電膜
４０２０ 絶縁層
４０２１ 絶縁層
４０３０ 画素電極層
４０３１ 対向電極層
４０３２ 絶縁層
４０３３ 絶縁層
４５０１ 基板
４５０２ 画素部
４５０３ａ 信号線駆動回路
４５０３ｂ 信号線駆動回路
４５０４ａ 走査線駆動回路
４５０４ｂ 走査線駆動回路
４５０５ シール材
４５０６ 基板
４５０７ 充填材
４５０９ 薄膜トランジスタ
４５１０ 薄膜トランジスタ
４５１１ 発光素子
４５１２ 電界発光層
４５１３ 電極層
４５１５ 接続端子電極
４５１６ 端子電極
４５１７ 電極層
４５１８ａ ＦＰＣ
４５１８ｂ ＦＰＣ
４５１９ 異方性導電膜
４５２０ 隔壁
６４００ 画素
６４０１ スイッチング用トランジスタ
６４０２ 駆動用トランジスタ
６４０３ 容量素子
６４０４ 発光素子
６４０５ 信号線
６４０６ 走査線
６４０７ 電源線
６４０８ 共通電極
７００１ ＴＦＴ
７００２ 発光素子
７００３ 陰極
７００４ 発光層
７００５ 陽極
７０１１ 駆動用ＴＦＴ
７０１２ 発光素子
７０１３ 陰極
７０１４ 発光層
７０１５ 陽極
７０１６ 遮蔽膜
７０１７ 導電層
７０２１ 駆動用ＴＦＴ
７０２２ 発光素子
７０２３ 陰極
７０２４ 発光層
７０２５ 陽極
７０２７ 導電層
９４００ 通信装置
９４０１ 筐体
９４０２ 操作ボタン
９４０３ 外部入力端子
９４０４ マイク
９４０５ スピーカ
９４０６ 発光部
９４１０ 表示装置
９４１１ 筐体
９４１２ 表示部
９４１３ 操作ボタン
９６００ テレビジョン装置
９６０１ 筐体
９６０３ 表示部
９６０５ スタンド
９６０７ 表示部
９６０９ 操作キー
９６１０ リモコン操作機
９７００ デジタルフォトフレーム
９７０１ 筐体
９７０３ 表示部
９８８１ 筐体
９８８２ 表示部
９８８３ 表示部
９８８４ スピーカ部
９８８５ 操作キー
９８８６ 記録媒体挿入部
９８８７ 接続端子
９８８８ センサ
９８８９ マイクロフォン
９８９０ ＬＥＤランプ
９８９１ 筐体
９８９３ 連結部
９９００ スロットマシン
９９０１ 筐体
９９０３ 表示部
１０００１ａ ドレイン電流
１０００２ａ ドレイン電流
１０００３ａ ドレイン電流
１０００４ａ ドレイン電流
１０００５ａ ドレイン電流
１０００１ｂ 電界効果移動度
１０００２ｂ 電界効果移動度
１０００３ｂ 電界効果移動度
１０００４ｂ 電界効果移動度
１０００５ｂ 電界効果移動度

Claims (4)

  1. ソース電極層及びドレイン電極層に逆スパッタ処理を行い、
    前記ソース電極層及び前記ドレイン電極層上に酸化物半導体層を形成し、
    前記酸化物半導体層に酸素ラジカル処理を行うことを特徴とする半導体装置の作製方法。
  2. 導電層上に第１の酸化物半導体層を形成し、
    前記導電層及び前記第１の酸化物半導体層をエッチングして、ソース電極層、ドレイン電極層、前記ソース電極層上の第１のバッファ層、及び前記ドレイン電極層上の第２のバッファ層を形成し、
    前記第１のバッファ層及び前記第２のバッファ層に逆スパッタ処理を行い、
    前記第１のバッファ層及び前記第２のバッファ層上に第２の酸化物半導体層を形成し、
    前記第２の酸化物半導体層に酸素ラジカル処理を行うことを特徴とする半導体装置の作製方法。
  3. 導電層に逆スパッタ処理を行い、
    前記導電層上に第１の酸化物半導体層を形成し、
    前記導電層及び前記第１の酸化物半導体層をエッチングして、ソース電極層、ドレイン電極層、前記ソース電極層上の第１のバッファ層、及び前記ドレイン電極層上の第２のバッファ層を形成し、
    前記第１のバッファ層及び前記第２のバッファ層に逆スパッタ処理を行い、
    前記第１のバッファ層及び前記第２のバッファ層上に第２の酸化物半導体層を形成し、
    前記第２の酸化物半導体層に酸素ラジカル処理を行うことを特徴とする半導体装置の作製方法。
  4. 請求項１乃至３のいずれか一において、
    前記酸素ラジカル処理を、Ｏ２、Ｎ２Ｏ、酸素を含むＮ２、ＨｅまたはＡｒ雰囲気に、Ｃｌ２またはＣＦ４を加えた雰囲気下で行うことを特徴とする半導体装置の作製方法。
JP2016152453A 2008-11-07 2016-08-03 半導体装置の作製方法 Expired - Fee Related JP6219462B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008286569 2008-11-07
JP2008286569 2008-11-07

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2015140928A Division JP5985717B2 (ja) 2008-11-07 2015-07-15 半導体装置の作製方法

Publications (2)

Publication Number Publication Date
JP2016201568A true JP2016201568A (ja) 2016-12-01
JP6219462B2 JP6219462B2 (ja) 2017-10-25

Family

ID=42164369

Family Applications (4)

Application Number Title Priority Date Filing Date
JP2009251964A Withdrawn JP2010135771A (ja) 2008-11-07 2009-11-02 半導体装置及び当該半導体装置の作製方法
JP2014014157A Expired - Fee Related JP5781641B2 (ja) 2008-11-07 2014-01-29 半導体装置の作製方法
JP2015140928A Expired - Fee Related JP5985717B2 (ja) 2008-11-07 2015-07-15 半導体装置の作製方法
JP2016152453A Expired - Fee Related JP6219462B2 (ja) 2008-11-07 2016-08-03 半導体装置の作製方法

Family Applications Before (3)

Application Number Title Priority Date Filing Date
JP2009251964A Withdrawn JP2010135771A (ja) 2008-11-07 2009-11-02 半導体装置及び当該半導体装置の作製方法
JP2014014157A Expired - Fee Related JP5781641B2 (ja) 2008-11-07 2014-01-29 半導体装置の作製方法
JP2015140928A Expired - Fee Related JP5985717B2 (ja) 2008-11-07 2015-07-15 半導体装置の作製方法

Country Status (5)

Country Link
US (2) US8021917B2 (ja)
JP (4) JP2010135771A (ja)
KR (2) KR101477593B1 (ja)
CN (2) CN105514171B (ja)
TW (1) TWI467663B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018163946A1 (ja) * 2017-03-06 2018-09-13 シャープ株式会社 半導体装置および表示装置

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI574423B (zh) 2008-11-07 2017-03-11 半導體能源研究所股份有限公司 半導體裝置和其製造方法
WO2011043162A1 (en) * 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the semiconductor device
KR101675115B1 (ko) * 2010-01-12 2016-11-22 삼성전자주식회사 산화물 박막 트랜지스터 및 그 제조 방법
JP2011151194A (ja) * 2010-01-21 2011-08-04 Hitachi Displays Ltd 液晶表示装置及びその製造方法
WO2011155302A1 (en) * 2010-06-11 2011-12-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US20120032172A1 (en) * 2010-08-06 2012-02-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2012038891A (ja) * 2010-08-06 2012-02-23 Canon Inc ボトムゲート型薄膜トランジスタ
JP5525380B2 (ja) * 2010-08-25 2014-06-18 富士フイルム株式会社 酸化物半導体薄膜の製造方法および薄膜トランジスタの製造方法
US9058047B2 (en) 2010-08-26 2015-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2012029638A1 (en) * 2010-09-03 2012-03-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8816425B2 (en) 2010-11-30 2014-08-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101830170B1 (ko) * 2011-05-17 2018-02-21 삼성디스플레이 주식회사 산화물 반도체 소자, 산화물 반도체 소자의 제조 방법, 산화물 반도체소자를 포함하는 표시 장치 및 산화물 반도체 소자를 포함하는 표시 장치의 제조 방법
KR101850066B1 (ko) * 2011-11-01 2018-04-19 엘지디스플레이 주식회사 횡전계방식 액정표시장치용 어레이기판의 제조방법
JP6033071B2 (ja) * 2011-12-23 2016-11-30 株式会社半導体エネルギー研究所 半導体装置
JP6338813B2 (ja) * 2012-04-03 2018-06-06 セイコーエプソン株式会社 ジャイロセンサー及びそれを用いた電子機器
KR101968115B1 (ko) 2012-04-23 2019-08-13 엘지디스플레이 주식회사 어레이 기판 및 이의 제조방법
CN103295906B (zh) * 2012-06-29 2016-05-18 上海中航光电子有限公司 一种薄膜晶体管的制作方法和薄膜晶体管
CN103500711B (zh) 2013-10-15 2017-06-06 深圳市华星光电技术有限公司 薄膜晶体管的制造方法
JP6287635B2 (ja) * 2014-06-30 2018-03-07 日立金属株式会社 半導体装置の製造方法および半導体装置
US9633710B2 (en) 2015-01-23 2017-04-25 Semiconductor Energy Laboratory Co., Ltd. Method for operating semiconductor device
JP6457896B2 (ja) * 2015-07-09 2019-01-23 株式会社ジャパンディスプレイ 半導体装置及び半導体装置の製造方法
JP6796086B2 (ja) * 2016-02-05 2020-12-02 株式会社半導体エネルギー研究所 半導体装置
JP6246260B2 (ja) * 2016-05-05 2017-12-13 株式会社半導体エネルギー研究所 半導体装置
TWI718330B (zh) * 2016-08-24 2021-02-11 日商半導體能源硏究所股份有限公司 半導體裝置及其製造方法
US9837682B1 (en) * 2016-08-29 2017-12-05 Microsoft Technology Licensing, Llc Variable layer thickness in curved battery cell
CN107768306A (zh) * 2017-10-12 2018-03-06 惠科股份有限公司 显示面板及其制造方法
JP2021088727A (ja) * 2018-03-20 2021-06-10 日新電機株式会社 成膜方法
CN109192740B (zh) * 2018-09-21 2021-07-27 京东方科技集团股份有限公司 一种阵列基板及其制备方法
US11379231B2 (en) 2019-10-25 2022-07-05 Semiconductor Energy Laboratory Co., Ltd. Data processing system and operation method of data processing system
CN116207138A (zh) * 2021-12-08 2023-06-02 北京超弦存储器研究院 晶体管及其制作方法、半导体器件

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001189315A (ja) * 1999-12-27 2001-07-10 Furontekku:Kk 銅配線基板及びその製造方法
JP2003309266A (ja) * 2002-04-17 2003-10-31 Konica Minolta Holdings Inc 有機薄膜トランジスタ素子の製造方法
JP2004349583A (ja) * 2003-05-23 2004-12-09 Sharp Corp トランジスタの製造方法
JP2005236149A (ja) * 2004-02-20 2005-09-02 Seiko Epson Corp 薄膜トランジスタの製造方法、電気光学装置の製造方法、薄膜トランジスタ及び電気光学装置。
JP2006165531A (ja) * 2004-11-10 2006-06-22 Canon Inc 電界効果型トランジスタの製造方法
JP2007073558A (ja) * 2005-09-02 2007-03-22 Kochi Prefecture Sangyo Shinko Center 薄膜トランジスタの製法
JP2007165861A (ja) * 2005-11-15 2007-06-28 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2008042088A (ja) * 2006-08-09 2008-02-21 Nec Corp 薄膜デバイス及びその製造方法
JP2008535205A (ja) * 2006-02-02 2008-08-28 財団法人高知県産業振興センター 薄膜トランジスタ及びその製法

Family Cites Families (113)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5107308A (en) * 1986-07-04 1992-04-21 Mitsubishi Denki Kabushiki Kaisha Field-effect transistor
JP2813428B2 (ja) * 1989-08-17 1998-10-22 三菱電機株式会社 電界効果トランジスタ及び該電界効果トランジスタを用いた液晶表示装置
DE69107101T2 (de) 1990-02-06 1995-05-24 Semiconductor Energy Lab Verfahren zum Herstellen eines Oxydfilms.
JPH08236775A (ja) * 1995-03-01 1996-09-13 Toshiba Corp 薄膜トランジスタおよびその製造方法
DE69635107D1 (de) 1995-08-03 2005-09-29 Koninkl Philips Electronics Nv Halbleiteranordnung mit einem transparenten schaltungselement
US5847410A (en) 1995-11-24 1998-12-08 Semiconductor Energy Laboratory Co. Semiconductor electro-optical device
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP4494451B2 (ja) * 1998-08-21 2010-06-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7205171B2 (en) 2004-02-11 2007-04-17 Au Optronics Corporation Thin film transistor and manufacturing method thereof including a lightly doped channel
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
CN102856390B (zh) 2004-03-12 2015-11-25 独立行政法人科学技术振兴机构 包含薄膜晶体管的lcd或有机el显示器的转换组件
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
WO2006051994A2 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Light-emitting device
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
EP1812969B1 (en) 2004-11-10 2015-05-06 Canon Kabushiki Kaisha Field effect transistor comprising an amorphous oxide
BRPI0517560B8 (pt) 2004-11-10 2018-12-11 Canon Kk transistor de efeito de campo
KR100647660B1 (ko) * 2004-11-19 2006-11-23 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 채용한 평판표시장치
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI472037B (zh) 2005-01-28 2015-02-01 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
TWI408734B (zh) * 2005-04-28 2013-09-11 Semiconductor Energy Lab 半導體裝置及其製造方法
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
JP2007043113A (ja) * 2005-06-30 2007-02-15 Semiconductor Energy Lab Co Ltd 半導体装置、半導体装置の作製方法
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4958253B2 (ja) * 2005-09-02 2012-06-20 財団法人高知県産業振興センター 薄膜トランジスタ
JP4981282B2 (ja) * 2005-09-06 2012-07-18 キヤノン株式会社 薄膜トランジスタの製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4981283B2 (ja) * 2005-09-06 2012-07-18 キヤノン株式会社 アモルファス酸化物層を用いた薄膜トランジスタ
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
EP1770788A3 (en) 2005-09-29 2011-09-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101158896B1 (ko) 2005-10-28 2012-06-25 삼성전자주식회사 박막트랜지스터 기판 및 이의 제조방법과,박막트랜지스터를 갖는 액정표시패널 및 전계발광 표시패널
KR101112655B1 (ko) 2005-11-15 2012-02-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액티브 매트릭스 디스플레이 장치 및 텔레비전 수신기
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP5110803B2 (ja) 2006-03-17 2012-12-26 キヤノン株式会社 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5105044B2 (ja) 2006-05-09 2012-12-19 株式会社ブリヂストン 酸化物トランジスタ及びその製造方法
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
JP5116290B2 (ja) * 2006-11-21 2013-01-09 キヤノン株式会社 薄膜トランジスタの製造方法
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
TWI418036B (zh) * 2006-12-05 2013-12-01 Semiconductor Energy Lab 半導體裝置及其製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
JP4616359B2 (ja) * 2007-01-09 2011-01-19 韓國電子通信研究院 電子素子用ＺｎＯ半導体膜の形成方法及び前記半導体膜を含む薄膜トランジスタ
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR101410926B1 (ko) * 2007-02-16 2014-06-24 삼성전자주식회사 박막 트랜지스터 및 그 제조방법
KR100858088B1 (ko) 2007-02-28 2008-09-10 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
KR100814901B1 (ko) * 2007-05-22 2008-03-19 한국전자통신연구원 건식 식각 공정을 이용한 산화물 박막 트랜지스터 소자의제조방법
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP2008209931A (ja) * 2008-03-12 2008-09-11 Semiconductor Energy Lab Co Ltd 液晶表示装置
TWI476921B (zh) 2008-07-31 2015-03-11 Semiconductor Energy Lab 半導體裝置及其製造方法
JP5361651B2 (ja) * 2008-10-22 2013-12-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
WO2011010541A1 (en) * 2009-07-18 2011-01-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001189315A (ja) * 1999-12-27 2001-07-10 Furontekku:Kk 銅配線基板及びその製造方法
JP2003309266A (ja) * 2002-04-17 2003-10-31 Konica Minolta Holdings Inc 有機薄膜トランジスタ素子の製造方法
JP2004349583A (ja) * 2003-05-23 2004-12-09 Sharp Corp トランジスタの製造方法
JP2005236149A (ja) * 2004-02-20 2005-09-02 Seiko Epson Corp 薄膜トランジスタの製造方法、電気光学装置の製造方法、薄膜トランジスタ及び電気光学装置。
JP2006165531A (ja) * 2004-11-10 2006-06-22 Canon Inc 電界効果型トランジスタの製造方法
JP2007073558A (ja) * 2005-09-02 2007-03-22 Kochi Prefecture Sangyo Shinko Center 薄膜トランジスタの製法
JP2007165861A (ja) * 2005-11-15 2007-06-28 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2008535205A (ja) * 2006-02-02 2008-08-28 財団法人高知県産業振興センター 薄膜トランジスタ及びその製法
JP2008042088A (ja) * 2006-08-09 2008-02-21 Nec Corp 薄膜デバイス及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018163946A1 (ja) * 2017-03-06 2018-09-13 シャープ株式会社 半導体装置および表示装置

Also Published As

Publication number Publication date
CN101740398B (zh) 2016-02-03
CN105514171A (zh) 2016-04-20
US20110318916A1 (en) 2011-12-29
CN105514171B (zh) 2019-10-29
US8440502B2 (en) 2013-05-14
JP2014096606A (ja) 2014-05-22
TWI467663B (zh) 2015-01-01
TW201027632A (en) 2010-07-16
KR20100051547A (ko) 2010-05-17
KR101477593B1 (ko) 2014-12-30
JP2015207789A (ja) 2015-11-19
US8021917B2 (en) 2011-09-20
JP2010135771A (ja) 2010-06-17
JP5985717B2 (ja) 2016-09-06
KR20140063545A (ko) 2014-05-27
CN101740398A (zh) 2010-06-16
JP6219462B2 (ja) 2017-10-25
JP5781641B2 (ja) 2015-09-24
US20100117086A1 (en) 2010-05-13
KR101633700B1 (ko) 2016-06-27

Similar Documents

Publication Publication Date Title
JP6219462B2 (ja) 半導体装置の作製方法
JP7166319B2 (ja) 表示装置
JP6220412B2 (ja) 半導体装置
JP2024001143A (ja) 液晶表示装置、電子機器
KR102068632B1 (ko) 반도체 장치의 제작 방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170515

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170523

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170720

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170912

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170927

R150 Certificate of patent or registration of utility model

Ref document number: 6219462

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees