JP2005236149A - 薄膜トランジスタの製造方法、電気光学装置の製造方法、薄膜トランジスタ及び電気光学装置。 - Google Patents

薄膜トランジスタの製造方法、電気光学装置の製造方法、薄膜トランジスタ及び電気光学装置。 Download PDF

Info

Publication number
JP2005236149A
JP2005236149A JP2004045425A JP2004045425A JP2005236149A JP 2005236149 A JP2005236149 A JP 2005236149A JP 2004045425 A JP2004045425 A JP 2004045425A JP 2004045425 A JP2004045425 A JP 2004045425A JP 2005236149 A JP2005236149 A JP 2005236149A
Authority
JP
Japan
Prior art keywords
film transistor
manufacturing
thin
thin film
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004045425A
Other languages
English (en)
Other versions
JP4407311B2 (ja
Inventor
Takeo Kawase
健夫 川瀬
Satoshi Kimura
里至 木村
Hidemichi Furuhata
栄道 降旗
Mitsuaki Harada
光明 原田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2004045425A priority Critical patent/JP4407311B2/ja
Priority to US11/060,726 priority patent/US7425474B2/en
Publication of JP2005236149A publication Critical patent/JP2005236149A/ja
Application granted granted Critical
Publication of JP4407311B2 publication Critical patent/JP4407311B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60Forming conductive regions or layers, e.g. electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/464Lateral top-gate IGFETs comprising only a single gate
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/466Lateral bottom-gate IGFETs comprising only a single gate
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/468Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10Deposition of organic active material
    • H10K71/12Deposition of organic active material using liquid deposition, e.g. spin coating
    • H10K71/13Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10Substrates, e.g. flexible substrates
    • H10K77/111Flexible substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Electroluminescent Light Sources (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】 特性に優れる薄膜トランジスタを、簡易な方法で製造することができる薄膜トランジスタの製造方法、かかる薄膜トランジスタの製造方法により製造される薄膜トランジスタ、および、この薄膜トランジスタを備える薄膜トランジスタ回路、電子デバイスおよび電子機器を提供すること。
【解決手段】本発明の薄膜トランジスタの製造方法は、基板2上に、ソース電極3とドレイン電極4とを、基板に吸着させた帯電制御剤を光を使ってパターニングした後、選択的無電解メッキにより形成する工程と、有機半導体、ゲート絶縁体、ゲート電極とを形成する工程を含むものである。
【選択図】図1

Description

本発明は、薄膜トランジスタの製造方法、電気光学装置の製造方法、薄膜トランジスタ及び電気光学装置に関する。
近年、半導体的な電気伝導を示す有機材料(有機半導体材料)を使用した薄膜トランジスタの開発が進められている。この薄膜トランジスタは、薄型軽量化に適すること、可撓性を有すること、材料コストが安価であること等の長所を有しており、フレキシブルディスプレイ等のスイッチング素子として期待されている。
この薄膜トランジスタとしては、基板上に、ソース電極、ドレイン電極が形成され、これら電極上に有機半導体層、ゲート絶縁層、ゲート電極がこの順に積層されたものが提案されている(例えば、特許文献1、2、3参照。)。
特許文献1には、ゲート電極、ソース電極およびドレイン電極を、真空蒸着法を用いて形成することが開示されている。
このように、真空蒸着法を用いて、ゲート電極、ソース電極およびドレイン電極を形成するとともに、絶縁体層および有機半導体層も合わせて、真空蒸着法で形成することにより、性能の高い薄膜トランジスタを再現性よく製造することができる。
ところが、真空蒸着法では、大がかりな設備が必要であり、また成膜に要する消費エネルギーが大きく、高コストになる等の問題がある。
一方、特許文献2、3には、ゲート電極、ソース電極、ドレイン電極、絶縁体層および有機半導体層の全てを、湿式プロセスにより大気圧下で成膜することが開示されている。これにより、低コストでの薄膜トランジスタの作製が可能になる。
しかしながら、特許文献2、3に記載の薄膜トランジスタでは、真空蒸着法により製造した薄膜トランジスタと比較して十分な特性が得られていないのが現状である。
特開平5―55568号公報 WO01/47045 WO01/47043
本発明は、特性に優れる薄膜トランジスタを、簡易な方法で製造することができる薄膜トランジスタの製造方法、かかる薄膜トランジスタの製造方法により製造される薄膜トランジスタ、および、この薄膜トランジスタを備える薄膜トランジスタ回路を提供することにある。
このような目的は、下記の本発明により達成される。
本発明の薄膜トランジスタの製造方法は、基板の第一の領域に帯電制御剤を付着させる第一の工程と、前記第一の領域の一部に光を照射する第二の工程と、帯電した触媒または触媒前駆体を前記光が照射される被照射部または前記第一の領域のどちらか一方に選択的に吸着させる第三の工程と、前記触媒または触媒前駆体が吸着された領域に金属塩溶液から金属層を析出させて電極を形成する第四の工程と、前記電極上に半導体層を直接、または絶縁体層を介して形成する第五の工程とを備えることを特徴とする。
また、本発明の薄膜トランジスタの製造方法は、前記帯電制御剤は有機帯電制御剤であり、前記第一の工程では、前記有機帯電制御剤を、前記第一の領域に実質的に均一な第一の帯電状態を得るように付着させ、前記第二の工程では、前記光を照射することで、光が照射される被照射部の帯電状態を前記第一の帯電状態と異なる状態に変化させることを特徴とする
さらに、前記第二の工程における前記光は、前記帯電制御剤を分解するように照射されることが望ましい。また、前記光が真空紫外線であることが望ましい。
また、これらの製造方法において、前記帯電制御剤が界面活性剤であることが望ましい。さらにこの場合、界面活性剤がカチオン系界面活性剤であることが望ましい。
また、前記触媒あるいは前記触媒前駆体がパラジウムを含むことが望ましい。
また、本発明の薄膜トランジスタの製造方法は、前記第一の帯電状態と前記被照射部の帯電状態との相違が、水中のゼータ電位の差として少なくとも10mV以上であることを特徴とする。より望ましくは30mV以上の差であることが望ましい。
また、前記金属層がPt、Pd、Ni、CuまたはAuの少なくとも一つの金属を含むことが望ましい。
また、本発明の薄膜トランジスタの製造方法は、半導体層が有機半導体であってもよい。さらに、この有機半導体が溶液を塗布して得られることが望ましい。さらに有機半導体が共役性高分子であってもよい。
また、本発明の薄膜トランジスタの製造方法は、前述した電極が薄膜トランジスタのソース電極およびドレイン電極であってもよい。さらにこの場合、前記ソース電極と前記ドレイン電極との間の領域に重なるように、導電性材料の溶液または分散液を塗布してゲート電極を形成する工程とを備えることが望ましい。そして、前記導電性材料の溶液または前記分散液をインクジェット塗布法によって塗布することがより望ましい。
あるいは、前記第一の工程の前に、ゲート電極を形成する工程及び前記ゲート電極上に絶縁層を形成する工程を備え、前記絶縁体層上に前記ソース電極と前記ドレイン電極とを形成してもよい。
また、本発明の電気光学装置の製造方法は、電気光学物質を保持する基板を備えた電気光学装置の製造方法において、前記基板の第一の領域に帯電制御剤を付着させる第一の工程と、前記第一の領域の一部に光を照射する第二の工程と、帯電した触媒または触媒前駆体を前記光が照射される被照射部または前記第一の領域のどちらか一方に選択的に吸着させる第三の工程と、前記触媒または触媒前駆体が吸着された領域に金属塩溶液から金属層を析出させて電極を形成する第四の工程と、前記電極上に半導体層を直接、または絶縁体層を介して形成する第五の工程とを備えることを特徴とする。
また、本発明の薄膜トランジスタは、以上に記載の薄膜トランジスタの製造方法により製造されたことを特徴とする。
また、本発明の電気光学装置、以上に記載の薄膜トランジスタの製造方法により製造された薄膜トランジスタを備えたことを特徴とする。
以上の本発明によれば、簡単かつ短時間の製造プロセスで、材料の無駄を少なくし、低コストかつ高精度に薄膜トランジスタおよび薄膜トランジスタ回路を形成することができる。
以下、本発明の薄膜トランジスタの製造方法、薄膜トランジスタ、薄膜トランジスタ回路の好適実施形態に基づいて詳細に説明する。
<薄膜トランジスタおよびその製造方法>
まず、本発明の薄膜トランジスタおよびその製造方法について説明する。
<<薄膜トランジスタの第1構成>>
まず、本発明の薄膜トランジスタの第1構成について説明する。
図1は、第1構成の薄膜トランジスタを示す図であり、(A)は縦断面図、(B)は平面図である。なお、以下の説明では、便宜的に図1(A)中の上側を上、下側を下と言う。
図1に示す薄膜トランジスタ1は、基板2上に設けられており、ソース電極3およびドレイン電極4と、有機半導体層(有機層)5と、ゲート絶縁層6と、ゲート電極7とが、この順で基板2側から積層されて構成されている。
具体的には、薄膜トランジスタ1は、基板2上に、ソース電極3およびドレイン電極4が分離して設けられ、これら電極3、4を覆うように有機半導体層5が設けられている。さらに有機半導体層5上には、ゲート絶縁層6が設けられ、さらにこの上に、少なくともソース電極3とドレイン電極4の間の領域に重なるようにゲート電極7が設けられている。
この薄膜トランジスタ1では、有機半導体層5のうち、ソース電極3とドレイン電極4との間の領域が、キャリアが移動するチャネル領域51となっている。以下、このチャネル領域51において、キャリアの移動方向の長さ、すなわちソース電極3とドレイン電極4との間の距離をチャネル長L、チャネル長L方向と直交する方向の長さをチャネル幅Wと言う。
このような薄膜トランジスタ1は、ソース電極3およびドレイン電極4が、ゲート絶縁層6を介してゲート電極7よりも基板2側に設けられた構成の薄膜トランジスタ、すなわち、トップゲート構造の薄膜トランジスタである。
以下、薄膜トランジスタ1を構成する各部について、順次説明する。
基板2は、薄膜トランジスタ1を構成する各層(各部)を支持するものである。基板2には、例えば、ガラス基板、ポリイミド、ポリエチレンテレフタレート(PET)、ポリエチレンナフタレート(PEN)、ポリエーテルスルホン(PES)、芳香族ポリエステル(液晶ポリマー)等で構成されるプラスチック基板(樹脂基板)、石英基板、シリコン基板、ガリウム砒素基板等を用いることができる。薄膜トランジスタ1に可撓性を付与する場合には、基板2には、樹脂基板が選択される。
この基板2上には、下地層が設けられていてもよい。下地層としては、例えば、基板2表面からのイオンの拡散を防止する目的、ソース電極3およびドレイン電極4と、基板2との密着性(接合性)を向上させる目的等により設けられる。
下地層の構成材料としては、特に限定されないが、基板2にガラス基板を用いる場合には、酸化珪素(SiO2)、窒化珪素(SiN)等が好適に用いられる。
基板2上には、ソース電極3およびドレイン電極4が、チャネル長L方向に沿って、所定距離離間して並設されている。
これらのソース電極3およびドレイン電極4の構成材料は、後述する無電解メッキによって成膜し得る材料が用いられる。
具体的には、Ni、Cu、Co、Au、Pd等の金属材料が挙げられ、これらのうちの1種または2種以上を組み合わせて用いることができる。
ソース電極3およびドレイン電極4の厚さ(平均)は、特に限定されないが、それぞれ、30〜300nm程度であるのが好ましく、50〜150nm程度であるのがより好ましい。本発明の電極形成方法によれば、このように薄い電極を寸法制度よく形成することができる。
ソース電極3とドレイン電極4との間の距離(離間距離)、すなわち、チャネル長Lは、2〜30μm程度であるのが好ましく、5〜20μm程度であるのがより好ましい。チャネル長Lを前記下限値より小さくすると、得られた薄膜トランジスタ1同士でチャネル長Lに誤差が生じ、特性(トランジスタ特性)がばらつくおそれがある。一方、Lを前記上限値より大きくすると、ドレイン電流の値が小さくなり、薄膜トランジスタ1の特性が不十分となるおそれがある。
チャネル幅Wは、0.05〜5mm程度であるのが好ましく、0.1〜2mm程度であるのがより好ましい。チャネル幅Wを前記下限値より小さくすると、ドレイン電流の値が小さくなり、薄膜トランジスタ1の特性が不十分となるおそれがある。一方、チャネル幅Wを前記上限値より大きくすると、薄膜トランジスタ1が大型化してしまうとともに、寄生容量の増大や、ゲート絶縁層6を介したゲート電極7へのリーク電流の増大を招くおそれがある。
また、基板2上には、ソース電極3およびドレイン電極4を覆うように、有機半導体層5が設けられている。
有機半導体層5は、有機半導体材料(半導体的な電気伝導を示す有機材料)を主材料として構成されている。
この有機半導体層5は、少なくともチャネル領域51においてチャネル長L方向とほぼ平行となるように配向しているのが好ましい。これにより、チャネル領域51におけるキャリア移動度が高いものとなり、その結果、薄膜トランジスタ1は、その作動速度がより速いものとなる。
有機半導体材料としては、例えば、ナフタレン、アントラセン、テトラセン、ペンタセン、ヘキサセン、フタロシアニン、ペリレン、ヒドラゾン、トリフェニルメタン、ジフェニルメタン、スチルベン、アリールビニル、ピラゾリン、トリフェニルアミン、トリアリールアミン、オリゴチオフェン、フタロシアニンまたはこれらの誘導体のような低分子の有機半導体材料や、ポリ−N−ビニルカルバゾール、ポリビニルピレン、ポリビニルアントラセン、ポリチオフェン、ポリヘキシルチオフェン、ポリ(p−フェニレンビニレン)、ポリチニレンビニレン、ポリアリールアミン、ピレンホルムアルデヒド樹脂、エチルカルバゾールホルムアルデヒド樹脂、フルオレン−ビチオフェン共重合体、フルオレン−アリールアミン共重合体またはこれらの誘導体のような高分子の有機半導体材料が挙げられ、これらのうちの1種または2種以上を組み合わせて用いることができるが、特に、高分子の有機半導体材料を用いるのが好ましい。
高分子の有機半導体材料は、簡易な方法で成膜することができるとともに、比較的容易に配向させることができる。また、このうち、空気中で酸化され難く、安定であること等の理由から、フルオレン−ビチオフェン共重合体、あるいは、ポリアリールアミンを用いるのが特に好ましい。
また、高分子の有機半導体材料を主材料として構成される有機半導体層5は、薄型化・軽量化が可能であり、可撓性にも優れるため、フレキシブルディスプレイのスイッチング素子等として用いられる薄膜トランジスタへの適用に適している。
有機半導体層5の厚さ(平均)は、0.1〜1000nm程度であるのが好ましく、1〜500nm程度であるのが好ましく、1〜100nm程度であるのがさらに好ましい。
なお、有機半導体層5は、ソース電極3およびドレイン電極4を覆うように設けられる構成のものに限定されず、少なくともソース電極3とドレイン電極4との間の領域(チャネル領域51)に設けられていればよい。
有機半導体層5上には、ゲート絶縁層6が設けられている。
このゲート絶縁層6は、ソース電極3およびドレイン電極4に対してゲート電極7を絶縁するものである。
ゲート絶縁層6は、主として有機材料(特に有機高分子材料)で構成されているのが好ましい。有機高分子材料を主材料とするゲート絶縁層6は、その形成が容易であるとともに、有機半導体層5との密着性の向上を図ることもできる。
このような有機高分子材料としては、例えば、ポリスチレン、ポリイミド、ポリアミドイミド、ポリビニルフェニレン、ポリカーボネート(PC)、ポリメチルメタクリレート(PMMA)のようなアクリル系樹脂、ポリテトラフルオロエチレン(PTFE)のようなフッ素系樹脂、ポリビニルフェノールあるいはノボラック樹脂のようなフェノール系樹脂、ポリエチレン、ポリプロピレン、ポリイソブチレン、ポリブテンなどのオレフィン系樹脂等が挙げられ、これらのうちの1種または2種以上を組み合わせて用いることができる。
ゲート絶縁層6の厚さ(平均)は、特に限定されないが、10〜5000nm程度であるのが好ましく、100〜1000nm程度であるのがより好ましい。ゲート絶縁層6の厚さを前記範囲とすることにより、ソース電極3およびドレイン電極4とゲート電極7とを確実に絶縁しつつ、薄膜トランジスタ1が大型化すること(特に、厚さが増大すること)を防止することができる。
なお、ゲート絶縁層6は、単層構成のものに限定されず、複数層の積層構成のものであってもよい。
また、ゲート絶縁層6の構成材料には、例えば、SiO2等の無機絶縁材料を用いることもできる。ポリシリケート、ポリシロキサン、ポリシラザンのような溶液を塗布して、塗布膜を酸素、または水蒸気の存在下で加熱することによって、溶液材料からSiO2を得ることができる。また、金属アルコキシド溶液を塗布した後、これを酸素雰囲気で加熱することによって無機絶縁材料を得る(ゾルゲル法として知られる)ことができる。
ゲート絶縁層6上には、ゲート電極7が設けられている。
ゲート電極7の構成材料としては、例えば、Pd、Pt、Au、W、Ta、Mo、Al、Cr、Ti、Cuまたはこれらを含む合金等の金属材料、ITO、FTO、ATO、SnO2等の導電性酸化物、カーボンブラック、カーボンナノチューブ、フラーレン等の炭素材料、ポリアセチレン、ポリピロール、PEDOT(poly−ethylenedioxythiophene)のようなポリチオフェン、ポリアニリン、ポリ(p−フェニレン)、ポリ(p−フェニレンビニレン)、ポリフルオレン、ポリカルバゾール、ポリシランまたはこれらの誘導体等の導電性高分子材料等が挙げられ、通常塩化鉄、ヨウ素、強酸、有機酸、ポリスチレンサルフォニック酸などの高分子でドープされ導電性を付与された状態で用いられる。さらに、これらのうちの1種または2種以上を組み合わせて用いることができる。
ゲート電極7の厚さ(平均)は、特に限定されないが、0.1〜2000nm程度であるのが好ましく、1〜1000nm程度であるのがより好ましい。
以上のような薄膜トランジスタ1は、ゲート電極7に印加する電圧を変化させることにより、ソース電極3とドレイン電極4との間に流れる電流量が制御される。
すなわち、ゲート電極7に電圧が印加されていないOFF状態では、ソース電極3とドレイン電極4との間に電圧を印加しても、有機半導体層5中にほとんどキャリアが存在しないため、微少な電流しか流れない。一方、ゲート電極7に電圧が印加されているON状態では、有機半導体層5のゲート絶縁層6に面した部分に電荷が誘起され、チャネル領域51にキャリアの流路が形成される。この状態でソース電極3とドレイン電極4との間に電圧を印加すると、チャネル領域51を通って電流が流れる。
このような薄膜トランジスタ1は、例えば、次のようにして製造される。
以下、薄膜トランジスタ1の製造方法について、第1および第2製造方法について、それぞれ説明する。
<第1製造方法>
まず、図1に示す薄膜トランジスタ1の第1製造方法(本発明の薄膜トランジスタの製造方法の第1の例)について説明する。
図2〜図3は、それぞれ、図1に示す薄膜トランジスタの第1製造方法を説明するための図(縦断面図)である。なお、以下の説明では、図2〜図3中の上側を上、下側を下と言う。
薄膜トランジスタ1の第1製造方法は、[A1]ソース電極およびドレイン電極形成工程と、[A2]有機物除去工程と、[A3]有機半導体層形成工程と、[A4]ゲート絶縁層形成工程と、[A5]ゲート電極形成工程とを有している。以下、これらの各工程について、順次説明する。
[A1]ソース電極およびドレイン電極形成工程(第1の工程)
ここではソース電極3とドレイン電極4とを無電解メッキで作製する工程について説明する。図2は無電解めっきの各工程を説明する図である。
[A1−I]まず、基板2を用意してこれを洗浄する。単に、水で洗浄してもよいが、下に説明するような洗浄工程を行うことがより効果的である。
本例では基板2は、有機系材料(例えば樹脂)で形成されている。本実施の形態では、基板2の一方の面に電極を形成する。本例の有機系材料を基板とする場合、基板2の表面電位は負電位であることが多い。ガラス基板を用いた場合も負に帯電する。
図2(A)に示すように、基板2をアルカリ洗浄することによって、基板2の表面電位のバラツキを負電位で均一化する。具体的には、基板2を水酸化ナトリウム1wt%〜10wt%濃度で室温下において10分〜60分程度、浸漬及び水洗する。基板2の最表層部が加水分解された場合加水分解層となるが、この表層部も負電位であり洗浄前より電位は均一化する。
なお、上述のアルカリ洗浄によって、基板2のクリーニング及び表面粗化処理を同時に行うことができる。これによれば、金属層(電極)の密着性の向上を図ることができる。
アルカリ水溶液だけでなく、塩酸、硝酸、硫酸などの酸によって洗浄することも有効である。また酸やアルカリによる洗浄に有機溶剤を使った洗浄を組み合わせることも、基板表面の有機物による汚染を効果的に除去するのに有効である。
[A1−II]次に、基板2に、メッキ膜8を形成するための前処理を行う。
図2(B)に示すように、基板2の表面に界面活性剤21を設ける。基板2の一方の面の全部に界面活性剤21を設けてもよい。本例では、界面活性剤21は陽イオンとして表面に吸着する性質を有する。界面活性剤21として、カチオン系界面活性剤(カチオン界面活性剤及びそれと同等の性質を有するもの)を使用してもよい。本例では、基板2の表面電位は負電位であるので、カチオン系界面活性剤を使用すると、基板2の負電位を中和又は正電位に反転させることができる。つまり、この界面活性剤21は帯電制御剤として作用する。界面活性剤のみならず、表面に物理吸着、あるいは化学吸着して、表面電位を変化させる有機物質であれば、本発明に使用可能である。なお、界面活性剤を使用することによって、基板2の性質に依存することなく自由に表面電位の調整を行うことができ、また、表面電位を均一にして安定した電位面を形成することができる。
図2(B)に示す例では、基板2を界面活性剤溶液20に浸漬させる。具体的には、基板2を、アルキルアンモニウムクロライド系のカチオン界面活性剤溶液に室温下で10秒〜5分ほど浸漬させた後、純水で水洗する。その後、基板2を室温雰囲気下において充分に乾燥させる。
[A1−III]続いて、基板2にソース電極3とドレイン電極4のパターンを形成する。これは、図2(C)に示すように、基板2の表面に設けられた界面活性剤21の一部を除去する。すなわち、界面活性剤21を電極を形成すべき領域を残すようにパターニングする。
本例では、基板2の表面に真空紫外線(VUV;vacuum ultraviolet radiation)22を照射する。詳しくは、光源24と基板2の間にフォトマスク26を配置し、フォトマスク26を介して真空紫外線22を基板2に照射する。真空紫外線22は、フォトマスク26のパターン29によって遮蔽され、それ以外の領域を透過する。真空紫外線22が照射されると、基板2の界面活性剤21が分解される。あるいは、本例のように有機材料基板を用いる例では、基板2の最表面層が分解され界面活性剤21も基板2上から除去される。真空紫外線22は界面活性剤21や基板2の原子間結合を断ち切ることによって上述するような分解が起きる。
ここで、本例において、界面活性剤21が残された領域(未照射部27)は金属層(電極)が形成される領域であり、所定のパターン形状をなしている。真空紫外線22が照射され界面活性剤21が除去された領域(被照射部28)は、電極領域の反転形状をなす。
真空紫外線22の波長は100nm〜200nm(より望ましくは100nm〜180nm)である。真空紫外線22は、有機材料の原子間結合を分解可能なエネルギー(波長)を有する。真空紫外線22は、少なくともC=C結合を分解可能なエネルギー(波長)を有することが必要である。界面活性剤21や基板2の原子間結合(C−C、C=C、C−F、C−H、C−Cl、C−N、C−O、N−H、O−H結合のいずれか少なくとも1つ)の全部を分解可能なエネルギー(波長)を有していてもよい。光源24として、Xeガスが封入されたエキシマランプを使用することができる(波長172nm)。ランプを使用すれば、レーザ光生成のための共振器、光学系及びレーザによるスキャン時間が不要となるので、製造プロセスの簡略化を図ることができる。
具体的には、図2(C)に示すように、基板2の配線形成面上にフォトマスク26を配置する。フォトマスク26は、メタルマスクであってもよい。例えば、フォトマスク26として、真空紫外線用高純度石英ガラス(真空紫外放射の透過率80%以上)に、クロムによるパターン29が形成されたものを使用する。図2(C)ではフォトマスク26は基板2の上方に間隔をあけて配置されているが、実際にはフォトマスク26は基板2に接触させて配置する。光源24、フォトマスク26及び基板2は、窒素雰囲気中に配置することが望ましい。窒素雰囲気中であれば、真空紫外線22は減衰することなく、10mm程度の距離まで照射される。基板2自体が持つ弾性力及び反りによって、基板2とフォトマスク26が均一に接触しない場合には、フォトマスク26の外周をホルダによって押さえ、かつ、基板2の裏面をフォトマスク26と同じサイズ分の面積でフォトマスク26側に押し付けてもよい。あるいは、真空ポンプを使って、フォトマスク26と基板2との間のガスを排気することによって、両者を密着させることも有効である。光源24は、可能な限り基板2に接近させる(例えば10mm以下)。光源24としては、例えば、エキシマVUV/03洗浄装置(メーカー名;ウシオ電機株式会社、型番;UER20−172A/B、ランプ仕様;Xeガスを封入した誘電体バリア放電エキシマランプ)を使用する。基板2の材料がポリイミドからなる場合、出力を10mW程度として10分間程度の照射を行う。
上では窒素雰囲気中で真空紫外線22を照射すると説明したが、窒素のみならず、上述の波長域を吸収しない気体であれば雰囲気として利用することができる。例えばArやHeなどの不活性ガスが有効である。また、光源24の周りを真空にすることももちろん有効である。
真空紫外線22の照射後、基板2に対して洗浄(例えば湿式洗浄)を行うことが望ましい。こうして、基板2や界面活性剤21の分解生成物を除去する。洗浄の方式としては、基板2を洗浄液に浸漬させてもよいし、基板2にシャワーを噴射してもよい。洗浄液として、アルカリ溶液(強アルカリ溶液又は弱アルカリ溶液)や純水を使用してもよい。シャワー方式としては、純水シャワー洗浄や高圧ジェット純水洗浄を適用してもよい。洗浄時に超音波振動を加えてもよい。洗浄を行うことによって、未照射部27には界面活性剤21が残り、被照射部28には界面活性剤21が除去されて基板2の表面が露出する。
カチオン性界面活性剤としては、例えば、塩化アルキルアンモニウム、塩化ベンザルコニウム、塩化ベンゼトニウム、ステアリン酸が挙げられ、これらのうちの1種または2種以上を組み合わせて用いることができる。
処理に際する界面活性剤溶液の温度は、0〜70℃程度であるのが好ましく、10〜40℃程度であるのがより好ましい。
また、界面活性剤溶液中での基板2の処理時間は、10〜90秒程度であるのが好ましく、30〜60秒程度であるのがより好ましい。
[A1−IV]次に、基板2の表面に、触媒を吸着させる。図2(D)に示すように、界面活性剤21に残された部分、つまり未照射部27にのみ、触媒(めっき触媒)30を選択的に吸着させる。触媒30は、無電解めっき液において金属層(めっき層)の析出を誘発するものであり、パラジウム(Pd)がもっとも望ましい。Pt、Ni、Cu、Auも同様な触媒作用を有する。図2(D)に示す例では、基板2を、錫−パラジウムを含む触媒液32に浸漬させる。具体的には、基板2をPH1付近の錫−パラジウムコロイド触媒液で室温30秒〜3分浸漬させ、充分に水洗する。錫−パラジウムコロイド粒子は、負の電荷を持ち、界面活性剤21(カチオン系界面活性剤)が残されて正に帯電している未照射部27に選択的に吸着される。被照射部28は基板2の帯電状態、つまり負の帯電を有するため、負の電荷を有する錫−パラジウムコロイド粒子は吸着されない。その後、触媒活性化のために、基板2を酸溶液に浸漬する。こうすることで、錫コロイド粒子を除去して、パラジウムのみを未照射部27に析出させることができる。
酸溶液としては、例えば、HBF4等の酸と、ブドウ糖等の還元剤とを含む溶液や、これに、さらに硫酸を添加した溶液等を用いることができる。
処理に際する触媒を含む溶液の温度は、0〜70℃程度であるのが好ましく、10〜40℃程度であるのがより好ましい。
触媒を含む溶液中での基板2の処理時間は、10秒〜5分程度であるのが好ましく、20秒〜3分程度程度であるのがより好ましい。
一方、処理に際する酸溶液の温度は、0〜70℃程度であるのが好ましく、10〜40℃程度であるのがより好ましい。
酸溶液中での基板2の処理時間は、10秒〜5分程度であるのが好ましく、30秒〜3分程度程度であるのがより好ましい。
このようにして、触媒を付着(吸着)させた基板2を、例えば、純水(超純水)、イオン交換水、蒸留水、RO水等を用いて洗浄する。
[A1−V]図2(E)に示すように露光の済んだ基板2をメッキ液33に浸漬して、触媒30を核としてソース電極3とドレイン電極4(金属層8)を形成させる。触媒30は未照射部27の界面活性剤21上に吸着しているので、金属層8はこの上にのみ選択的に析出してソース電極3とドレイン電極4を形成させる。金属層8は1層から形成してもよいし、複数層から形成してもよい。金属層の材料は限定されないが、例えば、Ni、Auのように先に説明した単独の金属の他にも、Ni+Au、Cu、Ni+Cu、Ni+Au+Cuのように合金であってもよい。
図2(E)に示す例では、硫酸ニッケル六水和物が主体のメッキ液33(温度80℃)に基板2を15秒〜3分程度浸漬し、20nm〜200nm程度の厚みのニッケル層を形成する。あるいは、塩化ニッケル六水和物が主体のめっき液(温度60℃)を用いてニッケル層を形成してもよい。
ここで、無電解メッキに用いるメッキ液33としては、金属層8(ソース電極3およびドレイン電極4)を形成するための金属の金属塩と、還元剤とを含み、アルカリ金属イオンを実質的に含まないものを用いるのが好ましい。
すなわち、メッキ液33は、少なくとも金属塩および還元剤を溶媒に溶解して調製するが、その組成物として、アルカリ金属を構成元素として含まないものを用いるのが好ましい。
これにより、形成される金属層8にアルカリ金属イオンが混入するのが防止される。その結果、後工程で形成される有機半導体層5へアルカリ金属イオンが拡散(混入)することが防止され、有機半導体層5の特性の低下を防止することができる。
金属塩としては、例えば、硫酸塩、硝酸塩等が好適に用いられる。
還元剤としては、例えば、ヒドラジン、次亜隣酸アンモニウム等が挙げられるが、これらの中でも、ヒドラジンおよび次亜隣酸アンモニウムの少なくとも一方を主成分とするものが好ましい。適切なメッキ液温度、メッキ液pHの下で、還元剤としてこれらのものを用いることにより、金属層8の成膜速度が適正なものとなり、ソース電極3およびドレイン電極4において求められる最適な膜厚範囲に、容易に膜厚を制御できるようになる。また、形成される金属層8も、均一な膜厚、かつ、良好な表面性を有する(膜表面モフォロジーが高い)ものとなる。
メッキ液33における金属塩の含有量(溶媒への金属塩の添加量)は、1〜50g/L程度であるのが好ましく、5〜25g/L程度であるのがより好ましい。金属塩の含有量が少な過ぎると、金属層8を形成するのに長時間を要するおそれがある。一方、金属塩の含有量を前記上限値を超えて多くしても、それ以上の効果の増大が期待できない。
また、メッキ液33における還元剤の含有量(溶媒への還元剤の添加量)は、10〜200g/L程度であるのが好ましく、50〜150g/L程度であるのが好ましい。還元剤の含有量が少な過ぎると、還元剤の種類等によっては、金属イオンの効率のよい還元が困難になるおそれがある。一方、還元剤の含有量を前記上限値を超えて多くしても、それ以上の効果の増大が期待できない。
このようなメッキ液33には、さらにpH調整剤(pH緩衝剤)を混合(添加)するのが好ましい。これにより、無電解メッキの進行に伴って、メッキ液33のpHが低下するのを防止または抑制することができ、その結果、成膜速度の低下や、金属層8の組成、性状の変化を効果的に防止することができる。
このpH調整剤としては、各種のものが挙げられるが、アンモニア水、トリメチルアンモニウムハイドライドおよび硫化アンモニウムのうちの少なくとも1種を主成分とするものであることが好ましい。これらのものは、緩衝作用に優れるため、これらのものをpH調整剤として用いることにより、前記効果がより顕著に発揮される。
以上のようなメッキ液33に、触媒を吸着させた状態の基板2を浸漬すると、触媒を核として無電解メッキ反応が促進され、金属層8が形成される。
処理に際するメッキ液33のpHは、5〜12程度であるのが好ましく、6〜10程度であるのが好ましい。
処理に際するメッキ液33の温度は、30〜90℃程度であるのが好ましく、40〜80℃程度であるのがより好ましい。
メッキ液33中での基板2の処理時間は、10秒〜5分程度であるのが好ましく、20秒〜3分程度であるのがより好ましい。
メッキ液33のpH、温度、メッキ液33による処理時間を、それぞれ前記範囲とすることにより、成膜速度が特に適正なものとなり、均一な膜厚の金属層8を高い精度で形成することができる。
なお、作業温度(メッキ液の温度)、作業時間(メッキ時間)、メッキ液の量、メッキ液のpH、メッキ回数(ターン数)等のメッキ条件を設定することにより、形成されるメッキ膜8の厚さを調整することができる。
また、メッキ液33中には、例えば、錯化剤、安定化剤等の添加物を、適宜添加するようにしてもよい。
錯化剤としては、例えば、エチレンジアミン四酢酸、酢酸のようなカルボン酸類、酒石酸、クエン酸のようなオキシカルボン酸類、グリシンのようなアミノカルボン酸類、トリエタノールアミンのようなアミン類、グリセリン、ソルビトールのような多価アルコール類が挙げられる。
安定化剤としては、例えば、2,2‘−ビピリジル、シアン化合物、フェロシアン化合物、フェナントロリン、チオ尿素、メルカプトベンゾチアゾール、チオグリコール酸が挙げられる。
このようにして、金属層8が形成された基板2を、例えば、純水(超純水)、イオン交換水、蒸留水、RO水等を用いて洗浄する。
本例によれば、界面活性剤21を真空紫外放射22の照射によってパターニングし、触媒30を界面活性剤21上に吸着させる。これによって、ソース電極3とドレイン電極4の形状に金属層8を析出させることができる。そのため、例えばレジスト層などでマスクを形成する必要もなく、簡単かつ短時間の製造プロセスで、材料の無駄を少なくし、低コストかつ高精度に配線を形成することができる。
[A2]有機物除去工程
次に、ソース電極3およびドレイン電極4が形成された基板2を、例えば、水(純水等)、有機溶媒等を単独または適宜組み合わせて洗浄する。
その後、図3(A)に示すように、基板2の有機半導体層5を形成する面側に存在する有機物を除去する。これにより、後工程で形成される有機半導体層5と、ソース電極3およびドレイン電極4間の界面のキャリアに対する障壁が除去され、薄膜トランジスタ1の特性の向上を図ることができる。
この有機物の除去する方法(除去方法)としては、例えば、プラズマ処理、オゾン水での処理、酸・アルカリによるエッチング、機械的な表面層除去、UV(特にディープUV)照射等が挙げられ、これらのうちの1種または2種以上を組み合わせて用いることができる。これらの中でも、有機物の除去方法としては、プラズマ処理が好ましい。プラズマ処理によれば、短時間で確実に有機物の除去を行うことができる。
プラズマ処理を行う場合、減圧手段およびプラズマ発生手段を有するチャンバー内に基板2を搬入し、減圧状態となされたチャンバー内でプラズマ36を発生させることにより処理を行ってもよく、プラズマの噴出口を有するヘッドを使用し、基板表面に向けてプラズマを噴出させることで処理を行ってもよい。
後者の方法によれば、大気圧下でプラズマ処理(大気圧プラズマ処理)を行うことができるため、チャンバーや減圧手段等の使用を不要にでき、製造コストの低減および製造時間の短縮を図ることができ有利である。
大気圧プラズマ処理を用いる場合、その条件は、例えば、ガス流量が10〜300sccm程度、RFパワーが0.01〜0.1W/cm2程度で行われる。
プラズマ発生に用いるガスとしては、特に限定されないが、酸素、窒素、アルゴン、ヘリウム、フッ化炭素の少なくとも1種を主成分とするものを用いるのが好ましい。アルゴンまたはヘリウムを主成分に混合することによって、比較的真空度の低い雰囲気下または大気圧下でプラズマを発生することができるので、装置の簡易化を図ることができる。
なお、本工程[A2]は、必要に応じて、省略することもできる。
[A3]有機半導体層形成工程(第2の工程)
次に、図3(B)に示すように、ソース電極3およびドレイン電極4が形成された基板2上に、ソース電極3およびドレイン電極4を覆うように、有機半導体層5を塗布法を用いて形成する。
このとき、ソース電極3とドレイン電極4との間(ゲート電極7に対応する領域)には、チャネル領域51が形成される。
具体的には、有機半導体層5は、有機高分子材料またはその前駆体を含む溶液を、塗布法を用いて、基板2上にソース電極3およびドレイン電極4を覆うように塗布(供給)した後、必要に応じて、この塗膜に対して後処理(例えば加熱、赤外線の照射、超音波の付与等)を施すことにより形成することができる。
ここで、塗布法としては、例えば、スピンコート法、キャスティング法、マイクログラビアコート法、グラビアコート法、バーコート法、ロールコート法、ワイヤーバーコート法、ディップコート法、スプレーコート法、スクリーン印刷法、フレキソ印刷法、オフセット印刷法、インクジェット法、マイクロコンタクトプリンティング法等が挙げられ、これらのうちの1種または2種以上を組み合わせて用いることができる。
なお、有機半導体層5の形成領域は、図示の構成に限定されず、有機半導体層5は、ソース電極3とドレイン電極4との間の領域(チャネル領域51)にのみ形成してもよい。これにより、同一基板上に、複数の薄膜トランジスタ1(素子)を並設する場合に、各素子の有機半導体層5を独立して形成することにより、リーク電流、各素子間のクロストークを抑えることができる。また、有機半導体材料の使用量を削減することができ、製造コストの削減を図ることもできる。チャネル領域51にのみ有機半導体層5を形成する際、インクジェット法は非接触で行なえる点で特に適している。また、必要な解像度も5〜100μmで、インクジェット法の解像度に適合している。
有機半導体材料を溶かすこの場合、溶媒には、例えば、硝酸、硫酸、アンモニア、過酸化水素、水、二硫化炭素、四塩化炭素、エチレンカーボネイト等の無機溶媒や、メチルエチルケトン(MEK)、アセトン、ジエチルケトン、メチルイソブチルケトン(MIBK)、メチルイソプロピルケトン(MIPK)、シクロヘキサノン等のケトン系溶媒、メタノール、エタノール、イソプロパノール、エチレングリコール、ジエチレングリコール(DEG)、グリセリン等のアルコール系溶媒、ジエチルエーテル、ジイソプロピルエーテル、1,2−ジメトキシエタン(DME)、1,4−ジオキサン、テトラヒドロフラン(THF)、テトラヒドロピラン(THP)、アニソール、ジエチレングリコールジメチルエーテル(ジグリム)、ジエチレングリコールエチルエーテル(カルビトール)等のエーテル系溶媒、メチルセロソルブ、エチルセロソルブ、フェニルセロソルブ等のセロソルブ系溶媒、ヘキサン、ペンタン、ヘプタン、シクロヘキサン等の脂肪族炭化水素系溶媒、トルエン、キシレン、ベンゼン等の芳香族炭化水素系溶媒、ピリジン、ピラジン、フラン、ピロール、チオフェン、メチルピロリドン等の芳香族複素環化合物系溶媒、N,N−ジメチルホルムアミド(DMF)、N,N−ジメチルアセトアミド(DMA)等のアミド系溶媒、ジクロロメタン、クロロホルム、1,2−ジクロロエタン等のハロゲン化合物系溶媒、酢酸エチル、酢酸メチル、ギ酸エチル等のエステル系溶媒、ジメチルスルホキシド(DMSO)、スルホラン等の硫黄化合物系溶媒、アセトニトリル、プロピオニトリル、アクリロニトリル等のニトリル系溶媒、ギ酸、酢酸、トリクロロ酢酸、トリフルオロ酢酸等の有機酸系溶媒のような各種有機溶媒、または、これらを含む混合溶媒等が挙げられる。
有機半導体材料は、芳香族炭化水素基、複素環基などの共役系を含むため、一般的に芳香族炭化水素系溶媒に溶けやすい。トルエン、キシレン、トリメチルベンゼン、テトラメチルベンゼン、シクロヘキシルベンゼンなどが特に適する溶媒である。
[A4]ゲート絶縁層形成工程(第3の工程)
次に、図3(C)に示すように、有機半導体層5上に、ゲート絶縁層6を塗布法を用いて形成する。
具体的には、ゲート絶縁層6は、絶縁材料またはその前駆体を含む溶液を、塗布法を用いて、有機半導体層5上に塗布(供給)した後、必要に応じて、この塗膜に対して後処理(例えば加熱、赤外線の照射、超音波の付与等)を施すことにより形成することができる。
また、塗布法には、前記と同様の方法を用いることができる。有機半導体層5が可溶な有機半導体材料で構成されている場合には、絶縁材料用の溶媒が、有機半導体層5を膨潤させたり、溶解しないものを選択する必要がある。先に述べた通り、有機半導体材料は芳香族炭化水素系溶媒に溶けやすいので、絶縁材料を塗布する際には、これを避けることがより望ましい。つまり、水系溶媒、アルコール系溶媒、ケトン系溶媒、エーテル系溶媒、エステル系溶媒、脂肪族炭化水素系溶媒、フッ素系溶媒を用いることが望ましい。
[A5]ゲート電極形成工程(第4の工程)
次に、図3(D)に示すように、ゲート絶縁層6上に、ゲート電極7を塗布法を用いて形成する。ゲート電極7はチャネル領域51を覆うように形成される。
具体的には、ゲート電極7は、導電性材料(電極材料)またはその前駆体を含む溶液を、塗布法を用いて、ゲート絶縁層6上に塗布(供給)した後、必要に応じて、この塗膜に対して後処理(例えば加熱、赤外線の照射、超音波の付与等)を施すことにより形成することができる。
また、塗布法には、前記と同様の方法を用いることができるが、特に、インクジェット法を用いるのが好ましい。インクジェット法によれば、所定形状のゲート電極7を、容易かつ確実に形成することができる。
以下、ゲート電極7をインクジェット法を用いて形成する方法について説明する。
インクジェット法では、導電性材料またはその前駆体を含む溶液(以下、「インク」と言う。)を、液滴吐出ヘッドのノズルから液滴を吐出してパターニングする。
ここで、インクの粘度(常温)は、特に限定されないが、通常、1〜20cps程度であるのが好ましく、3〜10cps程度であるのがより好ましい。インクの粘度をかかる範囲とすることにより、ノズルからの液滴の吐出をより安定的に行うことができる。
また、インクの1滴の量(平均)も、特に限定されないが、通常、0.1〜40pL程度であるのが好ましく、1〜30pL程度であるのがより好ましい。液滴の1滴の量(平均)をかかる範囲とすることにより、より精密な形状を形成することができる。
インクには、例えば、次の<A>〜<D>ようなものが用いられる。
<A>ゲート電極7を有機高分子材料で構成する場合、インクとしては、有機高分子材料を溶解した溶液が用いられる。
この場合、溶媒には、例えば、硝酸、硫酸、アンモニア、過酸化水素、水、二硫化炭素、四塩化炭素、エチレンカーボネイト等の無機溶媒や、メチルエチルケトン(MEK)、アセトン、ジエチルケトン、メチルイソブチルケトン(MIBK)、メチルイソプロピルケトン(MIPK)、シクロヘキサノン等のケトン系溶媒、メタノール、エタノール、イソプロパノール、エチレングリコール、ジエチレングリコール(DEG)、グリセリン等のアルコール系溶媒、ジエチルエーテル、ジイソプロピルエーテル、1,2−ジメトキシエタン(DME)、1,4−ジオキサン、テトラヒドロフラン(THF)、テトラヒドロピラン(THP)、アニソール、ジエチレングリコールジメチルエーテル(ジグリム)、ジエチレングリコールエチルエーテル(カルビトール)等のエーテル系溶媒、メチルセロソルブ、エチルセロソルブ、フェニルセロソルブ等のセロソルブ系溶媒、ヘキサン、ペンタン、ヘプタン、シクロヘキサン等の脂肪族炭化水素系溶媒、トルエン、キシレン、ベンゼン等の芳香族炭化水素系溶媒、ピリジン、ピラジン、フラン、ピロール、チオフェン、メチルピロリドン等の芳香族複素環化合物系溶媒、N,N−ジメチルホルムアミド(DMF)、N,N−ジメチルアセトアミド(DMA)等のアミド系溶媒、ジクロロメタン、クロロホルム、1,2−ジクロロエタン等のハロゲン化合物系溶媒、酢酸エチル、酢酸メチル、ギ酸エチル等のエステル系溶媒、ジメチルスルホキシド(DMSO)、スルホラン等の硫黄化合物系溶媒、アセトニトリル、プロピオニトリル、アクリロニトリル等のニトリル系溶媒、ギ酸、酢酸、トリクロロ酢酸、トリフルオロ酢酸等の有機酸系溶媒のような各種有機溶媒、または、これらを含む混合溶媒等が挙げられる。
<B>ゲート電極7を無機材料で構成する場合、インクとしては、無機材料粒子を含む分散液を用いることができる。金属コロイドもこれに含まれる。Au、Pt、Pd、Ag、Cuなどの金属を分散媒中に分散させた分散液を塗布後、80℃から400℃で加熱して、高い導電性を得ることが可能である。
この場合、インクにおける無機材料粒子の含有量は、特に限定されないが、1〜40wt%程度であるのが好ましく、10〜30wt%程度であるのがより好ましい。
また、用いる無機材料粒子の平均粒径は、特に限定されないが、1〜100nm程度であるのが好ましく、2〜30nm程度であるのがより好ましい。
また、無機材料粒子には、常温での凝集を阻止するための凝集阻止剤(分散剤)で被覆したものを用いるのが好ましい。この凝集阻止剤としては、例えば、アルキルアミンのような窒素原子を含む基を有する化合物、アルカンジオールのような酸素原子を含む基を有する化合物、アルキルチオール、アルカンジチオールのような硫黄原子を含む基を有する化合物等が挙げられる。
この場合、インク中には、所定の処理(例えば、加熱等)により、凝集阻止剤を除去し得る除去剤が添加される。この除去剤としては、例えば、ギ酸、酢酸、プロピオン酸、ブタン酸、ヘキサン酸、オクチル酸のような炭素数1〜10の直鎖状または分岐状の飽和カルボン酸、アクリル酸、メタクリル酸、クロトン酸、ケイ皮酸、安息香酸、ソルビン酸のような不飽和カルボン酸、シュウ酸、マロン酸、セバシン酸、マレイン酸、フマル酸、イタコン酸のような二塩基酸等の各種カルボン酸類、これらのカルボン酸類のカルボキシル基をリン酸基やスルホニル基に置換した各種リン酸類や各種スルホン酸類等の有機酸、または、その有機酸エステル、その他、無水フタル酸、無水トリメリット酸、無水ピロメリット酸、無水ベンゾフェノンテトラカルボン酸、エチレングリコールビス(アンヒドロトリメリテート)、グリセロールトリス(アンヒドロトリメリテート)のような芳香族酸無水物、無水マレイン酸、無水コハク酸、テトラヒドロ無水フタル酸、メチルテトラヒドロ無水フタル酸、無水メチルナジック酸、アルケニル無水コハク酸、ヘキサヒドロ無水フタル酸、メチルヘキサヒドロ無水フタル酸、メチルシクロヘキセンテトラカルボン酸無水物のような環状脂肪族酸無水物、ポリアジピン酸無水物、ポリアゼライン酸無水物、ポリセバシン酸無水物などの脂肪族酸無水物等を挙げることができる。
分散媒には、例えば、テルピネオール、ミネラルスピリット、キシレン、トルエン、エチルベンゼン、メシチレン、ヘキサン、ヘプタン、オクタン、デカン、ドデカン、シクロヘキサン、シクロオクタン、エタノール、イソプロパノール(IPA)、水またはこれらを含む混合液を用いることができる。
また、インク中には、フェノール樹脂、エポキシ樹脂、不飽和ポリエステル樹脂、ビニルエステル樹脂、ジアリルフタレート樹脂、オリゴエステルアクリレート樹脂、キシレン樹脂、ビスマレイミドトリアジン樹脂、フラン樹脂、ユリア樹脂、ポリウレタン樹脂、メラミン樹脂、シリコーン樹脂のような各種熱硬化性樹脂の前駆体を添加(混合)するようにしてもよい。
なお、インクの粘度は、例えば、無機材料粒子の含有量、分散媒の種類や組成、添加物の有無や種類等を適宜設定することにより調整することができる。
<C>ゲート電極7を金属材料で構成する場合、インクとしては、還元されることにより金属材料となる金属酸化物で構成された金属酸化物粒子と、還元剤とを含む分散液を用いることができる。
この場合、インクにおける金属酸化物粒子の含有量は、特に限定されないが、1〜40wt%程度であるのが好ましく、10〜30wt%程度であるのがより好ましい。
また、用いる金属酸化物粒子の平均粒径は、特に限定されないが、100nm以下であるのが好ましく、30nm以下であるのがより好ましい。
また、還元剤としては、例えば、アスコルビン酸、硫化水素、シュウ酸、一酸化炭素等が挙げられる。
分散媒には、例えば、ブチルセロソルブ、ポリエチレングリコール等の低粘度油脂類、2−プロパノール等のアルコール類またはこれらを含む混合液を用いることができる。
なお、インクの粘度は、例えば、金属酸化物粒子の含有量、分散媒の種類や組成等を適宜設定することにより調整することができる。
<D>ゲート電極7を金属酸化物で構成する場合、インクとしては、金属酸化物の前駆体を含む溶液を用いることができる。
用いる金属酸化物の前駆体としては、例えば、金属アルコキシド、酢酸または酢酸誘導体の金属塩のような有機金属化合物、金属塩化物、金属硫化物、金属シアン化物等の無機金属化合物等が挙げられ、これらのうちの1種または2種以上を組み合わせて用いることができる。
インクにおける金属酸化物の前駆体の濃度(含有量)は、特に限定されないが、1〜50wt%程度であるのが好ましく、10〜30wt%程度であるのがより好ましい。
また、溶媒には、例えば、水、エチレングリコール、グリセリン、ジエチレングリコール、トリエタノールアミンのような多価アルコール、メタノール、エタノール、イソプロパノール、ブタノール、アリルアルコール、フルフリルアルコール、エチレングリコールモノアセタートのような単価アルコールまたはこれらを含む混合液を用いることができる。
なお、インクの粘度は、例えば、金属酸化物の前駆体の濃度、溶媒の種類や組成等を適宜設定することにより調整することができる。
以上のような工程を経て、図1に示す薄膜トランジスタ1が得られる。
このような製造方法では、ソース電極3およびドレイン電極4の形成方法として無電解メッキを用い、有機半導体層5、ゲート絶縁層6およびゲート電極7の各層を塗布法を用いて形成するので、真空装置等の大がかりな装置を要せず、簡易な方法により、低コストで薄膜トランジスタ1を製造することができる。
また、ソース電極3およびドレイン電極4の形成方法として無電解メッキを用いることにより、これらを高い寸法精度で形成することができ、薄膜トランジスタ1は、特性(スイッチング特性)に優れたものとなる。
また、この無電界メッキに用いるメッキ液33に、アルカリ金属イオンが実質的に含まないものを用いることにより、ソース電極3およびドレイン電極4へのアルカリ金属イオンの混入が防止され、有機半導体層5へのアルカリ金属イオンの拡散が防止される。これにより、有機半導体層5の特性の低下が防止され、その結果、スイッチング素子としての特性に優れる薄膜トランジスタ1を製造することができる。
また、前記工程[A2]の有機物除去工程を設けることにより、薄膜トランジスタ1の特性がより向上する。
さらに、前記工程[A2]における有機物の除去方法として、大気圧プラズマ処理を用い、前記工程[A1]におけるメッキ膜8の除去方法として、ウェットエッチングを用いることにより、薄膜トランジスタ1の製造工程の全てを、大気圧下で行うことが可能となり、製造コストの削減および製造時間の短縮を図ることができる。
<<第2製造方法>>
図4は、図1に示す薄膜トランジスタ1の第2製造方法(本発明の薄膜トランジスタの製造方法の第2の例)を示す図である。本例では、上述した「第1製造方法」の一部、[A1]ソース電極およびドレイン電極形成工程中の界面活性剤21のパターニング[A1−III]と触媒30の吸着工程[A1−IV]とを、以下に示す[B1−III]と[B1−IV]とにそれぞれ変更した内容を説明する。[A1−III]と[A1−IV]との記述の一部を、以下に示す[B1−III]と[B1−IV]とにそれぞれ置き換える以外は、実質的に同一である。
基板2は既に帯電制御剤(界面活性剤)の吸着が済んでいる。
[B1−III]先に説明した[A1−III]における露光プロセスと本質的な違いはなく、同様に光を照射して、界面活性剤21を部分的に除去する。光源24から放出された真空紫外線22をフォトマスク26aを通して、基板2上の界面活性剤21に照射する。フォトマスク26aの遮光パターン29aが真空紫外線22を遮光するので、被照射部28aでは界面活性剤21が分解されるが、未照射部27aでは界面活性剤21が残される。このように、界面活性剤21のパターニングが行われる点では、先に説明した[A1−III]と本製造方法とは変わりはない。異なるのは、[A1]では未照射部27に金属層8が析出して、これらがソース電極3、ドレイン電極4になったのに対して、本製造方法では、界面活性剤がない被照射部28aに金属層8が形成される。そのため、ソース電極3やドレイン電極4(金属層8)が被照射部28aとなるようフォトマスク26のパターンは形成されている。つまりフォトマスク26a上、ソース電極3やドレイン電極4に対応する領域は真空紫外線22が透過するように遮光パターン29aが作製されていて、その領域の界面活性剤21は分解されて基板2上から除去される。
[B1−IV]真空紫外線22の照射済みの基板2を図4(B)に示す触媒前処理液41に浸漬して、次いで図4(C)に示す触媒液42に浸漬する。触媒前処理液41としては塩化スズ(II)水溶液または塩化スズ(II)分散液が好適である。また、触媒液42としてはパラジウム塩水溶液、例えば、塩化パラジウム水溶液が好適である。このような手順により、負に帯電した被照射部28に触媒30を形成することができる。
触媒前処理液41中では、塩化スズ(II)水溶液中で塩化スズは正に帯電しているため、基板の負に帯電した領域、ここでは被照射部28aに吸着される。そして、触媒液42中では、塩化パラジウムをガラスに吸着した塩化スズにより還元し(Sn2+→Sn4+に変化)、パラジウムがガラス面に形成される。
こうして被照射部28aに触媒30aを選択的に吸着させた基板2をメッキ液33に浸漬すると被照射部28aに金属層8が析出することによって、ソース電極3とドレイン電極4とが形成される。さらに、半導体層5、ゲート絶縁層6、ゲート電極7が形成され薄膜トランジスタ1が完成する。
<<薄膜トランジスタの第2構成>>
次に、本発明の薄膜トランジスタの第2構成について説明する。
図5は、第2構成の薄膜トランジスタを示す図であり、(A)は縦断面図、(B)は平面図である。なお、以下の説明では、便宜的に図5(A)中の上側を上、下側を下と言う。
以下、薄膜トランジスタの第2構成およびその製造方法について説明するが、それぞれ、前記第1構成との相違点、第1および第2製造方法との相違点を中心に説明し、同様の事項については、その説明を省略する。
図1の構成が、ゲート電極7がソース電極3やドレイン電極4より上に位置するトップゲート構造であるのに対して、本実施形態の薄膜トランジスタ1aの構造は図5に示すように、ゲート電極7aがソース電極3aやドレイン電極4aより下に位置するボトムゲート構造である。従って、ゲート電極7aは、実質的に基板2a上に形成されている。ここで実質的というのは、本来の材料としての基板だけでなく、封止層やバッファ層など基板の一部とみなして、この上にゲート電極7aが形成されるという意味である。ゲート電極7aの上には、ゲート絶縁層6aが積層される。ゲート絶縁層6aは少なくともゲート電極7aとその他の電極3a、4a間を電気的に絶縁するように設けられる。パターニングされた薄膜であっても、連続膜であってもよい。ゲート絶縁層6aの上に、ソース電極3aとドレイン電極4aとがチャネル長Lだけの間隙をおいて形成されている。チャネル部はゲート電極7aと重なるよう配置される。そして少なくともチャネル部を覆うように有機半導体層5を形成する。
<<第3製造方法>>
図6には薄膜トランジスタの第2構成、ボトムゲート構造の作製工程を示した。
[C1]ゲート電極形成工程
図6(A)に示すように、メッキ液33a中でゲート電極を形成するために、以下に示す工程を実行する。
[C1−I]基板を純水、アルカリ溶液、酸溶液で洗浄して表面の有機物による汚れを除去するだけではなく、均一に負に帯電させる。
[C1−II]帯電制御剤として界面活性剤を基板表面に吸着させる。
[C1−III]界面活性剤を吸着させた基板とフォトマスクとを、密着させて、あるいは、基板から近傍に配置してから、真空紫外線を照射する。フォトマスクにはゲート電極に対応したパターンが形成されていて、このパターンに対応して、未照射部と被照射部とが得られる。
[C1−IV]触媒液に浸漬して、触媒を基板上の未照射部か被照射部かのいずれか一方に吸着させる。どちらに触媒が吸着するかは、既に説明したように、未照射部か被照射部のそれぞれの帯電の極性と、触媒または触媒前処理剤の帯電粒子の極性とに依存する。
[C1−V]図6(A)に示すように、触媒30aの吸着した基板2aをメッキ液33aに浸漬することによって、ゲート電極7aを形成する。
上記各工程間には、必要に応じて、純水などによる洗浄工程を行う。
[C2]ゲート絶縁層形成工程
図6(B)に示すように、ゲート電極7a上にゲート絶縁層6aを形成する。既に説明した方法によって、ゲート絶縁層6aを形成する。溶液あるいは液体材料を塗布してゲート絶縁層5aを形成する塗布法が特に有効で、スピンコート法、インクジェット法がこれに相当する。図6(B)にはスピンコート法で、基板2a上に均一にゲート絶縁層6aを形成した状態を示す。
[C3]ソース電極とドレイン電極の形成工程
図6(C)に示すように、メッキ液33a中でソース電極3aとドレイン電極4aを形成するために、以下に示す工程を実行する。
[C3−I]基板を純水、アルカリ溶液、酸溶液で洗浄して表面の有機物による汚れを除去するだけではなく、均一に負に帯電させる。酸素を含んだガス中で生成するプラズマによる処理も、同様に有効である。
[C3−II]水溶液中に浸漬して帯電制御剤として界面活性剤を基板表面に吸着させる。
[C3−III]界面活性剤を吸着させた基板とフォトマスクとを、密着させて、あるいは、基板から近傍に配置してから、真空紫外線を照射する。フォトマスクにはソース電極とドレイン電極に対応したパターンが形成されていて、このパターンに対応して、未照射部と被照射部とが得られる。フォトマスク上のソース電極とドレイン電極に対応したパターンは、基板上に既に形成されているゲート電極に対して位置合わせされる必要がある。つまり、ゲート電極上に、ソース電極とドレイン電極との間隙(チャネル部)が重なるようにフォトマスクは位置合わせされる。
[C3−IV]触媒液に浸漬して、触媒を基板上の未照射部か被照射部かのいずれか一方に吸着させる。どちらに触媒が吸着するかは、既に説明したように、未照射部か被照射部のそれぞれの帯電の極性と、触媒または触媒前処理剤の帯電粒子の極性とに依存する。
[C3−V]図6(C)に示すように、触媒30aの吸着した基板2aをメッキ液33aに浸漬することによって、ソース電極3aとドレイン電極4aを形成する。
上記各工程間には、必要に応じて、純水などによる洗浄工程を行う。
[C4]有機物除去工程
ソース電極3aとドレイン電極4aの表面に付着した有機物を除去するために、酸素を含んだガス中で生成されるプラズマ中に基板2aを晒す。有機物は酸素と反応して炭酸ガスや水として電極表面から除去される。界面活性剤水溶液や有機溶剤による洗浄も有効であり、組み合わせることも可能である。
[C5]有機半導体層形成工程
図6(D)に示すように、ゲート絶縁層6aとソース電極3aとドレイン電極4a上に有機半導体層5aを形成する。蒸着法でも可能であるが、有機半導体の溶液、あるいは前駆体の溶液を塗布して有機半導体層5aを形成する塗布法がより好適である。スピンコート法では最も高い生産性が得られる。その場合複数の薄膜トランジスタの間の領域にも半導体層が形成される。素子分離することがより望ましい用途では、この間の領域の有機半導体は除去される必要がある。インクジェット法を使えば容易に、個々のトランジスタに独立した有機半導体層5aが形成できるため、もっとも適した方法である。
<電気光学装置>
次に、前述したような薄膜トランジスタ1、1aを備える電気光学装置について、電気泳動表示装置を一例に説明する。
図7は、本発明の薄膜トランジスタを電気泳動表示装置に適用した場合の実施形態を示す縦断面図、図8は、図7に示す電気泳動表示装置が備えるアクティブマトリクス方式の回路の構成を示すブロック図である。
図7に示す電気泳動表示装置200は、基板500上に設けられたアクティブマトリクス方式の回路(図示せず)と、このアクティブマトリクス方式の回路に電気的に接続された電気泳動表示部400とで構成されている。
図8に示すように、アクティブマトリクス方式の回路300は、互いに直交する複数のデータ線310と、複数の走査線320と、これらのデータ線310と走査線320との各交点付近に設けられた薄膜トランジスタ1、1aとを有している。
そして、薄膜トランジスタ1、1aが有するゲート電極は走査線320に、ソース電極はデータ線310に、ドレイン電極は後述する画素電極(個別電極)410に、それぞれ接続されている。
図7に示すように、電気泳動表示部400は、基板500上に、順次積層された、画素電極410と、マイクロカプセル425と、透明電極(共通電極)430および透明基板440とを有している。
そして、マイクロカプセル425がバインダ材450により、画素電極41と透明電極430との間に固定されている。
画素電極410は、マトリクス状に、すなわち、縦横に規則正しく配列するように分割されている。
各カプセル425内には、それぞれ、特性の異なる複数種の電気泳動粒子、本実施形態では、電荷および色(色相)の異なる2種の電気泳動粒子421、422を含む電気泳動分散液420が封入されている。
このような電気泳動表示装置を図8を使って説明すると、1本あるいは複数本の走査線320に選択信号(選択電圧)を供給すると、この選択信号(選択電圧)が供給された走査線320に接続されている薄膜トランジスタ1、1aがONとなる。
これにより、かかる薄膜トランジスタ1、1aに接続されているデータ線310と画素電極410とは、実質的に導通する。このとき、データ線310に所望のデータ(電圧)を供給した状態であれば、このデータ(電圧)は画素電極410に供給される。
これにより、画素電極410と透明電極430との間に電界が生じ、この電界の方向、強さ、電気泳動粒子421、422の特性等に応じて、電気泳動粒子421、422は、いずれかの電極の方向に向かって電気泳動する。
一方、この状態から、走査線320への選択信号(選択電圧)の供給を停止すると、薄膜トランジスタ1、1aはOFFとなり、かかる薄膜トランジスタ1、1aに接続されているデータ線310と画素電極410とは非導通状態となる。
したがって、走査線320への選択信号の供給および停止、あるいは、データ線310へのデータの供給および停止を適宜組み合わせて行うことにより、電気泳動表示装置200の表示面側(透明基板440側)に、所望の画像(情報)を表示させることができる。
特に、本実施形態の電気泳動表示装置200では、電気泳動粒子421、422の色を異ならせていることにより、多階調の画像を表示することが可能となっている。
また、本実施形態の電気泳動表示装置200は、アクティブマトリクス方式の回路を有することにより、特定の走査線320に接続された薄膜トランジスタ1、1aを選択的にON/OFFすることができるので、クロストークの問題が生じにくく、また、回路動作の高速化が可能であることから、高い品質の画像(情報)を得ることができる。
また、本実施形態の電気泳動表示装置は、低い駆動電圧で作動するため、省電力化が可能である。
なお、本発明の薄膜トランジスタは、このような電気泳動表示装置への適用に限定されるものではなく、各種電気光学装置、例えば、液晶表示装置、有機または無機EL表示装置、プラズマディスプレイ装置、電子放出素子を用いた装置等に適用することもできる。
<電子機器>
このような電気泳動表示装置は、各種電子機器に組み込むことができる。以下、電気泳動表示装置を備える本発明の電子機器について説明する。
<<電子ペーパー>>
まず、本発明の電気泳動表示装置を電子ペーパーに適用した場合の実施形態について説明する。
図9は、本発明の電気泳動表示装置を電子ペーパーに適用した場合の実施形態を示す斜視図である。
この図に示す電子ペーパー600は、紙と同様の質感および柔軟性を有するリライタブルシートで構成される本体601と、表示ユニット602とを備えている。
このような電子ペーパー600では、表示ユニット602が、前述したような電気泳動表示装置で構成されている。
<<ディスプレイ>>
次に、本発明の電気泳動表示装置をディスプレイに適用した場合の実施形態について説明する。
図10は、本発明の電気泳動表示装置をディスプレイに適用した場合の実施形態を示す図であり、(a)は断面図、(b)は平面図である。
この図に示すディスプレイ800は、本体部801と、この本体部801に対して着脱自在に設けられた電子ペーパー600とを備えている。なお、この電子ペーパー600は、前述したような構成、すなわち、図9に示す構成と同様のものである。
本体部801は、その側部(図中、右側)に電子ペーパー600を挿入可能な挿入口805が形成され、また、内部に二組の搬送ローラ対802a、802bが設けられている。電子ペーパー600を、挿入口805を介して本体部801内に挿入すると、電子ペーパー600は、搬送ローラ対802a、802bにより挟持された状態で本体部801に設置される。
また、本体部801の表示面側(下図(b)中、紙面手前側)には、矩形状の孔部803が形成され、この孔部803には、透明ガラス板804が嵌め込まれている。これにより、本体部801の外部から、本体部801に設置された状態の電子ペーパー600を視認することができる。すなわち、このディスプレイ800では、本体部801に設置された状態の電子ペーパー600を、透明ガラス板804において視認させることで表示面を構成している。
また、電子ペーパー600の挿入方向先端部(図中、左側)には、端子部806が設けられており、本体部801の内部には、電子ペーパー600を本体部801に設置した状態で端子部806が接続されるソケット807が設けられている。このソケット807には、コントローラー808と操作部809とが電気的に接続されている。
このようなディスプレイ800では、電子ペーパー600は、本体部801に着脱自在に設置されており、本体部801から取り外した状態で携帯して使用することもできる。
また、このようなディスプレイ800では、電子ペーパー600が、前述したような電気泳動表示装置で構成されている。
なお、本発明の薄膜トランジスタを備えた電気光学装置は、以上のようなものへの適用に限定されず、各種電子機器、例えば、テレビ、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、電子新聞、ワードプロセッサ、パーソナルコンピュータ、ワークステーション、テレビ電話、POS端末、タッチパネルを備えた機器等を挙げることができ、これらの各種電子機器の表示部に、本発明の薄膜トランジスタを備えた電気光学装置を適用することが可能である。
以上、本発明の薄膜トランジスタの製造方法、薄膜トランジスタ、薄膜トランジスタ回路、電気光学装置および電子機器について説明したが、本発明は、これらに限定されるものではない。
例えば、前記実施形態では、薄膜トランジスタについて、トップゲート構造のものを代表に説明したが、本発明は、ボトムゲート構造の薄膜トランジスタに適用することもできる。この場合、ゲート電極が無電解メッキを用いて形成される。
また、本発明の薄膜トランジスタの製造方法は、前述したような工程に、必要に応じて、1または2以上の任意の目的の工程を追加することもできる。
また、本発明の薄膜トランジスタ、電気光学装置および電子機器の各部の構成は、同様の機能を発揮し得る任意のものと置換することができ、あるいは、任意の構成のものを付加することもできる。
次に、本発明の具体的実施例について説明する。
以下では、特に断らない限り、水として純水を用いた。
まず、平均厚さ0.7mmのガラス基板を用意し、アンモニウム水を用いて洗浄したのち水洗した。
次に、塩化ジステアリルジメチルアンモニウム(カチオン性界面活性剤)の水溶液(25℃)中に、カラス基板を60秒間浸漬した。これにより、カラス基板の表面に塩化ジステアリルジメチルアンモニウムを吸着させた。その後、水を用いてガラス基板を洗浄した。
続いて、ソース電極とドレイン電極に対応する領域にクロム薄膜の形成された、石英製フォトマスクを上記ガラス基板上に置いて、エキシマVUV/03洗浄装置(メーカー名;ウシオ電機株式会社、型番;UER20−172A/B、ランプ仕様;Xeガスを封入した誘電体バリア放電エキシマランプ)を使用して真空紫外線を照射した。なお、ソース電極とドレイン電極間との距離(チャネル長)を10μm、チャネル領域のチャネル長方向と直交する方向の長さ(チャネル幅)を500μmとした。
次に、Sn−Pdコロイド液(25℃)中に、ガラス基板を60秒間浸漬した。これにより、ソース電極とドレイン電極に対応する領域にのみ、ガラス基板の表面にSn−Pdを選択的に吸着させた。その後、水を用いてガラス基板を洗浄した。
次に、HBF4とブドウ糖とを含む水溶液(25℃)中に、ガラス基板を60秒間浸漬した。これにより、ガラス基板の表面からSnを除去して、Pdをガラス基板の表面に露出させた。その後、水を用いてガラス基板を洗浄した。
次に、Niメッキ液(80℃、pH8.5)中に、ガラス基板を60秒間浸漬した。これにより、ガラス基板の表面に、平均厚さ100nmのNiメッキ膜を形成した。
なお、Niメッキ液は、硫酸ニッケル10gと、ヒドラジン(還元剤)100gと、硫化アンモニウム(pH調整剤)5gとを、それぞれ水1Lに溶解して調製した。
次に、レジスト剥離液を用いて、レジスト層を除去した後、ソース電極およびドレイン電極が形成されたガラス基板を、水およびメタノールで、順次洗浄した。
次に、ソース電極およびドレイン電極が形成されたガラス基板に対して、大気圧下で酸素プラズマ処理(大気圧酸素プラズマ処理)を施した。
なお、大気圧プラズマ処理の条件は、RFパワー300W、ガス流量80sccmとした。
次に、ガラス基板上に、F8T2(フルオレン−ビチオフェン共重合体)の1%wt/volトルエン溶液を、スピンコート法(2400rpm)により塗布した後、60℃×10分間で乾燥した。これにより、平均厚さ50nmの有機半導体層を形成した。
次に、有機半導体層上に、ポリメチルメタアクリレート(PMMA)の5%wt/vol酢酸ブチル溶液を、スピンコート法(2400rpm)により塗布した後、60℃×10分間で乾燥した。さらに、ポリビニルフェノールの2%wt/volイソプロピルアルコール溶液を、スピンコート法により(2400rpm)により塗布した後、60℃×10分間で乾燥した。これにより、平均厚さ500nmのゲート絶縁層を形成した。
次に、ゲート絶縁層上の、ソース電極とドレイン電極との間の領域に対応する部分に、銀粒子の水分散液(粘度(常温)5cps)を、インクジェット法(液滴1滴の量20pL)により塗布した後、80℃×10分間で乾燥した後、120℃X60分で焼成した。これにより、平均厚さ100nmのゲート電極を形成した。
以上の工程により、図1に示す薄膜トランジスタを製造して、伝達特性を評価したところ、しきい電圧―4V、キャリア移動度5X10-3cm/Vs、S値1.2V/decの特性を有することが分かった。
実施例1のガラス基板の代わりに、厚さが60ミクロンのポリイミド基板を使って、その他の条件は実施例1と同様にして図1に示す薄膜トランジスタを作製した。以上の工程により、図1に示す薄膜トランジスタを製造して、伝達特性を評価したところ、しきい電圧―2V、キャリア移動度5X10-3cm/Vs、S値0.7V/decの特性を有することが分かった。
ソース電極とドレイン電極に対応する領域以外にクロム薄膜の形成された、石英製フォトマスクをガラス基板上に置いて真空紫外線を照射した。そして、基板を塩化スズ(II)と塩酸との混合水溶液に室温で2分間浸漬した後、塩化パラジウムと塩酸との混合水溶液に40℃3分間浸漬させた。Niメッキ液中にてソース電極とドレイン電極を形成して、その他の条件は実施例1と同様にして図1に示す薄膜トランジスタを作製した。以上の工程により、図1に示す薄膜トランジスタを製造して、伝達特性を評価したところ、しきい電圧―4V、キャリア移動度5X10-3cm/Vs、S値1.5V/decの特性を有することが分かった。
厚さが70ミクロンのポリイミド基板を酸素プラズマ処理を行い、続いて水酸化ナトリウム水溶液で洗浄した後、水洗した。
次に、塩化ジステアリルジメチルアンモニウム(カチオン性界面活性剤)の水溶液(25℃)中に、ポリイミド基板を60秒間浸漬した。これにより、ポリイミド基板の表面に塩化ジステアリルジメチルアンモニウムを吸着させた。その後、水を用いてポリイミド基板を洗浄した。
続いて、ゲート電極に対応する領域にクロム薄膜の形成された、石英製フォトマスクを上記ガラス基板上に置いて、エキシマVUV/03洗浄装置(メーカー名;ウシオ電機株式会社、型番;UER20−172A/B、ランプ仕様;Xeガスを封入した誘電体バリア放電エキシマランプ)を使用して真空紫外線を照射した。
次に、Sn−Pdコロイド液(25℃)中に、ポリイミド基板を60秒間浸漬した。これにより、ゲート電極に対応する領域にのみ、基板の表面にSn−Pdを選択的に吸着させた。その後、水を用いてポリイミド基板を洗浄した。
次に、HBF4とブドウ糖とを含む水溶液(25℃)中に、ポリイミド基板を60秒間浸漬した。これにより、ポリイミド基板の表面からSnを除去して、Pdをポリイミド基板の表面に露出させた。その後、水を用いてポリイミド基板を洗浄した。
次に、Niメッキ液(80℃、pH8.5)中に、ポリイミド基板を60秒間浸漬した。これにより、ポリイミド基板の表面に、平均厚さ100nmのNiメッキ膜を形成した。
なお、Niメッキ液は、硫酸ニッケル10gと、ヒドラジン(還元剤)100gと、硫化アンモニウム(pH調整剤)5gとを、それぞれ水1Lに溶解して調製した。
つづいて、無電解メッキで形成されたゲート電極上に、ポリメチルメタアクリレート(PMMA)の8%wt/vol酢酸ブチル溶液を、スピンコート法(2400rpm)により塗布した後、60℃×10分間で乾燥して、平均厚さ1200nmのゲート絶縁層を形成した。
次に、塩化ジステアリルジメチルアンモニウム(カチオン性界面活性剤)の水溶液(25℃)中に、ポリイミド基板を60秒間浸漬した。これにより、ポリイミド基板の表面に塩化ジステアリルジメチルアンモニウムを吸着させた。その後、水を用いてポリイミド基板を洗浄した。
続いて、ソース電極とドレイン電極に対応する領域にクロム薄膜の形成された、石英製フォトマスクを上記ポリイミド基板上に置いて、エキシマVUV/03洗浄装置を使用して真空紫外線を照射した。なお、ソース電極とドレイン電極間との距離(チャネル長)を10μm、チャネル領域のチャネル長方向と直交する方向の長さ(チャネル幅)を500μmとした。フォトマスクを基板上に配置する際には、チャネル部がゲート電極の真上に来るように位置合わせをした。
以降の工程は、ゲート電極を無電解メッキで形成したのと同様の工程を行って、ソース電極とドレイン電極とを作製した。
最後に、インクジェット法にて、F8T2(フルオレン−ビチオフェン共重合体)のメシチレン溶液(1.4%wt/vol)をチェンネル部に滴下して、有機半導体層を形成した。
以上の工程により、図5に示す薄膜トランジスタを製造して、伝達特性を評価したところ、しきい電圧―5V、キャリア移動度3X10-3cm/Vs、S値1.6V/decの特性を有することが分かった。
本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成(例えば、機能、方法及び結果が同一の構成、あるいは目的及び結果が同一の構成)を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
第1構成の薄膜トランジスタを示す図であり、(A)は縦断面図、(B)は平面図である。 図1に示す薄膜トランジスタの第1製造方法を説明するための図(縦断面図)である。 図1に示す薄膜トランジスタの第1製造方法を説明するための図(縦断面図)である。 図1に示す薄膜トランジスタの第2製造方法を説明するための図(縦断面図)である。 第2構成の薄膜トランジスタを示す図であり、(A)は縦断面図、(B)は平面図である。 図2に示す薄膜トランジスタの第3製造方法を説明するための図(縦断面図)である。 本発明の薄膜トランジスタを電気泳動表示装置に適用した場合の実施形態を示す縦断面図。 図7に示す電気泳動表示装置が備えるアクティブマトリクス方式の回路の構成を示すブロック図。 本発明の電気泳動表示装置を電子ペーパーに適用した場合の実施形態を示す斜視図である。 本発明の電気泳動表示装置をディスプレイに適用した場合の実施形態を示す図である。
符号の説明
1、1a、11‥‥薄膜トランジスタ 2、2a‥‥基板 3、3a‥‥ソース電極 4、4a‥‥ドレイン電極 5、5a‥‥有機半導体層 51、51a‥‥チャネル領域 6、6a‥‥ゲート絶縁層 7、7a‥‥ゲート電極 8、8a‥‥金属層 21‥‥界面活性剤(帯電制御剤) 22‥‥真空紫外線 24‥‥光源 26、26a‥‥フォトマスク 27、27a‥‥未照射部 28、28a‥‥被照射部 29、29a‥‥遮光パターン 30、30a‥‥触媒 32‥‥触媒液 33、33a‥‥メッキ液 36‥‥プラズマ 41‥‥触媒前処理液 42‥‥触媒液 51、51a‥‥チャネル領域 200‥‥電気泳動表示装置 300‥‥アクティブマトリクス方式の回路 310‥‥データ線 320‥‥走査線 400‥‥電気泳動表示部 410‥‥画素電極 425‥‥マイクロカプセル 420‥‥電気泳動分散液 421、422‥‥電気泳動粒子 430‥‥透明電極 440‥‥透明基板 450‥‥バインダ材 500‥‥基板 600‥‥電子ペーパー 601‥‥本体 602‥‥表示ユニット 800‥‥ディスプレイ 801‥‥本体部 802a、802b‥‥搬送ローラ対 803‥‥孔部 804‥‥透明ガラス板 805‥‥挿入口 806‥‥端子部 807‥‥ソケット 808‥‥コントローラー 809‥‥操作部。

Claims (19)

  1. 基板の第一の領域に帯電制御剤を付着させる第一の工程と、
    前記第一の領域の一部に光を照射する第二の工程と、
    帯電した触媒または触媒前駆体を前記光が照射される被照射部または前記第一の領域のどちらか一方に選択的に吸着させる第三の工程と、
    前記触媒または触媒前駆体が吸着された領域に金属塩溶液から金属層を析出させて電極を形成する第四の工程と、
    前記電極上に半導体層を直接、または絶縁体層を介して形成する第五の工程とを備えることを特徴とする薄膜トランジスタの製造方法。
  2. 請求項1に記載の薄膜トランジスタの製造方法において、
    前記帯電制御剤は有機帯電制御剤であり、
    前記第一の工程では、前記有機帯電制御剤を、前記第一の領域に実質的に均一な第一の帯電状態を得るように付着させ、
    前記第二の工程では、前記光を照射することで、光が照射される被照射部の帯電状態を前記第一の帯電状態と異なる状態に変化させることを特徴とする薄膜トランジスタの製造方法。
  3. 請求項1または2に記載の薄膜トランジスタの製造方法において、
    前記第二の工程における前記光は、前記帯電制御剤を分解するように照射されることを特徴とする薄膜トランジスタの製造方法。
  4. 請求項1から3のいずれかに記載の薄膜トランジスタの製造方法において、
    前記光が真空紫外線であることを特徴とする薄膜トランジスタの製造方法。
  5. 請求項1から4のいずれかに記載の薄膜トランジスタの製造方法において、
    前記帯電制御剤が界面活性剤であることを特徴とする薄膜トランジスタの製造方法。
  6. 請求項5に記載の薄膜トランジスタの製造方法において、
    前記界面活性剤がカチオン系界面活性剤であることを特徴とする薄膜トランジスタの製造方法。
  7. 請求項1から6のいずれかに記載の薄膜トランジスタの製造方法において、
    前記触媒あるいは前記触媒前駆体がパラジウムを含むことを特徴とする薄膜トランジスタの製造方法。
  8. 請求項2に記載の薄膜トランジスタの製造方法において、
    前記第一の帯電状態と前記被照射部の帯電状態との相違が、水中のゼータ電位の差として少なくとも10mV以上であることを特徴とする薄膜トランジスタの製造方法。
  9. 請求項1から8のいずれかに記載の薄膜トランジスタの製造方法において、
    前記金属層がPt、Pd、Ni、CuまたはAuの少なくとも一つの金属を含むことを特徴とする薄膜トランジスタの製造方法。
  10. 請求項1から9のいずれかに記載の薄膜トランジスタの製造方法において、
    前記半導体層が有機半導体からなることを特徴とする薄膜トランジスタの製造方法。
  11. 請求項10に記載の薄膜トランジスタの製造方法において、
    前記有機半導体が溶液を塗布して得られることを特徴とする薄膜トランジスタの製造方法。
  12. 請求項11に記載の薄膜トランジスタの製造方法において、
    前記有機半導体が共役性高分子であることを特徴とする薄膜トランジスタの製造方法。
  13. 請求項1から12に記載の薄膜トランジスタの製造方法において、
    前記電極は、ソース電極およびドレイン電極であることを特徴とする薄膜トランジスタの製造方法。
  14. 請求項13に記載の薄膜トランジスタの製造方法において、
    前記ソース電極と前記ドレイン電極との間の領域に重なるように、導電性材料の溶液または分散液を塗布してゲート電極を形成する工程とを備えることを特徴とする薄膜トランジスタの製造方法。
  15. 請求項14に記載の薄膜トランジスタの製造方法において、
    インクジェット塗布法によって、前記導電性材料の溶液または分散液を塗布することを特徴とする薄膜トランジスタの製造方法。
  16. 請求項13に記載の薄膜トランジスタの製造方法において、
    前記第一の工程の前に、ゲート電極を形成する工程及び前記ゲート電極上に絶縁層を形成する工程を備え、
    前記絶縁体層上に前記ソース電極と前記ドレイン電極とを形成することを特徴とする薄膜トランジスタの製造方法。
  17. 電気光学物質を保持する基板を備えた電気光学装置の製造方法において、
    前記基板の第一の領域に帯電制御剤を付着させる第一の工程と、
    前記第一の領域の一部に光を照射する第二の工程と、
    帯電した触媒または触媒前駆体を前記光が照射される被照射部または前記第一の領域のどちらか一方に選択的に吸着させる第三の工程と、
    前記触媒または触媒前駆体が吸着された領域に金属塩溶液から金属層を析出させて電極を形成する第四の工程と、
    前記電極上に半導体層を直接、または絶縁体層を介して形成する第五の工程とを備えることを特徴とする電気光学装置の製造方法。
  18. 請求項1から16のいずれかに記載の薄膜トランジスタの製造方法により製造されたことを特徴とする薄膜トランジスタ。
  19. 請求項18に記載の薄膜トランジスタを備えたことを特徴とする電気光学装置。
JP2004045425A 2004-02-20 2004-02-20 薄膜トランジスタの製造方法 Expired - Fee Related JP4407311B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2004045425A JP4407311B2 (ja) 2004-02-20 2004-02-20 薄膜トランジスタの製造方法
US11/060,726 US7425474B2 (en) 2004-02-20 2005-02-18 Method of manufacturing thin film transistor, method of manufacturing electro-optical device thin film transistor, and electro-optical device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004045425A JP4407311B2 (ja) 2004-02-20 2004-02-20 薄膜トランジスタの製造方法

Publications (2)

Publication Number Publication Date
JP2005236149A true JP2005236149A (ja) 2005-09-02
JP4407311B2 JP4407311B2 (ja) 2010-02-03

Family

ID=34858108

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004045425A Expired - Fee Related JP4407311B2 (ja) 2004-02-20 2004-02-20 薄膜トランジスタの製造方法

Country Status (2)

Country Link
US (1) US7425474B2 (ja)
JP (1) JP4407311B2 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007150031A (ja) * 2005-11-29 2007-06-14 Toppan Printing Co Ltd 薄膜トランジスタ及びその製造方法
JP2007149711A (ja) * 2005-10-29 2007-06-14 Iwate Univ 有機薄膜トランジスタ装置及びその製造方法並びに金属薄膜の形成方法
KR100766318B1 (ko) * 2005-11-29 2007-10-11 엘지.필립스 엘시디 주식회사 유기 반도체 물질을 이용한 박막트랜지스터와 이를 구비한액정표시장치용 어레이 기판 및 그 제조방법
JP2008060117A (ja) * 2006-08-29 2008-03-13 Konica Minolta Holdings Inc 有機薄膜トランジスタ及びその製造方法
JP2009524231A (ja) * 2006-01-18 2009-06-25 キネティック リミテッド 半導体デバイスの製造方法
JP2012527759A (ja) * 2009-05-19 2012-11-08 クロメック リミテッド 半導体素子接点
JP2015207789A (ja) * 2008-11-07 2015-11-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
WO2016158669A1 (ja) * 2015-03-30 2016-10-06 富士フイルム株式会社 パターン状被めっき層の製造方法、導電性積層体の製造方法、タッチパネルセンサー、タッチパネル

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101109623B1 (ko) * 2005-04-07 2012-01-31 엘지디스플레이 주식회사 박막트랜지스터와 그 제조방법.
GB0518613D0 (en) * 2005-09-13 2005-10-19 Eastman Kodak Co Method of forming conductive tracks
KR20070040647A (ko) * 2005-10-12 2007-04-17 삼성에스디아이 주식회사 탄소나노튜브의 길이 균일화 방법 및 이를 이용한전계방출소자의 제조방법
US20100178432A1 (en) * 2006-02-08 2010-07-15 Yoshikazu Kondo Method of Forming Pattern Film, and Pattern Film Forming Apparatus
JP5127155B2 (ja) * 2006-05-12 2013-01-23 株式会社日立製作所 配線および有機トランジスタとその製法
US7736936B2 (en) * 2006-08-29 2010-06-15 Semiconductor Energy Laboratory Co., Ltd. Method of forming display device that includes removing mask to form opening in insulating film
JP2008270416A (ja) * 2007-04-18 2008-11-06 Sanken Electric Co Ltd 物体に粗面を形成する方法
KR101300570B1 (ko) * 2007-05-30 2013-08-27 삼성전자주식회사 전극, 전자 소자, 전계 효과 트랜지스터, 그 제조 방법 및탄소나노튜브 성장 방법
CH705051B1 (fr) * 2007-12-21 2012-12-14 Swatch Group Res & Dev Ltd Dispositif d'affichage à matrice active.
US8093098B2 (en) * 2008-10-06 2012-01-10 The Trustees Of Princeton University Post-processing treatment of conductive polymers to enhance electrical conductivity
CN102187391A (zh) * 2008-10-16 2011-09-14 阿托特希德国有限公司 金属镀敷添加剂,镀敷基材的方法以及由其获得的产品
TW201119110A (en) * 2009-11-18 2011-06-01 Metal Ind Res & Dev Ct Fabrication method of organic thin-film transistors
JP5899220B2 (ja) * 2010-09-29 2016-04-06 ポスコ ロール状の母基板を利用したフレキシブル電子素子の製造方法、フレキシブル電子素子及びフレキシブル基板
JP5854794B2 (ja) * 2011-11-25 2016-02-09 キヤノン株式会社 有機el装置の製造方法
KR20150060794A (ko) * 2012-09-18 2015-06-03 네덜란제 오르가니자티에 포오르 토에게파스트-나투우르베텐샤펠리즈크 온데르조에크 테엔오 전자-광 디바이스 스택
EP3026677B1 (en) * 2013-07-23 2018-04-11 Asahi Kasei Kabushiki Kaisha Copper and/or copper oxide dispersion, and method for electroconductive film using dispersion
TWI619844B (zh) * 2014-02-28 2018-04-01 尼康股份有限公司 配線圖案之製造方法及電晶體之製造方法
TW202325889A (zh) * 2018-01-19 2023-07-01 荷蘭商Asm 智慧財產控股公司 沈積方法
US11259417B2 (en) * 2018-03-14 2022-02-22 Lg Chem, Ltd. Embedded-type transparent electrode substrate and method for manufacturing same
JPWO2021044705A1 (ja) * 2019-09-03 2021-03-11
CN113451384B (zh) * 2021-06-30 2022-06-24 武汉天马微电子有限公司 显示面板及显示装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4749449A (en) * 1987-06-05 1988-06-07 E. I. Du Pont De Nemours And Company Metallization utilizing a catalyst which is removed or deactivated from undesired surface areas
US4984040A (en) * 1989-06-15 1991-01-08 Xerox Corporation High voltage thin film transistor with second gate
JP3378023B2 (ja) 1991-04-18 2003-02-17 ジオ−センターズ・インコーポレイテツド 固体基板に高解像度パターンを形成する方法
JPH0555568A (ja) 1991-08-28 1993-03-05 Asahi Chem Ind Co Ltd 有機薄膜トランジスタ
JP3246189B2 (ja) * 1994-06-28 2002-01-15 株式会社日立製作所 半導体表示装置
JPH08136935A (ja) 1994-11-09 1996-05-31 Hitachi Ltd 液晶表示装置
JPH0978250A (ja) 1995-09-11 1997-03-25 Kao Corp 導電性パターンの形成方法
JPH10310873A (ja) 1997-05-07 1998-11-24 Sony Corp 無電解メッキ方法
JP2001043798A (ja) 1999-07-30 2001-02-16 Sony Corp 蛍光面の形成方法、表示装置及びカラー陰極線管
JP2001135168A (ja) 1999-08-26 2001-05-18 Sharp Corp 金属配線の製造方法
US6197663B1 (en) * 1999-12-07 2001-03-06 Lucent Technologies Inc. Process for fabricating integrated circuit devices having thin film transistors
CA2395004C (en) 1999-12-21 2014-01-28 Plastic Logic Limited Solution processing
EP1243034A1 (en) 1999-12-21 2002-09-25 Plastic Logic Limited Solution processed devices
JP2003149831A (ja) 2001-11-09 2003-05-21 Seiko Epson Corp 単分子層のパターン形成方法、パターン化単分子層を利用した導電膜パターンの形成方法、及び電気光学装置

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007149711A (ja) * 2005-10-29 2007-06-14 Iwate Univ 有機薄膜トランジスタ装置及びその製造方法並びに金属薄膜の形成方法
US9178169B2 (en) 2005-11-29 2015-11-03 Lg Display Co., Ltd. Organic semiconductor thin film transistor and method of fabricating the same
KR100766318B1 (ko) * 2005-11-29 2007-10-11 엘지.필립스 엘시디 주식회사 유기 반도체 물질을 이용한 박막트랜지스터와 이를 구비한액정표시장치용 어레이 기판 및 그 제조방법
JP2007150031A (ja) * 2005-11-29 2007-06-14 Toppan Printing Co Ltd 薄膜トランジスタ及びその製造方法
US9496511B2 (en) 2005-11-29 2016-11-15 Lg Display Co., Ltd. Organic semiconductor thin film transistor and method of fabricating the same
US8716696B2 (en) 2005-11-29 2014-05-06 Lg Display Co., Ltd. Organic semiconductor thin film transistor and method of fabricating the same
JP2009524231A (ja) * 2006-01-18 2009-06-25 キネティック リミテッド 半導体デバイスの製造方法
JP2008060117A (ja) * 2006-08-29 2008-03-13 Konica Minolta Holdings Inc 有機薄膜トランジスタ及びその製造方法
JP2015207789A (ja) * 2008-11-07 2015-11-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2016201568A (ja) * 2008-11-07 2016-12-01 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2012527759A (ja) * 2009-05-19 2012-11-08 クロメック リミテッド 半導体素子接点
WO2016158669A1 (ja) * 2015-03-30 2016-10-06 富士フイルム株式会社 パターン状被めっき層の製造方法、導電性積層体の製造方法、タッチパネルセンサー、タッチパネル
JPWO2016158669A1 (ja) * 2015-03-30 2018-01-18 富士フイルム株式会社 パターン状被めっき層の製造方法、導電性積層体の製造方法、タッチパネルセンサー、タッチパネル

Also Published As

Publication number Publication date
JP4407311B2 (ja) 2010-02-03
US20050186699A1 (en) 2005-08-25
US7425474B2 (en) 2008-09-16

Similar Documents

Publication Publication Date Title
JP4407311B2 (ja) 薄膜トランジスタの製造方法
JP4415653B2 (ja) 薄膜トランジスタの製造方法
JP4100351B2 (ja) 薄膜トランジスタの製造方法
JP4636921B2 (ja) 表示装置の製造方法、表示装置および電子機器
Li et al. Coffee-ring defined short channels for inkjet-printed metal oxide thin-film transistors
US7781760B2 (en) Thin film transistor, electro-optical device, and electronic apparatus
JP2006026522A (ja) 薄膜パターンの形成方法、デバイスおよびその製造方法
JP2005243822A (ja) 薄膜トランジスタの製造方法、薄膜トランジスタ、薄膜トランジスタ回路、電子デバイスおよび電子機器
JP2006259383A (ja) 電子デバイス用基板の製造方法、電子デバイス用基板、電子デバイスおよび電子機器
WO2015012107A1 (ja) トランジスタ
JP2008041889A (ja) 有機トランジスタ及びアクティブマトリックス表示装置
JP2006278984A (ja) 半導体装置、電子機器、半導体装置の製造方法、及び電子機器の製造方法
JP4729855B2 (ja) 薄膜トランジスタ、薄膜トランジスタ回路、電子デバイスおよび電子機器
JP2005251809A (ja) 薄膜トランジスタの製造方法、薄膜トランジスタ、薄膜トランジスタ回路、電子デバイスおよび電子機器
JP5023437B2 (ja) 半導体装置の製造方法、電気光学装置の製造方法、及び電子機器の製造方法
JP2005146400A (ja) 電極形成方法、薄膜トランジスタ、薄膜トランジスタ回路、電子デバイスおよび電子機器
JP2010021247A (ja) 薄膜トランジスタの製造方法及びこれにより製造された電子デバイス
JP2008060115A (ja) 有機薄膜トランジスタの製造方法、及び該製造方法により作製した有機薄膜トランジスタ
JP2008147465A (ja) トランジスタの製造方法、トランジスタ、トランジスタ回路、電子デバイスおよび電子機器
WO2010010609A1 (ja) コンタクトホールの形成方法、及び回路基板
JP2005272935A (ja) 成膜方法、膜、電子部品および電子機器

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070403

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20070403

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080507

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080707

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090210

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090410

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20090416

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090623

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090715

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091020

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091102

R150 Certificate of patent or registration of utility model

Ref document number: 4407311

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121120

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121120

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131120

Year of fee payment: 4

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees