KR20150060794A - 전자-광 디바이스 스택 - Google Patents

전자-광 디바이스 스택 Download PDF

Info

Publication number
KR20150060794A
KR20150060794A KR1020157010068A KR20157010068A KR20150060794A KR 20150060794 A KR20150060794 A KR 20150060794A KR 1020157010068 A KR1020157010068 A KR 1020157010068A KR 20157010068 A KR20157010068 A KR 20157010068A KR 20150060794 A KR20150060794 A KR 20150060794A
Authority
KR
South Korea
Prior art keywords
layer
resist
electron
charge injection
patch
Prior art date
Application number
KR1020157010068A
Other languages
English (en)
Inventor
재스퍼 주스트 미헬스
파울루스 빌헬무스 마리아 블롬
게오르크 토마스 야곱 게츠
Original Assignee
네덜란제 오르가니자티에 포오르 토에게파스트-나투우르베텐샤펠리즈크 온데르조에크 테엔오
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 네덜란제 오르가니자티에 포오르 토에게파스트-나투우르베텐샤펠리즈크 온데르조에크 테엔오 filed Critical 네덜란제 오르가니자티에 포오르 토에게파스트-나투우르베텐샤펠리즈크 온데르조에크 테엔오
Publication of KR20150060794A publication Critical patent/KR20150060794A/ko

Links

Images

Classifications

    • H01L51/5088—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/17—Carrier injection layers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/54—Controlling or regulating the coating process
    • H01L51/0037—
    • H01L51/56—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K30/00—Organic devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K30/00—Organic devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation
    • H10K30/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/11—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/12—Deposition of organic active material using liquid deposition, e.g. spin coating
    • H01L2251/56—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/341—Short-circuit prevention
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K30/00—Organic devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation
    • H10K30/50—Photovoltaic [PV] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/861—Repairing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10—Organic polymers or oligomers
    • H10K85/111—Organic polymers or oligomers comprising aromatic, heteroaromatic, or aryl chains, e.g. polyaniline, polyphenylene or polyphenylene vinylene
    • H10K85/113—Heteroaromatic compounds comprising sulfur or selene, e.g. polythiophene
    • H10K85/1135—Polyethylene dioxythiophene [PEDOT]; Derivatives thereof
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electromagnetism (AREA)
  • Electroluminescent Light Sources (AREA)
  • Photovoltaic Devices (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)

Abstract

본 발명은 전자-광 디바이스 스택(10)을 제조하기 위한 방법을 제공한다. 본 발명에 따른 전자-광 디바이스 스택(10)을 제조하기 위한 방법은, 전하 주입 층(12)과 접촉하는 전자-광 층(13)을 포함하는 다층 구조체를 제공하는 단계 -상기 전하 주입 층(12)은 산성 화합물(12m)을 포함함-; 상기 전자-광 층(13) 상에 레지스트 층(14)을 증착시키는 단계 -상기 레지스트 층(14)은 양이온 교차 결합가능한 레지스트 물질(14m)을 포함함-; 상기 전하 주입 층(12)으로부터의 양성자(12p)에 의해 유도된 교차 결합 반응에 의해 상기 레지스트 물질(14m)을 전자-광 층(13) 내 인접 브리치(12', 13')와 반응시키는 단계 -이에 의해 상기 브리치(12', 13')가 교차 결합된 레지스트 물질(14c)을 포함하는 패치(14p)에 의해 커버됨-; 및 교차 결합되지 않은 레지스트 물질(14m) 부분을 제거하는 단계 -상기 패치(14p)는 남게 되어 상기 전하 주입 층(12) 및 상기 전자-광 층(13)과 패치(14p) 상에 후속하여 증착되는 층 사이에 전기적 절연을 제공함-;를 포함하는 것을 특징으로 한다.

Description

전자-광 디바이스 스택 {ELECTRO-OPTICAL DEVICE STACK}
본 발명은 전자-광 디바이스 스택, 그리고 이를 제조하는 방법 및 시스템에 관한 것이다.
전자-광 디바이스 스택은 전기적 에너지를 광학적 에너지로 및/또는 광학적 에너지를 전기적 에너지로 변환시킬 수 있는 전자-광 층을 포함하는 적층 구조체이다. 통상적인 응용은 LED(Light Emitting Device) 및 PVD(Photo-Voltaic Device)를 포함한다. 전자-광 디바이스 스택 기술분야에서, 특별한 관심은 유기 층의 사용으로 나아가고 있다. 유기 층은 롤-투-롤(roll-to-roll; R2R) 공정에 적합한 유연성 디바이스 스택을 제공할 수 있는 점 등과 같은 장점을 제공한다.
일 실시예에서, OLED(Organic Light Eemitting Diode)는 애노드 층과 캐소드 층 사이에 광 발산 유기 분자들을 포함하는 활성 층(active layer)을 포함한다. 활성 층으로 전압이 인가되면, 활성 층에서 전자와 정공의 (재)결합이 발생되어 광자(photon)를 발산한다. 고효율 디바이스를 생성하기 위하여, 디바이스 스택은 발산 층으로 정공 및/또는 전자의 주입을 용이하게 하는 전하 주입 층과 같은 부가적인 층을 포함할 수 있다. 전하 주입 층은, 예컨대 전자의 일함수(work-function)와 전자-광 층의 일함수 사이의 일함수를 갖는 물질로 형성될 수 있다. 통상적인 전하(정공) 주입 층은 PEDOT:PSS 등과 같은 산성 화합물을 포함할 수 있다.
본 발명자는 전자-광 디바이스의 효율 및/또는 수명이 전자-광 층을 통한 누설 전류로 인하여 악화되는 것을 발견하였다. 누설 전류는 광 발산을 일으키지 않는다는 점에서 낭비되는 전류이다. 누설 전류의 한 원인은 전하 주입 층과 캐소드 층의 근접 및/또는 접촉일 수 있다. 이는 활성 층 내 브리치(breaches)에서 일어날 수 있으며, 여기서 활성 층은 존재하지 않거나 및/또는 활성 층은 전하 주입 층과 캐소드 층 사이에 덴쳐(dentures) 또는 얇은 영역이 될 수 있다. 브리치는 예컨대 전하 주입 층 상의 활성 층에 의한 불충분한 습윤(wetting) (범위)에 기인하거나 및/또는 활성 층을 통해 캐소드 층으로 부분적으로 또는 완전히 삽입될 수 있는 전하 주입 층 내에서의 응집(aggregates) (범프(bumps)) 형성에 기인한다.
활성 층의 두께를 증가시킴으로써 부분적인 해결책이 될 수 있다. 그러나, 이는 디바이스의 구동 전압을 증가시키고 및/또는 전력 효율을 감소시킬 수 있다.
따라서, 보다 높은 성능을 갖는 전자-광 디바이스 스택이 요구된다. 특히, 이러한 디바이스 스택을 용이하게 생산할 수 있는 방법 및 시스템이 요구된다.
본 발명의 제1 형태에 따르면, 전자-광 디바이스 스택을 제조하기 위한 방법은, 이니시에이터(initiator) 화합물을 포함하며, 전자-광 층과 접촉하는 전하 주입 층을 제공하는 단계; 상기 전자-광 층 상에, 상기 이니시에이터 화합물과 반응하는 레지스트 물질을 포함하는 레지스트 층을 증착시키는 단계; 상기 전하 주입 층으로부터의 이니시에이터 화합물에 의해 유도된 및/또는 촉진된 반응에 의해 상기 레지스트 물질을 상기 전자-광 층 내 인접 브리치(breaches)와 반응시키는 단계 -이에 의해 상기 브리치를 커버하는 반응된 레지스트 물질의 패치(patches)가 형성됨-; 및 반응하지 않은 레지스트 물질 부분을 제거하는 단계 -상기 패치는 남게 되어 상기 전하 주입 층 및 상기 전자-광 층과 패치 상에 후속하여 증착되는 층 사이에 전기적 절연을 제공함-;를 포함하는 것을 특징으로 한다.
본 발명의 제1 실시예에서, 전자-광 디바이스 스택을 제조하기 위한 방법은, 전하 주입 층과 접촉하는 전자-광 층을 포함하는 다층 구조체를 제공하는 단계 -상기 전하 주입 층은 산성 화합물을 포함함-; 상기 전자-광 층 상에 레지스트 층을 증착하는 단계 -상기 레지스트 층은 양이온 교차 결합가능한 레지스트 물질을 포함함-; 상기 전하 주입 층으로부터의 양성자에 의해 유도된 교차 결합 반응에 의해 상기 레지스트 물질을 전자-광 층 내 인접 브리치와 반응시키는 단계 -이에 의해 상기 브리치가 교차 결합된 레지스트 물질의 패치에 의해 커버됨-; 및 교차 결합되지 않은 레지스트 물질 부분을 제거하는 단계 -상기 패치는 남게 되어 상기 전하 주입 층 및 상기 전자-광 층과 패치 상에 후속하여 증착되는 층(15) 사이에 전기적 절연을 제공함-;를 포함하는 것을 특징으로 한다.
본 발명에 따른 공정은 전하 주입 층으로부터의 잉여 양성자가 적절한 레지스트 내에서, 바람직하게는 양이온 교차 결합가능한 액제(liquid formulation) 또는 원(raw) 물질 내에서, 교차 결합을 개시하는 현상을 이용한다. 전자-광 층 (브리치)에 의해 커버되지 않거나 충분히 커버되지 않은 전하 주입 층 영역에서, 전자-광 층 상에 증착되는 레지스트는 전하 주입 층으로부터 발생된 양성자에 의해 국부적으로 교차 결합될 수 있다. 현상(developing) 후, 레지스트는 전하 주입 층의 사전 노출된 부분 상에 남게 되고, 이러한 국부적으로 교차 결합된 레지스트는 전하 주입 층을 후속하여 증착되는 층(예, 캐소드 층)과 전기적으로 절연시킨다.
많은 적절한 레지스트가 예컨대 종래 포토리소그래피 공정(photolithographic processes)에서 사용되어 공지되어 있다. 포토리소그래피 공정에서, 네거티브 레지스트(negative resist)는 광에 노출된 상태에서 교차 결합 반응을 위한 양성자를 제공하기 위하여 일반적으로 추가적인 광산 분자들(photo-acid molecules)을 포함한다. 본 발명에 따른 공정에서는, 양성자가 전자-광 층 내의 브리치 영역을 통해 전하 주입 층에서 레지스트 층으로 진입될 수 있기 때문에, 추가적인 광산 분자들이 필요하지 않다. 과연, 본 발명의 바람직한 실시예에서는, 레지스트는 원하지 않는 영역에서 교차 결합을 제공할 수도 있는 광산 분자들을 포함하지 않는다. 제조와 관련하여, 공정은 셀프-얼라이닝(self-aligning)되며, 이에 따라 예컨대 브리치 영역 상의 레지스트 부분이 교차 결합 공정을 위해 자동적으로 타깃팅(targeting)되는 공정에 기반한 해결책으로 인하여 용이하게 구현될 수 있다. 더 나아가, 전하 주입 층 또는 전자-광 층이 수정될 필요가 없이 본 발명에 따른 공정이 기존의 제조 방식에 용이하게 통합될 수 있다. 제품 성능과 관련하여, 누설 전류가 감소되어 디바이스 효율을 증가시킬 수 있다. 추가적으로, 활성 층의 두께가 감소될 수 있으며, 본 발명에 따른 공정은 브리치 및/또는 누설 전류를 해결할 수 있다. 따라서, 본 발명에 따른 공정은 높은 성능을 갖는 전자-광 디바이스 스택을 손쉽게 생산할 수 있다.
미국 특허출원 제2009/0026448호는, 전하 주입 층에 의해 유도된 화학적 반응을 통해 불용성이 될 수 있는 물질을 포함하는 혼합물로 전하 주입 층을 코팅(coating)함으로써 얻어질 수 있는, 전하 주입 층과 활성 층 사이의 버퍼 층(buffer layer)을 개시한다. 상기 문헌에서, 양이온 교차 결합가능한 층이 양이온 종류(cationic species), 특히 교차 결합을 개시하여 불용성 층을 형성하는 양성자를 계속 분산시킬 수 있다. 버퍼 층은 양성자가 활성 층으로 분산되는 것을 방지하는 장벽으로 기능한다. 반면, 본 발명에 따른 공정에서는, 양이온 교차 결합가능한 레지스트 물질이, 활성 층과 전하 주입 층 사이 대신에, 활성 층 상에 인가된다. 더 나아가, 본 발명에 따른 공정에서는, 교차 결합된 레지스트가, 전기 도전성 중간 층 대신에, 전기 절연성 패치를 형성한다.
본 발명의 제2 실시예에서, 전자-광 디바이스 스택을 제조하기 위한 방법은, 기판에 라디칼 중합가능한 레지스트 물질을 제공하는 단계; 상기 기판 및 전극 상에 전자-광 층을 포함하는 다층 구조체를 제공하는 단계; 상기 전자-광 층 상에 레지스트 층을 증착하는 단계; 상기 전극의 산화성 물질로부터의 라디칼에 의해 유도된 라디칼 중합 반응에 의해 상기 레지스트 물질을 상기 전자-광 층 내 인접 브리치와 반응시키는 단계 -이에 의해 상기 브리치가 라디칼 중합된 레지스트 물질을 포함하는 패치에 의해 커버됨-; 및 중합되지 않은 레지스트 물질 부분을 제거하는 단계 -상기 패치는 남게 되어 상기 전하 주입 층 및 상기 전자-광 층과 패치 상에 후속하여 증착되는 층 사이에 전기적 절연을 제공함-;를 포함하는 것을 특징으로 한다.
본 발명의 제2 실시예에 따른 방법은 제1 실시예에 따른 방법과 유사한 장점을 가진다. 본 발명의 제2 실시예에 따른 방법은, 산화성 전극으로부터의 라디칼이 적절한 레지스트에서 교차 결합을 개시하는 현상을 이용한다. 전자-광 층은 레지스트에 의해 커버될 수 있다. 전자-광 층 (브리치)에 의해 커버되지 않거나 충분히 커버되지 않은 전극 부분은 전극으로부터 발생된 라디칼에 의해 레지스트에서 교차 결합을 개시한다. 현상(developing) 후, 레지스트는 전극의 사전 노출된 부분 상에 남게 되고, 이러한 국부적으로 교차 결합된 레지스트는 전극을 후속하여 증착되는 층(예, 캐소드 층)과 전기적으로 절연시킨다. 이러한 공정을 위한 적절한 레지스트는 예컨대 라디칼 중합가능한 분자들을 포함한다. 제조와 관련하여, 공정은 셀프-얼라이닝(self-aligning)되며, 이에 따라 예컨대 브리치 영역에 인접하는 레지스트 부분이 교차 결합 공정을 위해 자동적으로 타깃팅(targeting)되는 공정에 기반한 해결책으로 인하여 용이하게 구현될 수 있다. 더 나아가, 전극 또는 전자-광 층이 수정될 필요가 없이 본 발명에 따른 공정이 기존의 제조 방식에 용이하게 통합될 수 있다. 제품 성능과 관련하여, 누설 전류가 감소되어 디바이스 효율 및/또는 수명을 증가시킬 수 있다. 추가적으로, 활성 층의 두께가 감소될 수 있으며, 본 발명에 따른 공정은 브리치 및/또는 누설 전류를 해결할 수 있다. 따라서, 본 발명에 따른 공정은 높은 성능 및/또는 수명을 갖는 전자-광 디바이스 스택을 용이하게 생산할 수 있다.
본 발명의 제2 형태에 따르면, 전자-광 디바이스 스택을 제조하기 위한 시스템은, 공급 시스템, 레지스트 층 증착 수단, 레지스트 층 제거 수단, 및 컨트롤러를 포함하고, 상기 컨트롤러는 상기 공급 시스템을 제어하여 전하 주입 층에 접촉하는 전자-광 층을 포함하는 다층 구조체를 제공하고 -상기 전하 주입 층은 산성 화합물을 포함함-; 상기 컨트롤러는 상기 레지스트 층 증착 수단을 제어하여 상기 전자-광 층 상에 레지스트 층을 증착시키고 -상기 레지스트 층은 양이온 교차 결합가능한 레지스트 물질을 포함함-; 상기 컨트롤러는 디바이스 스택을 제어하여 상기 전하 주입 층(12)으로부터의 양성자(12p)에 의해 유도된 교차 결합 반응에 의해 상기 레지스트 물질(14m)을 상기 전자-광 층(13) 내 인접 브리치(12', 13')와 반응시켜, 상기 브리치(12', 13')를 커버하는 교차 결합된 레지스트 물질(14c)의 패치(14p)를 형성하고; 상기 컨트롤러는 상기 레지스트 층 제거 수단을 제어하여 교차 결합되지 않은 레지스트 물질 부분을 제거하고, 상기 패치는 남게 되어 상기 전하 주입 층 및 상기 전자-광 층과 패치 상에 후속하여 증착되는 층 사이에 전기적 절연을 제공하는 것을 특징으로 한다.
본 발명의 제2 형태에 따른 시스템은 본 발명의 제1 형태에 따른 방법과 유사한 장점을 가진다.
본 발명의 제3 형태에 따르면, 전자-광 디바이스 스택은, 산성 화합물을 포함하는 전하 주입 층; 캐소드 층; 및 상기 전하 주입 층과 상기 캐소드 층 사이에 위치하는 전자-광 층을 포함하는 다층 구조체를 포함하고, 상기 전하 주입 층과 상기 캐소드 층 사이의 상기 전자-광 층 내 브리치가 양이온 교차 결합된 레지스트 물질을 포함하는 전기 절연성 패치에 의해 커버되는 것을 특징으로 한다.
본 발명의 제3 형태에 따른 전자-광 디바이스 스택은, 본 발명의 제1 형태에 따른 방법 및/또는 본 발명의 제2 형태에 따른 시스템에 의해서 용이하게 제조될 수 있다. 전자-광 디바이스 스택의 장점은 높은 성능 및/또는 낮은 제조 비용을 을 포함한다. 본 발명의 제3 형태에 따른 전자-광 디바이스 스택은, 패치가 누설 전류를 경감시키기 때문에, 수명과 내구성을 증가시킨다. 누설 전류는 예컨대 단락(short-circuiting)으로 인하여 디바이스 스택을 악화시킨다. 전자-광 디바이스 스택은 디스플레이 또는 솔라셀(solar cell) 등과 같은 전자 장치의 일부가 될 수 있으며, 이 경우 전자 장치는 유사한 장점을 가질 수 있다.
본 발명에 따르면, 높은 성능과 및/또는 수명을 가지며 낮은 비용으로 제조될 수 있는 전자-광 디바이스 스택을 용이하게 생산할 수 있다.
본 발명에 따른 장치, 시스템, 및 방법의 전술한 그리고 또 다른 특징들, 측면들, 및 장점들은 다음의 발명의 상세한 설명, 특허청구범위, 및 도면들로부터 보다 잘 이해될 수 있을 것이다.
도 1은 본 발명의 일 실시예에 따른 전자-광 디바이스 스택 제조 방법을 보여주는 도면이다.
도 2는 본 발명의 일 실시예에 따른 전자-광 디바이스 스택 제조 시스템을 보여주는 도면이다.
도 3은 본 발명의 일 실시예에 따른 전자-광 디바이스 스택의 사시도이다.
도 4는 본 발명의 다른 실시예에 따른 전자-광 디바이스 스택의 단면도이다.
도 5는 전자-광 디바이스 스택에서 브리치의 SEM 사진을 나타낸 것이다.
도 6은 전자-광 디바이스 스택의 누설 전류 측정 결과를 비교한 것이다.
도 7은 양이온 교차 결합가능한 레지스트 물질을 예시한 것이다.
도 8은 전자-광 디바이스 스택을 포함하는 PLED 장치를 보여주는 도면이다.
도 9은 전자-광 디바이스 스택을 포함하는 SMOLED 장치를 보여주는 도면이다.
도 10은 본 발명의 다른 실시예에 따른 전자-광 디바이스 스택을 보여주는 도면이다.
만약 특별한 정의가 없으면, 여기에 사용된 (기술적 및 과학적 용어들을 포함하는) 모든 용어들은 발명의 상세한 설명과 도면을 통해 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가진다. 용어들(예컨대, 사전에 일반적으로 정의되어 있는 용어들)은 관련 기술분야에서 갖는 의미와 일치되는 의미를 갖는 것으로 해석되어야 하며, 만약 여기서 특별히 정의하지 않은 한 이상적이거나 또는 너무 형식적인 의미로 해석되어서는 안된다. 예를 들어, 본 발명에 따른 시스템 및 방법에 대한 설명을 흐리지 않기 위해, 공지된 디바이스 및 방법에 대한 상세한 설명은 생략될 수 있다. 여기에 사용된 바와 같이, "및/또는"이란 용어는 하나 이상의 리스트된 관련 항목들의 일부 및 모든 조합을 포함한다. 특정 실시예를 설명하기 위한 전문 용어들은 본 발명을 제한하는 것이 아니다. 여기에 사용된 바와 같이, "하나", "임의의"와 같은 단수 형태의 용어는, 문맥상 명백히 단수를 지칭하는 것이 아니면, 복수 형태를 포함할 수 있는 것으로 이해되어야 한다. "포함한다" 및/또는 "포함하는"이란 용어는 설명된 특징(기능)이 존재하는 것을 의미하는 것이며, 하나 이상의 다른 특징(기능)의 존재나 추가를 배제하는 것이 아니다. 여기에 언급된 모든 공개물들, 특허 출원들, 특허들, 및 다른 참고자료들은 전체적으로 참고되어 결합된다. 만약 충돌되는 경우에는, 정의를 포함하는 본 발명의 상세한 설명에서 적절히 조절할 것이다.
이하에서는, 본 발명의 실시예들이 도시된 참고도면을 참조하여 본 발명을 상세히 설명한다. 그러나, 본 발명은 매우 다양한 형태로 구현될 수 있는 것이며, 여기에 설명된 실시예로 제한되는 것은 아니다. 오히려, 이러한 실시예들이 제공되어 본 발명이 철저히 그리고 완전히 개시될 수 있으며, 본 기술분야의 통상의 기술자에게 본 발명의 범위를 완전히 전달할 수 있다. 실시예들에 대한 설명은 전체 발명의 상세한 설명의 일부로서 고려된 참조도면들과 함께 읽도록 의도되었다. 도면에서, 시스템, 구성요소, 층, 및 영역의 크기 및 상대적 크기는 명확성을 위해 과장될 수 있다. 실시예들은 본 발명의 중간적인 구조체 및 가능한 이상적인 실시예들을 개략적으로 나타내는 단면도를 참조하여 설명된다.
발명의 상세한 설명에서, 관련 용어들 및 이들의 파생어들은 여기에 설명된 그리고 도면에 도시된 방향을 참조하여 이해되어야 한다. 이러한 관련 용어들은 설명의 편의를 위한 것이며, 특별히 설명되지 않았다면, 본 시스템이 특정 방향으로 구성되거나 구동되는 것을 요구하는 것은 아니다. 구성요소 또는 층이 다른 구성요소 또는 층과 "상에", "연결되는", 또는 "결합되는"이란 구성요소 또는 층이 다른 구성요소 또는 층과 직접적으로 상에, 연결되는, 또는 결합될 수도 있으며 또는 그 사이에 삽입된 구성요소 또는 층이 존재할 수도 있다. 그에 반해서, 구성요소 또는 층이 다른 구성요소 또는 층과 "직접 상에", "직접 연결되는", 또는 "직접 결합되는"이란 그 사이에 삽입된 구성요소 또는 층이 존재하지 않는 것을 의미한다. 그리고, 방법에 있어 특정 단계가 어떤 단계 다음에 수행된다는 의미는 상기 특정 단계가 상기 어떤 단계 바로 다음에 수행되거나 또는 상기 특정 단계를 수행하기 전에 그 사이에 중간 단계가 수행될 수도 있다. 참고로, 유사한 구성요소에 대하여는 유사한 도면부호를 사용하였다.
도 1은 본 발명의 일 실시예에 따른 전자-광 디바이스 스택(electro-optical device stack; 10) 제조 방법을 보여주는 도면이다.
단계 (A)에서, 다층 구조체(multi-layered structure)는 전하 주입 층(charge injection layer; 12)과 접촉하는 전자-광 층(electro-optical layer; 13)을 포함한다. 다층 구조체는 기판(substrate; 11) 상에 구비될 수 있다. 전하 주입 층(12)은 산성 화합물(acidic compound; 12m)을 포함한다. "산성"이란 용어는 전하 주입 층이 전하 주입 층에서 인접 층으로 확산되는 경향이 있는 잉여 양성자(excess protons)를 포함한다는 것을 나타낸다. 바람직하게는, 본 발명에 사용되는 전하 주입 층은 정공 주입 층(hole injection layer)이다. 통상적인 정공 주입 층은 폴리싸이오펜 화합물(polythiophene compound)에 중합체 기반 브렌스테드 산(polymer-bound Bronsted acid), 예컨대 술폰 산(sulfonic acid)을 도핑함으로써 형성될 수 있다. 일 실시예에서, 전하 주입 층(12)은 PEDOT:PSS(poly(3,4-ethylenedioxythiophene) poly(styrenesulfonate))를 포함한다. PEDOT:PSS의 장점은 수용성(water-solubility), 도전성(conductivity)(예컨대, 100 S/cm 이상), 가시광선 투과성, 안정성(stability) 등의 특성들을 형성하기 유리한 필름을 포함할 수 있다. 또 다른 적절한 정공 주입 층은 폴리(티오펜-3-[2[(2-메톡시에톡시)에톡시]-2,5-다일)(poly(thiophene-3-[2[(2-methoxyethoxy)ethoxy]-2,5-diyl))을 포함하는 등록상표 "플렉스코어(Plexcore)"로 알려진 유기 도전성 잉크(organic conductive ink)를 포함할 수 있다.
단계 (B)에서, 전자-광 층(13) 상에 레지스트 층(resist layer; 14)이 증착(deposit)된다. 레지스트 층(14)은 양이온 교차 결합가능한(cationically-crosslinkable) 레지스트 물질(14m), 즉 양이온(예, 양성자)의 영향 하에 예컨대 중합(polymerization)에 의해 레지스트 물질 분자들 사이에 교차 결합을 형성하는 레지스트 물질을 포함한다. 일 실시예에서, 상기 전자-광 층(13) 상에 레지스트 층(14)을 증착하는 단계는, 양이온 교차 결합가능한 레지스트 물질(14m)을 포함하는 용제(solvent)를 증착시키는 과정, 및 상기 용제를 증발시키는 과정을 포함한다. PEDOT:PSS의 경우 용제로는 예컨대 물을 사용할 수 있다. 예컨대 만약 전자-광 층(13)이 습기에 민감한 유기 분자들을 포함한다면, 물론 다른 적절한 용제가 사용될 수 있다. 다른 실시예에서, 레지스트 물질이 용제 없이 전자-광 층 상에 인가될 수 있다. 용제를 사용하든 사용하지 않든, 프린팅(예, 잉크 젯, 그라비어, 플렉소그래픽, 오프셋, 또는 스크린 프린팅), 코팅(예, 스핀 코팅, 딥 코팅), 물리적/화학적 기상 증착 등과 같은 임의의 적절한 기술을 이용하여 레지스트 층(14)이 인가될 수 있다.
단계 (C)에서, 전하 주입 층(12)으로부터의 양성자에 의해 유도된 교차 결합 반응에 의해, 레지스터 물질(14m)이 전자-광 층(13) 내의 인접 브리치(breach; 12')와 반응한다. 그러면, 교차 결합된 레지스트 물질(14c)을 포함하는 패치(patch; 12p)가 형성되어 브리치(12')를 커버한다.
일 실시예에서, 상기 레지스트 물질(14m)을 현상(developing)하는 단계는 디바이스 스택(10)을 가열하는 과정을 포함한다. 가열 과정은 일부 레지스트에 있어 반응 속도를 증가시킨다. 추가적으로 또는 대안적으로, 레지스트 물질(14m)을 반응시키는 단계는 교차 결합이 발생하도록 사전 설정된 시간 동안 대기하는 과정을 포함할 수 있다. 통상적인 대기 시간은 초 단위에서 분 단위이다.
일부 레지스터에서, 양성자는 연쇄 반응을 일으켜 시간이 경과함에 따라 두껍게 성장하는 패치 층을 형성하는 촉매로서 작용할 수 있다. 패치의 두께 및 이에 따른 전기 절연체의 양은 레지스트 물질이 적용되고 그 후 교차 결합되지 않은 레지스트 물질을 제거하는데 경과한 시간에 의존한다. 시간은 또한 용제(solvent)에서 교차 결합가능한 분자들의 집중도(concentration)에 의존한다. 일부 레지스트에서, 양성자는 반응에 사용될 수 있으며, 소정의 패치 층 두께를 형성하는 시간이 경과한 후에 반응은 멈춘다. 일부 레지스트에서, 반응이 매우 빨리 진행되어 대기 시간이 실질적으로 필요없을 수 있다. 가열 단계 및 대기 단계는 동시에 또는 순차적으로 진행될 수 있다. 양성자가 이니시에이터(initiator)로서 기능할 수 있지만, 후속하는 양이온 중합 반응은 추가적인 양성자를 필요로 하지 않을 수 있다. 종결은 예컨대 물 잔류물(water residues)에 의해 일어날 수 있다.
단계 (D)에서, 교차 결합을 형성하지 않은 레지스트 물질(14m) 부분, 즉 브리치(12')로부터 떨어져 있는 레지스트 물질 부분은 제거된다. 패치(14p)가 남게되어 브리치(12')를 커버하고, 상기 전하 주입 층(12) 및 상기 전자-광 층(13)과 패치(14p) 상에 후속하여 증착될 층 사이에 전기적 절연을 제공한다.
일 실시예에서, 교차 결합된 레지스트 물질의 도전성 및 패치(14p)의 층 두께는 사용 시, 즉 디바이스 스택 양단에 구동 전압이 인가될 때(도 8 또는 도 9 참조), 전기적 절연이 전하 주입 층(12) 및 후속하여 증착되는 층(15) 사이의 전자-광 층(13)에 의해 제공되는 (평균적인) 전기적 절연과 적어도 동일하도록 형성된다. 바람직하게는, 사용 시, 패치에 의해 제공되는 전기적 절연은 평균적인 전자-광 층의 전기적 절연보다 높으며, 예컨대 10배 또는 그 이상 높다. 다시 말해, 패치(14p)를 통한 전하 주입 층(12)과 캐소드 층(14) 사이의 전기 저항은 전자-광 층(13)을 통한 평균적인 전기 저항보다 적어도 동일하게 높으며, 바람직하게는 예컨대 10배 이상 높다. 바람직하게는, 패치는 107Ωcm 이상의 전기 저항을 갖는다. 일 실시예에서, 패치는 1015Ωcm 이상의 전기 저항을 갖는 SU8을 포함하도록 사용된다. 사용 시, 전자-광 층으로 구동 전압이 인가될 때, 패치(14p)를 통과하는 전류의 밀도는 전자-광 층(13)을 통과하는 전류의 밀도보다 바람직하게는 낮으며, 예컨대 10배 또는 그 이상 낮다. 브리치(12')를 통한 누설 전류는 패치의 추가적인 전기 저항에 의해 허용가능한 수준으로 줄어들 수 있다.
일 실시예에서, 단계 (D)는 현상제(developer)로 알려진 용제를 레지스트 층(14)에 인가하는 과정을 포함하고, 이 과정에서 교차 결합되지 않은 레지스트 물질 부분은 현상제에 용해되고, 교차 결합된 레지스트 물질 부분 즉, 패치(14p)는 용제에 용해되지 않는다. 현상제는 예컨대 단계 (B)에서 레지스트 층을 인가할 때 사용된 용제와 동일한 것을 사용할 수 있다. 적절한 현상제는 교차 결합된 물질은 상당한 정도 용해시키지 않으며 교차 결합되지 않은 물질은 용해시키는 용제가 될 수 있다. 단계 (C) 및 (D)는 레지스트를 현상시키는 과정으로 언급될 수 있다. "불용성(insoluble)"이란 용어는, 물질이 원래 인가되었을 때, 물질의 화학적 반응이 용제에 의해서는 상당한 정도까지 더 이상 용해되지 않는 층 또는 패치를 초래하는 것을 의미한다.
단계 (E)에서, 전자-광 층(13)과 패치(14p) 상에 캐소드 층(cathode layer; 15)이 증착된 실시예를 보여준다. 패치(14p)는 전하 주입 층(12)과 캐소드 층(15) 사이에 전기적 절연을 부분적으로 제공한다. 캐소드 층 대신에, 하나 이상의 중간 층(intermediate layer)이 전자-광 층(13) 상에 인가될 수도 있다. 중간 층의 예로는 전자-광 층(13)과 캐소드 층(15) 사이에 전자 수송 층(electron transporting layer)을 들 수 있다. 패치(14p)는 전하 주입 층(12)과 중간 층 사이에 전기적 절연을 제공한다.
도 2는 본 발명의 일 실시예에 따른 전자-광 디바이스 스택 제조 시스템(100)을 보여주는 도면이다. 시스템(100)은 공급 시스템(supply system; 21, 31), 레지스트 층 증착 수단(24), 레지스트 층 제거 수단(24'), 및 컨트롤러(20)를 포함한다.
컨트롤러(20)는 다층 구조체를 제공하는 공급 시스템(21, 31)을 제어하도록 구현되고 및/또는 프로그래밍된다. 다층 구조체는 산성 화합물(12m)을 포함하는 전하 주입 층(12) 및 상기 전하 주입 층(12)에 접촉하는 전자-광 층(13)을 포함한다. 일 실시예에서, 공급 시스템은 유연성 기판(flexible substrate; 11) 상에 상기 다층 구조체를 제공하는 공급 롤(supply roll; 21)을 포함한다. 공급 시스템은 레지스트 층 증착 수단(24), 레지스트 층 제거 수단(24') 등과 같은 시스템(100) 구성요소들 사이에 다층 구조체를 예컨대 화살표(32) 방향으로 전송시키는 전송 시스템(transport system; 31)을 더 포함할 수 있다. 전송 시스템(31)은 예컨대 기판(11) 및/또는 디바이스 스택을 전송시키는 컨베이어 벨트 및/또는 일련의 롤을 포함할 수 있다.
다른 실시예에서, 공급 롤(21)은 유연성 기판(11)만 공급하고, 다층 구조체는 후속하는 층 증착 수단(22, 23)에 의해 형성될 수 있다. 따라서, 일 실시예에서, 시스템은 기판(11)을 제공하기 위한 공급 시스템(21, 31)을 포함한다. 시스템은 기판(11) 상에 전하 주입 층(12)을 증착시키기 위한 제1 증착 수단(22)을 포함한다. 여기서, 전하 주입 층(12)은 이니시에이터 화합물을 포함한다. 시스템은 전하 주입 층(12) 상에 전자-광 층(13)을 증착시키기 위한 제2 증착 수단(23)을 포함한다. 증착 수단(22, 23)은 임의의 공지된 층 증착 수단, 예컨대 각각의 용제를 사용하거나 또는 사용하지 않고 각각의 층을 프린팅하는 프린트 헤드를 포함할 수 있다. 전하 주입 층을 증착시키는데 사용되는 선택적 용제는 전자-광 층(13)을 인가하기 전에 증발될 수 있다. 바람직하게는, 만약 전자-광 층(13)을 인가하는데 용제가 사용된다면, 상기 용제는 전자 주입 층(12)을 용해시키지 않는다.
일 실시예에서, 시스템은 전자-광 층(13) 상에 레지스트 층(14)을 증착시키는 레지스트 층 증착 수단(24)을 포함한다. 레지스트 층(14)은 상기 이니시에이터 화합물과 반응하는 레지스트 물질을 포함한다. 일 실시예에서, 레지스트 층(14)은 (층에 접촉할 때) 산성 전하 주입 층으로부터의 양성자와 반응하는 양이온 교차 결합가능한 레지스트 물질(14m)을 포함한다. 다른 실시예에서, 레지스트 층(14)은 전하 주입 층에 포함된 전극으로부터의 라디칼(radical)과 반응하는 라디칼 중합가능한(radical-polymerizable) 레지스트 물질을 포함한다. 레지스트 층(14)은, 예컨대 도 1을 참조하여 단계 (B)에서 논의된 바와 같이, 임의의 공지된 수단을 사용하여 인가될 수 있다.
일 실시예에서, 시스템은, 전하 주입 층(12)과 레지스트 층(14) 사이에 삽입된 전자-광 층(13)을 포함하는 다층 구조체를 기판(11)에 제공하기 위하여, 공급 시스템(21, 31), 제1 증착 수단(22), 제2 증착 수단(23), 및 레지스트 층 증착 수단(24)을 제어하는 컨트롤러(20)를 포함한다. 컨트롤러(20)는, 전하 주입 층(12)으로부터의 양성자에 의해 유도된 교차 결합 반응에 의해 전자-광 층(13) 내의 인접 브리치와 반응하는 레지스트 물질(14m)을 갖는 다층 구조체를 제어한다. 그 후, 교차 결합된 레지스트 물질을 포함하는 패치가 형성되고, 패치는 브리치를 커버하게 된다. 반응은 예컨대 레지스트 층(14)의 인가 그리고 그 이후의 제거 사이의 시간 간격에 의해 제어될 수 있다. 선택적으로, 시스템은 히터(미도시)를 추가적으로 포함할 수 있으며, 이 경우 컨트롤러(20)는 히터의 온도를 제어하여 예컨대 도 1을 참조하여 단계 (C)에서 언급된 교차 결합 과정의 속도를 제어할 수 있다.
일 실시예에서, 시스템은 상기 레지스트 물질(14m)을 적어도 부분적으로 제거하는 레지스트 층 제거 수단을 포함한다. 컨트롤러(20)는 또한 교차 결합된 물질을 갖는 전자-광 층(13)에서 레지스트 층(14) 부분을 제거하는 레지스트 층 제거 수단(24')을 제어할 수 있다. 교차 결합된 물질을 포함하는 패치(14')는 스택 상에 남아 전자-광 층(13) 내의 브리치를 커버한다. 따라서, 패치(14')는 상기 전하 주입 층(12) 및 상기 전자-광 층(13)과 패치(14') 상에 후속하여 증착되는 층 사이에 전기적 절연을 제공할 수 있다.
그러므로, 컨트롤러(20)는 전하 주입 층(12)으로부터의 이니시에이터 화합물(12p)에 의해 유도된 및/또는 촉진된 반응에 의해 전자-광 층(13) 내의 인접 브리치(12', 13')와 반응하는 레지스트 물질(14m)을 포함하는 디바이스 스택을 제어하여 상기 브리치(12', 13')를 커버하는 교차 결합된 물질(14c)의 패치(14p)를 형성하며, 레지스트 층 제거 수단(24')을 제어하여 반응하지 않은 레지스트 물질(14m) 부분을 제거한다.
도시된 실시예에서, 시스템(100)은 전극 층 증착 수단(electrode layer deposition means; 25)을 더 포함한다. 컨트롤러(20)는 전극 층 증착 수단(25)을 제어하여 전자-광 층(13)과 패치(14) 상에 캐소드 층(15)을 증착시킨다. 패치(14p)는 브리치 위치에서 전차 주입 층(12) 및 캐소드 층(15) 사이에 전기적 절연을 제공한다.
시스템(100)은 추가적인 프로세싱 수단(101), 예컨대 층 또는 컴포넌트 증착 수단, 기판을 실링 및/또는 컷팅하기 위한 수단 등을 포함할 수 있다. 대안적으로 또는 추가적으로, 추가적인 프로세싱 수단(101)은 예컨대 R2R 공정에서 디바이스 스택이 저장되는 제2 롤을 포함할 수 있다.
일 실시예에서, 시스템은 다양한 층 증착 수단에 각각의 층 물질을 공급하고 및/또는 레지스트 층 제거 수단에 반응하지 않은 레지스트 층의 부분을 제거하기 위한 물질을 공급하는 공급 시스템(미도시)를 포함한다. 바람직하게는, 물질은 액체 형태, 예컨대 증착 후에 증발될 수 있는 용제로 제공된다. 일부 층은 혼합 및/또는 반응하여 상기 층을 형성하는 하나 이상의 전구체 화합물(precursor compound)을 결합함으로써 형성될 수 있다.
일 실시예에서, 제1 층 증착 수단(22)은, 사용 시, 기판(14) 상에 증착되어 전하 주입 층(12)을 형성할 전하 주입 물질 (또는 상기 전하 주입 물질을 위한 전구 물질)로 채워진 전하 주입 물질 공급부를 포함한다. 일 실시예에서, 전하 주입 물질은 산성 화합물을 포함한다. 일 실시예에서, 전하 주입 물질은 PEDOT:PSS를 포함한다.
일 실시예에서, 제2 층 증착 수단(23)은, 사용 시, 전하 주입 층(14) 상에 증착되어 전자-광 층(13)을 형성할 전자-광 물질 (또는 상기 전자-광 물질을 위한 전구 물질)로 채워진 전자-광 물질 공급부를 포함한다. 일 실시예에서, 전자-광 물질 및/또는 전자-광 층(13)은 광 발산 중합체(light emitting polymers)를 포함한다. 일 실시예에서, 전자-광 물질 및/또는 전자-광 층(13)은 예컨대 광발전 장치(photovoltaic device)를 제조하는데 사용되는 광 흡수 중합체(light absorbing polymers)를 포함한다.
일 실시예에서, 레지스트 층 증착 수단(24)은, 사용 시, 전자-광 층(13) 상에 증착되어 레지스트 층(14)을 형성하는 레지스트 물질 (또는 상기 레지스트 물질을 위한 전구 물질)로 채워진 레지스트 물질 공급부를 포함한다. 일 실시예에서, 레지스트 물질은 양이온 교차 결합가능한 레지스트 물질을 포함한다. 일 실시예에서, 양이온 교차 결합가능한 레지스트 물질은 양이온 고리 열림 중합(cationic ring-opening polymerization)에 의해 반응하는 이원자(heteroatoms)를 포함하는 고리(rings)를 포함한다. 일 실시예에서, 양이온 교차 결합가능한 레지스트 물질은 에폭시드(epoxides)를 포함한다. 다른 실시예에서, 레지스트 물질은 라디칼 중합가능한 레지스트 물질을 포함한다.
따라서, 일 실시예에서, 전하 주입 층(12)은 산성 화합물(12m)을 포함하고, 레지스트 층(14)은 교차 결합 반응에 의해 산성 화합물(12m)과 반응하는 양이온 교차 결합가능한 물질(14m)을 포함한다. 다른 실시예에서, 전하 주입 층(12)은 산화성 물질을 포함하는 전극(16)을 포함하고, 레지스트 층(14)은 중합 반응에 의해, 예컨대 레지스트 층의 용해(solvability)를 부분적으로 감소시키는 교차 결합 반응에 의해 전극(16)의 산화성 물질의 라디칼(12p)과 반응하는 라디칼 중합가능한 레지스트 물질을 포함한다.
일 실시예에서, 레지스트 층 제거 수단(24')은, 사용 시, 레지스트 층의 적어도 일부를 제거하기 위한, 특히 이니시에이터 화합물과 반응하지 않은 부분을 제거하기 위한 레지스트 제거 물질로 채워진 레지스트 제거 물질 공급부를 포함한다. 레지스트 제거 물질은 예컨대 레지스트 층의 반응하지 않은 부분을 용해시키는 용제를 포함한다. 레지스트 제거 물질을 이전에 증착된 레지스트 층에 접촉시킴으로써, 전하 주입 층과 반응하지 않은 레지스트 물질 부분은 제거되고, 패치(14p)는 남아서 상기 전하 주입 층(12) 및 상기 전자-광 층(13)과 패치(14p) 상에 후속하여 증착되는 층(15) 사이에 전기적 절연을 제공한다. 일 실시예에서, 레지스트 제거 물질은 레지스트 층(14) 상으로 쏟아진다(flushed).
본 발명의 일 실시예에 따른 시스템(100)에서, 디바이스 스택은 연속적인 공정, 예컨대 R2R(roll-to-roll), R2S(roll-to-sheet) 공정에 주입된다. 이러한 연속적인 공정은 확장성 및/또는 경제성에 있어 장점을 가진다. 유리하게도, 본 발명에 따른 방법 및 시스템은 이러한 연속적인 공정에 매우 적합하며, 여기서 전자-광 층(13)의 임의의 브리치는 인가되는 레지스트 층(14)의 셀프-타깃팅 공정(self-targeting process)에 의해 자동적으로 실링(sealing)된다. 연속적인 공정의 대안으로서, 본 발명에 따른 방법 및 시스템은 물론 개별적인 공정, 예컨대 한번에 하나의 기판을 위한 공정에도 적용될 수 있다. 이러한 개별적인 공정은 예컨대 만약 레지스트 층(14)이 스핀-코팅(spin-coating)을 사용하여 인가될 때 유리할 수 있다.
일 실시예에서, 시스템은 일련의 처리 단계들을 수행하며, 전하 주입 층(12) 상에 전자-광 층(13)을 증착시키는 제2 층 증착 수단(23) 이후에 레지스트 층 증착 수단(24)이 배치된다. 전하 주입 층(12) 상부에 위치하는 전자-광 층(13) 상에 레지스트 층(14)을 증착시킴으로써, 레지스트 층(14)이 전자-광 층(13) 내 브리치에서 전하 주입 층(12)과 반응하여 상기 브리치를 커버하는 전기 절연성 패치(14p)를 생성한다. 일 실시예에서, 도시된 바와 같이, 시스템은 기판(11)을 상기 일련의 처리 단계들을 따라서 전송시키는 기판 전송 시스템(31)을 포함한다. 상기 일련의 처리는, 전술한 바와 같이, 제1 층 증착 수단(22), 제2 층 증착 수단(23), 레지스트 층 증착 수단(24)을 포함한다.
시스템(100)은 예컨대 기판(11) 및/또는 디바이스 스택과 관련된 특정 구현예로 나타내었지만, 본 발명에 따른 방법 및 시스템은 상기 구현예에 제한되지 않는다. 예컨대, 다른 실시예에서, 본 발명에 따른 층 증착 수단의 일부 또는 전부는 물리적 기상 증착(PVD; Physical Vapor Deposition)을 수행할 수 있으며, 이 경우 증착될 증발 물질(evaporating material)의 소스(source) 상으로 기판이 전송되거나 고정되는 동안, 층이 아래로부터 기판 상으로 증착될 수 있다. 그러나, 본 발명에 따른 방법 및 시스템은 용액 기반 층 증착 공정(예컨대, 레지스트 물질을 갖는 용제)에 매우 적합하며, 이는 일부 경우에 있어서 예컨대 기상 증착 공정보다 빠를 수 있다.
도시된 실시예에서, 시스템(100)은 인클로저(enclosure; 30)를 더 포함한다. 공정의 일부 또는 모두는 인클로저(30) 내에서 수행될 수 있다. 인클로저(30) 내부에 낮은 습도 및/또는 낮은 산소 환경을 제공하기 위하여 환경 제어 시스템(environmental control system; 33)이 사용될 수 있다. 예를 들어, 낮은 습도 및 낮은 산소를 갖는 환경을 제공하기 위하여 인클로저를 통해 건조한 질소가 유입될 수 있다. 대안적으로 또는 추가적으로, 인클로저는 낮은 압력, 예컨대 진공으로 유지될 수 있다.
도 3은 본 발명의 일 실시예에 따른 다층 구조체를 포함하는 전자-광 디바이스 스택(10)의 사시도이다. 다층 구조체는 산성 화합물(12m)을 포함하는 전하 주입 층(12)을 포함한다. 다층 구조체는 캐소드 층(15)(도 3에서는 아래 층을 보여주기 위해 접어 올려져 도시되었다)을 더 포함한다. 다층 구조체는 전하 주입 층(12)과 캐소드 층(15) 사이에 배치된 전자-광 층(13)을 더 포함한다. 전하 주입 층(12)과 캐소드 층(15) 사이의 전자-광 층(13) 내의 브리치는 양이온 교차 결합된 레지스트 물질(14c)을 포함하는 전기 절연성 패치(14p)로 커버되어 있다.
바람직한 실시예에서, 교차 결합된 레지스트 물질(14c)의 도전성(conductivity) 및 패치(14p)의 층 두께는 전하 주입 층(12) 및 후속하여 증착되는 층(15) 사이의 전자-광 층(13)에 의해 평균적으로 제공되는 전기적 절연과 적어도 동일한 전기적 절연을 제공한다. 다층 구조체를 지지하는 선택적인 기판(11)은 유연성(flexible)이거나 비유연성(non-flexible)일 수 있다. 몇몇 실시예에서, 전하 주입 층(12)은 애노드(anode)로 기능할 수 있다. 다른 실시예에서, 추가적인 애노드 전극 및/또는 애노드 층이 제공될 수 있다.
일 실시예에서, 디바이스 스택(10)은 후속하여 유리 기판(11), ITO(Indium Tin Oxide)를 포함하는 애노드 층(미도시), PEDOT:PSS의 혼합물을 포함하는 전하 주입 층(12), PPV(polyphenylene vinylene)를 포함하는 활성 층(active layer; 13), 및 바륨과 알루미늄을 포함하는 캐소드 층(15)을 포함한다. 이는 예컨대 (일반적으로) 5nm의 바륨과 100nm의 알루미늄의 연속적인 증착으로 인가될 수 있다. 디바이스 스택(10)은 도 7에 도시된 바와 같이 레지스트 물질(14m)을 포함하는 전기 절연성 패치(14p)를 포함한다. 레지스트 물질(14m)은 양이온 교차 결합 반응을 일으킨다.
비록 원칙적으로는 전기 절연성 패치(14p)에 의해 커버되는 영역 크기에는 제한이 없지만, 바람직한 실시예의 경우, 패치(14p)는 1mm2 이하의, 바람직하게는 0.1mm2 이하의, 더욱 바람직하게는 0.01mm2 이하의 (디바이스 스택(10)과 평행하게 측정된) 영역 크기를 갖는다. 일반적으로 패치(14p)의 크기는 전자-광 층(13) 내의 브리치의 크기와 관련된다. 이러한 브리치는 예컨대 전자-광 층(13) 내의 어두운 점들(dark spots)를 최소화하기 위하여 가능한 작게 형성된다. 예를 들어, 만약 디바이스 스택(10)이 디스플레이 장치의 일부로 사용될 경우, 이러한 어두운 점들은 전술한 영역 크기보다 크게 되면 눈에 보일 수 있다. 광발전 장치의 경우, 패치들의 시인성은 덜 관련된다. 그러나, 광발전 장치의 경우에도, 브리치가 크면 장치의 효율이 떨어지기 때문에 브리치의 크기를 최소화하는 것이 바람직하다. 그러므로, 본 발명에 따라 제조된 전자-광 디바이스 스택은 정교한 분야, 예컨대 광발전 장치뿐만 아니라 디스플레이 장치에도 적용될 수 있다.
도 4는, 도 1의 단계 (E)에 도시된 것과 유사한, 본 발명의 다른 실시예에 따른 전자-광 디바이스 스택의 단면도이다. 도 1과 차이점으로는, 전자-광 층(13)을 관통하는 브리치(13')가 전하 주입 층(12)에서 (응집된) 범프(bump)에 의해 발생한 것이 아니라 전하 주입 층(12) 상의 전자-광 층(13)의 불충분한 습윤(wetting) (범위)에 의해 발생한 것이다. 도 1과 유사하게, 브리치는 전하 주입 층(12) 및 캐소드 층(15) 사이의 전기 절연성 패치(14p)에 의해 커버된다.
도 5는 전자-광 디바이스 스택의 단면에 대한 SEM(Scanning Electron Microscopy) 사진을 나타낸 것이다. 상기 사진에서는 전하 주입 층(12)의 범프(12b)가 어떻게 전자-광 층(13)의 국부적 취약부(local thinning; 13s)를 발생시키는가를 보여준다. 만약 전하 주입 층(12)으로부터의 양성자가 국부적 취약부(13s)를 통과하여 전자-광 층(13) 상의 레지스트 층과 실질적으로 반응할 수 있도록 충분히 얇으면, 상기 국부적 취약부(13s)는 '브리치'로 고려될 수 있다. 만약 전자-광 층(13)의 국부적인 두께가 10nm 미만이거나, 심지어 5nm 미만이거나 또는 만약 전자-광 층(13)이 국부적 영역(예컨대, 수 ㎛2에서 수 100㎛2까지의 영역) 상에 존재하지 않는다면, 취약부는 브리치로 고려될 수 있다.
SEM 사진에 나타난 추가적인 층들은 캐소드 층(15), 애노드 층(17), 및 기판(11)이다. 도시된 바와 같이, 예상 브리치를 커버하는 예상 패치(14p)의 위치는 국부적 취약부(13s)에 의해 정해진다. 도시된 사진에서, 전자-광 층(13), 전하 주입 층(12), 및 애노드 층(17)의 층 두께는 100nm 단위이다. 다른 실시예에서, 이러한 층 두께는 변할 수 있다.
본 발명자는 도시된 바와 같은 범프(12p)는 PEDOT:PSS 물질의 응집(aggregation)으로 인한 것이라는 것을 알았다. 이러한 응집은 PEDOT의 농도(concentration)가 증가할 때 부분적으로 발생하는 것을 알았다. PEDOT의 농도가 증가하면 전하 주입 층의 농도를 증가시키는데 유리하다. 불행하게도, PEDOT의 농도가 증가하면 누설 전류를 초래할 수 있는 응집부의 형성을 일으키는 서스펜션(suspension)의 안정성에 역으로 영향을 미칠 수 있다. 그러나, 본 발명에 따른 공정을 적용함으로써 이러한 누설 전류는 해결될 수 있다. 따라서, 누설 전류 없이 전하 주입 층(12)의 도전성을 증가시키는 것이 가능하다는 것을 이해할 수 있을 것이다. 따라서, 효율이 증대한다.
도 6은 본 발명에 따른 공정을 적용하지 않은 경우(41)와 적용한 경우(45)의 전자-광 디바이스 스택에 대해 비교 측정한 결과를 나타낸 것이다. 그래프(41, 45)는 디바이스 스택 양단에 전압(단위: V)이 인가될 때 디바이스 스택 영역의 전류 밀도(단위: mA/cm2)를 측정한 결과이다. 측정 결과는 전압을 0V에서 9V까지 변화시켜 인가하고 반대로 -2V에서 최종적으로 0V로 변화시켜 인가하여 얻어졌다. 그래프는 세미 로그(semi-logarithmic) 형태이다.
그래프(41)는, 그래프(45)와 유사하게, 본 발명에 따른 패칭 공정(patching process)을 거치지 않은 4개의 통상적인 디바이스의 자취(trace)에 대해 서로 다른 선으로 보여준다. 2V 이하에서 낮은 전압 영역(42)에서 누설 전류가 존재하는 것이 관찰된다. 도시된 바와 같이, 예컨대 그래프(41)에서 일점쇄선으로 표시된 디바이스는 낮은 전압 영역(42)에서 높은 전류 밀도를 가진다. 이 전압은 통상적으로 전자-광 층에서 전도(conduction)를 효과적으로 일으키기에는 너무 낮으며, 그러므로 이 전류는 전자-광 층 내의 브리치를 통한 누설 전류에 해당하는 것으로 추측된다. 높은 전압 영역(43)에서, 비록 누설 전류가 여전히 존재하지만(Y축 참조), 전류 밀도는 전자-광 층의 정상적인 동작에 의한 것이 지배적이다. 높은 누설 전류를 갖는 예컨대 OLED는 수명 동안 전기적 결함이 나타날 가능성이 더 높다.
그래프(45)는 본 발명에 따른 패칭 공정을 사용하여 제조된 5개의 통상적인 디바이스의 자취에 대해 서로 다른 선으로 보여준다. 2V 이하에서 낮은 전압 영역(46)에서, 특히 그래프(41)의 낮은 전압 영역(42)과 비교할 때, 누설 전류가 상대적으로 존재하지 않는 것이 관찰된다. 높은 전압 영역(47)의 자취는 그래프(41)의 높은 전압 영역(43)보다 더 균일하다는 것을 알 수 있다..
도 7은 적절한 레지스트 성분을 형성하는 양이온 교차 결합가능한 물질(14m)을 예시한 것이다. 여기서 사용된 "레지스트"라는 용어는 해당 현상제(용제)에 의해 용해되어 그 레지스턴스(resistance)를 상당히 변화시키는 화학적 반응을 할 수 있는, 즉, 화학적 반응 결과 현상제 내에서 그 용해도(solubility)가 변화되는, 물질 또는 화합물을 일반적으로 지칭한다. 변화는 용해도의 감소 또는 증가를 의미할 수 있다. 화학적 반응은 예컨대 통상적으로 레지스트의 용해도를 감소시키는 중합 및/또는 교차 결합 반응을 포함할 수 있다. 화학적 반응은 예컨대 프리 라디칼(free radicals), 음이온화 또는 양이온화, 복분해(metathesis) 또는 딜스-알더 반응(Diels-Alder reactions)에 의하여 개시되거나 촉진될 수 있다.
일부의 경우, 화학적 반응은 화학적 반응을 위한 촉매를 생성하거나 방출하는 이니시에이터에 의해 유발될 수 있다. 예컨대 포토 레지스트(photo-resist)의 경우, 광의 영향 하에서 양성자를 방출하는 이니시에이터로 광산(photo-acid)이 사용될 수 있다. 그리고, 양성자는 레지스트의 적절한 분자들과 교차 결합 반응을 촉진시켜 용해도를 변화시킬 수 있다. 본 발명에 따른 공정 및 시스템의 경우, 전하 주입 층은 인접하는 레지스트 물질로 양성자를 방출하는 이니시에이터로 여겨질 수 있다. 이러한 반응은 열적으로 자극되어 화학적 반응을 촉진시킬 수 있다. 양이온 중합에 열을 인가하는 것이 바람직하지만, 원칙적으로는 절연 패치를 형성하는데 적합한 다른 화학적 반응이 또한 사용될 수 있다.
그 용해도를 변화시키는 것에 추가하여, 레지스트는 전기 절연성 패치를 제공하기 위하여, 적어도 화학적 반응 이후에, 낮은 전기 도전성을 갖는 것이 바람직하다. 이러한 목적에 적합한 레지스트 분자를 도 7에 도시하였다. 상기 분자(14m)는 예컨대 일반적으로 "SU-8"로 명명되는 레지스트에 포함되어 있다. 분자는 8개의 에폭시드 기(epoxide groups)를 포함한다. 에폭시드계 중합체(epoxide based polymer)에서, 제1 분자 상의 에폭시드 고리(epoxide ring)는 인접하는 양성자의 영향 하에 변화될 수 있다. 변화된 고리는 개방되어 제2 분자의 에폭시드 기와 결합을 형성하고, 제2 분자는 또한 변화된다. 이러한 변화된 고리는 차례로 제3 분자와 결합을 형성하고, 이러한 과정은 반복된다. 결과적인 상호 결합된 네트워크(network)는 분리된 분자들보다 현상제에서 덜 용해된다. 레지스트를 인가한 후 레지스트를 제거하는데 걸리는 통상적인 대기 시간은 상온(20℃)에서 또는 100℃까지 상응된 온도(이는 예컨대 사용된 레지스트 물질에 의존함)에서 수 초 내지 수 분 정도이다.
SU-8을 위한 적절한 현상제로는 예컨대 1-메톡시-2-프로판올 아세테이트(1-Methoxy-2-propanol acetate)을 들 수 있다.
다른 적절한 양이온 중합가능한 레지스트로는 예컨대 트리아릴아민(triarylamine), 티오펜(thiophene), 트리알킬포스핀(trialkylphosphine), 옥세탄(oxetane) 등을 들 수 있다. 바람직하게는, 적절한 레지스트는 반응 이후에 107Ωcm 이상의 비저항(resistivity)을 갖는다. 바람직하게는, 적절한 레지스트는, 추가적인 디바이스 공정에 사용될 공정 조건(예, 온도) 및 물질(예, 용제)과 관련하여, 높은 화학적 및 구조적 안정성을 갖는다. 레지스트의 반응 속도는 반응기(reactive group)의 "전환율(conversion rate)" 또는 "전환비율(conversion percentage)"로 정의될 수 있다. 일 실시예에서, 단위체들(monomers)이 50% 이상 전환 후에, 예컨대 겔화점(gel point)을 지난 후에, 불용성 물질(insoluble material)이 얻어진다. 단위체 당 기능기의 수가 많으면, 이 수치는 감소한다. 겔화점 이상의 전환은 수 초 내지 수 분 이내에 도달한다. 일 실시예에서, 전환율은 FT-IR(Fourier Transform Infrared Spectroscopy)을 이용하여 결정될 수 있다.
적절한 레지스트 물질은, 에폭시드 등과 같은 작은 고리 계(ring system) 또는 (양이온 경화성) 옥세탄 등과 같은 큰 고리 계를 포함하는 고리 열림 중합(ring opening polymerization)에 의해 경화되는 계(system) 등과 같은, (강)산에 의해 개시되는 낮은 유전성 중합가능 단위체들(dielectric polymerizable monomers)을 포함한다. 교차 결합 기능성(cross-linking functionalities)은 예컨대 올리오(에틸렌 옥사이드)(oligo(ethylene oxide)), 폴리(에틸렌 옥사이드)(poly(ethylene oxide)), 알킬 블록(alkyl blocks), 알리패틱 폴리에스테르 또는 올리고에스테르(aliphatic poly- or oligoesters), 아로마틱 폴리에스테르 또는 올리고에스테르(aromatic poly- or oligoesters), 폴리부타디엔 또는 올리고부타디엔(poly- or oligobutadienes), 알리패틱 폴리에테르 또는 올리고에테르(aliphatic poly- or oligoethers), 아로마틱 폴리에테르 또는 올리고에테르(aromatic poly- or oligoethers), 알리패틱 폴리카보네이트 또는 올리고카보네이트(aliphatic poly- or oligocarbonates), 아로마틱 폴리카보네이트 또는 올리고 카보네이트(aromatic poly- or oligocarbonates), 알리패틱 폴리우레탄 또는 올리고우레탄(aliphatic poly- or oligouethanes), 아로마틱 폴리우레탄 또는 올리고우레탄(aromatic poly- or oligourethanes), 알리패틱 우레탄(aliphatic urethanes), 아로마틱 우레탄(aromatic urethanes), 폴리페놀(polyphenols), 알콕시레이티드 페놀(alkoxylated phenols), 알리패틱 폴리에폭시드 또는 올리고에폭시드(aliphatic poly- or oligoepoxides), 아로마틱 폴리에폭시드 또는 올리고에폭시드(aromatic poly- or oligoepoxides) (예컨대, 바이페놀-A 또는 에톡시레이티드 바이페놀-A에 기반한), 네오펜틸 글리콜(neopentyl glycol), 펜타에리트리톨(pentaerythritol), 디펜타에리트리톨(dipentaerythritol), 트리메틸올 프로판(trimethylol propane), 에톡시레이티드 트리메틸올 프로판(ethoxylated trimethylol propane), 카프로락톤(caprolactone), 폴리실록세인 또는 올리고실록세인(poly- or oligosiloxanes), 알리패틱 폴리펩티드 또는 올리고펩티드(aliphatic poly- or oligopeptides), 아로마틱 폴리펩티드 또는 올리고펩티드(aromatic poly- or oligopeptides), 알리패틱 폴리아민 또는 올리고아민(aliphatic poly- or oligoamines), 아로마틱 폴리아민 또는 올리고아민(aromatic poly- or oligoamines), 폴리스티렌 또는 올리고스티렌(poly- or oligostyrene), 또는 이들의 조합 등과 같은 기능 빌딩 블록(functional building blocks)에 더 근거한다.
도 8은 전자-광 디바이스 스택을 포함하는 PLED(Polymer-based Light Emitting Device; 10p)를 보여주는 도면이다. 전자-광 디바이스 스택은 전하 주입 층(12), 캐소드 층(15), 및 상기 전하 주입 층(12)과 캐소드 층(15) 사이에 구비된 전자-광 층(13)을 포함하는 다층 구조체를 포함한다. PLED(10p)는 애노드 층(17) 및 기판(11)을 더 포함한다. 애노드 층(17)과 캐소드 층(17)으로 인가되는 전압(V)은 전자-광 층(13) 내 전하들의 재결합을 초래하여 광(L)을 발산시킨다. 도시된 실시예(하부 발광 디바이스)에서, 바람직하게는, 층들(11, 17, 12)은 광(L)을 실질적으로 투과시킨다. 대안적으로 또는 추가적으로, 층들(13, 15) 또한 광(L)을 실질적으로 투과시킬 수 있으며, 이에 따라 상부 발광 및/또는 전체 투광성 LED 장치를 제공할 수 있다.
일 실시예에서, 전자-광 층(13)은 PPV(poly(p-phenylene vinylene)을 포함한다. 다른 실시예에서, 전자-광 층(13)은 트리플렛 에너지 레벨(triplet energy levels)을 갖는 인광성 이리듐 복합물(phosphorescentiridium complexes)과 혼합된 PF(poly[9,9-bis(octyl)-fluorene-2,7-diyl])를 포함한다. 전하 주입 층(12)은 바람직하게는 PEDOT:PSS를 포함한다. 에노드 층(17)은 바람직하게는 ITO(Indium Tin Oxide)를 포함한다. 만약 층의 전기 도전성이 충분히 높으면, 층(17)은 생략될 수 있다. 기판(11)은 예컨대 PEN(polyethylene naphthalate) 또는 PET(polyethylene terephthalate)를 포함하는 유연성 물질을 포함한다. 대안적으로, 기판(11)은 예컨대 유리를 포함하는 단단한 기판일 수도 있다.
본 발명에 따른 공정에 의해 제조된 PLED(10p)에서, 전하 주입 층(12)과 캐소드 층(15) 사이의 전자-광 층(13) 내 브리치는 양이온 교차 결합된 레지스트 물질(미도시)를 포함하는 전기 절연성 패치로 커버될 수 있다. 여기서, 레지스트 물질은 양이온 교차 결합 반응에 의해 전하 주입 층으로부터의 양성자와 반응한다. 비록 본 도면에서는 LED(Light Emitting Device) 장치를 도시하였지만, 본 발명에 따른 공정에 의해 제조된 유사한 디바이스 스택이 광발전 장치로서 기능할 수 있다. 이 경우, 광은 전자-광 층(13)에서 발산되기보다는 흡수되어 전압(V)을 생성한다.
도 9은 전자-광 디바이스 스택을 포함하는 SMOLED(Small Molecule-based Organic Light Emitting Device; 10s)를 보여주는 도면이다. 전자-광 디바이스 스택은 정공 주입 층(12), 캐소드 층(15), 및 상기 전공 주입 층(12)과 캐소드 층(15) 사이에 구비된 전자-광 층(13)을 포함하는 다층 구조체를 포함한다. 그리고, 전자-광 층(13)과 캐소드 층(15) 사이에 전자 수송 층(electron transporting layer; 18)을 포함한다. 또한, 전자-광 층(13)과 전하 주입 층(12) 사이에 정공 수송 층(hole transporting layer; 19)을 포함한다. 본 발명에 따른 공정은, 제조 동안 전자-광 층(13) 상에 인가되는 레지스트 물질과 반응하기 위하여, 정공 수송 층(19)이 전하 주입 층(12)으로부터 직접적으로 또는 간접적으로 양성자를 제공할 수 있을 때 적용될 수 있다. 도 9에 도시된 바와 같이, 애노드 층(17)과 캐소드 층(17)으로 인가되는 전압(V)은 전자-광 층(13) 내 전하들의 재결합을 초래하여 광(L)을 발산시킨다. 도시된 실시예(하부 발광 디바이스)에서, 바람직하게는, 층들(11, 17, 12, 19)은 광(L)을 실질적으로 투과시킨다. 대안적으로 또는 추가적으로, 층들(13, 18, 15) 또한 광(L)을 실질적으로 투과시킬 수 있으며, 이에 따라 상부 발광 및/또는 전체 투광성 LED 장치를 제공할 수 있다.
일 실시예에서, 전자 수송 층(18)은 TAZ, PBD, 또는 Alq3 등과 같이 본 기술분야에 공지된 물질을 포함한다. 전자-광 층(13)은 예컨대 Alq3/DPT, BTX, TAZ/Ir(ppy)3, 또는 CBP/FIrpic를 포함할 수 있다. 정공 수송 층(19)은 예컨대 TPD, α-NPD, 또는 m-MTDATA를 포함할 수 있다. 전하 주입 층(12)은 예컨대 PEDOT:PSS를 포함할 수 있다. 물론, 다른 물질 및 합성물도 가능하다. 전술한 또는 다른 실시예에서, 본 발명의 범위를 벗어나지 않고 층들이 추가되거나, 결합되거나, 및/또는 생략될 수 있다.
도 10은 본 발명의 다른 실시예에 따른 전자-광 디바이스 스택(60)주는 도면이다. 전자-광 디바이스 스택(60)은 산화성 물질, 예컨대 철(iron)을 포함하는 전극(16)을 포함한다. 상기 전극은 예컨대 금속 그리드(metal grid)로 적용되어 애노드 층, 예컨대 전하 주입 층(12) 또는 정공 수송 층에 보다 균일한 전압 분포를 제공할 수 있다.
전자-광 디바이스 스택(60)은 도 1에서 설명된 것과 유사한 방법으로 제조될 수 있다. 특히, 전자-광 디바이스 스택(60)은 (도 1과 비교하여) 다음의 단계들을 포함하는 방법에 의해 제조될 수 있다.
(A) 기판(11)에 전극(16) 및 다층 구조체를 제공하는 단계, 상기 다층 구조체는 기판(11) 및 전극(16) 상에 전자-광 층(13)을 포함하고, 전극(16)은 산화성 물질을 포함함;
(B) 전자-광 층(13) 상에 라디칼 중합가능한 레지스트 물질을 포함하는 레지스트 층을 증착시키는 단계;
(C) 전극(16)의 산화성 물질로부터의 라디칼(12p)에 의해 유도된 라디칼 중합 반응에 의해 전자-광 층(13) 내 인접 브리치와 레지스트 물질을 반응시키는 단계, 이에 의해 상기 브리치가 라디칼 중합된 레지스트 물질을 포함하는 패치(14p)에 의해 커버됨; 및
(D) 중합되지 않은 레지스트 물질 부분을 제거하는 단계, 여기서 패치(14p)는 남게 되어 상기 전하 주입 층(12) 및 상기 전자-광 층(13)과 패치(14p) 상에 후속하여 증착되는 층(15) 사이에 전기적 절연을 제공함. 층(15)은 예컨대 전극(16)에 대한 상대 전극(counter-electrode)을 형성하는 층을 포함할 수 있음.
전하 주입 층으로부터의 양성자를 이용하는 전술한 아이디어는 산화성 전극(16)으로부터의 프리 라디칼을 이용하는 것으로 확장되어, 누설 전류를 줄이기 위한 패치(14p)를 유사한 방식으로 형성할 수 있다. 적절한 레지스트는 프리 라디칼의 영향 하에서 중합하는 레지스트일 수 있다. 라디칼 중합가능한 레지스트 물질의 예로는 아크릴레이트(acrylates), 메타크릴레이트(methacrylates), 티올렌(thiol-ene) 계(systems) 등과 같은 라디칼 첨가 중합(radical addition polymerization)에 의해 경화되는 물질을 들 수 있다.
전술한 양이온 활성 중합(cationically stimulated polymerization)과 비교할 때 하나의 가능한 차이점은 라디칼 중합은 두개의 라디칼이 만날 때 상쇄되어 중단될 수 있다는 것이다. 이는 라디칼 중합에 의해 성장할 수 있는 패치의 층 두께를 제한할 수 있다.
지금까지 본 발명에 따른 방법, 시스템, 생산품에 대하여 몇몇 실시예를 설명하였지만, 대안적인 실시예를 통해서도 유사한 결과를 얻을 수 있다. 예컨대, 방법의 일부 단계, 시스템의 일부 구성요소, 또는 생산품의 일부 층이 결합되거나 또는 분리되어 유사한 결과를 얻을 수 있는 하나 이상의 대안적인 단계, 구성요소, 또는 층으로 될 수 있다. 예컨대, 시스템 구성요소는 개별 및/또는 전용 구성요소로 분리되거나 또는 집적된 구성요소(예, 집적 회로)에 포함될 수 있다. 본 발명에 따른 실시예들의 다양한 구성요소는 임의의 장점, 예컨대 전자-광 디바이스에서 누설 전류를 감소시키기 위한 셀프-얼라이닝(self-aligning) 방법을 제공하는 것과 같은 장점을 제공한다. 물론, 전술한 실시예 또는 공정 중 어떤 하나를 하나 이상의 다른 실시예 또는 공정과 결합하여 설계의도 및 장점을 발견하고 매칭하는데 있어 더 개선점을 제공할 수 있다는 것을 알 것이다. 본 발명은 전자-광 디바이스에 특별한 장점을 제공하고, 브리치가 브리치된 층(breached layer)의 다른 측면 상의 물질과 반응하는 적절한 레지스트로 패치되는(patched) 경우 일반적으로 적용될 수 있다.
본 발명에 따른 방법 및 시스템은 산성 전하 주입 층에 접촉하는 전자-광 층 내 브리치에서 레지스트 물질을 반응시키는데 특히 적합하지만, 본 발명에 따른 방법 및 시스템은 보다 폭넓게 적용될 수 있다. 예를 들어, 본 발명은 디바이스 스택 제조 방법에 일반적으로 적용될 수 있다. 방법은 제2 층(예, 전자-광 층)과 접촉하는 제1 층(예, 전하 주입 층)을 제공하는 단계를 포함하고, 제1 층은 본질적으로 또는 추가적으로 이니시에이터 화합물(예, 양이온 또는 라디칼)을 포함한다. 방법은 제2 층 상에 레지스트 층을 증착하는 단계를 더 포함하고, 레지스트 층은 (예컨대 중합 교차 결합에 의해) 상기 이니시에이터 화합물과 반응하는 레지스트 물질을 포함한다. 방법은 제1 층으로부터의 이니시에이터 화합물에 의해 유도된 및/또는 촉진된 반응에 의해 레지스트 물질을 제2 층 내 인접 브리치와 반응시키는 단계를 더 포함하고, 이에 따라 반응된 레지스트 물질의 패치를 형성하여 상기 브리치를 커버한다. 방법은 반응하지 않은(예컨대, 중합되지 않은) 레지스트 물질 부분을 제거하는 단계를 더 포함하고, 이 경우 패치는 남게 되어 상기 제1 층 및 상기 제2 층과 패치 상에 후속하여 증착되는 층 사이에 전기적 및/또는 다른 형태의 절연을 제공한다. 유사하게, 상기 방법을 구현하는 시스템이 제공될 수 있다. 다른 형태의 절연으로는 예컨대 열적 절연(thermal insulation)을 들 수 있다. 대안적으로 또는 추가적으로, 패치는 산소 또는 습기 등과 같은 환경적 요인에 대한 절연 격벽(insulating barrier)으로 기능할 수 있다.
마지막으로, 전술한 내용은 단지 본 발명에 따른 시스템을 설명하기 위한 것이며, 첨부된 특허청구범위를 어떠한 특정 실시예로 제한하는 것은 아니다. 그러므로, 본 발명에 따른 시스템이 특정 실시예를 참조하여 설명되었지만, 본 기술분야에서 통상의 지식을 가진 자는 하기의 특허청구범위에 나타난 본 발명에 따른 시스템 및 방법의 범위를 벗어나지 않고 다양한 수정과 대안적인 실시예가 가능하다는 것을 알 것이다. 따라서, 발명의 상세한 설명과 도면은 설명의 방식으로 이해되어야 하며, 첨부된 특허청구범위의 범위를 제한하려는 의도는 아니다.
첨부된 특허청구범위를 해석함에 있어, "포함한다"라는 용어는 특허청구범위에 기재된 것 이외에 다른 구성요소들이나 기능들의 존재를 배제하는 것이 아니다. 구성요소 앞에 사용된 "하나" 또는 "임의의"라는 용어는 상기 구성요소가 복수개 존재하는 것을 배제하는 것은 아니다. 특허청구범위에 사용된 참조부호는 그 범위를 제한하는 것은 아니다. 몇몇 "수단"은 동일한 또는 상이한 항목(items)을 대표하거나 구조체 또는 기능으로 구현될 수 있다. 여기에서 특별히 언급되지 않은 한, 임의의 개시된 디바이스 또는 그 부분은 서로 결합되어 또는 분리되어 또 다른 부분을 형성할 수 있다. 만약 특별히 지시되지 않은 한, 기능들 또는 단계들의 특별한 연속성이 요구되는 것은 아니다. 만약 특별히 지시되지 않은 한, 구성요소들의 특별한 배치법(ordering)이 요구되는 것은 아니다.

Claims (15)

  1. 전자-광 디바이스 스택(10)을 제조하기 위한 방법으로서,
    이니시에이터 화합물(12p, 16)을 포함하며, 전자-광 층(13)과 접촉하는 전하 주입 층(12)을 제공하는 단계;
    상기 전자-광 층(13) 상에, 상기 이니시에이터 화합물(12p, 16)과 반응하는 레지스트 물질(14m)을 포함하는 레지스트 층(14)을 증착시키는 단계;
    상기 전하 주입 층(12)으로부터의 이니시에이터 화합물(12p, 16)에 의해 유도된 및/또는 촉진된 반응에 의해 상기 레지스트 물질(14m)을 상기 전자-광 층(13) 내 인접 브리치와 반응시키는 단계 -이에 의해 상기 브리치를 커버하는 반응된 레지스트 물질의 패치(14p)가 형성됨-; 및
    반응하지 않은 레지스트 물질 부분을 제거하는 단계 -상기 패치(14p)는 남게 되어 상기 전하 주입 층(12) 및 상기 전자-광 층(13)과 패치(14p) 상에 후속하여 증착되는 층(15) 사이에 전기적 절연을 제공함-;
    를 포함하는 것을 특징으로 하는 방법.
  2. 제1항에 있어서,
    상기 전하 주입 층(12)은 전극(16)을 포함하고, 상기 이니시에이터 화합물은 상기 전극(16)에 포함된 산화성 물질을 포함하고,
    상기 방법은,
    상기 전자-광 층(13) 상에 라디칼 중합가능한 레지스트 물질을 포함하는 레지스트 층(14)을 증착시키는 단계;
    상기 전극(16)의 산화성 물질로부터의 라디칼(12p)에 의해 유도된 라디칼 중합 반응에 의해 상기 레지스트 물질을 상기 전자-광 층(13) 내 인접 브리치와 반응시키는 단계 -이에 의해 상기 브리치(12', 13')를 커버하는 라디칼 중합된 레지스트 물질의 패치(14p)가 형성됨-; 및
    중합되지 않은 레지스트 물질 부분을 제거하는 단계 -상기 패치(14p)는 남게 되어 상기 전하 주입 층(12) 및 상기 전자-광 층(13)과 패치(14p) 상에 후속하여 증착되는 층(15) 사이에 전기적 절연을 제공함-;
    를 포함하는 것을 특징으로 하는 방법.
  3. 제1항에 있어서,
    상기 이니시에이터 화합물은 상기 전하 주입 층(12)에 포함된 산성 화합물(12m)을 포함하고,
    상기 방법은,
    상기 전자-광 층(13) 상에 양이온 교차 결합가능한 레지스트 물질을 포함하는 레지스트 층(14)을 증착시키는 단계;
    상기 전하 주입 층(12)으로부터의 양성자(12p)에 의해 유도된 교차 결합 반응에 의해 상기 레지스트 물질(14m)을 상기 전자-광 층(13) 내 인접 브리치(12', 13')와 반응시키는 단계 -이에 의해 상기 브리치(12', 13')를 커버하는 교차 결합된 레지스트 물질(14c)의 패치(14p)가 형성됨-; 및
    교차 결합되지 않은 레지스트 물질(14m) 부분을 제거하는 단계 -상기 패치(14p)는 남게 되어 상기 전하 주입 층(12) 및 상기 전자-광 층(13)과 패치(14p) 상에 후속하여 증착되는 층(15) 사이에 전기적 절연을 제공함-;
    를 포함하는 것을 특징으로 하는 방법.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 전자-광 층(13)과 패치(14p) 상에 캐소드 층(15)을 증착시키는 단계를 더 포함하고,
    상기 패치(14p)는 상기 전하 주입 층(12)과 상기 캐소드 층(15) 사이에 전기적 절연을 제공하는 것을 특징으로 하는 방법.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 레지스트 물질(14m)을 반응시키는 단계는
    상기 패치(14p)의 성장을 위하여 사전 결정된 시간 동안 디바이스 스택(10)을 가열하는 과정을 포함하는 것을 특징으로 하는 방법.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서,
    상기 전자-광 층(13)은 10~500nm의 평균 층 두께를 갖는 것을 특징으로 하는 방법.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서,
    상기 전하 주입 층(12)은 PEDOT:PSS(poly(3,4-ethylenedioxythiophene) poly(styrenesulfonate))를 포함하는 것을 특징으로 하는 방법.
  8. 제1항 내지 제7항 중 어느 한 항에 있어서,
    상기 전자-광 층(13) 상에 레지스트 층(14)을 증착시키는 단계는
    양이온 교차 결합가능한 레지스트 물질(14m)을 포함하는 용제를 증착시키는 과정, 및 상기 용제를 증발시키는 과정을 포함하는 것을 특징으로 하는 방법.
  9. 제3항에 따른 방법에 의해 얻어질 수 있는 전자-광 디바이스 스택(10)으로서,
    산성 화합물(12m)을 포함하는 전하 주입 층(12);
    캐소드 층(15); 및
    상기 전하 주입 층(12)과 상기 캐소드 층(15) 사이에 위치하는 전자-광 층(13)을 포함하는 다층 구조체를 포함하고,
    상기 전하 주입 층(12)과 상기 캐소드 층(15) 사이의 상기 전자-광 층(13) 내 브리치(12', 13')가 양이온 교차 결합된 레지스트 물질(14c)을 포함하는 전기 절연성 패치(14p)에 의해 커버되는 것을 특징으로 하는 전자-광 디바이스 스택.
  10. 제2항에 따른 방법에 의해 얻어질 수 있는 전자-광 디바이스 스택(10)으로서,
    산화성 물질을 포함하는 전극(16)을 포함하는 전하 주입 층(12);
    캐소드 층(15); 및
    상기 전하 주입 층(12)과 상기 캐소드 층(15) 사이에 위치하는 전자-광 층(13)을 포함하는 다층 구조체를 포함하고,
    상기 전하 주입 층(12)과 상기 캐소드 층(15) 사이의 상기 전자-광 층(13) 내 브리치(12', 13')가 라디칼 중합된 레지스트 물질(14c)을 포함하는 전기 절연성 패치(14p)에 의해 커버되는 것을 특징으로 하는 전자-광 디바이스 스택.
  11. 제9항 또는 제10항에 따른 전자-광 디바이스 스택(10)을 포함하는 전자 장치(10p, 10s).
  12. 전자-광 디바이스 스택(10)을 제조하기 위한 시스템(100)으로서,
    기판(11)을 제공하는 공급 시스템(21, 31);
    상기 기판(11) 상에, 이니시에이터 화합물(12p, 16)을 포함하는 전하 주입 층(12)을 증착시키는 제1 증착 수단(22);
    상기 전하 주입 층(12) 상에 전자-광 층(13)을 증착시키는 제2 증착 수단(23);
    상기 전자-광 층(13) 상에, 상기 이니시에이터 화합물(12p, 16)과 반응하는 레지스트 물질(14m)을 포함하는 레지스트 층(14)을 증착시키는 레지스트 층 증착 수단(24); 및
    상기 기판(11)에 상기 전하 주입 층(12), 전자-광 층(13), 및 레지스트 층(14)을 포함하는 다층 구조체를 제공하기 위하여, 상기 공급 시스템(21, 31), 제1 증착 수단(22), 제2 증착 수단(23), 및 레지스트 층 증착 수단(24)을 제어하는 컨트롤러(20)를 포함하고,
    상기 시스템은
    상기 레지스트 물질(14m)을 적어도 부분적으로 제거하는 레지스트 층 제거 수단(24')을 더 포함하고,
    상기 컨트롤러(20)는
    상기 전하 주입 층(12)으로부터의 이니시에이터 화합물(12p)에 의해 유도된 및/또는 촉진된 반응에 의해 상기 레지스트 물질(14m)을 상기 전자-광 층(13) 내 인접 브리치(12', 13')와 반응시켜, 상기 브리치(12', 13')를 커버하는 교차 결합된 레지스트 물질(14c)의 패치(14p)가 형성되도록, 상기 디바이스 스택을 제어하고,
    반응하지 않은 레지스트 물질(14m) 부분을 제거하고, 상기 패치(14p)는 남게 되어 상기 전하 주입 층(12) 및 상기 전자-광 층(13)과 패치(14p) 상에 후속하여 증착되는 층 사이에 전기적 절연을 제공하도록, 상기 레지스트 층 제거 수단(24')을 제어하는 것을 특징으로 하는 시스템.
  13. 제12항에 있어서,
    상기 시스템은
    전극 층 증착 수단(25)을 더 포함하고,
    상기 컨트롤러는
    상기 전자-광 층(13)과 패치(14) 상에 캐소드 층(15)을 증착시키도록 상기 전극 층 증착 수단(25)을 제어하고,
    상기 패치(14p)는 상기 전하 주입 층(12) 및 상기 캐소드 층(15) 사이에 전기적 절연을 제공하는 것을 특징으로 하는 시스템.
  14. 제12항 또는 제13항에 있어서,
    상기 전하 주입 층(12)은 산성 화합물(12m)을 포함하고,
    상기 레지스트 층(14)은 교차 결합 반응에 의해 상기 산성 화합물(12m)과 반응하는 양이온 교차 결합가능한 레지스트 물질(14m)을 포함하는 것을 특징으로 하는 시스템.
  15. 제12항 또는 제13항에 있어서,
    상기 전하 주입 층(12)은 산화성 물질을 포함하는 전극(16)을 포함하고,
    상기 레지스트 층(14)은 중합 반응에 의해 상기 전극(16)의 산화성 물질의 라디칼(12p)과 반응하는 라디칼 중합가능한 레지스트 물질을 포함하는 것을 특징으로 하는 시스템.
KR1020157010068A 2012-09-18 2013-06-14 전자-광 디바이스 스택 KR20150060794A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP12184890.7 2012-09-18
EP12184890 2012-09-18
PCT/NL2013/050424 WO2014046539A1 (en) 2012-09-18 2013-06-14 Electro-optical device stack

Publications (1)

Publication Number Publication Date
KR20150060794A true KR20150060794A (ko) 2015-06-03

Family

ID=47137507

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020157010068A KR20150060794A (ko) 2012-09-18 2013-06-14 전자-광 디바이스 스택

Country Status (6)

Country Link
US (1) US9478765B2 (ko)
EP (1) EP2898554A1 (ko)
JP (1) JP2015534219A (ko)
KR (1) KR20150060794A (ko)
CN (1) CN104756274B (ko)
WO (1) WO2014046539A1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6049556B2 (ja) * 2013-07-01 2016-12-21 株式会社東芝 太陽電池、太陽電池モジュール及び太陽電池の製造方法
JP6769739B2 (ja) * 2015-05-19 2020-10-14 ローム株式会社 有機薄膜太陽電池モジュール、電子機器および有機薄膜太陽電池モジュールの製造方法
WO2016186166A1 (ja) * 2015-05-19 2016-11-24 ローム株式会社 有機薄膜太陽電池モジュール、電子機器および有機薄膜太陽電池モジュールの製造方法
FR3037723B1 (fr) * 2015-06-16 2019-07-12 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de realisation d'un empilement du type premiere electrode / couche active / deuxieme electrode.

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3599964B2 (ja) 1997-07-29 2004-12-08 パイオニア株式会社 発光ディスプレイ及びその製造方法
DE10037391A1 (de) 2000-08-01 2002-02-14 Covion Organic Semiconductors Strukturierbare Materialien, Verfahren zu deren Herstellung und deren Verwendung
JP2003017262A (ja) 2001-07-04 2003-01-17 Dainippon Printing Co Ltd 絶縁材料によってｅｌ層の成膜欠陥が被覆されたｅｌ素子とその製造方法
DE10340711A1 (de) 2003-09-04 2005-04-07 Covion Organic Semiconductors Gmbh Elektronische Vorrichtung enthaltend organische Halbleiter
JP4470421B2 (ja) * 2003-09-04 2010-06-02 セイコーエプソン株式会社 電気光学装置の製造方法
JP4407311B2 (ja) * 2004-02-20 2010-02-03 セイコーエプソン株式会社 薄膜トランジスタの製造方法
DE102004009355A1 (de) 2004-02-26 2005-09-15 Covion Organic Semiconductors Gmbh Verfahren zur Vernetzung organischer Halbleiter
KR20070044392A (ko) 2004-06-01 2007-04-27 다우 코닝 코포레이션 나노 및 미크로 리소그라피용 재료조성물
JP4063266B2 (ja) * 2004-09-30 2008-03-19 セイコーエプソン株式会社 薄膜半導体装置の製造方法、薄膜半導体装置、電気光学装置、および電子機器
JP2006294484A (ja) 2005-04-13 2006-10-26 Konica Minolta Holdings Inc 有機エレクトロルミネッセンス素子とその製造方法及び有機エレクトロルミネッセンス表示装置
DE102006006412A1 (de) 2006-02-13 2007-08-16 Merck Patent Gmbh Elektronisches Bauteil, Verfahren zu dessen Herstellung und dessen Verwendung
JP5860677B2 (ja) 2010-11-24 2016-02-16 株式会社半導体エネルギー研究所 発光素子、発光素子の作製方法、及び照明装置
US8557614B2 (en) * 2010-12-28 2013-10-15 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing lighting device

Also Published As

Publication number Publication date
US20150249226A1 (en) 2015-09-03
JP2015534219A (ja) 2015-11-26
EP2898554A1 (en) 2015-07-29
CN104756274B (zh) 2017-06-09
US9478765B2 (en) 2016-10-25
WO2014046539A1 (en) 2014-03-27
CN104756274A (zh) 2015-07-01

Similar Documents

Publication Publication Date Title
KR101628405B1 (ko) 전자 디바이스 및 이것의 제조 방법
KR101657319B1 (ko) 인쇄 조성물용 용매
US7775845B2 (en) Organic semiconductor device, method for producing organic semiconductor device, organic electroluminescent device, and method for producing organic electroluminescent device
WO2016208597A1 (ja) 有機電子素子の製造方法及び有機薄膜の形成方法
JP6363959B2 (ja) 光電装置
US7839080B2 (en) Organic light emitting device including photo responsive material and a method of fabricating the same
CN102037579B (zh) 光电子器件
KR20140109450A (ko) 유기 일렉트로닉스 재료, 중합 개시제 및 열중합 개시제, 잉크 조성물, 유기 박막 및 그 제조 방법, 유기 일렉트로닉스 소자, 유기 일렉트로 루미네센스 소자, 조명 장치, 표시 소자, 및 표시 장치
JP2007095343A (ja) 印刷物の製造方法および印刷物
WO2010079330A1 (en) Interlayer formulation for flat films
TW200541385A (en) Printing of organic electronic devices
WO2016208588A1 (ja) 有機電子素子の製造方法及び基板乾燥方法
KR20150060794A (ko) 전자-광 디바이스 스택
JP2003264076A (ja) 有機発光層形成用塗液、有機ｌｅｄ用ドナーフィルム、それを用いた有機ｌｅｄ表示パネルの製造方法および有機ｌｅｄ表示パネル
CN105917736B (zh) 发光装置及发光装置的制造方法
Xie Solution-Processed Organic Light-Emitting Devices
GB2563448A (en) Device
JP6582896B2 (ja) 発光パネルモジュール、発光装置、及びその製造方法
US20190363309A1 (en) Method for producing organic device
US8722454B2 (en) Method for manufacturing organic electronic component having salt compound
GB2460216A (en) Hole transport material composition
JP7048250B2 (ja) 有機電子デバイスの製造方法
JP4775118B2 (ja) 有機エレクトロルミネッセンス素子の製造方法
JP2014072322A (ja) 有機発光表示装置およびその製造方法
JP2007095341A (ja) 有機エレクトロルミネッセンス素子の製造方法及び有機エレクトロルミネッセンス素子

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid