JP2016072281A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2016072281A
JP2016072281A JP2014196742A JP2014196742A JP2016072281A JP 2016072281 A JP2016072281 A JP 2016072281A JP 2014196742 A JP2014196742 A JP 2014196742A JP 2014196742 A JP2014196742 A JP 2014196742A JP 2016072281 A JP2016072281 A JP 2016072281A
Authority
JP
Japan
Prior art keywords
circuit board
heat sink
metal
ceramic substrate
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014196742A
Other languages
English (en)
Other versions
JP6341822B2 (ja
Inventor
義貴 大坪
Yoshitaka Otsubo
義貴 大坪
高橋　卓也
Takuya Takahashi
卓也 高橋
雅臣 宮澤
Masaomi Miyazawa
雅臣 宮澤
山下　哲生
Tetsuo Yamashita
哲生 山下
智宏 稗田
Tomohiro Hieda
智宏 稗田
田畑　光晴
Mitsuharu Tabata
光晴 田畑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2014196742A priority Critical patent/JP6341822B2/ja
Priority to US14/687,371 priority patent/US9721861B2/en
Priority to DE102015215133.6A priority patent/DE102015215133B4/de
Priority to CN201510622733.3A priority patent/CN105470236B/zh
Publication of JP2016072281A publication Critical patent/JP2016072281A/ja
Application granted granted Critical
Publication of JP6341822B2 publication Critical patent/JP6341822B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Abstract

【課題】セラミックス基板の反りを抑制できる半導体装置を提供する。【解決手段】半導体装置は、半導体素子４と、半導体素子が実装されたセラミックス回路基板１０とを備えている。セラミックス回路基板１０は、互いに対向する一方面と他方面とを有するセラミックス基板１１と、セラミックス基板１１の一方面に接合され、かつ半導体素子に電気的に接続された金属回路板１２と、セラミックス基板１１の他方面に接合された金属放熱板１３とを含んでいる。金属回路板１２の厚さは、金属放熱板１３の厚さよりも大きい。金属放熱板１３のセラミックス基板１１と反対側の面の表面積は、金属回路板１２のセラミックス基板１１と反対側の面の表面積よりも大きい。【選択図】図３

Description

本発明は、半導体装置に関し、特に、セラミックス回路基板を備えた半導体装置に関するものである。
従来、ＧＴＯ（Gate Turn Off Thyristor）、ＩＧＢＴ（Insulated Gate Bipolar Transistor）などのパワー半導体装置においては、セラミックス回路基板が使用されている。このセラミックス回路基板では、セラミックス基板の一方面に金属回路板が接合されており、他方面に金属放熱板が接合されている。そして、金属回路板に半導体素子が実装され、金属放熱板にヒートシンクが接合される。
金属回路板の熱膨張率はセラミックス基板の熱膨張率よりも大きいため、半導体素子の使用時の熱により、金属回路板がセラミックス基板よりも膨張する。このため、セラミックス基板に反りが発生する。
たとえば、特開平１０−２００２１９号公報（特許文献１）には、セラミックス基板の片面に金属回路板が形成され、反対面に金属放熱板が形成された回路基板が開示されている。この公報に記載された回路基板では、金属回路板の厚さと金属放熱板の厚さとの比およびセラミックス基板の外周縁と金属回路および金属放熱板の各々の外周縁とのマージン幅が所定の数値範囲に設定されている。これにより、セラミックス基板にクラックが発生することが低減されている。
特開平１０−２００２１９号公報
上記公報に記載された回路基板では、金属回路板の回路パターンが考慮されていない。金属回路板の回路パターンが考慮されずに、単純に金属回路板の厚さが厚くされると、半導体素子の使用時の熱によって金属回路板が膨張する量が大きくなる。このため、セラミックス基板に大きな反りが発生する。これにより、セラミックス基板が破損することがある。
本発明は、上記解題に鑑みてなされたものであり、その目的は、セラミックス基板の反りを抑制できる半導体装置を提供することである。
本発明の半導体装置は、半導体素子と、半導体素子が実装されたセラミックス回路基板とを備えている。セラミックス回路基板は、互いに対向する一方面と他方面とを有するセラミックス基板と、セラミックス基板の一方面に接合され、かつ半導体素子に電気的に接続された金属回路板と、セラミックス基板の他方面に接合された金属放熱板とを含んでいる。金属回路板の厚さは、金属放熱板の厚さよりも大きい。金属放熱板のセラミックス基板と反対側の面の表面積は、金属回路板のセラミックス基板と反対側の面の表面積よりも大きい。
本発明の半導体装置によれば、回路パターンが形成される金属回路板の厚さは、金属放熱板の厚さよりも大きい。そして、金属放熱板のセラミックス基板の反対側の面の表面積は、金属回路板のセラミックス基板と反対側の面の表面積よりも大きい。このため、金属回路板の体積と金属放熱板の体積とのバランスをとることができる。これにより、セラミックス基板に発生する熱応力によるセラミックス基板の反りを抑制することができる。したがって、セラミックス基板が破損することを抑制できる。
本発明の実施の形態１の半導体装置を概略的に示す平面図である。 図１に示す半導体装置の蓋を取り外した状態を示す平面図である。 図２のＩＩＩ−ＩＩＩ線に沿う断面図である。 本発明の実施の形態１の半導体装置を概略的に示す底面図である。 本発明の実施の形態２の半導体装置を概略的に示す断面図である。 本発明の実施の形態２の半導体装置を概略的に示す底面図である。 本発明の実施の形態３の半導体装置を概略的に示す断面図である。 本発明の実施の形態４の半導体装置にヒートシンクが接合された状態を概略的に示す断面図である。 比較例の半導体装置を概略的に示す断面図である。 従来の半導体装置を概略的に示す断面図である。 従来および実施例の半導体装置の熱抵抗を示す図である。 金属回路板および金属放熱板の厚みと熱抵抗との関係を示す図である。 実施例のセラミックス回路基板の構成を概略的に示す図である。 金属回路板と金属放熱板との体積比と、反り量との関係を示す図である。 従来および実施例の半導体装置の熱抵抗を示す図である。
以下、本発明の実施の形態について図に基づいて説明する。
（実施の形態１）
最初に、図１〜図４を参照して、本発明の実施の形態１の半導体装置の構成について説明する。
図１〜図３を参照して、本実施の形態の半導体装置は、たとえばパワーモジュールである。本実施の形態の半導体装置は、ケース１と、蓋２と、電極端子３と、半導体素子４と、はんだ５と、配線６と、封止樹脂７と、セラミックス回路基板１０とを主に有している。なお、図２では見やすくするため封止樹脂７は図示されていない。
主に図１を参照して、ケース１の一方面側には蓋２が取り付けられている。蓋２は防塵および防水のためのものである。ケース１の一方面と対向する他方面側にはセラミックス回路基板１０が取り付けられている。ケース１はセラミックス回路基板１０の周囲に形成されている。ケース１はたとえば樹脂で形成されている。この樹脂としてたとえばＰＰＳ（ポリフェニレンサルファイド）が用いられる。
ケース１には電極端子３が取り付けられている。電極端子３はケース１の一方面側に露出している。また、電極端子３はケース１の内周側に露出している。電極端子３は、複数の負極入力端子（Ｎ）、正極入力端子（Ｐ）、ゲート端子（Ｐｇ）、アース端子（Ｐｅ）、交流電極端子（ＡＣ）を含んでいる。
主に図２および図３を参照して、半導体素子４は、セラミックス回路基板１０に実装されている。半導体素子４は、はんだ５を介してセラミックス回路基板１０に接合されている。半導体素子４はたとえば電力用半導体素子である。半導体素子４は、具体的には、ＩＧＢＴ（Insulated Gate Bipolar Transistor）、ＧＴＯ（Gate Turn Off Thyristor）、ＭＯＳＦＥＴ(Metal Oxide Semiconductor Field Effect Transistor)などである。
半導体素子４はワイドバンドギャップ材料で形成されていることが好ましい。つまり、半導体素子４は、エネルギーバンドギャップが２ｅＶ以上の材料を含んでいる。具体的には、半導体素子４は、炭化珪素、窒化ガリウム、ダイヤモンドなどの材料を使用した半導体チップである。なお、炭化珪素のエネルギーバンドギャップは２．２０〜３．０２ｅＶであり、窒化ガリウムのエネルギーバンドギャップは３．３９ｅＶであり、ダイヤモンドのエネルギーバンドギャップは５．４７ｅＶである。
主に図３および図４を参照して、セラミックス回路基板１０は、セラミックス基板１１と、金属回路板１２と、金属放熱板１３とを含んでいる。セラミックス基板１１は互いに対向する一方面１１ａと他方面１１ｂとを有している。セラミックス基板１１の一方面１１ａと他方面１１ｂとの間の厚みはたとえば０．２５ｍｍ以上０．６３５ｍｍ以下である。具体的には、セラミックス基板１１の厚みは、たとえば０．２５ｍｍ、０．３２ｍｍ、０．６３５ｍｍにすることができる。また、セラミックス基板１１の外形はたとえば長さ８０ｍｍおよび幅５５ｍｍである。
セラミックス基板１１は、たとえば窒化珪素材料、窒化アルミニウム材料、酸化アルミウム材料で形成される。セラミックス基板１１は窒化珪素材料で形成されていることが好ましい。つまり、セラミックス基板１１は窒化珪素を含んでいることが好ましい。
金属回路板１２はセラミックス基板１１の一方面１１ａに接合されている。金属回路板１２は半導体素子４に電気的に接続されている。金属回路板１２ははんだ５を介して半導体素子４に接合されている。金属回路板１２は回路パターンを有している。
金属回路板１２の厚みはセラミックス基板１１の厚みにあわせて変更することができる。たとえばセラミックス基板１１の厚みが０．２５ｍｍの場合には金属回路板１２の厚みは０．６ｍｍ以上０．８ｍｍ以下にすることができる。また、たとえばセラミックス基板１１の厚みが０．３２ｍｍの場合には金属回路板１２の厚みは０．８ｍｍ以上１．０ｍｍ以下にすることができる。また、たとえばセラミックス基板１１の厚みが０．６３５ｍｍの場合には金属回路板１２の厚みは１．０ｍｍ以上２．０ｍｍ以下にすることができる。また、金属回路板１２の外形はたとえば長さ７４ｍｍおよび幅４９ｍｍである。この金属回路板１２の外形は、回路パターンを除いた金属回路板１２の外縁のなす形状である。
金属回路板１２は、たとえば銅、アルミニウム、銀およびこれらの合金で形成される。金属回路板１２は銅で形成されていることが好ましい。つまり、金属回路板１２は銅を含んでいることが好ましい。
金属放熱板１３はセラミックス基板１１の他方面１１ｂに接合されている。金属放熱板１３は、たとえばベタ金属板で形成されている。この場合、金属放熱板１３はパターンを有していない。
金属放熱板１３の厚みはセラミックス基板１１の厚みにあわせて変更することができる。たとえばセラミックス基板１１の厚みが０．２５ｍｍの場合には金属放熱板１３の厚みは０．５ｍｍ以上０．７ｍｍ以下にすることができる。また、たとえばセラミックス基板１１の厚みが０．３２ｍｍの場合には金属放熱板１３の厚みは０．６ｍｍ以上０．９ｍｍ以下にすることができる。また、たとえばセラミックス基板１１の厚みが０．６３５ｍｍの場合には金属放熱板１３の厚みは１．０ｍｍ以上２．０ｍｍ以下にすることができる。また、金属放熱板１３の外形はたとえば幅７８．４ｍｍおよび長さ５３．４ｍｍである。この金属放熱板１３の外形は金属放熱板１３の外縁のなす形状である。
金属放熱板１３は、たとえば銅、アルミニウム、銀およびこれらの合金で形成される。金属放熱板１３は銅で形成されていることが好ましい。つまり、金属放熱板１３は銅を含んでいることが好ましい。
金属回路板１２の厚さは、金属放熱板１３の厚さよりも大きい。金属放熱板１３のセラミックス基板１１と反対側の面の表面積は、金属回路板１２のセラミックス基板１１と反対側の面の表面積よりも大きい。
金属放熱板１３の体積に対する金属回路板１２の体積の比率は、７０％以上１３０％以下であることが好ましい。また、金属回路板１２の体積は、金属放熱板１３の体積よりも大きいことが好ましい。また、金属放熱板１３の厚さに対する金属回路板１２の厚さの比率は、６／５以上４／３以下であることが好ましい。
本実施の形態では、ケース１はセラミックス基板１１を支持している。ケース１は、張出部１ａを含んでいる。張出部１ａはセラミックス基板１１の一方面１１ａの真上に張り出している。張出部１ａは一方面１１ａに載っている。張出部１ａは、たとえば一方面１１ａに接着剤で固定されている。金属放熱板１３の少なくとも一部は、一方面１１ａと他方面１１ｂとが対向する方向から見て張出部１ａと重なるように配置されている。つまり、金属放熱板１３と張出部１ａとの間にセラミックス基板１１が挟まれている。金属放熱板１３によりセラミックス基板１１を介して張出部１ａが支持されている。張出部１ａは半導体素子１を挟んでケース１の両側に設けられていてもよい。金属放熱板１３はケースの両側で張出部１ａを支持していてもよい。
再び主に図２および図３を参照して、配線６は金属回路板１２と半導体素子４とに接続されている。また、配線６は半導体素子４と電極端子３とに接続されている。また、配線６は電極端子３と金属回路板１２とに接続されている。このため、配線６によって、半導体素子４、電極端子３、金属回路板１２が互いに電気的に接続されている。配線６はたとえばアルミニウムで形成されている。
ケース１、蓋２、セラミックス回路基板１０で取り囲まれた内部空間に半導体素子４、はんだ５、配線６および封止樹脂７が収容されている。内部空間内において半導体素子４、はんだ５および配線６が封止樹脂７で覆われている。封止樹脂７はたとえばシリコーンゲルである。
次に、本実施の形態の半導体装置の作用効果について説明する。
本実施の形態の半導体装置によれば、回路パターンが形成される金属回路板１２の厚さが金属放熱板１３の厚さよりも大きい。そして、金属放熱板１３のセラミックス基板１１の反対側の面の表面積は、金属回路板１２のセラミックス基板１１と反対側の面の表面積よりも大きい。このため、金属回路板１２の体積と金属放熱板１３の体積とのバランスをとることができる。つまり、回路パターンが形成される金属回路板１２の体積を補償することによって、金属放熱板１３の体積と金属放熱板１３の体積とを近づけることができる。これにより、セラミックス基板１１に発生する熱応力によるセラミックス基板１１の反りを抑制することができる。したがって、セラミックス基板１１が破損することを抑制できる。
また、本実施の形態では、金属回路板１２および金属放熱板１３の各々の厚みを０．６ｍｍ以上にすることができる。従来の金属回路板１２および金属放熱板１３の各々の厚みは０．３ｍｍ程度であるため、これらに比べて本実施の形態では金属回路板１２および金属放熱板１３の各々の放熱性を向上することができる。
また、本実施の形態の半導体装置によれば、金属放熱板１３の体積に対する金属回路板１２の体積の比率は、７０％以上１３０％以下である。これにより、セラミックス基板１１の反りを抑制することができる。
また、本実施の形態の半導体装置によれば、金属回路板１２の体積は、金属放熱板１３の体積よりも大きい。これにより、金属放熱板１３のセラミックス基板１１の反対側の面の表面積が金属回路板１２のセラミックス基板１１と反対側の面の表面積よりも大きくても、セラミックス基板１１が金属放熱板１３側に反ることを抑制することができる。
また、本実施の形態の半導体装置によれば、金属放熱板１３の厚さに対する金属回路板１２の厚さの比率は、６／５以上４／３以下である。これにより、セラミックス基板１１の反りを抑制することができる。
また、本実施の形態の半導体装置によれば、セラミックス基板１１は窒化珪素を含んでいる。これにより、セラミックス基板１１を割れにくくすることができる。
また、本実施の形態の半導体装置によれば、金属回路板１２および金属放熱板１３の各々は銅を含んでいる。銅の熱伝導率は鉄の熱伝導率（８０Ｗ／ｍＫ）よりも高いため、金属回路板１２および金属放熱板１３の放熱性を向上することができる。また、銅は銀よりも安いため金属回路板１２および金属放熱板１３のコストを抑えることができる。また、銅は加工性が良いため、金属回路板１２および金属放熱板１３の生産性を向上することができる。
また、本実施の形態の半導体装置によれば、半導体素子４は、エネルギーバンドギャップが２ｅＶ以上の材料を含んできる。本実施の形態の半導体装置では金属回路板１２の厚みを厚くすることによりインダクタンスが小さくなる。このため、高速スイッチングの際に半導体素子４の動作時に発生するサージ電圧を低減化することができる。
また、本実施の形態の半導体装置によれば、金属放熱板１３の少なくとも一部は、セラミックス基板１１の一方面１１ａと他方面１１ｂとが対向する方向から見て張出部１ａと重なるように配置されている。これにより、金属放熱板１３により張出部１ａを支持することができる。これにより、セラミックス基板１１へのケース１による応力を低減することができる。また、セラミックス基板１１へのケース１の取り付けが容易となる。
（実施の形態２）
本発明の実施の形態２の半導体装置について説明する。以下、特に説明しない限り、実施の形態と同一の構成には同一の符号を付し、説明を繰り返さない。このことは、以下の実施の形態３および４でも同様である。
図５および図６を参照して、実施の形態２の半導体装置は、金属放熱板１３は凹部ＨＰを有している点で実施の形態１の半導体装置と主に異なっている。金属放熱板１３は、第１の面１３ａと、第２の面１３ｂとを有している。第１の面１３ａはセラミックス基板１１に接合されている。第２の面１３ｂは第１の面１３ａと対向している。金属放熱板１３は、第２の面１３ｂに形成された凹部ＨＰを有している。
本実施の形態では、凹部ＨＰは溝である。また、凹部ＨＰは金属放熱板１３の第１の面１３ａと第２の面１３ｂとを貫通している。なお、凹部ＨＰは金属放熱板１３の第１の面１３ａと第２の面１３ｂとを貫通していなくてもよく、凹部ＨＰによって金属放熱板１３の体積が少なくなっていればよい。これにより、金属放熱板１３の熱膨張を抑制することができる。
また、本実施の形態では、凹部ＨＰは金属放熱板１３の外縁に沿って形成されている。なお、凹部ＨＰは、金属放熱板１３の外縁に沿って形成されていなくてもよく、金属放熱板１３の第２の面１３ｂのいずれかの部分に形成されていればよい。
また、本実施の形態では、凹部ＨＰは金属放熱板１３の外縁の全周に渡って形成されている。なお、凹部ＨＰは、金属放熱板１３の外縁の全周に渡って形成されていなくてもよく、金属放熱板１３の外縁の一部に沿って形成されていればよい。
また、本実施の形態では、凹部ＨＰは平面視において直線状に形成されている。なお、凹部ＨＰは平面視において直線状に形成されていなくてもよく、平面視において曲線状に形成されていてもよい。また、凹部ＨＰは、孔であってもよい。
本実施の形態の半導体装置によれば、金属放熱板１３は、第２の面１３ｂに形成された凹部ＨＰを有している。このため、凹部ＨＰによって金属放熱板１３の熱膨張が抑制される。これにより、セラミックス基板１１の反りを抑制できる。
（実施の形態３）
本発明の実施の形態３の半導体装置について説明する。
図７を参照して、実施の形態３の半導体装置の金属回路板および金属放熱板の各々は、銅材と、アルミニウム材とを含んでいる点で実施の形態１の半導体装置と主に異なっている。本実施の形態の半導体装置の金属回路板および金属放熱板の各々はいわゆるクラッド材である。
金属回路板１２および金属放熱板１３の各々は、銅材ＣＰと、アルミニウム材ＡＰとを含んでいる。アルミニウム材ＡＰは銅材ＣＰを被覆している。つまり、銅材ＣＰとアルミニウム材ＡＰとは積層されている。アルミニウム材ＡＰの厚みはたとえば０．１ｍｍ以上０．５ｍｍ以下である。セラミックス基板１１は、金属回路板１２のアルミニウム材ＡＰおよび金属放熱板１３のアルミニウム材ＡＰの双方に接合されている。
本実施の形態の半導体装置によれば、セラミックス基板１１は、アルミニウム材ＡＰに接合されている。アルミニウムは軟らかいため、銅に接合されている場合よりも接合部分の応力を緩和することができる。
（実施の形態４）
本発明の実施の形態４の半導体装置について説明する。
図８を参照して、実施の形態４の半導体装置は、ヒートシンク２０をさらに備えている点で実施の形態１の半導体装置と主に異なっている。ヒートシンク２０は放熱フィンを備えている。ヒートシンクの材料はたとえばアルミニウムである。ヒートシンク２０は金属放熱板１３の全面を覆っている。ヒートシンク２０は金属放熱板１３にグリース２１を介して取り付けられている。金属放熱板１３とヒートシンク２０との間にグリース２１が塗布されている。グリース２１の熱伝導率は、２Ｗ／ｍＫ以上である。
次に、本実施の形態の半導体装置の作用効果について比較例の半導体装置と対比して説明する。図９を参照して、比較例の半導体装置はベース板３０を有している点で本実施の形態の半導体装置と主に異なっている。なお、図９では見やすくするためにヒートシンクは図示されていない。
比較例の半導体装置では、図９中破線で示すように半導体素子４の使用時の熱がセラミックス回路基板１０およびベース板３０に広がる。比較例の半導体装置はベース板３０を有しているため、半導体素子４で発生した熱が半導体素子４からヒートシンクに向かってベース板３０にも広がる。したがって、半導体素子４とヒートシンクとの距離が大きくなるため、半導体素子４で発生した熱がヒートシンクに到達するまでに広範囲に広がる。
これに対して、本実施の形態の半導体装置では、ベース板３０を有していないため、図８中破線で示すように、半導体素子４で発生した熱が半導体素子４からヒートシンク２０に向かって広がる範囲が比較例よりも小さくなる。このため、グリース２１が半導体素子４で発生した熱の放熱に与える影響が大きくなる。本実施の形態の半導体装置では、グリース２１の熱伝導率は、２Ｗ／ｍＫ以上であるため、グリース２１の放熱性が高い。このため、半導体素子４で発生した熱の放熱性を高くすることができる。
以下、本発明の実施例について説明する。
まず、本発明の実施例および従来の半導体装置の熱抵抗をシミュレーションにより測定した。図１０を参照して、従来の半導体装置を例に半導体装置の熱抵抗を説明する。従来の半導体装置はベース板３０を備えている。図１０に示す点Ｔｊ、Ｔｃ、Ｔｆ、Ｔａの各点間の熱抵抗と、点Ｔｊと点Ｔａとの間の熱抵抗を測定した。点Ｔｊは半導体チップの上面に位置している。点Ｔｃはベース板３０とグリース２１との接点に位置している。点Ｔｆはグリース２１とヒートシンク２０との接点に位置している。点Ｔａはヒートシンクの下面に位置している。また、本発明の実施例はベース板を備えていない。本発明の実施例では、点Ｔｆは金属放熱板１３とグリース２１との接点に位置している。
図１１および図１２を参照して、Ｒｔｈ（ｊ−ａ）は点Ｔｊと点Ｔａとの間の熱抵抗である。Ｒｔｈ（ｊ−ｃ）は点Ｔｊと点Ｔｃとの間の熱抵抗である。Ｒｔｈ（ｃ−ｆ）は点Ｔｃと点Ｔｆとの間の熱抵抗である。Ｒｔｈ（ｆ−ａ）は点Ｔｆと点Ｔａとの間の熱抵抗である。また、図１１中の記号ｔは金属回路板および金属放熱板の厚みである。金属回路板および金属放熱板の厚みが０．６ｍｍ以上の場合の熱抵抗は、従来の半導体装置の熱抵抗よりも低い値になることがわかった。これにより、金属回路板および金属放熱板の厚みを０．６ｍｍ以上にすることで、従来のようにベース板を備えていなくても従来と同様の熱抵抗を実現できることがわかった。
次に、本発明の実施例および従来の半導体装置の反りをシミュレーションにより測定した。図１３を参照して、本発明の実施例のセラミックス回路基板１０の反り量を測定した。なお、図１３では見やすくするため、回路パターンは図示されていない。金属回路板１２側に凸となる反りをマイナス反りと定義し、金属放熱板１３側に凸となる反りをプラス反りと定義した。また、図１３中に示すｘｙｚ軸を定義し、セラミックス回路基板１０の四隅の１つはｚを固定し、別の１つはｙ，ｚを固定し、さらに別の１つはｘ，ｙ，ｚを固定した。この条件で、ＴｙｐｅＡおよびＴｙｐｅＢの２タイプのセラミックス回路基板１０について、反り量を測定した。
ＴｙｐｅＡは金属回路板１２の回路パターンの面積が少ない形状である。ＴｙｐｅＡのセラミックス基板１１の外形寸法は、長さが７９ｍｍであり、幅が５８．１ｍｍである。金属回路板１２の外形寸法は、長さが７０ｍｍであり、幅が４９．１ｍｍである。金属放熱板１３の外形寸法は、長さが７７．４ｍｍであり、幅が５６．５ｍｍである。ＴｙｐｅＢはＴｙｐｅＡよりも金属回路板１２の回路パターンの面積が多い形状である。ＴｙｐｅＢのセラミックス基板１１の外形寸法は、長さが７９ｍｍであり、幅が５８．１ｍｍである。金属回路板１２の外形寸法は、長さが７３ｍｍであり、幅が５２．１ｍｍである。金属放熱板１３の外形寸法は、長さが７７ｍｍであり、幅が５６．１ｍｍである。また、ＴｙｐｅＡおよびＴｙｐｅＢとも金属放熱板１３はベタ金属板である。
図１４、表１および表２を参照して、金属回路板１２の体積Ｖｍ１と金属放熱板１３の体積Ｖｍ２との比率とセラミックス回路基板１０の反り量との関係を検討した。
表１にＴｙｐｅＡの反り量などを示し、表２にＴｙｐｅＢの反り量などを示す。表１および表２の表パターンは金属回路板１２を示し、裏パターンは金属放熱板１３を示す。体積比率は、金属放熱板１３の体積Ｖｍ２に対する金属回路板１２の体積Ｖｍ１を示す。
Figure 2016072281
Figure 2016072281
通常、グリースの厚みは０．１ｍｍであるため、セラミックス回路基板の反り量が０．１ｍｍを超えるとグリースの放熱性が確保できないという問題がある。つまり、マイナス反りの場合には金属放熱板がヒートシンクから離れるため、グリースにボイドが生じる。また、プラス反りの場合には金属放熱板がヒートシンクに近づくためグリースを押しのけ、反りが戻ったときにグリースにボイドが生じることがある。このように、セラミックス回路基板の反り量が０．１ｍｍを超えるとグリースにボイドが生じるため放熱性を確保することが困難である。そのため、セラミック回路基板の反り量は０．１ｍｍ以下にすることが好ましい。なお、プラス反りに関しては、金属放熱板がヒートシンクに近づくためグリースにボイドが生じないこともある。以上より、金属放熱板１３の体積Ｖｍ２に対する金属回路板１２の体積Ｖｍ１の比率は、７０％以上１３０％以下であることが好ましいことがわかった。
また、金属回路板の体積が金属放熱板の体積よりも大きい場合に反り量がゼロとなることがわかった。具体的には金属放熱板の体積Ｖｍ２に対する金属回路板の体積Ｖｍ１の比率が約１１０％で反り量がゼロになることがわかった。以上より、金属回路板の体積は、金属放熱板の体積よりも大きいことが好ましいことがわかった。
また、金属放熱板の厚さに対する金属回路板の厚さの比率は、６／５以上４／３以下であることが好ましいことがわかった。
次に、グリースを変更した場合における本発明の実施例および従来の半導体装置の熱抵抗をシミュレーションにより測定した。
図１５を参照して、従来のセラミックス基板が酸化アルミニウムであり、グリースの熱伝導率が０．９Ｗ／ｍＫの半導体装置よりも、熱伝導率が０．９Ｗ／ｍＫのグリースを使用した本発明の実施例の半導体装置の熱抵抗が小さくなることがわかった。また、従来のセラミックス基板が窒化アルミニウムであり、グリースの熱伝導率が０．９Ｗ／ｍＫの半導体装置よりも、熱伝導率が２．０Ｗ／ｍＫのグリースを使用した本発明の実施例の半導体装置の熱抵抗が小さくなることがわかった。さらに、本発明の実施例では、グリースの熱伝導率が２．０Ｗ／ｍＫであるため、熱抵抗が大幅に小さくなることがわかった。
今回開示された実施の形態および実施例はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることを意図される。
１ ケース、１ａ 張出部、２ 蓋、３ 電極端子、４ 半導体素子、５ はんだ、６ 配線、７ 封止樹脂、１０ セラミックス回路基板、１１ セラミックス基板、１１ａ 一方面、１１ｂ 他方面、１２ 金属回路板、１３ 金属放熱板、１３ａ 第１の面、１３ｂ 第２の面、２０ ヒートシンク、２１ グリース、３０ ベース板、ＡＰ アルミニウム材、ＣＰ 銅材、ＨＰ 凹部。

Claims (11)

  1. 半導体素子と、
    前記半導体素子が実装されたセラミックス回路基板とを備え、
    前記セラミックス回路基板は、
    互いに対向する一方面と他方面とを有するセラミックス基板と、
    前記セラミックス基板の前記一方面に接合され、かつ前記半導体素子に電気的に接続された金属回路板と、
    前記セラミックス基板の前記他方面に接合された金属放熱板とを含み、
    前記金属回路板の厚さは、前記金属放熱板の厚さよりも大きく、
    前記金属放熱板の前記セラミックス基板と反対側の面の表面積は、前記金属回路板の前記セラミックス基板と反対側の面の表面積よりも大きい、半導体装置。
  2. 前記金属放熱板の体積に対する前記金属回路板の体積の比率は、７０％以上１３０％以下である、請求項１に記載の半導体装置。
  3. 前記金属回路板の体積は、前記金属放熱板の体積よりも大きい、請求項１または２に記載の半導体装置。
  4. 前記金属放熱板の厚さに対する前記金属回路板の厚さの比率は、６／５以上４／３以下である、請求項１〜３のいずれか１項に記載の半導体装置。
  5. 前記セラミックス基板は窒化珪素を含む、請求項１〜４のいずれか１項に記載の半導体装置。
  6. 前記金属回路板および前記金属放熱板の各々は銅を含む、請求項１〜５のいずれか１項に記載の半導体装置。
  7. 前記金属回路板および前記金属放熱板の各々は、銅材と、前記銅材を被覆するアルミニウム材とを含み、
    前記セラミックス基板は、前記金属回路板の前記アルミニウム材および前記金属放熱板の前記アルミニウム材の双方に接合されている、請求項１〜５のいずれか１項に記載の半導体装置。
  8. ヒートシンクをさらに備え、
    前記ヒートシンクは、前記金属放熱板にグリースを介して取り付けられ、
    前記グリースの熱伝導率は、２Ｗ／ｍＫ以上である、請求項１〜７のいずれか１項に記載の半導体装置。
  9. 前記半導体素子は、エネルギーバンドギャップが２ｅＶ以上の材料を含む、請求項１〜８のいずれか１項に記載の半導体装置。
  10. 前記セラミックス基板を支持するケースをさらに備え、
    前記ケースは、前記セラミックス基板の前記一方面の真上に張り出し、かつ前記一方面に載っている張出部を含み、
    前記金属放熱板の少なくとも一部は、前記一方面と前記他方面とが対向する方向から見て前記張出部と重なるように配置されている、請求項１〜９のいずれか１項に記載の半導体装置。
  11. 前記金属放熱板は、
    前記セラミックス基板に接合された第１の面と、
    前記第１の面と対向する第２の面とを含み、
    前記金属放熱板は、前記第２の面に形成された凹部を有している、請求項１〜１０のいずれか１項に記載の半導体装置。
JP2014196742A 2014-09-26 2014-09-26 半導体装置 Active JP6341822B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2014196742A JP6341822B2 (ja) 2014-09-26 2014-09-26 半導体装置
US14/687,371 US9721861B2 (en) 2014-09-26 2015-04-15 Semiconductor device
DE102015215133.6A DE102015215133B4 (de) 2014-09-26 2015-08-07 Halbleitervorrichtung
CN201510622733.3A CN105470236B (zh) 2014-09-26 2015-09-25 半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014196742A JP6341822B2 (ja) 2014-09-26 2014-09-26 半導体装置

Publications (2)

Publication Number Publication Date
JP2016072281A true JP2016072281A (ja) 2016-05-09
JP6341822B2 JP6341822B2 (ja) 2018-06-13

Family

ID=55486029

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014196742A Active JP6341822B2 (ja) 2014-09-26 2014-09-26 半導体装置

Country Status (4)

Country Link
US (1) US9721861B2 (ja)
JP (1) JP6341822B2 (ja)
CN (1) CN105470236B (ja)
DE (1) DE102015215133B4 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL2022346A (en) 2018-01-17 2019-07-25 Shindengen Electric Mfg Electronic module
JP2021132238A (ja) * 2016-07-28 2021-09-09 株式会社東芝 回路基板および半導体モジュール
KR102536643B1 (ko) * 2022-11-28 2023-05-30 제엠제코(주) 반도체 패키지
JP7415486B2 (ja) 2019-11-28 2024-01-17 三菱マテリアル株式会社 ヒートシンク付絶縁回路基板及びその製造方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110114888B (zh) * 2016-12-27 2022-06-21 新唐科技日本株式会社 半导体装置
JP6755197B2 (ja) * 2017-01-19 2020-09-16 三菱電機株式会社 半導体装置およびその製造方法
JP7172471B2 (ja) * 2018-11-09 2022-11-16 住友電装株式会社 基板構造体

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003017627A (ja) * 2001-06-28 2003-01-17 Toshiba Corp セラミックス回路基板およびそれを用いた半導体モジュール
JP2003078086A (ja) * 2001-09-04 2003-03-14 Kubota Corp 半導体素子モジュール基板の積層構造
JP2003168769A (ja) * 2001-11-30 2003-06-13 Mitsubishi Electric Corp 電力用半導体装置
JP2006344770A (ja) * 2005-06-09 2006-12-21 Mitsubishi Electric Corp 半導体モジュールおよび半導体装置
JP2012023403A (ja) * 2011-10-28 2012-02-02 Hitachi Metals Ltd 回路基板およびこれを用いた半導体モジュール
JP2012169678A (ja) * 2005-08-29 2012-09-06 Hitachi Metals Ltd 回路基板及びこれを用いた半導体モジュール、回路基板の製造方法

Family Cites Families (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6741085B1 (en) * 1993-11-16 2004-05-25 Formfactor, Inc. Contact carriers (tiles) for populating larger substrates with spring contacts
JPH10200219A (ja) 1997-01-08 1998-07-31 Denki Kagaku Kogyo Kk 回路基板
JPH11330283A (ja) * 1998-05-15 1999-11-30 Toshiba Corp 半導体モジュール及び大型半導体モジュール
JP3070579B2 (ja) * 1998-06-10 2000-07-31 日本電気株式会社 半導体装置の実装構造および実装方法
JP2001053404A (ja) 1999-08-09 2001-02-23 Denki Kagaku Kogyo Kk 回路基板
US6703707B1 (en) * 1999-11-24 2004-03-09 Denso Corporation Semiconductor device having radiation structure
EP1394857A3 (en) * 2002-08-28 2004-04-07 Matsushita Electric Industrial Co., Ltd. Semiconductor device
US7523617B2 (en) * 2004-10-22 2009-04-28 Nextreme Thermal Solutions, Inc. Thin film thermoelectric devices for hot-spot thermal management in microprocessors and other electronics
US7269017B2 (en) * 2004-11-19 2007-09-11 Delphi Technologies, Inc. Thermal management of surface-mount circuit devices on laminate ceramic substrate
US7365273B2 (en) * 2004-12-03 2008-04-29 Delphi Technologies, Inc. Thermal management of surface-mount circuit devices
US7612440B2 (en) * 2005-05-18 2009-11-03 Texas Instruments Incorporated Package for an integrated circuit
TWM279026U (en) * 2005-07-01 2005-10-21 Wan-Shuen Jou Base for surface-mount-type LED
US20070031684A1 (en) * 2005-08-03 2007-02-08 Anderson Jeffrey T Thermally conductive grease
JP5128951B2 (ja) * 2005-09-28 2013-01-23 日本碍子株式会社 ヒートシンクモジュール及びその製造方法
JP4759384B2 (ja) * 2005-12-20 2011-08-31 昭和電工株式会社 半導体モジュール
JP2008010520A (ja) 2006-06-28 2008-01-17 Sumitomo Metal Electronics Devices Inc パワーモジュール用基板及びその製造方法
JP4436843B2 (ja) * 2007-02-07 2010-03-24 株式会社日立製作所 電力変換装置
JP5227532B2 (ja) * 2007-04-02 2013-07-03 日立オートモティブシステムズ株式会社 インバータ回路用の半導体モジュール
KR100825766B1 (ko) * 2007-04-26 2008-04-29 한국전자통신연구원 Ｌｔｃｃ 패키지 및 그 제조방법
JP2008294280A (ja) * 2007-05-25 2008-12-04 Showa Denko Kk 半導体装置
KR101448849B1 (ko) * 2007-11-16 2014-10-14 페어차일드코리아반도체 주식회사 전력 모듈 및 그 제조 방법
US8076773B2 (en) * 2007-12-26 2011-12-13 The Bergquist Company Thermal interface with non-tacky surface
JP2009283741A (ja) * 2008-05-23 2009-12-03 Fuji Electric Device Technology Co Ltd 半導体装置
KR101186781B1 (ko) * 2008-06-12 2012-09-27 미쓰비시덴키 가부시키가이샤 전력 반도체 회로 장치 및 그 제조 방법
US8472193B2 (en) * 2008-07-04 2013-06-25 Kabushiki Kaisha Toyota Jidoshokki Semiconductor device
US8929071B2 (en) * 2008-12-22 2015-01-06 General Electric Company Low cost manufacturing of micro-channel heatsink
JP5120284B2 (ja) * 2009-02-04 2013-01-16 株式会社豊田自動織機 半導体装置
JP5746151B2 (ja) * 2009-05-14 2015-07-08 クゥアルコム・インコーポレイテッドＱｕａｌｃｏｍｍ Ｉｎｃｏｒｐｏｒａｔｅｄ システムインパッケージ
DE102009033029A1 (de) 2009-07-02 2011-01-05 Electrovac Ag Elektronische Vorrichtung
US9076755B2 (en) * 2009-09-09 2015-07-07 Mitsubishi Materials Corporation Method for producing substrate for power module with heat sink, substrate for power module with heat sink, and power module
KR101060862B1 (ko) * 2009-09-14 2011-08-31 삼성전기주식회사 인터포저 및 그의 제조방법
JP5392272B2 (ja) * 2011-01-13 2014-01-22 株式会社豊田自動織機 両面基板、半導体装置、半導体装置の製造方法
US20120235293A1 (en) * 2011-03-15 2012-09-20 Infineon Technologies Ag Semiconductor device including a base plate
JP5562898B2 (ja) * 2011-04-28 2014-07-30 株式会社東芝 半導体装置およびその製造方法
US8963321B2 (en) * 2011-09-12 2015-02-24 Infineon Technologies Ag Semiconductor device including cladded base plate
US8519532B2 (en) * 2011-09-12 2013-08-27 Infineon Technologies Ag Semiconductor device including cladded base plate
US8962393B2 (en) * 2011-09-23 2015-02-24 Stats Chippac Ltd. Integrated circuit packaging system with heat shield and method of manufacture thereof
US8872332B2 (en) * 2012-04-30 2014-10-28 Infineon Technologies Ag Power module with directly attached thermally conductive structures
KR101388781B1 (ko) * 2012-06-22 2014-04-23 삼성전기주식회사 전력 모듈용 방열 시스템
CN104603933B (zh) * 2012-08-31 2018-09-18 三菱综合材料株式会社 功率模块用基板及功率模块

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003017627A (ja) * 2001-06-28 2003-01-17 Toshiba Corp セラミックス回路基板およびそれを用いた半導体モジュール
JP2003078086A (ja) * 2001-09-04 2003-03-14 Kubota Corp 半導体素子モジュール基板の積層構造
JP2003168769A (ja) * 2001-11-30 2003-06-13 Mitsubishi Electric Corp 電力用半導体装置
JP2006344770A (ja) * 2005-06-09 2006-12-21 Mitsubishi Electric Corp 半導体モジュールおよび半導体装置
JP2012169678A (ja) * 2005-08-29 2012-09-06 Hitachi Metals Ltd 回路基板及びこれを用いた半導体モジュール、回路基板の製造方法
JP2012023403A (ja) * 2011-10-28 2012-02-02 Hitachi Metals Ltd 回路基板およびこれを用いた半導体モジュール

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021132238A (ja) * 2016-07-28 2021-09-09 株式会社東芝 回路基板および半導体モジュール
JP7159395B2 (ja) 2016-07-28 2022-10-24 株式会社東芝 回路基板および半導体モジュール
NL2022346A (en) 2018-01-17 2019-07-25 Shindengen Electric Mfg Electronic module
US11309250B2 (en) 2018-01-17 2022-04-19 Shindengen Electric Manufacturing Co., Ltd. Electronic module
JP7415486B2 (ja) 2019-11-28 2024-01-17 三菱マテリアル株式会社 ヒートシンク付絶縁回路基板及びその製造方法
KR102536643B1 (ko) * 2022-11-28 2023-05-30 제엠제코(주) 반도체 패키지

Also Published As

Publication number Publication date
CN105470236B (zh) 2018-12-21
JP6341822B2 (ja) 2018-06-13
US9721861B2 (en) 2017-08-01
DE102015215133B4 (de) 2020-04-23
DE102015215133A1 (de) 2016-03-31
CN105470236A (zh) 2016-04-06
US20160095213A1 (en) 2016-03-31

Similar Documents

Publication Publication Date Title
JP6341822B2 (ja) 半導体装置
JP6370257B2 (ja) 半導体装置
JP6685884B2 (ja) 半導体モジュール
JP6655992B2 (ja) パワーモジュール
JPWO2016009741A1 (ja) 半導体装置
JP5851599B2 (ja) パワーモジュール
JP2010129746A (ja) 半導体モジュール
JP7247574B2 (ja) 半導体装置
JP2021057373A (ja) 電子装置
JP7136355B2 (ja) 半導体モジュールの回路構造
JPWO2020121680A1 (ja) 半導体装置
KR101946467B1 (ko) 반도체 장치의 방열구조
JP2016195222A (ja) 接続構造体
WO2015104834A1 (ja) 電力半導体装置
JP2019054069A (ja) 半導体装置
JP2017017109A (ja) 半導体装置
EP3796374A1 (en) Semiconductor device
JP2015122453A (ja) パワーモジュール
JP2020129605A (ja) 半導体モジュール、半導体装置及び半導体装置の製造方法
JP6252412B2 (ja) 半導体装置
US20150179540A1 (en) Semiconductor device
JP2014041876A (ja) 電力用半導体装置
JP6527777B2 (ja) 半導体装置及びそれを有する実装基板
JP2016213245A (ja) 配線基板、半導体装置、半導体パッケージ、及び配線基板の製造方法
JP5494576B2 (ja) 半導体モジュール

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161115

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170823

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170919

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171108

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180417

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180515

R150 Certificate of patent or registration of utility model

Ref document number: 6341822

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250