JPWO2016009741A1 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JPWO2016009741A1
JPWO2016009741A1 JP2016534320A JP2016534320A JPWO2016009741A1 JP WO2016009741 A1 JPWO2016009741 A1 JP WO2016009741A1 JP 2016534320 A JP2016534320 A JP 2016534320A JP 2016534320 A JP2016534320 A JP 2016534320A JP WO2016009741 A1 JPWO2016009741 A1 JP WO2016009741A1
Authority
JP
Japan
Prior art keywords
groove
arrangement region
semiconductor device
base plate
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016534320A
Other languages
English (en)
Other versions
JP6191775B2 (ja
Inventor
瀧澤 直樹
直樹 瀧澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of JPWO2016009741A1 publication Critical patent/JPWO2016009741A1/ja
Application granted granted Critical
Publication of JP6191775B2 publication Critical patent/JP6191775B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/22Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
    • B23K35/24Selection of soldering or welding materials proper
    • B23K35/26Selection of soldering or welding materials proper with the principal constituent melting at less than 400 degrees C
    • B23K35/262Sn as the principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/12Mountings, e.g. non-detachable insulating substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367Cooling facilitated by shape of device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/35Mechanical effects
    • H01L2924/351Thermal stress
    • H01L2924/3511Warping

Abstract

半導体装置1は、回路板33、絶縁板31及び金属板32が積層して構成され、回路板33側に凸に反った積層基板3と、回路板33に固定された半導体チップ5と、積層基板3が配置される所定の配置領域と、配置領域の外縁に配置された溝22Aと、溝22Aに隣接して溝22Aよりも配置領域の内側に配置された突起21を有し、溝22Aには積層基板3の反りによる傾きに対応した傾斜22Abが突起21側に設けられているベース板2と、金属板32と配置領域との間に充填され、溝22Aおよび突起21を覆う接合材4を備える。

Description

本発明は、半導体装置に関する。
従来の半導体装置の一例の要部を図9に断面図(図9(a))及び平面図(図9(b))で示す。
図9に示す半導体装置101は、金属製のベース板102を備えている。このベース板102は、図示しないヒートシンク(heat sink)にボルトで取り付けるための貫通孔102aを有している。ベース板102上には、積層基板103が接合材104により接合されている。接合材104は、具体的にははんだである。積層基板103は、絶縁板131と、絶縁板131の一方の面に設けられた金属板132と、絶縁板131のもう一方の面に設けられ、所定の回路を形成する回路板133とからなる。積層基板103は一例ではDCB(Direct Copper Bond)基板である。
回路板133に、IGBT(絶縁ゲートバイポーラトランジスタ)などの半導体チップ105が、導電性の接合材106により電気的かつ機械的に接続されている。「電気的かつ機械的に接続されている」とは、対象物同士が直接接合により接続されている場合に限られず、ハンダや金属焼結材などの導電性の接合材を介して対象物同士が接続されている場合も含むものとし、以下の説明でも同様である。
上記のような半導体装置101のベース板102と積層基板103とは、熱膨張係数が異なるため、半導体チップ105の動作時の発熱により接合材104に熱応力が加わる。そして、半導体装置101の動作時には、この熱応力の繰り返しにより接合材104にクラックが生じるおそれがある。図10に接合材に生じたクラックの状態を観察した超音波観察画像を示す。図10は、接合材104を上方から見た画像であり、白色部分がクラックを示している。図10で示すように、クラックは、接合材104の四隅などの外縁に発生し、内側に向けて進展する。また、接合材104のクラックの発生及び進展を抑制するには、接合材104をある程度の厚みとすることが有効である。
接合材104をある程度の厚みとするために、ベース板102には、その主面に突起121が配置されている。突起121によりベース板102と金属板132と距離が規制され、突起121の高さと同じ厚みの接合材104が得られる。
しかしながら、図11に示すように回路板133側への凸の反りが大きい積層基板103Aを備える半導体装置101の場合には、金属板132の外縁部において接合材104の厚みが十分に確保できない。このため、接合材104の外縁部に上述のクラックが発生するおそれがある。積層基板103Aの反りは、例えば回路板133の総体積と金属板132の総体積との相違により生じる。
回路板133側への凸の反りが大きい積層基板103Aの場合であっても、突起121を高くして接合材104の外縁部を厚くすれば、クラックの発生を抑制できる。しかし、突起121を高くすることは、熱伝導率が高くない接合材104の中央部を厚くすることにもなる。このため、金属板132からベース板102への熱伝導性が低下し、半導体チップ105から外部への放熱性が低下するおそれがある。
特許文献1には、ベース板の突起が積層基板の回路板の周縁から1〜10mm離間した領域に位置し、この突起よりも周縁側に断面矩形形状の溝を設けた半導体装置が記載されている。この溝は、反りが大きい積層基板の場合でもベース板と積層基板の回路板との間の接合材の厚みを維持するのに役立つ。しかしながら、特許文献1に記載のベース板の溝は、断面が矩形形状の空間を有している。溝が矩形形状である場合は、溝内で接合材が厚い範囲が広いために、積層基板からベース板への放熱性の点で改良の余地があった。また、特許文献1に記載の溝は、接合時に接合材中のボイドが抜け難く、接合材の信頼性に改良の余地があった。
また、特許文献2には、ヒートシンクに密着させるためにベース板の表面に溝が形成され,これによりベース板の反り形状を制御した半導体装置が記載されている。しかし、特許文献2に記載の溝は、接合材の厚みの調整には有効に寄与しなかった。
特開2002−57280号公報 米国特許出願公開第2013/0193591号明細書
本発明は、上記の問題を有利に解決するものであり、ベース板と積層基板との接合材にクラックが発生、進展するのを抑制しつつ放熱性を高めることができる半導体装置を提供することを目的とする。
本発明の一様態の半導体装置は、積層基板と、半導体チップと、ベース板と、接合材とを備えている。上記積層基板は、回路板、絶縁板及び金属板が積層して構成され、該回路板側に凸に反っている。上記半導体チップは、該回路板に固定されている。上記ベース板は、該積層基板が配置される所定の配置領域と、該配置領域の外縁に配置された溝と、該溝に隣接して該溝よりも該配置領域の内側に配置された突起を有している。該溝には該積層基板の反りによる傾きに対応した傾斜が該突起側に設けられている。上記接合材は、該金属板と該配置領域との間に充填され、該溝を埋めている。
また本発明の別の様態の半導体装置は、積層基板と、半導体チップと、ベース板と、接合材とを備えている。上記積層基板は、回路板、絶縁板及び金属板が積層して構成され、該回路板側に凸に反っている。上記半導体チップは、該回路板に固定されている。上記ベース板は、該積層基板が配置される所定の配置領域と、該配置領域の外縁に配置された溝と、該溝に隣接して該溝よりも該配置領域の内側に配置された突起を有している。該溝は該配置領域の短辺側には連続して配置され、該配置領域の長辺側には中央部を除いて配置されている。上記接合材は、該金属板と該配置領域との間に充填され、該溝を埋めている。
本発明の半導体装置によれば、ベース板と積層基板との接合材にクラックが発生、進展するのを抑制しつつ放熱性を高めることができる。
本発明の実施形態1の半導体装置の説明図である。 クラックの長さと、はんだの厚みとの関係を示すグラフである。 本発明の実施形態1のベース板の溝近傍の断面図である。 参考例のベース板の溝近傍の断面図である。 本発明の実施形態1のベース板の平面図である。 本発明の変形例1のベース板の溝近傍の断面図である。 本発明の変形例2のベース板の溝近傍の断面図である。 本発明の実施形態2の半導体装置のベース板の平面図である。 従来の半導体装置の一例の説明図である。 接合材のクラックの状態を示した超音波観察画像である。 従来の半導体装置の一例の断面図である。
以下、本発明の半導体装置の実施形態について、図面を参照しつつ具体的に説明する。
(実施形態1)
図1は、本発明の実施形態1の半導体装置1の断面図(図1(a))及び平面図(図1(b))である。半導体装置1は、積層基板3と、半導体チップ5と、ベース板2と、接合材4を備えている。
また、本実施形態の半導体装置1は、図1に図示しない部材も備えている。例えば半導体チップ5の電極と回路板33とを電気的に接続する配線部材や、回路板33と電気的かつ機械的に接続される外部端子や、半導体チップ5及び積層基板3等を収容する枠体や、枠体の内部空間に充填される封止材等を備えている。
積層基板3は図1で示すとおり、回路板33、絶縁板31および金属板32が積層して構成されている。
絶縁板31は例えば窒化アルミニウムや窒化珪素、酸化アルミニウム等の絶縁性セラミックスよりなり、金属板32および回路板33は、例えば銅よりなる。絶縁板31及び金属板32は、略長方形の平面形状を有している。そして回路板33は、図示した例では所定の回路パターンが形成された回路板33a、33b、33c、33dを有している。回路板33の沿面距離を確保するために、絶縁板31の長辺及び短辺は共に、金属板32及び回路板33よりも大きい。積層基板3は、これらの絶縁板31と金属板32、回路板33とを直接接合したDCB基板等を用いることができる。
半導体チップ5は、おもて面および裏面にそれぞれ電極を有する。そして、裏面の電極がはんだなどの導電性の接合材6により、回路板33a、33b、33cに電気的かつ機械的に接続されている。半導体チップ5は、具体的には、例えばIGBTやパワーMOSFET、SBD(ショットキーバリアダイオード)である。半導体チップ5はシリコン半導体からなるものでもよいし、SiC半導体からなるものでもよい。半導体チップ5がIGBTの場合では、裏面の電極はコレクタ電極であり、おもて面の電極はエミッタ電極及びゲート電極である。半導体チップ5が炭化ケイ素(SiC)からなるパワーMOSFETである場合は、シリコンからなる半導体チップに比べて高耐圧で、かつ高周波でのスイッチングが可能であるために、本実施形態の半導体装置の半導体チップ5として最適である。もっとも、半導体チップ5は、IGBTやパワーMOSFETに限定されず、スイッチングの動作が可能な半導体素子の一個又は複数個の組み合わせであればよい。
ベース板2は、その主面に、積層基板3が配置される所定の配置領域を有する。そして、その配置領域の四隅などの外縁に溝22Aが配置されている。さらに、溝22Aに隣接して、溝22Aよりも配置領域の内側に配置された突起21が配置されている。積層基板3の金属板32と、ベース板2の所定の配置領域との間に、はんだなどの接合材4が充填され、積層基板3とベース板2が接合されている。その際、突起21の先端が積層基板3の金属板32に当接した状態で接合材4により接合されることにより、ベース板2と金属板32との間の接合材4の厚みを制御することができる。
図2に、ヒートサイクル300回の試験後に、接合材4であるはんだに生じたクラックの長さと、はんだの厚みとの関係を、2種類のはんだで調べた結果を示す。図2から分かるように、はんだ厚みが100μm以上あることにより、クラックの進展を抑制することができる。もっとも、ベース板2と金属板32との間のはんだが300μmを超えると、放熱性の低下が顕著となる。したがって、クラックの発生、進展の抑制と放熱性とを考慮して、はんだ厚みは100μm以上、300μm以下とすることが好ましい。すなわち、突起21の高さは100μm以上、300μm以下が好ましい。
突起21は、ベース板2の主面にある積層基板3の配置領域の四隅の近傍の位置であり、かつ、半導体チップ5をベース板2の主面に垂直に投影した位置よりも配置領域の外側に設けられる。例えば、突起21は配置領域の長辺及び短辺からそれぞれ2〜10mm程度、好ましくは3〜5mm程度内側の位置に設けられる。突起21は、例えばベース板2へのプレス加工により形成することができる。
またベース板2は、図示しないヒートシンクを主面の反対面にボルトで取り付けるための貫通孔2aを、配置領域の外側に有している。ヒートシンクにベース板2をボルトで取り付ける際、グリース等を塗布して放熱性を高めているが、グリースが全面に塗り広がるように、ベース板2はヒートシンク側に凸に反らせる場合が多い。このため、回路板33側に凸に反った積層基板3を用いた場合、図1に示すように反りの向きが逆になるため、積層基板3の端部の接合材4の厚みがさらに薄くなりやすい。このため、接合材4のクラックの問題が顕著となる。
ベース板2の突起21近傍の拡大断面図を図3に示す。ベース板2には、突起21に隣接して配置領域の外縁に溝22Aが配置されている。溝22Aは、縦断面において、突起21側に積層基板3の反りによる傾きに対応した傾斜22Abを有し、その断面形状は三角形状である。そして、溝22Aは接合材4で埋められ、溝22Aを埋めた接合材4は金属板32に接している。これにより、溝22Aの範囲内で接合材4の厚みを部分的に大きくすることができる。したがって、積層基板3の反りが生じた場合でもベース板2の突起21よりも外縁側で所望のはんだ厚み(100μm以上)を確保することができる。
溝22Aの深さは、積層基板3の金属板32の表面から垂直方向に溝22Aまでの距離が100μm以上になるような深さとすればよい。積層基板3の反りの程度によらず接合材4の厚みを100μm以上とするために、溝22Aの深さdは、ベース板2の表面からの最大深さで100μm以上であることが好ましい。
しかし、溝22Aが300μmを超えると、クラック抑制の効果が飽和し、また、放熱性が低下するおそれがあるため好ましくない。溝22Aにおいて、最大深さである位置は、積層基板3の金属板32の端をベース板2に垂直に投影したときの位置と同じにすることが好ましい。
溝22Aは、ベース板2の主面における内側の端部22Acが、半導体チップ5及び突起21よりも外側になるように位置している。これは、半導体チップ5の放熱性を考慮したものである。また、溝22Aは、外側の端部22Aeが、積層基板3の絶縁板31の端をベース板2に垂直に投影したときの位置と同じ又はそれよりも内側に位置している。これは、積層基板3の配置領域よりも外側のベース板2上に、図示しない枠体を絶縁性接着剤で固定するときに、溝22Aが枠体と干渉しないようにするためである。
図4に、参考例の半導体装置201における、ベース板202の溝近傍の断面図を示す。積層基板203は、回路板233、絶縁板231および金属板232が積層して構成されている。半導体チップ205の裏面の電極がはんだなどの導電性の接合材206により、回路板233に電気的かつ機械的に接続されている。
ベース板202には断面矩形形状の溝222が設けられている。本実施形態の溝22Aとの違いは、突起側に積層基板の反りに対応した傾斜22Abではなく、垂直な側面222bが設けられている点である。
図4に示した参考例において、側面222bの近傍における接合材204の厚さは、突起221の高さおよび溝222の深さの合計とほぼ等しくなっている。このため、側面222bの近傍においては、接合材204が所定の厚さ(すなわち突起21の高さ)と比べて大幅に厚くなっている。結果として、金属板232の外縁においては、積層基板3からベース板2への放熱性が著しく悪化している。
一方、図3に示した溝22Aは、突起21に隣接して、積層基板3の反りによる傾きに対応した傾斜22Abが設けられている。このため、金属板32の外縁において、金属板32とベース板2との間の接合材4の厚さを、所定の範囲の厚さに維持することができる。このため、金属板32の外縁においても積層基板3からベース板2への放熱性を良好に保つことができる。
また、傾斜22Abを有する溝22Aは、垂直な側面222bを有する溝222よりも、接合時に溶融した接合材4の中に発生するボイドが抜け易い。そのため、接合材の信頼性が高く、クラックの発生、進展を更に抑制することができる。
また、参考例の溝222をベース板202にプレス加工で形成する際は、略直角の角(かど)をもつ金型が必要となる。しかしながら、この金型はプレス加工の難易度が高く、また金型の角もすり減りやすいなどの問題があった。
一方、溝22Aは、角が鈍角な三角形状の金型を用いたプレス加工により形成することができる。このプレス加工は、参考例に比べて加工の難易度が低く、また金型寿命も長い。よって、製造コストを低減することができる。
図5は第1実施形態におけるベース板2の平面図である。
図5に示すように、溝22Aは、それぞれ配置領域の四隅の外側に配置され、4個の突起21を外側の二方で囲んでいる。そして、溝22Aは、配置領域の短辺側及び、配置領域の長辺側にはそれぞれ中央部を除いて配置されている。
接合材4は、図10に示すように略四角形の平面形状における四隅などの外縁よりクラックが発生し、中央部に向けて進展する。したがって、図5に示すように、ベース板2の溝22Aを、少なくとも配置領域の四隅などの外縁を含む範囲に配置すれば、クラックの発生及び進展を有効に抑制することができる。
図6は、本実施形態における溝の変形例1を示した拡大断面図である。変形例1の半導体装置11は、ベース板2には、突起21に隣接して配置領域の外縁に溝22Bが配置されている。溝22Bは、縦断面において、突起21側に積層基板3の反りによる傾きに対応した傾斜22Bbを有し、その断面形状は円弧形状である。
図7は、本実施形態における溝の変形例2を示した拡大断面図である。変形例2の半導体装置12は、ベース板2には、突起21に隣接して配置領域の外縁に溝22Cが配置されている。溝22Cは、縦断面において、突起21側に積層基板3の反りによる傾きに対応した傾斜22Cbを有し、その断面形状は台形形状である。
溝22B及び溝22Cはいずれも、突起21側に積層基板3の反りによる傾きに対応した傾斜を備え、また図4の参考例のような垂直な側面222bを備えていないので、第1の実施形態に示した上記の効果を備えている。
なお、図1では、一つのベース板2に一つの積層基板3が接合されているが、一つのベース板2に複数の積層基板3が接合されている構成とすることもできる。
(実施形態2)
図8を用いて本発明のパワー半導体モジュールの実施形態2について説明する。
図8は、第2実施形態の半導体装置1のベース板2の平面図であり、先に説明した第1実施形態の図5に対応する図面である。第2実施形態の半導体装置1は、第1実施形態の溝22Aとは異なる平面形状の溝22Dを有している。それ以外の部材の構成については先に説明した第1実施形態の半導体装置1と同じである。また、図8において、図5と同一部材については同一の符号を付している。したがって、以下の説明では第1実施形態と重複する記載は省略する。
図8において、ベース板2は、積層基板3の所定の配置領域の外縁に、溝22Dが配置されている。溝22Dは、積層基板3の配置領域の短辺側には連続して配置されており、積層基板3の配置領域の長辺側には中央部を除いて配置されている。
この実施形態は、積層基板3の回路板33側への凸の反りが大きい場合について有効である。この反りが大きい場合、平面長方形状の積層基板3においては、短辺側の変位量が非常に大きくなり、四隅近傍だけでなく、短辺側の中央付近においてもベース板2との距離が非常に小さくなる。このため、短辺側中央部においても、所定のはんだ厚みの確保が重要である。
一方で、上記反りが大きい場合、長辺側の中央部においては、積層基板3の中心部の凸反りの影響が支配的になり、積層基板3とベース板2の距離はむしろ離れてしまう。このため、長辺側の中央部に溝を設けた場合、溝底部と金属板32との距離は所定の距離よりも非常に大きくなってしまう。
このため、配置領域の短辺側には連続して溝22Dを設けることにより、短辺側の中央部においても積層基板3の金属板32とベース板2の距離を所定の距離に保つことができる。そして、配置領域の長辺側の中央部には溝22Dを設けないことにより、必要以上にはんだ厚みを増やすことが無くなり、放熱性を確保することができる。
結果として、本実施形態により、積層基板3の反りが大きくなった場合においても、ベース板2と積層基板3との接合材4にクラックが発生、進展するのを抑制しつつ放熱性を高めることができる。
本実施形態における溝22Dの断面形状は特に限定されないが、図3、図6および図7で説明した第1実施形態の溝と同様とすることができる。
以上、本発明の半導体装置を図面及び実施形態を用いて具体的に説明したが、本発明の半導体装置は、実施形態及び図面の記載に限定されるものではなく、本発明の趣旨を逸脱しない範囲で幾多の変形が可能である。
1 半導体装置
2 ベース板
21 突起
22A、22B、22C、22D 溝
3 積層基板
31 絶縁板
32 金属板
33 回路板
4、6 接合材
5 半導体チップ
図4に、参考例の半導体装置201における、ベース板202の溝近傍の断面図を示す。積層基板203は、回路板233、絶縁板231および金属板232が積層して構成されている。半導体チップ205の裏面の電極がはんだなどの導電性の接合材206により、回路板233に電気的かつ機械的に接続されている。
ベース板202には断面矩形形状の溝222が設けられている。本実施形態の溝22Aとの違いは、突起側に積層基板の反りに対応した傾斜22Abではなく、垂直な側面222bが設けられている点である。
図4に示した参考例において、側面222bの近傍における接合材204の厚さは、突起221の高さおよび溝222の深さの合計とほぼ等しくなっている。このため、側面222bの近傍においては、接合材204が所定の厚さ(すなわち突起21の高さ)と比べて大幅に厚くなっている。結果として、金属板232の外縁においては、積層基板203からベース板202への放熱性が著しく悪化している。

Claims (10)

  1. 回路板、絶縁板及び金属板が積層して構成され、前記回路板側に凸に反った積層基板と、
    前記回路板に固定された半導体チップと、
    前記積層基板が配置される所定の配置領域と、前記配置領域の外縁に配置された溝と、前記溝に隣接して前記溝よりも前記配置領域の内側に配置された突起を有し、前記溝には前記積層基板の反りによる傾きに対応した傾斜が前記突起側に設けられているベース板と、
    前記金属板と前記配置領域との間に充填され、前記溝を埋める接合材と、
    を備える半導体装置。
  2. 回路板、絶縁板及び金属板が積層して構成され、前記回路板側に凸に反った積層基板と、
    前記回路板に固定された半導体チップと、
    前記積層基板が配置される所定の配置領域と、前記配置領域の外縁に配置された溝と、前記溝に隣接し、前記溝よりも前記配置領域の内側に配置された突起を有し、前記溝は前記配置領域の短辺側には連続して配置され、前記配置領域の長辺側には中央部を除いて配置されるベース板と、
    前記金属板と前記配置領域との間に充填され、前記溝を埋める接合材と、
    を備える半導体装置。
  3. 前記溝には、前記積層基板の反りによる傾きに対応した傾斜が前記突起側に設けられている請求項2記載の半導体装置。
  4. 前記溝は、断面で三角形状、円弧形状、もしくは台形形状である請求項1又は3記載の半導体装置。
  5. 前記溝の最大深さが、前記ベース板の表面から100μm以上、300μm以下である請求項1又は3記載の半導体装置。
  6. 前記溝の最大深さである位置は、前記金属板の端を前記ベース板に垂直に投影した位置と同じである請求項1又は3に記載の半導体装置。
  7. 前記配置領域における前記溝の内側の縁が、前記半導体チップを前記ベース板に垂直に投影した位置よりも外側に位置する請求項1又は3に記載の半導体装置。
  8. 前記配置領域における前記溝の外側の縁が、前記絶縁板の端を前記ベース板に垂直に投影した位置と同じである請求項1又は3記載の半導体装置。
  9. 前記配置領域における前記溝の外側の縁が、前記絶縁板の端を前記ベース板に垂直に投影した位置より内側に位置する請求項1又は3記載の半導体装置。
  10. 前記積層基板は略長方形の平面形状であり、
    前記突起は前記配置領域の四隅の近傍にそれぞれ配置されている請求項1又は3記載の半導体装置。
JP2016534320A 2014-07-18 2015-06-05 半導体装置 Active JP6191775B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014148296 2014-07-18
JP2014148296 2014-07-18
PCT/JP2015/066386 WO2016009741A1 (ja) 2014-07-18 2015-06-05 半導体装置

Publications (2)

Publication Number Publication Date
JPWO2016009741A1 true JPWO2016009741A1 (ja) 2017-04-27
JP6191775B2 JP6191775B2 (ja) 2017-09-06

Family

ID=55078244

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016534320A Active JP6191775B2 (ja) 2014-07-18 2015-06-05 半導体装置

Country Status (5)

Country Link
US (1) US9559035B2 (ja)
JP (1) JP6191775B2 (ja)
CN (1) CN105900231B (ja)
DE (1) DE112015000253B4 (ja)
WO (1) WO2016009741A1 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102434437B1 (ko) * 2015-09-17 2022-08-19 삼성전자주식회사 반도체 패키지
JP6440903B2 (ja) * 2016-04-21 2018-12-19 三菱電機株式会社 半導体装置およびその製造方法
JP2018006512A (ja) * 2016-06-30 2018-01-11 株式会社 日立パワーデバイス 半導体装置及び移動体
JP6981033B2 (ja) * 2017-04-19 2021-12-15 富士電機株式会社 半導体装置及び半導体装置の製造方法
JP7184075B2 (ja) * 2018-03-13 2022-12-06 住友電気工業株式会社 半導体装置
CN112166652A (zh) * 2018-05-29 2021-01-01 京瓷株式会社 电子元件搭载用基板、电子装置以及电子模块
JP2021090030A (ja) * 2019-12-06 2021-06-10 富士電機株式会社 半導体装置及び半導体装置の製造方法
JP7459539B2 (ja) 2020-02-07 2024-04-02 富士電機株式会社 半導体装置
US11387213B2 (en) * 2020-06-05 2022-07-12 Advanced Semiconductor Engineering, Inc. Method for manufacturing a semiconductor package
EP3951863A1 (de) * 2020-08-07 2022-02-09 Siemens Aktiengesellschaft Kontaktsystem mit zuverlässiger isolierung
EP3958302A1 (de) * 2020-08-17 2022-02-23 Infineon Technologies AG Bodenplatte für ein halbleitermodul und verfahren zum herstellen einer bodenplatte

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1050928A (ja) * 1996-05-27 1998-02-20 Toshiba Corp 半導体装置およびその製造方法
JPH10189845A (ja) * 1996-12-25 1998-07-21 Denso Corp 半導体素子の放熱装置
JP2002057280A (ja) * 2000-08-10 2002-02-22 Mitsubishi Electric Corp 半導体装置
JP2005039081A (ja) * 2003-07-16 2005-02-10 Mitsubishi Electric Corp 半導体モジュールの放熱板
JP2010062203A (ja) * 2008-09-01 2010-03-18 Shindengen Electric Mfg Co Ltd 放熱基板ユニット
JP2013229363A (ja) * 2012-04-24 2013-11-07 Daikin Ind Ltd パワーモジュール

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60113931A (ja) * 1983-11-25 1985-06-20 Toshiba Corp 半導体装置
JPH088373A (ja) * 1994-06-23 1996-01-12 Toshiba Corp 放熱装置
US7069645B2 (en) * 2001-03-29 2006-07-04 Ngk Insulators, Ltd. Method for producing a circuit board
JP2004221256A (ja) * 2003-01-14 2004-08-05 Auto Network Gijutsu Kenkyusho:Kk 回路構成体及びその製造方法
JP5268994B2 (ja) * 2010-05-31 2013-08-21 三菱電機株式会社 半導体モジュールとその製造方法
DE102012201172B4 (de) 2012-01-27 2019-08-29 Infineon Technologies Ag Verfahren zur Herstellung eines Leistungshalbleitermoduls mit geprägter Bodenplatte

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1050928A (ja) * 1996-05-27 1998-02-20 Toshiba Corp 半導体装置およびその製造方法
JPH10189845A (ja) * 1996-12-25 1998-07-21 Denso Corp 半導体素子の放熱装置
JP2002057280A (ja) * 2000-08-10 2002-02-22 Mitsubishi Electric Corp 半導体装置
JP2005039081A (ja) * 2003-07-16 2005-02-10 Mitsubishi Electric Corp 半導体モジュールの放熱板
JP2010062203A (ja) * 2008-09-01 2010-03-18 Shindengen Electric Mfg Co Ltd 放熱基板ユニット
JP2013229363A (ja) * 2012-04-24 2013-11-07 Daikin Ind Ltd パワーモジュール

Also Published As

Publication number Publication date
JP6191775B2 (ja) 2017-09-06
DE112015000253T5 (de) 2016-11-24
US9559035B2 (en) 2017-01-31
WO2016009741A1 (ja) 2016-01-21
US20160322274A1 (en) 2016-11-03
DE112015000253B4 (de) 2023-06-29
CN105900231A (zh) 2016-08-24
CN105900231B (zh) 2018-09-07

Similar Documents

Publication Publication Date Title
JP6191775B2 (ja) 半導体装置
US9362192B2 (en) Semiconductor device comprising heat dissipating connector
JP6407451B2 (ja) 半導体モジュール
JP7047895B2 (ja) 半導体装置
US11348852B2 (en) Semiconductor device
JP6341822B2 (ja) 半導体装置
JP2022000871A (ja) 電気回路基板及びパワーモジュール
JP2017139406A (ja) 半導体装置
JP6813259B2 (ja) 半導体装置
JP2020098885A (ja) 半導体装置
JP6125089B2 (ja) パワー半導体モジュールおよびパワーユニット
JPWO2021002132A1 (ja) 半導体モジュールの回路構造
US20220028761A1 (en) Semiconductor module
JP6272213B2 (ja) 半導体装置
US11081412B2 (en) Semiconductor device
JP2015122453A (ja) パワーモジュール
JP2015138843A (ja) 半導体装置及びその製造方法
CN111354710A (zh) 半导体装置及其制造方法
CN107611111B (zh) 半导体模块、电力转换装置
JP2017038019A (ja) 半導体装置
JP5693395B2 (ja) 半導体装置
JP2014041876A (ja) 電力用半導体装置
JP7187814B2 (ja) 半導体装置
JP6849137B1 (ja) 半導体装置
WO2023136074A1 (ja) 半導体装置

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170711

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170724

R150 Certificate of patent or registration of utility model

Ref document number: 6191775

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250