JP2016058753A5 - - Google Patents

Claims (18)

1. 誘電体層を含み、対向する第１及び第２の主面、対向する第１及び第２の側面、及び対向する第１及び第２の端面を有するセラミック本体と、
   前記セラミック本体の両端面から交互に露出するように前記誘電体層を介して形成された複数の第１及び第２の内部電極を含んで容量が形成される活性層と、
   前記活性層の上部及び下部に形成された上部及び下部カバー層と、
   前記セラミック本体の両側端部に形成された第１及び第２の外部電極と、
   を含み、
   前記第１の外部電極は第１のベース電極及び前記第１のベース電極上に形成された第１の端子電極を含み、前記第２の外部電極は第２のベース電極及び前記第２のベース電極上に形成された第２の端子電極を含み、前記第１及び第２の内部電極のうち最外側の第１の内部電極は前記セラミック本体の第１及び第２の主面のうち一つ以上に伸びて形成された一つ以上の第１のビアによって前記第１のベース電極と連結され、最外側の第２の内部電極は前記セラミック本体の第１及び第２の主面のうち一つ以上に伸びて形成された一つ以上の第２のビアによって前記第２のベース電極と連結され、
   前記第１及び前記第２のベース電極は、銅（Ｃｕ）及びガラスを含み、
   前記第１及び第２の端子電極は、銅（Ｃｕ）からなり、基板内の銅（Ｃｕ）からなるビアと連結される、
   基板内蔵用積層セラミック電子部品。
2. 前記第１及び第２の主面に形成された前記第１の外部電極の幅と第２の外部電極の幅は異なる、請求項１に記載の基板内蔵用積層セラミック電子部品。
3. 前記第１及び第２のビアは前記第１の主面に伸びて形成される、請求項１または２に記載の基板内蔵用積層セラミック電子部品。
4. 前記下部カバー層は前記上部カバー層に比べて厚い厚さを有する、請求項１から３のいずれか１項に記載の基板内蔵用積層セラミック電子部品。
5. 前記第１のビアは前記第１の主面に伸びて形成され、前記第２のビアは前記第２の主面に伸びて形成される、請求項１から４のいずれか１項に記載の基板内蔵用積層セラミック電子部品。
6. 前記第１及び第２の端子電極の厚さをｔｐとしたとき、ｔｐ≧５μｍを満たす、請求項１から５のいずれか１項に記載の基板内蔵用積層セラミック電子部品。
7. 前記第１及び第２の端子電極の表面粗度をＲａ、前記第１及び第２の端子電極の厚さをｔｐとしたとき、２００ｎｍ≦Ｒａ≦ｔｐを満たす、請求項１から６のいずれか１項に記載の基板内蔵用積層セラミック電子部品。
8. 前記第１及び第２の端子電極はメッキで形成される、請求項１から７のいずれか１項に記載の基板内蔵用積層セラミック電子部品。
9. 前記セラミック本体の厚さをｔｓとしたとき、ｔｓ≦２５０μｍを満たす、請求項１から８のいずれか１項に記載の基板内蔵用積層セラミック電子部品。
10. 絶縁基板と、
    基板内蔵用積層セラミック電子部品とを備え、
    前記基板内蔵用積層セラミック電子部品は、
    誘電体層を含み、対向する第１及び第２の主面、対向する第１及び第２の側面、及び対向する第１及び第２の端面を有するセラミック本体と、
    前記誘電体層を介して前記セラミック本体の両端面から交互に露出するように形成された複数の第１及び第２の内部電極を含んで容量が形成される活性層と、
    前記活性層の上部及び下部に形成された上部及び下部カバー層と、前記セラミック本体の両側端部に形成された第１及び第２の外部電極とを含み、
    前記第１の外部電極は第１のベース電極及び前記第１のベース電極上に形成された第１の端子電極を含み、前記第２の外部電極は第２のベース電極及び前記第２のベース電極上に形成された第２の端子電極を含み、前記第１及び第２の内部電極のうち最外側の第１の内部電極は前記セラミック本体の第１及び第２の主面のうち一つ以上に伸びて形成された一つ以上の第１のビアによって前記第１のベース電極と連結され、最外側の第２の内部電極は前記セラミック本体の第１及び第２の主面のうち一つ以上に伸びて形成された一つ以上の第２のビアによって前記第２のベース電極と連結され、
    前記第１及び前記第２のベース電極は、銅（Ｃｕ）及びガラスを含み、
    前記第１及び第２の端子電極は、銅（Ｃｕ）からなり、前記絶縁基板内の銅（Ｃｕ）からなるビアと連結される、
    積層セラミック電子部品内蔵型印刷回路基板。
11. 前記第１及び第２の主面に形成された前記第１の外部電極の幅と第２の外部電極の幅は異なる、請求項１０に記載の積層セラミック電子部品内蔵型印刷回路基板。
12. 前記第１及び第２のビアは前記第１の主面に伸びて形成される、請求項１０または１１に記載の積層セラミック電子部品内蔵型印刷回路基板。
13. 前記下部カバー層は前記上部カバー層に比べて厚い厚さを有する、請求項１０から１２のいずれか１項に記載の積層セラミック電子部品内蔵型印刷回路基板。
14. 前記第１のビアは前記第１の主面に伸びて形成され、前記第２のビアは前記第２の主面に伸びて形成される、請求項１０から１３のいずれか１項に記載の積層セラミック電子部品内蔵型印刷回路基板。
15. 前記第１及び第２の端子電極の厚さをｔｐとしたとき、ｔｐ≧５μｍを満たす、請求項１０から１４のいずれか１項に記載の積層セラミック電子部品内蔵型印刷回路基板。
16. 前記第１及び第２の端子電極の表面粗度をＲａ、前記第１及び第２の端子電極の厚さをｔｐとしたとき、２００ｎｍ≦Ｒａ≦ｔｐを満たす、請求項１０から１５のいずれか１項に記載の積層セラミック電子部品内蔵型印刷回路基板。
17. 前記第１及び第２の端子電極はメッキで形成される、請求項１０から１６のいずれか１項に記載の積層セラミック電子部品内蔵型印刷回路基板。
18. 前記セラミック本体の厚さをｔｓとしたとき、ｔｓ≦２５０μｍを満たす、請求項１０から１７のいずれか１項に記載の積層セラミック電子部品内蔵型印刷回路基板。