JP2015506578A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2015506578A
JP2015506578A JP2014549328A JP2014549328A JP2015506578A JP 2015506578 A JP2015506578 A JP 2015506578A JP 2014549328 A JP2014549328 A JP 2014549328A JP 2014549328 A JP2014549328 A JP 2014549328A JP 2015506578 A JP2015506578 A JP 2015506578A
Authority
JP
Japan
Prior art keywords
mask
layer
oxide layer
drift region
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014549328A
Other languages
English (en)
Other versions
JP6356072B2 (ja
Inventor
孝 嘉 呉
孝 嘉 呉
世 林 房
世 林 房
澤 煌 羅
澤 煌 羅
正 培 陳
正 培 陳
舒 章
舒 章
延 強 何
延 強 何
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CSMC Technologies Fab2 Co Ltd
Original Assignee
CSMC Technologies Fab1 Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CSMC Technologies Fab1 Co Ltd filed Critical CSMC Technologies Fab1 Co Ltd
Publication of JP2015506578A publication Critical patent/JP2015506578A/ja
Application granted granted Critical
Publication of JP6356072B2 publication Critical patent/JP6356072B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823412—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823456—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different shapes, lengths or dimensions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/82385—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different shapes, lengths or dimensions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0922—Combination of complementary transistors having a different structure, e.g. stacked CMOS, high-voltage and low-voltage CMOS

Abstract

本発明は、半導体製造の技術分野に関する。半導体装置の製造方法を開示する。本発明は、ＬＤＭＯＳドリフト領域における酸化層の端のシリコンが簡単に露光され、ＬＤＭＯＳ装置の絶縁破壊を引き起こす問題を解決する。半導体装置の製造方法は、ＬＤＭＯＳ領域およびＣＭＯＳ領域を含む半導体基板を用意するステップと、前記半導体基板上に犠牲酸化層を形成するステップと、前記犠牲酸化層を除去するステップと、前記犠牲酸化により処理された前記半導体基板上にマスク層を形成するステップと、前記マスク層をマスクとして用いてＬＳＭＯＳドリフト領域を形成し、前記ドリフト領域上にドリフト領域酸化膜を形成するステップと、マスク層を除去するステップと、を含む。本発明はＢＣＤ処理のような処理にも適用できる。【選択図】図６

Description

本発明の開示は、半導体製造に関し、特に、半導体装置の製造方法に関する。
集積回路の継続的な開発に伴い、空間を節約するために、同じチップに同時に様々な装置が製作されている。たとえば、ＢＣＤ（バイポーラ−ＣＭＯＳ−ＤＭＯＳ）処理では、高電圧（ＨＶ）の横方向拡散金属酸化膜半導体（ＬＤＭＯＳ）および低電圧（ＬＶ）のＣＭＯＳ装置が同じチップ上に統合される。図１を参照すると、半導体基板１００は、フィールド酸化膜１１４によって分離された、ＬＤＭＯＳ１１０およびＣＭＯＳ１２０を含む。ＬＤＭＯＳ１１０は、ソース領域およびドレイン領域の間に、低ドーピングドリフト領域を有する。低ドーピングドリフト領域は、その高いインピーダンスにより、高い電圧に耐えられる。図１に示すように、ＬＤＭＯＳのゲート１１２は、フィールドプレートとみなされるドリフト領域のドリフト領域酸化層１１３上に伸延する。
ＬＶＣＭＯＳは、厚さ１００から２００オングストロームというとても薄いゲート酸化物を採用し、ゲート酸化物の品質は、基板表面の品質を決定する。高品質のゲート酸化物を露光するためには、ゲート酸化物を成長させる前に、基板表面を酸化させ、エッチングにより酸化被膜を除去する必要があるので、この処理は、犠牲酸化プロセスとしても知られている。典型的に、犠牲酸化層を完全に確実に除去するために、酸化膜のエッチング損失が犠牲酸化層の成長よりも大きい。
従来技術による半導体装置の製造方法を図２および図３に示す。
ステップＳ３０１では、ＬＤＭＯＳ領域およびＣＭＯＳ領域を含む半導体基板２００が提供される。
ステップＳ３０２では、半導体基板上にマスク層２０１を形成する。
ステップＳ３０３では、マスク層２０１をマスクとして用い、ＬＤＭＯＳドリフト領域２０２を形成し、ドリフト領域２０２上にドリフト領域酸化膜２０３を形成する。
ステップＳ３０４では、マスク層２０１を除去する。
ステップＳ３０５では、犠牲酸化層２０４を半導体基板上に形成する。
ステップＳ３０６では、犠牲酸化層を除去する。
ステップＳ３０７では、犠牲酸化により処理された半導体基板２００上にＣＭＯＳのゲート酸化物２１１およびゲート２１０を形成する。それから、拡散、フォトリソグラフィー、エッチング等の後続の生成処理が実行される。
図２および図３を参照して、ドリフト領域酸化膜の形成ステップの後に犠牲酸化のステップが構成されるので、犠牲酸化層のエッチングプロセスの間に、ＨＶ ＬＤＭＯＳのドリフト領域酸化膜もエッチングされる。図４および図２Ｇに示される角（コーナー）領域２２１では、ドリフト領域酸化膜の端（エッジ）が損傷を受けやすい。加えて、図２Ｆにおいて点線で示される領域は、ドリフト領域酸化膜２０３としてエッチングされる。角部は、ドリフト領域酸化膜の端において、ゲート酸化物を形成する処理の間ある程度は酸化されるものの、その酸化膜の角は薄すぎて、ドリフト領域に亘る高電場によるＬＤＭＯＳ装置の絶縁破壊を引き起こしうる。
従来技術の一つの解法は、絶縁破壊電圧を高めるためにドリフト領域を長く形成することである。
ＬＤＭＯＳ装置は、何百ものＬＳＭＯＳユニットから構成される単一の構造ユニットであり、構成されるユニット数が多い程、ＬＤＭＯＳ装置が有する駆動能力が高くなる。ドリフト領域の長さの増加は、ＬＤＭＯＳユニットチップの占有面積の増大にもなり、ユニットの数が低減されると、同じ面積でのＬＤＭＯＳ装置の駆動能力の低減となる。
さらに、オン抵抗（ｏｎ−ｒｅｓｉｓｔａｎｃｅ）は、ドレインからソースへの作動装置の抵抗であり、オン抵抗が小さい場合、高い出力電流が得られ、装置は良いスイッチング特性が提供され、より高い駆動能力を発揮する。しかし、ドリフト領域の長さの増加は、オン抵抗の増大にもつながり、結果として、ＬＤＭＯＳ装置の駆動能力の低下にもつながる。
したがって、絶縁破壊を改善するためのドリフト領域の長さの増加は、オン抵抗およびチップ面積の増大となるので、ＬＤＭＯＳ装置の駆動能力を低減してしまう。
ＬＳＭＯＳ装置の製造を実行する場合、従来技術においては、少なくとも以下の問題がある。
ＬＤＭＯＳドリフト領域内の酸化膜の端のシリコンは、簡単に露光され、その接合端上の漏出をもたらし、ＬＤＭＯＳ装置の絶縁破壊を引き起こしてしまう。
従来技術の欠点を克服するために、本発明は、ＬＤＭＯＳドリフト領域中の酸化膜の端部上のシリコンが簡単に露光されＬＤＭＯＳ装置の絶縁破壊を引き起こすという問題を解決し、それによって、ＬＤＭＯＳ装置の駆動能力を担保しつつＬＤＭＯＳの絶縁破壊電圧を改善する半導体装置の製造方法を提供する。
上記目的を達成するために、本発明は、以下の技術的解決手段を適用する。
半導体装置の製造方法は、
ＬＤＭＯＳ領域およびＣＭＯＳ領域を含む半導体基板を用意するステップと、
前記半導体基板上に犠牲酸化層を形成するステップと、
前記犠牲酸化層を除去するステップと、
前記犠牲酸化により処理された前記半導体基板上にマスク層を形成するステップと、
マスク層をマスクとして用いてＬＳＭＯＳドリフト領域を形成するステップと、前記ドリフト領域上にドリフト領域酸化膜を形成するステップと、
マスク層を除去するステップと、を含む。
半導体装置の製造方法は、好ましくは、犠牲酸化層を除去した後に、さらに、犠牲酸化により処理された半導体基板上にＣＭＯＳのゲート酸化物およびゲートを形成するステップを含む。
好ましくは、マスク層は、２５０から４００オングストロームの厚みを有する。
好ましくは、マスク層は、マスク窒化ケイ素層およびマスク酸化層を含み、前記マスク窒化ケイ素層が前記マスク酸化層上に位置する。
好ましくは、前記マスク窒化ケイ素層は、２００から３５０オングストロームの厚みを有し、前記マスク酸化層は、５０から１００オングストロームの厚みを有する。
好ましくは、前記マスク窒化ケイ素層は、６００から８００度の温度で、熱酸化物成長により形成される。
好ましくは、前記マスク酸化層は、８００から１０００度の温度で、熱酸化物成長により形成される。
好ましくは、前記犠牲酸化層を除去する厚みは、前記犠牲酸化層を形成する厚みよりも大きい。
好ましくは、前記犠牲酸化層を形成する厚みは２００から４００オングストロームであり、前記犠牲酸化層を除去する厚みは３００から６００オングストロームである。
好ましくは、前記ドリフト領域酸化膜は、５００から１０００オングストロームの厚みを有する。
本発明に係る半導体装置を製造する方法は、ＨＶ ＬＤＭＯＳドリフト領域における酸化層の端のシリコンが簡単に露光され、接合端上の漏出を引き起し、ＬＤＭＯＳ装置の絶縁破壊が起こってしまうという問題を解決する。加えて、より薄いドリフト領域酸化層を形成するためにより薄いマスク層を用いることによって、製造コストを低減する。
一つのチップ上に統合されるＬＤＭＯＳおよびＣＭＯＳを示す概略図である。 従来技術における半導体装置の製造工程を示す概略断面図である。 従来技術における半導体装置の製造工程を示す概略断面図である。 従来技術における半導体装置の製造工程を示す概略断面図である。 従来技術における半導体装置の製造工程を示す概略断面図である。 従来技術における半導体装置の製造工程を示す概略断面図である。 従来技術における半導体装置の製造工程を示す概略断面図である。 従来技術における半導体装置の製造工程を示す概略断面図である。 従来技術における半導体装置の製造方法を示すフローチャートである。 従来技術のドリフト領域酸化層の破損した角を示す拡大写真である。 本発明の実施形態に係る半導体装置の製造工程を示す概略断面図である。 本発明の実施形態に係る半導体装置の製造工程を示す概略断面図である。 本発明の実施形態に係る半導体装置の製造工程を示す概略断面図である。 本発明の実施形態に係る半導体装置の製造工程を示す概略断面図である。 本発明の実施形態に係る半導体装置の製造工程を示す概略断面図である。 本発明の実施形態に係る半導体装置の製造工程を示す概略断面図である。 本発明の実施形態に係る半導体装置の製造工程を示す概略断面図である。 本発明の実施形態に係る半導体装置の製造方法を示すフローチャートである。 本発明の実施形態に係るドリフト領域酸化層の破損した角を示す拡大写真である。
図面を参照して、詳細に、携帯電話のための本バックアップ電源の実施形態を説明する。本開示において、「ある」や「一つの」実施形態と言及される場合、必ずしも同じ実施形態を示しているのではなく、少なくとも一つの実施形態を示す。
図中の構成は、必ずしも大きさ通りである必要はなく、本開示の原理を明確に説明するために、強調されて示される。さらに、図中、全体を通じて、対応する部分には同様の参照番号を付している。
明細書や特許請求の範囲において、文脈から明らかな場合を除いて、「含む」のような文言は、排他的または徹底的とは反対の包括的な意味として解釈される。つまり、「含む」は、「だけを含む」という限定的な意味ではない。単数または複数形を用いる場合でも、それらは、複数または単数の意味も含む。また、「ここで」、「上記」、「下記」のような言葉は、本出願に使用される場合、本出願の全体として言及され、本出願の一部だけを言及するものではない。特許請求の範囲において、二つ以上の項目のリストにおいて「または」が用いられる場合、リストの各項目、全項目および項目の組み合わせの全ての意味として解釈される。
図５および図６を参照して、半導体装置を製造する方法の実施形態が提供される。半導体装置を製造する方法は、次のステップを含む。
ステップＳ６０１では、ＬＤＭＯＳ領域およびＣＭＯＳ領域を有する半導体基板５００が提供される。
ステップＳ６０２では、半導体基板５００上に、犠牲酸化層５０１が形成される。
たとえば、下部チップ構造の製造が完成した後、犠牲酸化層５０１が煙管内において８００℃から１０００℃でシリコン基板上に成長され、犠牲酸化層５０１の厚みは、２００から４００オングストロームである。
ステップＳ６０３では、犠牲酸化層５０１が除去される。
たとえば、犠牲酸化層５０１は、湿式エッチングにより除去される。湿式エッチングの厚みは、３００から６００オングストロームである。
ステップＳ６０４では、犠牲酸化により処理された半導体基板５００上にマスク層を形成する。
たとえば、マスク層は、マスク酸化（ＰＡＤ ＯＸ）層５０２、マスク窒化ケイ素（ＰＡＤ ＳＩＮ）層５０３を含み、マスク窒化ケイ素層５０３は、マスク酸化層５０２上に位置する。ＰＡＤ ＯＸ５０２は、煙管内において８００℃から１０００℃で、５０から１００オングストロームの厚みに成長される。ＰＡＤ ＳＩＮ５０３は、煙管内において６００℃から８０℃で、２００から３５０オングストロームの厚みに成長される。
ステップＳ６０５では、マスク層をマスクとして使用して、ＬＤＭＯＳドリフト領域が形成され、ドリフト領域５０４上にドリフト領域酸化層５０５が形成される。
たとえば、ＬＤＭＯＳドリフト領域５０４は、フォトリソグラフィーおよび露光によって定義され、ＬＤＭＯＳドリフト領域５０４がＰＡＤ ＯＸ５０２およびＰＡＤ ＳＩＮ５０３のエッチングによって露光される。それから、２００から３００ＫｅＶの不純物ボロンおよび２０から３０ＫｅＶの不純物リンが、ドリフト領域の不純物濃度を調整するために満たされ、リンがエッチングによって除去される。ドリフト領域酸化（ＯＸ）層５０５は、煙管内において８００℃から１０００℃で、５００から１０００オングストロームの厚みに熱酸化成長される。
ステップＳ６０６では、マスク層が除去される。
たとえば、ＰＡＤ ＯＸ５０２およびＰＡＤ ＳＩＮ５０３はエッチングにより除去される。
ステップＳ６０７では、ゲート酸化物５１１およびＣＭＯＳのゲート５１０が、犠牲酸化により処理された半導体基板５００上に形成される。
たとえば、ＬＶ ＣＭＯＳゲート酸化物（ＧＯＸ）５１１は、煙管内において８００℃から１０００℃で、１００から２００オングストロームの厚みに熱酸化成長される。それから、分散、フォトリソグラフィー、エッチングおよび薄膜処理によって、後続の処理が実行される。
犠牲酸化のステップがＬＤＭＯＳドリフト領域の形成のステップの前に構成されるので、図５Ｇおよび図７に示すように、ドリフト領域酸化層の角部５２１は破損されない（ダメージを受けない）。
従来技術では、ドリフト領域酸化層の厚みの一部が犠牲酸化の間にエッチングされたので、犠牲酸化理後のドリフト領域酸化層の厚みが５００から１０００オングストローム確実に残るように、ドリフト領域酸化層の厚みは予め１５００から２５００オングストロームに増加する必要があった。したがって、本発明は、ドリフト領域酸化層の厚みを低減でき、それに伴いマスク層の厚みも低減できる。図２を参照すると、以前のマスク酸化層の厚みは１００から３００オングストロームであり、以前のマスク窒化ケイ素層の厚みは１００から２０００オングストロームであったので、本発明では製造コストを低減できる。
本発明に係る半導体装置の製造方法は、ＨＶ ＬＤＭＯＳドリフト領域における酸化層の端のシリコンが簡単に露光され、接合端上の漏出を引き起し、ＬＤＭＯＳ装置の絶縁破壊が起こってしまうという問題を解決する。加えて、より薄いドリフト領域酸化層を形成するためにより薄いマスク層を用いることによって、製造コストを低減する。
本実施形態は、ＢＣＤ処理のような処理にも適用できる。
本発明は実施形態および本発明を実行するためのベストモードを参照して説明されたが、本発明は、特許請求の範囲によって定義される発明の技術的思想から逸脱しない範囲で、当業者によって、種々の変更や変形が可能である。
５００ 半導体基板、
５０１ 犠牲酸化層、
５０２ マスク酸化層、
５０３ マスク窒化ケイ素層、
５０４ ドリフト領域、
５１０ ゲート、
５１１ ゲート酸化物、
５２１ 角部。

Claims (10)

  1. ＬＤＭＯＳ領域およびＣＭＯＳ領域を含む半導体基板を用意するステップと、
    前記半導体基板上に犠牲酸化層を形成するステップと、
    前記犠牲酸化層を除去するステップと、
    犠牲酸化により処理された前記半導体基板上にマスク層を形成するステップと、
    前記マスク層をマスクとして用いてＬＳＭＯＳドリフト領域を形成し、前記ドリフト領域上にドリフト領域酸化膜を形成するステップと、
    前記マスク層を除去するステップと、
    を含む半導体装置の製造方法。
  2. 前記犠牲酸化層を除去した後に、犠牲酸化により処理された半導体基板上にゲート酸化物およびＣＭＯＳのゲートを形成するステップをさらに含む請求項１に記載の製造方法。
  3. 前記マスク層は、２５０から４００オングストロームの厚みを有する請求項１に記載の製造方法。
  4. 前記マスク層は、マスク窒化ケイ素層およびマスク酸化層を含み、前記マスク窒化ケイ素層が前記マスク酸化層上に位置する請求項１に記載の製造方法。
  5. 前記マスク窒化ケイ素層は、２００から３５０オングストロームの厚みを有し、前記マスク酸化層は、５０から１００オングストロームの厚みを有する請求項４に記載の製造方法。
  6. 前記マスク窒化ケイ素層は、６００から８００度の温度で、熱酸化物成長により形成される請求項４に記載の製造方法。
  7. 前記マスク酸化層は、８００から１０００度の温度で、熱酸化物成長により形成される請求項４に記載の製造方法。
  8. 前記犠牲酸化層を除去する厚みは、前記犠牲酸化層を形成する厚みよりも大きい請求項１に記載の製造方法。
  9. 前記犠牲酸化層を形成する厚みは２００から４００オングストロームであり、前記犠牲酸化層を除去する厚みは３００から６００オングストロームである請求項８に記載の製造方法。
  10. 前記ドリフト領域酸化膜は、５００から１０００オングストロームの厚みを有する請求項１に記載の製造方法。
JP2014549328A 2011-12-29 2012-11-28 半導体装置の製造方法 Active JP6356072B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201110451716.XA CN103187279B (zh) 2011-12-29 2011-12-29 半导体器件的制作方法
CN201110451716.X 2011-12-29
PCT/CN2012/085396 WO2013097573A1 (zh) 2011-12-29 2012-11-28 半导体器件的制作方法

Publications (2)

Publication Number Publication Date
JP2015506578A true JP2015506578A (ja) 2015-03-02
JP6356072B2 JP6356072B2 (ja) 2018-07-11

Family

ID=48678385

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014549328A Active JP6356072B2 (ja) 2011-12-29 2012-11-28 半導体装置の製造方法

Country Status (5)

Country Link
US (1) US9236306B2 (ja)
JP (1) JP6356072B2 (ja)
KR (1) KR101929605B1 (ja)
CN (1) CN103187279B (ja)
WO (1) WO2013097573A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9418259B2 (en) 2013-10-07 2016-08-16 Electronics And Telecommunications Research Institute Tag transmission apparatus and signal transmitting method thereof
US10134641B2 (en) * 2015-05-21 2018-11-20 CoolStar Technology, Inc. Enhanced integration of DMOS and CMOS semiconductor devices

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0629313A (ja) * 1991-11-18 1994-02-04 Sony Corp Ｌｏｃｏｓオフセットドレインの製造方法
JPH08236639A (ja) * 1995-02-28 1996-09-13 Nec Corp 高耐圧半導体装置
JPH10270709A (ja) * 1997-03-24 1998-10-09 Samsung Electron Co Ltd Ｌｄｍｏｓトランジスタ素子及びその製造方法
JPH11145470A (ja) * 1997-11-13 1999-05-28 Seiko Epson Corp 半導体装置とその製造方法
JPH11251309A (ja) * 1998-02-27 1999-09-17 Denso Corp 半導体装置の製造方法
JP2001257345A (ja) * 2000-03-13 2001-09-21 Nec Corp 半導体装置の製造方法
JP2002237591A (ja) * 2000-12-31 2002-08-23 Texas Instruments Inc Ｄｍｏｓトランジスタ・ソース構造とその製法
JP2003218230A (ja) * 2002-01-23 2003-07-31 Sony Corp 半導体装置及びその製造方法
JP2006128640A (ja) * 2004-09-30 2006-05-18 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP2007048888A (ja) * 2005-08-09 2007-02-22 Seiko Epson Corp 半導体装置
US20100102388A1 (en) * 2008-10-29 2010-04-29 Tower Semiconductor Ltd. LDMOS Transistor Having Elevated Field Oxide Bumps And Method Of Making Same

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6238959B1 (en) * 1999-08-03 2001-05-29 United Microelectronics Corp. Method of fabricating LDMOS transistor
US6333234B1 (en) * 2001-03-13 2001-12-25 United Microelectronics Corp. Method for making a HVMOS transistor
US6855985B2 (en) * 2002-09-29 2005-02-15 Advanced Analogic Technologies, Inc. Modular bipolar-CMOS-DMOS analog integrated circuit & power transistor technology
US7163856B2 (en) 2003-11-13 2007-01-16 Volterra Semiconductor Corporation Method of fabricating a lateral double-diffused mosfet (LDMOS) transistor and a conventional CMOS transistor
TWI229533B (en) * 2003-11-19 2005-03-11 Benq Corp SIM card retainer
CN101359664B (zh) * 2007-07-31 2011-10-05 上海贝岭股份有限公司 Bcd工艺中的n型ldmos器件及其版图制作方法和制造方法
US7608889B2 (en) * 2007-09-28 2009-10-27 Taiwan Semiconductor Manufacturing Co., Ltd. Lateral diffusion metal-oxide-semiconductor structure
JP4703769B2 (ja) * 2009-01-15 2011-06-15 株式会社東芝 半導体装置及びその製造方法
US7829947B2 (en) * 2009-03-17 2010-11-09 Alpha & Omega Semiconductor Incorporated Bottom-drain LDMOS power MOSFET structure having a top drain strap
US8101479B2 (en) * 2009-03-27 2012-01-24 National Semiconductor Corporation Fabrication of asymmetric field-effect transistors using L-shaped spacers
CN101764157B (zh) * 2009-11-09 2011-05-11 苏州博创集成电路设计有限公司 绝缘体上硅横向双扩散金属氧化物半导体管及制备方法

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0629313A (ja) * 1991-11-18 1994-02-04 Sony Corp Ｌｏｃｏｓオフセットドレインの製造方法
JPH08236639A (ja) * 1995-02-28 1996-09-13 Nec Corp 高耐圧半導体装置
JPH10270709A (ja) * 1997-03-24 1998-10-09 Samsung Electron Co Ltd Ｌｄｍｏｓトランジスタ素子及びその製造方法
JPH11145470A (ja) * 1997-11-13 1999-05-28 Seiko Epson Corp 半導体装置とその製造方法
JPH11251309A (ja) * 1998-02-27 1999-09-17 Denso Corp 半導体装置の製造方法
JP2001257345A (ja) * 2000-03-13 2001-09-21 Nec Corp 半導体装置の製造方法
JP2002237591A (ja) * 2000-12-31 2002-08-23 Texas Instruments Inc Ｄｍｏｓトランジスタ・ソース構造とその製法
JP2003218230A (ja) * 2002-01-23 2003-07-31 Sony Corp 半導体装置及びその製造方法
JP2006128640A (ja) * 2004-09-30 2006-05-18 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP2007048888A (ja) * 2005-08-09 2007-02-22 Seiko Epson Corp 半導体装置
US20100102388A1 (en) * 2008-10-29 2010-04-29 Tower Semiconductor Ltd. LDMOS Transistor Having Elevated Field Oxide Bumps And Method Of Making Same

Also Published As

Publication number Publication date
WO2013097573A1 (zh) 2013-07-04
JP6356072B2 (ja) 2018-07-11
CN103187279B (zh) 2016-07-06
US9236306B2 (en) 2016-01-12
KR20140121339A (ko) 2014-10-15
CN103187279A (zh) 2013-07-03
US20140147980A1 (en) 2014-05-29
KR101929605B1 (ko) 2018-12-14

Similar Documents

Publication Publication Date Title
US9698248B2 (en) Power MOS transistor and manufacturing method therefor
US20150243654A1 (en) Semiconductor structure and method for manufacturing the same
TW200903655A (en) Method of fabricating high-voltage MOS having doubled-diffused drain
TWI615889B (zh) 功率金氧半導體場效電晶體的製造方法
JP6356072B2 (ja) 半導体装置の製造方法
WO2016008194A1 (zh) 半导体器件及其制造方法
JP2003197639A (ja) 半導体素子及びその形成方法
KR101382328B1 (ko) 반도체 소자 및 그 제조 방법
JP5366797B2 (ja) 絶縁層の上に厚さの異なる複数の半導体島を含む電子デバイスおよびその形成方法
WO2013105550A1 (ja) 半導体装置及びその製造方法
JP2015070192A (ja) 半導体装置の製造方法、半導体装置
TWI525825B (zh) 橫向擴散半導體裝置及其製作方法
JPWO2014009991A1 (ja) ３次元構造のｍｏｓｆｅｔ及びその製造方法
US20120329233A1 (en) Wafer treatment method and fabricating method of mos transistor
JP2006179635A (ja) Ｃｍｏｓ半導体装置
TWI600164B (zh) 微電子結構及其形成方法（一）
KR20150031122A (ko) 반도체 소자의 제조 방법
JP2004221245A (ja) 半導体装置及びその製造方法
JP4572367B2 (ja) 半導体装置およびその製造方法
JP5168941B2 (ja) 半導体装置の製造方法
TWI406325B (zh) 半導體結構的製造方法
CN104617047B (zh) 晶体管及其制作方法
TWI338337B (ja)
JP2012204583A (ja) トンネルトランジスタの製造方法
KR100800922B1 (ko) 반도체 소자의 트랜지스터 제조방법

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150119

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151021

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160913

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160920

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161220

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170606

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180613

R150 Certificate of patent or registration of utility model

Ref document number: 6356072

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250