JPH11145470A - 半導体装置とその製造方法 - Google Patents
半導体装置とその製造方法Info
- Publication number
- JPH11145470A JPH11145470A JP9312119A JP31211997A JPH11145470A JP H11145470 A JPH11145470 A JP H11145470A JP 9312119 A JP9312119 A JP 9312119A JP 31211997 A JP31211997 A JP 31211997A JP H11145470 A JPH11145470 A JP H11145470A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- film
- forming
- semiconductor device
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
(57)【要約】
【課題】半導体基板、ゲート絶縁膜、及びフィールド絶
縁膜を有することを特徴とする半導体装置において、Ｌ
ＯＣＯＳ端でのゲート電極の断線を防ぐ。また、ＬＯＣ
ＯＳ端でのゲート電極の形状を向上させ、安定したデバ
イス特性を持つ半導体装置を提供する。 【解決手段】ＬＯＣＯＳ端にゲート絶縁膜より厚い絶縁
膜を置き、ゲート絶縁膜とフィールド絶縁膜が直接触れ
ることがないようにする。こうしてフィールド絶縁膜膜
端にゲート絶縁膜より厚い絶縁膜を形成することによ
り、フィールド絶縁膜端でのくぼみがなくなり、ゲート
電極となるポリシリコンや高融点金属シリサイドがこの
部分で切れたりするようなことがなくなる。また、前記
くぼみがなくなることにより、フィールド絶縁膜端での
ゲート電極が滑らかな形状で形成され、ゲート電極を形
成する為のフォト形状がフィールド絶縁膜端で悪くなる
ようなことがなくなる。
縁膜を有することを特徴とする半導体装置において、Ｌ
ＯＣＯＳ端でのゲート電極の断線を防ぐ。また、ＬＯＣ
ＯＳ端でのゲート電極の形状を向上させ、安定したデバ
イス特性を持つ半導体装置を提供する。 【解決手段】ＬＯＣＯＳ端にゲート絶縁膜より厚い絶縁
膜を置き、ゲート絶縁膜とフィールド絶縁膜が直接触れ
ることがないようにする。こうしてフィールド絶縁膜膜
端にゲート絶縁膜より厚い絶縁膜を形成することによ
り、フィールド絶縁膜端でのくぼみがなくなり、ゲート
電極となるポリシリコンや高融点金属シリサイドがこの
部分で切れたりするようなことがなくなる。また、前記
くぼみがなくなることにより、フィールド絶縁膜端での
ゲート電極が滑らかな形状で形成され、ゲート電極を形
成する為のフォト形状がフィールド絶縁膜端で悪くなる
ようなことがなくなる。
Description
【０００１】
【発明の属する技術分野】本発名は，半導体装置とその
製造方法に関する。
製造方法に関する。
【０００２】
【従来の技術】従来の半導体装置は，図３のようであっ
た。
た。
【０００３】半導体基板３０１上にフィールド絶縁膜３
０４，及びゲート絶縁膜３０６が形成されており、前記
フィールド絶縁膜３０４と前記ゲート絶縁膜３０６上に
ゲート電極３０７が形成されていた。
０４，及びゲート絶縁膜３０６が形成されており、前記
フィールド絶縁膜３０４と前記ゲート絶縁膜３０６上に
ゲート電極３０７が形成されていた。
【０００４】そして、前記フィールド絶縁膜膜３０４と
前記ゲート絶縁膜３０６は、接しており、前記フィール
ド絶縁膜３０４端には、フィールド絶縁膜端のくぼみ３
１０が形成されていた。
前記ゲート絶縁膜３０６は、接しており、前記フィール
ド絶縁膜３０４端には、フィールド絶縁膜端のくぼみ３
１０が形成されていた。
【０００５】そして，従来の半導体装置の製造方法は，
図４（ａ）から図４（ｆ）ようであった。
図４（ａ）から図４（ｆ）ようであった。
【０００６】まず，図４（ａ）の如く，半導体基板４０
１上にパッド絶縁膜４０２とシリコン窒化膜４０３を形
成する。
１上にパッド絶縁膜４０２とシリコン窒化膜４０３を形
成する。
【０００７】次に図４（ｂ）の如く、フィールド絶縁膜
を形成する領域に形成された前記シリコン窒化膜４０３
を除去する。そして、半導体基板４０１上にフィールド
絶縁膜４０４を形成する。
を形成する領域に形成された前記シリコン窒化膜４０３
を除去する。そして、半導体基板４０１上にフィールド
絶縁膜４０４を形成する。
【０００８】次に図４（ｃ）の如く、前記パッド絶縁膜
４０２とシリコン窒化膜４０３を除去する。
４０２とシリコン窒化膜４０３を除去する。
【０００９】次に図４（ｄ）の如く、前記半導体基板４
０１上に犠牲酸化膜４０５を形成する。次に図４（ｅ）
の如く、前記犠牲酸化膜４０５を除去する。
０１上に犠牲酸化膜４０５を形成する。次に図４（ｅ）
の如く、前記犠牲酸化膜４０５を除去する。
【００１０】そして、図４（ｆ）の如く、前記半導体基
板４０１上にゲート絶縁膜４０６を形成し、前記ゲート
絶縁膜４０６及び、前記フィールド絶縁膜４０４上にゲ
ート電極４０７を形成する。
板４０１上にゲート絶縁膜４０６を形成し、前記ゲート
絶縁膜４０６及び、前記フィールド絶縁膜４０４上にゲ
ート電極４０７を形成する。
【００１１】以上が，従来技術の半導体装置とその製造
方法であった。
方法であった。
【００１２】
【発明が解決しようとする課題】しかし，前述の従来技
術では，前記パッド絶縁膜４０２及び前記犠牲酸化膜４
０５を除去する際、前記フィールド絶縁膜４０４の端の
絶縁膜が除去され、フィールド絶縁膜端のくぼみ４１０
が形成される。
術では，前記パッド絶縁膜４０２及び前記犠牲酸化膜４
０５を除去する際、前記フィールド絶縁膜４０４の端の
絶縁膜が除去され、フィールド絶縁膜端のくぼみ４１０
が形成される。
【００１３】この前記フィールド絶縁膜端のくぼみ４１
０が形成されたまま、ゲート電極となるポリシリコンや
高融点金属シリサイドを形成するとこのくぼみの為、前
記ポリシリコンや前記高融点シリサイドが切れるという
問題があった。また、この前記フィールド絶縁膜端のく
ぼみ４１０により、フィールド絶縁膜端でのゲート電極
の平坦化が妨げられ、ゲート電極を所定形のする為のフ
ォトを行う際、フォト寸法がフィールド絶縁膜端で細く
なり、結果としてＭＯＳ型トランジスタのリーク電流が
増えたり、前記ＭＯＳ型トランジスタの特性が安定しな
いという問題点があった。さらに、前記フィールド絶縁
膜端のくぼみ４１０に前記ゲート絶縁膜４０６が形成さ
れることにより、この部分で、前記ゲート絶縁膜４０６
が壊れやすくなり、半導体装置の信頼性が悪くなるとい
う問題点があった。そこで，本発明はこの様な問題点を
解決するもので，その目的とすることは，（１）ゲート
電極となるポリシリコンや高融点シリサイドがフィール
ド絶縁膜端で切れることを防ぎ、（２）フィールド絶縁
膜端でのゲート電極の寸法の細り等を無くし、リーク電
流が少なく、安定した特性を持つ半導体装置を提供し、
（３）且つ、高いゲート酸化膜の信頼性を持つ半導体装
置とその製造方法を提供するところにある。
０が形成されたまま、ゲート電極となるポリシリコンや
高融点金属シリサイドを形成するとこのくぼみの為、前
記ポリシリコンや前記高融点シリサイドが切れるという
問題があった。また、この前記フィールド絶縁膜端のく
ぼみ４１０により、フィールド絶縁膜端でのゲート電極
の平坦化が妨げられ、ゲート電極を所定形のする為のフ
ォトを行う際、フォト寸法がフィールド絶縁膜端で細く
なり、結果としてＭＯＳ型トランジスタのリーク電流が
増えたり、前記ＭＯＳ型トランジスタの特性が安定しな
いという問題点があった。さらに、前記フィールド絶縁
膜端のくぼみ４１０に前記ゲート絶縁膜４０６が形成さ
れることにより、この部分で、前記ゲート絶縁膜４０６
が壊れやすくなり、半導体装置の信頼性が悪くなるとい
う問題点があった。そこで，本発明はこの様な問題点を
解決するもので，その目的とすることは，（１）ゲート
電極となるポリシリコンや高融点シリサイドがフィール
ド絶縁膜端で切れることを防ぎ、（２）フィールド絶縁
膜端でのゲート電極の寸法の細り等を無くし、リーク電
流が少なく、安定した特性を持つ半導体装置を提供し、
（３）且つ、高いゲート酸化膜の信頼性を持つ半導体装
置とその製造方法を提供するところにある。
【００１４】
【課題を解決するための手段】（課題を解決する為の手
段１）本発明の半導体装置は，半導体基板、ゲート絶縁
膜、及びフィールド絶縁膜を有することを特徴とする半
導体装置において、前記フィールド絶縁膜端に前記ゲー
ト絶縁膜より厚い絶縁膜が形成されており、前記厚い絶
縁膜はゲート絶縁膜に接していることを特徴とする。
段１）本発明の半導体装置は，半導体基板、ゲート絶縁
膜、及びフィールド絶縁膜を有することを特徴とする半
導体装置において、前記フィールド絶縁膜端に前記ゲー
ト絶縁膜より厚い絶縁膜が形成されており、前記厚い絶
縁膜はゲート絶縁膜に接していることを特徴とする。
【００１５】（課題を解決する為の手段２）本発明の半
導体装置の製造方法は，半導体基板、ゲート絶縁膜、及
びフィールド絶縁膜を有することを特徴とする半導体装
置の製造方法において、前記半導体基板上にフィールド
絶縁膜を形成する工程、前記半導体基板上に第１絶縁膜
を形成する工程、前記フィールド絶縁膜の端以外に形成
された前記第１絶縁膜を除去する工程、前記半導体基板
上にゲート絶縁膜を形成する工程からなることを特徴と
する。
導体装置の製造方法は，半導体基板、ゲート絶縁膜、及
びフィールド絶縁膜を有することを特徴とする半導体装
置の製造方法において、前記半導体基板上にフィールド
絶縁膜を形成する工程、前記半導体基板上に第１絶縁膜
を形成する工程、前記フィールド絶縁膜の端以外に形成
された前記第１絶縁膜を除去する工程、前記半導体基板
上にゲート絶縁膜を形成する工程からなることを特徴と
する。
【００１６】
【発明の実施の形態】以下図面により，本発明の実施例
を説明する。
を説明する。
【００１７】図１は，本発明の半導体装置の一例を表わ
す断面図である。
す断面図である。
【００１８】１０１は，半導体基板，１０４は，フィー
ルド絶縁膜，１０６は，ゲート絶縁膜，１０８は、フィ
ールド絶縁膜端の厚い酸化膜，１０７は、ゲート電極あ
る。
ルド絶縁膜，１０６は，ゲート絶縁膜，１０８は、フィ
ールド絶縁膜端の厚い酸化膜，１０７は、ゲート電極あ
る。
【００１９】そして、前記ゲート絶縁膜は３ｎｍから３
０ｎｍ程度であり、前記フィールド絶縁膜端の厚い酸化
膜１０８は、前記ゲート絶縁膜２０６より厚いことを特
徴としており、１０ｎｍから８０ｎｍ程度形成されてい
る。
０ｎｍ程度であり、前記フィールド絶縁膜端の厚い酸化
膜１０８は、前記ゲート絶縁膜２０６より厚いことを特
徴としており、１０ｎｍから８０ｎｍ程度形成されてい
る。
【００２０】次に本発明の半導体装置の製造方法の一例
を図２（ａ）から図２（ｆ）により詳細に説明する。
を図２（ａ）から図２（ｆ）により詳細に説明する。
【００２１】なお，実施例の全図において，同一の記号
を有するものには，同一の符号を付け，その繰り返しの
説明は省略する。
を有するものには，同一の符号を付け，その繰り返しの
説明は省略する。
【００２２】まず，図２（ａ）の如く，半導体基板２０
１上にパッド絶縁膜２０２を５ｎｍから３０ｎｍ程度形
成する。前記パッド熱酸化２０２は、例えば、９００℃
から１０００℃の乾燥雰囲気中で行う。そして、前記パ
ッド絶縁膜２０２上にシリコン窒化膜２０３を３０ｎｍ
から２００ｎｍ程度形成する。
１上にパッド絶縁膜２０２を５ｎｍから３０ｎｍ程度形
成する。前記パッド熱酸化２０２は、例えば、９００℃
から１０００℃の乾燥雰囲気中で行う。そして、前記パ
ッド絶縁膜２０２上にシリコン窒化膜２０３を３０ｎｍ
から２００ｎｍ程度形成する。
【００２３】次に図２（ｂ）の如く、フィールド絶縁膜
を形成する領域に形成された前記シリコン窒化膜２０３
をドライエッチング法により除去する。そして、熱酸化
法により、前記半導体基板２０１上にフィールド絶縁膜
２０４を形成する。前記フィールド絶縁膜２０４は、３
００ｎｍから８００ｎｍ程度形成する。
を形成する領域に形成された前記シリコン窒化膜２０３
をドライエッチング法により除去する。そして、熱酸化
法により、前記半導体基板２０１上にフィールド絶縁膜
２０４を形成する。前記フィールド絶縁膜２０４は、３
００ｎｍから８００ｎｍ程度形成する。
【００２４】次に図２（ｃ）の如く、前記シリコン窒化
膜２０３及び、前記パッド酸化膜２０２を除去した後、
熱酸化法により、半導体基板２０１上に犠牲酸化膜２０
５を１０ｎｍから４０ｎｍ程度形成する。
膜２０３及び、前記パッド酸化膜２０２を除去した後、
熱酸化法により、半導体基板２０１上に犠牲酸化膜２０
５を１０ｎｍから４０ｎｍ程度形成する。
【００２５】次に、図２（ｄ）の如く、前記犠牲酸化膜
２０５を除去した後、前記半導体基板２０１上にフィー
ルド絶縁膜端の厚い絶縁膜２０８を形成する。例えば、
前記フィールド絶縁膜端の厚い絶縁膜２０８は、熱酸化
法により、８ｎｍから８０ｎｍ程度形成する。
２０５を除去した後、前記半導体基板２０１上にフィー
ルド絶縁膜端の厚い絶縁膜２０８を形成する。例えば、
前記フィールド絶縁膜端の厚い絶縁膜２０８は、熱酸化
法により、８ｎｍから８０ｎｍ程度形成する。
【００２６】次に図２（ｅ）の如く、ゲート絶縁膜を形
成する以外の領域にレジストマスク２０９を形成し、ゲ
ート絶縁膜を形成する領域に形成された前記フィールド
絶縁膜端の厚い絶縁膜２０８をウエットエッチング法に
より除去する。
成する以外の領域にレジストマスク２０９を形成し、ゲ
ート絶縁膜を形成する領域に形成された前記フィールド
絶縁膜端の厚い絶縁膜２０８をウエットエッチング法に
より除去する。
【００２７】次に図２（ｆ）の如く、半導体基板２０１
上にゲート絶縁膜２０６を形成する、前記ゲート絶縁膜
２０６は例えば、湿潤雰囲気中で３ｎｍから３０ｎｍ程
度形成する。そして，ＣＶＤ法により，前記フィールド
絶縁膜２０４及びフィールド絶縁膜端の厚い絶縁膜２０
８、及び前記ゲート絶縁膜２０６上に多結晶シリコン膜
を１００ｎｍから４００ｎｍ程度形成する。例えば、モ
ノシランガスを６２０度前後で熱分解させ，前記多結晶
シリコン膜を堆積させる。そして，前記多結晶シリコン
を低抵抗化させる為に，例えば５族の元素（燐元素や砒
素など撞電性不純物）をイオン打ち込み法を用いて，１
×１０１５から１×１０１６ａｔｏｍｓ・ｃｍ−２程度
注入する。そして，フォト及びエッチング法により，前
記多結晶シリコン膜を所定形に形成することによりゲー
ト電極２０７を形成する。以上が本発明の半導体装置の
製造方法である。
上にゲート絶縁膜２０６を形成する、前記ゲート絶縁膜
２０６は例えば、湿潤雰囲気中で３ｎｍから３０ｎｍ程
度形成する。そして，ＣＶＤ法により，前記フィールド
絶縁膜２０４及びフィールド絶縁膜端の厚い絶縁膜２０
８、及び前記ゲート絶縁膜２０６上に多結晶シリコン膜
を１００ｎｍから４００ｎｍ程度形成する。例えば、モ
ノシランガスを６２０度前後で熱分解させ，前記多結晶
シリコン膜を堆積させる。そして，前記多結晶シリコン
を低抵抗化させる為に，例えば５族の元素（燐元素や砒
素など撞電性不純物）をイオン打ち込み法を用いて，１
×１０１５から１×１０１６ａｔｏｍｓ・ｃｍ−２程度
注入する。そして，フォト及びエッチング法により，前
記多結晶シリコン膜を所定形に形成することによりゲー
ト電極２０７を形成する。以上が本発明の半導体装置の
製造方法である。
【００２８】このようにフィールド絶縁膜膜端にゲート
絶縁膜より厚い絶縁膜を形成することにより、フィール
ド絶縁膜端でのくぼみがなくなり、ゲート電極となるポ
リシリコンや高融点金属シリサイドがこの部分で切れた
りするようなことがなくなる。また、前記くぼみがなく
なることにより、フィールド絶縁膜端でのゲート電極が
滑らかな形状で形成され、ゲート電極を形成する為のフ
ォト形状がフィールド絶縁膜端で悪くなるようなことが
なくなる。これにより、フィールド絶縁膜端でのゲート
電極の寸法の細り等の問題点が改善され、リーク電流が
少なく安定した特性を持つ半導体装置を提供することが
可能になった。また、ゲート絶縁膜が厚い絶縁膜を介し
てフィールド絶縁膜に接するようになった為、フィール
ド絶縁膜端でのゲート絶縁膜の破壊が無くなり、ゲート
絶縁膜の信頼性が著しく向上した。
絶縁膜より厚い絶縁膜を形成することにより、フィール
ド絶縁膜端でのくぼみがなくなり、ゲート電極となるポ
リシリコンや高融点金属シリサイドがこの部分で切れた
りするようなことがなくなる。また、前記くぼみがなく
なることにより、フィールド絶縁膜端でのゲート電極が
滑らかな形状で形成され、ゲート電極を形成する為のフ
ォト形状がフィールド絶縁膜端で悪くなるようなことが
なくなる。これにより、フィールド絶縁膜端でのゲート
電極の寸法の細り等の問題点が改善され、リーク電流が
少なく安定した特性を持つ半導体装置を提供することが
可能になった。また、ゲート絶縁膜が厚い絶縁膜を介し
てフィールド絶縁膜に接するようになった為、フィール
ド絶縁膜端でのゲート絶縁膜の破壊が無くなり、ゲート
絶縁膜の信頼性が著しく向上した。
【００２９】以上本発明を実施例に基ずき，具体的に説
明したが，本発明は，前記実施例に限定されるものでは
なく，その要旨を逸脱しない範囲において，変形し得る
ことは無論である。例えば，本発明の半導体装置の製造
方法の実施例では，パッド絶縁膜を乾燥雰囲気中で形成
したが、湿潤雰囲気中で形成したり、ＳｉＯＮやＳｉＯ
２をＣＶＤ法等により形成した時にも同様の効果が得ら
れることはいうまでもない。また、本発明の半導体装置
の製造方法の実施例では，ゲート電極に多結晶シリコン
膜を用いたが，高融点金属シリサイド等を用いた場合で
も有効であることはいうまでもない。
明したが，本発明は，前記実施例に限定されるものでは
なく，その要旨を逸脱しない範囲において，変形し得る
ことは無論である。例えば，本発明の半導体装置の製造
方法の実施例では，パッド絶縁膜を乾燥雰囲気中で形成
したが、湿潤雰囲気中で形成したり、ＳｉＯＮやＳｉＯ
２をＣＶＤ法等により形成した時にも同様の効果が得ら
れることはいうまでもない。また、本発明の半導体装置
の製造方法の実施例では，ゲート電極に多結晶シリコン
膜を用いたが，高融点金属シリサイド等を用いた場合で
も有効であることはいうまでもない。
【００３０】
【発明の効果】本発明によれば，半導体基板、ゲート絶
縁膜、及びフィールド絶縁膜を有することを特徴とする
半導体装置において、ＬＯＣＯＳ端にゲート絶縁膜より
厚い絶縁膜を置き、ゲート絶縁膜とフィールド絶縁膜が
直接触れることがないようにすることにより、ＬＯＣＯ
Ｓ端でのゲート電極の断線がなく、且つ安定したデバイ
ス特性を持ち、且つ高信頼性のゲート絶縁膜を有する半
導体装置とその製造方法を提供することが可能になる。
縁膜、及びフィールド絶縁膜を有することを特徴とする
半導体装置において、ＬＯＣＯＳ端にゲート絶縁膜より
厚い絶縁膜を置き、ゲート絶縁膜とフィールド絶縁膜が
直接触れることがないようにすることにより、ＬＯＣＯ
Ｓ端でのゲート電極の断線がなく、且つ安定したデバイ
ス特性を持ち、且つ高信頼性のゲート絶縁膜を有する半
導体装置とその製造方法を提供することが可能になる。
【図１】本発明の半導体装置の一実施例を示す主要断面
図である。
図である。
【図２】本発明の半導体装置の製造方法の一実施例を工
程順に説明する為の主要断面図である。
程順に説明する為の主要断面図である。
【図３】従来の半導体記憶装置を説明する為の主要断面
図である。
図である。
【図４】従来の半導体記憶装置の製造方法を説明する為
の主要断面図である。
の主要断面図である。
１０1 半導体基板 １０４ フィールド絶縁膜 １０６ ゲート絶縁膜 １０７ ゲート電極 １０８ フィールド絶縁膜端の厚い絶縁膜 ２０１ 半導体基板 ２０２ パッド絶縁膜 ２０３ シリコン窒化膜 ２０４ フィールド絶縁膜 ２０５ 犠牲酸化膜 ２０６ ゲート絶縁膜 ２０７ ゲート電極 ２０８ フィールド絶縁膜端の厚い絶縁膜 ２０９ レジストマスク ３０１ 半導体基板 ３０４ フィールド絶縁膜 ３０６ ゲート絶縁膜 ３０７ ゲート電極 ３１０ フィールド絶縁膜端のくぼみ ４０１ 半導体基板 ４０２ パッド絶縁膜 ４０３ シリコン窒化膜 ４０４ フィールド絶縁膜 ４０５ 犠牲酸化膜 ４０６ ゲート絶縁膜 ４０７ ゲート電極 ４１０ フィールド絶縁膜端のくぼみ
Claims (8)
- 【請求項１】半導体基板、ゲート絶縁膜、及びフィール
ド絶縁膜を有することを特徴とする半導体装置におい
て、前記フィールド絶縁膜端に前記ゲート絶縁膜より厚
い絶縁膜が形成されており、前記厚い絶縁膜はゲート絶
縁膜に接していることを特徴とする半導体装置。 - 【請求項２】膜厚が異なるゲート絶縁膜を２つ以上有す
る半導体装置において、薄いゲート絶縁膜がフィールド
絶縁膜に接していないことを特徴とする半導体装置。 - 【請求項３】ゲート膜厚が異なるＭＯＳトランジスタを
２つ以上有する半導体装置において、薄いゲート絶縁膜
が厚い絶縁膜を介し、フィールド絶縁膜と接しているこ
とを特徴とする半導体装置。 - 【請求項４】請求項３記載の半導体装置において，前記
厚い絶縁膜の膜厚が、前記ＭＯＳ型トランジスタのゲー
ト絶縁膜厚と同じであることを特徴とする半導体装置。 - 【請求項５】半導体基板、ゲート絶縁膜、及びフィール
ド絶縁膜を有することを特徴とする半導体装置の製造方
法において、前記半導体基板上にフィールド絶縁膜を形
成する工程、前記半導体基板上に第１絶縁膜を形成する
工程、前記フィールド絶縁膜の端以外に形成された前記
第１絶縁膜を除去する工程、前記半導体基板上にゲート
絶縁膜を形成する工程からなることを特徴とする半導体
装置の製造方法。 - 【請求項６】請求項５記載の半導体装置の製造方法にお
いて，前記第１絶縁膜をフォト及びウエットエッチング
法により除去することを特徴とする半導体装置の製造方
法。 - 【請求項７】ゲート膜厚が異なるＭＯＳトランジスタを
２つ以上有する半導体装置の製造方法において、半導体
基板上にフィールド絶縁膜を形成する工程、前記半導体
基板上に第１絶縁膜を形成する工程、薄いゲート絶縁膜
を形成する領域に形成された前記第１絶縁膜を除去する
工程、前記半導体基板上に第２絶縁膜を形成する工程か
らなることを特徴とする半導体装置の製造方法。 - 【請求項８】請求項７記載の半導体装置の製造方法にお
いて，前記第１絶縁膜を除去する際、フィールド絶縁膜
端の前記第１絶縁膜は、除去しないことを特徴とする半
導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9312119A JPH11145470A (ja) | 1997-11-13 | 1997-11-13 | 半導体装置とその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9312119A JPH11145470A (ja) | 1997-11-13 | 1997-11-13 | 半導体装置とその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11145470A true JPH11145470A (ja) | 1999-05-28 |
Family
ID=18025482
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9312119A Withdrawn JPH11145470A (ja) | 1997-11-13 | 1997-11-13 | 半導体装置とその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11145470A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015506578A (ja) * | 2011-12-29 | 2015-03-02 | 無錫華潤上華半導体有限公司 | 半導体装置の製造方法 |
-
1997
- 1997-11-13 JP JP9312119A patent/JPH11145470A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015506578A (ja) * | 2011-12-29 | 2015-03-02 | 無錫華潤上華半導体有限公司 | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001298186A (ja) | 半導体装置およびその製造方法 | |
| US6258648B1 (en) | Selective salicide process by reformation of silicon nitride sidewall spacers | |
| JP4897146B2 (ja) | 半導体装置の製造方法、および半導体装置 | |
| JPH08111527A (ja) | 自己整合シリサイド領域を有する半導体デバイスの製造方法 | |
| JP3684849B2 (ja) | Ｍｉｓ型電界効果トランジスタを含む半導体装置及びその製造方法 | |
| JPH08213610A (ja) | 電界効果型半導体装置及びその製造方法 | |
| JP2895845B2 (ja) | 半導体装置においてポリシリコンゲートとポリシリコンエミッタとを同時に形成する方法 | |
| JPH11145470A (ja) | 半導体装置とその製造方法 | |
| JPH1065171A (ja) | モストランジスタの製造方法 | |
| JP3362722B2 (ja) | 半導体装置の製造方法 | |
| US6291330B1 (en) | Method of fabricating gate structure to reduce stress production | |
| JP2008078356A (ja) | 半導体装置およびその製造方法 | |
| JP3107157B2 (ja) | 半導体装置およびその製造方法 | |
| JPH0982949A (ja) | 半導体装置及びその製造方法 | |
| JPH03163832A (ja) | 半導体装置 | |
| JPH0521455A (ja) | 半導体集積回路装置の製造方法 | |
| JPH07226502A (ja) | Ｍｏｓトランジスタ及びその製造方法 | |
| JPH08340106A (ja) | 半導体装置の製造方法 | |
| JPH11233763A (ja) | 半導体装置の製造方法 | |
| JPH08204186A (ja) | 半導体装置の製造方法 | |
| JPH0513697A (ja) | 半導体装置の製造方法 | |
| JPH07273197A (ja) | 半導体装置及びその製造方法 | |
| JP2000068511A (ja) | 半導体装置の製造方法 | |
| JPH10321849A (ja) | 半導体装置およびその製造方法 | |
| JPH0897415A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20050201 |