JP3107157B2 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JP3107157B2
JP3107157B2 JP10109734A JP10973498A JP3107157B2 JP 3107157 B2 JP3107157 B2 JP 3107157B2 JP 10109734 A JP10109734 A JP 10109734A JP 10973498 A JP10973498 A JP 10973498A JP 3107157 B2 JP3107157 B2 JP 3107157B2
Authority
JP
Japan
Prior art keywords
film
semiconductor device
insulating film
gate electrode
formed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP10109734A
Other languages
English (en)
Other versions
JPH11307759A (ja
Inventor
信哉 伊藤
Original Assignee
日本電気株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本電気株式会社 filed Critical 日本電気株式会社
Priority to JP10109734A priority Critical patent/JP3107157B2/ja
Publication of JPH11307759A publication Critical patent/JPH11307759A/ja
Application granted granted Critical
Publication of JP3107157B2 publication Critical patent/JP3107157B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568Lateral single gate silicon transistors
    • H01L29/66575Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4983Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET with a lateral structure, e.g. a Polysilicon gate with a lateral doping variation or with a lateral composition variation or characterised by the sidewalls being composed of conductive, resistive or dielectric material

Description

【発明の詳細な説明】

【0001】

【発明の属する技術分野】本発明は、半導体装置、詳し
くはMOSFETのゲート電極の側壁に設ける絶縁膜、
およびその製造方法に関する。

【0002】

【従来の技術】近年、半導体装置の高集積化、微細化が
進むにつれ、ホットキャリアが問題となってきている。
この対策として、図6に示すような側壁絶縁膜12を備
えたLDD構造のMOSFETが使用されている。この
MOSFETは、ゲート酸化膜2とゲートポリシリコン
3を成膜した後ゲート電極状にパターニングした後、こ
れをマスクとしてシリコン基板11の浅い領域に不純物
をイオン注入し、その後、側壁絶縁膜12を形成し、さ
らに側壁絶縁膜をマスクとしてシリコン基板11の基板
の深い領域に不純物をイオン注入した後、熱アニールし
てLDD構造のソース・ドレイン領域7を形成する。

【0003】側壁絶縁膜としては、シリコン窒化膜、H
TO(high temperature oxide)膜、TEOS NSG
(tetra ethyl ortho silicate non-doped silicate gl
ass)膜等が検討されてきた。しかし、シリコン窒化膜
はホットキャリア耐性が不十分で、経時的にON電流や
しきい電圧が増大する。この原因として、シリコン窒化
膜は水素を多く含むために、シリコン基板との間に界面
準位が発生しやすいからであると言われている。

【0004】従って、現状では側壁絶縁膜としてHTO
膜やTEOS NSG膜が用いられているが、さらにホ
ットキャリア耐性の改善が求められている。

【0005】

【発明が解決しようとする課題】即ち、本発明は側壁絶
縁膜を用いたMOSFETにおけるホットキャリア耐性
を向上させ、長期間に渡ってON電流の変化がなく信頼
性の高い半導体装置を提供すること、およびその製造方
法を提供することを目的とする。

【0006】

【課題を解決するための手段】本発明は、半導体基板上
にゲート絶縁膜と、ゲート電極と、ソース・ドレイン領
域と、ゲート電極の側壁に形成された側壁絶縁膜とを有
する半導体装置において、前記側壁絶縁膜が、ゲート電
極の側壁および半導体基板表面に接して、LPCVDに
よって基板温度600〜700℃で形成されたTEOS
NSG膜と、このTEOS NSG膜の上に形成され
たシリコン窒化膜の2層構造からなることを特徴とする
半導体装置に関する。

【0007】また、本発明は、半導体基板上に、ゲート
絶縁膜とゲート電極を所定形状に形成する工程と、この
ゲート電極をマスクにして半導体基板の浅い領域に不純
物をイオン注入する工程と、ゲート電極の側面に側壁絶
縁膜を形成する工程と、ゲート電極および側壁絶縁膜を
マスクにして半導体基板の深い領域に不純物をイオン注
入してソースドレイン領域を形成する工程とを有する半
導体装置の製造方法において、前記側壁絶縁膜の形成
を、LPCVDによって基板温度600〜700℃でT
EOS NSG膜を形成し、その上にシリコン窒化膜を
積層した後、エッチバックすることにより行うことを特
徴とする半導体装置の製造方法に関する。

【0008】

【発明の実施の形態】図1に本発明の半導体装置である
MOSFETの1例を示す。本発明では、ゲート電極3
およびゲート絶縁膜2の側面に、TEOS NSG膜5
と、このTEOS NSG膜の上に形成されたシリコン
窒化膜6の2層構造により側壁絶縁膜が形成されてい
る。半導体基板1の表面にはTEOS NSG膜のみが
接する。

【0009】TEOS NSG膜の厚さは、薄すぎて
も、また厚すぎても効果が十分でない場合があるので、
好ましくは50〜500Å、特に好ましくは100〜3
00Åである。

【0010】また、TEOS NSG膜の厚さをhと
し、TEOS NSG膜とシリコン窒化膜とで構成され
る側壁絶縁膜の高さをHとしたときに、hが、好ましく
はHの2.5〜37%、特に好ましくは5〜24%とな
るようにする。

【0011】また、本発明の半導体装置は、LDD(Li
ghtly-Doped Drain)構造とすることが好ましく、側壁
絶縁膜の下部の基板内には不純物が浅い領域に注入され
たLDD(Lightly-Doped Drain)領域4が存在し、側
壁絶縁膜で覆われていない部分のソース・ドレイン領域
では深い領域までイオン注入されており、LDD領域と
共にソース・ドレイン領域7を構成している。実際のデ
バイスでは、熱拡散によってLDD領域はゲート絶縁膜
の下の一部まで延びており、深くイオン注入された領域
も側壁絶縁膜の下の一部まで延びている。

【0012】また、本発明の半導体装置は、DDD(Do
uble Doped Drain)構造とすることもできる。DDD構
造では、図5に示すように、側壁絶縁膜の下部にまでイ
オン注入されて薄い不純物濃度で形成された領域15と
側壁絶縁膜の外側の浅い部分に高い不純物濃度でイオン
注入されて形成された領域14とによってソース・ドレ
イン領域が構成されている。本発明は、このようなDD
D構造に適用した場合でも、ホットキャリア耐性を向上
させることができる。

【0013】

【実施例】以下の実施例により本発明の製造方法の1例
を説明する。

【0014】図2(a)に示すように、シリコン基板1
1上に熱酸化によりゲート酸化膜2aを厚さ40Åに形
成し、次いでその上に、CVD法によりゲートポリシリ
コン3aを厚さ1500Åに堆積した。

【0015】リソグラフィーとドライエッチングによ
り、このゲート酸化膜2aとゲートポリシリコン3aを
図2(b)に示すようにゲート電極形状にパターニング
し、それぞれゲート絶縁膜2、ゲート電極3を形成し
た。

【0016】次に、図2(c)に示すように、シリコン
基板11表面にこのゲート電極をマスクにして、ヒ素を
ドーズ量2.5×1013cm-2、注入エネルギー30k
eVの条件でイオン注入して浅い不純物注入領域4を形
成した。

【0017】図2(d)に示すように、この基板表面に
LPCVD(low pressure chemical vapor depositio
n)法により、テトラエチルオルトシリケート(TEO
S)を300sccmで供給し、真空度1Torr、基
板温度600〜700℃の条件でTEOS NSG(no
n-doped silicate glass)膜5を100〜200Åの膜
厚に成膜する。続いて、LPCVD法により、二塩化シ
ラン(SiH2Cl2)を60sccm、アンモニア(N
3)を600sccmで供給し、真空度0.25To
rr、温度700〜800℃の条件でシリコン窒化膜6
を800〜900Åの膜厚に成膜した。

【0018】このTEOS NSG膜5とシリコン窒化
膜6の積層構造をドライエッチングして、図2(e)に
示すようなTEOS NSG膜5とシリコン窒化膜6の
2層構造の側壁絶縁膜を形成した。

【0019】次に、図2(f)に示すように、ゲート電
極および側壁絶縁膜をマスクにして基板表面にヒ素をド
ーズ量2.0×1015cm-2、注入エネルギー50ke
Vの条件で深い領域にイオン注入し、その後熱アニール
し、LDD構造のソース・ドレイン領域7を形成した。

【0020】その後、基板表面にチタンを成膜し、熱処
理後未反応のチタンを除去することにより、ソース・ド
レイン領域の表面およびゲート電極表面にチタンシリサ
イド層8を形成した。

【0021】<ホットキャリア耐性の測定>ストレス印
加時には、図3(a)に示すように各電極をとり、VD
=2.25V、VS=VB=0Vとした。VGを変えると
図3(b)に示すように、あるVGで基板電流(IB)が
最大値をとり、このときがトランジスタ特性の劣化が最
も大きいので、VGをこの値に設定する。

【0022】特性評価時には、図3(c)に示すよう
に、ソース電極とドレイン電極を変えて、VS=VB=0
V、VG=VD=1.8Vとしたときのドレイン電流(I
D)を測定し、これをON電流(Ion)とする。そし
て、次式によりIonの劣化量(ΔIon)を求めた。 ΔIon=(Ion−Ionの初期値)/Ionの初期値 図4に、実施例1(TEOS NSG膜100Å、シリ
コン窒化膜900Å)、実施例2(TEOS NSG膜
200Å、シリコン窒化膜800Å)の場合について、
ΔIonの劣化量をストレス時間に対してプロットしたグ
ラフを示す。

【0023】(比較例)比較例として、次の条件で側壁
絶縁膜を形成した。 比較例1:HTO膜1000Å、 比較例2:TEOS NSG膜1000Å、 比較例3:シリコン窒化膜1000Å、 比較例4:HTO膜100Å(下層)とシリコン窒化膜
900Å(上層)、 比較例5:HTO膜200Å(下層)とシリコン窒化膜
800Å(上層)、 比較例において、HTO膜の成膜は、LPCVD法によ
り、シラン(SiH4)を90sccm、N2Oを120
0sccmで供給し、真空度0.9Torrで、温度8
00℃の条件で行った。TEOS NSG膜およびシリ
コン窒化膜の成膜は、実施例と同様に行い時間を変えて
膜厚を変更した。

【0024】図4から明らかに、本発明の半導体装置で
はホットキャリア耐性が大きくON電流の変化が小さい
ことがわかる。

【0025】尚、この実施例ではNMOSについて説明
したが、PMOSについても同様に適用できる。

【0026】

【発明の効果】本発明によれば、側壁絶縁膜を用いたM
OSFETにおけるホットキャリア耐性を向上させ、長
期間に渡ってON電流の変化がなく信頼性の高い半導体
装置およびその製造方法を提供することができる。

【図面の簡単な説明】

【図1】本発明の半導体装置の1例を示す断面図であ
る。

【図2】本発明の半導体装置の製造方法を説明するため
の図である。

【図3】ホットキャリア耐性の評価方法を説明するため
の図である。

【図4】実施例および比較例の半導体装置のON電流の
変化(ΔIon)の変化をストレス印加時間に対してプロ
ットしたグラフである。

【図5】本発明の半導体装置の1例を示す断面図であ
る。

【図6】従来の半導体装置を示す断面図である。

【符号の説明】

1 半導体基板 2 ゲート絶縁膜 2a ゲート酸化膜 3 ゲート電極 3a ゲートポリシリコン 4 LDD領域 5 TEOS NSG膜 6 シリコン窒化膜 7 ソース・ドレイン領域 8 チタンシリサイド層 11 シリコン基板 12 側壁絶縁膜

Claims (5)

    (57)【特許請求の範囲】
  1. 【請求項1】 半導体基板上にゲート絶縁膜と、ゲート
    電極と、ソース・ドレイン領域と、ゲート電極の側壁に
    形成された側壁絶縁膜とを有する半導体装置において、 前記側壁絶縁膜が、ゲート電極の側壁および半導体基板
    表面に接して、LPCVDによって基板温度600〜7
    00℃で形成されたTEOS NSG膜と、このTEO
    S NSG膜の上に形成されたシリコン窒化膜の2層構
    造からなることを特徴とする半導体装置。
  2. 【請求項2】 前記ソース・ドレイン領域が、LDD
    (Lightly-Doped Drain)構造であることを特徴とする
    請求項1記載の半導体装置。
  3. 【請求項3】 前記TEOS NSG膜が厚さ50〜5
    00Åに形成されていることを特徴とする請求項1また
    は2記載の半導体装置。
  4. 【請求項4】 半導体基板上に、ゲート絶縁膜とゲート
    電極を所定形状に形成する工程と、このゲート電極をマ
    スクにして半導体基板の浅い領域に不純物をイオン注入
    する工程と、ゲート電極の側面に側壁絶縁膜を形成する
    工程と、ゲート電極および側壁絶縁膜をマスクにして半
    導体基板の深い領域に不純物をイオン注入してソースド
    レイン領域を形成する工程とを有する半導体装置の製造
    方法において、 前記側壁絶縁膜の形成を、LPCVDによって基板温度
    600〜700℃でTEOS NSG膜を形成し、その
    上にシリコン窒化膜を積層した後、エッチバックするこ
    とにより行うことを特徴とする半導体装置の製造方法。
  5. 【請求項5】 前記TEOS NSG膜と前記シリコン
    窒化膜は、TEOSNSG膜を厚さ50〜500Å、シ
    リコン窒化膜を厚さ300〜2000Åに順に積層する
    ことを特徴とする請求項4記載の半導体装置の製造方
    法。
JP10109734A 1998-04-20 1998-04-20 半導体装置およびその製造方法 Expired - Fee Related JP3107157B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10109734A JP3107157B2 (ja) 1998-04-20 1998-04-20 半導体装置およびその製造方法

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP10109734A JP3107157B2 (ja) 1998-04-20 1998-04-20 半導体装置およびその製造方法
TW088106181A TW410372B (en) 1998-04-20 1999-04-17 Semiconductor device and manufaturing method thereof
KR1019990013891A KR19990083320A (ko) 1998-04-20 1999-04-19 반도체장치및그제조방법
GB9909042A GB2336719A (en) 1998-04-20 1999-04-20 Sidewall insulating films for field effect transistors
CN99106018A CN1233857A (zh) 1998-04-20 1999-04-20 一种半导体器件及其制造方法

Publications (2)

Publication Number Publication Date
JPH11307759A JPH11307759A (ja) 1999-11-05
JP3107157B2 true JP3107157B2 (ja) 2000-11-06

Family

ID=14517899

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10109734A Expired - Fee Related JP3107157B2 (ja) 1998-04-20 1998-04-20 半導体装置およびその製造方法

Country Status (5)

Country Link
JP (1) JP3107157B2 (ja)
KR (1) KR19990083320A (ja)
CN (1) CN1233857A (ja)
GB (1) GB2336719A (ja)
TW (1) TW410372B (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4215787B2 (ja) 2005-09-15 2009-01-28 エルピーダメモリ株式会社 半導体集積回路装置およびその製造方法
CN102201341B (zh) * 2010-03-22 2015-09-09 中芯国际集成电路制造(上海)有限公司 制造nmos晶体管的方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW203148B (ja) * 1991-03-27 1993-04-01 American Telephone & Telegraph
US5976939A (en) * 1995-07-03 1999-11-02 Intel Corporation Low damage doping technique for self-aligned source and drain regions
IL123799D0 (en) * 1995-10-04 1998-10-30 Intel Corp Formation of source/drain from doped glass
KR970030891A (ko) * 1995-11-21 1997-06-26 윌리엄 이. 힐러 Mos 기술에서의 급속 열 어닐링 처리

Also Published As

Publication number Publication date
TW410372B (en) 2000-11-01
GB9909042D0 (en) 1999-06-16
GB2336719A (en) 1999-10-27
JPH11307759A (ja) 1999-11-05
CN1233857A (zh) 1999-11-03
KR19990083320A (ko) 1999-11-25

Similar Documents

Publication Publication Date Title
US6518623B1 (en) Semiconductor device having a buried-channel MOS structure
US6048769A (en) CMOS integrated circuit having PMOS and NMOS devices with different gate dielectric layers
DE60312467T2 (de) Vorrichtung zum verhindern der seitlichen oxidation in einem transistor unter verwendung einer ultradünnen sauerstoffdiffusionsbarriere
JP2809018B2 (ja) 半導体装置およびその製造方法
US6777283B2 (en) Semiconductor device and method of manufacturing same
US5447875A (en) Self-aligned silicided gate process
US5763312A (en) Method of fabricating LDD spacers in MOS devices with double spacers and device manufactured thereby
US7132704B2 (en) Transistor sidewall spacer stress modulation
US5930617A (en) Method of forming deep sub-micron CMOS transistors with self-aligned silicided contact and extended S/D junction
US5372957A (en) Multiple tilted angle ion implantation MOSFET method
US6875665B2 (en) Method of manufacturing a semiconductor device
US7226827B2 (en) Method for fabricating semiconductor devices having silicided electrodes
US6917085B2 (en) Semiconductor transistor using L-shaped spacer
EP0506287B1 (en) Method of fabricating semiconductor devices and integrated circuits using sidewall spacer technology
US5102816A (en) Staircase sidewall spacer for improved source/drain architecture
DE10323013B4 (de) Verfahren zur Herstellung eines Halbleiterbauelementes mit PMOS- und NMOS-Transistor
US5648287A (en) Method of salicidation for deep quarter micron LDD MOSFET devices
US7247569B2 (en) Ultra-thin Si MOSFET device structure and method of manufacture
US7042033B2 (en) ULSI MOS with high dielectric constant gate insulator
KR100445904B1 (ko) 소스 필드 플레이트를 갖는 드레인 확장형 모스 전계 효과트랜지스터 및그 제조방법
US6093628A (en) Ultra-low sheet resistance metal/poly-si gate for deep sub-micron CMOS application
US5702972A (en) Method of fabricating MOSFET devices
US6503826B1 (en) Semiconductor device and method for manufacturing the same
US6916718B2 (en) Approach to prevent undercut of oxide layer below gate spacer through nitridation
US5930627A (en) Process improvements in self-aligned polysilicon MOSFET technology using silicon oxynitride

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080908

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080908

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090908

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees