KR970030891A - Mos 기술에서의 급속 열 어닐링 처리 - Google Patents

Mos 기술에서의 급속 열 어닐링 처리 Download PDF

Info

Publication number
KR970030891A
KR970030891A KR1019960055540A KR19960055540A KR970030891A KR 970030891 A KR970030891 A KR 970030891A KR 1019960055540 A KR1019960055540 A KR 1019960055540A KR 19960055540 A KR19960055540 A KR 19960055540A KR 970030891 A KR970030891 A KR 970030891A
Authority
KR
South Korea
Prior art keywords
substrate
rapid thermal
conductive
dopant
insulating layer
Prior art date
Application number
KR1019960055540A
Other languages
English (en)
Inventor
마크 에스. 로더
Original Assignee
윌리엄 이. 힐러
텍사스 인스트루먼츠 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윌리엄 이. 힐러, 텍사스 인스트루먼츠 인코포레이티드 filed Critical 윌리엄 이. 힐러
Publication of KR970030891A publication Critical patent/KR970030891A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H01L21/2652—Through-implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/2658—Bombardment with radiation with high-energy radiation producing ion implantation of a molecular ion, e.g. decaborane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823864—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Ceramic Engineering (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Element Separation (AREA)

Abstract

본 발명의 한 실시예는 MOS 소자를 제조하는 방법이다. 이 방법은 표면을 갖는 제1도전형 기판(18)을 제공하는 단계; 이 기판 위에 절연되어 배치된 도전층(22)를 형성하는 단계; 상부와 측면을 갖는 게이트 구조(26과 28)를 형성하기 위해 도전층의 일부를 에칭하는 단계; 최소한 게이트 구조의 측면에 절연층(30)을 형성하는 단계(절연층은 MOS 소자를 급속 열 성장 처리함으로써 양호하게 달성되며, 양호하게 열 성장 처리는 MOS 소자를 산화 환경에서 약 5 내지 20초 동안 약 950℃ 내지 1050℃에 노출시킨다); 소오스/드레인 확장부를 형성하기 위해 기판 표면에 도펀트를 주입하고 게이트 구조와 게이트 구조의 측면의 절연층 상의 절연층에 정렬시키는 단계; 및 후속 저온 처리 중에 주입에 따른 손상을 줄이고 도펀트의 일시적인 강화된 확산을 줄이기 위해 급속한 열 어닐링 처리를 수행하는 단계를 포함한다. 양호하게, 급속항 열적 어닐링 처리는 약 5 내지 45초 동안 약 800℃ 내지 1000℃에 MOS 소자를 노출시키는 것을 포함한다.

Description

MOS 기술에서의 급속 열 어닐링 처리
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음

Claims (17)

  1. MOS소자를 제조하는 방법에 있어서, 표면을 갖는 제1도전형의 기판을 제공하는 단계; 상기 기판 위에 절연되어 배치되는 도전층을 형성하는 단계; 상부와 측면을 갖는 게이트 구조를 형성하기 위해 상기 도전층의 일부를 에칭하는 단계; 상기 게이트 구조와 최소한 상기 측면 상에 절연층을 형성하는 단계; 소오스/드레인 확장부를 형성하기 위해 상기 기판의 상기 표면에서 도펀트를 상기 게이트 구조에 및 상기 게이트 구조의 상기 측면 상의 상기 절연층에 정렬되게 주입하는 단계; 및 후속 저온 처리 단계 중에 주입 손상을 줄이고 도펀트의 일시적 강화된 확산을 줄이기 위해 급속한 열 어닐링 처리를 수행하는 단계를 포함하는 것을 특징으로 하는 MOS소자를 제조하는 방법.
  2. 제1항에 있어서, 상기 절연층의 상기 형성 단계는 상기 MOS소자를 급속한 열 성장 처리함으로써 달성되는 것을 특징으로 하는 MOS소자를 제조하는 방법.
  3. 제2항에 있어서, 상기 급속한 열 성장 처리는 상기 MOS소자를 산화 환경의 약 950 내지 1050℃에서 약 5 내지 20초간 노출하는 것을 특징으로 하는 MOS소자를 제조하는 방법.
  4. 제1항에 있어서, 상기 급속한 열 어닐링 처리는 상기 MOS소자를 약 800 내지 1000℃에서 약 5 내지 45초간 노출시키는 것을 특징으로 하는 MOS소자를 제조하는 방법.
  5. 제1항에 있어서, 상기 소오스/드레인 확장부는 상기 제1도전형인 것을 특징으로 하는 MOS소자를 제조하는 방법.
  6. 제1항에 있어서, 상기 제1도전형은 P형인 것을 특징으로 하는 MOS소자를 제조하는 방법.
  7. pMOS소자와 nMOS소자를 동시에 제조하는 방법에 있어서, pMOS소자 영역과 nMOS소자 영역을 가지며, 표면을 갖는 제1도전형의 기판을 제공하는 단계; 상기 기판 위에 절연되어 배치되는 도전층을 형성하는 단계; 상기 pMOS소자에 대응하는 상기 도전층의 일부를 상기 제1도전형 도펀트로 도핑하고, 상기 nMOS소자에 대응하는 상기 도전층의 일부를 상기 제1도전형에 반대되는 제2도전형의 도펀트로 도핑하는 단계; 상기 도펀트가 실질적으로 상기 기판에 침투 또는 섞이지 않게 하면서 상기 도펀트를 재분산시키기 위해 제1의 급속한 열 어닐링 처리를 수행하는 단계; 상기 pMOS소자와 상기 nMOS소자 각각에 대해 상부와 측면을 갖는 각각의 게이트 구조를 형성하기 위해 상기 도전층의 일부를 에칭하는 단계; 상기 각각의 게이트 구조의 상기 상부와 측면 상에 제1절연층을 형성하는 단계; 상기 nMOS소자에 대해 소오스/드레인 확장부를 형성하기 위해 상기 nMOS소자 영역 내의 상기 기판의 상기 표면에서 상기 제2도전형 도펀트를 상기 nMOS게이트 구조상에 위치한 상기 제1절연층과 정렬되게 주입하는 단계; 제2의 급속한 열 어닐링 처리를 수행하는 단계; 상기 제1절연층 상에 제2절연층을 형성하는 단계; 상기 pMOS소자에 대해 소오스/드레인 확장부를 형성하기 위해 상기 pMOS소자 영역 내의 상기 기판의 상기 표면에서 상기 제1도전형 도펀트를 상기 pMOS게이트 구조상에 위치한 상기 제2절연층과 정렬되게 주입하는 단계; 및 후속 저온 처리 단계에서 주입 손상을 줄이고 상기 도펀트의 일시적 강화된 확산을 줄이기 위해 제3의 급속한 열 어닐링 처리를 수행하는 단계를 포함하는 것을 특징으로 하는 pMOS소자와 nMOS소자를 동시에 제조하는 방법.
  8. 제7항에 있어서, 상기 제1의 급속한 열 어닐링 처리는 상기 MOS소자를 약 900 내지 1000℃에서 약 5 내지 60초간 노출 시키는 것을 특징으로 하는 pMOS소자와 nMOS소자를 동시에 제조하는 방법.
  9. 제7항에 있어서, 상기 제1절연층의 상기 형성 단계는 상기 pMOS와 상기 nMOS소자를 산화환경의 약 950 내지 1050℃에서 약 10 내지 30초간 노출시키는 급속한 열 성장 처리 과정에서 상기 pMOS와 상기 nMOS소자를 처리하는 단계를 포함하는 것을 특징으로 하는 pMOS소자와 nMOS소자를 동시에 제조하는 방법.
  10. 제7항에 있어서, 상기 제2의 급속한 열 어닐링 처리는 상기 MOS소자를 약 900 내지 1000℃에서 약 10 내지 30초간 노출 시키는 것을 특징으로 하는 pMOS소자와 nMOS소자를 동시에 제조하는 방법.
  11. 제7항에 있어서, 상기 제3의 급속한 열 어닐링 처리는 상기 MOS소자를 약 800 내지 1000℃에서 약 5 내지 45초간 노출 시키는 것을 특징으로 하는 pMOS소자와 nMOS소자를 동시에 제조하는 방법.
  12. 제7항에 있어서, 상기 제1도전형은 p형인 것을 특징으로 하는 pMOS소자와 nMOS소자를 동시에 제조하는 방법.
  13. 제7항에 있어서, 상기 제2도전형은 n형인 것을 특징으로 하는 pMOS소자와 nMOS소자를 동시에 제조하는 방법.
  14. MOS소자를 제조하는 방법에 있어서, 표면을 갖는 제1도전형의 가판을 제공하는 단계; 상기 기판 위에 절연되어 배치되는 도전층을 형성하는 단계, 상기 도전층의 일부를 도핑하는 단계; 도펀트가 실질적으로 상기 기판으로 침투하지 않게 하면서 상기 도펀트를 재 분산시키기 위해서 제1의 급속한 열 어닐링 처리를 수행하는 단계; 상부와 측면을 갖는 게이트 구조를 형성하기 위해 상기 도전층의 일부를 에칭하는 단계; 상기 MOS소자를 급속한 열 성장 처리함으로써 상기 게이트 구조의 상기 상부와 측면 상에 절연층을 형성하는 단계; 소오스/드레인 확장부를 형성하기 위하여 상기 기판의 상기 표면에서 도펀트를 상기 게이트 구조에 정렬되게 주입하는 단계; 및 후속 저온 처리 단계 중에 주입 손상을 줄이고 도펀트의 일시적 강화된 확산을 줄이기 위해 제2의 급속한 열 어닐링 처리를 수행하는 단계를 포함하는 것을 특징으로 하는 MOS소자를 제조하는 방법.
  15. 제14항에 있어서, 상기 제1의 급속한 열 어닐링 처리는 상기 MOS소자를 약 900 내지 1000℃에서 약 5 내지 60초간 노출하는 것을 특징으로 하는 MOS소자를 제조하는 방법.
  16. pMOS소자와 nMOS소자를 동시에 제조하는 방법에 있어서, 표면을 가지며 pMOS소자 영역과 nMOS소자 영역을 가지는 제1도전형의 기판을 제공하는 단계; 상기 기판에 절연되어 배치되는 도전층을 형성하는 단계; 상기 pMOS소자에 대응하는 상기 도전층의 부분을 상기 제1도전형 도펀트로 도핑하고, 상기 nMOS소자에 대응하는 상기 도전층의 부분을 상기 제1도전형에 반대되는 제2도전형의 도펀트로 도핑하는 단계; 도펀트가 실질적으로 상기 기판으로 침투하거나 섞이지 않게 하면서 상기 도펀트를 재분산시키기 위해 제1의 급속한 열 어닐링 처리를 수행하는 단계; 상기 pMOS소자와 상기 nMOS소자 각각에 대해 상부와 측면을 갖는 각각의 게이트 구조를 형성하기 위해 상기 도전층의 일부를 에칭하는 단계; 상기 각 게이트 구조의 상기 상부와 측면 상에 제1절연층을 형성하는 단계; 상기 nMOS소자에 대해 소오스/드레인 확장부를 형성하기 위해 상기 nMOS소자 영역 내의 상기 기판의 상기 표면에서 상기 제2도전형 도펀트를 상기 nMOS게이트 구조상에 위치한 상기 제1절연층과 정렬되게 주입하는 단계; 상기 pMOS소자에 대해 소오스/드레인 확장부를 형성하기 위해 상기 pMOS소자 영역 내의 상기 기판의 상기 표면에서 상기 제1도전형 도펀트를 상기 pMOS게이트 구조상에 위치한 상기 제1절연층과 정렬되게 주입하는 단계; 및 후속 저온 처리 단계에서 주입 손상을 줄이고 상기 도펀트의 일시적 강화된 확산을 줄이기 위해 제2의 급속한 열 어닐링 처리를 수행하는 단계를 포함하는 것을 특징으로 하는 pMOS소자와 nMOS소자를 동시에 제조하는 방법.
  17. 제16항에 있어서, 상기 제1절연층의 상기 형성 단계는 상기 pMOS소자와 상기 nMOS소자에 급속한 열 성장 처리하는 단계를 포함하는 것을 특징으로 하는 pMOS소자와 nMOS소자를 동시에 제조하는 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960055540A 1995-11-21 1996-11-20 Mos 기술에서의 급속 열 어닐링 처리 KR970030891A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US743095P 1995-11-21 1995-11-21
US60/007,430 1995-11-21

Publications (1)

Publication Number Publication Date
KR970030891A true KR970030891A (ko) 1997-06-26

Family

ID=21726112

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960055540A KR970030891A (ko) 1995-11-21 1996-11-20 Mos 기술에서의 급속 열 어닐링 처리

Country Status (4)

Country Link
EP (1) EP0776034A3 (ko)
JP (1) JPH09172176A (ko)
KR (1) KR970030891A (ko)
TW (1) TW317015B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100351444B1 (ko) * 1999-12-03 2002-09-09 주식회사 하이닉스반도체 모스트랜지스터의 소오스/드레인 형성방법

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0945897A1 (en) * 1998-03-25 1999-09-29 Texas Instruments Incorporated Organic gate sidewall spacers
JP3107157B2 (ja) * 1998-04-20 2000-11-06 日本電気株式会社 半導体装置およびその製造方法
JP5519724B2 (ja) * 2001-07-17 2014-06-11 ルネサスエレクトロニクス株式会社 半導体装置
JP2003100902A (ja) 2001-09-21 2003-04-04 Mitsubishi Electric Corp 半導体装置の製造方法
US6562676B1 (en) * 2001-12-14 2003-05-13 Advanced Micro Devices, Inc. Method of forming differential spacers for individual optimization of n-channel and p-channel transistors
JP5341122B2 (ja) * 2011-03-18 2013-11-13 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
CN103178010A (zh) * 2011-12-21 2013-06-26 中芯国际集成电路制造(上海)有限公司 半导体器件制造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4555842A (en) * 1984-03-19 1985-12-03 At&T Bell Laboratories Method of fabricating VLSI CMOS devices having complementary threshold voltages
US5015595A (en) * 1988-09-09 1991-05-14 Advanced Micro Devices, Inc. Method of making a high performance MOS device having both P- and N-LDD regions using single photoresist mask
US5234850A (en) * 1990-09-04 1993-08-10 Industrial Technology Research Institute Method of fabricating a nitride capped MOSFET for integrated circuits
US5168072A (en) * 1990-10-12 1992-12-01 Texas Instruments Incorporated Method of fabricating an high-performance insulated-gate field-effect transistor
US5330925A (en) * 1992-06-18 1994-07-19 At&T Bell Laboratories Method for making a MOS device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100351444B1 (ko) * 1999-12-03 2002-09-09 주식회사 하이닉스반도체 모스트랜지스터의 소오스/드레인 형성방법

Also Published As

Publication number Publication date
JPH09172176A (ja) 1997-06-30
TW317015B (ko) 1997-10-01
EP0776034A3 (en) 1997-10-15
EP0776034A2 (en) 1997-05-28

Similar Documents

Publication Publication Date Title
US5943565A (en) CMOS processing employing separate spacers for independently optimized transistor performance
JP2001516154A (ja) 個別に最適化されたｎチャネルおよびｐチャネルトランジスタ性能のための除去可能なサイドウォールスペーサを用いるｃｍｏｓプロセス
JPH0576190B2 (ko)
US6426278B1 (en) Projection gas immersion laser dopant process (PGILD) fabrication of diffusion halos
KR19980047199A (ko) 씨모스펫(cmosfet) 제조방법
JP4458442B2 (ja) Ｃｍｏｓトランジスタ及びその製造方法
KR970030891A (ko) Mos 기술에서의 급속 열 어닐링 처리
US6362062B1 (en) Disposable sidewall spacer process for integrated circuits
KR100574172B1 (ko) 반도체 소자의 제조방법
KR19980071514A (ko) 반도체장치 및 그의 제조방법
US20050112830A1 (en) Ultra shallow junction formation
KR100508867B1 (ko) ｐ채널형 모스 트랜지스터 및 상보형 모스 트랜지스터의제조 방법
KR100187680B1 (ko) 반도체 소자의 제조방법
KR100422326B1 (ko) 반도체 소자의 제조방법
KR100521439B1 (ko) ｐ채널형 모스 트랜지스터의 제조 방법
KR960035912A (ko) 반도체 소자의 트랜지스터 제조방법
KR0167664B1 (ko) 반도체소자 제조방법
KR100531105B1 (ko) 반도체 소자 제조방법
KR100531120B1 (ko) 반도체 소자 제조방법
KR20050066901A (ko) 낮은 접합 커패시턴스를 갖는 모스 트랜지스터 및 그 제조방법
KR100622812B1 (ko) 반도체 소자의 게이트 제조 방법
KR100580049B1 (ko) 반도체 소자의 제조 방법
KR940002779B1 (ko) 고압 반도체 소자의 제조방법
KR20030001942A (ko) 반도체소자 및 그 제조방법
KR100196509B1 (ko) 모스트랜지스터 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application