CN103178010A - 半导体器件制造方法 - Google Patents
半导体器件制造方法 Download PDFInfo
- Publication number
- CN103178010A CN103178010A CN201110431858XA CN201110431858A CN103178010A CN 103178010 A CN103178010 A CN 103178010A CN 201110431858X A CN201110431858X A CN 201110431858XA CN 201110431858 A CN201110431858 A CN 201110431858A CN 103178010 A CN103178010 A CN 103178010A
- Authority
- CN
- China
- Prior art keywords
- gas
- semiconductor device
- flow
- adopt
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Formation Of Insulating Films (AREA)
- Chemical Vapour Deposition (AREA)
Abstract
本发明公开了一种半导体器件制造方法，包括：提供半导体器件衬底，在所述衬底上形成有栅极结构；在所述半导体器件表面沉积至少1层结构的薄膜，所述薄膜厚度为1～6nm；对所述半导体器件进行HALO、LDD注入或者SD注入。本发明省去了回刻过程，避免了回刻过程对衬底的侵蚀而导致衬底材料流失和/或衬底掺杂成分的流失，或者对底层薄膜厚度均匀性以及掺杂成分分布均匀性的影响，提高了半导体器件性能。在半导体器件表面沉积的至少1层结构的薄膜厚度为1～6nm，可以保证在之后进行的HALO、LDD注入或者SD注入过程中，注入离子轻易穿透该至少1层结构的薄膜，保证HALO、LDD注入或者SD注入的有效性。本发明同时简化了半导体器件制造前段工艺过程，降低了产品制造成本。
Description
技术领域
本发明涉及半导体制造技术，特别涉及一种半导体器件的制造方法。
背景技术
为推进集成电路技术发展，特别是对于45/40nm工艺节点，多种应变技术工程已经被引进以提高半导体器件的性能，但是也同时增加了半导体器件制造前段工艺(FEOL)过程的复杂程度。这将使得产品进入市场的周期延长，并且增加了产品制造成本，从而给客户带来损害。此外，新的技术不仅要达到越来越小的半导体器件物理尺寸，而且也要精确地制成更浅的LDD(轻掺杂漏区)节以及精确的SD(源漏区)节，这对于集成工艺是一个极大的挑战。
传统的用于自对准栅极(self-align-gate)进行HALO(环形离子注入)、LDD注入或者SD注入的侧墙(sidewall spacer)，其形成过程包括一层或多层膜的沉积过程以及随后的无掩膜的回刻过程，在回刻过程之后再进行注入过程。该回刻过程很容易并且不可避免的影响底层薄膜的厚度均匀性，以及导致不好的掺杂分布均匀性，该回刻过程还可能侵蚀晶片衬底导致衬底材料流失和/或掺杂成分的流失，从而难以提高半导体器件的性能。
以下，以CMOS(Complementary Metal-Oxide-Semiconductor，互补金属氧化物半导体)为例，对现有技术中形成侧墙和进行注入的过程进行简单介绍。
如图1所示，提供一CMOS衬底1，在CMOS衬底1中形成有STI(浅沟道隔离)2，由STI隔离出NMOS(N型金属氧化物半导体)区域和PMOS(P型金属氧化物半导体)区域，在CMOS衬底1的NMOS和PMOS区域上形成有栅极结构3；
如图2a、图2b所示，在所述CMOS表面沉积单层(如图2a所示)或者多层(如图2b所示)薄膜4，该薄膜4覆盖了CMOS衬底1表面以及整个栅极结构3的表面。薄膜4的材料可以为氧化硅或者氮化硅材料。
如图3a、图3b所示，对所述CMOS进行回刻，以刻蚀掉CMOS衬底1表面所沉积的单层或者多层薄膜4，从而形成栅极的侧墙结构5，该侧墙结构为单层(如图3a所示)或者多层(如图3b所示)结构。
如图4a、图4b所示，对所述CMOS进行HALO、LDD注入或者SD注入。
上述过程，在进行如图3a、图3b的回刻过程中会对CMOS器件产生不利的影响。如图3a的单层膜的回刻过程易于侵蚀衬底1导致衬底材料流失和/或衬底掺杂成分的流失；如图3b的多层膜的回刻过程中易于并且不可避免的影响底层薄膜的厚度均匀性以及掺杂成分分布的均匀性。该影响最终会导致器件性能的下降。
发明内容
有鉴于此，本发明提供一种半导体器件制造方法，以避免上述回刻过程对衬底的侵蚀而导致衬底材料流失和/或衬底掺杂成分的流失，或者对底层薄膜厚度均匀性以及掺杂成分分布均匀性的影响，而最终导致半导体器件性能下降。
本发明的技术方案是这样实现的：
一种半导体器件制造方法，包括：
提供半导体器件衬底，在所述衬底上形成有栅极结构；
在所述半导体器件表面沉积至少1层结构的薄膜，所述薄膜厚度为1～6nm；
对所述半导体器件进行HALO、LDD注入或者SD注入。
进一步，所述薄膜的材料为氧化硅和/或氮化硅。
进一步，所述薄膜的沉积采用化学气相沉积、低压化学气相沉积或者原子层沉积方法。
进一步，采用化学气相沉积的制备参数为：制备温度300～600℃，制备腔室气压30～600torr，制备时间5～80s，工艺气体采用SiH4作为氧化硅和氮化硅的硅气源，采用N2和/或NH3作为氮化物气源，采用N2O作为氧化物气源，所述SiH4流量为60～5000sccm，N2流量为1000～5000sccm，NH3流量为50～1000sccm，N2O流量为1000～5000sccm。
进一步，采用低压化学气相沉积的制备参数为：制备温度300～600℃，制备腔室气压0.1～10torr，制备时间30～600s，工艺气体采用SiH2Cl2作为氮化硅的硅气源，采用NH3作为氮化物气源，采用硅酸乙酯TEOS作为氧化硅的硅气源，采用O2和/或N2O作为氧化物气源，所述SiH2Cl2流量为30～500sccm，NH3流量为100～5000sccm，TEOS流量为30～500sccm，O2、N2O流量为5～1000sccm。
进一步，采用原子层沉积的制备参数为：制备温度300～600℃，制备腔室气压0.1～10Torr，制备时间30～600s，工艺气体采用SiH2Cl2作为氧化硅和氮化硅的硅气源，采用NH3作为氮化物气源，采用TEOS作为氧化硅的硅气源，采用O2和/或N2O作为氧化物气源，所述SiH2Cl2流量为30～500sccm，NH3流量为100～5000sccm，TEOS流量为30～500sccm，O2、N2O流量为5～1000sccm。
从上述方案可以看出，本发明的方法在半导体器件表面沉积至少1层结构的薄膜，之后进行HALO、LDD注入或者SD注入，省去了回刻过程，避免了回刻过程对衬底的侵蚀而导致衬底材料流失和/或衬底掺杂成分的流失，或者对底层薄膜厚度均匀性以及掺杂成分分布均匀性的影响，提高了半导体器件性能。在半导体器件表面沉积的至少1层结构的薄膜厚度为1～6nm，可以保证在之后进行的HALO、LDD注入或者SD注入过程中，注入离子轻易穿透该至少1层结构的薄膜，保证HALO、LDD注入或者SD注入的有效性。本发明同时简化了半导体器件制造前段工艺过程，降低了产品制造成本。
附图说明
图1为现有技术中形成侧墙和进行注入过程所提供的半导体器件原始结构示意图；
图2a为在图1所示半导体器件上沉积单层薄膜的示意图；
图2b为在图1所示半导体器件上沉积多层薄膜的示意图；
图3a为对图2a所示半导体器件进行回刻示意图；
图3b为对图2b所示半导体器件进行回刻示意图；
图4a为对图3a所示半导体器件进行注入示意图；
图4b为对图3b所示半导体器件进行注入示意图；
图5为本发明半导体器件制造方法的流程图；
图6为采用本发明方法过程所提供的半导体器件原始结构示意图；
图7a为在图6所示半导体器件上沉积单层薄膜的示意图；
图7b为在图6所示半导体器件上沉积多层薄膜的示意图；
图8a为对图7a所示半导体器件进行注入示意图；
图8b为对图7b所示半导体器件进行注入示意图。
附图中，各标号所代表的名称如下：
1、CMOS衬底，2、STI，3、栅极结构，4、薄膜，5、侧墙结构
具体实施方式
为使本发明的目的、技术方案及优点更加清楚明白，以下参照附图并举实施例，对本发明作进一步详细说明。
如图5所示，本发明的半导体器件制造方法包括：
步骤1：提供半导体器件衬底，在所述衬底上形成有栅极结构；
步骤2：在所述半导体器件表面沉积至少1层结构的薄膜，所述薄膜厚度为1～6nm；
步骤3：对所述半导体器件进行HALO、LDD注入或者SD注入。
其中，所述薄膜的材料为氧化硅和/或氮化硅，其沉积方法采用化学气相沉积(CVD)、低压化学气相沉积(LPCVD)或者原子层沉积(ALD)方法。
以下以CMOS为例，对上述半导体器件制造方法进行具体说明。
如图6所示，提供CMOS衬底1，CMOS衬底1中形成有STI2，由该STI2隔离出NMOS区域和PMOS区域，在CMOS衬底1的NMOS和PMOS区域上形成有栅极结构3。
该CMOS衬底1可以包含任何能够作为在其上构建半导体器件的基础材料，比如硅衬底，或者已制成了场隔离区的硅衬底或者绝缘材料上的硅衬底；STI2以及栅极结构3采用现有技术制成，不再赘述。
如图7a、图7b所示，在CMOS表面沉积单层(如图7a所示)或者多层(如图7b所示)薄膜4，该薄膜4覆盖了CMOS衬底1表面以及整个栅极结构3的表面，特别是该薄膜4覆盖了栅极结构3的侧面，在栅极结构3的侧面形成侧墙，该薄膜4的材料可以为氧化硅或者氮化硅材料，该薄膜4的厚度，如果该薄膜4为图7a所示的单层结构，则该单层结构的薄膜4的厚度为1～6nm，如果该薄膜4为图7b所示的多层结构，则该多层结构的薄膜4的总厚度为1～6nm。
该薄膜4的沉积可以采用采用化学气相沉积、低压化学气相沉积或者原子层沉积的方法。
采用化学气相沉积时，制备参数为：制备温度300～600℃，制备腔室气压30～600torr，制备时间5～80s，工艺气体可采用SiH4等硅化物气体作为氧化硅和氮化硅的硅气源，采用N2和/或NH3等作为氮化物气源，采用N2O等作为氧化物气源，所述SiH4流量为60～5000sccm，N2流量为1000～5000sccm，NH3流量为50～1000sccm，N2O流量为1000～5000sccm。
采用低压化学气相沉积时，制备参数为：制备温度300～600℃，制备腔室气压0.1～10torr，制备时间30～600s，工艺气体可采用SiH2Cl2等硅化物气体作为氮化硅的硅气源，采用NH3等作为氮化物气源，采用TEOS(硅酸乙酯)等硅化物气体作为氧化硅的硅气源，采用O2和/或N2O等作为氧化物气源，所述SiH2Cl2流量为30～500sccm，NH3流量为100～5000sccm，TEOS流量为30～500sccm，O2、N2O流量为5～1000sccm。
采用原子层沉积时，制备参数为：制备温度300～600℃，制备腔室气压0.1～10Torr，制备时间30～600s，工艺气体可采用SiH2Cl2等硅化物气体作为氧化硅和氮化硅的硅气源，采用NH3等作为氮化物气源，采用TEOS等硅化物气体作为氧化硅的硅气源，采用O2和/或N2O等作为氧化物气源，所述SiH2Cl2流量为30～500sccm，NH3流量为100～5000sccm，TEOS流量为30～500sccm，O2、N2O流量为5～1000sccm。
如图8a、图8b所示，对CMOS进行HALO、LDD注入或者SD注入。该HALO、LDD注入或者SD注入可以采用现有技术进行，不再赘述。
上述方法在半导体器件(如CMOS)表面沉积单层或者多层结构的薄膜4，之后进行HALO、LDD注入或者SD注入，与现有的半导体制造方法相比省去了回刻过程，从而避免了回刻过程对衬底(如CMOS衬底1)的侵蚀而导致衬底材料流失和/或衬底掺杂成分的流失，或者对底层薄膜(对于多层薄膜来说)厚度均匀性以及掺杂成分分布均匀性的影响，提高了半导体器件性能。需要注意，在半导体器件(如CMOS)表面沉积的单层或者多层结构的薄膜4的厚度为1～6nm(对于多层结构的薄膜4为总厚度)，可以保证在之后进行的HALO、LDD注入或者SD注入过程中，注入离子轻易穿透该单层或者多层结构的薄膜4，保证HALO、LDD注入或者SD注入的有效性。从而不必改变HALO、LDD注入或者SD注入的工艺或者参数。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明保护的范围之内。
Claims (6)
1.一种半导体器件制造方法，包括：
提供半导体器件衬底，在所述衬底上形成有栅极结构；
在所述半导体器件表面沉积至少1层结构的薄膜，所述薄膜厚度为1～6nm；
对所述半导体器件进行HALO、LDD注入或者SD注入。
2.根据权利要求1所述的半导体器件制造方法，其特征在于：所述薄膜的材料为氧化硅和/或氮化硅。
3.根据权利要求2所述半导体器件制造方法，其特征在于：所述薄膜的沉积采用化学气相沉积、低压化学气相沉积或者原子层沉积方法。
4.根据权利要求3所述半导体器件制造方法，其特征在于，采用化学气相沉积的制备参数为：制备温度300～600℃，制备腔室气压30～600torr，制备时间5～80s，工艺气体采用SiH4作为氧化硅和氮化硅的硅气源，采用N2和/或NH3作为氮化物气源，采用N2O作为氧化物气源，所述SiH4流量为60～5000sccm，N2流量为1000～5000sccm，NH3流量为50～1000sccm，N2O流量为1000～5000sccm。
5.根据权利要求3所述半导体器件制造方法，其特征在于，采用低压化学气相沉积的制备参数为：制备温度300～600℃，制备腔室气压0.1～10torr，制备时间30～600s，工艺气体采用SiH2Cl2作为氮化硅的硅气源，采用NH3作为氮化物气源，采用硅酸乙酯TEOS作为氧化硅的硅气源，采用O2和/或N2O作为氧化物气源，所述SiH2Cl2流量为30～500sccm，NH3流量为100～5000sccm，TEOS流量为30～500sccm，O2、N2O流量为5～1000sccm。
6.根据权利要求3所述半导体器件制造方法，其特征在于，采用原子层沉积的制备参数为：制备温度300～600℃，制备腔室气压0.1～10Torr，制备时间30～600s，工艺气体采用SiH2Cl2作为氧化硅和氮化硅的硅气源，采用NH3作为氮化物气源，采用TEOS作为氧化硅的硅气源，采用O2和/或N2O作为氧化物气源，所述SiH2Cl2流量为30～500sccm，NH3流量为100～5000sccm，TEOS流量为30～500sccm，O2、N2O流量为5～1000sccm。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110431858XA CN103178010A (zh) | 2011-12-21 | 2011-12-21 | 半导体器件制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110431858XA CN103178010A (zh) | 2011-12-21 | 2011-12-21 | 半导体器件制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN103178010A true CN103178010A (zh) | 2013-06-26 |
Family
ID=48637779
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201110431858XA Pending CN103178010A (zh) | 2011-12-21 | 2011-12-21 | 半导体器件制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103178010A (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0776034A2 (en) * | 1995-11-21 | 1997-05-28 | Texas Instruments Incorporated | Method of manufacturing a CMOS |
| JPH10261792A (ja) * | 1997-03-18 | 1998-09-29 | Hitachi Ltd | 半導体装置およびその製造方法 |
| US6429062B1 (en) * | 1999-09-20 | 2002-08-06 | Koninklike Philips Electronics N.V. | Integrated-circuit manufacturing using high interstitial-recombination-rate blocking layer for source/drain extension implant |
| US20050056899A1 (en) * | 2003-09-15 | 2005-03-17 | Rendon Michael J. | Semiconductor device having an insulating layer and method for forming |
| JP4409983B2 (ja) * | 2004-02-13 | 2010-02-03 | シャープ株式会社 | 半導体装置及びその製造方法 |
-
2011
- 2011-12-21 CN CN201110431858XA patent/CN103178010A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0776034A2 (en) * | 1995-11-21 | 1997-05-28 | Texas Instruments Incorporated | Method of manufacturing a CMOS |
| JPH10261792A (ja) * | 1997-03-18 | 1998-09-29 | Hitachi Ltd | 半導体装置およびその製造方法 |
| US6429062B1 (en) * | 1999-09-20 | 2002-08-06 | Koninklike Philips Electronics N.V. | Integrated-circuit manufacturing using high interstitial-recombination-rate blocking layer for source/drain extension implant |
| US20050056899A1 (en) * | 2003-09-15 | 2005-03-17 | Rendon Michael J. | Semiconductor device having an insulating layer and method for forming |
| JP4409983B2 (ja) * | 2004-02-13 | 2010-02-03 | シャープ株式会社 | 半導体装置及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102737974B (zh) | 制造多个栅极结构的方法 | |
| TW201515066A (zh) | 半導體結構和裝置和使用選擇性磊晶製程以形成其的方法 | |
| US8748256B2 (en) | Integrated circuit having silicide block resistor | |
| US8450167B2 (en) | Method of fabricating semiconductor devices | |
| US7785979B2 (en) | Integrated circuits comprising resistors having different sheet resistances and methods of fabricating the same | |
| US8318571B2 (en) | Method for forming P-type lightly doped drain region using germanium pre-amorphous treatment | |
| CN103390585A (zh) | 应变沟道半导体器件的制造 | |
| CN105870003B (zh) | 形成半导体结构的方法 | |
| US9224656B2 (en) | Method of CMOS manufacturing utilizing multi-layer epitaxial hardmask films for improved gate spacer control | |
| CN102983104B (zh) | Cmos晶体管的制作方法 | |
| US9231079B1 (en) | Stress memorization techniques for transistor devices | |
| CN103426767A (zh) | Pmos晶体管的形成方法 | |
| CN100499166C (zh) | 半导体结构及金属氧化物半导体元件的制作方法 | |
| US8378424B2 (en) | Semiconductor structure having test and transistor structures | |
| CN103545257A (zh) | Cmos晶体管的制作方法 | |
| CN103456637A (zh) | SiGe源/漏区制造方法 | |
| CN103178010A (zh) | 半导体器件制造方法 | |
| CN102097376B (zh) | 半导体器件的制作方法 | |
| TWI639195B (zh) | 用於電晶體裝置之應力記憶技術 | |
| US9356110B2 (en) | Semiconductor device and manufacturing method thereof | |
| KR100753136B1 (ko) | 듀얼 폴리실리콘게이트를 구비한 반도체소자 및 그의 제조방법 | |
| CN103377933B (zh) | Mos晶体管的制造方法 | |
| US8642435B2 (en) | Performing treatment on stressors | |
| CN103377935B (zh) | Mos晶体管的制造方法 | |
| US9219151B1 (en) | Method for manufacturing silicon nitride layer and method for manufacturing semiconductor structure applying the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20130626 |