CN103426737B - 一种大马士革金属栅极制作方法 - Google Patents
一种大马士革金属栅极制作方法 Download PDFInfo
- Publication number
- CN103426737B CN103426737B CN201210148848.XA CN201210148848A CN103426737B CN 103426737 B CN103426737 B CN 103426737B CN 201210148848 A CN201210148848 A CN 201210148848A CN 103426737 B CN103426737 B CN 103426737B
- Authority
- CN
- China
- Prior art keywords
- dummy gate
- ion implantation
- gate
- metal gates
- ion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本发明提供了一种大马士革金属栅极制作方法，应用于NMOS器件的制作，该方法在去除虚拟栅极之前，采用原子半径大于硅的Ⅳ主族元素的离子对虚拟栅极进行离子注入，从而向虚拟栅极下方的导电沟道施加拉应力，改善NMOS器件的性能。
Description
技术领域
本发明涉及半导体制造方法，特别涉及一种大马士革金属栅极制作方法。
背景技术
目前，半导体制造工业主要在硅衬底的晶片(wafer)器件面上生长器件，例如，金属氧化物半导体场效应晶体管(Metal-Oxide Semiconductor FieldEffect Transistor，MOS)器件结构包括有源区、源极、漏极和栅极，其中，所述有源区位于半导体硅衬底中，所述栅极位于有源区上方，所述栅极两侧的有源区中进行离子注入形成源极和漏极，栅极下方具有导电沟道，所述栅极和导电沟道之间有栅极电介质层。根据离子注入的不同类型，空穴型金属氧化物半导体场效应晶体管(PMOS)和电子型金属氧化物半导体场效应晶体管(NMOS)。
众所周知，传统的层叠栅极是以氮氧化物作为栅极电介质层，多晶硅作为栅极的氮氧化合物/多晶硅层叠栅极。随着半导体技术的发展，氮氧化合物/多晶硅层叠栅极的MOS器件由于漏电流和功耗过大等问题，已经不能满足小尺寸半导体工艺的需要，为解决这个问题，提出了以高介电系数(High K)材料作为栅极电介质层，以金属材料作为金属栅极的High K栅极电介质/金属层叠栅极(HKMG)技术。对于High K栅极电介质/金属层叠栅极的制作方法，既可以采用先制作金属栅极再制作源极和漏极的栅极在前工艺(gatefirst process),也可以采用先制作源极和漏极再制作金属栅极的栅极在后工艺(gate last process)，也称为大马士革金属栅极技术，该方法两者各有优缺点。目前，业界普遍采用大马士革金属栅极技术进行MOS器件的大规模量产。
结合图2～8说明如图1所示的现有技术中NMOS器件的大马士革金属栅极制作工艺流程，其具体步骤如下：
步骤101，图2为现有技术中NMOS器件的大马士革金属栅极制作步骤101的剖面结构示意图，如图2所示，在硅衬底200表面依次沉积高介电系数(High-K)材料的栅极电介质层203、刻蚀停止层204和多晶或非晶硅层205。
本步骤中，提供具有p型(或n型)硅衬底200的晶片(wafer)，所述硅衬底200中已经制作完成STI 201以及P阱202，在硅衬底200表面依次沉积高介电系数(High-K)材料的栅极电介质层203和刻蚀停止层204的步骤为现有技术，不再赘述。刻蚀停止层204是氮化钛(TiN)层，用物理气相沉积(PVD)或原子层沉积法(ALD)的方法制作。多晶或非晶硅层205的沉积方法是低压化学气相沉积(LPCVD)。多晶或非晶硅层205可以是掺杂的多晶硅或非晶硅、非掺杂的多晶硅或非晶硅或者无定形多晶硅或非晶硅。
步骤102，图3为现有技术中NMOS器件的大马士革金属栅极制作步骤102的剖面结构示意图，如图3所示，第一光刻后依次刻蚀多晶或非晶硅层205、刻蚀停止层204和栅极电介质层203，形成虚拟栅极(dummy gate)306。
本步骤中的第一光刻是指，在多晶或非晶硅层205上涂覆光刻胶，经过曝光和显影工艺将光刻胶图案化形成第一光刻图案(图中未画出)，第一光刻图案用于在P阱上方定义栅极。以第一光刻图案为掩膜依次刻蚀去除没有被光刻图案遮蔽的多晶或非晶硅层205、刻蚀停止层204以及栅极电介质层203，形成dummy gate 306。其中，还包括光刻后剥离残留第一光刻图案的步骤。
步骤103，图4为现有技术中NMOS器件的大马士革金属栅极制作步骤103的剖面结构示意图，如图4所示，以dummy gate 306作为遮蔽进行源漏极注入，在dummy gate 306两侧的硅衬底200中分别形成源极和漏极407；
本步骤中，源漏极注入的具体方法为现有技术，不再赘述。
步骤104，图5为现有技术中NMOS器件的大马士革金属栅极制作步骤104的剖面结构示意图，如图5所示，在硅衬底的有源区上方沉积覆盖dummygate 306和源、漏极的压力衬垫(Stress liner，SL)(图中未画出)以及在SL上方沉积金属化前介质(PMD)层508之后，化学机械研磨(CMP)依次去除dummy gate 306上方的PMD层508和LS部分，露出dummy gate 306表面；
本步骤中，CMP依次去除dummy gate 306上方的PMD层508和LS的具体方法为现有技术，不再赘述。
步骤105，图6为现有技术中NMOS器件的大马士革金属栅极制作步骤105的剖面结构示意图，如图6所示，第二光刻后刻蚀去除dummy gate 306中的多晶或非晶硅层205部分，露出刻蚀停止层204，形成栅极窗口609；
本步骤中，第二光刻是指，在露出的dummy gate 306表面涂覆光刻胶，经过曝光和显影工艺将光刻胶图案化形成第二光刻图案(图中未画出)，第二光刻图案用于在P阱上方定义栅极窗口609。以第二光刻图案为掩膜刻蚀去除没有被光刻图案遮蔽的dummy gate 306中的多晶或非晶硅层205，直到露出刻蚀停止层204的表面为止，在露出的刻蚀停止层204上方形成栅极窗口609。本步骤中的刻蚀是干法刻蚀，采用终点检测法终止刻蚀，具体方法为现有技术，不再赘述。其中，还包括光刻后剥离残留第二光刻图案的步骤。
步骤106，图7为现有技术中NMOS器件的大马士革金属栅极制作步骤106的剖面结构示意图，如图7所示，在所述P阱上方的栅极窗口609中沉积金属层，并对金属层CMP，最终形成High K栅极电介质/金属层叠栅极710，具体方法为现有技术，不再赘述。
至此，现有技术中具有NMOS大马士革金属栅极制作完毕。
多年以来，沿着摩尔定律提供的途径，人们一直采用对MOSFET进行等比例微缩来增加器件速度，然而随着MOSFET尺寸的缩小，常规的等比例微缩方法遇到了以短沟道效应为核心的一系列问题。为了解决上述问题，人们不断提出新的制造技术，例如应变工程技术。目前得到应用的应变工程技术主要有：沉积具拉应力或者压应力的氮化硅(SiN)覆盖层的应力记忆技术(Stress Memorization Technique，SMT)；在浅沟槽隔离(STI)和金属化前电介质(PMD)结构中增加拉伸或压缩型应力的氧化物层，以及锗硅(SiGe)外延层填充刻蚀或升高的源、漏极区域。但是，如何提高具有High K栅极电介质/金属层叠栅极的NMOS器件的性能，一直是个技术难点。
SMT主要通过向CMOS的导电沟道引入局部单向应力，达到提升CMOS的导电沟道内载流子迁移率的目的，从而在栅极电介质层厚度变薄或保持不变的情况下使驱动电流大幅增长，最终提高CMOS器件性能。实验证明，对不同类型的导电沟道而言，如果针对组成CMOS的电子增强型金属氧化物半导体场效应管(NMOS)和空穴增强型金属氧化物半导体场效应管(PMOS)分别设计局部单向拉应力(tensile stress)或压应力(compressive stress)。目前的SMT多应用于NMOS，也就是在NMOS的导电沟道中引入局部单向拉伸型应变的拉应力，进而提高电子迁移率，改善NMOS的性能。
发明内容
有鉴于此，本发明解决的技术问题是：如何提高具有High K栅极电介质/金属层叠栅极的NMOS器件的性能。
为解决上述问题，本发明的技术方案具体是这样实现的：
一种大马士革金属栅极制作方法，应用于NMOS器件，提供具有硅衬底的晶片，所述硅衬底表面依次具有由高介电系数材料的栅极电介质层、刻蚀停止层以及由多晶或非晶硅层形成的虚拟栅极，该方法还包括：
以所述虚拟栅极为遮蔽进行源漏极注入，在所述虚拟栅极两侧的硅衬底中分别形成源极和漏极；
所述虚拟栅极和源极、漏极上方依次沉积压力衬垫和金属化前介质层；
化学机械研磨依次去除所述虚拟栅极上方的金属化前介质层和压力衬垫，露出所述虚拟栅极表面；
采用半径大于硅的Ⅳ主族元素的离子作为注入离子，对所述虚拟栅极表面进行离子注入；
去除所述虚拟栅极中的多晶或非晶硅层形成栅极窗口；
在所述栅极窗口中形成金属栅极。
所述注入离子是锗元素(Ge)、锡元素(Sn)或者铅元素(Pb)的离子或其化合物分子。
所述离子注入能量范围是1到100千电子伏特；所述离子注入剂量范围是1E14到5E15原子每平方厘米。
一种大马士革金属栅极制作方法，该方法进一步包括，在所述离子注入后的虚拟栅极进行离子注入后处理。
所述离子注入后处理是退火、紫外线处理或者微波处理。
所述退火温度范围是400-1250摄氏度，所述退火时间范围是1-120秒；
所述紫外线处理的温度范围是200-600摄氏度，所述紫外线处理的时间范围是5-300秒；
所述微波处理的温度范围是100-600摄氏度，所述微波处理的时间范围是5-300秒。
由上述的技术方案可见，本发明提出一种NMOS大马士革金属栅极制作方法，该方法在去除虚拟栅极之前，采用原子半径大于硅的Ⅳ主族元素的离子对虚拟栅极进行离子注入，从而向虚拟栅极下方的导电沟道施加拉应力，改善NMOS器件的性能。
附图说明
图1为现有技术中NMOS器件的大马士革金属栅极制作工艺流程图；
图2～7为现有技术中NMOS器件的大马士革金属栅极制作的剖面结构示意图；
图8为本发明中NMOS器件的大马士革金属栅极制作工艺流程图；
图9～16为本发明中NMOS器件的大马士革金属栅极制作的剖面结构示意图。
具体实施方式
为使本发明的目的、技术方案、及优点更加清楚明白，以下参照附图并举实施例，对本发明进一步详细说明。
具体实施例一
结合图9～16说明如图8所示的本发明NMOS器件的大马士革金属栅极制作，其具体步骤如下：
步骤801，图9为本发明中NMOS器件的大马士革金属栅极制作步骤801的剖面结构示意图，如图9所示，在硅衬底200表面依次沉积高介电系数(High-K)材料的栅极电介质层203、刻蚀停止层204和多晶或非晶硅层205。
本步骤中，提供具有p型(或n型)硅衬底200的晶片(wafer)，所述硅衬底200中已经制作完成STI201以及P阱202，在硅衬底200表面依次沉积高介电系数(High-K)材料的栅极电介质层203和刻蚀停止层204的步骤为现有技术，不再赘述。刻蚀停止层204是氮化钛(TiN)层，用物理气相沉积(PVD)或原子层沉积法(ALD)的方法制作。多晶或非晶硅层205的沉积方法是低压化学气相沉积(LPCVD)。多晶或非晶硅层205可以是掺杂的多晶硅或非晶硅、非掺杂的多晶硅或非晶硅或者无定形多晶硅或非晶硅。
步骤802，图10为本发明中NMOS器件的大马士革金属栅极制作步骤802的剖面结构示意图，如图10所示，第一光刻后依次刻蚀多晶或非晶硅层205、刻蚀停止层204和栅极电介质层203，形成虚拟栅极(dummy gate)306。
本步骤中的第一光刻是指，在多晶或非晶硅层205上涂覆光刻胶，经过曝光和显影工艺将光刻胶图案化形成第一光刻图案，第一光刻图案用于在P阱上方定义栅极。以第一光刻图案为掩膜依次刻蚀去除没有被光刻图案遮蔽的多晶或非晶硅层205、刻蚀停止层204以及栅极电介质层203，形成dummygate。其中，还包括光刻后剥离残留第一光刻图案的步骤。
本步骤之后，NMOS器件的大马士革金属栅极制作的步骤还可以包括在虚拟栅极的侧壁形成偏移侧墙(Offset spacer)。
步骤803，图11为本发明中NMOS器件的大马士革金属栅极制作步骤804的剖面结构示意图，如图11所示，以dummy gate 306作为遮蔽进行源漏极注入，在dummy gate 306两侧的硅衬底200中分别形成源极和漏极；
本步骤中，源漏极注入的具体方法为现有技术，不再赘述。
本步骤之后，NMOS器件的大马士革金属栅极制作的步骤还可以包括在源极和漏极上方的硅衬底表面形成镍金属硅化物(Ni silicide)。
步骤804，图12为本发明中NMOS器件的大马士革金属栅极制作步骤804的剖面结构示意图，如图12所示，在硅衬底的有源区上方沉积覆盖dummy gate 306和源、漏极的压力衬垫(Stress liner，SL)以及在SL上方沉积金属化前介质(PMD)之后，化学机械研磨(CMP)依次去除dummy gate306上方的PMD层508和LS，露出dummy gate 306表面；
本步骤中，CMP依次去除dummy gate 306上方的PMD层508和LS的具体方法为现有技术，不再赘述。
步骤805，图13为本发明中NMOS器件的大马士革金属栅极制作步骤805的剖面结构示意图，如图13所示，对露出的dummy gate 306中的多晶或非晶硅层205的进行离子注入130；
本步骤中，离子注入130采用原子半径大于硅的Ⅳ主族元素的离子作为注入离子，例如，锗元素(Ge)、锡元素(Sn)或者铅元素(Pb)的离子或其化合物分子。离子注入前是否要光刻形成光刻图案，以遮蔽非dummy gate的部分，同时保留该光刻图案用于干法刻蚀去除dummy gate。本步骤中，离子注入130在常温条件下进行；离子注入能量范围是：1千电子伏特(KeV)到100KeV，例如。1KeV、50KeV或者100KeV；离子注入剂量范围是:1E14到5E15原子每平方厘米(atoms/cm2)，例如，1E14atoms/cm2、3E15atoms/cm2或者5E15atoms/cm2。
dummy gate 306中的多晶或非晶硅层205在离子注入130后变为离子注入后的多晶或非晶硅层205‘，其中，注入离子的原子半径(离子半径与原子半径近似相等)与硅原子半径不同，结合随后的后续处理，例如退火等，必然导致dummy gate 306中多晶或非晶硅层的晶格常数的改变并影响dummy gate 306对与其周围结构的应力施加。具体的，由于在dummy gate 306中注入离子的原子半径大于多晶或非晶硅层中的硅原子半径，所以注入离子必然会增大dummy gate 306中多晶或非晶硅层的晶格常数，从而对dummygate 306下方的导电沟道分别在水平方向上施加局部单向拉伸型应变的拉拉应力和在垂直方向施加压应力，两者同时加强了对导电沟道施加的拉应力，提高导电沟道中电子的迁移率，改善NMOS器件的性能。
步骤806，图14为本发明中NMOS器件的大马士革金属栅极制作步骤806的剖面结构示意图，如图14所示，对离子注入后的多晶或非晶硅层205’进行离子注入后处理140；
本步骤中，对离子注入后的dummy gate 306’进行离子注入后处理140的方法可以是退火、紫外线处理或者微波处理，其目的通过离子注入后处理140提供的高能量，将离子注入后的多晶或非晶硅层205’中的注入离子重新排列，从而对离子注入后的dummy gate 306’下方的导电沟道施加的拉应力更加均匀。上述退火、紫外线处理和微波处理选用一种即可，退火温度范围是400-1250摄氏度(℃)，例如400摄氏度、800摄氏度或者1250摄氏度，退火时间范围是1-120秒，例如、1秒、50秒或者120秒；紫外线处理的温度范围是200-600摄氏度，例如，200摄氏度、400摄氏度或者600摄氏度，紫外线处理的时间范围是5-300秒，例如5秒、200秒或者300秒；微波处理的温度范围是100-600摄氏度，例如，100摄氏度、300摄氏度或者600摄氏度，微波处理的时间范围是5-300秒，例如，5秒、200秒或者300秒。
步骤807，图15为本发明中NMOS器件的大马士革金属栅极制作步骤807的剖面结构示意图，如图15所示，第二光刻后刻蚀去除dummy gate 306’中离子注入后的多晶或非晶硅层205’部分，露出刻蚀停止层204，形成栅极窗口609；
本步骤中，第二光刻是指，在露出的离子注入后的dummy gate 306’表面涂覆光刻胶，经过曝光和显影工艺将光刻胶图案化形成第二光刻图案，第二光刻图案用于在P阱上方定义栅极窗口609。以第二光刻图案为掩膜刻蚀去除没有被光刻图案遮蔽的离子注入后的dummy gate 306’中的离子注入后的多晶或非晶硅层205’部分，直到露出刻蚀停止层204的表面为止，在露出的刻蚀停止层204上方形成栅极窗口609。本步骤中的刻蚀是干法刻蚀，采用终点检测法终止刻蚀，具体方法为现有技术，不再赘述。其中，还包括光刻后剥离残留第二光刻图案的步骤。
步骤808，图16为本发明中NMOS器件的大马士革金属栅极制作步骤808的剖面结构示意图，如图16所示，在所述P阱上方的栅极窗口609中沉积金属层，并对金属层CMP，最终形成High K栅极电介质/金属层叠栅极710，具体方法为现有技术，不再赘述。
至此，现有技术中具有NMOS大马士革金属栅极制作完毕。
本发明提出了一种大马士革金属栅极制作方法，应用于NMOS器件的制作，该方法在去除虚拟栅极之前，采用原子半径大于硅的Ⅳ主族元素的离子对虚拟栅极进行离子注入，从而向虚拟栅极下方的导电沟道施加拉应力，改善NMOS器件的性能。一种大马士革金属栅极制作方法，应用于NMOS器件的制作，该方法在去除虚拟栅极之前，采用原子半径大于硅的Ⅳ主族元素的离子对虚拟栅极进行离子注入，从而向虚拟栅极下方的导电沟道施加拉应力，改善NMOS器件的性能。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明保护的范围之内。
Claims (8)
1.一种大马士革金属栅极制作方法，应用于NMOS器件，提供具有硅衬底的晶片，所述硅衬底表面依次具有由高介电系数材料的栅极电介质层、刻蚀停止层以及由多晶或非晶硅层形成的虚拟栅极，其特征在于，该方法还包括：
以所述虚拟栅极为遮蔽进行源漏极注入，在所述虚拟栅极两侧的硅衬底中分别形成源极和漏极；
所述虚拟栅极和源极、漏极上方依次沉积压力衬垫和金属化前介质层；
化学机械研磨依次去除所述虚拟栅极上方的金属化前介质层和压力衬垫，露出所述虚拟栅极表面；
采用半径大于硅的Ⅳ主族元素的离子作为注入离子，对所述虚拟栅极表面进行离子注入；
去除所述虚拟栅极中的多晶或非晶硅层形成栅极窗口；
在所述栅极窗口中形成金属栅极。
2.根据权利要求1所述的方法，其特征在于，所述注入离子是锗元素、锡元素或者铅元素的离子或其化合物分子。
3.根据权利要求1所述的方法，其特征在于，所述离子注入能量范围是1到100千电子伏特；所述离子注入剂量范围是1E14到5E15原子每平方厘米。
4.根据权利要求1所述的方法，其特征在于，该方法进一步包括，在所述离子注入后的虚拟栅极进行离子注入后处理。
5.根据权利要求4所述的方法，其特征在于，所述离子注入后处理是退火、紫外线处理或者微波处理。
6.根据权利要求5所述的方法，其特征在于，所述退火的温度范围是400-1250摄氏度，所述退火时间范围是1-120秒。
7.根据权利要求5所述的方法，其特征在于，所述紫外线处理的温度范围是200-600摄氏度，所述紫外线处理的时间范围是5-300秒。
8.根据权利要求5所述的方法，其特征在于，所述微波处理的温度范围是100-600摄氏度，所述微波处理的时间范围是5-300秒。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210148848.XA CN103426737B (zh) | 2012-05-14 | 2012-05-14 | 一种大马士革金属栅极制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210148848.XA CN103426737B (zh) | 2012-05-14 | 2012-05-14 | 一种大马士革金属栅极制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103426737A CN103426737A (zh) | 2013-12-04 |
| CN103426737B true CN103426737B (zh) | 2015-10-07 |
Family
ID=49651316
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210148848.XA Active CN103426737B (zh) | 2012-05-14 | 2012-05-14 | 一种大马士革金属栅极制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103426737B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114373681A (zh) * | 2022-03-22 | 2022-04-19 | 晶芯成(北京)科技有限公司 | Mos晶体管的制作方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1790672A (zh) * | 2004-12-15 | 2006-06-21 | 东部亚南半导体株式会社 | Cmos图像传感器及其制造方法 |
| US7928427B1 (en) * | 2009-11-27 | 2011-04-19 | National Chiao Tung University | Semiconductor device with group III-V channel and group IV source-drain and method for manufacturing the same |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW560042B (en) * | 2002-09-18 | 2003-11-01 | Vanguard Int Semiconduct Corp | ESD protection device |
-
2012
- 2012-05-14 CN CN201210148848.XA patent/CN103426737B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1790672A (zh) * | 2004-12-15 | 2006-06-21 | 东部亚南半导体株式会社 | Cmos图像传感器及其制造方法 |
| US7928427B1 (en) * | 2009-11-27 | 2011-04-19 | National Chiao Tung University | Semiconductor device with group III-V channel and group IV source-drain and method for manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103426737A (zh) | 2013-12-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7820518B2 (en) | Transistor fabrication methods and structures thereof | |
| KR101063360B1 (ko) | 게이트 및 채널에 변형을 유도하여 ｃｍｏｓ 트랜지스터성능을 향상시키는 방법 | |
| TWI501398B (zh) | 使用氧化矽封裝、早暈及延伸植入於２８奈米低功率高效能技術之ｐｍｏｓ設備的晚原位摻雜矽鍺接合 | |
| CN103311247A (zh) | 半导体器件及其制造方法 | |
| US7732291B2 (en) | Semiconductor device having stressed etch stop layers of different intrinsic stress in combination with PN junctions of different design in different device regions | |
| US7265425B2 (en) | Semiconductor device employing an extension spacer and a method of forming the same | |
| US8558290B2 (en) | Semiconductor device with dual metal silicide regions and methods of making same | |
| US20090294807A1 (en) | Methods of Fabricating Transistors and Structures Thereof | |
| CN103094214B (zh) | 制作半导体器件的方法 | |
| US8039342B2 (en) | Enhanced integrity of a high-K metal gate electrode structure by using a sacrificial spacer for cap removal | |
| US20140256135A1 (en) | Methods of removing gate cap layers in cmos applications | |
| US10177246B2 (en) | Semiconductor structure and fabrication method thereof | |
| US6767835B1 (en) | Method of making a shaped gate electrode structure, and device comprising same | |
| CN103871887A (zh) | Pmos晶体管、nmos晶体管及其各自的制作方法 | |
| US7732280B2 (en) | Semiconductor device having offset spacer and method of forming the same | |
| US8647951B2 (en) | Implantation of hydrogen to improve gate insulation layer-substrate interface | |
| US8338894B2 (en) | Increased depth of drain and source regions in complementary transistors by forming a deep drain and source region prior to a cavity etch | |
| CN102117773B (zh) | 半导体器件和使用应力记忆技术工艺制造半导体器件的方法 | |
| CN103426737B (zh) | 一种大马士革金属栅极制作方法 | |
| CN103545257A (zh) | Cmos晶体管的制作方法 | |
| CN102280379B (zh) | 一种应变硅nmos器件的制造方法 | |
| CN102983104A (zh) | Cmos晶体管的制作方法 | |
| CN102376575A (zh) | Mos晶体管源漏应力区的形成方法及mos晶体管制作方法 | |
| CN101383326A (zh) | Mos晶体管及其制造方法 | |
| CN102543823B (zh) | 一种浅沟槽隔离制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |