CN1233857A - 一种半导体器件及其制造方法 - Google Patents
一种半导体器件及其制造方法 Download PDFInfo
- Publication number
- CN1233857A CN1233857A CN99106018A CN99106018A CN1233857A CN 1233857 A CN1233857 A CN 1233857A CN 99106018 A CN99106018 A CN 99106018A CN 99106018 A CN99106018 A CN 99106018A CN 1233857 A CN1233857 A CN 1233857A
- Authority
- CN
- China
- Prior art keywords
- film
- gate electrode
- semiconductor device
- teos nsg
- side insulation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 39
- 238000000034 method Methods 0.000 title claims description 22
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims abstract description 28
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 28
- 238000009413 insulation Methods 0.000 claims description 28
- 229910052710 silicon Inorganic materials 0.000 claims description 28
- 239000010703 silicon Substances 0.000 claims description 28
- 238000005121 nitriding Methods 0.000 claims description 22
- 238000004519 manufacturing process Methods 0.000 claims description 12
- 239000012535 impurity Substances 0.000 claims description 10
- 238000005229 chemical vapour deposition Methods 0.000 claims 2
- 239000000758 substrate Substances 0.000 abstract 2
- 229910052581 Si3N4 Inorganic materials 0.000 abstract 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 abstract 1
- 230000000052 comparative effect Effects 0.000 description 6
- 150000002500 ions Chemical class 0.000 description 5
- 229910045601 alloy Inorganic materials 0.000 description 4
- 239000000956 alloy Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 3
- 238000009825 accumulation Methods 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- VXEGSRKPIUDPQT-UHFFFAOYSA-N 4-[4-(4-methoxyphenyl)piperazin-1-yl]aniline Chemical compound C1=CC(OC)=CC=C1N1CCN(C=2C=CC(N)=CC=2)CC1 VXEGSRKPIUDPQT-UHFFFAOYSA-N 0.000 description 2
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- HAYXDMNJJFVXCI-UHFFFAOYSA-N arsenic(5+) Chemical compound [As+5] HAYXDMNJJFVXCI-UHFFFAOYSA-N 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 239000005049 silicon tetrachloride Substances 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- GQPLMRYTRLFLPF-UHFFFAOYSA-N Nitrous Oxide Chemical compound [O-][N+]#N GQPLMRYTRLFLPF-UHFFFAOYSA-N 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- UGACIEPFGXRWCH-UHFFFAOYSA-N [Si].[Ti] Chemical compound [Si].[Ti] UGACIEPFGXRWCH-UHFFFAOYSA-N 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- BUMGIEFFCMBQDG-UHFFFAOYSA-N dichlorosilicon Chemical compound Cl[Si]Cl BUMGIEFFCMBQDG-UHFFFAOYSA-N 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 230000008929 regeneration Effects 0.000 description 1
- 238000011069 regeneration method Methods 0.000 description 1
- 238000004062 sedimentation Methods 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4983—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET with a lateral structure, e.g. a Polysilicon gate with a lateral doping variation or with a lateral composition variation or characterised by the sidewalls being composed of conductive, resistive or dielectric material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
- H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Formation Of Insulating Films (AREA)
Abstract
本文所说的半导体器件包括:在半导体晶片1上,有一栅绝缘膜2,一栅电极3,一源漏区7和在栅电极侧面上生成的一侧面绝缘膜,其中侧面绝缘膜有一与栅电极侧面和半导体晶片表面相接触的用TEOSNSG膜制成的双层结构,硅渗氮膜6生成在TEOSNSG膜上。此半导体器件改善了热载体热阻,具有导通(ON)电流在长时间内变化很小的高度可靠性。
Description
本发明涉及一种半导体器件，特别涉及MOSFET(金属氧化物半导体场效应晶体管)中的栅电极的侧面上形成的绝缘膜和其制造方法。
近年来，为了获得更高的集成度或加工更微型化的半导体器件，传热载体成了已有工艺中的焦点问题。为解决这个问题，广泛使用具有侧面绝缘膜12(如图6所示)的微量掺杂(LDD)的MOSFET。这种MOSFET的制造方法如下。生成的棚氧化膜2和栅多晶硅3依模具制成栅电极的形状，然后将它们作为掩模，采用离子移植技术将掺杂物注入硅晶片11的较浅的地方。再生成一侧面绝缘膜12，并用这个侧面绝缘膜作为掩模，采用离子移植技术将掺杂物注入硅晶片11较深的地方。随后的热退火处理完成了生成具有LDD结构的源漏区7的形成过程。
关于侧面绝缘膜，我们研究了硅渗氮膜、高温氧化物膜、四氯化硅酸盐(TEOS)无杂质硅酸盐玻璃(NSG)膜等等。然而，硅渗氮膜具有不太够的热阻，并且它的导通(ON)电流和临界电压随时间增加。这是由于硅渗氮膜和硅晶片交界面间能级的不利情况造成的，因为硅渗氮膜中含有大量的氢。
因此，在目前的情况下，HTO膜或TEOS NSG膜被用作侧面绝缘膜，尽管在热载体热阻方面需要进一步改进。
相应的，本发明的目的是通过改进用在侧面绝缘膜的MOSFET的热载体热阻，提供一个导通(ON)电流在长时间内变化很小的高度可靠的半导体器件及其制造方法。
本发明所涉及的半导体器件包括：位于半导体晶片上的一个栅绝缘膜、一个栅电极、一个源漏区，和一个位于栅电极侧面的侧面绝缘膜，其中：所说的侧面绝缘膜具有一个由TEOS NSG膜制成并与栅电极侧面和半导体晶片表面相接触的双层结构。TEOS NSG膜上有硅渗氮膜。
而且，本发明涉及一种制造半导体器件的方法，包括将棚绝缘膜和栅电极制成位于半导体晶片上预定形状的工序，以栅电极为掩模用离子移植技术将掺杂物注入半导体晶片内较浅区域的工序，在栅电极侧面形成一侧面绝缘膜的工序，以栅电极和侧面绝缘膜为掩模用离子移植技术将掺杂物注入半导体晶片较深区域的工序，这样形成一源漏区，其中：所说的侧面绝缘膜是通过依次生成TEOS NSG膜和硅渗氮膜以及随后的蚀刻而形成的。
图1是本发明的半导体器件一实施例的横截面示意图。
图2是说明本发明的半导体器件一实施例的制造工序的一系列示意图。
图3是说明热载体热阻的评价方法的一套示意图。
图4是关于本实施例的半导体器件及其对照例的导通(ON)电流变化ΔION相对于应力作用时间的曲线示意图。
图5是说明本发明的半导体器件的另一实施例的横截面示意图。
图6是说明一传统半导体器件的横截面示意图。
符号说明：
1……半导体晶片
2……棚绝缘膜
2a……棚氧化物膜
3……栅电极
3a……栅多晶硅
4……LDD区
5……TEOSNSG膜
6……硅渗氮膜
7……源漏区
8……钛硅化合物
11……硅晶片
12……侧面绝缘膜
14……高杂质聚集区
15……低杂质聚集区
图1是说明本发明半导体器件MOSFET的一个例子。在本发明中，在栅电极3和栅绝缘膜2的侧面有一个用TEOS NSG膜5和位于TEOS NSG膜之上的硅渗氮膜6制成的双层结构的侧面绝缘膜。在这两膜之间，仅有TEOS NSG膜与半导体晶片1的表面相接触。
当TEOS NSG膜太厚或太薄时，它的作用不理想，故膜厚度最好为50～500，特别最好为100～300。
而且，当TEOS NSG膜的厚度用“h”表示和由TEOS NSG膜和硅渗氮膜制成的侧面绝缘膜的高度用“H”表示时，如图1所示，h最好为H的2.5～37％，特别是H的5～24％。
而且，本发明的半导体器件最好有LDD结构。也就是说，在位于侧面绝缘膜下的晶片部分内，存在一轻微杂质泄漏(LDD)区4，其中杂质被注入一较浅区域内。杂质被进一步注入到源漏区中没有被侧面绝缘膜覆盖地方的较深的区域，并且这个区域和LDD区一起构成源漏区7。然而，在实际使用的器件中，由于热扩散LDD区趋向于延伸到栅绝缘膜下面的部分，深层掺杂区也趋向于延伸到侧面绝缘膜下的部分。
而且，本发明的半导体器件可有一双杂质泄漏(或双扩散泄漏：DDD)结构。在DDD结构中，如图5所示，源漏区由将杂质注入侧面绝缘膜下的部分而形成的低掺杂浓度区15和将杂质注入侧面绝缘膜外部较浅区域而形成的高掺杂浓度区14构成。即使采用这种DDD结构，本发明也能改善其热载体热阻。
参照下文的实施例，将举例说明本发明的制造方法。
如图2(a)所示，栅氧化物膜2a通过对硅晶片11上40厚度区的热氧化作用形成，栅多晶硅3a通过化学蒸汽沉积(CVD)方法积淀在其上到1500的厚度。
这些棚氧化物膜2a和栅多晶硅3a通过光刻和干刻方法依模制成栅电极的形状，如图2(b)所示，分别形成一栅绝缘膜2和一栅电极3。
接着，如图2(c)所示，用这个栅电极作为掩模，砷离子在一次集中在2.5×1013cm-2和30keV的注入能量下，穿过硅晶片11的表面而形成一浅的掺杂区4。
在晶片表面，TEOS NSG膜在真空度为1乇和当四氯化硅酸盐以300sccm(标准立方厘米/分钟)加入且晶片温度为600～700℃的条件下，用低压CVD(LPCVD)方法生成的厚度为100～200。结果硅渗氮膜6在真空度为0.25乇和当二氯化硅(SiH2Cl2)和氨(NH3)分别以60sccm和600sccm加入且晶片温度为700～800℃的条件下，用LPCVD方法生成的厚度为800～900。因此，形成如图2(d)所示的结构。
对具有TEOS NSG膜5和硅渗氮膜6的这个结构进行干刻，这样具有TEOSNSG膜和硅渗氮膜6的一双层结构的侧面绝缘膜就形成了，如图2(e)所示。
接着，如图2(f)所示，用栅电极和侧面绝缘膜作掩模，在一次集中在2.5×1015cm-2和注入能量为50keV的条件下，砷离子穿过晶片的表面被注入到较深的区域。再进行热退火处理，一个带LDD结构的源漏区7就完成了。
然后，将钛膜加到这个结构的表面，热处理后未反应的钛被除去，这样形成的钛膜8覆盖在源漏区和栅电极的表面。
当施加应力时，每个电极的情况如图3(a)所示，电压条件为VD=2.25V和VS=VB=0V。当VG改变时，晶片电流IB在某个VG时达最大值，如图3(b)所示。因为晶体管特性下降坡度非常大，故VG在施加应力时应为这个值。
当测量晶体管的特性时，源电极和漏电极彼此互换，如图3(c)所示。当VS=VB=0V和VG=VD=1.8V时测量漏电流ID，此时导通(ON)电流为ION。ION减少的数量ΔION由如下方程获得：
ΔION=(ION-ION初值)/ION初值
图4是ION减少量ΔION相对于应力作用时间的曲线示意图，对于第一种实施例(100厚的TEOS NSG膜和900厚的硅渗氮膜)和第二种实施例(200厚的TEOS NSG膜和800厚的硅渗氮膜)。
为了比较，每个侧面绝缘膜按如下条件制成。
比较例子1:1000厚的一个HTO膜。
比较例子2:1000厚的一个TEOS NSG膜。
比较例子3:1000厚的一个硅渗氮膜。
比较例子4：具有100厚的一个HTO膜(底层)和900厚的一个硅渗氮膜(上层)。
比较例子5：具有200厚的一个HTO膜(底层)和800厚的一个硅渗氮膜(上层)。
在这些比较例子中，HTO膜是在真空度为0.9乇和晶片温度为800℃的条件下用LPCVD的方法生成的。同时硅烷(SiH4)和氧化氮(N2O)分别以90sccm和1200sccm的速度加入。TEOS NSG膜和硅渗氮膜与实施例中的用同样方法生成，其不同的厚度用改变沉积时间来获得。
在图4中可清楚地看到，本发明的半导体器件具有大的热载体热阻和极少变化的导通电流。
而且，尽管此处的实施例是用NMOS(N通道MOS)说明的，本发明同样适用于PMOS(P通道MOS)。
如上所述，本发明通过使用一个侧面绝缘膜来改善热载体的热阻，提供一个导通(ON)电流在长时间内变化很小的高度可靠的半导体器件及其制造方法。
Claims (8)
1、一个半导体器件包括：位于一个半导体晶片上的一个棚绝缘膜，一个栅电极，一个源漏区，和一个在栅电极的一侧面上生成的侧面绝缘膜，其中所说的侧面绝缘膜具有一个由与栅电极侧面和半导体晶片表面相接触的TEOS NSG膜构成的双层结构，以及一个在TEOS NSG膜上生成的硅渗氮膜。
2、如权利要求1所述的半导体器件，其所说的源漏区包括一LDD结构。
3、如权利要求1所述的半导体器件，其所说的TEOS NSG膜的厚度为50～500。
4、如权利要求2所述的半导体器件，其所说的TEOS NSG膜的厚度为50～500。
5、制造半导体器件的方法包括的工序有：将一棚绝缘膜和一栅电极在半导体晶片上形成预定的形状，将栅电极作为掩模用离子注入的方法将杂质注入半导体晶片内较浅的区域，在栅电极的侧面形成一侧面绝缘膜，将栅电极和侧面绝缘膜作为掩模用离子注入的方法将杂质注入半导体晶片内较深的区域，然后形成一源漏区，其中所说的侧面绝缘膜是通过依次生成一TEOS NSG膜和一硅渗氮膜及其后背面蚀刻而形成的。
6、如权利要求5所述的制造半导体器件的方法，其中所说的TEOS NSG膜和硅渗氮膜依次层叠，TEOS NSG膜厚度为50～500，硅渗氮膜厚度为300～2000。
7、如权利要求5所述的制造半导体器件的方法，其中所说的TEOS NSG膜在晶片温度为600～700℃的条件下用CVD方法生成。
8、如权利要求6所述的制造半导体器件的方法，其中所说的TEOS NSG膜在晶片温度为600～700℃的条件下用CVD方法生成。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10109734A JP3107157B2 (ja) | 1998-04-20 | 1998-04-20 | 半導体装置およびその製造方法 |
| JP109734/98 | 1998-04-20 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN1233857A true CN1233857A (zh) | 1999-11-03 |
Family
ID=14517899
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN99106018A Pending CN1233857A (zh) | 1998-04-20 | 1999-04-20 | 一种半导体器件及其制造方法 |
Country Status (5)
| Country | Link |
|---|---|
| JP (1) | JP3107157B2 (zh) |
| KR (1) | KR19990083320A (zh) |
| CN (1) | CN1233857A (zh) |
| GB (1) | GB2336719A (zh) |
| TW (1) | TW410372B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102201341A (zh) * | 2010-03-22 | 2011-09-28 | 中芯国际集成电路制造(上海)有限公司 | 制造nmos晶体管的方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4215787B2 (ja) | 2005-09-15 | 2009-01-28 | エルピーダメモリ株式会社 | 半導体集積回路装置およびその製造方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW203148B (zh) * | 1991-03-27 | 1993-04-01 | American Telephone & Telegraph | |
| US5976939A (en) * | 1995-07-03 | 1999-11-02 | Intel Corporation | Low damage doping technique for self-aligned source and drain regions |
| JP2001504639A (ja) * | 1995-10-04 | 2001-04-03 | インテル・コーポレーション | ドーピング処理ガラスによるソース／ドレーンの形成 |
| KR970030891A (ko) * | 1995-11-21 | 1997-06-26 | 윌리엄 이. 힐러 | Mos 기술에서의 급속 열 어닐링 처리 |
-
1998
- 1998-04-20 JP JP10109734A patent/JP3107157B2/ja not_active Expired - Fee Related
-
1999
- 1999-04-17 TW TW088106181A patent/TW410372B/zh not_active IP Right Cessation
- 1999-04-19 KR KR1019990013891A patent/KR19990083320A/ko not_active Application Discontinuation
- 1999-04-20 GB GB9909042A patent/GB2336719A/en not_active Withdrawn
- 1999-04-20 CN CN99106018A patent/CN1233857A/zh active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102201341A (zh) * | 2010-03-22 | 2011-09-28 | 中芯国际集成电路制造(上海)有限公司 | 制造nmos晶体管的方法 |
| CN102201341B (zh) * | 2010-03-22 | 2015-09-09 | 中芯国际集成电路制造(上海)有限公司 | 制造nmos晶体管的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3107157B2 (ja) | 2000-11-06 |
| GB2336719A (en) | 1999-10-27 |
| JPH11307759A (ja) | 1999-11-05 |
| GB9909042D0 (en) | 1999-06-16 |
| TW410372B (en) | 2000-11-01 |
| KR19990083320A (ko) | 1999-11-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6566281B1 (en) | Nitrogen-rich barrier layer and structures formed | |
| EP0006706B1 (en) | Process for producing a semiconductor device having an insulating layer of silicon dioxide covered by a film of silicon oxynitride | |
| JP3976282B2 (ja) | 信頼できる極薄酸窒化物形成のための新規なプロセス | |
| KR101164688B1 (ko) | 게이트 스택 측벽 스페이서들을 제조하기 위한 방법 | |
| US6784101B1 (en) | Formation of high-k gate dielectric layers for MOS devices fabricated on strained lattice semiconductor substrates with minimized stress relaxation | |
| US8809141B2 (en) | High performance CMOS transistors using PMD liner stress | |
| CN1203445A (zh) | 能减小寄生电容的半导体器件的制造方法 | |
| US20040110352A1 (en) | Source drain and extension dopant concentration | |
| US20060172556A1 (en) | Semiconductor device having a high carbon content strain inducing film and a method of manufacture therefor | |
| US20040217476A1 (en) | System and device including a barrier layer | |
| KR20010076401A (ko) | 반도체 소자 및 도전성 구조를 형성하기 위한 공정 | |
| US6020260A (en) | Method of fabricating a semiconductor device having nitrogen-bearing gate electrode | |
| KR100718835B1 (ko) | 반도체 모스 트랜지스터와 그 제조 방법 | |
| US6417046B1 (en) | Modified nitride spacer for solving charge retention issue in floating gate memory cell | |
| US20100197124A1 (en) | Methods of Forming Semiconductor Devices Using Plasma Dehydrogenation and Devices Formed Thereby | |
| CN1233857A (zh) | 一种半导体器件及其制造方法 | |
| US20020072185A1 (en) | Method of forming gate structure | |
| US20050017323A1 (en) | Semicoductor device containing an ultra thin dielectric film or dielectric layer | |
| JP2000091337A (ja) | 半導体装置及びその製造方法 | |
| US20040127000A1 (en) | High-K gate dielectric defect gettering using dopants | |
| CN1612306A (zh) | 处理包含含氧氮化硅介质层的半导体器件的方法 | |
| KR100633988B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| JP3376305B2 (ja) | 半導体装置の製造方法 | |
| KR20040107427A (ko) | 반도체 장치 및 그 제조 방법 | |
| KR20050045752A (ko) | 실리콘층과 유전막 사이에 확산방지막을 구비하는 반도체장치의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C06 | Publication | ||
| PB01 | Publication | ||
| ASS | Succession or assignment of patent right |
Owner name: NEC ELECTRONICS TAIWAN LTD. Free format text: FORMER OWNER: NIPPON ELECTRIC CO., LTD. Effective date: 20030328 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20030328 Address after: Kawasaki, Kanagawa, Japan Applicant after: NEC Corp. Address before: Tokyo, Japan Applicant before: NEC Corp. |
|
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |