JP2015207997A5 - 保持回路、保持回路の駆動方法 - Google Patents

Claims (5)

1. 第１、第２および第３入力端子と、
   第１出力端子と、
   第１、第２および第３スイッチと、
   容量素子と、
   第１ノードと、を有する保持回路であって、
   前記第１スイッチは、前記第１ノードと前記第１入力端子間の導通状態を制御できる機能を有し、
   前記第２スイッチは、前記第１ノードと前記第１出力端子間の導通状態を制御できる機能を有し、
   前記第３スイッチは、前記第２入力端子と前記第１出力端子間の導通状態を制御できる機能を有し、
   前記容量素子の第１端子は前記第１ノードと電気的に接続され、
   前記容量素子の第２端子は前記第３入力端子と電気的に接続され、
   第１、第２スイッチは、半導体領域が酸化物半導体層で形成されているトランジスタである保持回路。
2. 請求項１に記載の保持回路の駆動方法において、
   前記第１スイッチを非導通状態にし、前記第２スイッチおよび前記第３スイッチを導通状態にし、前記第２入力端子に第１電位を入力し、かつ、前記第３入力端子に第２電位を入力する第１の処理を有する保持回路の駆動方法。
3. 請求項２において、
   前記第１電位は、前記第１ノードの論理レベルをロウにすることができる電位である保持回路の駆動方法。
4. 請求項２又は３に記載の保持回路の駆動方法において、
   前記第１の処理の後、前記第１スイッチを導通状態にし、前記第２スイッチおよび前記第３スイッチを非導通状態にし、前記第３入力端子に前記第２電位よりも高い第３電位を入力する第２の処理と、
   前記第１の処理の後、前記第１スイッチを非導通状態にし、前記第２スイッチおよび前記第３スイッチを導通状態にし、前記第３入力端子に前記第３電位を入力する第３の処理と、
   前記第２の処理または前記第３の処理の後、前記第１乃至前記第３スイッチを非導通状態にし、前記第３入力端子に前記第３電位を入力する第４の処理と、を有する保持回路の駆動方法。
5. 請求項４に記載の保持回路の駆動方法において、
   前記第４の処理の後に、前記第１スイッチおよび前記第３スイッチを非導通状態にし、前記第２スイッチを導通状態にし、前記第３入力端子に前記第３電位を入力する第５の処理を有する保持回路の駆動方法。