JP2015170855A5 - - Google Patents

Claims (15)

1. 第１の誘電体層と、
   前記第１の誘電体層に直接接着された少なくとも１つの半導体デバイスと、
   それ自体の中に前記少なくとも１つの半導体デバイスを埋め込むように前記第１の誘電体層に付けられた埋め込み材料であって、１つまたは複数の追加の誘電体層を備える、埋め込み材料と、
   前記第１の誘電体層と前記第２の誘電体層との間に配置された前記少なくとも１つの半導体デバイスおよび、前記第１の誘電体層と前記第２の誘電体層との間に完全に埋め込まれた前記埋め込み材料と共に、前記第１の誘電体層の反対の前記パッケージ構造の外側に面した表面に配置される第２の誘電体層と、
   前記少なくとも１つの半導体デバイスまで形成され、前記第１の誘電体層を貫通して形成される、複数のビアと、
   前記少なくとも１つの半導体デバイスへの電気的相互接続部を形成するために、前記複数のビア内および前記パッケージ構造の１つまたは複数の外側に面した表面に形成された金属インターコネクトと、
   外部回路への第２レベルの接続を可能にするために、前記パッケージ構造の一方の端部において前記パッケージ構造の１つまたは複数の外側に面した表面に設置された入力／出力（Ｉ／Ｏ）接続部と、
   を備え、
   前記パッケージ構造は、前記パッケージ構造の前記一方の端部の前記Ｉ／Ｏ接続部が前記外部回路への前記第２レベルの接続を形成するためにコネクタに電気的に接続された状態で、前記外部回路に垂直に前記パッケージ構造を実装するために前記外部回路上に形成された前記コネクタとインターフィットするように構成される、
   パッケージ構造。
2. 前記Ｉ／Ｏ接続部が、前記外部回路への前記第２レベルの接続を形成するように構成された電気的リードを備える、請求項１記載のパッケージ構造。
3. 前記金属インターコネクトが、前記パッケージ構造の前記１つまたは複数の外側に面した表面に電気的接続部を形成するメッキした銅パワーオーバーレイ（ＰＯＬ）インターコネクトを備え、前記ＰＯＬインターコネクトの一部が、前記Ｉ／Ｏ接続部を形成する前記電気的リードを形成する、請求項２記載のパッケージ構造。
4. 前記金属インターコネクトが、前記少なくとも１つの半導体デバイスへの熱的相互接続部を与えるように、前記パッケージ構造の前記外側に面した表面のうちの１つまたは複数に熱拡散性銅パッドを形成するメッキした銅パワーオーバーレイ（ＰＯＬ）インターコネクトを備える、請求項１乃至３のいずれかに記載のパッケージ構造。
5. 前記熱拡散性銅パッドに付けられた熱インターフェース材料（ＴＩＭ）と、
   前記パッケージ構造から熱を伝導で取り除くために前記ＴＩＭに装着されたヒートシンクと、
   をさらに備える、請求項４記載のパッケージ構造。
6. 前記ヒートシンクが、前記パッケージ構造を前記外部回路に垂直に実装するときに支持を与えるように前記外部回路にさらに結合される、請求項５記載のパッケージ構造。
7. 前記Ｉ／Ｏ接続部が、前記パッケージ構造の前記一方の端部において、前記パッケージ構造の前記外側に面した両方の表面に形成される、請求項１乃至６のいずれかに記載のパッケージ構造。
8. 前記少なくとも１つの半導体デバイスを固定するために前記第１の誘電体層および前記第２の誘電体層の少なくとも一方の内側に面した表面に付けられた接着剤層であって、前記複数のビアが前記接着剤層を貫通して延びる、接着剤層をさらに備える、請求項１乃至７のいずれかに記載のパッケージ構造。
9. 前記少なくとも１つの半導体デバイスが、パワー半導体デバイスを含み、
   前記複数のビアが、
   前記パワー半導体デバイスの表面まで前記第１の誘電体層および前記接着剤層を貫通して形成されたビアと、
   前記パワー半導体デバイスの裏面まで前記１つまたは複数の第２の誘電体層および前記接着剤層を貫通して形成されたビアと
   を含み、
   前記ビアが、前記パッケージ構造において熱的ビアおよび電気的ビアとして機能し、
   金属インターコネクトが、前記パワー半導体デバイスの前記表面および前記裏面まで前記ビアのそれぞれの中に形成される、
   請求項８記載のパッケージ構造。
10. 前記パッケージ構造内の配線経路を増加させるために前記第１の誘電体層または前記第２の誘電体層の内側に面した表面に配置された金属層をさらに備える、請求項８記載のパッケージ構造。
11. 前記パッケージ構造の前記外側に面した表面の前記金属インターコネクトを覆って形成されたはんだマスクをさらに備え、前記はんだマスクは前記Ｉ／Ｏ接続部を覆っては形成されない、請求項１乃至１０のいずれかに記載のパッケージ構造。
12. 前記外部回路に垂直に前記パッケージ構造を実装することにより、横たわった向きに前記パッケージ構造を実装する場合と比べたときに前記外部回路上の前記パッケージ構造のフットプリントが縮小される、請求項１乃至１１のいずれかに記載のパッケージ構造。
13. 前記埋め込み材料の前記１つまたは複数の追加の誘電体層が、前記少なくとも１つの半導体デバイスの周りに存在するすべての空隙を埋めるためのラミネーションプロセスを受けたときに溶融しかつ流動するように構成された１つまたは複数の誘電体シートを含み、
    前記埋め込み材料は、周囲環境へ熱を拡散しかつ伝達するために、前記複数のビアに熱的に接続された金属層または銅を有する誘電体シートをさらに含み、前記金属層または銅を有する誘電体シートはラミネーションプロセスを受けたときに溶融せずかつ流動しないように構成されている、請求項１乃至１２のいずれかに記載のパッケージ構造。
14. 前記パッケージ構造の前記外側に面した表面に配置された少なくとも１つの追加の金属回路層をさらに備え、前記少なくとも１つの追加の金属回路層は前記パッケージ構造内の配線経路を増加させるように構成される、請求項１乃至１３のいずれかに記載のパッケージ構造。
15. コネクタがその内部に形成された回路基板と、
    前記回路基板の前記コネクタに接続されるように構成される請求項１乃至１４のいずれかに記載のパッケージ構造と、
    を備える、
    回路基板及びパッケージ構造。