JPS6066898A - 混成集積回路素子の実装構造 - Google Patents
混成集積回路素子の実装構造Info
- Publication number
- JPS6066898A JPS6066898A JP17519583A JP17519583A JPS6066898A JP S6066898 A JPS6066898 A JP S6066898A JP 17519583 A JP17519583 A JP 17519583A JP 17519583 A JP17519583 A JP 17519583A JP S6066898 A JPS6066898 A JP S6066898A
- Authority
- JP
- Japan
- Prior art keywords
- motherboard
- integrated circuit
- hybrid integrated
- mounting
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Combinations Of Printed Boards (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
このつ６明は、 ｒｌＺｌ集成回路素子をブリメト基板
ひのマザーホー１・（主基板ンの４１”１１部に′Ｏ）
１．装するときの混成東ＩＡ回ビ、′Ｉ息子の実装構造
に関−するものである。
ひのマザーホー１・（主基板ンの４１”１１部に′Ｏ）
１．装するときの混成東ＩＡ回ビ、′Ｉ息子の実装構造
に関−するものである。
ｆｔ来、混成１４す積回路素子あるいはハイブリッド集
積回路素子、または回路モジュールと呼ばれる素子（以
下、単にＩＣという。）をプリント配線基板などかうな
るマザーボードに実装する場合は、ＩＣ自体の基板の回
路パターンに接続された入出力端子となっている＋Ｎａ
のリード端子とマザーボードの配線パターンとをはんだ
付げによって電気的に接続していた。
積回路素子、または回路モジュールと呼ばれる素子（以
下、単にＩＣという。）をプリント配線基板などかうな
るマザーボードに実装する場合は、ＩＣ自体の基板の回
路パターンに接続された入出力端子となっている＋Ｎａ
のリード端子とマザーボードの配線パターンとをはんだ
付げによって電気的に接続していた。
第１図（ａ） 、 ’ （ｂ）はかかる実装構造で実装
する従来のＩＣ，マザーボードの余１祝図と実装後σ）
断面略図を示したもので、１は、４板２ａ上に印刷。
する従来のＩＣ，マザーボードの余１祝図と実装後σ）
断面略図を示したもので、１は、４板２ａ上に印刷。
エツチング、魚渚などの手段で形成された？４導電の回
路パターン２ｂによってフラントタイブσ）ＩＣチップ
や抵抗体等の電気重機［１目素子３が′電気的に接続さ
れ、増幅回路などの所′ｌｉの屯夕（回路を４ず☆１戊
し、全体をエポキシ系の面脂４−（視んだＩＣである。
路パターン２ｂによってフラントタイブσ）ＩＣチップ
や抵抗体等の電気重機［１目素子３が′電気的に接続さ
れ、増幅回路などの所′ｌｉの屯夕（回路を４ず☆１戊
し、全体をエポキシ系の面脂４−（視んだＩＣである。
２Ｃは２股状に形成され、この２股状部分の一方側がは
ね性をイラし、ｌｃｌの基板２ａσ）−側辺に所定ピン
チで走し込み、回路／＜クーン２ｂとはんだ伺けなどに
よつ−（接続さｆｔた収載σ） ｌ） −ド端子である
。
ね性をイラし、ｌｃｌの基板２ａσ）−側辺に所定ピン
チで走し込み、回路／＜クーン２ｂとはんだ伺けなどに
よつ−（接続さｆｔた収載σ） ｌ） −ド端子である
。
５は一１ｉ１１を７Ｊクシたノ゛リント配線基板からな
るマザーホード、６は前「１己マザーボード５に＋９け
たａ数のリード穴で、ＩＣ１のリード端子２ｃと同一ピ
記リード端子２ｃと配線パターン１とを電気的に１妾続
乙ているはんだである。
るマザーホード、６は前「１己マザーボード５に＋９け
たａ数のリード穴で、ＩＣ１のリード端子２ｃと同一ピ
記リード端子２ｃと配線パターン１とを電気的に１妾続
乙ているはんだである。
従来の実装構造（ま、第１図のようＫＬＣｌのリード端
子２ｃをマザーボード５のリード穴６に押入シ、マサ−
ポー１・５をはんだ槽に浸漬してリード端子２Ｃと配線
パターン７とをはんだ８で接続していた。
子２ｃをマザーボード５のリード穴６に押入シ、マサ−
ポー１・５をはんだ槽に浸漬してリード端子２Ｃと配線
パターン７とをはんだ８で接続していた。
したがつ′（、まずＩＣ１の製造段階で２股状の複数の
リードＱ子２ｃを基＆ ２ ａ Ｋ装ｍＬ、ＩｃＩ内の
回路パターン２ｂにけんだ伺げし−〔おく必要がある。
リードＱ子２ｃを基＆ ２ ａ Ｋ装ｍＬ、ＩｃＩ内の
回路パターン２ｂにけんだ伺げし−〔おく必要がある。
このとぎ、！Ｊ −）” ｙ１４子２ｃの形状が比較的
ｒす雑で、！１１！！竜コストが商℃・うえ、基板２ａ
へ差し込むのが難しく、特に回路パターン２ｂとの位置
合わせ４１１度を出しにくい欠点がある。
ｒす雑で、！１１！！竜コストが商℃・うえ、基板２ａ
へ差し込むのが難しく、特に回路パターン２ｂとの位置
合わせ４１１度を出しにくい欠点がある。
次に、ＩＣ１をマザーボード５に装着する工程にっし・
てであるが、まずＩＣ１のリード端子２ｃをリード穴６
に挿入し、それからはんだ付けを行うことになる。この
ように、ＩＣ１の製造段階からマザーボード５に装／ｆ
−ｆる段階までにおける工程において、リード端子２ｃ
にイζＪ随する実装工程が多く、作業効率が悪いとし・
う欠点があった。特に、リード端子２ｃをリード穴６へ
挿入イ゛る工程は、リードｊ”ｊ子２ｃが軟弱であるた
めに作業性が悪く、実装作業を自動化する除の障害とな
っていた。
てであるが、まずＩＣ１のリード端子２ｃをリード穴６
に挿入し、それからはんだ付けを行うことになる。この
ように、ＩＣ１の製造段階からマザーボード５に装／ｆ
−ｆる段階までにおける工程において、リード端子２ｃ
にイζＪ随する実装工程が多く、作業効率が悪いとし・
う欠点があった。特に、リード端子２ｃをリード穴６へ
挿入イ゛る工程は、リードｊ”ｊ子２ｃが軟弱であるた
めに作業性が悪く、実装作業を自動化する除の障害とな
っていた。
しかも、リード端子２Ｃの両端を２１１にわたってはん
だ付けするため、接続個所において熱的影響などによる
ルーズコンタクトが発生口易く、４ｒｉ頼性を劣化させ
ていた。この障滉は、ＩＣＩのリード端子２Ｃの数が多
ければ多し・種発生し易く！、ｃる。
だ付けするため、接続個所において熱的影響などによる
ルーズコンタクトが発生口易く、４ｒｉ頼性を劣化させ
ていた。この障滉は、ＩＣＩのリード端子２Ｃの数が多
ければ多し・種発生し易く！、ｃる。
この発明は、上記の点にかんがみてなされたもので、Ｉ
Ｃの回路パターンの一部を入出力端子とし、このＩＣを
マザーボートに当接させ、ＩＣの入出力端子とマザーボ
ードの導電部とを直接電気的に接続してＩＣをマザーボ
ードに直接立設固定することにより、実装コストを１氏
減させるとともに実装密度・（、Ｊ顕性の向上、実装作
業効率の改善および自動化に対応できるようにしたＬｃ
の実装構造を提供するものである。以１：、この発明を
図面について説明する。
Ｃの回路パターンの一部を入出力端子とし、このＩＣを
マザーボートに当接させ、ＩＣの入出力端子とマザーボ
ードの導電部とを直接電気的に接続してＩＣをマザーボ
ードに直接立設固定することにより、実装コストを１氏
減させるとともに実装密度・（、Ｊ顕性の向上、実装作
業効率の改善および自動化に対応できるようにしたＬｃ
の実装構造を提供するものである。以１：、この発明を
図面について説明する。
第２図（ａ）、（ｂ）はこの発明の一実施し０を示１分
解ｆ１視図と′、Ａ装麦の断面略図である。
解ｆ１視図と′、Ａ装麦の断面略図である。
この図においＣ１１１はＩＣで、ベータ、エポキシなど
の樹脂＋ＡｆｔＪ￥１基板やアルミナ、ベリリアなどの
セラミック祠科からなる基板１２ａ上に回路パターン１
２ｂが設けられ、その−１１１１１辺に突出部１２ｃが
設け−（ある。この突出！ｌＮ２ｃには複数の入出力端
子１２（Ｉが回路パターン１２ｂとともに一体的に所定
ピッチで形成し一部ある。抵抗、フンテンサオ半導体集
積回路などのチップ部品や、蒸着、印刷などの手段によ
って形成されたｉｌ気的機能素子１３が基板１２ａ上に
設けられ°〔おり、４電件の回路パターン１２ｂによっ
て電気的に徽に５元されている。回路パターン１２ｂお
よび人出カフ１鵡子１２ｄは、４％＆１２ ａ上に印刷
、Ａ／Ｆｊ、エツチングなどの手法にょっ−〔導電部が
回路パターン１２ｂと一体的に形成されたものである。
の樹脂＋ＡｆｔＪ￥１基板やアルミナ、ベリリアなどの
セラミック祠科からなる基板１２ａ上に回路パターン１
２ｂが設けられ、その−１１１１１辺に突出部１２ｃが
設け−（ある。この突出！ｌＮ２ｃには複数の入出力端
子１２（Ｉが回路パターン１２ｂとともに一体的に所定
ピッチで形成し一部ある。抵抗、フンテンサオ半導体集
積回路などのチップ部品や、蒸着、印刷などの手段によ
って形成されたｉｌ気的機能素子１３が基板１２ａ上に
設けられ°〔おり、４電件の回路パターン１２ｂによっ
て電気的に徽に５元されている。回路パターン１２ｂお
よび人出カフ１鵡子１２ｄは、４％＆１２ ａ上に印刷
、Ａ／Ｆｊ、エツチングなどの手法にょっ−〔導電部が
回路パターン１２ｂと一体的に形成されたものである。
ＩＣ１１の突出部１２ｃを除いた部分は、エボ槽°−シ
系の樹脂１４によってコーティングされ、七−ルド化さ
れている。
系の樹脂１４によってコーティングされ、七−ルド化さ
れている。
１５は一部を示したプリント配線基板からなるマザーボ
ードで、ＩＣＩ １の突出部１２ｃＩＪ’に人する細長
状の穴１６が設けてあり、３１６の長手力人出力縞子１
２ｄと配線バク−７１７とを接続するはんだ、エポキシ
系導電性接着剤などの電気的。
ードで、ＩＣＩ １の突出部１２ｃＩＪ’に人する細長
状の穴１６が設けてあり、３１６の長手力人出力縞子１
２ｄと配線バク−７１７とを接続するはんだ、エポキシ
系導電性接着剤などの電気的。
（景械的に接続する導屯性接着祠である。
この実施例の実装構造は、ＩｃＩ １の突出部１２０ｆ
ｔマザーボード１５の穴１１Ｃ圧入Ｌ５突出部１２ｃの
一部がマザーボード１５の反対１＋ｌｌｌに１〜３ＴＩ
ｒ！ｎ程度突出するように配置ａ−３−る。そして、こ
の状態でマザーボード１５をはんだ僧に浸漬し、入出力
端子１２ｄと配線パターン１１とを直接接続する。
ｔマザーボード１５の穴１１Ｃ圧入Ｌ５突出部１２ｃの
一部がマザーボード１５の反対１＋ｌｌｌに１〜３ＴＩ
ｒ！ｎ程度突出するように配置ａ−３−る。そして、こ
の状態でマザーボード１５をはんだ僧に浸漬し、入出力
端子１２ｄと配線パターン１１とを直接接続する。
この実施例の実装構造は、上記のようにＪ、 Ｃ１１の
回ｈ；５パターン１２ｂの一部となっている入出力端Ｆ
１２ｄと、マサ−ボード１５の配線パターン１１とを４
亀性汰ｉｆｊ ｊ４１ Ｂによって直接電気的に接続し
、ＩＣ１１を７ デー ７ノ２−ド１５Ｋｉ＋ｉ接立設
固定させるＡｌ１）成どしたので、ＩＣＩ １の製造工
程からＩＣＩ １の実装工、戊に至るまでの実装作条は
効率よく行える。また、従来のようにリード端子２ｃ（
第１図）を工Ｃ１１に設けないので、Ａ装。
回ｈ；５パターン１２ｂの一部となっている入出力端Ｆ
１２ｄと、マサ−ボード１５の配線パターン１１とを４
亀性汰ｉｆｊ ｊ４１ Ｂによって直接電気的に接続し
、ＩＣ１１を７ デー ７ノ２−ド１５Ｋｉ＋ｉ接立設
固定させるＡｌ１）成どしたので、ＩＣＩ １の製造工
程からＩＣＩ １の実装工、戊に至るまでの実装作条は
効率よく行える。また、従来のようにリード端子２ｃ（
第１図）を工Ｃ１１に設けないので、Ａ装。
コストが低減でき、リード端子２ｃの接＃ｊｔ ｌＲｄ
所のルースコンタクトが翫λ社（と７にり、１ば顕性が
向上−（イ；）。さらに、ＩＣ１１を穴１６に圧入する
ｌ・つのもｆ置決め作梁Ｃ各人出力端子１２ ｄ （１
） ［ｉ７： Ｉ／＃決めが同時に１ｒわＪ１イ）こと
になるので、実装作業を自動化でき、Ｉ Ｃ’Ｉ Ｉ
’に立設さ粘ることにユリ（）Ｌ装ｙｉ（度が大になり
Ｌ−にもかかＪつらず実装（’ｐ業が容易となる。
所のルースコンタクトが翫λ社（と７にり、１ば顕性が
向上−（イ；）。さらに、ＩＣ１１を穴１６に圧入する
ｌ・つのもｆ置決め作梁Ｃ各人出力端子１２ ｄ （１
） ［ｉ７： Ｉ／＃決めが同時に１ｒわＪ１イ）こと
になるので、実装作業を自動化でき、Ｉ Ｃ’Ｉ Ｉ
’に立設さ粘ることにユリ（）Ｌ装ｙｉ（度が大になり
Ｌ−にもかかＪつらず実装（’ｐ業が容易となる。
１、ｃお、穴１６の（］゛法を突出ｔｉｌｌ １２ ｃ
の肉厚と同程度か、または少し小さく設定しておけは、
突出部１２ｃを形成する切入き１２ｅを設けない場合で
もＩＣ１１を穴１６に圧入することによつ（固定できる
。
の肉厚と同程度か、または少し小さく設定しておけは、
突出部１２ｃを形成する切入き１２ｅを設けない場合で
もＩＣ１１を穴１６に圧入することによつ（固定できる
。
第３図（ａ）、（ｂ）はこのづら明の他の実施例を示す
斜視図と断面略図で、第２図と同−符一舛は同一部分を
示す。
斜視図と断面略図で、第２図と同−符一舛は同一部分を
示す。
この図におし・て、１５Ａはマザーボードで、ＩＣ１１
を実装する切欠部１６Ａが設けである。
を実装する切欠部１６Ａが設けである。
この実施例の場合も、マザーホード１５Ａの切欠部１６
ＡにＩＣＩ １の突出部１２ｃを挿入（−！たは圧入）
し、第２図と同様に入出力端子１’２ｄと配線パターン
ＩＴとを導屯住Ｉ〆ｔＵ材１８で直接電気的に接続する
ものである。
ＡにＩＣＩ １の突出部１２ｃを挿入（−！たは圧入）
し、第２図と同様に入出力端子１’２ｄと配線パターン
ＩＴとを導屯住Ｉ〆ｔＵ材１８で直接電気的に接続する
ものである。
この実施例は、ＩＣ１＋をマザーホード１５Ａの端部に
配置４する場合に好適である。
配置４する場合に好適である。
９１４図はこの発明のさらに他の′−Ａ施例流側す断面
略図で、第２図と四−符精は同一部分を示ず。
略図で、第２図と四−符精は同一部分を示ず。
この図におし・て、１２ｆは前記ＩＣ１１０人出力端子
１２ｄと反対側の突出部１２ｃに、入出力端子１２ｄと
対応させて設けたタミ一端子である。
１２ｄと反対側の突出部１２ｃに、入出力端子１２ｄと
対応させて設けたタミ一端子である。
１５Ｂはマザーボードで、配線バター７１１人が入出力
端子１２ｄと同一ピンチで設は−Ｃある。
端子１２ｄと同一ピンチで設は−Ｃある。
この実施例の場合は、ＩＣ１１０両両端子２ｄ。
１２ｆをマザーボート１５Ｂの配線パターン１ＴＡに対
応するように当接さ゛せ、導電性接４４Ａ１ｓで両端子
１２ｄ、１２ｆと自己１．星パタ＝ノ１７とを直接接続
する。
応するように当接さ゛せ、導電性接４４Ａ１ｓで両端子
１２ｄ、１２ｆと自己１．星パタ＝ノ１７とを直接接続
する。
第４図のようにＩＣ１１のＩＮ（１後を固定すると、Ｉ
Ｃ１１の倒れを防止でき、ｉｃｌ １をマザーボード１
５Ｂに強固に実装できる。
Ｃ１１の倒れを防止でき、ｉｃｌ １をマザーボード１
５Ｂに強固に実装できる。
第５図は、第２７における実施例の１（１１の阜
入出力端子１２ｄとマザーボード１５の配線パターン１
７とを専電性扱着祠、１８を用い−Ｊ′、直接電気的機
砿的に接続するＡ流側の断面略図であり、マザーボード
＋５ｃの穴１６Ｂは、その内壁までスルホールメツ・■
−シて表面に配線パターン１７Ｂが形成してあり、穴１
６Ｂの寸法が突出部１２ｃの寸法より小さめに形成しで
ある。ＩＣＩＩの方は、突出部１２ｃの両面に入出力ノ
ー−子１２ｄあるいはダミ一端子１２ｆが形成しである
〇この実施例の実装時には、マザーボード１５ｃを予め
加熱して穴１６１３を拡げておいた状態で工Ｃ１１の突
出部１２ｃを圧入する。そして、マザーボード１５Ｃが
冷えて穴１６Ｂが収＋１ｌａｊると、配線パターンＩＴ
Ｂと入出力端子１１ｄとは電気的に十分に接続され、機
械的にも箇１６１に固定できる。
７とを専電性扱着祠、１８を用い−Ｊ′、直接電気的機
砿的に接続するＡ流側の断面略図であり、マザーボード
＋５ｃの穴１６Ｂは、その内壁までスルホールメツ・■
−シて表面に配線パターン１７Ｂが形成してあり、穴１
６Ｂの寸法が突出部１２ｃの寸法より小さめに形成しで
ある。ＩＣＩＩの方は、突出部１２ｃの両面に入出力ノ
ー−子１２ｄあるいはダミ一端子１２ｆが形成しである
〇この実施例の実装時には、マザーボード１５ｃを予め
加熱して穴１６１３を拡げておいた状態で工Ｃ１１の突
出部１２ｃを圧入する。そして、マザーボード１５Ｃが
冷えて穴１６Ｂが収＋１ｌａｊると、配線パターンＩＴ
Ｂと入出力端子１１ｄとは電気的に十分に接続され、機
械的にも箇１６１に固定できる。
第６図はこの発明のさらに他の実施例を示す分解斜視図
であり、１１ＡはＩＣ１１２ｇは前記■Ｃ１１Ａの一側
辺に所定ピンチで突出し、途中が欠けた突出部、１２ｈ
は前記突出部１２ｇＫ設けた入出力繻子、１９はｉｉＪ
記ＩＣ１１Ａに設けた穴、２０は前記穴１９に挿入する
棒である。
であり、１１ＡはＩＣ１１２ｇは前記■Ｃ１１Ａの一側
辺に所定ピンチで突出し、途中が欠けた突出部、１２ｈ
は前記突出部１２ｇＫ設けた入出力繻子、１９はｉｉＪ
記ＩＣ１１Ａに設けた穴、２０は前記穴１９に挿入する
棒である。
１５Ｄはマザーボード、１６ＣはＡｓＪ６己マザーホー
このＪＪＡ例の場合も、ＨｃｉｉＡの突出部１２ｇをマ
ザーボード１５Ｄの穴１６Ｃに挿入すると、突出部１２
ｇの一部はマザーボード１５Ｄの表面に突出する。この
状態で先の’Ｊ：、 ＭＱψ１４と同様に、入出力端子
１２）１と配線パターン１７Ｃとを導電性接着材で直接
接続するものである。
このＪＪＡ例の場合も、ＨｃｉｉＡの突出部１２ｇをマ
ザーボード１５Ｄの穴１６Ｃに挿入すると、突出部１２
ｇの一部はマザーボード１５Ｄの表面に突出する。この
状態で先の’Ｊ：、 ＭＱψ１４と同様に、入出力端子
１２）１と配線パターン１７Ｃとを導電性接着材で直接
接続するものである。
この実施例は、ＩＣＩ ＩＡを複数個並列にマザーホー
ド１５１）に実装する場合に好適である。すなわち、Ｉ
Ｃ１１Ａの穴１９に棒２０を挿入して隣り合ったＩＣＩ
ＩＡを互いに連結１−ることにより、実装強ＩＷをさら
に大きく１−ることかできる。
ド１５１）に実装する場合に好適である。すなわち、Ｉ
Ｃ１１Ａの穴１９に棒２０を挿入して隣り合ったＩＣＩ
ＩＡを互いに連結１−ることにより、実装強ＩＷをさら
に大きく１−ることかできる。
このａ２０を導市注材料で形成し、ＩＣ１１Ａの回路パ
ターン、し１１えは７−スを棒２０に接続し、回路の一
部を服用さゼることがてきる。
ターン、し１１えは７−スを棒２０に接続し、回路の一
部を服用さゼることがてきる。
第７図（ａ） 、（ｂ） 、Ｃｃ）はこの発明のさらに
他の実施例を木ず概略ｊ＋４祝図、ｌ＃ｉ血路回路図よ
びＩＣの平面図である〇 この実施例の１（１１Ｂを１１、上下に突出部１２１゜
１２ｊを有しており、各突出部１２ｉ、１２ｊが２つの
マザーボーＦ１５Ｂ、１５Ｆの各穴１６Ｄ。
他の実施例を木ず概略ｊ＋４祝図、ｌ＃ｉ血路回路図よ
びＩＣの平面図である〇 この実施例の１（１１Ｂを１１、上下に突出部１２１゜
１２ｊを有しており、各突出部１２ｉ、１２ｊが２つの
マザーボーＦ１５Ｂ、１５Ｆの各穴１６Ｄ。
１６Ｅに挿入され、１１３．’ Ｊｉ ’ｌれ置市機械
的に接続され立設置ｉ！、−＋定している。
的に接続され立設置ｉ！、−＋定している。
この実施例は、狽λりのＩｃ１１Ｂを仮数のマザーボー
ド１ ｂ ｔｇ、１５ ＦＫ＋げ音度に実装する場合に
通しており、Ｉｔｂｖｔ度実装ながらそれぞれの構成侠
素σ）寸法粘度を正確に出せ、実装作業も楽であり、機
砿的強度も大きくなる。
ド１ ｂ ｔｇ、１５ ＦＫ＋げ音度に実装する場合に
通しており、Ｉｔｂｖｔ度実装ながらそれぞれの構成侠
素σ）寸法粘度を正確に出せ、実装作業も楽であり、機
砿的強度も大きくなる。
なお、第２図〜第４図の実施例において、ＩＣ１１に突
出部１２ｃを形成するように切欠き１２ｅを設けたが、
切欠き１２ｅは必すしも設ける必要がないことは前述の
とおりである。また、実施列では１．ｃｌ １，１１Ａ
、１１ Ｂは、樹脂１４によつ゛（コーティングされた
場合を示したが、必１゛しもコーティングする必要は無
く、場合に、Ｌっては基板１２ａＫ電気的機能ふ子１３
を塔載したままでもよい。
出部１２ｃを形成するように切欠き１２ｅを設けたが、
切欠き１２ｅは必すしも設ける必要がないことは前述の
とおりである。また、実施列では１．ｃｌ １，１１Ａ
、１１ Ｂは、樹脂１４によつ゛（コーティングされた
場合を示したが、必１゛しもコーティングする必要は無
く、場合に、Ｌっては基板１２ａＫ電気的機能ふ子１３
を塔載したままでもよい。
以上ｉイ・純に説明したように、この発明の混成集積回
路素子の実−ｙｉ構造をよ、マザーボートの導７１！部
である配線パターンに混成集積回路素子の回路パターン
の少なくとも一部である入出力１ｉｒａ子を＋ｆｔ気的
に接続し、マザーボード上シこ混成婁槓回に６素子を直
接立設固定したので、リート端子の不要による実装コス
トの低域化、実装作業効率の改善、および接続型ノブ［
減少や強度の向上によって装置全体としての信頼性の向
上が泪れる。また、混成集績回０１素子の入出力端子の
形状が固定され、常に一定であるので、実装作業が自動
化できる。さらに、従来の混成集積回路素子に比奴して
リード端子が不安となるので、その分篩さが低くてすみ
、高密度に実装できるなど多くの利点がある。
路素子の実−ｙｉ構造をよ、マザーボートの導７１！部
である配線パターンに混成集積回路素子の回路パターン
の少なくとも一部である入出力１ｉｒａ子を＋ｆｔ気的
に接続し、マザーボード上シこ混成婁槓回に６素子を直
接立設固定したので、リート端子の不要による実装コス
トの低域化、実装作業効率の改善、および接続型ノブ［
減少や強度の向上によって装置全体としての信頼性の向
上が泪れる。また、混成集績回０１素子の入出力端子の
形状が固定され、常に一定であるので、実装作業が自動
化できる。さらに、従来の混成集積回路素子に比奴して
リード端子が不安となるので、その分篩さが低くてすみ
、高密度に実装できるなど多くの利点がある。
１、間開のｌ１１１単な、況明
第１図（ａ）、（ｂ）は従来のＩｃ、マザーボードの余
ト視図と実具段の断面１洛図、第２図（ａ） 、（ｂ）
はこの発明の一実施例を下す分解斜視図と実装後の１９
１面略図１第３図（ａ） 、（ｂ） ＋：ｌ−この発明
の他の゛実施例を示す斜視図と助ｌｌ１ｌＩｌｈ図、第
４図、第５図はそれぞれこの発明のさらに他の実施例を
７１＜す断面１洛図、第６図はこの発明のさらに他の′
寿流側なボ丁矩１祝し」、第７図（ａ） 、（ｂ） 、
（ｃ）はこの発明のさらに他の人／ｊｌｕ例をボす概略
斜視図、断面略図、寸ｄよひＩＣの・−聞図である。
ト視図と実具段の断面１洛図、第２図（ａ） 、（ｂ）
はこの発明の一実施例を下す分解斜視図と実装後の１９
１面略図１第３図（ａ） 、（ｂ） ＋：ｌ−この発明
の他の゛実施例を示す斜視図と助ｌｌ１ｌＩｌｈ図、第
４図、第５図はそれぞれこの発明のさらに他の実施例を
７１＜す断面１洛図、第６図はこの発明のさらに他の′
寿流側なボ丁矩１祝し」、第７図（ａ） 、（ｂ） 、
（ｃ）はこの発明のさらに他の人／ｊｌｕ例をボす概略
斜視図、断面略図、寸ｄよひＩＣの・−聞図である。
図中、１１．ｉｌＡ、１１Ｂはｉｃ、１２ｃ。
１２Ｖ、＋ １２１・ １２ｊは突出１霜、１２ｄ、１
２ｈは入出力端す、＋５＋１５ａ〜１５Ｆをｊマザーホ
ード、 １６． １６ ＋３〜ｉ６ｉ＞は穴、１６Ａは
切欠部、１７は配線パターン、１８は尋屯性接沼祠、１
９は穴、２０は棒である。
２ｈは入出力端す、＋５＋１５ａ〜１５Ｆをｊマザーホ
ード、 １６． １６ ＋３〜ｉ６ｉ＞は穴、１６Ａは
切欠部、１７は配線パターン、１８は尋屯性接沼祠、１
９は穴、２０は棒である。
第１図
（ａ）
第２図
（ａ）
１ム
７１Ｇ
（ｂ）
］７ ］８ じ
第３図
Ｃ２）
第４図 外５図
第６図
手続補正書（旧ｈ）
１１１）和５８イ１１２月 ６［１
ｑし′１庁１（官１ｊす
１、中１訃の表出 ４，１願閉５８−１７５１９５号２
、発明の私信・ ４１１巳或１−積回路素子の゛実装構
造３．７市、１１：をする者 ’Ｊ−１件との関係 特許出願人 住所 東京都泄区南麻！Ｉｊ５］川三１１０番２７号名
称 （０５７） 安立電気株式会社 代表占 １１１ 島 −部 １１、代 理 人〒１５０ 東Ｉニー、都？１−谷１に桜１１町、磯１ ′＆１６５
．’ ｌ封の４公ビル６階！Ｆ林ｑ、ｙ１１’ビ１−イ
カ１す１′書［−話＋１：（（１す（ｉ）１２５（ｉ蛋
５、補正の対象 図面 ６、補正の内容 １Δ面を別紙の通り補正する。
、発明の私信・ ４１１巳或１−積回路素子の゛実装構
造３．７市、１１：をする者 ’Ｊ−１件との関係 特許出願人 住所 東京都泄区南麻！Ｉｊ５］川三１１０番２７号名
称 （０５７） 安立電気株式会社 代表占 １１１ 島 −部 １１、代 理 人〒１５０ 東Ｉニー、都？１−谷１に桜１１町、磯１ ′＆１６５
．’ ｌ封の４公ビル６階！Ｆ林ｑ、ｙ１１’ビ１−イ
カ１す１′書［−話＋１：（（１す（ｉ）１２５（ｉ蛋
５、補正の対象 図面 ６、補正の内容 １Δ面を別紙の通り補正する。
以 ］二
Claims (1)
- 導電部が設けられたマザーボードと；基板上に形成され
た回路パターンに陵数の電気的機能素子力−：電気的に
接続されているとともに、前記基板の端部に設けられた
１〕１１記回路パターンの少なくとも一部が、直４ｐ
４Ｍ数の入出力端子とされてし・る混成集積回路素子と
を＋＋ｒ＃え；前ｍｌ混成集積回路素子の１１１１記入
出力ｙ１Ｍ子と前記マザーホードの前記ｎ １１部とを
１α接電気的に（ν続して「ｊ１１記混成集Ｍ（回路素
子を前記マザーボードに直接立設固定づ−ることを特徴
と−１−る混成集積回路素子の実装構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17519583A JPS6066898A (ja) | 1983-09-24 | 1983-09-24 | 混成集積回路素子の実装構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17519583A JPS6066898A (ja) | 1983-09-24 | 1983-09-24 | 混成集積回路素子の実装構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6066898A true JPS6066898A (ja) | 1985-04-17 |
Family
ID=15991952
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17519583A Pending JPS6066898A (ja) | 1983-09-24 | 1983-09-24 | 混成集積回路素子の実装構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6066898A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62200787A (ja) * | 1986-02-28 | 1987-09-04 | ナイルス部品株式会社 | Ｓｉｌ型混成集積回路基板 |
| CN104900606A (zh) * | 2014-03-04 | 2015-09-09 | 通用电气公司 | 超薄嵌入半导体装置封装及其制造方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54113070A (en) * | 1978-02-24 | 1979-09-04 | Hitachi Ltd | Ceramic electric circuit board |
-
1983
- 1983-09-24 JP JP17519583A patent/JPS6066898A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54113070A (en) * | 1978-02-24 | 1979-09-04 | Hitachi Ltd | Ceramic electric circuit board |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62200787A (ja) * | 1986-02-28 | 1987-09-04 | ナイルス部品株式会社 | Ｓｉｌ型混成集積回路基板 |
| CN104900606A (zh) * | 2014-03-04 | 2015-09-09 | 通用电气公司 | 超薄嵌入半导体装置封装及其制造方法 |
| JP2015170855A (ja) * | 2014-03-04 | 2015-09-28 | ゼネラル・エレクトリック・カンパニイ | 極薄埋め込み型半導体デバイスパッケージおよびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2002151648A (ja) | 半導体モジュール | |
| JP2011035345A (ja) | 半導体素子モジュール、電子回路ユニット、電子デバイス、及び、半導体素子モジュールの製造方法 | |
| JP3016910B2 (ja) | 半導体モジュール構造 | |
| JPS6066898A (ja) | 混成集積回路素子の実装構造 | |
| JPH0613177U (ja) | チップ部品搭載配線基板 | |
| JP2003142628A (ja) | 配線基板 | |
| JP2000036657A (ja) | 電子装置およびその製造方法 | |
| JPS6373694A (ja) | 電子回路基板 | |
| JPH05327161A (ja) | 電子回路モジュール | |
| JPH10173125A (ja) | マルチチップモジュール | |
| JPS631093A (ja) | 電子部品搭載用基板装置 | |
| JPS5848496A (ja) | 小型電子回路部品構体 | |
| JPS63239894A (ja) | 複合回路基板 | |
| JPS63237495A (ja) | 複合回路基板 | |
| JPH01150332A (ja) | プリント回路基板 | |
| KR200210469Y1 (ko) | 인쇄회로기판의 표면실장용 리드단자 | |
| JP3239461B2 (ja) | プリント基板 | |
| JPS60176291A (ja) | プリント基板接続装置 | |
| JPS60189997A (ja) | プリント配線基板 | |
| JPH0538880U (ja) | 半導体の実装構造 | |
| JPH0542803B2 (ja) | ||
| JPH0710969U (ja) | プリント基板 | |
| JPS63244696A (ja) | 複合回路基板の製造方法 | |
| JPS63140675U (ja) | ||
| JPS5972189A (ja) | セラミツク基板 |