JP2015122738A5 - - Google Patents

Claims (7)

1. プログラマブル回路と、モニター回路と、コントローラと、を有し、
   前記プログラマブル回路は、第１のトランジスタをオフにして電荷を保持し、前記電荷に応じた電位をコンフィギュレーションデータとして記憶するコンフィギュレーションメモリを用いて、回路構成を変更する機能を有し、
   前記モニター回路は、前記電荷に応じた電位の変化をモニターし、前記電位の変化に従って信号を出力する機能を有し、
   前記コントローラは、前記信号に従って、前記コンフィギュレーションデータの再設定を制御する機能を有することを特徴とする半導体装置。
2. 請求項１において、
   前記コントローラは、記憶装置に記憶された前記コンフィギュレーションデータを読み出して前記再設定を行う機能を有することを特徴とする半導体装置。
3. 請求項１又は２において、
   前記モニター回路は、第２のトランジスタを有し、
   前記第２のトランジスタの半導体層は、前記プログラマブル回路が有する前記第１のトランジスタの半導体層と同じ層で構成されることを特徴とする半導体装置。
4. 請求項３において、
   前記第１のトランジスタ及び前記第２のトランジスタは、酸化物半導体膜にチャネル形成領域を有するトランジスタであることを特徴とする半導体装置。
5. 請求項３又は４において、
   前記モニター回路は、
   第１のクロック信号の反転信号がゲートに与えられ、ソース及びドレインの一方に高電源電位が与えられる第１のｐチャネル型トランジスタと、
   前記第１のクロック信号がゲートに与えられ、ソース又はドレインの一方に前記第１のｐチャネル型トランジスタのソース及びドレインの他方が電気的に接続された第２のｐチャネル型トランジスタと、
   前記第１のクロック信号がゲートに与えられ、ソース又はドレインの一方に前記第２のｐチャネル型トランジスタのソース及びドレインの他方が電気的に接続された第１のｎチャネル型トランジスタと、
   前記第２のトランジスタのソース及びドレインの一方がゲートに電気的に接続され、ソース又はドレインの一方に前記第１のｎチャネル型トランジスタのソース及びドレインの他方が電気的に接続された第２のｎチャネル型トランジスタと、
   データとして高電源電位が与えられ、リセット信号として前記第２のｐチャネル型トランジスタのソース及びドレインの他方または前記第１のｎチャネル型トランジスタのソース及びドレインの一方に電気的に接続されたノードの電位が与えられたフリップフロップと、を有することを特徴とする半導体装置。
6. 請求項５において、
   前記第１のｐチャネル型トランジスタ、前記第２のｐチャネル型トランジスタ、前記第１のｎチャネル型トランジスタ及び前記第２のｎチャネル型トランジスタは、シリコン半導体膜にチャネル形成領域を有するトランジスタであり、
   前記第１のトランジスタ及び前記第２のトランジスタは、前記第１のｐチャネル型トランジスタ、前記第２のｐチャネル型トランジスタ、前記第１のｎチャネル型トランジスタ及び前記第２のｎチャネル型トランジスタ上に設けられることを特徴とする半導体装置。
7. 請求項１乃至５のいずれか一において、
   前記プログラマブル回路は、コンフィギュレーションメモリを有するスイッチと、前記コンフィギュレーションメモリを有するロジック回路と、を有することを特徴とする半導体装置。