JP2015120980A - 酸化膜の作製方法 - Google Patents

酸化膜の作製方法 Download PDF

Info

Publication number
JP2015120980A
JP2015120980A JP2015007730A JP2015007730A JP2015120980A JP 2015120980 A JP2015120980 A JP 2015120980A JP 2015007730 A JP2015007730 A JP 2015007730A JP 2015007730 A JP2015007730 A JP 2015007730A JP 2015120980 A JP2015120980 A JP 2015120980A
Authority
JP
Japan
Prior art keywords
oxide
transistor
film
target
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2015007730A
Other languages
English (en)
Inventor
山崎　舜平
Shunpei Yamazaki
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2015007730A priority Critical patent/JP2015120980A/ja
Publication of JP2015120980A publication Critical patent/JP2015120980A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3464—Sputtering using more than one target
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C23C14/086—Oxides of zinc, germanium, cadmium, indium, tin, thallium or bismuth
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3407—Cathode assembly for sputtering apparatus, e.g. Target
    • C23C14/3414—Metallurgical or chemical aspects of target preparation, e.g. casting, powder metallurgy
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/35—Sputtering by application of a magnetic field, e.g. magnetron sputtering
    • C23C14/352—Sputtering by application of a magnetic field, e.g. magnetron sputtering using more than one target
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/56—Apparatus specially adapted for continuous coating; Arrangements for maintaining the vacuum, e.g. vacuum locks
    • C23C14/564—Means for minimising impurities in the coating chamber such as dust, moisture, residual gases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Physical Vapour Deposition (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Electroluminescent Light Sources (AREA)
  • Semiconductor Memories (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)

Abstract

【課題】複数の金属元素を含み、結晶化度の高い酸化物膜を成膜可能なスパッタリング用ターゲットの使用方法を提供する。【解決手段】複数の結晶粒を有する多結晶酸化物を含むスパッタリング用ターゲットの使用方法であって、複数の結晶粒は、劈開面を有し、スパッタリング用ターゲットにイオンを衝突させることによってそれぞれの劈開面からスパッタ粒子を剥離させ、スパッタ粒子が正に帯電することで、スパッタ粒子同士が互いに反発しながら被成膜面に均一に堆積する。【選択図】図１

Description

本発明は、物、方法、または、製造方法に関する。または、本発明は、プロセス、マシン
、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関する。特に
、本発明は、例えば、半導体装置、表示装置、発光装置、蓄電装置、それらの駆動方法、
または、それらの製造方法に関する。特に、本発明は、例えば、酸化物半導体を有する半
導体装置、表示装置、または、発光装置に関する。特に、本発明は、例えば、スパッタリ
ング用ターゲット、およびその作製方法に関する。または、本発明は、例えば、前述のス
パッタリング用ターゲットを用いてスパッタリング成膜される酸化物膜、およびその酸化
物膜を用いた半導体装置に関する。
なお、本明細書において半導体装置とは、半導体特性を利用することで機能しうる装置全
般をいい、電気光学装置、半導体回路および電子機器は全て半導体装置である。
絶縁表面を有する基板上に形成された半導体薄膜を用いてトランジスタを構成する技術が
注目されている。該トランジスタは集積回路（ＩＣ）や画像表示装置（表示装置）のよう
な電子デバイスに広く応用されている。トランジスタに適用可能な半導体薄膜としてシリ
コン膜が広く知られているが、その他として酸化物半導体膜が注目されている。
例えば、電子キャリア濃度が１０１８／ｃｍ３未満である、Ｉｎ、ＧａおよびＺｎを含む
非晶質酸化物半導体膜を用いたトランジスタが開示されており、当該酸化物半導体膜の成
膜方法としてはスパッタリング法が最適とされている（特許文献１参照。）。
複数の金属元素を含む酸化物半導体は、キャリア密度の制御性が高いものの、非晶質化し
やすく、物性が不安定であるという問題があった。
一方、結晶性酸化物半導体膜を用いたトランジスタは、非晶質酸化物半導体膜を用いたト
ランジスタと比べ、優れた電気特性および信頼性を有することが報告されている（非特許
文献１参照。）。
特開２００６−１６５５２８号公報
Ｓｈｕｎｐｅｉ Ｙａｍａｚａｋｉ， Ｊｕｎ Ｋｏｙａｍａ， Ｙｏｓｈｉｔａｋａ Ｙａｍａｍｏｔｏ ａｎｄ Ｋｅｎｊｉ Ｏｋａｍｏｔｏ， "Ｒｅｓｅａｒｃｈ， Ｄｅｖｅｌｏｐｍｅｎｔ， ａｎｄ Ａｐｐｌｉｃａｔｉｏｎ ｏｆ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ" ＳＩＤ ２０１２ ＤＩＧＥＳＴ ｐｐ１８３−１８６
複数の金属元素を含む酸化物膜の成膜方法であって、結晶性の酸化物膜を作製する方法を
提供することを課題の一とする。
当該酸化物膜を成膜可能なスパッタリング用ターゲットを提供することを課題の一とする
。
当該スパッタリング用ターゲットの使用方法を提供することを課題の一とする。
酸化物膜を用いた電気特性の安定したトランジスタを提供することを課題の一とする。
当該トランジスタを有する信頼性の高い半導体装置を提供することを課題の一とする。
本発明の一態様は、オフ電流の低い半導体装置を提供することを課題とする。または、本
発明の一態様は、消費電力の低い半導体装置を提供することを課題とする。または、本発
明の一態様は、新規な半導体装置を提供することを課題とする。
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一
態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題
は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図
面、請求項などの記載から、これら以外の課題を抽出することが可能である。
本発明の一態様は、多結晶酸化物を含むスパッタリング用ターゲットの使用方法であって
、スパッタリング用ターゲットから剥離した平板状の正に帯電した複数のスパッタ粒子が
、互いに反発しながら被成膜面に堆積するスパッタリング用ターゲットの使用方法である
。
または、本発明の一態様は、多結晶酸化物を含むスパッタリング用ターゲットの使用方法
であって、スパッタリング用ターゲットにイオンを衝突させることによって平板状の複数
のスパッタ粒子を剥離させ、複数のスパッタ粒子が正に帯電することで、互いに反発しな
がら被成膜面に堆積するスパッタリング用ターゲットの使用方法である。
または、本発明の一態様は、複数の結晶粒を有する多結晶酸化物を含むスパッタリング用
ターゲットの使用方法であって、複数の結晶粒は、劈開面を有し、スパッタリング用ター
ゲットにイオンを衝突させることによってそれぞれの劈開面から平板状の複数のスパッタ
粒子を剥離させ、平板状の複数のスパッタ粒子が正に帯電することで、平板状の複数のス
パッタ粒子同士が互いに反発しながら被成膜面に堆積するスパッタリング用ターゲットの
使用方法である。
なお、スパッタ粒子は、六角柱状であると均一に堆積しやすいため好ましい。
または、本発明の一態様は、前述のいずれかの方法でスパッタ粒子を堆積させる酸化物膜
の作製方法である。
なお、劈開面とは、結晶粒を構成する原子の結合が弱い面（劈開する面または劈開しやす
い面のこと）をいう。
スパッタリング用ターゲットに含まれる複数の結晶粒が劈開面を有することで、当該スパ
ッタリング用ターゲットにイオンを衝突させたときに、結晶粒の劈開面からスパッタ粒子
を剥離させることができる。
このようにして剥離させたスパッタ粒子は、結晶粒の一部によって形成されるため、高い
結晶性を有する。従って当該スパッタ粒子を堆積させることで結晶化度の高い酸化物膜を
成膜することができる。
なお、スパッタ粒子は劈開面から剥離するため、その形状は平板状（ペレット状ともいう
。）となる。また、平板状のスパッタ粒子は、安定性の観点から自明なように、劈開面と
被成膜面とが平行になるよう被成膜面に付着する割合が高い。従って、成膜される酸化物
膜の結晶部は一つの結晶軸に対して配向することになる。例えば、結晶粒の劈開面がａ−
ｂ面に平行な面である場合、酸化物膜はｃ軸配向性を有する。即ち、被成膜面の法線ベク
トルと酸化物膜に含まれる結晶部のｃ軸とが平行になる。ただし、ａ軸はｃ軸を基準に回
転自在であるため、酸化物膜に含まれる複数の結晶部のａ軸の方向は一様ではない。
なお、本明細書において、結晶が三方晶または菱面体晶である場合、六方晶系として表す
。
本明細書において、「平行」とは、二つの直線が−１０°以上１０°以下の角度で配置さ
れている状態をいう。従って、−５°以上５°以下の場合も含まれる。また、「垂直」と
は、二つの直線が８０°以上１００°以下の角度で配置されている状態をいう。従って、
８５°以上９５°以下の場合も含まれる。
スパッタ粒子は理想的には単結晶であるが、イオンの衝突の影響などによって一部の領域
で結晶性が低下していても構わない。従って、成膜される酸化物膜は結晶部と結晶部との
間に結晶性の低い領域を含むことがある。例えば、透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎ
ｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）による観察像では、結晶
部と結晶部との境界を明確に判別できない。そのため、本発明の一態様に係る酸化物膜は
、粒界に起因する電子移動度の低下が抑制されるため、高い電子移動度を有する。
ここで、Ｉｎ−Ｇａ−Ｚｎ酸化物（Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］）の結晶
の劈開面について説明する。
図３（Ａ）に、ａ−ｂ面と平行な方向から見たときのＩｎ−Ｇａ−Ｚｎ酸化物の結晶構造
を示す。また、スパッタリング時にイオンが衝突した後の結晶構造を図３（Ｂ）に示す。
例えば、Ｉｎ−Ｇａ−Ｚｎ酸化物に含まれる結晶粒は、図３（Ｂ）に示すガリウム原子ま
たは／および亜鉛原子ならびに酸素原子を有する層と、ガリウム原子または／および亜鉛
原子ならびに酸素原子を有する層と、の間で劈開する。これは、当該層においてマイナス
の電荷を有する酸素原子同士が近距離にあるためである。このように、劈開面はａ−ｂ面
に平行な面となる。
即ち、Ｉｎ−Ｇａ−Ｚｎ酸化物の結晶粒を含むスパッタリング用ターゲットの表面にイオ
ンが衝突すると、Ｉｎ−Ｇａ−Ｚｎ酸化物に含まれる結晶粒は、結晶のａ−ｂ面に平行な
面に沿って劈開し、ａ−ｂ面に平行な上面および下面を有する平板状のスパッタ粒子が剥
離する。
また、図３（Ａ）に示したＩｎ−Ｇａ−Ｚｎ酸化物の結晶は、ａ−ｂ面に垂直な方向から
見て、正三角形または正六角形に金属原子が配列するため、前述の平板状の結晶粒は内角
が１２０°である正六角形の面を有する六角柱状となりやすい。
なお、スパッタリング用ターゲットは、好ましくは相対密度を９０％以上、９５％以上、
または９９％以上とする。なお、スパッタリング用ターゲットの相対密度とは、スパッタ
リング用ターゲットの密度と、それと同一組成の物質の気孔のない状態における密度との
比をいう。
スパッタリング用ターゲットに含まれる多結晶酸化物は、例えばＩｎ、Ｍ（ＭはＧａ、Ｓ
ｎ、Ｈｆ、Ａｌ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ
、Ｔｍ、ＹｂまたはＬｕ）およびＺｎを含む酸化物であればよい。
また、当該多結晶酸化物に含まれるＩｎ、ＭおよびＺｎの原子数比は、化学量論的組成の
近傍となることが好ましい。多結晶酸化物に含まれるＩｎ、ＭおよびＺｎの原子数比が化
学量論的組成の近傍となることによって、当該多結晶酸化物の結晶性を高めることができ
る。なお、近傍と記載したように、プラスマイナス１０％の範囲で原子数比と化学量論的
組成とがずれていても構わない。
Ｉｎ、ＭおよびＺｎを含む多結晶酸化物に含まれる結晶粒は、ＭとＺｎとを含む第１の面
と、ＭとＺｎとを含む第２の面との間に劈開面を有する。
以下に、前述のいずれかの方法でスパッタ粒子を堆積させる薄膜成膜方法により得られる
酸化物膜の結晶化度をさらに高める方法を示す。
酸化物膜の不純物混入を低減することで、不純物によって結晶状態が崩れることを抑制で
き、結晶化度の高い酸化物膜を成膜することができる。例えば、成膜室内に存在する不純
物濃度（水素、水、二酸化炭素および窒素など）を低減すればよい。また、成膜ガス中の
不純物濃度を低減すればよい。具体的には、露点が−８０℃以下、好ましくは−１００℃
以下、さらに好ましくは−１２０℃以下である成膜ガスを用いる。
また、酸化物膜の被成膜面が微細な凹凸を有すると結晶化度を低下させる。従って、酸化
物膜の被成膜面の平坦性を高めることで結晶化度の高い酸化物膜を成膜することができる
。
また、成膜時の加熱温度を高めることで、被成膜面到達後にスパッタ粒子のマイグレーシ
ョンが起こるため、結晶化度の高い酸化物膜を成膜することができる。具体的には、成膜
時の加熱温度を１００℃以上７４０℃以下、好ましくは２００℃以上５００℃以下とする
。成膜時の加熱温度を高めることで、平板状のスパッタ粒子が被成膜面に到達した場合、
被成膜面上でマイグレーションが起こり、スパッタ粒子の劈開面と平行な面が被成膜面に
付着しやすくなる。
また、成膜ガス中の酸素割合を高め、電力を最適化することで成膜時のプラズマダメージ
を軽減し、結晶化度の高い酸化物膜を成膜することができる。成膜ガス中の酸素割合は、
３０体積％以上、好ましくは５０体積％以上、より好ましくは８０体積％以上、さらに好
ましくは１００体積％とする。
加えて、成膜後に加熱処理を行い、酸化物膜中の不純物濃度を低減すると結晶化度の高い
酸化物膜とすることができる。加熱処理は、不活性雰囲気または減圧下で行うと不純物濃
度を低減する効果が高い。また、不活性雰囲気または減圧下で加熱処理を行った後に、酸
化性雰囲気で加熱処理を行うと好ましい。これは、不活性雰囲気または減圧下で行った加
熱処理によって酸化物膜中の不純物濃度の低減とともに酸化物膜中に酸素欠損が生じてし
まうことがあるためである。酸化性雰囲気における加熱処理を行うことで、酸化物膜中の
酸素欠損を低減することができる。
以上のようにして、結晶化度の高い酸化物膜を成膜することができる。
結晶化度の高い酸化物膜は、ＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓ
ｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）膜であると好ましい。
ＣＡＡＣ−ＯＳ膜は、複数の結晶部を有する酸化物半導体膜の一つであり、ほとんどの結
晶部は、一辺が１００ｎｍ未満の立方体内に収まる大きさである。従って、ＣＡＡＣ−Ｏ
Ｓ膜に含まれる結晶部は、一辺が１０ｎｍ未満、５ｎｍ未満または３ｎｍ未満の立方体内
に収まる大きさの場合も含まれる。ＣＡＡＣ−ＯＳ膜は、微結晶酸化物半導体膜よりも欠
陥準位密度が低いという特徴がある。以下、ＣＡＡＣ−ＯＳ膜について詳細な説明を行う
。
ＣＡＡＣ−ＯＳ膜をＴＥＭによって観察すると、結晶部同士の明確な境界、即ち結晶粒界
（グレインバウンダリーともいう。）を確認することができない。そのため、ＣＡＡＣ−
ＯＳ膜は、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。
ＣＡＡＣ−ＯＳ膜を、試料面と概略平行な方向からＴＥＭによって観察（断面ＴＥＭ観察
）すると、結晶部において、金属原子が層状に配列していることを確認できる。金属原子
の各層は、ＣＡＡＣ−ＯＳ膜の膜を形成する面（被形成面ともいう。）または上面の凹凸
を反映した形状であり、ＣＡＡＣ−ＯＳ膜の被形成面または上面と平行に配列する。
一方、ＣＡＡＣ−ＯＳ膜を、試料面と概略垂直な方向からＴＥＭによって観察（平面ＴＥ
Ｍ観察）すると、結晶部において、金属原子が三角形状または六角形状に配列しているこ
とを確認できる。しかしながら、異なる結晶部間で、金属原子の配列に規則性は見られな
い。
断面ＴＥＭ観察および平面ＴＥＭ観察より、ＣＡＡＣ−ＯＳ膜の結晶部は配向性を有して
いることがわかる。
ＣＡＡＣ−ＯＳ膜に対し、Ｘ線回折（ＸＲＤ：Ｘ−Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）装
置を用いて構造解析を行うと、例えばＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳ膜
のｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、回折角（２θ）が３１°近傍にピークが
現れる場合がある。このピークは、ＩｎＧａＺｎＯ４の結晶の（００９）面に帰属される
ことから、ＣＡＡＣ−ＯＳ膜の結晶がｃ軸配向性を有し、ｃ軸が被形成面または上面に概
略垂直な方向を向いていることが確認できる。
一方、ＣＡＡＣ−ＯＳ膜に対し、ｃ軸に概略垂直な方向からＸ線を入射させるｉｎ−ｐｌ
ａｎｅ法による解析では、２θが５６°近傍にピークが現れる場合がある。このピークは
、ＩｎＧａＺｎＯ４の結晶の（１１０）面に帰属される。ＩｎＧａＺｎＯ４の単結晶酸化
物半導体膜であれば、２θを５６°近傍に固定し、試料面の法線ベクトルを軸（φ軸）と
して試料を回転させながら分析（φスキャン）を行うと、（１１０）面と等価な結晶面に
帰属されるピークが６本観察される。これに対し、ＣＡＡＣ−ＯＳ膜の場合は、２θを５
６°近傍に固定してφスキャンした場合でも、明瞭なピークが現れない。
以上のことから、ＣＡＡＣ−ＯＳ膜では、異なる結晶部間ではａ軸およびｂ軸の配向は不
規則であるが、ｃ軸配向性を有し、かつｃ軸が被形成面または上面の法線ベクトルに平行
な方向を向いていることがわかる。従って、前述の断面ＴＥＭ観察で確認された層状に配
列した金属原子の各層は、結晶のａｂ面に平行な面である。
なお、結晶部は、ＣＡＡＣ−ＯＳ膜を成膜した際、または加熱処理などの結晶化処理を行
った際に形成される。上述したように、結晶のｃ軸は、ＣＡＡＣ−ＯＳ膜の被形成面また
は上面の法線ベクトルに平行な方向に配向する。従って、例えば、ＣＡＡＣ−ＯＳ膜の形
状をエッチングなどによって変化させた場合、結晶のｃ軸がＣＡＡＣ−ＯＳ膜の被形成面
または上面の法線ベクトルと平行にならないこともある。
また、ＣＡＡＣ−ＯＳ膜中の結晶化度が均一でなくてもよい。例えば、ＣＡＡＣ−ＯＳ膜
の結晶部が、ＣＡＡＣ−ＯＳ膜の上面近傍からの結晶成長によって形成される場合、上面
近傍の領域は、被形成面近傍の領域よりも結晶化度が高くなることがある。また、ＣＡＡ
Ｃ−ＯＳ膜に不純物を添加する場合、不純物が添加された領域の結晶化度が変化し、部分
的に結晶化度の異なる領域が形成されることもある。
なお、ＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳ膜のｏｕｔ−ｏｆ−ｐｌａｎｅ法
による解析では、２θが３１°近傍のピークの他に、２θが３６°近傍にもピークが現れ
る場合がある。２θが３６°近傍のピークは、ＣＡＡＣ−ＯＳ膜中の一部に、ｃ軸配向性
を有さない結晶が含まれることを示している。ＣＡＡＣ−ＯＳ膜は、２θが３１°近傍に
ピークを示し、２θが３６°近傍にピークを示さないことが好ましい。
ＣＡＡＣ−ＯＳ膜を用いたトランジスタは、可視光や紫外光の照射による電気特性の変動
が小さい。よって、当該トランジスタは、信頼性が高い。
ＣＡＡＣ−ＯＳ膜に含まれる結晶部の結晶構造の一例について図４乃至図７を用いて詳細
に説明する。なお、特に断りがない限り、図４乃至図７は上方向をｃ軸方向とし、ｃ軸方
向と直交する面をａ−ｂ面とする。なお、単に上半分、下半分という場合、ａ−ｂ面を境
にした場合の上半分、下半分をいう。また、図４において、丸で囲まれたＯは４配位のＯ
を示し、二重丸で囲まれたＯは３配位のＯを示す。
図４（Ａ）に、１個の６配位のＩｎと、Ｉｎに近接の６個の４配位の酸素原子（以下４配
位のＯ）と、を有する構造を示す。ここでは、金属原子が１個に対して、近接の酸素原子
のみ示した構造を小グループと呼ぶ。図４（Ａ）の構造は、八面体構造をとるが、理解を
容易にするため平面構造で示している。なお、図４（Ａ）の上半分および下半分にはそれ
ぞれ３個ずつ４配位のＯがある。図４（Ａ）に示す小グループは電荷が０である。
図４（Ｂ）に、１個の５配位のＧａと、Ｇａに近接の３個の３配位の酸素原子（以下３配
位のＯ）と、Ｇａに近接の２個の４配位のＯと、を有する構造を示す。３配位のＯは、い
ずれもａ−ｂ面に存在する。図４（Ｂ）の上半分および下半分にはそれぞれ１個ずつ４配
位のＯがある。また、Ｉｎも５配位をとるため、図４（Ｂ）に示す構造をとりうる。図４
（Ｂ）に示す小グループは電荷が０である。
図４（Ｃ）に、１個の４配位のＺｎと、Ｚｎに近接の４個の４配位のＯと、を有する構造
を示す。図４（Ｃ）の上半分には１個の４配位のＯがあり、下半分には３個の４配位のＯ
がある。図４（Ｃ）に示す小グループは電荷が０である。
図４（Ｄ）に、１個の６配位のＳｎと、Ｓｎに近接の６個の４配位のＯと、を有する構造
を示す。図４（Ｄ）の上半分には３個の４配位のＯがあり、下半分には３個の４配位のＯ
がある。図４（Ｄ）に示す小グループは電荷が＋１となる。
図４（Ｅ）に、２個のＺｎを含む小グループを示す。図４（Ｅ）の上半分には１個の４配
位のＯがあり、下半分には１個の４配位のＯがある。図４（Ｅ）に示す小グループは電荷
が−１となる。
ここでは、複数の小グループの集合体を中グループと呼び、複数の中グループの集合体を
大グループと呼ぶ。
ここで、これらの小グループ同士が結合する規則について説明する。図４（Ａ）に示す６
配位のＩｎの上半分の３個のＯは、下方向にそれぞれ３個の近接Ｉｎを有し、下半分の３
個のＯは、上方向にそれぞれ３個の近接Ｉｎを有する。図４（Ｂ）に示す５配位のＧａの
上半分の１個のＯは下方向に１個の近接Ｇａを有し、下半分の１個のＯは上方向に１個の
近接Ｇａを有する。図４（Ｃ）に示す４配位のＺｎの上半分の１個のＯは下方向に１個の
近接Ｚｎを有し、下半分の３個のＯは上方向にそれぞれ３個の近接Ｚｎを有する。この様
に、金属原子の上方向の４配位のＯの数と、そのＯの下方向にある近接金属原子の数は等
しく、同様に金属原子の下方向の４配位のＯの数と、そのＯの上方向にある近接金属原子
の数は等しい。Ｏは４配位なので、下方向にある近接金属原子の数と、上方向にある近接
金属原子の数の和は４になる。従って、金属原子の上方向にある４配位のＯの数と、別の
金属原子の下方向にある４配位のＯの数との和が４個のとき、金属原子を有する二種の小
グループ同士は結合することができる。例えば、６配位の金属原子（ＩｎまたはＳｎ）が
下半分の４配位のＯを介して結合する場合、４配位のＯが３個であるため、５配位の金属
原子（ＧａまたはＩｎ）または４配位の金属原子（Ｚｎ）のいずれかと結合することにな
る。
これらの配位数を有する金属原子は、ｃ軸方向において、４配位のＯを介して結合する。
また、このほかにも、層構造の合計の電荷が０となるように複数の小グループが結合して
中グループを構成する。
図５（Ａ）に、Ｉｎ−Ｓｎ−Ｚｎ酸化物の層構造を構成する中グループのモデル図を示す
。図５（Ｂ）に、３つの中グループで構成される大グループを示す。なお、図５（Ｃ）は
、図５（Ｂ）の層構造をｃ軸方向から観察した場合の原子配列を示す。
図５（Ａ）においては、理解を容易にするため、３配位のＯは省略し、４配位のＯは個数
のみ示す。例えば、Ｓｎの上半分および下半分にはそれぞれ３個ずつ４配位のＯがあるこ
とを、丸枠の３として示している。同様に、Ｉｎの上半分および下半分にはそれぞれ１個
ずつ４配位のＯがあることを、丸枠の１として示している。また、同様に、Ｚｎの下半分
（または上半分）には１個の４配位のＯがあることを、丸枠の１として示し、上半分（ま
たは下半分）には３個の４配位のＯがあることを丸枠の３として示している。
図５（Ａ）において、Ｉｎ−Ｓｎ−Ｚｎ酸化物の層構造を構成する中グループは、上から
順に４配位のＯが３個ずつ上半分および下半分にあるＳｎが、４配位のＯが１個ずつ上半
分および下半分にあるＩｎと結合し、そのＩｎが、上半分に３個の４配位のＯがあるＺｎ
と結合し、そのＺｎの下半分の１個の４配位のＯを介して４配位のＯが３個ずつ上半分お
よび下半分にあるＩｎと結合し、そのＩｎが、上半分に１個の４配位のＯがあるＺｎ２個
からなる小グループと結合し、この小グループの下半分の１個の４配位のＯを介して４配
位のＯが３個ずつ上半分および下半分にあるＳｎと結合している構成である。この中グル
ープが複数結合して大グループを構成する。
ここで、３配位のＯおよび４配位のＯの場合、結合１本当たりの電荷はそれぞれ−０．６
６７、−０．５と考えることができる。例えば、Ｉｎ（６配位または５配位）、Ｚｎ（４
配位）、Ｓｎ（５配位または６配位）の電荷は、それぞれ＋３、＋２、＋４である。従っ
て、Ｓｎを含む小グループは電荷が＋１となる。そのため、Ｓｎを含む小グループで層構
造を形成するためには、電荷＋１を打ち消す電荷−１が必要となる。電荷−１をとる構造
として、図４（Ｅ）に示すように、２個のＺｎを含む小グループが挙げられる。例えば、
Ｓｎを含む小グループが１個に対し、２個のＺｎを含む小グループが１個あれば、電荷が
打ち消されるため、層構造の合計の電荷を０とすることができる。
具体的には、図５（Ｂ）に示した大グループが繰り返されることで、Ｉｎ−Ｓｎ−Ｚｎ酸
化物の結晶（Ｉｎ２ＳｎＺｎ３Ｏ８）を得ることができる。なお、得られるＩｎ−Ｓｎ−
Ｚｎ酸化物の結晶の層構造は、Ｉｎ２ＳｎＺｎＯ６（ＺｎＯ）ｍ（ｍは０または自然数。
）とする組成式で表すことができる。
また、このほかにも、Ｉｎ−Ｓｎ−Ｇａ−Ｚｎ酸化物や、Ｉｎ−Ｇａ−Ｚｎ酸化物、Ｉｎ
−Ａｌ−Ｚｎ酸化物、Ｓｎ−Ｇａ−Ｚｎ酸化物、Ａｌ−Ｇａ−Ｚｎ酸化物、Ｓｎ−Ａｌ−
Ｚｎ酸化物や、Ｉｎ−Ｈｆ−Ｚｎ酸化物、Ｉｎ−Ｌａ−Ｚｎ酸化物、Ｉｎ−Ｃｅ−Ｚｎ酸
化物、Ｉｎ−Ｐｒ−Ｚｎ酸化物、Ｉｎ−Ｎｄ−Ｚｎ酸化物、Ｉｎ−Ｓｍ−Ｚｎ酸化物、Ｉ
ｎ−Ｅｕ−Ｚｎ酸化物、Ｉｎ−Ｇｄ−Ｚｎ酸化物、Ｉｎ−Ｔｂ−Ｚｎ酸化物、Ｉｎ−Ｄｙ
−Ｚｎ酸化物、Ｉｎ−Ｈｏ−Ｚｎ酸化物、Ｉｎ−Ｅｒ−Ｚｎ酸化物、Ｉｎ−Ｔｍ−Ｚｎ酸
化物、Ｉｎ−Ｙｂ−Ｚｎ酸化物、Ｉｎ−Ｌｕ−Ｚｎ酸化物や、Ｉｎ−Ｚｎ酸化物、Ｓｎ−
Ｚｎ酸化物、Ａｌ−Ｚｎ酸化物、Ｚｎ−Ｍｇ酸化物、Ｓｎ−Ｍｇ酸化物、Ｉｎ−Ｍｇ酸化
物や、Ｉｎ−Ｇａ酸化物などを用いた場合も同様である。
例えば、図６（Ａ）に、Ｉｎ−Ｇａ−Ｚｎ酸化物の層構造を構成する中グループのモデル
図を示す。
図６（Ａ）において、Ｉｎ−Ｇａ−Ｚｎ酸化物の層構造を構成する中グループは、上から
順に４配位のＯが３個ずつ上半分および下半分にあるＩｎが、４配位のＯが１個上半分に
あるＺｎと結合し、そのＺｎの下半分の３個の４配位のＯを介して、４配位のＯが１個ず
つ上半分および下半分にあるＧａと結合し、そのＧａの下半分の１個の４配位のＯを介し
て、４配位のＯが３個ずつ上半分および下半分にあるＩｎと結合している構成である。こ
の中グループが複数結合して大グループを構成する。
図６（Ｂ）に３つの中グループで構成される大グループを示す。なお、図６（Ｃ）は、図
６（Ｂ）の層構造をｃ軸方向から観察した場合の原子配列を示している。
ここで、Ｉｎ（６配位または５配位）、Ｚｎ（４配位）、Ｇａ（５配位）の電荷は、それ
ぞれ＋３、＋２、＋３であるため、Ｉｎ、ＺｎおよびＧａのいずれかを含む小グループは
、電荷が０となる。そのため、これらの小グループの組み合わせであれば中グループの合
計の電荷は常に０となる。
また、Ｉｎ−Ｇａ−Ｚｎ酸化物の層構造を構成する中グループは、図６（Ａ）に示した中
グループに限定されず、Ｉｎ、Ｇａ、Ｚｎの配列が異なる中グループを組み合わせた大グ
ループも取りうる。
具体的には、図６（Ｂ）に示した大グループが繰り返されることで、Ｉｎ−Ｇａ−Ｚｎ酸
化物の結晶を得ることができる。なお、得られるＩｎ−Ｇａ−Ｚｎ酸化物の層構造は、Ｉ
ｎＧａＯ３（ＺｎＯ）ｎ（ｎは自然数。）とする組成式で表すことができる。
ｎ＝１（ＩｎＧａＺｎＯ４）の場合は、例えば、図７（Ａ）に示す結晶構造を取りうる。
なお、図７（Ａ）に示す結晶構造において、図４（Ｂ）で説明したように、ＧａおよびＩ
ｎは５配位をとるため、ＧａがＩｎに置き換わった構造も取りうる。
また、ｎ＝２（ＩｎＧａＺｎ２Ｏ５）の場合は、例えば、図７（Ｂ）に示す結晶構造を取
りうる。なお、図７（Ｂ）に示す結晶構造において、図４（Ｂ）で説明したように、Ｇａ
およびＩｎは５配位をとるため、ＧａがＩｎに置き換わった構造も取りうる。
以下に、Ｉｎ−Ｇａ−Ｚｎ酸化物の結晶がａ−ｂ面に平行な面の表面構造を有する割合が
高い理由を説明する。
結晶の平衡形では、表面エネルギーの小さい面の面積が大きくなる。また、結晶の劈開も
、同様に表面エネルギーの小さい面で起こりやすい。以下に、各面の表面エネルギーの計
算結果を示す。
ここで、表面エネルギーとは、表面構造のエネルギーから結晶構造のエネルギーを引いた
値を表面積で割ったものをいう。
計算には、密度汎関数理論に基づく第一原理計算ソフトＣＡＳＴＥＰを用い、擬ポテンシ
ャルをウルトラソフト型、カットオフエネルギーを４００ｅＶとした。
図８乃至図１１に、計算に用いた結晶構造と表面構造を示す。なお、図８乃至図１１に示
す表面構造において、空間となっている部分は真空を示す。即ち、空間と接している面が
表面である。また、表面は上下に存在するが、理解を容易にするため、下側の空間は省略
して示す。
図８に示す表面構造（１）の表面エネルギーは、ＩｎおよびＯからなる（００１）面の表
面エネルギーならびにＧａおよびＯからなる（００１）面の表面エネルギーの平均値であ
る。また、表面構造（２）の表面エネルギーは、ＧａおよびＯからなる（００１）面の表
面エネルギーならびにＺｎおよびＯからなる（００１）面の表面エネルギーの平均値であ
る。また、表面構造（３）の表面エネルギーは、ＺｎおよびＯからなる（００１）面の表
面エネルギーならびにＩｎおよびＯからなる（００１）面の表面エネルギーの平均値であ
る。得られた、表面構造（１）、表面構造（２）および表面構造（３）の表面エネルギー
を連立して計算することで、ＩｎおよびＯからなる（００１）面の表面エネルギー、Ｇａ
およびＯからなる（００１）面の表面エネルギー、ならびにＺｎおよびＯからなる（００
１）の表面エネルギーを算出した。本明細書では、便宜上ａ−ｂ面に平行な面を（００１
）面と記載することがある。なお、その他の面（（１００）面や（１０−１）面など）に
ついても同様の記載をすることがある。
図９に示す表面構造（４）は、ＧａおよびＺｎが混合された（００１）面であり、上下と
も同様の表面を有する。
なお、図１０および図１１に示す構造は、それぞれ（１００）面および（１０−１）面で
ある。なお、（１００）面、（１０−１）面は、複数種の表面エネルギーを有する。（１
００）面、（１０−１）面の最表面には全ての元素が出るため、ここでは、代表的な２つ
の側面の表面エネルギーの平均値を各面の表面エネルギーとした。また、（１０−１）面
として、表面構造（６）および表面構造（７）の二種類を用意した。区別するため、それ
ぞれを（１０−１）面＿ａ、（１０−１）面＿ｂと記載する。
表面構造（１）の表面エネルギーは１．５４Ｊ／ｍ２であった。
表面構造（２）の表面エネルギーは１．２４Ｊ／ｍ２であった。
表面構造（３）の表面エネルギーは１．５７Ｊ／ｍ２であった。
表面構造（１）、表面構造（２）および表面構造（３）の表面エネルギーを連立して計算
すると、ＩｎおよびＯからなる（００１）面の表面エネルギーは１．８８Ｊ／ｍ２であっ
た。
表面構造（１）、表面構造（２）および表面構造（３）の表面エネルギーを連立して計算
すると、ＧａおよびＯからなる（００１）面の表面エネルギーは１．２１Ｊ／ｍ２であっ
た。
表面構造（１）、表面構造（２）および表面構造（３）の表面エネルギーを連立して計算
すると、ＺｎおよびＯからなる（００１）面の表面エネルギーは１．２６Ｊ／ｍ２であっ
た。
表面構造（４）の表面エネルギーは０．３５Ｊ／ｍ２であった。
表面構造（５）の表面エネルギーは１．６４Ｊ／ｍ２であった。
表面構造（６）の表面エネルギーは１．７２Ｊ／ｍ２であった。
表面構造（７）の表面エネルギーは１．７９Ｊ／ｍ２であった。
以上の計算結果より、表面構造（４）の表面エネルギーがもっとも小さいことがわかった
。即ち、ＧａおよびＺｎが混合された（００１）面を表面としたときの表面エネルギーが
もっとも小さいことがわかった。
従って、Ｉｎ−Ｇａ−Ｚｎ酸化物の結晶は、ａ−ｂ面に平行な面の表面構造を有する割合
が高いことがわかる。
または、本発明の一態様は上述した酸化物膜をチャネル領域に有するトランジスタである
。
または、本発明の一態様は、当該トランジスタを有する半導体装置である。
結晶化度の高い酸化物膜を用いることで、電気特性の安定したトランジスタを提供するこ
とができる。
また、当該トランジスタを有することで、信頼性の高い半導体装置を提供することができ
る。
スパッタリング用ターゲットから剥離するスパッタ粒子の様子を示した模式図。 スパッタ粒子が被成膜面に到達する様子を示した模式図。 本発明の一態様に係る酸化物半導体の結晶構造を説明する図。 本発明の一態様に係る酸化物半導体の結晶構造を説明する図。 本発明の一態様に係る酸化物半導体の結晶構造を説明する図。 本発明の一態様に係る酸化物半導体の結晶構造を説明する図。 本発明の一態様に係る酸化物半導体の結晶構造を説明する図。 結晶構造および表面構造を説明する図。 結晶構造および表面構造を説明する図。 結晶構造および表面構造を説明する図。 結晶構造および表面構造を説明する図。 成膜装置の一例を示す上面図。 成膜装置の構成の一例を示す図。 スパッタリング用ターゲット、マグネットおよび基板ホルダの位置関係を示す図。 スパッタリング用ターゲットの作製方法の一例を示すフロー図。 トランジスタの一例を示す上面図および断面図。 トランジスタの一例を示す上面図および断面図。 トランジスタの一例を示す上面図および断面図。 トランジスタの一例を示す上面図および断面図。 トランジスタの一例を示す上面図および断面図。 トランジスタの一例を示す上面図および断面図。 本発明の一態様に係る半導体装置の回路図および断面図。 本発明の一態様に係る半導体装置の回路図。 本発明の一態様に係る半導体装置の回路図および断面図。 本発明の一態様に係る半導体装置の回路図。 本発明の一態様に係る半導体装置の回路図、断面図および電気特性を示す図。 本発明の一態様に係る半導体装置の回路図、電気特性を示す図および断面図。 本発明の一態様に係るＣＰＵの構成を示すブロック図。 本発明の一態様に係るＥＬ素子を用いた表示装置の画素の一部の回路図。 本発明の一態様に係るＥＬ素子を用いた表示装置の上面図、断面図および発光層の断面図。 本発明の一態様に係るＥＬ素子を用いた表示装置の断面図。 本発明の一態様に係る液晶素子を用いた表示装置の画素の回路図。 本発明の一態様に係る液晶素子を用いた表示装置の断面図。 本発明の一態様に係る電子機器を説明する図。 ＡＣ電源を用いたスパッタリング時の放電状態を説明する図。
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は
以下の説明に限定されず、その形態および詳細を様々に変更しうることは当業者であれば
容易に理解される。また、本発明は以下に示す実施の形態の記載内容に限定して解釈され
るものではない。なお、図面を用いて発明の構成を説明するにあたり、同じものを指す符
号は異なる図面間でも共通して用いる。なお、同様のものを指す際にはハッチパターンを
同じくし、特に符号を付さない場合がある。
なお、第１、第２として付される序数詞は便宜上用いるものであり、工程順または積層順
を示すものではない。また、本明細書において発明を特定するための事項として固有の名
称を示すものではない。
（実施の形態１）
本実施の形態では、多結晶酸化物を含むスパッタリング用ターゲットを使用する方法につ
いて説明する。
図１（Ａ）は、スパッタリング用ターゲット１０００にイオン１００１が衝突し、スパッ
タ粒子１００２が剥離する様子を示した模式図である。なお、スパッタ粒子１００２は、
六角形の面がａ−ｂ面と平行な面である六角柱状であってもよい。その場合、六角形の面
と垂直な方向がｃ軸方向である（図１（Ｂ）参照。）。スパッタ粒子１００２は、酸化物
の種類によっても異なるが、ａ−ｂ面と平行な面の直径が１ｎｍ以上３０ｎｍ以下、また
は１ｎｍ以上１０ｎｍ以下程度となる。なお、イオン１００１は、酸素の陽イオンを用い
る。また、酸素の陽イオンに加えて、アルゴンの陽イオンを用いてもよい。なお、アルゴ
ンの陽イオンに代えて、その他希ガスの陽イオンを用いてもよい。
イオン１００１として酸素の陽イオンを用いることで、成膜時のプラズマダメージを軽減
することができる。従って、イオン１００１がスパッタリング用ターゲット１０００の表
面に衝突した際に、スパッタリング用ターゲット１０００の結晶性が低下すること、また
は非晶質化することを抑制できる。
剥離されたスパッタ粒子１００２は、正に帯電させることが好ましい。ただし、スパッタ
粒子１００２が、正に帯電するタイミングは特に問わない。具体的には、スパッタ粒子１
００２がプラズマに曝されることで正に帯電する場合がある。または、イオン１００１の
衝突時に電荷を受け取ることで正に帯電する場合がある。または、酸素の陽イオンである
イオン１００１がスパッタ粒子１００２の側面、上面または下面に結合することで正に帯
電する場合がある。
スパッタ粒子１００２は、六角形状の面における角部に正の電荷を有する。六角形状の面
の角部に正の電荷を有することで、正の電荷同士が反発し合い、平板状の形状を維持する
ことができる。
スパッタ粒子１００２の六角形状の面における角部が、正の電荷を有するためには、直流
（ＤＣ）電源を用いることが好ましい。なお、高周波（ＲＦ）電源、交流（ＡＣ）電源を
用いることもできる。ただし、ＲＦ電源は、大面積の基板へ成膜可能なスパッタリング装
置への適用が困難である。また、以下に示す観点からＡＣ電源よりもＤＣ電源が好ましい
と考えられる。
ＡＣ電源を用いた場合、隣接するターゲットが互いにカソード電位とアノード電位を繰り
返す。図３５（Ａ）に示す期間Ａでは、図３５（Ｂ１）に示すようにターゲット１がカソ
ードとして機能し、ターゲット２がアノードとして機能する。また、図３５（Ａ）に示す
期間Ｂでは、図３５（Ｂ２）に示すようにターゲット１がアノードとして機能し、ターゲ
ット２がカソードとして機能する。期間Ａと期間Ｂとを合わせると、２０〜５０μ秒であ
り、期間Ａと期間Ｂを一定周期で繰り返している。
スパッタ粒子１００２は、正に帯電している場合、スパッタ粒子中の正の電荷が互いに反
発し合うことにより、平板状の形状を維持することができる。ただし、ＡＣ電源を用いた
場合、瞬間的に電界がかからない時間が生じるため、スパッタ粒子１００２に帯電してい
た電荷が消失して、スパッタ粒子の構造が崩れてしまうことがある（図３５（Ｃ）参照。
）。従って、ＡＣ電源を用いるよりも、ＤＣ電源を用いる方が好ましいことがわかる。
以下に、スパッタ粒子の被成膜面に堆積する様子を図２を用いて説明する。なお、図２（
Ａ）は、基板加熱ありで成膜した場合を示し、図２（Ｂ）は、基板加熱なしで成膜した場
合を示す。
図２（Ａ）より、基板加熱している場合、スパッタ粒子１００２は被成膜面１００３にお
いて、他のスパッタ粒子１００２が堆積していない領域に移動し、マイグレーションする
ことで既に堆積している粒子の横に結合することで堆積していく。このように、スパッタ
粒子１００２は、平板面が上を向くように被成膜面１００３に敷き詰められる。堆積した
スパッタ粒子１００２は、被成膜面１００３に垂直な方向にｃ軸が揃っており、ＣＡＡＣ
−ＯＳ膜となる。また、堆積して得られる酸化物膜は厚さが均一で、結晶の配向の揃った
酸化物膜となる。
当該メカニズムによって得られるＣＡＡＣ−ＯＳ膜は、非晶質表面上、非晶質絶縁膜表面
上、非晶質酸化物膜表面上などであっても、高い結晶性を有する。
図２（Ｂ）より、基板加熱なしの場合、スパッタ粒子１００２は被成膜面１００３に不規
則に降り注ぐ。従って、スパッタ粒子１００２が既に他のスパッタ粒子１００２が堆積し
ている領域も含め、無秩序に堆積していく。即ち、堆積して得られる酸化物膜は厚さが均
一でなく、結晶の配向もバラバラになる。このようにして得られた酸化物膜は、平板状の
スパッタ粒子１００２が有する結晶性がある程度維持されるため、微結晶酸化物膜となる
。
なお、被成膜面１００３は絶縁表面を有すると好ましい。被成膜面１００３が絶縁表面を
有することにより、被成膜面１００３に堆積したスパッタ粒子１００２から正の電荷が消
失しにくくなる。ただし、スパッタ粒子１００２の堆積速度が正の電荷の消失よりも遅い
場合は、被成膜面１００３が導電性を有していても構わない。
以上のような方法でスパッタリング用ターゲットを使用することで、厚さが均一であり、
結晶の配向の揃った酸化物膜を成膜することができる。
本実施の形態は、適宜他の実施の形態と組み合わせて用いることができる。
（実施の形態２）
本実施の形態では、実施の形態１で示した結晶化度の高い酸化物膜を成膜するための成膜
装置について説明する。
まずは、成膜時に膜中に不純物の混入が少ない成膜装置の構成について図１２および図１
３を用いて説明する。
図１２は、枚葉式マルチチャンバーの成膜装置４０００の上面図を模式的に示している。
成膜装置４０００は、基板を収容するカセットポート４１０１と、基板のアライメントを
行うアライメントポート４１０２と、を備える大気側基板供給室４００１と、大気側基板
供給室４００１から、基板を搬送する大気側基板搬送室４００２と、基板の搬入を行い、
かつ室内の圧力を大気圧から減圧、または減圧から大気圧へ切り替えるロードロック室４
００３ａと、基板の搬出を行い、かつ室内の圧力を減圧から大気圧、または大気圧から減
圧へ切り替えるアンロードロック室４００３ｂと、真空中の基板の搬送を行う搬送室４０
０４と、基板の加熱を行う基板加熱室４００５と、ターゲットが配置され成膜を行う成膜
室４００６ａ、４００６ｂ、４００６ｃと、を有する。
なお、カセットポート４１０１は、図１２に示すように複数（図１２においては、３つ）
有していてもよい。
また、大気側基板搬送室４００２は、ロードロック室４００３ａおよびアンロードロック
室４００３ｂと接続され、ロードロック室４００３ａおよびアンロードロック室４００３
ｂは、搬送室４００４と接続され、搬送室４００４は、基板加熱室４００５、成膜室４０
０６ａ、成膜室４００６ｂ、成膜室４００６ｃと接続する。
なお、各室の接続部にはゲートバルブ４１０４が設けられており、大気側基板供給室４０
０１と、大気側基板搬送室４００２を除き、各室を独立して真空状態に保持することがで
きる。また、大気側基板搬送室４００２および搬送室４００４は、搬送ロボット４１０３
を有し、ガラス基板を搬送することができる。
また、基板加熱室４００５は、プラズマ処理室を兼ねると好ましい。成膜装置４０００は
、処理と処理の間で基板を大気暴露することなく搬送することが可能なため、基板に不純
物が吸着することを抑制できる。また、成膜や加熱処理などの順番を自由に構築すること
ができる。なお、搬送室、成膜室、ロードロック室、アンロードロック室および基板加熱
室は、上述の数に限定されず、設置スペースやプロセス条件に合わせて、適宜最適な数を
設けることができる。
次に、図１２に示す成膜装置４０００の一点鎖線Ｘ１−Ｘ２、一点鎖線Ｙ１−Ｙ２、およ
び一点鎖線Ｙ２−Ｙ３に相当する断面を図１３に示す。
図１３（Ａ）は、基板加熱室４００５と、搬送室４００４の断面を示しており、基板加熱
室４００５は、基板を収容することができる複数の加熱ステージ４１０５を有している。
なお、図１３（Ａ）において、加熱ステージ４１０５は、７段の構成について示すが、こ
れに限定されず、１段以上７段未満の構成や８段以上の構成としてもよい。加熱ステージ
４１０５の段数を増やすことで複数の基板を同時に加熱処理できるため、生産性が向上す
るため好ましい。また、基板加熱室４００５は、バルブを介して真空ポンプ４２００と接
続されている。真空ポンプ４２００としては、例えば、ドライポンプ、およびメカニカル
ブースターポンプ等を用いることができる。
また、基板加熱室４００５に用いることのできる加熱機構としては、例えば、抵抗発熱体
などを用いて加熱する加熱機構としてもよい。または、加熱されたガスなどの媒体からの
熱伝導または熱輻射によって、加熱する加熱機構としてもよい。例えば、ＧＲＴＡ（Ｇａ
ｓ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ
Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）などのＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅ
ａｌ）を用いることができる。ＬＲＴＡは、ハロゲンランプ、メタルハライドランプ、キ
セノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプな
どのランプから発する光（電磁波）の輻射により、被処理物を加熱する。ＧＲＴＡは、高
温のガスを用いて熱処理を行う。ガスとしては、不活性ガスが用いられる。
また、基板加熱室４００５は、マスフローコントローラ４３００を介して、精製機４３０
１と接続される。なお、マスフローコントローラ４３００および精製機４３０１は、ガス
種の数だけ設けられるが、理解を容易にするため一つのみを示す。基板加熱室４００５に
導入されるガスは、露点が−８０℃以下、好ましくは−１００℃以下であるガスを用いる
ことができ、例えば、酸素ガス、窒素ガス、および希ガス（アルゴンガスなど）を用いる
。
搬送室４００４は、搬送ロボット４１０３を有している。搬送ロボット４１０３は、複数
の可動部と、基板を保持するアームと、を有し、各室へ基板を搬送することができる。ま
た、搬送室４００４は、バルブを介して真空ポンプ４２００と、クライオポンプ４２０１
と、接続されている。このような構成とすることで、搬送室４００４は、大気圧から低真
空または中真空（０．１〜数百Ｐａ程度）まで真空ポンプ４２００を用いて排気され、バ
ルブを切り替えて中真空から高真空または超高真空（０．１Ｐａ〜１×１０−７Ｐａ）ま
ではクライオポンプ４２０１を用いて排気される。
また、例えば、クライオポンプ４２０１は、搬送室４００４に対して２台以上並列に接続
してもよい。このような構成とすることで、１台のクライオポンプがリジェネ中であって
も、残りのクライオポンプを使って排気することが可能となる。なお、上述したリジェネ
とは、クライオポンプ内にため込まれた分子（または原子）を放出する処理をいう。クラ
イオポンプは、分子（または原子）をため込みすぎると排気能力が低下してくるため、定
期的にリジェネが行われる。
図１３（Ｂ）は、成膜室４００６ｂと、搬送室４００４と、ロードロック室４００３ａの
断面を示している。
ここで、図１３（Ｂ）を用いて、成膜室（スパッタリング室）の詳細について説明する。
図１３（Ｂ）に示す成膜室４００６ｂは、ターゲット４１０６と、防着板４１０７と、基
板ステージ４１０８と、を有する。なお、ここでは基板ステージ４１０８には、基板４１
０９が設置されている。基板ステージ４１０８は、図示しないが、基板４１０９を保持す
る基板保持機構や、基板４１０９を裏面から加熱する裏面ヒーター等を備えていてもよい
。
なお、基板ステージ４１０８は、成膜時に床面に対して概略垂直状態に保持され、基板受
け渡し時には床面に対して概略水平状態に保持される。なお、図１３（Ｂ）中において、
破線で示す箇所が基板受け渡し時の基板ステージ４１０８の保持される位置となる。この
ような構成とすることで成膜時に混入しうるゴミまたはパーティクルが、基板４１０９に
付着する確率を水平状態に保持するよりも抑制することができる。ただし、基板ステージ
４１０８を床面に対して垂直（９０°）状態に保持すると、基板４１０９が落下する可能
性があるため、基板ステージ４１０８の床面に対する角度は、８０°以上９０°未満とす
ることが好ましい。
また、防着板４１０７は、ターゲット４１０６からスパッタリングされる粒子が不要な領
域に推積することを抑制できる。また、防着板４１０７は、累積されたスパッタリング粒
子が剥離しないように、加工することが望ましい。例えば、表面粗さを増加させるブラス
ト処理、または防着板４１０７の表面に凹凸を設けてもよい。
また、成膜室４００６ｂは、ガス加熱機構４３０２を介してマスフローコントローラ４３
００と接続され、ガス加熱機構４３０２はマスフローコントローラ４３００を介して精製
機４３０１と接続される。ガス加熱機構４３０２により、成膜室４００６ｂに導入される
ガスを４０℃以上４００℃以下、好ましくは５０℃以上２００℃以下に加熱することがで
きる。なお、ガス加熱機構４３０２、マスフローコントローラ４３００、および精製機４
３０１は、ガス種の数だけ設けられるが、理解を容易にするため一つのみを示す。成膜室
４００６ｂに導入されるガスは、露点が−８０℃以下、好ましくは−１００℃以下である
ガスを用いることができ、例えば、酸素ガス、窒素ガス、および希ガス（アルゴンガスな
ど）を用いる。
成膜室４００６ｂに、対向ターゲット式スパッタリング装置を適用してもよい。具体的な
スパッタリング用ターゲット、マグネットおよび基板ホルダの位置関係を図１４を用いて
説明する。
図１４（Ａ）乃至図１４（Ｄ）に示す構成は、いずれも第１のスパッタリング用ターゲッ
ト４０３２ａ、第２のスパッタリング用ターゲット４０３２ｂ、第１のカソードマグネッ
ト４０３３ａ、第２のカソードマグネット４０３３ｂおよび基板ホルダ４０３５を有する
。即ち、図１４（Ａ）乃至図１４（Ｄ）は、それぞれ位置関係が異なるのみである。
図１４（Ａ）に示す構成は、第１のスパッタリング用ターゲット４０３２ａと第２のスパ
ッタリング用ターゲット４０３２ｂとが平行に向かい合って設けられている。また、第１
のカソードマグネット４０３３ａと第２のカソードマグネット４０３３ｂとが同じ極性が
向かい合うように設けられている。なお、第１のカソードマグネット４０３３ａおよび第
２のカソードマグネット４０３３ｂのＳ極が向かい合うように設けられているが、Ｎ極が
向かい合うように設けられていても構わない。基板ホルダ４０３５は、第１のスパッタリ
ング用ターゲット４０３２ａと第２のスパッタリング用ターゲット４０３２ｂとが向かい
合う領域外の下側に設けられるが、上側に設けられても構わない。また、下側および上側
に設けられても構わない。下側および上側に基板ホルダ４０３５を設けることにより、生
産性を高めることができる。なお、基板ホルダ４０３５の上面が、第１のスパッタリング
用ターゲット４０３２ａおよび第２のスパッタリング用ターゲット４０３２ｂの上面に垂
直となるように設けられているが、基板ホルダ４０３５を傾けて設けてもよい。図１４（
Ａ）に示すような位置関係とすることで、堆積速度を高めることができる。
図１４（Ｂ）に示す構成は、第１のスパッタリング用ターゲット４０３２ａと第２のスパ
ッタリング用ターゲット４０３２ｂとが平行に向かい合って設けられている。また、第１
のカソードマグネット４０３３ａと第２のカソードマグネット４０３３ｂとが異なる極性
が向かい合うように設けられている。基板ホルダ４０３５は、第１のスパッタリング用タ
ーゲット４０３２ａと第２のスパッタリング用ターゲット４０３２ｂとが向かい合う領域
外の下側に設けられるが、上側に設けられても構わない。また、下側および上側に設けら
れても構わない。下側および上側に基板ホルダ４０３５を設けることにより、生産性を高
めることができる。なお、基板ホルダ４０３５の上面が、第１のスパッタリング用ターゲ
ット４０３２ａおよび第２のスパッタリング用ターゲット４０３２ｂの上面に垂直となる
ように設けられているが、基板ホルダ４０３５を傾けて設けてもよい。図１４（Ｂ）に示
すような位置関係とすることで、堆積速度を高めることができる。
図１４（Ｃ）に示す構成は、第１のスパッタリング用ターゲット４０３２ａと第２のスパ
ッタリング用ターゲット４０３２ｂとが対称に傾いた状態で向かい合って（逆さＶ字状に
）設けられている。また、第１のカソードマグネット４０３３ａと第２のカソードマグネ
ット４０３３ｂとが同じ極性が向かい合うように設けられている。なお、第１のカソード
マグネット４０３３ａおよび第２のカソードマグネット４０３３ｂのＳ極が向かい合うよ
うに設けられているが、Ｎ極が向かい合うように設けられていても構わない。基板ホルダ
４０３５は、第１のスパッタリング用ターゲット４０３２ａと第２のスパッタリング用タ
ーゲット４０３２ｂとが向かい合う領域外の下側（ターゲット間距離が広い側）に設けら
れる。図１４（Ｃ）に示すような位置関係とすることで、効率よくスパッタリング粒子が
基板ホルダ４０３５に降り注ぐため、堆積速度を高めることができる。
図１４（Ｄ）に示す構成は、第１のスパッタリング用ターゲット４０３２ａと第２のスパ
ッタリング用ターゲット４０３２ｂとが対称に傾いた状態で向かい合って（逆さＶ字状に
）設けられている。また、第１のカソードマグネット４０３３ａと第２のカソードマグネ
ット４０３３ｂとが異なる極性が向かい合うように設けられている。基板ホルダ４０３５
は、第１のスパッタリング用ターゲット４０３２ａと第２のスパッタリング用ターゲット
４０３２ｂとが向かい合う領域外の下側（ターゲット間距離が広い側）に設けられる。図
１４（Ｄ）に示すような位置関係とすることで、効率よくスパッタリング粒子が基板ホル
ダ４０３５に降り注ぐため、堆積速度を高めることができる。
以上に示した対向ターゲット式スパッタリング装置は、プラズマがターゲット間に閉じこ
められるため、基板へのプラズマダメージを低減することができる。また、ターゲットの
傾きによっては、スパッタリング粒子の基板への入射角度を浅くすることができるため、
段差被覆性を高めることができる。
なお、成膜室４００６ｂに、平行平板型スパッタリング装置、イオンビームスパッタリン
グ装置を適用しても構わない。
なお、ガスを導入する直前に精製機を設ける場合、精製機から成膜室４００６ｂまでの配
管の長さを１０ｍ以下、好ましくは５ｍ以下、さらに好ましくは１ｍ以下とする。配管の
長さを１０ｍ以下、５ｍ以下または１ｍ以下とすることで、配管からの放出ガスの影響を
長さに応じて低減できる。さらに、ガスの配管には、フッ化鉄、酸化アルミニウム、酸化
クロムなどで内部が被覆された金属配管を用いるとよい。前述の配管は、例えばＳＵＳ３
１６Ｌ−ＥＰ配管と比べ、不純物を含むガスの放出量が少なく、ガスへの不純物の入り込
みを低減できる。また、配管の継手には、高性能超小型メタルガスケット継手（ＵＰＧ継
手）を用いるとよい。また、配管を全て金属で構成することで、樹脂等を用いた場合と比
べ、生じる放出ガスおよび外部リークの影響を低減できて好ましい。
また、成膜室４００６ｂは、バルブを介してターボ分子ポンプ４２０２および真空ポンプ
４２００と接続される。
また、成膜室４００６ｂには、クライオトラップ４１１０が設けられる。
クライオトラップ４１１０は、水などの比較的融点の高い分子（または原子）を吸着する
ことができる機構である。ターボ分子ポンプ４２０２は大きいサイズの分子（または原子
）を安定して排気し、かつメンテナンスの頻度が低いため、生産性に優れる一方、水素や
水の排気能力が低い。そこで、水などに対する排気能力を高めるため、クライオトラップ
４１１０が成膜室４００６ｂに接続された構成としている。クライオトラップ４１１０の
冷凍機の温度は１００Ｋ以下、好ましくは８０Ｋ以下とする。また、クライオトラップ４
１１０が複数の冷凍機を有する場合、冷凍機ごとに温度を変えると、効率的に排気するこ
とが可能となるため好ましい。例えば、１段目の冷凍機の温度を１００Ｋ以下とし、２段
目の冷凍機の温度を２０Ｋ以下とすればよい。
なお、成膜室４００６ｂの排気方法は、これに限定されず、先の搬送室４００４に示す排
気方法（クライオポンプと真空ポンプとの排気方法）と同様の構成としてもよい。もちろ
ん、搬送室４００４の排気方法を成膜室４００６ｂと同様の構成（ターボ分子ポンプと真
空ポンプとの排気方法）としてもよい。
なお、上述した搬送室４００４、基板加熱室４００５、および成膜室４００６ｂの背圧（
全圧）、ならびに各気体分子（原子）の分圧は、以下の通りとすると好ましい。とくに、
成膜室４００６ｂの背圧、ならびに各気体分子（原子）の分圧には、形成される膜中に不
純物が混入され得る可能性があるので、注意する必要がある。
上述した各室の背圧（全圧）は、１×１０−４Ｐａ以下、好ましくは３×１０−５Ｐａ以
下、さらに好ましくは１×１０−５Ｐａ以下である。上述した各室の質量電荷比（ｍ／ｚ
）が１８である気体分子（原子）の分圧は、３×１０−５Ｐａ以下、好ましくは１×１０
−５Ｐａ以下、さらに好ましくは３×１０−６Ｐａ以下である。また、上述した各室のｍ
／ｚが２８である気体分子（原子）の分圧は、３×１０−５Ｐａ以下、好ましくは１×１
０−５Ｐａ以下、さらに好ましくは３×１０−６Ｐａ以下である。また、上述した各室の
ｍ／ｚが４４である気体分子（原子）の分圧は、３×１０−５Ｐａ以下、好ましくは１×
１０−５Ｐａ以下、さらに好ましくは３×１０−６Ｐａ以下である。
なお、真空チャンバー内の全圧および分圧は、質量分析計を用いて測定することができる
。例えば、株式会社アルバック製四重極型質量分析計（Ｑ−ｍａｓｓともいう。）Ｑｕｌ
ｅｅ ＣＧＭ−０５１を用いればよい。
また、上述した搬送室４００４、基板加熱室４００５、および成膜室４００６ｂは、外部
リークまたは内部リークが少ない構成とすることが望ましい。
例えば、上述した搬送室４００４、基板加熱室４００５、および成膜室４００６ｂのリー
クレートは、３×１０−６Ｐａ・ｍ３／ｓ以下、好ましくは１×１０−６Ｐａ・ｍ３／ｓ
以下である。また、ｍ／ｚが１８である気体分子（原子）のリークレートが１×１０−７
Ｐａ・ｍ３／ｓ以下、好ましくは３×１０−８Ｐａ・ｍ３／ｓ以下である。また、ｍ／ｚ
が２８である気体分子（原子）のリークレートが１×１０−５Ｐａ・ｍ３／ｓ以下、好ま
しくは１×１０−６Ｐａ・ｍ３／ｓ以下である。また、ｍ／ｚが４４である気体分子（原
子）のリークレートが３×１０−６Ｐａ・ｍ３／ｓ以下、好ましくは１×１０−６Ｐａ・
ｍ３／ｓ以下である。
なお、リークレートに関しては、前述の質量分析計を用いて測定した全圧および分圧から
導出すればよい。
リークレートは、外部リークおよび内部リークに依存する。外部リークは、微小な穴やシ
ール不良などによって真空系外から気体が流入することである。内部リークは、真空系内
のバルブなどの仕切りからの漏れや内部の部材からの放出ガスに起因する。リークレート
を上述の数値以下とするために、外部リークおよび内部リークの両面から対策をとる必要
がある。
例えば、成膜室４００６ｂの開閉部分はメタルガスケットでシールするとよい。メタルガ
スケットは、フッ化鉄、酸化アルミニウム、または酸化クロムによって被覆された金属を
用いると好ましい。メタルガスケットはＯリングと比べ密着性が高く、外部リークを低減
できる。また、フッ化鉄、酸化アルミニウム、酸化クロムなどによって被覆された金属の
不動態を用いることで、メタルガスケットから放出される不純物を含む放出ガスが抑制さ
れ、内部リークを低減することができる。
また、成膜装置４０００を構成する部材として、不純物を含む放出ガスの少ないアルミニ
ウム、クロム、チタン、ジルコニウム、ニッケルまたはバナジウムを用いる。また、部材
として、鉄、クロムおよびニッケルなどを含む合金を、前述の材料で被覆して用いてもよ
い。鉄、クロムおよびニッケルなどを含む合金は、剛性があり、熱に強く、また加工に適
している。ここで、表面積を小さくするために部材の表面凹凸を研磨などによって低減し
ておくと、放出ガスを低減できる。
または、前述の成膜装置４０００の部材をフッ化鉄、酸化アルミニウム、酸化クロムなど
で被覆してもよい。
成膜装置４０００の部材は、極力金属のみで構成することが好ましく、例えば石英などで
構成される覗き窓などを設置する場合も、放出ガスを抑制するために表面をフッ化鉄、酸
化アルミニウム、酸化クロムなどで薄く被覆するとよい。
成膜室に存在する吸着物は、内壁などに吸着しているために成膜室の圧力に影響しないが
、成膜室を排気した際のガス放出の原因となる。そのため、リークレートと排気速度に相
関はないものの、排気能力の高いポンプを用いて、成膜室に存在する吸着物をできる限り
脱離し、あらかじめ排気しておくことは重要である。なお、吸着物の脱離を促すために、
成膜室をベーキングしてもよい。ベーキングすることで吸着物の脱離速度を１０倍程度大
きくすることができる。ベーキングは１００℃以上４５０℃以下で行えばよい。このとき
、不活性ガスを成膜室に導入しながら吸着物の除去を行うと、排気するだけでは脱離しに
くい水などの脱離速度をさらに大きくすることができる。なお、導入する不活性ガスをベ
ーキングの温度と同程度に加熱することで、吸着物の脱離速度をさらに高めることができ
る。ここで不活性ガスとして希ガスを用いると好ましい。また、成膜する膜種によっては
不活性ガスの代わりに酸素などを用いても構わない。例えば、酸化物を成膜する場合は、
主成分である酸素を用いた方が好ましい場合もある。
または、加熱した希ガスなどの不活性ガスまたは酸素などを導入することで成膜室内の圧
力を高め、一定時間経過後に再び成膜室を排気する処理を行うと好ましい。加熱したガス
の導入により成膜室内の吸着物を脱離させることができ、成膜室内に存在する不純物を低
減することができる。なお、この処理は２回以上３０回以下、好ましくは５回以上１５回
以下の範囲で繰り返し行うと効果的である。具体的には、温度が４０℃以上４００℃以下
、好ましくは５０℃以上２００℃以下である不活性ガスまたは酸素などを導入することで
成膜室内の圧力を０．１Ｐａ以上１０ｋＰａ以下、好ましくは１Ｐａ以上１ｋＰａ以下、
さらに好ましくは５Ｐａ以上１００Ｐａ以下とし、圧力を保つ期間を１分以上３００分以
下、好ましくは５分以上１２０分以下とすればよい。その後、成膜室を５分以上３００分
以下、好ましくは１０分以上１２０分以下の期間排気する。
また、ダミー成膜を行うことでも吸着物の脱離速度をさらに高めることができる。ダミー
成膜とは、ダミー基板に対してスパッタリング法などによる成膜を行うことで、ダミー基
板および成膜室内壁に膜を堆積させ、成膜室内の不純物および成膜室内壁の吸着物を膜中
に閉じこめることをいう。ダミー基板は、放出ガスの少ない基板が好ましい。ダミー成膜
を行うことで、後に成膜される膜中の不純物濃度を低減することができる。なお、ダミー
成膜はベーキングと同時に行ってもよい。
次に、図１３（Ｂ）に示す搬送室４００４、およびロードロック室４００３ａと、図１３
（Ｃ）に示す大気側基板搬送室４００２、および大気側基板供給室４００１の詳細につい
て以下説明を行う。なお、図１３（Ｃ）は、大気側基板搬送室４００２、および大気側基
板供給室４００１の断面を示している。
図１３（Ｂ）に示す搬送室４００４については、図１３（Ａ）に示す搬送室４００４の記
載を参照する。
ロードロック室４００３ａは、基板受け渡しステージ４１１１を有する。ロードロック室
４００３ａは、減圧状態から大気まで圧力を上昇させ、ロードロック室４００３ａの圧力
が大気圧になった時に、基板受け渡しステージ４１１１が大気側基板搬送室４００２に設
けられている搬送ロボット４１０３から基板を受け取る。その後、ロードロック室４００
３ａを真空引きし、減圧状態としたのち、搬送室４００４に設けられている搬送ロボット
４１０３が基板受け渡しステージ４１１１から基板を受け取る。
また、ロードロック室４００３ａは、バルブを介して真空ポンプ４２００、およびクライ
オポンプ４２０１と接続されている。真空ポンプ４２００、およびクライオポンプ４２０
１の排気系の接続方法は、搬送室４００４の接続方法を参考とすることで接続できるため
、ここでの説明は省略する。なお、図１２に示すアンロードロック室４００３ｂは、ロー
ドロック室４００３ａと同様の構成とすることができる。
大気側基板搬送室４００２は、搬送ロボット４１０３を有する。搬送ロボット４１０３に
より、カセットポート４１０１とロードロック室４００３ａとの基板の受け渡しを行うこ
とができる。また、大気側基板搬送室４００２、および大気側基板供給室４００１の上方
にＨＥＰＡフィルター（Ｈｉｇｈ Ｅｆｆｉｃｉｅｎｃｙ Ｐａｒｔｉｃｕｌａｔｅ Ａ
ｉｒ Ｆｉｌｔｅｒ）等のゴミまたはパーティクルの混入を抑制するための機構を設けて
もよい。
大気側基板供給室４００１は、複数のカセットポート４１０１を有する。カセットポート
４１０１は、複数の基板を収容することができる。
以上の成膜装置を用いて、酸化物膜を成膜することで、酸化物膜への不純物の混入を抑制
できる。さらには、以上の成膜装置を用いて、酸化物膜に接する膜を成膜することで、酸
化物膜に接する膜から酸化物膜へ不純物が混入することを抑制できる。
次に、上述した成膜装置を用いたＣＡＡＣ−ＯＳ膜の成膜方法について説明する。
酸化物膜の成膜には、実施の形態１で示したスパッタリング用ターゲットを用いる。
スパッタリング用ターゲットは、表面温度が１００℃以下、好ましくは５０℃以下、さら
に好ましくは室温程度（代表的には２５℃）とする。大面積の基板に対応するスパッタリ
ング装置では大面積のスパッタリング用ターゲットを用いることが多い。ところが、大面
積に対応した大きさのスパッタリング用ターゲットをつなぎ目なく作製することは困難で
ある。現実には複数のスパッタリング用ターゲットをなるべく隙間のないように並べて大
きな形状としているが、どうしても僅かな隙間が生じてしまう。こうした僅かな隙間から
、スパッタリング用ターゲットの表面温度が高まることでＺｎなどが揮発し、徐々に隙間
が広がっていくことがある。隙間が広がると、バッキングプレートや接着に用いている金
属がスパッタリングされることがあり、不純物濃度を高める要因となる。従って、スパッ
タリング用ターゲットは、十分に冷却されていることが好ましい。
具体的には、バッキングプレートとして、高い導電性および高い放熱性を有する金属（具
体的にはＣｕ）を用いる。また、バッキングプレート内に水路を形成し、水路に十分な量
の冷却水を流すことで、効率的にスパッタリング用ターゲットを冷却できる。
酸化物膜は、基板加熱温度を１００℃以上６００℃以下、好ましくは１５０℃以上５５０
℃以下、さらに好ましくは２００℃以上５００℃以下とし、酸素ガス雰囲気で成膜する。
酸化物膜の厚さは、１ｎｍ以上４０ｎｍ以下、好ましくは３ｎｍ以上２０ｎｍ以下とする
。成膜時の基板加熱温度が高いほど、得られる酸化物膜の不純物濃度は低くなる。また、
被成膜面でスパッタ粒子のマイグレーションが起こりやすくなるため、酸化物膜中の原子
配列が整い、高密度化され、結晶化度の高いＣＡＡＣ−ＯＳ膜が成膜されやすくなる。さ
らに、酸素ガス雰囲気で成膜することで、プラズマダメージが軽減され、また希ガスなど
の余分な原子が含まれないため、結晶化度の高いＣＡＡＣ−ＯＳ膜が成膜されやすくなる
。ただし、酸素ガスと希ガスの混合雰囲気としてもよく、その場合は酸素ガスの割合は３
０体積％以上、好ましくは５０体積％以上、より好ましくは８０体積％以上とする。
なお、スパッタリング用ターゲットがＺｎを含む場合、酸素ガス雰囲気で成膜することに
より、プラズマダメージが軽減され、Ｚｎの揮発が起こりにくい酸化物膜を得ることがで
きる。
酸化物膜は、成膜圧力を０．８Ｐａ以下、好ましくは０．４Ｐａ以下とし、スパッタリン
グ用ターゲットと基板との距離を１００ｍｍ以下、好ましくは４０ｍｍ以下、好ましくは
２５ｍｍ以下として成膜する。このような条件で酸化物膜を成膜することで、スパッタ粒
子と、別のスパッタ粒子、ガス分子またはイオンとが衝突する頻度を下げることができる
。即ち、成膜圧力に応じてスパッタリング用ターゲットと基板との距離をスパッタ粒子、
ガス分子またはイオンの平均自由行程よりも小さくすることで膜中に取り込まれる不純物
濃度を低減できる。
例えば、圧力を０．４Ｐａ、温度を２５℃（絶対温度を２９８Ｋ）とした場合における平
均自由行程は、水素分子（Ｈ２）が４８．７ｍｍ、ヘリウム原子（Ｈｅ）が５７．９ｍｍ
、水分子（Ｈ２Ｏ）が３１．３ｍｍ、エタン分子（ＣＨ４）が１３．２ｍｍ、ネオン原子
（Ｎｅ）が４２．３ｍｍ、窒素分子（Ｎ２）が２３．２ｍｍ、一酸化炭素分子（ＣＯ）が
１６．０ｍｍ、酸素分子（Ｏ２）が２６．４ｍｍ、アルゴン原子（Ａｒ）が２８．３ｍｍ
、二酸化炭素分子（ＣＯ２）が１０．９ｍｍ、クリプトン原子（Ｋｒ）が１３．４ｍｍ、
キセノン原子（Ｘｅ）が９．６ｍｍである。なお、圧力が２倍になれば平均自由行程は２
分の１になり、絶対温度が２倍になれば平均自由行程は２倍になる。
平均自由行程は、圧力、温度および分子（原子）の直径から決まる。圧力および温度を一
定とした場合は、分子（原子）の直径が大きいほど平均自由行程は短くなる。なお、各分
子（原子）の直径は、Ｈ２が０．２１８ｎｍ、Ｈｅが０．２００ｎｍ、Ｈ２Ｏが０．２７
２ｎｍ、ＣＨ４が０．４１９ｎｍ、Ｎｅが０．２３４ｎｍ、Ｎ２が０．３１６ｎｍ、ＣＯ
が０．３８０ｎｍ、Ｏ２が０．２９６ｎｍ、Ａｒが０．２８６ｎｍ、ＣＯ２が０．４６０
ｎｍ、Ｋｒが０．４１５ｎｍ、Ｘｅが０．４９１ｎｍである。
従って、分子（原子）の直径が大きいほど、平均自由行程が短くなり、かつ膜中に取り込
まれた際には、分子（原子）の直径が大きいために結晶化度を低下させる。そのため、例
えば、Ａｒ以上の直径を有する分子（原子）は不純物になりやすいといえる。
次に、加熱処理を行う。加熱処理は、減圧下、不活性雰囲気または酸化性雰囲気で行う。
加熱処理により、ＣＡＡＣ−ＯＳ膜中の不純物濃度を低減することができる。
加熱処理は、減圧下または不活性雰囲気で加熱処理を行った後、温度を保持しつつ酸化性
雰囲気に切り替えてさらに加熱処理を行うと好ましい。これは、減圧下または不活性雰囲
気にて加熱処理を行うと、ＣＡＡＣ−ＯＳ膜中の不純物濃度を低減することができるが、
同時に酸素欠損も生じてしまうためであり、このとき生じた酸素欠損を、酸化性雰囲気で
の加熱処理により低減することができる。
ＣＡＡＣ−ＯＳ膜は、成膜時の基板加熱に加え、加熱処理を行うことで、膜中の不純物濃
度を低減することが可能となる。
具体的には、ＣＡＡＣ−ＯＳ膜中の水素濃度は、二次イオン質量分析（ＳＩＭＳ：Ｓｅｃ
ｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）において、２×１０２０
ａｔｏｍｓ／ｃｍ３以下、好ましくは５×１０１９ａｔｏｍｓ／ｃｍ３以下、より好まし
くは１×１０１９ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１８ａｔｏｍｓ／
ｃｍ３以下とすることができる。
また、ＣＡＡＣ−ＯＳ膜中の窒素濃度は、ＳＩＭＳにおいて、５×１０１９ａｔｏｍｓ／
ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０
１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下と
することができる。
また、ＣＡＡＣ−ＯＳ膜中の炭素濃度は、ＳＩＭＳにおいて、５×１０１９ａｔｏｍｓ／
ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０
１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下と
することができる。
また、ＣＡＡＣ−ＯＳ膜は、昇温脱離ガス分光法（ＴＤＳ：Ｔｈｅｒｍａｌ Ｄｅｓｏｒ
ｐｔｉｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）分析によるｍ／ｚが２（水素分子など）である
気体分子（原子）、ｍ／ｚが１８である気体分子（原子）、ｍ／ｚが２８である気体分子
（原子）およびｍ／ｚが４４である気体分子（原子）の放出量が、それぞれ１×１０１９
個／ｃｍ３以下、好ましくは１×１０１８個／ｃｍ３以下とすることができる。
なお、ＴＤＳ分析にて放出量を測定する方法については、後述する酸素原子の放出量の測
定方法を参照する。
以上のようにして、結晶化度の高いＣＡＡＣ−ＯＳ膜を成膜することができる。
本実施の形態は、適宜他の実施の形態と組み合わせて用いることができる。
（実施の形態３）
本実施の形態では、本発明の一態様に係るスパッタリング用ターゲットについて説明する
。
スパッタリング用ターゲットは、不純物濃度の低減されたスパッタリング用ターゲットで
ある。具体的には、スパッタリング用ターゲット中のシリコン濃度は、１×１０１９ａｔ
ｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに好ましく
は１×１０１８ａｔｏｍｓ／ｃｍ３未満とする。また、スパッタリング用ターゲット中の
炭素濃度は、１×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ
／ｃｍ３未満、さらに好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３未満とする。また、ス
パッタリング用ターゲット中の鉄濃度は、１×１０１６ａｔｏｍｓ／ｃｍ３未満、好まし
くは５×１０１５ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは１×１０１５ａｔｏｍｓ／
ｃｍ３未満とする。また、スパッタリング用ターゲット中のニッケル濃度は、５×１０１
６ａｔｏｍｓ／ｃｍ３未満、好ましくは１×１０１６ａｔｏｍｓ／ｃｍ３未満、さらに好
ましくは５×１０１５ａｔｏｍｓ／ｃｍ３未満、より好ましくは１×１０１５ａｔｏｍｓ
／ｃｍ３未満とする。スパッタリング用ターゲット中の不純物濃度を低減するために、高
純度化された原料を用いると好ましい。
スパッタリング用ターゲットは、好ましくは相対密度が９０％以上、９５％以上、または
９９％以上である。
スパッタリング用ターゲットは、複数の結晶粒を有する多結晶酸化物を含み、複数の結晶
粒の平均粒径が３μｍ以下、好ましくは２．５μｍ以下、さらに好ましくは２μｍ以下で
ある。
または、スパッタリング用ターゲットは、複数の結晶粒を有する多結晶酸化物を含み、複
数の結晶粒のうち、粒径が０．４μｍ以上１μｍ以下である結晶粒の割合が８％以上、好
ましくは１５％以上、さらに好ましくは２５％以上である。
なお、結晶粒の粒径は、例えば電子後方散乱回折法（ＥＢＳＤ：Ｅｌｅｃｔｒｏｎ Ｂａ
ｃｋｓｃａｔｔｅｒ Ｄｉｆｆｒａｃｔｉｏｎ）によって測定することができる。ここで
示す結晶粒の粒径は、結晶粒の断面を正円形としたときの粒径に換算したものである。結
晶粒の断面は、ＥＢＳＤにより得られる結晶粒マップから観察することができる。具体的
には、結晶粒の断面積がＳであるとき、結晶粒の断面の半径をｒとし、Ｓ＝πｒ２の関係
から半径ｒを算出し、半径ｒの２倍を粒径としている。
また、スパッタリング用ターゲットに含まれる複数の結晶粒は、劈開面を有する。劈開面
は、例えばａ−ｂ面に平行な面である。
複数の結晶粒の粒径が小さいことにより、スパッタリング用ターゲットにイオンを衝突さ
せると、劈開面からスパッタ粒子が剥離する。剥離したスパッタ粒子は、劈開面と平行な
上面および下面を有する平板状となる。また、複数の結晶粒の粒径が小さいことにより、
結晶に歪みが生じ、劈開面から剥離しやすくなる。
また、スパッタリング用ターゲットに含まれる複数の結晶粒が六方晶である場合、平板状
のスパッタ粒子は、内角が１２０°である概略正六角形の上面および下面を有する六角柱
状となる。
また、スパッタ粒子は理想的には単結晶であるが、一部がイオンの衝突の影響などによっ
て非晶質化していても構わない。
このようなスパッタリング用ターゲットに含まれる多結晶酸化物として、Ｉｎ、Ｍ（Ｍは
Ｇａ、Ｓｎ、Ｈｆ、Ａｌ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈ
ｏ、Ｅｒ、Ｔｍ、ＹｂまたはＬｕ）およびＺｎを含む酸化物を用いればよい。Ｉｎ、Ｍお
よびＺｎを含む酸化物をＩｎ−Ｍ−Ｚｎ酸化物とも表記する。
また、Ｉｎ−Ｍ−Ｚｎ酸化物に含まれるＩｎ、ＭおよびＺｎの原子数比は、化学量論的組
成の近傍となることが好ましい。Ｉｎ−Ｍ−Ｚｎ酸化物に含まれるＩｎ、ＭおよびＺｎの
原子数比が化学量論的組成の近傍となることによって、当該Ｉｎ−Ｍ−Ｚｎ酸化物の結晶
性を高めることができる。
Ｉｎ−Ｍ−Ｚｎ酸化物において、劈開面はＭとＺｎとが混合されたａ−ｂ面と平行な面で
あることが多い。
図１５を用いて、上述したスパッタリング用ターゲットの作製方法を示す。
図１５（Ａ）では、スパッタリング用ターゲットとなる複数の金属元素を含む酸化物粉末
を作製する。まずは、工程Ｓ１０１にて酸化物粉末を秤量する。
ここでは、複数の金属元素を含む酸化物粉末として、Ｉｎ、ＭおよびＺｎを含む酸化物粉
末（Ｉｎ−Ｍ−Ｚｎ酸化物粉末ともいう。）を作製する場合について説明する。具体的に
は、原料としてＩｎＯＸ粉末、ＭＯＹ粉末およびＺｎＯＺ粉末を用意する。なお、Ｘ、Ｙ
およびＺは任意の正数であり、例えばＸは１．５、Ｙは１．５、Ｚは１とすればよい。も
ちろん、上記の酸化物粉末は一例であり、所望の組成とするために適宜酸化物粉末を選択
すればよい。なお、Ｍは、Ｇａ、Ｓｎ、Ｈｆ、Ａｌ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｓｍ、Ｅ
ｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、ＹｂまたはＬｕである。本実施の形態では三
種の酸化物粉末を用いた例を示すが、これに限定されない。例えば、本実施の形態を四種
以上の酸化物粉末を用いた場合に適用しても構わないし、一種または二種の酸化物粉末を
用いた場合に適用しても構わない。
次に、ＩｎＯＸ粉末、ＭＯＹ粉末およびＺｎＯＺ粉末を所定のｍｏｌ数比で混合する。
所定のｍｏｌ数比としては、例えば、ＩｎＯＸ粉末、ＭＯＹ粉末およびＺｎＯＺ粉末が、
２：２：１、８：４：３、３：１：１、１：１：１、４：２：３、１：１：２、３：１：
４、１：３：２、１：３：４、１：３：６、１：３：８、１：３：１０、１：３：１２、
１：６：４、１：６：６、１：６：８、１：６：１０、１：６：１２、１：６：１４、１
：６：１６、１：６：２０または３：１：２とする。このようなｍｏｌ数比とすることで
、後に結晶性の高い多結晶酸化物を含むスパッタリング用ターゲットを得やすくなる。
次に、工程Ｓ１０２にて、所定のｍｏｌ数比で混合したＩｎＯＸ粉末、ＭＯＹ粉末および
ＺｎＯＺ粉末に対し第１の焼成を行うことでＩｎ−Ｍ−Ｚｎ酸化物を得る。
なお、第１の焼成は、不活性雰囲気、酸化性雰囲気または減圧下で行い、温度は４００℃
以上１７００℃以下、好ましくは９００℃以上１５００℃以下とする。第１の焼成の時間
は、例えば３分以上２４時間以下、好ましくは３０分以上１７時間以下、さらに好ましく
は３０分以上５時間以下で行えばよい。第１の焼成を前述の条件で行うことで、主たる反
応以外の余分な反応を抑制でき、Ｉｎ−Ｍ−Ｚｎ酸化物中に含まれる不純物濃度を低減す
ることができる。そのため、Ｉｎ−Ｍ−Ｚｎ酸化物の結晶性を高めることができる。
また、第１の焼成は、温度または／および雰囲気を変えて、複数回行ってもよい。例えば
、第１の雰囲気にて第１の温度でＩｎ−Ｍ−Ｚｎ酸化物を保持した後、第２の雰囲気にて
第２の温度で保持しても構わない。具体的には、第１の雰囲気を不活性雰囲気または減圧
下として、第２の雰囲気を酸化性雰囲気とすると好ましい。これは、第１の雰囲気にてＩ
ｎ−Ｍ−Ｚｎ酸化物に含まれる不純物を低減する際にＩｎ−Ｍ−Ｚｎ酸化物中に酸素欠損
が生じることがあるためである。そのため、第２の雰囲気にて得られるＩｎ−Ｍ−Ｚｎ酸
化物中の酸素欠損を低減することが好ましい。Ｉｎ−Ｍ−Ｚｎ酸化物中の不純物濃度を低
減し、かつ酸素欠損を低減することにより、Ｉｎ−Ｍ−Ｚｎ酸化物の結晶性を高めること
ができる。
次に、工程Ｓ１０３にて、Ｉｎ−Ｍ−Ｚｎ酸化物を粉砕することでＩｎ−Ｍ−Ｚｎ酸化物
粉末を得る。
Ｉｎ−Ｍ−Ｚｎ酸化物は、ａ−ｂ面に平行な面の表面構造を有する割合が高い。そのため
、得られるＩｎ−Ｍ−Ｚｎ酸化物粉末は、ａ−ｂ面に平行な上面および下面を有する平板
状の結晶粒を多く含むことになる。また、Ｉｎ−Ｍ−Ｚｎ酸化物の結晶は六方晶となるこ
とが多いため、前述の平板状の結晶粒は内角が１２０°である概略正六角形の面を有する
六角柱状であることが多い。
次に、得られたＩｎ−Ｍ−Ｚｎ酸化物粉末の粒径を工程Ｓ１０４にて確認する。ここでは
、Ｉｎ−Ｍ−Ｚｎ酸化物粉末の平均粒径が３μｍ以下、好ましくは２．５μｍ以下、さら
に好ましくは２μｍ以下となっていることを確認する。なお、工程Ｓ１０４を省略し、粒
径フィルターを用いて、粒径が３μｍ以下、好ましくは２．５μｍ以下、さらに好ましく
は２μｍ以下であるＩｎ−Ｍ−Ｚｎ酸化物粉末のみを選り分けてもよい。Ｉｎ−Ｍ−Ｚｎ
酸化物粉末を、粒径が３μｍ以下、好ましくは２．５μｍ以下、さらに好ましくは２μｍ
以下に選り分けることで、確実にＩｎ−Ｍ−Ｚｎ酸化物粉末の平均粒径を３μｍ以下、好
ましくは２．５μｍ以下、さらに好ましくは２μｍ以下とすることができる。
工程Ｓ１０４にて、Ｉｎ−Ｍ−Ｚｎ酸化物粉末の平均粒径が所定の値を超えた場合、工程
Ｓ１０３に戻り、再びＩｎ−Ｍ−Ｚｎ酸化物粉末を粉砕する。
以上のようにして、平均粒径が３μｍ以下、好ましくは２．５μｍ以下、さらに好ましく
は２μｍ以下であるＩｎ−Ｍ−Ｚｎ酸化物粉末を得ることができる。なお、平均粒径が３
μｍ以下、好ましくは２．５μｍ以下、さらに好ましくは２μｍ以下であるＩｎ−Ｍ−Ｚ
ｎ酸化物粉末を得ることで、後に作製するスパッタリング用ターゲットに含まれる結晶粒
の粒径を小さくすることができる。
次に、図１５（Ｂ）では、図１５（Ａ）に示すフローチャートで得られたＩｎ−Ｍ−Ｚｎ
酸化物粉末を用いてスパッタリング用ターゲットを作製する。
工程Ｓ１１１にて、Ｉｎ−Ｍ−Ｚｎ酸化物粉末を型に敷き詰めて成形する。ここで、成形
とは、型に均一な厚さで粉末などを敷き詰めることをいう。具体的には、型にＩｎ−Ｍ−
Ｚｎ酸化物粉末を導入し、外部から振動を与えることで成形すればよい。または、型にＩ
ｎ−Ｍ−Ｚｎ酸化物粉末を導入し、ローラーなどを用いて均一な厚さに成形すればよい。
なお、工程Ｓ１１１では、Ｉｎ−Ｍ−Ｚｎ酸化物粉末に水と、分散剤と、バインダとを混
合したスラリーを成形してもよい。その場合、フィルターを型に敷き、フィルター上にス
ラリーを流し込んだ後で、型の底面から当該フィルターを介して吸引することで成形すれ
ばよい。その後、吸引後の成形体に対し、乾燥処理を行う。乾燥処理は自然乾燥により行
うと成形体にひびが入りにくいため好ましい。その後、３００℃以上７００℃以下の温度
で加熱処理することで、自然乾燥では取りきれなかった残留水分などを除去する。なお、
フィルターは、例えば織布またはフェルト上に多孔性の樹脂膜を付着させたフィルターを
用いればよい。
ａ−ｂ面に平行な上面および下面を有する平板状の結晶粒を多く含むＩｎ−Ｍ−Ｚｎ酸化
物粉末を型に敷き詰めて成形することで、結晶粒のａ−ｂ面と平行な面が上を向いて並べ
られる。従って、得られたＩｎ−Ｍ−Ｚｎ酸化物粉末を敷き詰めて成形することで、ａ−
ｂ面に平行な面の表面構造の割合を増加させることができる。なお、型は、金属製または
酸化物製とすればよく、矩形または丸形の上面形状を有する。
次に、工程Ｓ１１２にて、Ｉｎ−Ｍ−Ｚｎ酸化物粉末に対し第１の加圧処理を行う。その
後、工程Ｓ１１３にて、第２の焼成を行い、板状Ｉｎ−Ｍ−Ｚｎ酸化物を得る。第２の焼
成は第１の焼成と同様の条件および方法で行えばよい。第２の焼成を行うことで、Ｉｎ−
Ｍ−Ｚｎ酸化物の結晶性を高めることができる。
なお、第１の加圧処理は、Ｉｎ−Ｍ−Ｚｎ酸化物粉末を押し固めることができればよく、
例えば、型と同種で設けられたおもりなどを用いて行えばよい。または、圧縮空気などを
用いて高圧で押し固めてもよい。そのほか、公知の技術を用いて第１の加圧処理を行うこ
とができる。なお、第１の加圧処理は、第２の焼成と同時に行っても構わない。
第１の加圧処理の後に平坦化処理を行ってもよい。平坦化処理は、化学機械研磨（ＣＭＰ
：Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）処理などを用いれば
よい。
こうして得られた板状Ｉｎ−Ｍ−Ｚｎ酸化物は、結晶性の高い多結晶酸化物となる。
次に、工程Ｓ１１４にて、得られた板状Ｉｎ−Ｍ−Ｚｎ酸化物の厚さを確認する。板状Ｉ
ｎ−Ｍ−Ｚｎ酸化物が所望の厚さより薄い場合は、工程Ｓ１１１に戻り、板状Ｉｎ−Ｍ−
Ｚｎ酸化物上にＩｎ−Ｍ−Ｚｎ酸化物粉末を敷き詰め、成形する。工程Ｓ１１４にて、板
状Ｉｎ−Ｍ−Ｚｎ酸化物が所望の厚さである場合は、当該板状Ｉｎ−Ｍ−Ｚｎ酸化物を以
て、スパッタリング用ターゲットとする。以下は、板状Ｉｎ−Ｍ−Ｚｎ酸化物が所望の厚
さより薄かった場合の工程Ｓ１１１以降の工程について説明する。
工程Ｓ１１１の後、工程Ｓ１１２にて、板状Ｉｎ−Ｍ−Ｚｎ酸化物、および板状Ｉｎ−Ｍ
−Ｚｎ酸化物上のＩｎ−Ｍ−Ｚｎ酸化物粉末に対し第２の加圧処理を行う。その後、工程
Ｓ１１３にて、第３の焼成を行い、Ｉｎ−Ｍ−Ｚｎ酸化物粉末の分だけ厚さの増した板状
Ｉｎ−Ｍ−Ｚｎ酸化物を得る。厚さの増した板状Ｉｎ−Ｍ−Ｚｎ酸化物は、板状Ｉｎ−Ｍ
−Ｚｎ酸化物を種結晶として結晶成長させて得られるため、結晶性の高い多結晶酸化物と
なる。
なお、第３の焼成は第２の焼成と同様の条件および方法で行えばよい。また、第２の加圧
処理は第１の加圧処理と同様の条件および方法で行えばよい。第２の加圧処理は、第３の
焼成と同時に行っても構わない。
再び、工程Ｓ１１４にて、得られた板状Ｉｎ−Ｍ−Ｚｎ酸化物の厚さを確認する。
以上の工程によって、結晶の配向性を高めつつ徐々に板状Ｉｎ−Ｍ−Ｚｎ酸化物を厚くす
ることができる。
この板状Ｉｎ−Ｍ−Ｚｎ酸化物を厚くする工程をｎ回（ｎは自然数）繰り返すことで、所
望の厚さ（ｔ）、例えば２ｍｍ以上２０ｍｍ以下、好ましくは３ｍｍ以上２０ｍｍ以下の
板状Ｉｎ−Ｍ−Ｚｎ酸化物を得ることができる。当該板状Ｉｎ−Ｍ−Ｚｎ酸化物を以て、
スパッタリング用ターゲットとする。
その後、平坦化処理を行ってもよい。
なお、得られたスパッタリング用ターゲットに対し、第４の焼成を行っても構わない。第
４の焼成は第１の焼成と同様の条件および方法で行えばよい。第４の焼成を行うことで、
さらに結晶性の高い多結晶酸化物を含むスパッタリング用ターゲットを得ることができる
。
以上のようにして、ａ−ｂ面に平行な劈開面を有する複数の結晶粒を有し、複数の結晶粒
の平均粒径が小さい多結晶酸化物を含むスパッタリング用ターゲットを作製することがで
きる。
なお、このようにして作製したスパッタリング用ターゲットは高密度にすることができる
。スパッタリング用ターゲットの密度が高いことで、成膜される膜密度も高くできる。具
体的には、スパッタリング用ターゲットの相対密度が９０％以上、９５％以上、または９
９％以上とできる。
本実施の形態は、適宜他の実施の形態と組み合わせて用いることができる。
（実施の形態４）
本実施の形態では、本発明の一態様に係るトランジスタについて説明する。
図１６（Ａ）は本発明の一態様に係るトランジスタの上面図である。図１６（Ａ）に示す
一点鎖線Ａ１−Ａ２に対応する断面図を図１６（Ｂ）に示す。また、図１６（Ａ）に示す
一点鎖線Ａ３−Ａ４に対応する断面図を図１６（Ｃ）に示す。なお、理解を容易にするた
め、図１６（Ａ）においては、ゲート絶縁膜１１２などを省略して示す。
図１６（Ｂ）は、基板１００上に設けられた下地絶縁膜１０２と、下地絶縁膜１０２上に
設けられたゲート電極１０４と、ゲート電極１０４上に設けられたゲート絶縁膜１１２と
、ゲート絶縁膜１１２上にあり、ゲート電極１０４と重畳して設けられた酸化物半導体膜
１０６と、酸化物半導体膜１０６上に設けられたソース電極１１６ａおよびドレイン電極
１１６ｂと、酸化物半導体膜１０６、ソース電極１１６ａおよびドレイン電極１１６ｂ上
に設けられた保護絶縁膜１１８と、を有するトランジスタの断面図である。なお、図１６
（Ｂ）では下地絶縁膜１０２の設けられた構造を示すが、これに限定されない。例えば、
下地絶縁膜１０２が設けられない構造としても構わない。
ここで、酸化物半導体膜１０６は、先の実施の形態で示した結晶化度の高い酸化物膜を適
用する。
また、酸化物半導体膜１０６は、水素濃度を、２×１０２０ａｔｏｍｓ／ｃｍ３以下、好
ましくは５×１０１９ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１９ａｔｏｍｓ
／ｃｍ３以下、さらに好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下とする。これは、
酸化物半導体膜１０６に含まれる水素が、意図しないキャリアを生成することがあるため
である。生成されたキャリアは、トランジスタのオフ電流を増大させ、かつトランジスタ
の電気特性を変動させる要因となる。従って、酸化物半導体膜１０６の水素濃度を上述の
範囲とすることで、トランジスタのオフ電流の増大を抑制し、かつトランジスタの電気特
性の変動を抑制することができる。
酸化物半導体膜１０６のドナー（水素、酸素欠損など）濃度を極めて小さくすることによ
り、酸化物半導体膜１０６を用いたトランジスタは、オフ電流の極めて小さいトランジス
タとすることができる。具体的には、チャネル長が３μｍ、チャネル幅が１μｍのときの
トランジスタのオフ電流を、１×１０−２１Ａ以下、または１×１０−２５Ａ以下とする
ことができる。
基板１００に大きな制限はない。例えば、ガラス基板、セラミック基板、石英基板、サフ
ァイア基板などを、基板１００として用いてもよい。また、シリコンや炭化シリコンなど
の単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウムなどの化合物半導体基板
、ＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）基板などを適用することも可能
であり、これらの基板上に半導体素子が設けられたものを、基板１００として用いてもよ
い。
また、基板１００として、第５世代（１０００ｍｍ×１２００ｍｍまたは１３００ｍｍ×
１５００ｍｍ）、第６世代（１５００ｍｍ×１８００ｍｍ）、第７世代（１８７０ｍｍ×
２２００ｍｍ）、第８世代（２２００ｍｍ×２５００ｍｍ）、第９世代（２４００ｍｍ×
２８００ｍｍ）、第１０世代（２８８０ｍｍ×３１３０ｍｍ）などの大型ガラス基板を用
いる場合、半導体装置の作製工程における加熱処理などで生じる基板１００の縮みによっ
て、微細な加工が困難になる場合がある。そのため、前述したような大型ガラス基板を基
板１００として用いる場合、加熱処理による縮みの小さいものを用いることが好ましい。
例えば、基板１００として、４００℃、好ましくは４５０℃、さらに好ましくは５００℃
の温度で１時間加熱処理を行った後の縮み量が１０ｐｐｍ以下、好ましくは５ｐｐｍ以下
、さらに好ましくは３ｐｐｍ以下である大型ガラス基板を用いればよい。
また、基板１００として、可とう性基板を用いてもよい。なお、可とう性基板上にトラン
ジスタを設ける方法としては、非可とう性の基板上にトランジスタを作製した後、トラン
ジスタを剥離し、可とう性基板である基板１００に転置する方法もある。その場合には、
非可とう性基板とトランジスタとの間に剥離層を設けるとよい。
下地絶縁膜１０２は、酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シ
リコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化
ランタン、酸化ネオジム、酸化ハフニウムおよび酸化タンタルを一種以上含む絶縁膜から
選択して、単層で、または積層で用いればよい。
ゲート電極１０４は、Ａｌ、Ｔｉ、Ｃｒ、Ｃｏ、Ｎｉ、Ｃｕ、Ｙ、Ｚｒ、Ｍｏ、Ａｇ、Ｔ
ａおよびＷを一種以上含む、単体、窒化物、酸化物または合金を、単層で、または積層で
用いればよい。
ソース電極１１６ａおよびドレイン電極１１６ｂは、Ａｌ、Ｔｉ、Ｃｒ、Ｃｏ、Ｎｉ、Ｃ
ｕ、Ｙ、Ｚｒ、Ｍｏ、Ａｇ、ＴａおよびＷを一種以上含む、単体、窒化物、酸化物または
合金を、単層で、または積層で用いればよい。なお、ソース電極１１６ａとドレイン電極
１１６ｂは同一組成であってもよいし、異なる組成であってもよい。
ゲート絶縁膜１１２は、酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化
シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸
化ランタン、酸化ネオジム、酸化ハフニウムおよび酸化タンタルを一種以上含む絶縁膜か
ら選択して、単層で、または積層で用いればよい。
保護絶縁膜１１８は、酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シ
リコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化
ランタン、酸化ネオジム、酸化ハフニウムおよび酸化タンタルを一種以上含む絶縁膜から
選択して、単層で、または積層で用いればよい。
保護絶縁膜１１８は、例えば、１層目を酸化シリコン膜とし、２層目を窒化シリコン膜と
した積層膜とすればよい。この場合、酸化シリコン膜は酸化窒化シリコン膜でも構わない
。酸化シリコン膜は、欠陥密度の小さい酸化シリコン膜を用いると好ましい。具体的には
、電子スピン共鳴（ＥＳＲ：Ｅｌｅｃｔｒｏｎ Ｓｐｉｎ Ｒｅｓｏｎａｎｃｅ）にてｇ
値が２．００１の信号に由来するスピンのスピン密度が３×１０１７ｓｐｉｎｓ／ｃｍ３
以下、好ましくは５×１０１６ｓｐｉｎｓ／ｃｍ３以下である酸化シリコン膜を用いる。
窒化シリコン膜は水素およびアンモニアの放出量が少ない窒化シリコン膜を用いる。水素
、アンモニアの放出量は、ＴＤＳ（Ｔｈｅｒｍａｌ Ｄｅｓｏｒｐｔｉｏｎ Ｓｐｅｃｔ
ｒｏｓｃｏｐｙ：昇温脱離ガス分光法）分析にて測定すればよい。また、窒化シリコン膜
は、酸素を透過しない、またはほとんど透過しない窒化シリコン膜を用いる。
保護絶縁膜１１８は、例えば、１層目を第１の酸化シリコン膜とし、２層目を第２の酸化
シリコン膜とし、３層目を窒化シリコン膜とした積層膜とすればよい。この場合、第１の
酸化シリコン膜または／および第２の酸化シリコン膜は酸化窒化シリコン膜でも構わない
。第１の酸化シリコン膜は、欠陥密度の小さい酸化シリコン膜を用いると好ましい。具体
的には、ＥＳＲにてｇ値が２．００１の信号に由来するスピンのスピン密度が３×１０１
７ｓｐｉｎｓ／ｃｍ３以下、好ましくは５×１０１６ｓｐｉｎｓ／ｃｍ３以下である酸化
シリコン膜を用いる。第２の酸化シリコン膜は、過剰酸素を有する酸化シリコン膜を用い
る。窒化シリコン膜は水素およびアンモニアの放出量が少ない窒化シリコン膜を用いる。
また、窒化シリコン膜は、酸素を透過しない、またはほとんど透過しない窒化シリコン膜
を用いる。
過剰酸素を含む酸化シリコン膜とは、加熱処理などによって酸素を放出することができる
酸化シリコン膜をいう。酸化シリコン膜を絶縁膜に拡張すると、過剰酸素を有する絶縁膜
は、加熱処理によって酸素を放出する機能を有する絶縁膜である。
加熱処理によって酸素を放出する膜は、ＴＤＳ分析によって１×１０１８ａｔｏｍｓ／ｃ
ｍ３以上、１×１０１９ａｔｏｍ／ｃｍ３以上または１×１０２０ａｔｏｍｓ／ｃｍ３以
上の酸素（酸素原子数に換算）を放出することもある。
ここで、ＴＤＳ分析を用いた酸素の放出量の測定方法について、以下に説明する。
測定試料をＴＤＳ分析したときの気体の全放出量は、放出ガスのイオン強度の積分値に比
例する。そして標準試料との比較により、気体の全放出量を計算することができる。
例えば、標準試料である所定の密度の水素を含むシリコンウェハのＴＤＳ分析結果、およ
び測定試料のＴＤＳ分析結果から、測定試料の酸素分子の放出量（ＮＯ２）は、数式（１
）で求めることができる。ここで、ＴＤＳ分析で得られる質量数３２で検出されるガスの
全てが酸素分子由来と仮定する。質量数３２のものとしてほかにＣＨ３ＯＨがあるが、存
在する可能性が低いものとしてここでは考慮しない。また、酸素原子の同位体である質量
数１７の酸素原子および質量数１８の酸素原子を含む酸素分子についても、自然界におけ
る存在比率が極微量であるため考慮しない。
ＮＨ２は、標準試料から脱離した水素分子を密度で換算した値である。ＳＨ２は、標準試
料をＴＤＳ分析したときのイオン強度の積分値である。ここで、標準試料の基準値を、Ｎ
Ｈ２／ＳＨ２とする。ＳＯ２は、測定試料をＴＤＳ分析したときのイオン強度の積分値で
ある。αは、ＴＤＳ分析におけるイオン強度に影響する係数である。数式（１）の詳細に
関しては、特開平６−２７５６９７公報を参照する。なお、上記酸素の放出量は、電子科
学株式会社製の昇温脱離分析装置ＥＭＤ−ＷＡ１０００Ｓ／Ｗを用い、標準試料として１
×１０１６ａｔｏｍｓ／ｃｍ２の水素原子を含むシリコンウェハを用いて測定した。
また、ＴＤＳ分析において、酸素の一部は酸素原子として検出される。酸素分子と酸素原
子の比率は、酸素分子のイオン化率から算出することができる。なお、上述のαは酸素分
子のイオン化率を含むため、酸素分子の放出量を評価することで、酸素原子の放出量につ
いても見積もることができる。
なお、ＮＯ２は酸素分子の放出量である。酸素原子に換算したときの放出量は、酸素分子
の放出量の２倍となる。
または、加熱処理によって酸素を放出する膜は、過酸化ラジカルを含むこともある。具体
的には、過酸化ラジカルに起因するスピン密度が、５×１０１７ｓｐｉｎｓ／ｃｍ３以上
であることをいう。なお、過酸化ラジカルを含む膜は、ＥＳＲにて、ｇ値が２．０１近傍
に非対称の信号を有することもある。
または、過剰酸素を含む絶縁膜は、酸素が過剰な酸化シリコン（ＳｉＯＸ（Ｘ＞２））で
あってもよい。酸素が過剰な酸化シリコン（ＳｉＯＸ（Ｘ＞２））は、シリコン原子数の
２倍より多い酸素原子を単位体積当たりに含むものである。単位体積当たりのシリコン原
子数および酸素原子数は、ラザフォード後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ Ｂ
ａｃｋｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｍｅｔｒｙ）により測定した値である。
ゲート絶縁膜１１２および保護絶縁膜１１８の少なくとも一方は、過剰酸素を含む絶縁膜
であると好ましい。
ゲート絶縁膜１１２および保護絶縁膜１１８の少なくとも一方が過剰酸素を含む絶縁膜で
ある場合、酸化物半導体膜１０６の酸素欠損を低減することができる。
なお、図１６に示したトランジスタに、バックゲート電極１１４を設けたものが図１７に
示すトランジスタである。
図１７（Ａ）は本発明の一態様に係るトランジスタの上面図である。図１７（Ａ）に示す
一点鎖線Ａ１−Ａ２に対応する断面図を図１７（Ｂ）に示す。また、図１７（Ａ）に示す
一点鎖線Ａ３−Ａ４に対応する断面図を図１７（Ｃ）に示す。なお、理解を容易にするた
め、図１７（Ａ）においては、ゲート絶縁膜１１２などを省略して示す。
図１７に示すトランジスタは、バックゲート電極１１４が設けられたことにより、しきい
値電圧の制御が容易となる。また、ゲート電極１０４とバックゲート電極１１４とを接続
することにより、トランジスタのオン電流を高めることができる。または、バックゲート
電極１１４を負電位（トランジスタのソース電位よりも低い電位）またはソース電位とす
ることにより、トランジスタのオフ電流を低減することができる。
次に、図１６および図１７とは異なる構造のトランジスタについて、図１８を用いて説明
する。
図１８（Ａ）は本発明の一態様に係るトランジスタの上面図である。図１８（Ａ）に示す
一点鎖線Ｂ１−Ｂ２に対応する断面図を図１８（Ｂ）に示す。また、図１８（Ａ）に示す
一点鎖線Ｂ３−Ｂ４に対応する断面図を図１８（Ｃ）に示す。なお、理解を容易にするた
め、図１８（Ａ）においては、ゲート絶縁膜２１２などを省略して示す。
図１８（Ｂ）は、基板２００上に設けられた下地絶縁膜２０２と、下地絶縁膜２０２上に
設けられたゲート電極２０４と、ゲート電極２０４上に設けられたゲート絶縁膜２１２と
、ゲート絶縁膜２１２上に設けられたソース電極２１６ａおよびドレイン電極２１６ｂと
、ゲート絶縁膜２１２、ソース電極２１６ａおよびドレイン電極２１６ｂ上にあり、ゲー
ト電極２０４と重畳して設けられた酸化物半導体膜２０６と、酸化物半導体膜２０６、ソ
ース電極２１６ａおよびドレイン電極２１６ｂ上に設けられた保護絶縁膜２１８と、を有
するトランジスタの断面図である。なお、図１８（Ｂ）では下地絶縁膜２０２の設けられ
た構造を示すが、これに限定されない。例えば、下地絶縁膜２０２が設けられない構造と
しても構わない。
酸化物半導体膜２０６は、酸化物半導体膜１０６を参照する。
基板２００は、基板１００を参照する。
下地絶縁膜２０２は、下地絶縁膜１０２を参照する。
ゲート電極２０４は、ゲート電極１０４を参照する。
ゲート絶縁膜２１２は、ゲート絶縁膜１１２と同様の絶縁膜を用いればよい。
ソース電極２１６ａおよびドレイン電極２１６ｂは、ソース電極１１６ａおよびドレイン
電極１１６ｂを参照する。
保護絶縁膜２１８は、保護絶縁膜１１８と同様の絶縁膜を用いればよい。
なお、図示しないが図１８に示すトランジスタの保護絶縁膜２１８上にバックゲート電極
が設けられても構わない。当該バックゲート電極は、バックゲート電極１１４を参照する
。
次に、図１６乃至図１８とは異なる構造のトランジスタについて、図１９を用いて説明す
る。
図１９（Ａ）は本発明の一態様に係るトランジスタの上面図である。図１９（Ａ）に示す
一点鎖線Ｃ１−Ｃ２に対応する断面図を図１９（Ｂ）に示す。また、図１９（Ａ）に示す
一点鎖線Ｃ３−Ｃ４に対応する断面図を図１９（Ｃ）に示す。なお、理解を容易にするた
め、図１９（Ａ）においては、ゲート絶縁膜３１２などを省略して示す。
図１９（Ｂ）は、基板３００上に設けられた下地絶縁膜３０２と、下地絶縁膜３０２上に
設けられた酸化物半導体膜３０６と、酸化物半導体膜３０６上に設けられたソース電極３
１６ａおよびドレイン電極３１６ｂと、酸化物半導体膜３０６、ソース電極３１６ａおよ
びドレイン電極３１６ｂ上に設けられたゲート絶縁膜３１２と、ゲート絶縁膜３１２上に
あり、酸化物半導体膜３０６と重畳して設けられたゲート電極３０４と、を有するトラン
ジスタの断面図である。なお、図１９（Ｂ）では下地絶縁膜３０２の設けられた構造を示
すが、これに限定されない。例えば、下地絶縁膜３０２が設けられない構造としても構わ
ない。
酸化物半導体膜３０６は、酸化物半導体膜１０６を参照する。
基板３００は、基板１００を参照する。
下地絶縁膜３０２は、保護絶縁膜１１８と同様の絶縁膜を用いればよい。なお、下地絶縁
膜３０２を保護絶縁膜１１８の例として示した積層構造とする場合、積層する順番を反対
にすればよい。
なお、下地絶縁膜３０２は平坦性を有すると好ましい。具体的には、下地絶縁膜３０２は
、平均面粗さ（Ｒａ）が１ｎｍ以下、０．３ｎｍ以下、または０．１ｎｍ以下にできる。
Ｒａとは、ＪＩＳ Ｂ ０６０１：２００１（ＩＳＯ４２８７：１９９７）で定義されて
いる算術平均粗さを曲面に対して適用できるよう三次元に拡張したものであり、「基準面
から指定面までの偏差の絶対値を平均した値」で表現でき、数式（２）にて定義される。
ここで、指定面とは、粗さ計測の対象となる面であり、座標（（ｘ１，ｙ１，ｆ（ｘ１，
ｙ１）），（ｘ１，ｙ２，ｆ（ｘ１，ｙ２）），（ｘ２，ｙ１，ｆ（ｘ２，ｙ１）），（
ｘ２，ｙ２，ｆ（ｘ２，ｙ２））の４点で表される四角形の領域とし、指定面をｘｙ平面
に投影した長方形の面積をＳ０、基準面の高さ（指定面の平均の高さ）をＺ０とする。Ｒ
ａは原子間力顕微鏡（ＡＦＭ：Ａｔｏｍｉｃ Ｆｏｒｃｅ Ｍｉｃｒｏｓｃｏｐｅ）にて
測定可能である。
また、下地絶縁膜３０２は、過剰酸素を含む絶縁膜であると好ましい。
ソース電極３１６ａおよびドレイン電極３１６ｂは、ソース電極１１６ａおよびドレイン
電極１１６ｂを参照する。
ゲート絶縁膜３１２は、ゲート絶縁膜１１２と同様の絶縁膜を用いればよい。
ゲート電極３０４は、ゲート電極１０４を参照する。
なお、図示しないが図１９に示すトランジスタの下地絶縁膜３０２下にバックゲート電極
が設けられても構わない。当該バックゲート電極は、バックゲート電極１１４を参照する
。
次に、図１６乃至図１９とは異なる構造のトランジスタについて、図２０を用いて説明す
る。
図２０（Ａ）は本発明の一態様に係るトランジスタの上面図である。図２０（Ａ）に示す
一点鎖線Ｄ１−Ｄ２に対応する断面図を図２０（Ｂ）に示す。また、図２０（Ａ）に示す
一点鎖線Ｄ３−Ｄ４に対応する断面図を図２０（Ｃ）に示す。なお、理解を容易にするた
め、図２０（Ａ）においては、ゲート絶縁膜４１２などを省略して示す。
図２０（Ｂ）は、基板４００上に設けられた下地絶縁膜４０２と、下地絶縁膜４０２上に
設けられたソース電極４１６ａおよびドレイン電極４１６ｂと、下地絶縁膜４０２、ソー
ス電極４１６ａおよびドレイン電極４１６ｂ上に設けられた酸化物半導体膜４０６と、酸
化物半導体膜４０６上に設けられたゲート絶縁膜４１２と、ゲート絶縁膜４１２上にあり
、酸化物半導体膜４０６と重畳して設けられたゲート電極４０４と、を有するトランジス
タの断面図である。なお、図２０（Ｂ）では下地絶縁膜４０２の設けられた構造を示すが
、これに限定されない。例えば、下地絶縁膜４０２が設けられない構造としても構わない
。
酸化物半導体膜４０６は、酸化物半導体膜１０６を参照する。
基板４００は、基板１００を参照する。
下地絶縁膜４０２は、下地絶縁膜３０２と同様の絶縁膜を用いればよい。
ソース電極４１６ａおよびドレイン電極４１６ｂは、ソース電極１１６ａおよびドレイン
電極１１６ｂを参照する。
ゲート絶縁膜４１２は、ゲート絶縁膜１１２と同様の絶縁膜を用いればよい。
ゲート電極４０４は、ゲート電極１０４を参照する。
なお、図示しないが図２０に示すトランジスタの下地絶縁膜４０２下にバックゲート電極
が設けられても構わない。当該バックゲート電極は、バックゲート電極１１４を参照する
。
次に、図１６乃至図２０とは異なる構造のトランジスタについて、図２１を用いて説明す
る。
図２１（Ａ）は本発明の一態様に係るトランジスタの上面図である。図２１（Ａ）に示す
一点鎖線Ｅ１−Ｅ２に対応する断面図を図２１（Ｂ）に示す。また、図２１（Ａ）に示す
一点鎖線Ｅ３−Ｅ４に対応する断面図を図２１（Ｃ）に示す。なお、理解を容易にするた
め、図２１（Ａ）においては、ゲート絶縁膜５１２などを省略して示す。
図２１（Ｂ）は、基板５００上に設けられた下地絶縁膜５０２と、下地絶縁膜５０２上に
設けられた酸化物半導体膜５０６と、酸化物半導体膜５０６上に設けられたゲート絶縁膜
５１２と、ゲート絶縁膜５１２上にあり、酸化物半導体膜５０６と重畳して設けられたゲ
ート電極５０４と、酸化物半導体膜５０６およびゲート電極５０４上に設けられた層間絶
縁膜５１８と、を有するトランジスタの断面図である。なお、図２１（Ｂ）では下地絶縁
膜５０２の設けられた構造を示すが、これに限定されない。例えば、下地絶縁膜５０２が
設けられない構造としても構わない。
図２１（Ｂ）に示す断面図では、層間絶縁膜５１８は、酸化物半導体膜５０６に達する開
口部を有し、当該開口部を介して、層間絶縁膜５１８上に設けられた配線５２４ａおよび
配線５２４ｂは酸化物半導体膜５０６と接する。
なお、図２１（Ｂ）では、ゲート絶縁膜５１２がゲート電極５０４と重畳する領域のみに
設けられているが、これに限定されない。例えば、ゲート絶縁膜５１２が酸化物半導体膜
５０６を覆うように設けられていてもよい。また、ゲート電極５０４の側壁に接して側壁
絶縁膜を有しても構わない。
また、ゲート電極５０４の側壁に接して側壁絶縁膜を設ける場合、酸化物半導体膜５０６
の側壁絶縁膜と重畳する領域は、ゲート電極５０４と重畳する領域よりも低抵抗であると
好ましい。例えば、酸化物半導体膜５０６のゲート電極５０４と重畳しない領域は、酸化
物半導体膜５０６を低抵抗化する不純物を有する領域であってもよい。また、欠陥によっ
て低抵抗化された領域であってもよい。酸化物半導体膜５０６の側壁絶縁膜と重畳する領
域が、ゲート電極５０４と重畳する領域よりも低抵抗であることにより、当該領域をＬＤ
Ｄ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）領域として機能する。トランジスタが、
ＬＤＤ領域を有することによって、ＤＩＢＬ（Ｄｒａｉｎ Ｉｎｄｕｃｅｄ Ｂａｒｒｉ
ｅｒ Ｌｏｗｅｒｉｎｇ）およびホットキャリア劣化を抑制することができる。ただし、
酸化物半導体膜５０６の側壁絶縁膜と重畳する領域をオフセット領域としても構わない。
トランジスタが、オフセット領域を有することでも、ＤＩＢＬおよびホットキャリア劣化
を抑制することができる。
酸化物半導体膜５０６は、酸化物半導体膜１０６を参照する。
基板５００は、基板１００を参照する。
下地絶縁膜５０２は、下地絶縁膜３０２と同様の絶縁膜を用いればよい。
ゲート絶縁膜５１２は、ゲート絶縁膜１１２と同様の絶縁膜を用いればよい。
ゲート電極５０４は、ゲート電極１０４を参照する。
層間絶縁膜５１８は、酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シ
リコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化
ランタン、酸化ネオジム、酸化ハフニウムおよび酸化タンタルを一種以上含む絶縁膜から
選択して、単層で、または積層で用いればよい。
配線５２４ａおよび配線５２４ｂは、Ａｌ、Ｔｉ、Ｃｒ、Ｃｏ、Ｎｉ、Ｃｕ、Ｙ、Ｚｒ、
Ｍｏ、Ａｇ、ＴａおよびＷを一種以上含む、単体、窒化物、酸化物または合金を、単層で
、または積層で用いればよい。なお、配線５２４ａと配線５２４ｂは同一組成であっても
よいし、異なる組成であってもよい。
なお、図示しないが図２１に示すトランジスタの下地絶縁膜５０２下にバックゲート電極
が設けられても構わない。当該バックゲート電極は、バックゲート電極１１４を参照する
。
図２１に示すトランジスタは、ゲート電極５０４と他の配線および電極との重畳する領域
が小さいため、寄生容量が発生しにくく、トランジスタのスイッチング特性を高めること
ができる。また、トランジスタのチャネル長がゲート電極５０４の幅で決定されるため、
チャネル長の小さい、微細なトランジスタを作製しやすい構造である。
図１６乃至図２１に示したトランジスタは、先の実施の形態で示した結晶化度の高い酸化
物膜を酸化物半導体膜として用いたトランジスタである。従って、安定した電気特性を有
する。
本実施の形態は、他の実施の形態および実施例と適宜組み合わせて用いることができる。
（実施の形態５）
本実施の形態では、本発明の一態様に係る半導体装置である論理回路について説明する。
図２２（Ａ）に、ｐチャネル型トランジスタおよびｎチャネル型トランジスタを用いたＮ
ＯＴ回路（インバータ）の一例である回路図を示す。
ｐチャネル型トランジスタであるトランジスタＴｒ１ａは、例えばシリコンを用いたトラ
ンジスタを適用すればよい。ただし、トランジスタＴｒ１ａは、シリコンを用いたトラン
ジスタに限定されない。トランジスタＴｒ１ａのしきい値電圧をＶｔｈ１ａとする。
ｎチャネル型トランジスタであるトランジスタＴｒ２ａは、先の実施の形態で示したトラ
ンジスタを用いればよい。トランジスタＴｒ２ａのしきい値電圧をＶｔｈ２ａとする。
ここで、トランジスタＴｒ１ａのゲートは入力端子ＶｉｎおよびトランジスタＴｒ２ａの
ゲートと接続される。また、トランジスタＴｒ１ａのソースは電源電位（ＶＤＤ）と電気
的に接続される。また、トランジスタＴｒ１ａのドレインは、トランジスタＴｒ２ａのド
レインおよび出力端子Ｖｏｕｔと接続される。また、トランジスタＴｒ２ａのソースは接
地電位（ＧＮＤ）と接続される。また、トランジスタＴｒ２ａのバックゲートはバックゲ
ート線ＢＧＬと接続される。本実施の形態では、トランジスタＴｒ２ａがバックゲートを
有する構成について示すが、これに限定されるものではない。例えば、トランジスタＴｒ
２ａがバックゲートを有さない構成であっても構わないし、トランジスタＴｒ１ａがバッ
クゲートを有する構成であっても構わない。
例えば、トランジスタＴｒ１ａのしきい値電圧Ｖｔｈ１ａは、符号を反転させたＶＤＤよ
りも高く、かつ０Ｖ未満とする（−ＶＤＤ＜Ｖｔｈ１ａ＜０Ｖ）。また、トランジスタＴ
ｒ２ａのしきい値電圧Ｖｔｈ２ａは、０Ｖより高く、かつＶＤＤ未満とする（０Ｖ＜Ｖｔ
ｈ２ａ＜ＶＤＤ）。なお、各トランジスタのしきい値電圧の制御のために、バックゲート
を用いても構わない。
ここで、入力端子Ｖｉｎの電位をＶＤＤとすると、トランジスタＴｒ１ａのゲート電圧は
０Ｖとなり、トランジスタＴｒ１ａはオフする。また、トランジスタＴｒ２ａのゲート電
圧はＶＤＤとなり、トランジスタＴｒ２ａはオンする。従って、出力端子Ｖｏｕｔは、Ｇ
ＮＤと電気的に接続され、ＧＮＤが与えられる。
また、入力端子Ｖｉｎの電位をＧＮＤとすると、トランジスタＴｒ１ａのゲート電圧はＶ
ＤＤとなり、トランジスタＴｒ１ａはオンする。またトランジスタＴｒ２ａのゲート電圧
は０Ｖとなり、トランジスタＴｒ２ａはオフする。従って、出力端子Ｖｏｕｔは、ＶＤＤ
と電気的に接続され、ＶＤＤが与えられる。
以上に示したように、図２２（Ａ）に示す回路図において、入力端子Ｖｉｎの電位がＶＤ
Ｄの場合は出力端子ＶｏｕｔからＧＮＤを出力し、入力端子Ｖｉｎの電位がＧＮＤの場合
は出力端子ＶｏｕｔからＶＤＤを出力する。
なお、図２２（Ｂ）は、図２２（Ａ）に対応した半導体装置の断面図の一例である。
図２２（Ｂ）は、ゲート電極６５４を有するトランジスタＴｒ１ａと、トランジスタＴｒ
１ａ上に設けられた絶縁膜９０２と、トランジスタＴｒ１ａ上にあり、ゲート電極６５４
および絶縁膜９０２を含んで設けられたトランジスタＴｒ２ａと、を有する半導体装置の
断面図である。
絶縁膜９０２は、酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シリコ
ン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ラン
タン、酸化ネオジム、酸化ハフニウムおよび酸化タンタルを一種以上含む絶縁膜から選択
して、単層で、または積層で用いればよい。
なお、図２２（Ｂ）では、トランジスタＴｒ２ａに図２０で示したトランジスタと類似し
たトランジスタを適用している。そのため、トランジスタＴｒ２ａの各構成のうち、以下
で特に説明しないものについては、図２０に関する説明を参照する。
ここで、トランジスタＴｒ１ａは、半導体基板６５０と、半導体基板６５０に設けられた
チャネル領域６５６、ソース領域６５７ａおよびドレイン領域６５７ｂと、半導体基板６
５０に設けられた溝部を埋める素子分離層６６４と、半導体基板６５０上に設けられたゲ
ート絶縁膜６６２と、ゲート絶縁膜６６２を介してチャネル領域６５６上に設けられたゲ
ート電極６５４と、を有する。
半導体基板６５０は、シリコンや炭化シリコンなどの単結晶半導体基板、多結晶半導体基
板、シリコンゲルマニウムなどの化合物半導体基板を用いればよい。
本実施の形態では半導体基板にトランジスタＴｒ１ａが設けられた構成を示しているが、
これに限定されるものではない。例えば、半導体基板の代わりに絶縁表面を有する基板を
用い、絶縁表面上に半導体膜を設ける構成としても構わない。ここで、絶縁表面を有する
基板として、例えば、ガラス基板、セラミック基板、石英基板またはサファイア基板を用
いればよい。
ソース領域６５７ａおよびドレイン領域６５７ｂは、半導体基板６５０にｐ型の導電型を
付与する不純物を含む領域である。
素子分離層６６４は、酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シ
リコン、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イッ
トリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムおよび酸化
タンタルを一種以上含む絶縁膜を選択して、単層で、または積層で用いればよい。
ゲート絶縁膜６６２は、酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化
シリコン、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イ
ットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムおよび酸
化タンタルを一種以上含む絶縁膜を選択して、単層で、または積層で用いればよい。
ゲート電極６５４は、Ａｌ、Ｔｉ、Ｃｒ、Ｃｏ、Ｎｉ、Ｃｕ、Ｙ、Ｚｒ、Ｍｏ、Ａｇ、Ｔ
ａおよびＷを一種以上含む、単体、窒化物、酸化物または合金を、単層で、または積層で
用いればよい。
ゲート電極６５４は、トランジスタＴｒ１ａのゲート電極としてだけでなく、トランジス
タＴｒ２ａのゲート電極としても機能する。そのため、絶縁膜９０２は、トランジスタＴ
ｒ２ａのゲート絶縁膜として機能する。
トランジスタＴｒ２ａのソース電極９１６ａおよびドレイン電極９１６ｂは、ソース電極
４１６ａおよびドレイン電極４１６ｂを参照する。
トランジスタＴｒ２ａの酸化物半導体膜９０６は、酸化物半導体膜４０６を参照する。
トランジスタＴｒ２ａのゲート絶縁膜９１２は、ゲート絶縁膜４１２を参照する。
トランジスタＴｒ２ａのゲート電極９１４は、ゲート電極４０４を参照する。ただし、ゲ
ート電極９１４は、トランジスタＴｒ２ａのバックゲート電極として機能する。
なお、図２２（Ｂ）に示す半導体装置は、ゲート電極６５４の上面と高さの揃った上面を
有する絶縁膜６９０が設けられる。ただし、絶縁膜６９０を有さない構造としても構わな
い。
絶縁膜６９０は、酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シリコ
ン、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリ
ウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムおよび酸化タン
タルを一種以上含む絶縁膜を選択して、単層で、または積層で用いればよい。
絶縁膜６９０および絶縁膜９０２、ゲート絶縁膜６６２は、トランジスタＴｒ１ａのドレ
イン領域６５７ｂに達する開口部を有する。トランジスタＴｒ２ａのドレイン電極９１６
ｂは、当該開口部を介してトランジスタＴｒ１ａのドレイン領域６５７ｂと接する。
トランジスタＴｒ２ａに先の実施の形態で示したトランジスタを適用すると、トランジス
タＴｒ２ａはオフ電流の極めて小さいトランジスタであるため、トランジスタＴｒ２ａが
オフのときの貫通電流も極めて小さくなる。従って、消費電力の低いインバータとするこ
とができる。
なお、図２２（Ａ）に示したインバータを組み合わせることによって、図２３（Ａ）に示
すＮＡＮＤ回路を構成してもよい。図２３（Ａ）に示す回路図には、ｐチャネル型トラン
ジスタであるトランジスタＴｒ１ｂおよびトランジスタＴｒ４ｂと、ｎチャネル型トラン
ジスタであるトランジスタＴｒ２ｂおよびトランジスタＴｒ３ｂと、を有する。なお、ト
ランジスタＴｒ１ｂおよびトランジスタＴｒ４ｂとして、例えばシリコンを用いたトラン
ジスタを適用すればよい。また、トランジスタＴｒ２ｂおよびトランジスタＴｒ３ｂとし
て先の実施の形態で示した酸化物半導体膜を用いたトランジスタを適用すればよい。
また、図２２（Ａ）に示したインバータを組み合わせることによって、図２３（Ｂ）に示
すＮＯＲ回路を構成してもよい。図２３（Ｂ）に示す回路図には、ｐチャネル型トランジ
スタであるトランジスタＴｒ１ｃおよびトランジスタＴｒ２ｃと、ｎチャネル型トランジ
スタであるトランジスタＴｒ３ｃおよびトランジスタＴｒ４ｃと、を有する。なお、トラ
ンジスタＴｒ１ｃおよびトランジスタＴｒ２ｃとして、例えばシリコンを用いたトランジ
スタを適用すればよい。また、トランジスタＴｒ３ｃおよびトランジスタＴｒ４ｃとして
先の実施の形態で示した酸化物半導体膜を用いたトランジスタを適用すればよい。
以上は、ｐチャネル型トランジスタおよびｎチャネル型トランジスタを用いたインバータ
で構成した論理回路の一例であるが、ｎチャネル型トランジスタのみを用いたインバータ
から論理回路を構成しても構わない。一例を図２４（Ａ）に示す。
図２４（Ａ）に示す回路図は、デプレッション型トランジスタであるトランジスタＴｒ１
ｄと、エンハンスメント型トランジスタであるトランジスタＴｒ２ｄと、を有する。
デプレッション型トランジスタであるトランジスタＴｒ１ｄは、例えば、酸化物半導体膜
を用いたトランジスタを用いればよい。ただし、トランジスタＴｒ１ｄは、酸化物半導体
膜を用いたトランジスタに限定されない。例えば、シリコンを用いたトランジスタを用い
ても構わない。トランジスタＴｒ１ｄのしきい値電圧をＶｔｈ１ｄとする。また、デプレ
ッション型トランジスタに代えて、十分抵抗の低い抵抗素子を設けても構わない。
エンハンスメント型トランジスタであるトランジスタＴｒ２ｄは、先の実施の形態で示し
た酸化物半導体膜を用いたトランジスタを用いればよい。トランジスタＴｒ２ｄのしきい
値電圧をＶｔｈ２ｄとする。
なお、トランジスタＴｒ１ｄに先の実施の形態で示した酸化物半導体膜を用いたトランジ
スタを用いても構わない。その場合、トランジスタＴｒ２ｄに先の実施の形態で示した酸
化物半導体膜を用いたトランジスタ以外のトランジスタを用いても構わない。
ここで、トランジスタＴｒ１ｄのゲートは入力端子ＶｉｎおよびトランジスタＴｒ２ｄの
ゲートと接続される。また、トランジスタＴｒ１ｄのドレインはＶＤＤと電気的に接続さ
れる。また、トランジスタＴｒ１ｄのソースは、トランジスタＴｒ２ｄのドレインおよび
出力端子Ｖｏｕｔと接続される。また、トランジスタＴｒ２ｄのソースはＧＮＤと接続さ
れる。また、トランジスタＴｒ２ｄのバックゲートはバックゲート線ＢＧＬと接続される
。本実施の形態では、トランジスタＴｒ２ｄがバックゲートを有する構成について示すが
、これに限定されるものではない。例えば、トランジスタＴｒ２ｄがバックゲートを有さ
ない構成であっても構わないし、トランジスタＴｒ１ｄがバックゲートを有する構成であ
っても構わない。
例えば、トランジスタＴｒ１ｄのしきい値電圧Ｖｔｈ１ｄは０Ｖ未満とする（Ｖｔｈ１ｄ
＜０Ｖ）。従って、トランジスタＴｒ１ｄはゲート電圧によらずオンである。即ち、トラ
ンジスタＴｒ１ｄは抵抗の十分低い抵抗素子として機能する。また、トランジスタＴｒ２
ｄのしきい値電圧Ｖｔｈ２ｄは、０Ｖより高く、かつＶＤＤ未満とする（０Ｖ＜Ｖｔｈ２
ｄ＜ＶＤＤ）。なお、各トランジスタのしきい値電圧の制御のために、バックゲートを用
いても構わない。また、トランジスタＴｒ１ｄに代えて抵抗の十分低い抵抗素子を設けて
も構わない。
ここで、入力端子Ｖｉｎの電位をＶＤＤとすると、トランジスタＴｒ２ｄのゲート電圧は
ＶＤＤとなり、トランジスタＴｒ２ｄはオンする。従って、出力端子Ｖｏｕｔは、ＧＮＤ
と電気的に接続され、ＧＮＤが与えられる。
また、入力端子Ｖｉｎの電位をＧＮＤとすると、トランジスタＴｒ２ｄのゲート電圧は０
Ｖとなり、トランジスタＴｒ２ｄはオフする。従って、出力端子Ｖｏｕｔは、ＶＤＤと電
気的に接続され、ＶＤＤが与えられる。なお、厳密には、出力端子Ｖｏｕｔから出力され
る電位は、ＶＤＤからトランジスタＴｒ１ｄの抵抗の分だけ電圧降下した電位となる。た
だし、トランジスタＴｒ１ｄの抵抗が十分低いため、前述の電圧降下の影響は無視できる
。
以上に示したように、図２４（Ａ）に示す回路図において、入力端子Ｖｉｎの電位がＶＤ
Ｄの場合は出力端子ＶｏｕｔからＧＮＤを出力し、入力端子Ｖｉｎの電位がＧＮＤの場合
は出力端子ＶｏｕｔからＶＤＤを出力する。
なお、トランジスタＴｒ１ｄとトランジスタＴｒ２ｄを同一平面に作製しても構わない。
こうすることで、インバータの作製が容易となる。このとき、トランジスタＴｒ１ｄおよ
びトランジスタＴｒ２ｄの少なくとも一方にバックゲートを設けると好ましい。作製した
トランジスタがデプレッション型トランジスタである場合、トランジスタＴｒ２ｄのバッ
クゲートによってしきい値電圧Ｖｔｈ２ｄを前述の範囲にすればよい。また、作製したト
ランジスタがエンハンスメント型トランジスタである場合、トランジスタＴｒ１ｄのバッ
クゲートによってしきい値電圧Ｖｔｈ１ｄを前述の範囲にすればよい。なお、トランジス
タＴｒ１ｄおよびトランジスタＴｒ２ｄのしきい値電圧を、それぞれ異なるバックゲート
によって制御しても構わない。
または、トランジスタＴｒ１ｄとトランジスタＴｒ２ｄを重ねて作製しても構わない。こ
うすることで、インバータの面積を縮小することができる。
図２４（Ｂ）は、トランジスタＴｒ１ｄとトランジスタＴｒ２ｄを重ねて作製した半導体
装置の断面図の一例である。
図２４（Ｂ）において、トランジスタＴｒ１ｄは、図２０に示したトランジスタを参照す
る。また、トランジスタＴｒ２ｄは、図２０に示したトランジスタと類似したトランジス
タを適用している。そのため、トランジスタＴｒ２ｄの各構成のうち、以下で特に説明し
ないものについては、図２０に関する説明を参照する。
なお、トランジスタＴｒ１ｄは、基板４００上に設けられた下地絶縁膜４０２と、下地絶
縁膜４０２上に設けられたソース電極４１６ａおよびドレイン電極４１６ｂと、下地絶縁
膜４０２、ソース電極４１６ａおよびドレイン電極４１６ｂ上に設けられた酸化物半導体
膜４０６と、酸化物半導体膜４０６上に設けられたゲート絶縁膜４１２と、ゲート絶縁膜
４１２上にあり、酸化物半導体膜４０６と重畳して設けられたゲート電極４０４と、を有
する。
ゲート電極４０４は、トランジスタＴｒ１ｄのゲート電極としてだけでなく、トランジス
タＴｒ２ｄのゲート電極としても機能する。そのため、絶縁膜８０２は、トランジスタＴ
ｒ２ｄのゲート絶縁膜として機能する。
トランジスタＴｒ２ｄのソース電極８１６ａおよびドレイン電極８１６ｂは、ソース電極
４１６ａおよびドレイン電極４１６ｂを参照する。
トランジスタＴｒ２ｄの酸化物半導体膜８０６は、酸化物半導体膜４０６を参照する。
トランジスタＴｒ２ｄのゲート絶縁膜８１２は、ゲート絶縁膜４１２を参照する。
トランジスタＴｒ２ｄのゲート電極８１４は、ゲート電極４０４を参照する。ただし、ゲ
ート電極８１４は、トランジスタＴｒ２ｄのバックゲート電極として機能する。
なお、図２４（Ｂ）に示す半導体装置は、ゲート電極４０４の上面と高さの揃った上面を
有する絶縁膜４２０が設けられる。ただし、絶縁膜４２０を有さない構造としても構わな
い。
絶縁膜４２０は、酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シリコ
ン、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリ
ウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムおよび酸化タン
タルを一種以上含む絶縁膜を選択して、単層で、または積層で用いればよい。
絶縁膜４２０、絶縁膜８０２、ゲート絶縁膜４１２および酸化物半導体膜４０６は、トラ
ンジスタＴｒ１ｄのドレイン電極４１６ｂに達する開口部を有する。トランジスタＴｒ２
ｄのソース電極８１６ａは、当該開口部を介してトランジスタＴｒ１ｄのドレイン電極４
１６ｂと接する。
トランジスタＴｒ２ｄに先の実施の形態で示したトランジスタを適用すると、トランジス
タＴｒ２ｄはオフ電流の極めて小さいトランジスタであるため、トランジスタＴｒ２ｄが
オフのときの貫通電流も極めて小さくなる。従って、消費電力の低いインバータとするこ
とができる。
本実施の形態は、適宜他の実施の形態と組み合わせて用いることができる。
（実施の形態６）
本実施の形態では、実施の形態５で示したインバータの回路を応用したフリップフロップ
で構成する半導体装置であるＳＲＡＭ（Ｓｔａｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍ
ｅｍｏｒｙ）について説明する。
ＳＲＡＭはフリップフロップを用いてデータを保持するため、ＤＲＡＭ（Ｄｙｎａｍｉｃ
Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）とは異なり、リフレッシュ動作が不要で
ある。そのため、データの保持時の消費電力を抑えることができる。また、容量素子を用
いないため、高速動作の求められる用途に好適である。
図２５は、本発明の一態様に係るＳＲＡＭのメモリセルに対応する回路図である。なお、
図２５には一つのメモリセルのみを示すが、当該メモリセルを複数配置したメモリセルア
レイに適用しても構わない。
図２５に示すメモリセルは、トランジスタＴｒ１ｅと、トランジスタＴｒ２ｅと、トラン
ジスタＴｒ３ｅと、トランジスタＴｒ４ｅと、トランジスタＴｒ５ｅと、トランジスタＴ
ｒ６ｅと、を有する。トランジスタＴｒ１ｅおよびトランジスタＴｒ２ｅはｐチャネル型
トランジスタであり、トランジスタＴｒ３ｅおよびトランジスタＴｒ４ｅはｎチャネル型
トランジスタである。トランジスタＴｒ１ｅのゲートは、トランジスタＴｒ２ｅのドレイ
ン、トランジスタＴｒ３ｅのゲート、トランジスタＴｒ４ｅのドレイン、ならびにトラン
ジスタＴｒ６ｅのソースおよびドレインの一方と電気的に接続される。トランジスタＴｒ
１ｅのソースはＶＤＤと電気的に接続される。トランジスタＴｒ１ｅのドレインは、トラ
ンジスタＴｒ２ｅのゲート、トランジスタＴｒ３ｅのドレインおよびトランジスタＴｒ５
ｅのソースおよびドレインの一方と電気的に接続される。トランジスタＴｒ２ｅのソース
はＶＤＤと電気的に接続される。トランジスタＴｒ３ｅのソースはＧＮＤと電気的に接続
される。トランジスタＴｒ３ｅのバックゲートはバックゲート線ＢＧＬに電気的に接続さ
れる。トランジスタＴｒ４ｅのソースはＧＮＤと電気的に接続される。トランジスタＴｒ
４ｅのバックゲートはバックゲート線ＢＧＬに電気的に接続される。トランジスタＴｒ５
ｅのゲートはワード線ＷＬに電気的に接続される。トランジスタＴｒ５ｅのソースおよび
ドレインの他方はビット線ＢＬＢに電気的に接続される。トランジスタＴｒ６ｅのゲート
はワード線ＷＬに電気的に接続される。トランジスタＴｒ６ｅのソースおよびドレインの
他方はビット線ＢＬに電気的に接続される。
なお、本実施の形態では、トランジスタＴｒ５ｅおよびトランジスタＴｒ６ｅとしてｎチ
ャネル型トランジスタを適用した例を示す。ただし、トランジスタＴｒ５ｅおよびトラン
ジスタＴｒ６ｅは、ｎチャネル型トランジスタに限定されず、ｐチャネル型トランジスタ
を適用することもできる。その場合、後に示す書き込み、保持および読み出しの方法も適
宜変更すればよい。
このように、トランジスタＴｒ１ｅおよびトランジスタＴｒ３ｅを有するインバータと、
トランジスタＴｒ２ｅおよびトランジスタＴｒ４ｅを有するインバータとをリング接続す
ることで、フリップフロップが構成される。
ｐチャネル型トランジスタとしては、例えばシリコンを用いたトランジスタを適用すれば
よい。ただし、ｐチャネル型トランジスタは、シリコンを用いたトランジスタに限定され
ない。また、ｎチャネル型トランジスタとしては、先の実施の形態で示した酸化物半導体
膜を用いたトランジスタを用いればよい。
本実施の形態では、トランジスタＴｒ３ｅおよびトランジスタＴｒ４ｅとして、先の実施
の形態で示した酸化物半導体膜を用いたトランジスタを適用する。当該トランジスタは、
オフ電流が極めて小さいため、貫通電流も極めて小さくなる。
なお、トランジスタＴｒ１ｅおよびトランジスタＴｒ２ｅとして、ｐチャネル型トランジ
スタに代えて、ｎチャネル型トランジスタを適用することもできる。トランジスタＴｒ１
ｅおよびトランジスタＴｒ２ｅとしてｎチャネル型トランジスタを用いる場合、図２４に
関する説明を参酌してデプレッション型トランジスタを適用すればよい。
図２５に示したメモリセルの書き込み、保持および読み出しについて以下に説明する。
書き込み時は、まずビット線ＢＬおよびビット線ＢＬＢにデータ０またはデータ１に対応
する電位を印加する。
例えば、データ１を書き込みたい場合、ビット線ＢＬをＶＤＤ、ビット線ＢＬＢをＧＮＤ
とする。次に、ワード線ＷＬにトランジスタＴｒ５ｅ、トランジスタＴｒ６ｅのしきい値
電圧にＶＤＤを加えた電位以上の電位（ＶＨ）を印加する。
次に、ワード線ＷＬの電位をトランジスタＴｒ５ｅ、トランジスタＴｒ６ｅのしきい値電
圧未満とすることで、フリップフロップに書き込んだデータ１が保持される。ＳＲＡＭの
場合、データの保持で流れる電流はトランジスタのリーク電流のみとなる。ここで、ＳＲ
ＡＭを構成するトランジスタの一部に先の実施の形態で示した酸化物半導体膜を用いたト
ランジスタを適用することにより、当該トランジスタのオフ電流は極めて小さいため、即
ち当該トランジスタに起因したリーク電流は極めて小さいため、データ保持のための待機
電力を小さくすることができる。
読み出し時は、あらかじめビット線ＢＬおよびビット線ＢＬＢをＶＤＤとする。次に、ワ
ード線ＷＬにＶＨを印加することで、ビット線ＢＬはＶＤＤのまま変化しないが、ビット
線ＢＬＢはトランジスタＴｒ５ｅおよびトランジスタＴｒ３ｅを介して放電し、ＧＮＤと
なる。このビット線ＢＬとビット線ＢＬＢとの電位差をセンスアンプ（図示せず）にて増
幅することにより保持されたデータ１を読み出すことができる。
なお、データ０を書き込みたい場合は、ビット線ＢＬをＧＮＤ、ビット線ＢＬＢをＶＤＤ
とし、その後ワード線ＷＬにＶＨを印加すればよい。次に、ワード線ＷＬの電位をトラン
ジスタＴｒ５ｅ、トランジスタＴｒ６ｅのしきい値電圧未満とすることで、フリップフロ
ップに書き込んだデータ０が保持される。読み出し時は、あらかじめビット線ＢＬおよび
ビット線ＢＬＢをＶＤＤとし、ワード線ＷＬにＶＨを印加することで、ビット線ＢＬＢは
ＶＤＤのまま変化しないが、ビット線ＢＬはトランジスタＴｒ６ｅおよびトランジスタＴ
ｒ４ｅを介して放電し、ＧＮＤとなる。このビット線ＢＬとビット線ＢＬＢとの電位差を
センスアンプにて増幅することにより保持されたデータ０を読み出すことができる。
本実施の形態より、待機電力の小さいＳＲＡＭを提供することができる。
本実施の形態は、適宜他の実施の形態と組み合わせて用いることができる。
（実施の形態７）
先の実施の形態に示した酸化物半導体膜を用いたトランジスタは、オフ電流を極めて小さ
くすることができる。即ち、当該トランジスタを介した電荷のリークが起こりにくい電気
特性を有する。
以下では、このような電気特性を有するトランジスタを適用した、既知の記憶素子を有す
る半導体装置と比べ、機能的に優れた記憶素子を有する半導体装置について説明する。
まず、半導体装置について、図２６を用いて具体的に示す。なお、図２６（Ａ）は半導体
装置のメモリセルアレイを示す回路図である。図２６（Ｂ）はメモリセルの回路図である
。また、図２６（Ｃ）は、図２６（Ｂ）に示すメモリセルに相当する断面構造の一例であ
る。また、図２６（Ｄ）は図２６（Ｂ）に示すメモリセルの電気特性を示す図である。
図２６（Ａ）に示すメモリセルアレイは、メモリセル５５６と、ビット線５５３と、ワー
ド線５５４と、容量線５５５と、センスアンプ５５８と、をそれぞれ複数有する。
なお、ビット線５５３およびワード線５５４がグリッド状に設けられ、各メモリセル５５
６はビット線５５３およびワード線５５４の交点に付き一つずつ配置される。ビット線５
５３はセンスアンプ５５８と接続される。センスアンプ５５８は、ビット線５５３の電位
をデータとして読み出す機能を有する。
図２６（Ｂ）より、メモリセル５５６は、トランジスタ５５１と、キャパシタ５５２と、
を有する。また、トランジスタ５５１のゲートはワード線５５４と電気的に接続される。
トランジスタ５５１のソースはビット線５５３と電気的に接続される。トランジスタ５５
１のドレインはキャパシタ５５２の一端と電気的に接続される。キャパシタ５５２の他端
は容量線５５５に電気的に接続される。
図２６（Ｃ）は、メモリセルの断面構造の一例である。図２６（Ｃ）は、トランジスタ５
５１と、トランジスタ５５１に接続される配線５２４ａおよび配線５２４ｂと、トランジ
スタ５５１、配線５２４ａおよび配線５２４ｂ上に設けられた絶縁膜５２０と、絶縁膜５
２０上に設けられたキャパシタ５５２と、を有する半導体装置の断面図である。
なお、図２６（Ｃ）では、トランジスタ５５１に図２１で示したトランジスタを適用して
いる。そのため、トランジスタ５５１の各構成のうち、以下で特に説明しないものについ
ては、先の実施の形態での説明を参照する。
絶縁膜５２０は、層間絶縁膜５１８を参照する。または、絶縁膜５２０として、ポリイミ
ド樹脂、アクリル樹脂、エポキシ樹脂、シリコーン樹脂などの樹脂膜を用いても構わない
。
キャパシタ５５２は、配線５２４ｂと接する電極５２６と、電極５２６と重畳する電極５
２８と、電極５２６および電極５２８に挟まれた絶縁膜５２２と、を有する。
電極５２６は、アルミニウム、チタン、クロム、コバルト、ニッケル、銅、イットリウム
、ジルコニウム、モリブデン、銀、タンタルおよびタングステンを一種以上含む、単体、
窒化物、酸化物または合金を、単層で、または積層で用いればよい。
電極５２８は、アルミニウム、チタン、クロム、コバルト、ニッケル、銅、イットリウム
、ジルコニウム、モリブデン、銀、タンタルおよびタングステンを一種以上含む、単体、
窒化物、酸化物または合金を、単層で、または積層で用いればよい。
絶縁膜５２２は、酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シリコ
ン、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリ
ウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムおよび酸化タン
タルを一種以上含む絶縁膜を選択して、単層で、または積層で用いればよい。
なお、図２６（Ｃ）では、トランジスタ５５１とキャパシタ５５２とが、異なる層に設け
られた例を示すが、これに限定されない。例えば、トランジスタ５５１およびキャパシタ
５５２を同一平面に設けても構わない。このような構造とすることで、メモリセルの上に
同様の構成のメモリセルを重畳させることができる。メモリセルを何層も重畳させること
で、メモリセル１つ分の面積に多数のメモリセルを集積化することができる。よって、半
導体装置の集積度を高めることができる。なお、本明細書において、ＡがＢに重畳すると
は、Ａの少なくとも一部がＢの少なくとも一部と重なって設けられることをいう。
ここで、図２６（Ｃ）における配線５２４ａは図２６（Ｂ）におけるビット線５５３と電
気的に接続される。また、図２６（Ｃ）におけるゲート電極５０４は図２６（Ｂ）におけ
るワード線５５４と電気的に接続される。また、図２６（Ｃ）における電極５２８は図２
６（Ｂ）における容量線５５５と電気的に接続される。
図２６（Ｄ）に示すように、キャパシタ５５２に保持された電圧は、トランジスタ５５１
のリークによって時間が経つと徐々に低減していく。当初Ｖ０からＶ１まで充電された電
圧は、時間が経過するとｄａｔａ１を読み出す限界点であるＶＡまで低減する。この期間
を保持期間Ｔ＿１とする。即ち、２値メモリセルの場合、保持期間Ｔ＿１の間にリフレッ
シュをする必要がある。
例えば、トランジスタ５５１のオフ電流が十分小さくない場合、キャパシタ５５２に保持
された電圧の時間変化が大きいため、保持期間Ｔ＿１が短くなる。従って、頻繁にリフレ
ッシュをする必要がある。リフレッシュの頻度が高まると、半導体装置の消費電力が高ま
ってしまう。
本実施の形態では、トランジスタ５５１のオフ電流が極めて小さいため、保持期間Ｔ＿１
を極めて長くすることができる。また、リフレッシュの頻度を少なくすることが可能とな
るため、消費電力を低減することができる。例えば、オフ電流が１×１０−２１Ａから１
×１０−２５Ａであるトランジスタ５５１でメモリセルを構成すると、電力を供給せずに
数日間から数十年間に渡ってデータを保持することが可能となる。
以上のように、本発明の一態様によって、集積度が高く、消費電力の小さい半導体装置を
得ることができる。
次に、図２６とは異なる半導体装置について、図２７を用いて説明する。なお、図２７（
Ａ）は半導体装置を構成するメモリセルおよび配線を含む回路図である。また、図２７（
Ｂ）は図２７（Ａ）に示すメモリセルの電気特性を示す図である。また、図２７（Ｃ）は
、図２７（Ａ）に示すメモリセルに相当する断面図の一例である。
図２７（Ａ）より、メモリセルは、トランジスタ６７１と、トランジスタ６７２と、キャ
パシタ６７３とを有する。ここで、トランジスタ６７１のゲートはワード線６７６と電気
的に接続される。トランジスタ６７１のソースはソース線６７４と電気的に接続される。
トランジスタ６７１のドレインはトランジスタ６７２のゲートおよびキャパシタ６７３の
一端と電気的に接続され、この部分をノード６７９とする。トランジスタ６７２のソース
はソース線６７５と電気的に接続される。トランジスタ６７２のドレインはドレイン線６
７７と電気的に接続される。キャパシタ６７３の他端は容量線６７８と電気的に接続され
る。
なお、図２７に示す半導体装置は、ノード６７９の電位に応じて、トランジスタ６７２の
見かけ上のしきい値電圧が変動することを利用したものである。例えば、図２７（Ｂ）は
容量線６７８の電圧ＶＣＬと、トランジスタ６７２を流れるドレイン電流Ｉｄ＿２との関
係を説明する図である。
なお、トランジスタ６７１を介してノード６７９の電位を調整することができる。例えば
、ソース線６７４の電位を電源電位ＶＤＤとする。このとき、ワード線６７６の電位をト
ランジスタ６７１のしきい値電圧Ｖｔｈに電源電位ＶＤＤを加えた電位以上とすることで
、ノード６７９の電位をＨＩＧＨにすることができる。また、ワード線６７６の電位をト
ランジスタ６７１のしきい値電圧Ｖｔｈ以下とすることで、ノード６７９の電位をＬＯＷ
にすることができる。
そのため、トランジスタ６７２は、ＬＯＷで示したＶＣＬ−Ｉｄ＿２カーブと、ＨＩＧＨ
で示したＶＣＬ−Ｉｄ＿２カーブのいずれかの電気特性となる。即ち、ノード６７９の電
位がＬＯＷでは、ＶＣＬ＝０ＶにてＩｄ＿２が小さいため、データ０となる。また、ノー
ド６７９の電位がＨＩＧＨでは、ＶＣＬ＝０ＶにてＩｄ＿２が大きいため、データ１とな
る。このようにして、データを記憶することができる。
図２７（Ｃ）は、メモリセルの断面構造の一例である。図２７（Ｃ）は、トランジスタ６
７２と、トランジスタ６７２上に設けられた絶縁膜６６８と、絶縁膜６６８上に設けられ
たトランジスタ６７１と、トランジスタ６７１上に設けられた絶縁膜６２０と、絶縁膜６
２０上に設けられたキャパシタ６７３と、を有する半導体装置の断面図である。
絶縁膜６２０は、保護絶縁膜１１８を参照する。または、絶縁膜６２０として、ポリイミ
ド樹脂、アクリル樹脂、エポキシ樹脂、シリコーン樹脂などの樹脂膜を用いても構わない
。
なお、図２７（Ｃ）では、トランジスタ６７１に図２０で示したトランジスタを適用して
いる。そのため、トランジスタ６７１の各構成のうち、以下で特に説明しないものについ
ては、先の実施の形態の説明を参照する。
結晶性シリコンを用いたトランジスタは、酸化物半導体膜を用いたトランジスタと比べて
、オン特性を高めやすい利点を有する。従って、高いオン特性の求められるトランジスタ
６７２に好適といえる。
ここで、トランジスタ６７２は、半導体基板６５０に設けられたチャネル領域６５６およ
び不純物領域６５７と、半導体基板６５０に設けられた溝部を埋める素子分離層６６４と
、半導体基板６５０上に設けられたゲート絶縁膜６６２と、ゲート絶縁膜６６２を介して
チャネル領域６５６上に設けられたゲート電極６５４と、を有する。
半導体基板６５０は、シリコンや炭化シリコンなどの単結晶半導体基板、多結晶半導体基
板、シリコンゲルマニウムなどの化合物半導体基板を用いればよい。
本実施の形態では半導体基板にトランジスタ６７２が設けられた構成を示しているが、こ
れに限定されるものではない。例えば、半導体基板の代わりに絶縁表面を有する基板を用
い、絶縁表面上に半導体膜を設ける構成としても構わない。ここで、絶縁表面を有する基
板として、例えば、ガラス基板、セラミック基板、石英基板またはサファイア基板を用い
ればよい。また、トランジスタ６７２に、先の実施の形態で示した酸化物半導体膜を用い
たトランジスタを適用しても構わない。
不純物領域６５７は、半導体基板６５０に一導電型を付与する不純物を含む領域である。
素子分離層６６４は、酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シ
リコン、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イッ
トリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムおよび酸化
タンタルを一種以上含む絶縁膜を選択して、単層で、または積層で用いればよい。
ゲート絶縁膜６６２は、酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化
シリコン、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イ
ットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムおよび酸
化タンタルを一種以上含む絶縁膜を選択して、単層で、または積層で用いればよい。
ゲート電極６５４は、ゲート電極１０４を参照する。
絶縁膜６６８は、保護絶縁膜１１８を参照する。または、絶縁膜６６８として、ポリイミ
ド樹脂、アクリル樹脂、エポキシ樹脂、シリコーン樹脂などの樹脂膜を用いても構わない
。
絶縁膜６６８および下地絶縁膜６０２は、トランジスタ６７２のゲート電極６５４に達す
る開口部を有する。トランジスタ６７１のドレイン電極４１６ｂは、当該開口部を介して
トランジスタ６７２のゲート電極６５４と接する。
キャパシタ６７３は、ドレイン電極４１６ｂと接する電極６２６と、電極６２６と重畳す
る電極６２８と、電極６２６および電極６２８に挟まれた絶縁膜６２２と、を有する。
電極６２６は、電極５２６を参照する。
電極６２８は、電極５２８を参照する。
ここで、図２７（Ｃ）におけるソース電極４１６ａは図２７（Ａ）におけるソース線６７
４と電気的に接続される。また、図２７（Ｃ）におけるゲート電極４０４は図２７（Ａ）
におけるワード線６７６と電気的に接続される。また、図２７（Ｃ）における電極６２８
は図２７（Ａ）における容量線６７８と電気的に接続される。
なお、図２７（Ｃ）では、トランジスタ６７１とキャパシタ６７３とが、異なる層に設け
られた例を示すが、これに限定されない。例えば、トランジスタ６７１およびキャパシタ
６７３を同一平面に設けても構わない。このような構造とすることで、メモリセルの上に
同様の構成のメモリセルを重畳させることができる。メモリセルを何層も重畳させること
で、メモリセル１つ分の面積に多数のメモリセルを集積化することができる。よって、半
導体装置の集積度を高めることができる。
ここで、トランジスタ６７１として、先の実施の形態で示した酸化物半導体膜を用いたト
ランジスタを適用すると、当該トランジスタはオフ電流を極めて小さいため、ノード６７
９に蓄積された電荷がトランジスタ６７１を介してリークすることを抑制できる。そのた
め、長期間に渡ってデータを保持することができる。また、フラッシュメモリと比較して
、書き込み時に高い電圧が不要であるため、消費電力を小さく、動作速度を速くすること
ができる。
以上のように、本発明の一態様によって、集積度が高く、消費電力の小さい半導体装置を
得ることができる。
本実施の形態は、適宜他の実施の形態と組み合わせて用いることができる。
（実施の形態８）
先の実施の形態に示した酸化物半導体膜を用いたトランジスタまたは記憶素子を有する半
導体装置を少なくとも一部に用いてＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕ
ｎｉｔ）を構成することができる。
図２８（Ａ）は、ＣＰＵの具体的な構成を示すブロック図である。図２８（Ａ）に示すＣ
ＰＵは、基板１１９０上に、演算回路（ＡＬＵ：Ａｒｉｔｈｍｅｔｉｃ ｌｏｇｉｃ ｕ
ｎｉｔ）１１９１、ＡＬＵコントローラ１１９２、インストラクションデコーダ１１９３
、インタラプトコントローラ１１９４、タイミングコントローラ１１９５、レジスタ１１
９６、レジスタコントローラ１１９７、バスインターフェース（Ｂｕｓ Ｉ／Ｆ）１１９
８、書き換え可能なＲＯＭ１１９９、およびＲＯＭインターフェース（ＲＯＭ Ｉ／Ｆ）
１１８９を有している。基板１１９０は、半導体基板、ＳＯＩ基板、ガラス基板などを用
いる。ＲＯＭ１１９９およびＲＯＭインターフェース１１８９は、別チップに設けてもよ
い。もちろん、図２８（Ａ）に示すＣＰＵは、その構成を簡略化して示した一例にすぎず
、実際のＣＰＵはその用途によって多種多様な構成を有している。
バスインターフェース１１９８を介してＣＰＵに入力された命令は、インストラクション
デコーダ１１９３に入力され、デコードされた後、ＡＬＵコントローラ１１９２、インタ
ラプトコントローラ１１９４、レジスタコントローラ１１９７、タイミングコントローラ
１１９５に入力される。
ＡＬＵコントローラ１１９２、インタラプトコントローラ１１９４、レジスタコントロー
ラ１１９７、タイミングコントローラ１１９５は、デコードされた命令に基づき、各種制
御を行う。具体的にＡＬＵコントローラ１１９２は、ＡＬＵ１１９１の動作を制御するた
めの信号を生成する。また、インタラプトコントローラ１１９４は、ＣＰＵのプログラム
実行中に、外部の入出力装置や、周辺回路からの割り込み要求を、その優先度やマスク状
態から判断し、処理する。レジスタコントローラ１１９７は、レジスタ１１９６のアドレ
スを生成し、ＣＰＵの状態に応じてレジスタ１１９６の読み出しや書き込みを行う。
また、タイミングコントローラ１１９５は、ＡＬＵ１１９１、ＡＬＵコントローラ１１９
２、インストラクションデコーダ１１９３、インタラプトコントローラ１１９４、および
レジスタコントローラ１１９７の動作のタイミングを制御する信号を生成する。例えばタ
イミングコントローラ１１９５は、基準クロック信号ＣＬＫ１を元に、内部クロック信号
ＣＬＫ２を生成する内部クロック生成部を備えており、クロック信号ＣＬＫ２を上記各種
回路に供給する。
図２８（Ａ）に示すＣＰＵでは、レジスタ１１９６に、記憶素子が設けられている。レジ
スタ１１９６には、先の実施の形態に示した記憶素子を有する半導体装置を用いることが
できる。
図２８（Ａ）に示すＣＰＵにおいて、レジスタコントローラ１１９７は、ＡＬＵ１１９１
からの指示に従い、レジスタ１１９６における保持動作を行う。即ち、レジスタ１１９６
が有する記憶素子において、フリップフロップによるデータの保持を行うか、キャパシタ
によるデータの保持を行う。フリップフロップによってデータが保持されている場合、レ
ジスタ１１９６内の記憶素子への、電源電圧の供給が行われる。キャパシタによってデー
タが保持されている場合、キャパシタへのデータの書き換えが行われ、レジスタ１１９６
内の記憶素子への電源電圧の供給を停止することができる。
電源停止に関しては、図２８（Ｂ）または図２８（Ｃ）に示すように、記憶素子群と、電
源電位ＶＤＤまたは電源電位ＶＳＳの与えられているノード間に、スイッチング素子を設
けることにより行うことができる。以下に図２８（Ｂ）および図２８（Ｃ）の回路の説明
を行う。
図２８（Ｂ）および図２８（Ｃ）では、記憶素子への電源電位の供給を制御するスイッチ
ング素子に先の実施の形態で示した酸化物半導体膜を用いたトランジスタを用いた構成の
一例を示す。
図２８（Ｂ）に示す記憶装置は、スイッチング素子１１４１と、記憶素子１１４２を複数
有する記憶素子群１１４３とを有している。具体的に、それぞれの記憶素子１１４２には
、先の実施の形態で示した記憶素子を有する半導体装置を用いることができる。記憶素子
群１１４３が有するそれぞれの記憶素子１１４２には、スイッチング素子１１４１を介し
て、ハイレベルの電源電位ＶＤＤが与えられている。さらに、記憶素子群１１４３が有す
るそれぞれの記憶素子１１４２には、信号ＩＮの電位と、ローレベルの電源電位ＶＳＳの
電位が与えられている。
図２８（Ｂ）では、スイッチング素子１１４１として、先の実施の形態で示した酸化物半
導体膜を用いたトランジスタを用いている。当該トランジスタはオフ電流を極めて小さく
することができる。当該トランジスタは、そのゲートに与えられる信号ＳｉｇＡによりス
イッチングが制御される。
なお、図２８（Ｂ）では、スイッチング素子１１４１がトランジスタを一つだけ有する構
成を示しているが、これに限定されず、トランジスタを複数有していてもよい。スイッチ
ング素子１１４１が、スイッチング素子として機能するトランジスタを複数有している場
合、上記複数のトランジスタは並列に接続されていてもよいし、直列に接続されていても
よいし、直列と並列が組み合わされて接続されていてもよい。
また、図２８（Ｃ）には、記憶素子群１１４３が有するそれぞれの記憶素子１１４２に、
スイッチング素子１１４１を介して、ローレベルの電源電位ＶＳＳが与えられている、記
憶装置の一例を示す。スイッチング素子１１４１により、記憶素子群１１４３が有するそ
れぞれの記憶素子１１４２への、ローレベルの電源電位ＶＳＳの供給を制御することがで
きる。
記憶素子群と、電源電位ＶＤＤまたは電源電位ＶＳＳの与えられているノード間に、スイ
ッチング素子を設け、一時的にＣＰＵの動作を停止し、電源電圧の供給を停止した場合に
おいてもデータを保持することが可能であり、消費電力の低減を行うことができる。例え
ば、パーソナルコンピュータのユーザーが、キーボードなどの入力装置への情報の入力を
停止している間でも、ＣＰＵの動作を停止することができ、それにより消費電力を低減す
ることができる。
ここでは、ＣＰＵを例に挙げて説明したが、ＤＳＰ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐ
ｒｏｃｅｓｓｏｒ）、カスタムＬＳＩ、ＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌ
ｅ Ｇａｔｅ Ａｒｒａｙ）などのＬＳＩにも応用可能である。
本実施の形態は、適宜他の実施の形態と組み合わせて用いることができる。
（実施の形態９）
本実施の形態では、先の実施の形態で示したトランジスタを適用した表示装置について説
明する。
表示装置に設けられる表示素子としては液晶素子（液晶表示素子ともいう。）、発光素子
（発光表示素子ともいう。）などを用いることができる。発光素子は、電流または電圧に
よって輝度が制御される素子をその範疇に含んでおり、具体的には無機ＥＬ（Ｅｌｅｃｔ
ｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）、有機ＥＬなどを含む。また、電子インクなど、電気
的作用によりコントラストが変化する表示媒体も表示素子として適用することができる。
本実施の形態では、表示装置の一例としてＥＬ素子を用いた表示装置および液晶素子を用
いた表示装置について説明する。
なお、本実施の形態における表示装置は、表示素子が封止された状態にあるパネルと、該
パネルにコントローラを含むＩＣなどを実装した状態にあるモジュールとを含む。
また、本実施の形態における表示装置は画像表示デバイス、表示デバイス、または光源（
照明装置含む）を指す。また、コネクター、例えばＦＰＣ、ＴＣＰが取り付けられたモジ
ュール、ＴＣＰの先にプリント配線板が設けられたモジュールまたは表示素子にＣＯＧ方
式によりＩＣ（集積回路）が直接実装されたモジュールも全て表示装置に含むものとする
。
図２９は、ＥＬ素子を用いた表示装置の画素の回路図の一例である。
図２９に示す表示装置は、スイッチ素子７４３と、トランジスタ７４１と、キャパシタ７
４２と、発光素子７１９と、を有する。
トランジスタ７４１のゲートはスイッチ素子７４３の一端およびキャパシタ７４２の一端
と電気的に接続される。トランジスタ７４１のソースは発光素子７１９の一端と電気的に
接続される。トランジスタ７４１のドレインはキャパシタ７４２の他端と電気的に接続さ
れ、電源電位ＶＤＤが与えられる。スイッチ素子７４３の他端は信号線７４４と電気的に
接続される。発光素子７１９の他端は定電位が与えられる。なお、定電位は接地電位ＧＮ
Ｄまたはそれより小さい電位とする。
なお、トランジスタ７４１は、先の実施の形態で示した酸化物半導体膜を用いたトランジ
スタを用いる。当該トランジスタは、安定した電気特性を有する。そのため、表示品位の
高い表示装置とすることができる。
スイッチ素子７４３としては、トランジスタを用いると好ましい。トランジスタを用いる
ことで、画素の面積を小さくでき、解像度の高い表示装置とすることができる。また、ス
イッチ素子７４３として、先の実施の形態で示した酸化物半導体膜を用いたトランジスタ
を用いてもよい。スイッチ素子７４３として当該トランジスタを用いることで、トランジ
スタ７４１と同一工程によってスイッチ素子７４３を作製することができ、表示装置の生
産性を高めることができる。
図３０（Ａ）は、ＥＬ素子を用いた表示装置の上面図である。ＥＬ素子を有する表示装置
は、基板１００と、基板７００と、シール材７３４と、駆動回路７３５と、駆動回路７３
６と、画素７３７と、ＦＰＣ７３２と、を有する。シール材７３４は、画素７３７、駆動
回路７３５および駆動回路７３６を囲むように基板１００と基板７００との間に設けられ
る。なお、駆動回路７３５または／および駆動回路７３６をシール材７３４の外側に設け
ても構わない。
図３０（Ｂ）は、図３０（Ａ）の一点鎖線Ｍ−Ｎに対応するＥＬ素子を用いた表示装置の
断面図である。ＦＰＣ７３２は、端子７３１を介して配線７３３ａと接続される。なお、
配線７３３ａは、ゲート電極１０４と同一層である。
なお、図３０（Ｂ）は、トランジスタ７４１とキャパシタ７４２とが、同一平面に設けら
れた例を示す。このような構造とすることで、キャパシタ７４２をトランジスタ７４１の
ゲート電極、ゲート絶縁膜およびソース電極（ドレイン電極）と同一平面に作製すること
ができる。このように、トランジスタ７４１とキャパシタ７４２とを同一平面に設けるこ
とにより、表示装置の作製工程を短縮化し、生産性を高めることができる。
図３０（Ｂ）では、トランジスタ７４１として、図１６に示したトランジスタを適用した
例を示す。そのため、トランジスタ７４１の各構成のうち、以下で特に説明しないものに
ついては、先の実施の形態の説明を参照する。
トランジスタ７４１およびキャパシタ７４２上には、絶縁膜７２０が設けられる。
ここで、絶縁膜７２０および保護絶縁膜１１８には、トランジスタ７４１のソース電極１
１６ａに達する開口部が設けられる。
絶縁膜７２０上には、電極７８１が設けられる。電極７８１は、絶縁膜７２０および保護
絶縁膜１１８に設けられた開口部を介してトランジスタ７４１のソース電極１１６ａと接
する。
電極７８１上には、電極７８１に達する開口部を有する隔壁７８４が設けられる。
隔壁７８４上には、隔壁７８４に設けられた開口部を介して電極７８１と接する発光層７
８２が設けられる。
発光層７８２上には、電極７８３が設けられる。
電極７８１、発光層７８２および電極７８３の重畳する領域が、発光素子７１９となる。
なお、絶縁膜７２０は、保護絶縁膜１１８を参照する。または、ポリイミド樹脂、アクリ
ル樹脂、エポキシ樹脂、シリコーン樹脂などの樹脂膜を用いても構わない。
発光層７８２は、一層に限定されず、複数種の発光層などを積層して設けてもよい。例え
ば、図３０（Ｃ）に示すような構造とすればよい。図３０（Ｃ）は、中間層７８５ａ、発
光層７８６ａ、中間層７８５ｂ、発光層７８６ｂ、中間層７８５ｃ、発光層７８６ｃおよ
び中間層７８５ｄの順番で積層した構造である。このとき、発光層７８６ａ、発光層７８
６ｂおよび発光層７８６ｃに適切な発光色の発光層を用いると演色性の高い、または発光
効率の高い、発光素子７１９を形成することができる。
発光層を複数種積層して設けることで、白色光を得てもよい。図３０（Ｂ）には示さない
が、白色光を着色層を介して取り出す構造としても構わない。
ここでは発光層を３層および中間層を４層設けた構造を示しているが、これに限定される
ものではなく、適宜発光層の数および中間層の数を変更することができる。例えば、中間
層７８５ａ、発光層７８６ａ、中間層７８５ｂ、発光層７８６ｂおよび中間層７８５ｃの
みで構成することもできる。また、中間層７８５ａ、発光層７８６ａ、中間層７８５ｂ、
発光層７８６ｂ、発光層７８６ｃおよび中間層７８５ｄで構成し、中間層７８５ｃを省い
た構造としても構わない。
また、中間層は、正孔注入層、正孔輸送層、電子輸送層および電子注入層などを積層構造
で用いることができる。なお、中間層は、これらの層を全て備えなくてもよい。これらの
層は適宜選択して設ければよい。なお、同様の機能を有する層を重複して設けてもよい。
また、中間層としてキャリア発生層のほか、電子リレー層などを適宜加えてもよい。
電極７８１は、可視光透過性を有する導電膜を用いればよい。可視光透過性を有するとは
、可視光領域（例えば４００ｎｍ〜８００ｎｍの波長範囲）における平均の透過率が７０
％以上、特に８０％以上であることをいう。
電極７８１としては、例えば、Ｉｎ−Ｚｎ−Ｗ酸化物膜、Ｉｎ−Ｓｎ酸化物膜、Ｉｎ−Ｚ
ｎ酸化物膜、Ｉｎ酸化物膜、Ｚｎ酸化物膜およびＳｎ酸化物膜などの酸化物膜を用いれば
よい。また、前述の酸化物膜は、Ａｌ、Ｇａ、Ｓｂ、Ｆなどが微量添加されてもよい。ま
た、光を透過する程度の金属薄膜（好ましくは、５ｎｍ〜３０ｎｍ程度）を用いることも
できる。例えば５ｎｍの膜厚を有するＡｇ膜、Ｍｇ膜またはＡｇ−Ｍｇ合金膜を用いても
よい。
または、電極７８１は、可視光を効率よく反射する膜が好ましい。電極７８１は、例えば
、リチウム、アルミニウム、チタン、マグネシウム、ランタン、銀、シリコンまたはニッ
ケルを含む膜を用いればよい。
電極７８３は、電極７８１として示した膜から選択して用いることができる。ただし、電
極７８１が可視光透過性を有する場合は、電極７８３が可視光を効率よく反射すると好ま
しい。また、電極７８１が可視光を効率よく反射する場合は、電極７８３が可視光透過性
を有すると好ましい。
なお、電極７８１および電極７８３を図３０（Ｂ）に示す構造で設けているが、電極７８
１と電極７８３を入れ替えても構わない。アノードとして機能する電極には、仕事関数の
大きい導電膜を用いることが好ましく、カソードとして機能する電極には仕事関数の小さ
い導電膜を用いることが好ましい。ただし、アノードと接してキャリア発生層を設ける場
合には、仕事関数を考慮せずに様々な導電膜を陽極に用いることができる。
隔壁７８４は、保護絶縁膜１１８を参照する。または、ポリイミド樹脂、アクリル樹脂、
エポキシ樹脂、シリコーン樹脂などの樹脂膜を用いても構わない。
発光素子７１９と接続するトランジスタ７４１は、安定した電気特性を有する。そのため
、表示品位の高い表示装置を提供することができる。
図３１（Ａ）および図３１（Ｂ）は、図３０（Ｂ）と一部が異なるＥＬ素子を用いた表示
装置の断面図の一例である。具体的には、ＦＰＣ７３２と接続する配線が異なる。図３１
（Ａ）では、端子７３１を介してＦＰＣ７３２と配線７３３ｂが接続している。配線７３
３ｂは、ソース電極１１６ａおよびドレイン電極１１６ｂと同一層である。図３１（Ｂ）
では、端子７３１を介してＦＰＣ７３２と配線７３３ｃが接続している。配線７３３ｃは
、電極７９１と同一層である。
次に、液晶素子を用いた表示装置について説明する。
図３２は、液晶素子を用いた表示装置の画素の構成例を示す回路図である。図３２に示す
画素７５０は、トランジスタ７５１と、キャパシタ７５２と、一対の電極間に液晶の充填
された素子（以下液晶素子ともいう）７５３とを有する。
トランジスタ７５１では、ソースおよびドレインの一方が信号線７５５に電気的に接続さ
れ、ゲートが走査線７５４に電気的に接続されている。
キャパシタ７５２では、一方の電極がトランジスタ７５１のソースおよびドレインの他方
に電気的に接続され、他方の電極が共通電位を供給する配線に電気的に接続されている。
液晶素子７５３では、一方の電極がトランジスタ７５１のソースおよびドレインの他方に
電気的に接続され、他方の電極が共通電位を供給する配線に電気的に接続されている。な
お、上述のキャパシタ７５２の他方の電極が電気的に接続する配線に与えられる共通電位
と、液晶素子７５３の他方の電極が電気的に接続する配線に与えられる共通電位とが異な
る電位であってもよい。
なお、液晶素子を用いた表示装置も、上面図はＥＬ素子を用いた表示装置と概略同様であ
る。図３０（Ａ）の一点鎖線Ｍ−Ｎに対応する液晶素子を用いた表示装置の断面図を図３
３（Ａ）に示す。図３３（Ａ）において、ＦＰＣ７３２は、端子７３１を介して配線７３
３ａと接続される。なお、配線７３３ａは、ゲート電極１０４と同一層である。
図３３（Ａ）には、トランジスタ７５１とキャパシタ７５２とが、同一平面に設けられた
例を示す。このような構造とすることで、キャパシタ７５２をトランジスタ７５１のゲー
ト電極、ゲート絶縁膜およびソース電極（ドレイン電極）と同一平面に作製することがで
きる。このように、トランジスタ７５１とキャパシタ７５２とを同一平面に設けることに
より、表示装置の作製工程を短縮化し、生産性を高めることができる。
トランジスタ７５１としては、先の実施の形態で示したトランジスタを適用することがで
きる。図３３（Ａ）においては、図１６に示したトランジスタを適用した例を示す。その
ため、トランジスタ７５１の各構成のうち、以下で特に説明しないものについては、先の
実施の形態の説明を参照する。
なお、トランジスタ７５１は極めてオフ電流の小さいトランジスタとすることができる。
従って、キャパシタ７５２に保持された電荷がリークしにくく、長期間に渡って液晶素子
７５３に印加される電圧を維持することができる。そのため、動きの少ない動画や静止画
の表示の際に、トランジスタ７５１をオフ状態とすることで、トランジスタ７５１の動作
のための電力が不要となり、消費電力の小さい表示装置とすることができる。
トランジスタ７５１およびキャパシタ７５２上には、絶縁膜７２１が設けられる。
ここで、絶縁膜７２１および保護絶縁膜１１８には、トランジスタ７５１のドレイン電極
１１６ｂに達する開口部が設けられる。
絶縁膜７２１上には、電極７９１が設けられる。電極７９１は、絶縁膜７２１および保護
絶縁膜１１８に設けられた開口部を介してトランジスタ７５１のドレイン電極１１６ｂと
接する。
電極７９１上には、配向膜として機能する絶縁膜７９２が設けられる。
絶縁膜７９２上には、液晶層７９３が設けられる。
液晶層７９３上には、配向膜として機能する絶縁膜７９４が設けられる。
絶縁膜７９４上には、スペーサ７９５が設けられる。
スペーサ７９５および絶縁膜７９４上には、電極７９６が設けられる。
電極７９６上には、基板７９７が設けられる。
なお、絶縁膜７２１は、保護絶縁膜１１８を参照する。または、ポリイミド樹脂、アクリ
ル樹脂、エポキシ樹脂、シリコーン樹脂などの樹脂膜を用いても構わない。
液晶層７９３は、サーモトロピック液晶、低分子液晶、高分子液晶、高分子分散型液晶、
強誘電性液晶、反強誘電性液晶などを用いればよい。これらの液晶は、条件により、コレ
ステリック相、スメクチック相、キュービック相、カイラルネマチック相、等方相などを
示す。
なお、液晶層７９３として、ブルー相を示す液晶を用いてもよい。その場合、配向膜とし
て機能する絶縁膜７９２および絶縁膜７９４を設けない構成とすればよい。
電極７９１は、可視光透過性を有する導電膜を用いればよい。
電極７９１としては、例えば、Ｉｎ−Ｚｎ−Ｗ酸化物膜、Ｉｎ−Ｓｎ酸化物膜、Ｉｎ−Ｚ
ｎ酸化物膜、Ｉｎ酸化物膜、Ｚｎ酸化物膜およびＳｎ酸化物膜などの酸化物膜を用いれば
よい。また、前述の酸化物膜は、Ａｌ、Ｇａ、Ｓｂ、Ｆなどが微量添加されてもよい。ま
た、光を透過する程度の金属薄膜（好ましくは、５ｎｍ〜３０ｎｍ程度）を用いることも
できる。
または、電極７９１は、可視光を効率よく反射する膜が好ましい。電極７９１は、例えば
、アルミニウム、チタン、クロム、銅、モリブデン、銀、タンタルまたはタングステンを
含む膜を用いればよい。
電極７９６は、電極７９１として示した膜から選択して用いることができる。ただし、電
極７９１が可視光透過性を有する場合は、電極７９６が可視光を効率よく反射すると好ま
しい。また、電極７９１が可視光を効率よく反射する場合は、電極７９６が可視光透過性
を有すると好ましい。
なお、電極７９１および電極７９６を図３３（Ａ）に示す構造で設けているが、電極７９
１と電極７９６を入れ替えても構わない。
絶縁膜７９２および絶縁膜７９４は、有機化合物または無機化合物から選択して用いれば
よい。
スペーサ７９５は、有機化合物または無機化合物から選択して用いればよい。なお、スペ
ーサ７９５の形状は、柱状、球状など様々にとることができる。
電極７９１、絶縁膜７９２、液晶層７９３、絶縁膜７９４および電極７９６の重畳する領
域が、液晶素子７５３となる。
基板７９７は、ガラス、樹脂または金属などを用いればよい。基板７９７は可とう性を有
してもよい。
図３３（Ｂ）および図３３（Ｃ）は、図３３（Ａ）と一部が異なる液晶素子を用いた表示
装置の断面図の一例である。具体的には、ＦＰＣ７３２と接続する配線が異なる。図３３
（Ｂ）では、端子７３１を介してＦＰＣ７３２と配線７３３ｂが接続している。配線７３
３ｂは、ソース電極１１６ａおよびドレイン電極１１６ｂと同一層である。図３３（Ｃ）
では、端子７３１を介してＦＰＣ７３２と配線７３３ｃが接続している。配線７３３ｃは
、電極７９１と同一層である。
液晶素子７５３と接続するトランジスタ７５１は、安定した電気特性を有する。そのため
、表示品位の高い表示装置を提供することができる。また、トランジスタ７５１はオフ電
流を極めて小さくできるため、消費電力の小さい表示装置を提供することができる。
本実施の形態は、適宜他の実施の形態と組み合わせて用いることができる。
（実施の形態１０）
本実施の形態では、先の実施の形態で示した半導体装置を適用した電子機器の例について
説明する。
図３４（Ａ）は携帯型情報端末である。図３４（Ａ）に示す携帯型情報端末は、筐体９３
００と、ボタン９３０１と、マイクロフォン９３０２と、表示部９３０３と、スピーカ９
３０４と、カメラ９３０５と、を具備し、携帯型電話機としての機能を有する。本発明の
一形態は、本体内部にある演算装置、無線回路または記憶回路に適用することができる。
または、本発明の一態様は表示部９３０３に適用することができる。
図３４（Ｂ）は、ディスプレイである。図３４（Ｂ）に示すディスプレイは、筐体９３１
０と、表示部９３１１と、を具備する。本発明の一形態は、本体内部にある演算装置、無
線回路または記憶回路に適用することができる。または、本発明の一態様は表示部９３１
１に適用することができる。
図３４（Ｃ）は、デジタルスチルカメラである。図３４（Ｃ）に示すデジタルスチルカメ
ラは、筐体９３２０と、ボタン９３２１と、マイクロフォン９３２２と、表示部９３２３
と、を具備する。本発明の一形態は、本体内部にある演算装置、無線回路または記憶回路
に適用することができる。または、本発明の一態様は表示部９３２３に適用することがで
きる。
図３４（Ｄ）は２つ折り可能な携帯情報端末である。図３４（Ｄ）に示す２つ折り可能な
携帯情報端末は、筐体９６３０、表示部９６３１ａ、表示部９６３１ｂ、留め具９６３３
、操作スイッチ９６３８、を有する。本発明の一形態は、本体内部にある演算装置、無線
回路または記憶回路に適用することができる。または、本発明の一態様は表示部９６３１
ａおよび表示部９６３１ｂに適用することができる。
なお、表示部９６３１ａまたは／および表示部９６３１ｂは、一部または全部をタッチパ
ネルとすることができ、表示された操作キーに触れることでデータ入力などを行うことが
できる。
本発明の一態様に係る半導体装置を用いることで、性能が高く、かつ消費電力が小さい電
子機器を提供することができる。
本実施の形態は、適宜他の実施の形態と組み合わせて用いることができる。
１００ 基板
１０２ 下地絶縁膜
１０４ ゲート電極
１０６ 酸化物半導体膜
１１２ ゲート絶縁膜
１１４ バックゲート電極
１１６ａ ソース電極
１１６ｂ ドレイン電極
１１８ 保護絶縁膜
２００ 基板
２０２ 下地絶縁膜
２０４ ゲート電極
２０６ 酸化物半導体膜
２１２ ゲート絶縁膜
２１６ａ ソース電極
２１６ｂ ドレイン電極
２１８ 保護絶縁膜
３００ 基板
３０２ 下地絶縁膜
３０４ ゲート電極
３０６ 酸化物半導体膜
３１２ ゲート絶縁膜
３１６ａ ソース電極
３１６ｂ ドレイン電極
４００ 基板
４０２ 下地絶縁膜
４０４ ゲート電極
４０６ 酸化物半導体膜
４１２ ゲート絶縁膜
４１６ａ ソース電極
４１６ｂ ドレイン電極
４２０ 絶縁膜
５００ 基板
５０２ 下地絶縁膜
５０４ ゲート電極
５０６ 酸化物半導体膜
５１２ ゲート絶縁膜
５１８ 層間絶縁膜
５２０ 絶縁膜
５２２ 絶縁膜
５２４ａ 配線
５２４ｂ 配線
５２６ 電極
５２８ 電極
５５１ トランジスタ
５５２ キャパシタ
５５３ ビット線
５５４ ワード線
５５５ 容量線
５５６ メモリセル
５５８ センスアンプ
６０２ 下地絶縁膜
６２０ 絶縁膜
６２２ 絶縁膜
６２６ 電極
６２８ 電極
６５０ 半導体基板
６５４ ゲート電極
６５６ チャネル領域
６５７ 不純物領域
６５７ａ ソース領域
６５７ｂ ドレイン領域
６６２ ゲート絶縁膜
６６４ 素子分離層
６６８ 絶縁膜
６７１ トランジスタ
６７２ トランジスタ
６７３ キャパシタ
６７４ ソース線
６７５ ソース線
６７６ ワード線
６７７ ドレイン線
６７８ 容量線
６７９ ノード
６９０ 絶縁膜
７００ 基板
７１９ 発光素子
７２０ 絶縁膜
７２１ 絶縁膜
７３１ 端子
７３２ ＦＰＣ
７３３ａ 配線
７３３ｂ 配線
７３３ｃ 配線
７３４ シール材
７３５ 駆動回路
７３６ 駆動回路
７３７ 画素
７４１ トランジスタ
７４２ キャパシタ
７４３ スイッチ素子
７４４ 信号線
７５０ 画素
７５１ トランジスタ
７５２ キャパシタ
７５３ 液晶素子
７５４ 走査線
７５５ 信号線
７８１ 電極
７８２ 発光層
７８３ 電極
７８４ 隔壁
７８５ａ 中間層
７８５ｂ 中間層
７８５ｃ 中間層
７８５ｄ 中間層
７８６ａ 発光層
７８６ｂ 発光層
７８６ｃ 発光層
７９１ 電極
７９２ 絶縁膜
７９３ 液晶層
７９４ 絶縁膜
７９５ スペーサ
７９６ 電極
７９７ 基板
８０２ 絶縁膜
８０６ 酸化物半導体膜
８１２ ゲート絶縁膜
８１４ ゲート電極
８１６ａ ソース電極
８１６ｂ ドレイン電極
９０２ 絶縁膜
９０６ 酸化物半導体膜
９１２ ゲート絶縁膜
９１４ ゲート電極
９１６ａ ソース電極
９１６ｂ ドレイン電極
１０００ スパッタリング用ターゲット
１００１ イオン
１００２ スパッタ粒子
１００３ 被成膜面
１１４１ スイッチング素子
１１４２ 記憶素子
１１４３ 記憶素子群
１１８９ ＲＯＭインターフェース
１１９０ 基板
１１９１ ＡＬＵ
１１９２ ＡＬＵコントローラ
１１９３ インストラクションデコーダ
１１９４ インタラプトコントローラ
１１９５ タイミングコントローラ
１１９６ レジスタ
１１９７ レジスタコントローラ
１１９８ バスインターフェース
１１９９ ＲＯＭ
４０００ 成膜装置
４００１ 大気側基板供給室
４００２ 大気側基板搬送室
４００３ａ ロードロック室
４００３ｂ アンロードロック室
４００４ 搬送室
４００５ 基板加熱室
４００６ａ 成膜室
４００６ｂ 成膜室
４００６ｃ 成膜室
４０３２ａ スパッタリング用ターゲット
４０３２ｂ スパッタリング用ターゲット
４０３３ａ カソードマグネット
４０３３ｂ カソードマグネット
４０３５ 基板ホルダ
４１０１ カセットポート
４１０２ アライメントポート
４１０３ 搬送ロボット
４１０４ ゲートバルブ
４１０５ 加熱ステージ
４１０６ ターゲット
４１０７ 防着板
４１０８ 基板ステージ
４１０９ 基板
４１１０ クライオトラップ
４１１１ ステージ
４２００ 真空ポンプ
４２０１ クライオポンプ
４２０２ ターボ分子ポンプ
４３００ マスフローコントローラ
４３０１ 精製機
４３０２ ガス加熱機構
９３０４ スピーカ
９３００ 筐体
９３０１ ボタン
９３０２ マイクロフォン
９３０３ 表示部
９３０５ カメラ
９３１０ 筐体
９３１１ 表示部
９３２０ 筐体
９３２１ ボタン
９３２２ マイクロフォン
９３２３ 表示部
９６３０ 筐体
９６３１ａ 表示部
９６３１ｂ 表示部
９６３３ 留め具
９６３８ 操作スイッチ
Ｓ１０１ 工程
Ｓ１０２ 工程
Ｓ１０３ 工程
Ｓ１０４ 工程
Ｓ１１１ 工程
Ｓ１１２ 工程
Ｓ１１３ 工程
Ｓ１１４ 工程

Claims (11)

  1. スパッタリング用の第１のターゲットと、スパッタリング用の第２のターゲットと、基板ホルダとが配置された成膜室で、酸化膜を形成する作製方法であって、
    前記第１のターゲットは、前記第２のターゲットと向かい合うように、配置され、
    前記基板ホルダは、前記第１のターゲットと、前記第２のターゲットとが向かい合った領域の外に配置され、
    前記基板ホルダの被成膜面側に、結晶性を有する酸化膜を形成することを特徴とする酸化膜の作製方法。
  2. スパッタリング用の第１のターゲットと、スパッタリング用の第２のターゲットと、基板ホルダとが配置された成膜室で、酸化膜を形成する作製方法であって、
    前記第１のターゲットは、前記第２のターゲットと向かい合うように、配置され、
    前記第１のターゲットは、傾いて配置され、
    前記第２のターゲットは、前記第１のターゲットの一端から他端に向かって、前記第１のターゲットとの間の距離が広くなるように、傾いて配置され、
    前記基板ホルダは、前記第１のターゲットと、前記第２のターゲットとが向かい合った領域の外側であって、前記第１のターゲットと前記第２のターゲットとの間の距離が広い側に配置され、
    前記基板ホルダの被成膜面側に、結晶性を有する酸化膜を形成することを特徴とする酸化膜の作製方法。
  3. スパッタリング用の第１のターゲットと、スパッタリング用の第２のターゲットと、基板ホルダとが配置された成膜室で、酸化膜を形成する作製方法であって、
    前記第１のターゲットは、前記第２のターゲットと向かい合うように、配置され、
    前記第１のターゲットは、傾いて配置され、
    前記第２のターゲットは、前記第１のターゲットと対称となるように、傾いて配置され、
    前記基板ホルダは、前記第１のターゲットと、前記第２のターゲットとが向かい合った領域の外側であって、前記第１のターゲットと前記第２のターゲットとの間の距離が広い側に配置され、
    前記基板ホルダの被成膜面側に、結晶性を有する酸化膜を形成することを特徴とする酸化膜の作製方法。
  4. スパッタリング用の第１のターゲットと、スパッタリング用の第２のターゲットと、基板ホルダとが配置された成膜室で、酸化膜を形成する作製方法であって、
    前記第１のターゲットは、前記第２のターゲットと向かい合うように、配置され、
    前記基板ホルダは、前記第１のターゲットと、前記第２のターゲットとが向かい合った領域の外に配置され、
    前記基板ホルダの被成膜面側に、結晶性を有する酸化膜を形成し、
    前記酸化膜は、ｃ軸を有し、
    前記ｃ軸は、前記酸化膜の表面に概略垂直な方向を向いていることを特徴とする酸化膜の作製方法。
  5. 請求項１乃至請求項４のいずれか一において、
    前記基板ホルダの上面は、前記第１のターゲットと、前記第２のターゲットとが向かい合っている領域を向いていることを特徴とする酸化膜の作製方法。
  6. 請求項１乃至請求項４のいずれか一において、
    前記基板ホルダは、前記第１のターゲット、及び前記第２のターゲットより上にあることを特徴とする酸化膜の作製方法。
  7. 請求項１乃至請求項４のいずれか一において、
    前記基板ホルダの下面は、前記第１のターゲットと、前記第２のターゲットとが向かい合っている領域側を向いていることを特徴とする酸化膜の作製方法。
  8. 請求項１乃至請求項４のいずれか一において、
    前記基板ホルダは、前記第１のターゲット、及び前記第２のターゲットより下にあることを特徴とする酸化膜の作製方法。
  9. 請求項１乃至請求項８のいずれか一において、
    前記酸化膜は、結晶部を有し、
    前記結晶部は、一辺が１００ｎｍ未満の立方体内に収まる大きさを有することを特徴とする酸化膜の作製方法。
  10. 請求項１乃至請求項９のいずれか一において、
    前記基板ホルダに保持される基板は、１００℃以上６００℃以下に加熱されることを特徴とする酸化膜の作製方法。
  11. スパッタリング用の第１のターゲットと、スパッタリング用の第２のターゲットと、第１の基板ホルダと、第２の基板ホルダとが配置された成膜室で、酸化膜を形成する作製方法であって、
    前記第１のターゲットは、前記第２のターゲットと向かい合うように、配置され、
    前記第１の基板ホルダは、前記第１のターゲットと、前記第２のターゲットとが向かい合った領域の外側であって、前記第１のターゲット、及び前記第２のターゲットより上にあり、
    前記第２の基板ホルダは、前記第１のターゲットと、前記第２のターゲットとが向かい合った領域の外側であって、前記第１のターゲット、及び前記第２のターゲットより下にあり、
    前記第１の基板ホルダの被成膜面側及び前記第２の基板ホルダの被成膜面側に、それぞれ、結晶性を有する酸化膜を形成することを特徴とする酸化膜の作製方法。
JP2015007730A 2012-06-29 2015-01-19 酸化膜の作製方法 Withdrawn JP2015120980A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015007730A JP2015120980A (ja) 2012-06-29 2015-01-19 酸化膜の作製方法

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
JP2012147928 2012-06-29
JP2012147928 2012-06-29
JP2012266243 2012-12-05
JP2012266243 2012-12-05
JP2012273482 2012-12-14
JP2012273482 2012-12-14
JP2015007730A JP2015120980A (ja) 2012-06-29 2015-01-19 酸化膜の作製方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2013134516A Division JP2014133942A (ja) 2012-06-29 2013-06-27 スパッタリング用ターゲットの使用方法および酸化物膜の作製方法

Publications (1)

Publication Number Publication Date
JP2015120980A true JP2015120980A (ja) 2015-07-02

Family

ID=49776993

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2013134516A Withdrawn JP2014133942A (ja) 2012-06-29 2013-06-27 スパッタリング用ターゲットの使用方法および酸化物膜の作製方法
JP2015007730A Withdrawn JP2015120980A (ja) 2012-06-29 2015-01-19 酸化膜の作製方法
JP2015013991A Expired - Fee Related JP6005769B2 (ja) 2012-06-29 2015-01-28 スパッタリング用ターゲット

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2013134516A Withdrawn JP2014133942A (ja) 2012-06-29 2013-06-27 スパッタリング用ターゲットの使用方法および酸化物膜の作製方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2015013991A Expired - Fee Related JP6005769B2 (ja) 2012-06-29 2015-01-28 スパッタリング用ターゲット

Country Status (8)

Country Link
US (2) US20140001032A1 (ja)
EP (2) EP2867387A4 (ja)
JP (3) JP2014133942A (ja)
KR (2) KR20150023054A (ja)
CN (2) CN104797736A (ja)
SG (1) SG11201505097QA (ja)
TW (2) TWI617685B (ja)
WO (1) WO2014002916A1 (ja)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9885108B2 (en) 2012-08-07 2018-02-06 Semiconductor Energy Laboratory Co., Ltd. Method for forming sputtering target
US10557192B2 (en) 2012-08-07 2020-02-11 Semiconductor Energy Laboratory Co., Ltd. Method for using sputtering target and method for forming oxide film
US9153650B2 (en) 2013-03-19 2015-10-06 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor
KR20160009626A (ko) 2013-05-21 2016-01-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막 및 그 형성 방법
TWI652822B (zh) 2013-06-19 2019-03-01 日商半導體能源研究所股份有限公司 氧化物半導體膜及其形成方法
TWI608523B (zh) 2013-07-19 2017-12-11 半導體能源研究所股份有限公司 Oxide semiconductor film, method of manufacturing oxide semiconductor film, and semiconductor device
WO2015125042A1 (en) 2014-02-19 2015-08-27 Semiconductor Energy Laboratory Co., Ltd. Oxide, semiconductor device, module, and electronic device
KR20160034200A (ko) * 2014-09-19 2016-03-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
TWI652362B (zh) 2014-10-28 2019-03-01 日商半導體能源研究所股份有限公司 氧化物及其製造方法
JP6647841B2 (ja) 2014-12-01 2020-02-14 株式会社半導体エネルギー研究所 酸化物の作製方法
TWI686874B (zh) * 2014-12-26 2020-03-01 日商半導體能源研究所股份有限公司 半導體裝置、顯示裝置、顯示模組、電子裝置、氧化物及氧化物的製造方法
KR20170101233A (ko) 2014-12-26 2017-09-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 스퍼터링용 타깃의 제작 방법
WO2016125049A1 (en) 2015-02-02 2016-08-11 Semiconductor Energy Laboratory Co., Ltd. Oxide and manufacturing method thereof
WO2017037564A1 (en) * 2015-08-28 2017-03-09 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor, transistor, and semiconductor device
WO2017136699A1 (en) * 2016-02-05 2017-08-10 Epizyme, Inc Arginine methyltransferase inhibitors and uses thereof
WO2017149413A1 (en) 2016-03-04 2017-09-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP6668455B2 (ja) 2016-04-01 2020-03-18 株式会社半導体エネルギー研究所 酸化物半導体膜の作製方法
KR20230019215A (ko) 2016-05-19 2023-02-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 복합 산화물 반도체 및 트랜지스터
WO2017199128A1 (en) 2016-05-20 2017-11-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device or display device including the same
JP6698486B2 (ja) 2016-09-26 2020-05-27 株式会社ジャパンディスプレイ 表示装置
JP2021504952A (ja) * 2017-11-27 2021-02-15 シェンジェン ロイオル テクノロジーズ カンパニー リミテッドＳｈｅｎｚｈｅｎ Ｒｏｙｏｌｅ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ｃｏ．， Ｌｔｄ． Ｔｆｔ基板、ｅｓｄ保護回路およびｔｆｔ基板の製造方法
CN111492088B (zh) * 2018-06-15 2023-03-14 株式会社爱发科 真空处理装置、伪基板装置
CN110824137B (zh) * 2019-10-10 2022-03-11 中国建筑材料科学研究总院有限公司 低辐射玻璃中银膜在衬底上结晶有序性的预测方法及装置
JP7065147B2 (ja) * 2020-04-28 2022-05-11 株式会社ジャパンディスプレイ 半導体装置
CN112403105B (zh) * 2020-10-30 2022-04-29 西北有色金属研究院 一种低粗糙度小孔径不锈钢多孔片及其制备方法
WO2023037774A1 (ja) * 2021-09-08 2023-03-16 国立大学法人 筑波大学 半導体装置、及び、半導体装置の製造方法

Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61158622A (ja) * 1984-12-29 1986-07-18 大阪特殊合金株式会社 透明導電膜の製造方法及びその装置
JPH01298154A (ja) * 1988-05-26 1989-12-01 Kikuo Tominaga 対向ターゲット式プレーナーマグネトロンスパッタリング装置
JPH1192176A (ja) * 1997-07-22 1999-04-06 Bridgestone Corp 光触媒膜及びその作製方法
JPH11213763A (ja) * 1998-01-30 1999-08-06 Hoya Corp 導電性酸化物薄膜を有する物品及びその製造方法
JP2002069614A (ja) * 2000-09-01 2002-03-08 Sony Corp 窒化チタン膜の製造方法
JP2004076094A (ja) * 2002-08-19 2004-03-11 Okura Ind Co Ltd 透明導電膜、及びその製造方法
JP2004285445A (ja) * 2003-03-24 2004-10-14 Osaka Vacuum Ltd スパッタ方法及びスパッタ装置
JP2007119829A (ja) * 2005-10-27 2007-05-17 Optrex Corp スパッタ成膜装置
JP2008184625A (ja) * 2007-01-26 2008-08-14 Osaka Vacuum Ltd スパッタ方法及びスパッタ装置
JP2009030133A (ja) * 2007-07-30 2009-02-12 Panasonic Corp 薄膜形成装置並びに薄膜形成方法
JP2009066497A (ja) * 2007-09-12 2009-04-02 Bridgestone Corp 光触媒酸化チタン薄膜及びその製造方法
JP2010084169A (ja) * 2008-09-30 2010-04-15 Canon Anelva Corp 真空排気方法、真空排気プログラム、および真空処理装置
WO2010140362A1 (ja) * 2009-06-03 2010-12-09 株式会社ニコン 被膜形成物および被膜形成物の製造方法
JP2011123986A (ja) * 2009-11-13 2011-06-23 Semiconductor Energy Lab Co Ltd 半導体装置および半導体装置の駆動方法
JP2012072493A (ja) * 2010-09-03 2012-04-12 Semiconductor Energy Lab Co Ltd スパッタリングターゲットおよび半導体装置の作製方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3298974B2 (ja) 1993-03-23 2002-07-08 電子科学株式会社 昇温脱離ガス分析装置
JP3944341B2 (ja) * 2000-03-28 2007-07-11 株式会社東芝 酸化物エピタキシャル歪格子膜の製造法
JP3694737B2 (ja) * 2001-07-27 2005-09-14 独立行政法人物質・材料研究機構 酸化亜鉛基ホモロガス化合物薄膜の製造法
EP2280092A1 (en) * 2001-08-02 2011-02-02 Idemitsu Kosan Co., Ltd. Sputtering target, transparent conductive film, and their manufacturing method
US20060249370A1 (en) * 2003-09-15 2006-11-09 Makoto Nagashima Back-biased face target sputtering based liquid crystal display device
JP5126729B2 (ja) 2004-11-10 2013-01-23 キヤノン株式会社 画像表示装置
JP5217051B2 (ja) * 2006-11-27 2013-06-19 オムロン株式会社 薄膜製造方法
JP5237557B2 (ja) * 2007-01-05 2013-07-17 出光興産株式会社 スパッタリングターゲット及びその製造方法
JP5555848B2 (ja) * 2008-05-15 2014-07-23 国立大学法人山口大学 薄膜作製用スパッタ装置及び薄膜作製方法
JP5185838B2 (ja) * 2009-01-05 2013-04-17 カシオ計算機株式会社 薄膜トランジスタの製造方法
JP5546143B2 (ja) * 2009-03-03 2014-07-09 住友電気工業株式会社 透明薄膜形成用の複合酸化物焼結体及び透明薄膜形成用材料
KR20170072965A (ko) * 2009-11-13 2017-06-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 스퍼터링 타겟 및 그 제조방법, 및 트랜지스터
WO2011065216A1 (en) * 2009-11-28 2011-06-03 Semiconductor Energy Laboratory Co., Ltd. Stacked oxide material, semiconductor device, and method for manufacturing the semiconductor device
JP2011142174A (ja) * 2010-01-06 2011-07-21 Fujifilm Corp 成膜方法および半導体装置
KR101097329B1 (ko) * 2010-01-11 2011-12-23 삼성모바일디스플레이주식회사 스퍼터링 장치
US9181619B2 (en) * 2010-02-26 2015-11-10 Fujifilm Corporation Physical vapor deposition with heat diffuser
JP5206716B2 (ja) * 2010-03-23 2013-06-12 住友電気工業株式会社 Ｉｎ−Ｇａ−Ｚｎ系複合酸化物焼結体およびその製造方法
JP5071503B2 (ja) * 2010-03-25 2012-11-14 日立電線株式会社 圧電薄膜素子及び圧電薄膜デバイス
JP2011231390A (ja) * 2010-04-30 2011-11-17 Fujikura Ltd 成膜方法及び成膜装置
JP2012052227A (ja) * 2010-08-05 2012-03-15 Mitsubishi Materials Corp スパッタリングターゲットの製造方法およびスパッタリングターゲット
EP2428994A1 (en) * 2010-09-10 2012-03-14 Applied Materials, Inc. Method and system for depositing a thin-film transistor
KR102001577B1 (ko) * 2010-12-17 2019-07-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 재료 및 반도체 장치
CN107419225B (zh) * 2011-06-08 2020-08-04 株式会社半导体能源研究所 溅射靶材、溅射靶材的制造方法及薄膜形成方法

Patent Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61158622A (ja) * 1984-12-29 1986-07-18 大阪特殊合金株式会社 透明導電膜の製造方法及びその装置
JPH01298154A (ja) * 1988-05-26 1989-12-01 Kikuo Tominaga 対向ターゲット式プレーナーマグネトロンスパッタリング装置
JPH1192176A (ja) * 1997-07-22 1999-04-06 Bridgestone Corp 光触媒膜及びその作製方法
JPH11213763A (ja) * 1998-01-30 1999-08-06 Hoya Corp 導電性酸化物薄膜を有する物品及びその製造方法
JP2002069614A (ja) * 2000-09-01 2002-03-08 Sony Corp 窒化チタン膜の製造方法
JP2004076094A (ja) * 2002-08-19 2004-03-11 Okura Ind Co Ltd 透明導電膜、及びその製造方法
JP2004285445A (ja) * 2003-03-24 2004-10-14 Osaka Vacuum Ltd スパッタ方法及びスパッタ装置
JP2007119829A (ja) * 2005-10-27 2007-05-17 Optrex Corp スパッタ成膜装置
JP2008184625A (ja) * 2007-01-26 2008-08-14 Osaka Vacuum Ltd スパッタ方法及びスパッタ装置
JP2009030133A (ja) * 2007-07-30 2009-02-12 Panasonic Corp 薄膜形成装置並びに薄膜形成方法
JP2009066497A (ja) * 2007-09-12 2009-04-02 Bridgestone Corp 光触媒酸化チタン薄膜及びその製造方法
JP2010084169A (ja) * 2008-09-30 2010-04-15 Canon Anelva Corp 真空排気方法、真空排気プログラム、および真空処理装置
WO2010140362A1 (ja) * 2009-06-03 2010-12-09 株式会社ニコン 被膜形成物および被膜形成物の製造方法
JP2011123986A (ja) * 2009-11-13 2011-06-23 Semiconductor Energy Lab Co Ltd 半導体装置および半導体装置の駆動方法
JP2012072493A (ja) * 2010-09-03 2012-04-12 Semiconductor Energy Lab Co Ltd スパッタリングターゲットおよび半導体装置の作製方法

Also Published As

Publication number Publication date
TW201414865A (zh) 2014-04-16
TW201522690A (zh) 2015-06-16
EP2867387A1 (en) 2015-05-06
US20150129416A1 (en) 2015-05-14
KR20150093250A (ko) 2015-08-17
KR101800858B1 (ko) 2017-11-23
EP3029172A1 (en) 2016-06-08
KR20150023054A (ko) 2015-03-04
CN104797736A (zh) 2015-07-22
SG11201505097QA (en) 2015-08-28
CN105132862A (zh) 2015-12-09
JP6005769B2 (ja) 2016-10-12
US20140001032A1 (en) 2014-01-02
EP2867387A4 (en) 2016-03-09
WO2014002916A1 (en) 2014-01-03
JP2015129349A (ja) 2015-07-16
TWI617685B (zh) 2018-03-11
JP2014133942A (ja) 2014-07-24

Similar Documents

Publication Publication Date Title
JP6005769B2 (ja) スパッタリング用ターゲット
JP5972410B2 (ja) スパッタリング用ターゲット
JP6598959B2 (ja) 酸化物半導体膜の作製方法
JP2023158047A (ja) 半導体装置
JP6204094B2 (ja) スパッタリング用ターゲットの使用方法および酸化物膜の作製方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20151016

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151020

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151103

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160106

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160129

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160315

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20160414