CN105132862A - 溅射靶材的使用方法以及氧化物膜的制造方法 - Google Patents

溅射靶材的使用方法以及氧化物膜的制造方法 Download PDF

Info

Publication number
CN105132862A
CN105132862A CN201510389380.7A CN201510389380A CN105132862A CN 105132862 A CN105132862 A CN 105132862A CN 201510389380 A CN201510389380 A CN 201510389380A CN 105132862 A CN105132862 A CN 105132862A
Authority
CN
China
Prior art keywords
transistor
film
oxide
sputtering target
target material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510389380.7A
Other languages
English (en)
Inventor
山崎舜平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN105132862A publication Critical patent/CN105132862A/zh
Pending legal-status Critical Current

Links

Classifications

    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34Sputtering
    • C23C14/3464Sputtering using more than one target
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34Sputtering
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08Oxides
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08Oxides
    • C23C14/086Oxides of zinc, germanium, cadmium, indium, tin, thallium or bismuth
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34Sputtering
    • C23C14/3407Cathode assembly for sputtering apparatus, e.g. Target
    • C23C14/3414Metallurgical or chemical aspects of target preparation, e.g. casting, powder metallurgy
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34Sputtering
    • C23C14/35Sputtering by application of a magnetic field, e.g. magnetron sputtering
    • C23C14/352Sputtering by application of a magnetic field, e.g. magnetron sputtering using more than one target
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/56Apparatus specially adapted for continuous coating; Arrangements for maintaining the vacuum, e.g. vacuum locks
    • C23C14/564Means for minimising impurities in the coating chamber such as dust, moisture, residual gases
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51Insulating materials associated therewith
    • H01L29/511Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51Insulating materials associated therewith
    • H01L29/517Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Physical Vapour Deposition (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Electroluminescent Light Sources (AREA)
  • Semiconductor Memories (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明的一个方式提供一种能够形成含有多个金属元素且晶化度高的氧化物膜的溅射靶材的使用方法。本发明的一个方式是一种包括具有多个晶粒的多晶氧化物的溅射靶材的使用方法,该多个晶粒具有劈开面,上述方法包括如下步骤:通过将离子碰撞到溅射靶材来使溅射粒子从所述劈开面剥离;以及通过使溅射粒子带正电来使溅射粒子互相排斥而均匀地沉积到沉积表面上。

Description

溅射靶材的使用方法以及氧化物膜的制造方法
本申请是原案申请日为2013年6月17日、原案申请号为201380045136.8(国际申请号为PCT/JP2013/067156)、发明名称为“溅射靶材的使用方法以及氧化物膜的制造方法”的专利申请的分案申请。
技术领域
本发明涉及一种物品、方法或者制造方法。另外,本发明涉及一种工序(process)、机器(machine)、产品(manufacture)或者物质组成(compositionofmatter)。例如,本发明尤其涉及一种半导体装置、显示装置、发光装置、蓄电装置、上述装置的驱动方法或者上述装置的制造方法。例如,本发明尤其涉及一种包括氧化物半导体的半导体装置、显示装置或者发光装置。例如,本发明尤其涉及一种溅射靶材及其制造方法。另外,本发明例如涉及一种使用上述溅射靶材利用溅射法形成的氧化物膜及使用该氧化物膜的半导体装置。
另外,在本说明书中半导体装置是指能够通过利用半导体特性而工作的所有装置,因此电光装置、半导体电路以及电子设备都是半导体装置。
背景技术
近年来,使用形成在具有绝缘表面的衬底上的半导体薄膜构成晶体管的技术备受关注。该晶体管被广泛地应用于如集成电路(IC)或图像显示装置(显示装置)等的电子装置。作为可以应用于晶体管的半导体薄膜,硅膜被广泛地周知。作为其他材料,氧化物半导体膜受到瞩目。
例如,已经公开有一种使用电子载流子浓度低于1018/cm3的包含In、Ga及Zn的非晶氧化物半导体膜的晶体管,并且溅射法是最适于形成该氧化物半导体膜的方法(参照专利文献1)。
含有多个金属元素的氧化物半导体虽然具有高载流子密度可控性,但是有容易非晶化并且其物性不稳定的问题。
另一方面,目前已有如下报告,即与使用非晶氧化物半导体膜的晶体管相比,使用结晶氧化物半导体膜的晶体管具有优良的电特性及可靠性(非专利文献1)。
[专利文献1]日本专利申请公开2006-165528号公报
[非专利文献1]ShunpeiYamazaki,JunKoyama,YoshitakaYamamotoandKenjiOkamoto,“Research,Development,andApplicationofCrystallineOxideSemiconductor”SID2012DIGESTpp183-186。
发明内容
本发明的一个方式的目的之一是提供一种含有多个金属元素的结晶氧化物膜的成膜方法。
本发明的一个方式的目的之一是提供一种能够形成上述氧化物膜的溅射靶材。
本发明的一个方式的目的之一是提供一种上述溅射靶材的使用方法。
本发明的一个方式的目的之一是提供一种使用氧化物膜且具有稳定的电特性的晶体管。
本发明的一个方式的目的之一是提供一种包括上述晶体管且可靠性高的半导体装置。
本发明的一个方式的目的之一是提供一种关态电流(off-statecurrent)低的半导体装置。另外,本发明的一个方式的目的之一是提供一种耗电量低的半导体装置。另外,本发明的一个方式的目的之一是提供一种新颖的半导体装置。
注意,这些目的并不妨碍其他目的的存在。注意,本发明的一个方式不必须要达到上述所有目的。另外,从说明书、附图、权利要求书等的记载得知并可以抽出上述以外的目的。
本发明的一个方式是一种包括多晶氧化物的溅射靶材的使用方法,其中,从溅射靶材剥离的带正电的多个平板状溅射粒子互相排斥而沉积到沉积表面上。
另外,本发明的一个方式是一种包括多晶氧化物的溅射靶材的使用方法,该方法包括如下步骤:通过将离子碰撞到溅射靶材来使多个平板状溅射粒子从该溅射靶材剥离;以及通过使多个平板状溅射粒子带正电来使该多个平板状溅射粒子互相排斥而沉积到沉积表面上。
另外,本发明的一个方式是一种包括具有多个晶粒的多晶氧化物的溅射靶材的使用方法,该多个晶粒各具有劈开面,该方法包括如下步骤:通过将离子碰撞到溅射靶材来使多个平板状溅射粒子从各劈开面剥离;以及通过使多个平板状溅射粒子带正电来使多个平板状溅射粒子互相排斥而沉积到沉积表面上。
另外,当溅射粒子为六角柱形状时,容易均匀地沉积。
另外,本发明的一个方式是一种氧化物膜的制造方法,其中利用上述任一个方法沉积溅射粒子。
另外,劈开面是指构成晶粒的原子之间的结合弱的面(产生劈开的面或者容易产生劈开的面)。
当包含在溅射靶材中的多个晶粒具有劈开面时,通过将离子碰撞到该溅射靶材,可以从晶粒的劈开面剥离溅射粒子。
由于通过上述方法剥离的溅射粒子由晶粒的一部分形成,所以具有高结晶性。因此,通过沉积该溅射粒子,可以形成晶化度高的氧化物膜。
另外,溅射粒子从劈开面剥离,所以其形状为平板状(也称为颗粒状)。另外,从稳定性的角度来看,平板状溅射粒子以劈开面平行于沉积表面的方式附着于沉积表面的可能性较高。因此,所形成的氧化物膜的结晶部沿着一个晶轴取向。例如,在晶粒的劈开面平行于a-b面的情况下,氧化物膜的结晶部具有c轴取向性。换言之,沉积表面的法线向量平行于氧化物膜中的结晶部的c轴。注意,由于a轴以c轴为中心转动自如,所以氧化物膜中的多个结晶部的a轴的方向不一致。
注意,在本说明书中,六方晶系包括三方晶系和菱方晶系。
在本说明书中,“平行”是指两条直线形成的角度为-10°以上且10°以下,因此也包括-5°以上且5°以下的角度的情况。另外,“垂直”是指两条直线形成的角度为80°以上且100°以下,因此也包括85°以上且95°以下的角度的情况。
虽然溅射粒子理想地为单晶,但是也可以因受到离子的碰撞等的影响而其一部分的区域的结晶性下降。因此,有时所形成的氧化物膜在结晶部之间包含结晶性低的区域。例如,在利用透射电子显微镜(TEM:TransmissionElectronMicroscope)得到的观察图中,不能明确辨别结晶部与其他结晶部的边界。因此,在根据本发明的一个方式的氧化物膜中起因于晶界的电子迁移率的下降得到抑制,所以该氧化物膜具有高电子迁移率。
在此,对In-Ga-Zn氧化物(In:Ga:Zn=1:1:1:[原子数比])的结晶的劈开面进行说明。
图3A示出从平行于结晶的a-b面的方向看时的In-Ga-Zn氧化物的晶体结构。另外,图3B示出在进行溅射时离子碰撞之后的晶体结构。
例如,包含在In-Ga-Zn氧化物中的晶粒在图3B所示的含有镓原子和/或锌原子及氧原子的层与含有镓原子和/或锌原子及氧原子的层之间劈开。这是因为在该层中具有负电荷的氧原子之间的距离近。如此,劈开面平行于a-b面。
换言之,当离子碰撞到包含In-Ga-Zn氧化物的晶粒的溅射靶材的表面时,包含在In-Ga-Zn氧化物中的晶粒沿着平行于结晶的a-b面的面劈开,于是具有平行于a-b面的上表面及下表面的平板状溅射粒子从溅射靶材剥离。
另外,在图3A所示的In-Ga-Zn氧化物的结晶中在从垂直于a-b面的方向看时金属原子排列为正三角形或者正六角形,所以上述平板状晶粒容易成为具有内角为120°的正六角形面的六方柱状。
另外,溅射靶材的相对密度优选为90%以上、95%以上或者99%以上。另外,溅射靶材的相对密度是指溅射靶材的密度与具有和该溅射靶材相同组成的物质的没有气孔的状态下的密度之比。
作为包含在溅射靶材中的多晶氧化物例如可以为含有In、M(M为Ga、Sn、Hf、Al、La、Ce、Pr、Nd、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb或者Lu)以及Zn的氧化物。
另外,含有在该多晶氧化物中的In、M以及Zn的原子数比优选与化学计量组成相似。当含有在该多晶氧化物中的In、M以及Zn的原子数比与化学计量组成相似时,该多晶氧化物的结晶性得到提高。另外,如使用上述“相似”所示那样,误差在10%的范围内原子数比可以不与化学计量组成一致。
含有In、M以及Zn的多晶氧化物中的晶粒具有含有M及Zn的第一表面与含有M及Zn的第二表面之间的劈开面。
以下示出进一步提高使用利用上述任一个方法沉积溅射粒子的薄膜成膜方法而得到的氧化物膜的晶化度的方法。
通过降低混入氧化物膜的杂质,可以抑制因杂质导致的结晶状态的破坏,由此可以形成晶化度高的氧化物膜。例如,可以降低存在于成膜室内的杂质(氢、水、二氧化碳及氮等)的浓度。此外,可以降低成膜气体中的杂质浓度。具体而言,使用露点为-80℃以下,优选为-100℃以下,更优选为-120℃以下的成膜气体。
另外,当形成氧化物膜的表面具有微小的凹凸时,引起晶化度的下降,从而,通过提高形成氧化物膜的表面的平坦性,可以形成晶化度高的氧化物膜。
另外,通过增高成膜时的加热温度,在溅射粒子到达沉积表面之后发生溅射粒子的迁移,因此可以形成晶化度高的氧化物膜。具体而言,将成膜时的加热温度设定为100℃以上且740℃以下,优选为200℃以上且500℃以下。通过增高成膜时的加热温度,当平板状的溅射粒子到达沉积表面时,在沉积表面上发生迁移,溅射粒子的平行于劈开面的面容易附着到沉积表面。
另外,通过增高成膜气体中的氧比例并对电力进行最优化,减轻成膜时的等离子体损伤,因此可以形成晶化度高的氧化物膜。将成膜气体中的氧比例设定为30vol.%以上,优选为50vol.%以上,更优选为80vol.%以上,进一步优选为100vol.%。
并且,通过在成膜后进行加热处理来降低氧化物膜中的杂质浓度,可以形成晶化度高的氧化物膜。通过在惰性气氛或减压气氛下进行加热处理可以高效率地降低杂质浓度。另外,优选在惰性气氛或减压气氛下进行加热处理之后,在氧化气氛下进行加热处理。这是由于在惰性气氛或减压气氛下进行加热处理时,伴随氧化物膜中的杂质浓度的降低,有时氧化物膜中产生氧缺损。因此,通过在氧化气氛下进行加热处理可以降低氧化物膜中的氧缺损。
通过上述方法可以形成晶化度高的氧化物膜。
晶化度高的氧化物膜优选为CAAC-OS(C-AxisAlignedCrystallineOxideSemiconductor:c轴取向结晶氧化物半导体)膜。
CAAC-OS膜是包含多个结晶部的氧化物半导体膜之一,大部分的结晶部为能够容纳在一边短于100nm的立方体的尺寸。因此,有时包括在CAAC-OS膜中的结晶部为能够容纳在一边短于10nm、短于5nm或短于3nm的立方体的尺寸。CAAC-OS膜的缺陷态密度低于微晶氧化物半导体膜。下面,详细说明CAAC-OS膜。
在利用TEM所得到的CAAC-OS膜的图像中,不能明确地观察到结晶部与结晶部之间的边界,即晶界(grainboundary)。因此,在CAAC-OS膜中,不容易产生起因于晶界的电子迁移率的降低。
由从大致平行于样品面的方向利用TEM所得到的CAAC-OS膜的图像(截面TEM图像)可知,在结晶部中金属原子排列为层状。各金属原子层具有反映被形成CAAC-OS膜的面(也称为被形成面)或CAAC-OS膜的上表面的凸凹的形状并以平行于CAAC-OS膜的被形成面或上表面的方式排列。
另一方面,由从大致垂直于样品面的方向利用TEM所得到的CAAC-OS膜的图像(平面TEM图像)可知,在结晶部中金属原子排列为三角形状或六角形状。但是,在不同的结晶部之间没有确认到金属原子的排列的有序性。
由截面TEM图像及平面TEM图像可知,CAAC-OS膜的结晶部具有取向性。
使用X射线衍射(XRD:X-RayDiffraction)装置对CAAC-OS膜进行结构分析。例如,在通过面外(out-of-plane)法分析包括InGaZnO4的结晶的CAAC-OS膜的情况下,在衍射角度(2)为31°附近有时出现峰值。由于该峰值归属于InGaZnO4结晶的(009)面,所以可以确认到CAAC-OS膜的结晶具有c轴取向性并且c轴在大致垂直于CAAC-OS膜的被形成面或上表面的方向上取向。
另一方面,在通过从大致垂直于c轴的方向使X线入射到样品的面内(in-plane)法分析CAAC-OS膜的情况下,在2θ为56°附近有时出现峰值。该峰值归属于InGaZnO4结晶的(110)面。在此,假设样品是InGaZnO4的单晶氧化物半导体膜,在将2θ固定为56°附近的状态下,一边以样品面的法线向量为轴(φ轴)旋转样品一边进行分析(φ扫描),此时观察到六个归属于等价于(110)面的结晶面的峰值。另一方面,在该样品是CAAC-OS膜的情况下,即使在将2θ固定为56°附近的状态下进行φ扫描也不能观察到明确的峰值。
由上述结果可知,在具有c轴取向的CAAC-OS膜中,虽然a轴及b轴的方向在结晶部之间不同,但是c轴在平行于被形成面或上表面的法线向量的方向上取向。因此,在上述截面TEM图像中观察到的排列为层状的各金属原子层相当于平行于结晶的ab面的面。
另外,结晶部在形成CAAC-OS膜或进行加热处理等晶化处理时形成。如上所述,结晶的c轴在平行于CAAC-OS膜的被形成面或上表面的法线向量的方向上取向。由此,例如,在通过蚀刻等改变CAAC-OS膜的形状的情况下,有时结晶的c轴未必平行于CAAC-OS膜的被形成面或上表面的法线向量。
此外,CAAC-OS膜中的晶化度未必均匀。例如,在CAAC-OS膜的结晶部通过从CAAC-OS膜的上表面附近产生的结晶生长而形成的情况下,有时上表面附近的区域的晶化度高于被形成面附近的区域。另外,在对CAAC-OS膜添加杂质时,被添加杂质的区域的晶化度变化,有时部分性地形成晶化度不同的区域。
注意,在通过面外法分析包括InGaZnO4结晶的CAAC-OS膜的情况下,除了2θ为31°附近的峰值之外,有时还观察到2θ为36°附近的峰值。2θ为36°附近的峰值示出不具有c轴取向性的结晶包括在CAAC-OS膜的一部分中。优选的是,CAAC-OS膜在2θ为31°附近出现峰值并在2θ为36°附近不出现峰值。
使用CAAC-OS膜的晶体管的因照射可见光或紫外光而产生的电特性变动小。因此,这种晶体管的可靠性高。
以下,参照图4A至图7B详细说明包括在CAAC-OS膜中的结晶部的晶体结构的一个例子。另外,在没有特别的说明时,在图4A至图7B中,以垂直方向为c轴方向,并以与c轴方向正交的面为a-b面。另外,在只说“上一半”或“下一半”时,其是指以a-b面为边界时的上一半或下一半。此外,在图4A至图4E中,由O围绕的O表示四配位O,由◎围绕的O表示三配位O。
图4A示出具有一个六配位In以及靠近In的六个四配位氧原子(以下称为四配位O)的结构。这里,将对于一个金属原子只示出靠近其的氧原子的结构称为小组。虽然图4A所示的结构采用八面体结构,但是为了容易理解示出平面结构。另外,在图4A的上一半及下一半中都具有三个四配位O。图4A所示的小组的电荷为0。
图4B示出具有一个五配位Ga、靠近Ga的三个三配位氧原子(以下称为三配位O)以及靠近Ga的两个四配位O的结构。三配位O都位于a-b面上。在图4B的上一半及下一半都具有一个四配位O。另外,因为In也采用五配位,所以也有可能采用图4B所示的结构。图4B所示的小组的电荷为0。
图4C示出具有一个四配位Zn以及靠近Zn的四个四配位O的结构。在图4C的上一半具有一个四配位O,并且在下一半具有三个四配位O。图4C所示的小组的电荷为0。
图4D示出具有一个六配位Sn以及靠近Sn的六个四配位O的结构。在图4D的上一半具有三个四配位O,并且在下一半具有三个四配位O。图4D所示的小组的电荷为+1。
图4E示出包括两个Zn的小组。在图4E的上一半具有一个四配位O,并且在下一半具有一个四配位O。图4E所示的小组的电荷为-1。
在此,将多个小组的集合体称为中组,而将多个中组的集合体称为大组。
这里,说明这些小组彼此键合的规则。图4A所示的六配位In的上一半的三个O在下方向上都具有三个靠近的In,而In的下一半的三个O在上方向上都具有三个靠近的In。图4B所示的五配位Ga的上一半的一个O在下方向上具有一个靠近的Ga,而Ga的下一半的一个O在上方向上具有一个靠近的Ga。图4C所示的四配位Zn的上一半的一个O在下方向上具有一个靠近的Zn,而Zn的下一半的三个O在上方向上都具有三个靠近的Zn。像这样,位于金属原子的上方向上的四配位O的个数与位于该O的下方向上的靠近的金属原子的个数相等。与此同样,位于金属原子的下方向的四配位O的个数与位于该O的上方向上的靠近的金属原子的个数相等。因为O为四配位,所以位于下方向上的靠近的金属原子的个数和位于上方向上的靠近的金属原子的个数的总和成为4。因此,在位于一金属原子的上方向上的四配位O的个数和位于另一金属原子的下方向上的四配位O的个数的总和为4时,具有金属原子的两种小组可以彼此键合。例如,在六配位金属原子(In或Sn)通过下一半的四配位O键合时,因为四配位O的个数为3,所以其与五配位金属原子(Ga或In)或者四配位金属原子(Zn)键合。
具有配位数4、5或6的金属原子在c轴方向上通过四配位O键合。除此以外,以使层结构的总电荷成为0的方式使多个小组键合构成中组。
图5A示出构成In-Sn-Zn氧化物的层结构的中组的模型图。图5B示出由三个中组构成的大组。另外,图5C示出从c轴方向上观察图5B的层结构时的原子排列。
在图5A中,为了容易理解,省略三配位O,只示出四配位O的个数。例如,以③表示Sn的上一半及下一半都具有三个四配位O。与此同样,以①表示In的上一半及下一半都具有一个四配位O。与此同样,以①表示Zn的下一半(或者上一半)具有一个四配位O,并且以③表示Zn的上一半(或者下一半)具有三个四配位O。
在图5A中,构成In-Sn-Zn氧化物的层结构的中组具有如下结构:在从上面按顺序说明时,上一半及下一半都具有三个四配位O的Sn与上一半及下一半都具有一个四配位O的In键合;该In与上一半具有三个四配位O的Zn键合;通过该Zn的下一半的一个四配位O,该Zn与上一半及下一半都具有三个四配位O的In键合;该In与上一半具有一个四配位O的由两个Zn构成的小组键合;该小组通过该小组的下一半的一个四配位O与上一半及下一半都具有三个四配位O的Sn键合。多个上述中组彼此键合而构成大组。
这里,三配位O及四配位O的一个键合的电荷分别可以被认为是-0.667及-0.5。例如,In(六配位或五配位)、Zn(四配位)以及Sn(五配位或六配位)的电荷分别为+3、+2以及+4。因此,包含Sn的小组的电荷为+1。因此,为了使用包含Sn的小组形成层结构,需要用来消除电荷+1的电荷-1。作为具有电荷-1的结构,可以举出图4E所示的包含两个Zn的小组。例如,因为如果对于一个包含Sn的小组有一个包含两个Zn的小组则电荷被消除,而可以使层结构的总电荷为0。
具体而言,通过反复图5B所示的大组来可以得到In-Sn-Zn氧化物的结晶(In2SnZn3O8)。注意,得到的In-Sn-Zn氧化物的结晶的层结构可以由组成式In2SnZnO6(ZnO)m(m是0或自然数)表示。
此外,使用In-Sn-Ga-Zn氧化物、In-Ga-Zn氧化物、In-Al-Zn氧化物、Sn-Ga-Zn氧化物、Al-Ga-Zn氧化物、Sn-Al-Zn氧化物、In-Hf-Zn氧化物、In-La-Zn氧化物、In-Ce-Zn氧化物、In-Pr-Zn氧化物、In-Nd-Zn氧化物、In-Sm-Zn氧化物、In-Eu-Zn氧化物、In-Gd-Zn氧化物、In-Tb-Zn氧化物、In-Dy-Zn氧化物、In-Ho-Zn氧化物、In-Er-Zn氧化物、In-Tm-Zn氧化物、In-Yb-Zn氧化物、In-Lu-Zn氧化物、In-Zn氧化物、Sn-Zn氧化物、Al-Zn氧化物、Zn-Mg氧化物、Sn-Mg氧化物、In-Mg氧化物、In-Ga氧化物等时也同样。
例如,图6A示出构成In-Ga-Zn氧化物的层结构的中组的模型图。
在图6A中,构成In-Ga-Zn氧化物的层结构的中组具有如下结构:在从上面按顺序说明时,上一半及下一半都具有三个四配位O的In与上一半具有一个四配位的O的Zn键合;通过该Zn的下一半的三个四配位O,该Zn与上一半及下一半都具有一个四配位O的Ga键合;通过该Ga的下一半的一个四配位O,该Ga与上一半及下一半都具有三个四配位O的In键合。多个上述中组彼此键合而构成大组。
图6B示出由三个中组构成的大组。另外,图6C示出从c轴方向上观察图6B的层结构时的原子排列。
在此,因为In(六配位或五配位)、Zn(四配位)、Ga(五配位)的电荷分别是+3、+2、+3,所以包含In、Zn及Ga中的任一个的小组的电荷为0。因此,组合这些小组而成的中组的总电荷一直为0。
另外,构成In-Ga-Zn氧化物的层结构的中组不局限于图6A所示的中组,也可能为组合了In、Ga、Zn的排列不同的中组的大组。
具体而言,通过反复图6B所示的大组来可以得到In-Ga-Zn氧化物的结晶。另外,获得的In-Ga-Zn氧化物的层结构可以由组成式InGaO3(ZnO)n(n是自然数)表示。
在n=1(InGaZnO4)时,例如有可能得到图7A所示的晶体结构。另外,在图7A所示的晶体结构中,如图4B所示,因为Ga及In采用五配位,所以也可以采用以In取代Ga的结构。
此外,当n=2(InGaZn2O5)时,例如有可能具有图7B所示的晶体结构。另外,在图7B所示的晶体结构中,如图4B所示,Ga及In采用五配位,而也可以采用以In取代Ga的结构。
下面,对In-Ga-Zn氧化物的结晶具有平行于a-b面的面的表面结构的比例高的原因进行说明。
结晶为平衡形时,表面能量小的面的面积变大。同样,在表面能量小的面容易产生结晶的劈开。下面示出各个面的表面能量的计算结果。
这里,表面能量是指表面结构能量减去晶体结构能量所得的值除以表面积所得的值。
在计算中,使用根据密度泛函理论的第一原理计算软件的CASTEP,作为赝势使用超软型,并将截止能量设定为400eV。
图8至图11示出用于计算的晶体结构和表面结构。另外,在图8至图11所示的表面结构中,空间的部分表示真空。也就是说,与空间接触的面为表面。另外,虽然上下都有表面,但是为了方便起见省略了下侧的空间。
图8所示的表面结构(1)的表面能量是由In及O构成的(001)面的表面能量及由Ga及O构成的(001)面的表面能量的平均值。另外,表面结构(2)的表面能量是由Ga及O构成的(001)面的表面能量及由Zn及O构成的(001)面的表面能量的平均值。另外,表面结构(3)的表面能量是由Zn及O构成的(001)面的表面能量及由In及O构成的(001)面的表面能量的平均值。通过对得到的表面结构(1)、表面结构(2)及表面结构(3)的表面能量进行联立计算,算出由In及O构成的(001)面的表面能量、由Ga及O构成的(001)面的表面能量以及由Zn及O构成的(001)面的表面能量。在本说明书中,为了方便起见,有时将平行于a-b面的面称为(001)面。同样地,有时也对其他的面((100)面、(10-1)面等)进行同样的记载。
图9所示的表面结构(4)是混合有Ga和Zn的(001)面,上下都具有同样的表面。
另外,图10及图11所示的结构分别是(100)面及(10-1)面。另外,(100)面、(10-1)面具有多种表面能量。由于(100)面、(10-1)面的最上面的表面包括所有元素,所以这里将代表性的两个表面能量的平均值作为各个面的表面能量。另外,作为(10-1)面准备两种表面结构,即表面结构(6)及表面结构(7)。为了区别两种表面结构,将其分别称为(10-1)面_a、(10-1)面_b。
表面结构(1)的表面能量为1.54J/m2
表面结构(2)的表面能量为1.24J/m2
表面结构(3)的表面能量为1.57J/m2
通过对表面结构(1)、表面结构(2)及表面结构(3)的表面能量进行联立计算,算出由In及O构成的(001)面的表面能量为1.88J/m2
通过对表面结构(1)、表面结构(2)及表面结构(3)的表面能量进行联立计算,算出由Ga及O构成的(001)面的表面能量为1.21J/m2
通过对表面结构(1)、表面结构(2)及表面结构(3)的表面能量进行联立计算,算出由Zn及O构成的(001)面的表面能量为1.26J/m2
表面结构(4)的表面能量为0.35J/m2
表面结构(5)的表面能量为1.64J/m2
表面结构(6)的表面能量为1.72J/m2
表面结构(7)的表面能量为1.79J/m2
根据上述计算结果可知表面结构(4)的表面能量最小。即,以混合有Ga及Zn的(001)面为表面时的表面能量最小。
由此可知,In-Ga-Zn氧化物的结晶具有平行于a-b面的面的表面结构的比例高。
另外,本发明的一个方式是在沟道区中包括上述氧化物膜的晶体管。
另外,本发明的一个方式是包括上述晶体管的半导体装置。
另外,通过使用晶化度高的氧化物膜,可以提供具有稳定的电特性的晶体管。
另外,通过使用上述晶体管,可以提供一种可靠性高的半导体装置。
附图说明
图1A和图1B是示出溅射粒子从溅射靶材剥离的情况的示意图;
图2A和图2B是示出溅射粒子到达沉积表面的情况的示意图;
图3A和图3B是说明根据本发明的一个方式的氧化物半导体的晶体结构的图;
图4A至图4E是说明根据本发明的一个方式的氧化物半导体的晶体结构的图;
图5A至图5C是说明根据本发明的一个方式的氧化物半导体的晶体结构的图;
图6A至图6C是说明根据本发明的一个方式的氧化物半导体的晶体结构的图;
图7A和图7B是说明根据本发明的一个方式的氧化物半导体的晶体结构的图;
图8是说明晶体结构以及表面结构的图;
图9是说明晶体结构以及表面结构的图;
图10是说明晶体结构以及表面结构的图;
图11是说明晶体结构以及表面结构的图;
图12是示出成膜装置的一个例子的俯视图;
图13A至图13C是示出成膜室的结构的一个例子的图;
图14A至图14D是示出溅射靶材、磁铁以及衬底支架的位置关系的图;
图15A和图15B是示出溅射靶材的制造方法的一个例子的流程图;
图16A至图16C是示出晶体管的一个例子的俯视图以及截面图;
图17A至图17C是示出晶体管的一个例子的俯视图以及截面图;
图18A至图18C是示出晶体管的一个例子的俯视图以及截面图;
图19A至图19C是示出晶体管的一个例子的俯视图以及截面图;
图20A至图20C是示出晶体管的一个例子的俯视图以及截面图;
图21A至图21C是示出晶体管的一个例子的俯视图以及截面图;
图22A和图22B是根据本发明的一个方式的半导体装置的电路图以及截面图;
图23A和图23B是根据本发明的一个方式的半导体装置的电路图;
图24A和图24B是根据本发明的一个方式的半导体装置的电路图以及截面图;
图25是根据本发明的一个方式的半导体装置的电路图;
图26A至图26D是根据本发明的一个方式的半导体装置的电路图、截面图以及示出电特性的图;
图27A至图27C是根据本发明的一个方式的半导体装置的电路图、示出电特性的图以及截面图;
图28A至图28C是示出根据本发明的一个方式的CPU的结构的方框图;
图29是使用根据本发明的一个方式的EL元件的显示装置的像素的一部分的电路图;
图30A至图30C是使用根据本发明的一个方式的EL元件的显示装置的俯视图、截面图以及发光层的截面图;
图31A和图31B是使用根据本发明的一个方式的EL元件的显示装置的截面图;
图32是使用根据本发明的一个方式的液晶元件的显示装置的像素的电路图;
图33A至图33C是根据本发明的一个方式的液晶元件的显示装置的截面图;
图34A至图34D是说明根据本发明的一个方式的电子设备的图;
图35A、图35B-1、图35B-2以及图35C是说明使用AC电源进行溅射时的放电状态的图。
具体实施方式
下面,将参照附图详细地说明本发明的实施方式。但是,本发明不局限于以下说明,所属技术领域的普通技术人员可以很容易地理解一个事实就是其方式和详细内容可以被变换为各种形式。此外,本发明不应该被解释为仅限定在以下所示的实施方式所记载的内容中。注意,当利用附图说明发明结构时,表示相同对象的附图标记在不同的附图中共同使用。另外,有时使用相同的阴影图案表示相同的部分,而不特别附加标记。
注意,为方便起见,附加了第一、第二等序数词,而其并不表示工序顺序或叠层顺序。此外,本说明书中的序数词不表示特定发明的事项的固有名称。
实施方式1
在本实施方式中,对包含多晶氧化物的溅射靶材的使用方法进行说明。
图1A是示出离子1001碰撞到溅射靶材1000而使溅射粒子1002从溅射靶材1000剥离的情况的示意图。溅射粒子1002可以为具有平行于a-b面的六角形面的六角柱形状。在此情况下,垂直于六角形面的方向为c轴方向(参照图1B)。虽然也取决于氧化物的种类,但是溅射粒子1002的平行于a-b面的面的直径为1nm以上且30nm以下或者1nm以上且10nm以下左右。另外,作为离子1001使用氧的阳离子。此外,也可以使用氧的阳离子及氩的阳离子。另外,可以使用其他稀有气体的阳离子代替氩的阳离子。
通过作为离子1001使用氧的阳离子,可以减轻成膜时的等离子体损伤。因此,可以抑制离子1001碰撞到溅射靶材1000的表面时的溅射靶材1000的结晶性的下降或溅射靶材1000的非晶化。
优选使剥离了的溅射粒子1002带正电。注意,对溅射粒子1002带正电的时机没有特别的限制。具体而言,有时溅射粒子1002因暴露于等离子体而带正电。或者,有时当离子1001碰撞时溅射粒子1002接受电荷而带正电。或者,有时在作为氧的阳离子的离子1001与溅射粒子1002的侧面、上表面或者下表面键合的情况下溅射粒子1002带正电。
溅射粒子1002在六角形面的角部具有正电荷。由于六角形面的角部具有正电荷,所以正电荷互相排斥而可以维持平板形状。
为了使溅射粒子1002的六角形面的角部具有正电荷,优选使用直流(DC)电源。另外,也可以使用高频(RF)电源、交流(AC)电源。但是,RF电源难以应用于能够在大面积的衬底上进行成膜的溅射装置。此外,从以下所示的观点来看,DC电源比AC电源优选。
当使用AC电源时,相邻的靶材交替地具有阴极电位和阳极电位。在图35A所示的期间A中,如图35B-1所示那样靶材1用作阴极,并且靶材2用作阳极。此外,在图35A所示的期间B中,如图35B-2所示那样靶材1用作阳极,并且靶材2用作阴极。期间A和期间B的总和时间为20μ秒至50μ秒,周期性地反复期间A和期间B。
在溅射粒子1002带正电的情况下,溅射粒子中的正电荷互相排斥而可以维持平板形状。注意,在使用AC电源的情况下,由于产生瞬时不施加电场的时间,所以有时溅射粒子1002失去电荷而导致溅射粒子的结构的破坏(参照图35C)。因此,DC电源比AC电源优选。
下面,参照图2A和图2B对溅射粒子沉积到沉积表面上的情况进行说明。图2A示出在加热衬底的状态下进行成膜的情况,图2B示出在不加热衬底的状态下进行成膜的情况。
如图2A所示,在加热衬底的情况下,在沉积表面1003上溅射粒子1002移动到没有沉积其他溅射粒子1002的区域而发生迁移,从而,溅射粒子1002与已经沉积的粒子的侧面键合。如此,溅射粒子1002以平板面朝上的方式铺到沉积表面1003上。沉积的溅射粒子1002的c轴在垂直于沉积表面1003的方向上一致,由此形成CAAC-OS膜。另外,通过沉积得到的氧化物膜具有均匀的厚度以及一致的晶体取向。
通过该机理得到的CAAC-OS膜即使在非晶表面、非晶绝缘膜表面、非晶氧化物膜表面等上也具有高结晶性。
如图2B所示,在不加热衬底的情况下,溅射粒子1002不规则地沉积到沉积表面1003上。因此,溅射粒子1002不规则地沉积到包括已经沉积其他溅射粒子1002的区域的区域上。换言之,通过沉积该溅射粒子而得到的氧化物膜没有均匀的厚度以及一致的晶体取向。在像这样得到的氧化物膜中,由于平板状溅射粒子1002维持一定的结晶性,所以成为微晶氧化物膜。
另外,沉积表面1003优选具有绝缘表面。当沉积表面1003具有绝缘表面时,沉积到沉积表面1003上的溅射粒子1002不容易失去正电荷。注意,溅射粒子1002的沉积速度比正电荷的消失慢的情况下,沉积表面1003可以具有导电性。
通过利用上述方法使用溅射靶材,可以形成厚度均匀且晶体取向一致的氧化物膜。
本实施方式可以与其他实施方式适当地组合而实施。
实施方式2
在本实施方式中,说明用来形成实施方式1所示的晶化度高的氧化物膜的成膜装置。
首先,参照图12至图13C说明成膜时膜中的杂质混入少的成膜装置的结构。
图12示意性地示出枚叶式多室的成膜装置4000的俯视图。成膜装置4000包括具备收纳衬底的盒式接口(cassetteport)4101和进行对准衬底的处理的对准接口(alignmentport)4102的大气侧衬底供给室4001、将衬底从大气侧衬底供给室4001传送的大气侧衬底传送室4002、进行衬底的搬入且将室内的压力从大气压切换为减压或从减压切换为大气压的装载闭锁室4003a、进行衬底的搬出且将室内的压力从减压切换为大气压或从大气压切换为减压的卸载闭锁室4003b、进行真空中的衬底的传送的传送室4004、对衬底进行加热的衬底加热室4005以及配置靶材进行成膜的成膜室4006a、4006b、4006c。
另外,也可以如图12所示那样具有多个(在图12中三个)盒式接口4101。
另外,大气侧衬底传送室4002与装载闭锁室4003a以及卸载闭锁室4003b连接,装载闭锁室4003a以及卸载闭锁室4003b与传送室4004连接,传送室4004与衬底加热室4005、成膜室4006a、成膜室4006b以及成膜室4006c连接。
另外,在各室的连接部设置有闸阀4104,可以使除了大气侧衬底供给室4001、大气侧衬底传送室4002以外的各室独立地保持真空状态。另外,大气侧衬底传送室4002及传送室4004具有传送机器人4103,可以传送玻璃衬底。
另外,衬底加热室4005优选兼作等离子体处理室。成膜装置4000可以在处理与处理之间以不暴露于大气的方式传送衬底,由此可以抑制杂质吸附到衬底上。另外,可以自由地决定成膜、加热处理等的顺序。另外,传送室、成膜室、装载闭锁室、卸载闭锁室以及衬底加热室的数目不局限于上述数目,可以根据设置它们的空间或工序条件适当地决定数目。
接着,图13A至图13C示出相当于图12所示的成膜装置4000的点划线X1-X2、点划线Y1-Y2及点划线Y2-Y3的截面。
图13A示出衬底加热室4005和传送室4004的截面,衬底加热室4005具有可以收纳衬底的多个加热载物台4105。另外,在图13A中示出加热载物台4105具有7层的结构,但是不局限于此,也可以采用1层以上且少于7层的结构或8层以上的结构。通过增加加热载物台4105的层数,可以同时对多个衬底进行加热处理以提高生产率,所以是优选的。此外,衬底加热室4005通过阀与真空泵4200连接。作为真空泵4200,例如可以使用干燥泵、机械增压泵等。
另外,作为可以用于衬底加热室4005的加热机构,例如也可以使用利用电阻发热体等进行加热的加热机构。或者,还可以使用利用被加热的气体等的介质的热传导或热辐射来进行加热的加热机构。例如,可以使用GRTA(GasRapidThermalAnneal:气体快速热退火)装置、LRTA(LampRapidThermalAnneal:灯快速热退火)装置等的RTA(RapidThermalAnneal:快速热退火)装置。LRTA装置是通过卤素灯、金卤灯、氙弧灯、碳弧灯、高压钠灯或者高压汞灯等的灯发射的光(电磁波)辐射来加热被处理物的装置。GRTA装置是利用高温气体进行加热处理的装置。气体使用惰性气体。
另外,衬底加热室4005通过质量流量控制器4300与精制器4301连接。注意,虽然按照气体的种类的数目设置质量流量控制器4300和精制器4301,但是为了便于理解只示出一个。作为导入到衬底加热室4005中的气体,可以使用露点为-80℃以下,优选为-100℃以下的气体,例如可以使用氧气体、氮气体及稀有气体(氩气体等)。
传送室4004具有传送机器人4103。传送机器人4103具有多个可动部和保持衬底的臂,能够将衬底传送到各室。另外,传送室4004通过阀与真空泵4200以及低温泵4201连接。通过采用上述结构,传送室4004使用真空泵4200从大气压至低真空(0.1Pa至几百Pa程度)进行排气,切换阀,使用低温泵4201从中真空至超高真空(0.1Pa至1′10-7Pa)进行排气。
另外,例如也可以使两个以上的低温泵4201与传送室4004并联连接。通过采用上述结构,即使一个低温泵在进行再生中也可以使用剩下的低温泵进行排气。注意,上述的再生是指释放低温泵中积存的分子(或原子)的处理。当低温泵积存过多分子(或原子)时其排气能力降低,由此定期进行再生。
图13B示出成膜室4006b、传送室4004、装载闭锁室4003a的截面。
在此,参照图13B说明成膜室(溅射室)的详细内容。图13B所示的成膜室4006b包括靶材4106、防着板4107、衬底载物台4108。另外,这里在衬底载物台4108上设置有衬底4109。虽然未图示,但是衬底载物台4108也可以具备保持衬底4109的衬底保持结构或从背面对衬底4109进行加热的背面加热器等。
另外,在成膜时使衬底载物台4108保持为大致垂直于地板表面的状态,当传递衬底时使衬底载物台4108保持为大致水平于地板表面的状态。另外,在图13B中,以虚线表示的地方成为当传递衬底时保持有衬底载物台4108的位置。通过采用上述结构,与使衬底载物台4108保持为水平状态的情况相比,可以使成膜时可能会混入的尘屑或微粒附着于衬底4109的概率降低。但是,当使衬底载物台4108保持为大致垂直(90°)于地板表面的状态时,衬底4109可能会落下,所以优选将衬底载物台4108对地板表面的角度设定为80°以上且小于90°。
另外,防着板4107可以抑制从靶材4106被溅射的粒子沉积在不希望进行溅射的区域。另外,优选对防着板4107进行加工来防止沉积的溅射粒子剥离。例如,也可以进行使表面粗糙度增加的喷砂处理或者在防着板4107的表面上设置凹凸。
另外,成膜室4006b通过气体加热机构4302与质量流量控制器4300连接,气体加热机构4302通过质量流量控制器4300与精制器4301连接。利用气体加热机构4302,可以将导入到成膜室4006b中的气体加热为40℃以上400℃以下,优选为50℃以上200℃以下。注意,虽然按照气体的种类的数目设置气体加热机构4302、质量流量控制器4300和精制器4301,但是为了便于理解只示出一个。作为导入到成膜室4006b的气体,可以使用露点为-80℃以下,优选为-100℃以下的气体,例如可以使用氧气体、氮气体及稀有气体(氩气体等)。
作为成膜室4006b也可以使用对向靶材式溅射装置。参照图14A至图14D对溅射靶材、磁铁以及衬底支架的具体位置关系进行说明。
图14A至图14D所示的结构都具有第一溅射靶材4032a、第二溅射靶材4032b、第一阴极磁铁4033a、第二阴极磁铁4033b以及衬底支架4035。图14A至图14D的差异为上述构件的位置关系。
在图14A所示的结构中,以平行且对置的方式设置有第一溅射靶材4032a和第二溅射靶材4032b。另外,以使相同极性对置的方式设置有第一阴极磁铁4033a和第二阴极磁铁4033b。在此,以使S极对置的方式设置有第一阴极磁铁4033a和第二阴极磁铁4033b,但是也可以以使N极对置的方式设置。衬底支架4035设置在第一溅射靶材4032a与第二溅射靶材4032b对置的区域的下侧,但是也可以设置在上侧。另外,也可以设置在下侧及上侧。通过将衬底支架4035设置在上侧及下侧,可以提高生产率。在此,虽然以衬底支架4035的上表面垂直于第一溅射靶材4032a及第二溅射靶材4032b的上表面的方式设置有衬底支架4035,但是也可以倾斜设置衬底支架4035。通过采用图14A所示的位置关系,可以提高沉积速度。
在图14B所示的结构中,以平行且对置的方式设置有第一溅射靶材4032a和第二溅射靶材4032b。另外,以使不同极性对置的方式设置有第一阴极磁铁4033a和第二阴极磁铁4033b。衬底支架4035设置在第一溅射靶材4032a与第二溅射靶材4032b对置的区域的下侧,但是也可以设置在上侧。另外,也可以设置在下侧及上侧。通过将衬底支架4035设置在上侧及下侧,可以提高生产率。在此,虽然以衬底支架4035的上表面垂直于第一溅射靶材4032a及第二溅射靶材4032b的上表面的方式设置有衬底支架4035,但是也可以倾斜设置衬底支架4035。通过采用图14B所示的位置关系,可以提高沉积速度。
在图14C所示的结构中,以对称倾斜且对置的方式(倒V字型状)设置有第一溅射靶材4032a和第二溅射靶材4032b。另外,以使相同极性对置的方式设置有第一阴极磁铁4033a和第二阴极磁铁4033b。在此,以使S极对置的方式设置有第一阴极磁铁4033a和第二阴极磁铁4033b,但是也可以以使N极对置的方式设置。衬底支架4035设置在第一溅射靶材4032a与第二溅射靶材4032b对置的区域的下侧(靶材间距离宽的一侧)。通过采用图14C所示的位置关系,溅射粒子高效率地落到衬底支架4035上,由此可以提高沉积速度。
在图14D所示的结构中,以对称倾斜且对置的方式(倒V字型状)设置有第一溅射靶材4032a和第二溅射靶材4032b。另外,以使不同极性对置的方式设置有第一阴极磁铁4033a和第二阴极磁铁4033b。衬底支架4035设置在第一溅射靶材4032a与第二溅射靶材4032b对置的区域的下侧(靶材间距离宽的一侧)。通过采用图14D所示的位置关系,溅射粒子高效率地落到衬底支架4035上,由此可以提高沉积速度。
在以上所示的对向靶材式溅射装置中,等离子体局限在靶材之间,所以可以减轻衬底的等离子体损伤。此外,根据靶材的倾斜可以使溅射粒子对衬底的入射角度小,所以可以提高台阶覆盖性。
另外,作为成膜室4006b,可以使用平行平板型溅射装置、离子束溅射装置。
另外,当临导入气体前使用精制器时,将精制器到成膜室4006b的管道的长度设置为10m以下,优选为5m以下,更优选为1m以下。通过将管道的长度设定为10m以下、5m以下或1m以下,可以对应管道长度减少来自管道的释放气体的影响。另外,气体的管道优选使用内部由氟化铁、氧化铝或氧化铬等覆盖的金属管道。例如与SUS316L-EP管道相比,上述管道释放的包含杂质的气体的量少,而可以降低杂质对气体的混入。另外,作为管道的接头,优选使用高性能超小型金属垫片接头(UPG接头)。此外,通过使用金属构成所有管道,与使用树脂等构成所有管道的情况相比,可以降低所产生的释放气体及外部泄漏的影响,所以是优选的。
另外,成膜室4006b通过阀与涡轮分子泵4202以及真空泵4200连接。
成膜室4006b设置有低温冷阱4110。
低温冷阱4110是能够吸附水等的相对来说熔点较高的分子(或原子)的结构。涡轮分子泵4202能够对大分子(或原子)稳定地进行排气且维修频度低,因此在生产率上占有优势,但是排氢、排水的能力较低。于是,为了提高排出水等的能力,采用低温冷阱4110与成膜室4006b连接的结构。低温冷阱4110的制冷机的温度为100K以下,优选为80K以下。另外,当低温冷阱4110具有多个制冷机时,优选各个制冷机的温度不同,这样可以高效率地进行排气。例如,可以将第一阶段的制冷机的温度设定为100K以下,将第二阶段的制冷机的温度设定为20K以下。
另外,成膜室4006b的排气方法不局限于上述的方法,也可以与上述所示的传送室4004的排气方法(利用低温泵及真空泵的排气方法)同样。当然,也可以传送室4004的排气方法与成膜室4006b的排气方法(利用涡轮分子泵及真空泵的排气方法)同样。
另外,优选将上述的传送室4004、衬底加热室4005和成膜室4006b的背压(全压)以及各气体分子(原子)的分压设定为下述。尤其是,有可能杂质混入到形成的膜中,所以需要注意成膜室4006b的背压以及各气体分子(原子)的分压。
上述的各室的背压(全压)为1×10-4Pa以下,优选为3×10-5Pa以下,更优选为1×10-5Pa以下。另外,上述的各室的质量电荷比(m/z)=18的气体分子(原子)的分压为3×10-5Pa以下,优选为1×10-5Pa以下,更优选为3×10-6Pa以下。上述的各室的m/z=28的气体分子(原子)的分压为3×10-5Pa以下,优选为1×10-5Pa以下,更优选为3×10-6Pa以下。上述的各室的m/z=44的气体分子(原子)的分压为3×10-5Pa以下,优选为1×10-5Pa以下,更优选为3×10-6Pa以下。
另外,真空处理室内的全压及分压可以使用质量分析器测量。例如,使用ULVAC,Inc.制造的四极质量分析器(也称为Q-mass)QuleeCGM-051即可。
另外,作为上述的传送室4004、衬底加热室4005及成膜室4006b,优选采用外部泄漏及内部泄漏少的结构。
例如,上述的传送室4004、衬底加热室4005及成膜室4006b的泄漏率为3×10-6Pa·m3/s以下,优选为1×10-6Pa·m3/s以下。另外,m/z=18的气体分子(原子)的泄漏率为1×10-7Pa·m3/s以下,优选为3×10-8Pa·m3/s以下。另外,m/z=28的气体分子(原子)的泄漏率为1×10-5Pa·m3/s以下,优选为1×10-6Pa·m3/s以下。另外,m/z=44的气体分子(原子)的泄漏率为3×10-6Pa·m3/s以下,优选为1×10-6Pa·m3/s以下。
另外,泄漏率可以根据利用上述质量分析器测量出的全压及分压算出。
泄漏率由外部泄漏及内部泄漏决定。外部泄漏是指:由于微小的孔或密封不良等,气体从真空系统的外部流入的现象。此外,内部泄漏是指来自真空系统中的阀等隔板的泄漏或内部构件的气体释放。为了将泄漏率设定为上述数值以下,需要从外部泄漏及内部泄漏的两个方面采取措施。
例如,优选使用金属垫片对成膜室4006b的开闭部分进行密封。金属垫片优选使用由氟化铁、氧化铝或氧化铬覆盖的金属。金属垫片的密合性比O形环高,因此可以降低外部泄漏。此外,通过利用钝态的由氟化铁、氧化铝、氧化铬等覆盖的金属,可以抑制从金属垫片释放的包含杂质的释放气体,由此可以降低内部泄漏。
另外,作为构成成膜装置4000的构件,使用包含杂质的释放气体少的铝、铬、钛、锆、镍或钒。另外,也可以作为构件使用由上述材料覆盖的含有铁、铬及镍等的合金。含有铁、铬及镍等的合金具有刚性,耐热且适于加工。在此,通过对表面的凹凸进行抛光处理等以缩小表面积,可以减少释放气体。
或者,也可以使用氟化铁、氧化铝、氧化铬等覆盖上述成膜装置4000的构件。
优选成膜装置4000的构件尽量只由金属构成,例如当设置由石英等构成的观察窗(viewingwindow)等时,为了抑制释放气体,优选表面由较薄的氟化铁、氧化铝或氧化铬等覆盖。
虽然存在于成膜室内的吸附物吸附于内壁等而不影响成膜室的压力,但是其是对成膜室进行排气时产生的气体释放的主要原因。所以,虽然泄漏率与排气速度不相关,但是使用排气能力高的泵尽量地使存在于成膜室内的吸附物脱离预先进行排气是十分重要的。另外,为了促进吸附物的脱离,也可以对成膜室进行烘烤。通过进行烘烤,可以将吸附物的脱离速度提高到10倍左右。烘烤处理以100℃以上且450℃以下的温度进行即可。此时,一边将惰性气体导入成膜室一边去除吸附物,这样可以提高仅通过排气不容易脱离的水等的脱离速度。另外,通过对导入的惰性气体以与烘烤温度相同程度的温度进行加热,可以进一步提高吸附物的脱离速度。这里,作为惰性气体优选使用稀有气体。另外,根据成膜的膜的种类,也可以使用氧等代替惰性气体。例如,当进行氧化物的成膜时,有时优选使用作为氧化物的主要成分的氧。
或者,优选通过导入被加热的稀有气体等的惰性气体或氧等提高成膜室内的压力,并在经过一定时间之后再对成膜室进行排气处理。通过导入被加热的气体可以使成膜室内的吸附物脱离,由此减少存在于成膜室内的杂质。另外,较有效的是将该处理反复进行2次以上且30次以下,优选为5次以上且15次以下。具体地,通过导入温度为40℃以上且400℃以下,优选为50℃以上且200℃以下的惰性气体或氧等来使成膜室内的压力为0.1Pa以上且10kPa以下,优选为1Pa以上且1kPa以下,更优选为5Pa以上且100Pa以下,并将保持压力的期间设定为1分以上且300分以下,优选为5分以上且120分以下,即可。然后,对成膜室进行5分以上且300分以下,优选为10分以上且120分以下的排气。
另外,通过进行伪成膜也可以进一步提高吸附物的脱离速度。伪成膜是指通过溅射法等对伪衬底进行成膜以在伪衬底上及成膜室内壁沉积膜,由此将成膜室内的杂质及成膜室内壁的吸附物密封于膜中。伪衬底优选使用释放气体少的衬底。通过进行伪成膜可以降低后面形成的膜中的杂质浓度。另外,可以与烘烤同时进行伪成膜。
接着,以下说明图13B所示的传送室4004、装载闭锁室4003a以及图13C所示的大气侧衬底传送室4002、大气侧衬底供给室4001的详细内容。另外,图13C示出大气侧衬底传送室4002、大气侧衬底供给室4001的截面。
关于图13B所示的传送室4004,参照图13A所示的传送室4004的记载。
装载闭锁室4003a具有衬底递送载物台4111。装载闭锁室4003a将压力从减压上升到大气压,当将装载闭锁室4003a的压力上升到大气压时,衬底递送载物台4111从设置在大气侧衬底传送室4002中的传送机器人4103接收衬底。然后,在使装载闭锁室4003a抽空气并处于减压状态之后,设置在传送室4004中的传送机器人4103从衬底递送载物台4111接收衬底。
另外,装载闭锁室4003a通过阀与真空泵4200以及低温泵4201连接。关于真空泵4200、低温泵4201的排气系统的连接方法,可以参照传送室4004的连接方法连接,所以这里省略说明。另外,图12所示的卸载闭锁室4003b可以采用与装载闭锁室4003a同样的结构。
大气侧衬底传送室4002具有传送机器人4103。通过传送机器人4103可以进行从盒式接口4101向装载闭锁室4003a或从装载闭锁室4003a向盒式接口4101的衬底的递送。另外,也可以在大气侧衬底传送室4002、大气侧衬底供给室4001的上方设置用来抑制尘屑或微粒的混入的结构如HEPA过滤器(HighEfficiencyParticulateAirFilter:高效空气净化器)等。
大气侧衬底供给室4001具有多个盒式接口4101。盒式接口4101可以收纳多个衬底。
通过利用上述成膜装置形成氧化物膜,可以抑制杂质混入氧化物膜。并且,通过利用上述成膜装置形成接触于该氧化物膜的膜,可以抑制从接触于氧化物膜的膜向氧化物膜的杂质混入。
接着,说明利用上述成膜装置的CAAC-OS膜的成膜方法。
当形成氧化物膜时,利用实施方式1所示的溅射靶材。
溅射靶材的表面温度为100℃以下,优选为50℃以下,更优选为室温(典型的是25℃)程度。对应大面积衬底的溅射装置大多使用大面积的溅射靶材。但是,没有接缝地制造具有对应大面积的尺寸的溅射靶材十分困难。在实际制造时,将多个溅射靶材以尽量没有间隙的方式排列成较大的形状,但是无论怎样总会有微小的间隙。当溅射靶材的表面温度升高时,有时Zn等从该微小的间隙挥发而导致间隙渐渐变大。当间隙变大时,有时用于垫板及粘合的金属也被溅射,这成为导致杂质浓度变高的主要原因。因此,优选充分冷却溅射靶材。
具体地,作为垫板使用具有高导电性及高放热性的金属(具体来说使用Cu)。另外,通过在垫板内形成水路并使充分量的冷却水流过水路,可以高效率地冷却溅射靶材。
将衬底加热温度设定为100℃以上且600℃以下,优选为150℃以上且550℃以下,更优选为200℃以上且500℃以下,并在氧气体气氛下形成氧化物膜。氧化物膜的厚度为1nm以上且40nm以下,优选为3nm以上且20nm以下。成膜时的衬底加热温度越高得到的氧化物膜的杂质浓度越低。另外,由于在沉积表面容易发生溅射粒子的迁移,氧化物膜中原子排列有序且高密度化而容易形成晶化度高的CAAC-OS膜。并且,通过在氧气体气氛下进行成膜,等离子体损伤减轻并由于不含有稀有气体等多余的原子而容易形成晶化度高的CAAC-OS膜。注意,也可以采用氧气体与稀有气体的混合气氛,在该情况下将氧气体的比例设定为30vol.%以上,优选为50vol.%以上,更优选为80vol.%以上。
另外,当溅射靶材含有Zn时,通过在氧气体气氛下进行成膜,等离子体损伤减轻,由此可以获得不容易发生Zn挥发的氧化物膜。
在成膜压力为0.8Pa以下,优选为0.4Pa以下,溅射靶材与衬底之间的距离为100mm以下,优选为40mm以下,更优选为25mm以下的条件下形成氧化物膜。通过在该条件下形成氧化物膜,可以降低溅射粒子与其它的溅射粒子、气体分子或离子发生碰撞的频度。即,可以通过对应成膜压力使溅射靶材与衬底之间的距离小于溅射粒子、气体分子或离子的平均自由程,可以降低膜中的杂质浓度。
例如,在将压力设定为0.4Pa并将温度设定为25℃(绝对温度为298K)的情况下的平均自由程为:氢原子(H2)为48.7mm、氦原子(He)为57.9mm、水分子(H2O)为31.3mm、甲烷分子(CH4)为13.2mm、氖原子(Ne)为42.3mm、氮分子(N2)为23.2mm、一氧化碳分子(CO)为16.0mm、氧分子(O2)为26.4mm、氩原子(Ar)为28.3mm、二氧化碳分子(CO2)为10.9mm、氪原子(Kr)为13.4mm、氙原子(Xe)为9.6mm。另外,当压力变为2倍时平均自由程变为2分之1,当绝对温度变为2倍时平均自由程变为2倍。
平均自由程由压力、温度及分子(原子)的直径决定。当将压力及温度设定为固定时,分子(原子)的直径越大平均自由程越短。另外,各分子(原子)的直径为:H2为0.218nm、He为0.200nm、H2O为0.272nm、CH4为0.419nm、Ne为0.234nm、N2为0.316nm、CO为0.380nm、O2为0.296nm、Ar为0.286nm、CO2为0.460nm、Kr为0.415nm、Xe为0.491nm。
因此,分子(原子)的直径越大平均自由程越短,并且当被包含于膜中时,由于分子(原子)的直径大而会降低晶化度。为此,例如,可以说具有Ar以上的直径的分子(原子)容易成为杂质。
接着,进行加热处理。加热处理在减压、惰性气氛或氧化气氛下进行。利用加热处理可以降低CAAC-OS膜中的杂质浓度。
作为加热处理,优选在减压或惰性气氛下进行加热处理之后,在保持温度的情况下将气氛切换为氧化气氛再进行加热处理。这是因为如下缘故:当在减压气氛或惰性气氛下进行加热处理时,虽然可以降低CAAC-OS膜中的杂质浓度,但是在同时产生氧缺损。通过在氧化气氛下进行加热处理,可以减少此时产生的氧缺损。
除了进行成膜时的衬底加热之外,通过在成膜之后对CAAC-OS膜进行加热处理,可以降低CAAC-OS膜中的杂质浓度。
具体地,可以使利用二次离子质谱分析(SIMS:SecondaryIonMassSpectrometry)测量的CAAC-OS膜中的氢浓度为2×1020atoms/cm3以下,优选为5×1019atoms/cm3以下,更优选为1×1019atoms/cm3以下,进一步优选为5×1018atoms/cm3以下。
另外,可以使利用SIMS测量的CAAC-OS膜中的氮浓度小于5×1019atoms/cm3,优选为5×1018atoms/cm3以下,更优选为1×1018atoms/cm3以下,进一步优选为5×1017atoms/cm3以下。
另外,可以使利用SIMS测量的CAAC-OS膜中的碳浓度小于5×1019atoms/cm3,优选为5×1018atoms/cm3以下,更优选为1×1018atoms/cm3以下,进一步优选为5×1017atoms/cm3以下。
另外,可以使CAAC-OS膜中的根据热脱附谱分析法(TDS:ThermalDesorptionSpectroscopy)分析的m/z=2(氢分子等)的气体分子(原子)、m/z=18的气体分子(原子)、m/z=28的气体分子(原子)及m/z=44的气体分子(原子)的释放量分别为1×1019个/cm3以下,优选为1×1018个/cm3以下。
另外,利用TDS分析测量释放量的方法参照后面说明的氧原子的释放量的测量方法。
通过上述步骤,可以形成晶化度高的CAAC-OS膜。
本实施方式可以与其他实施方式适当地组合而使用。
实施方式3
在本实施方式中,对根据本发明的一个方式的溅射靶材进行说明。
溅射靶材为杂质浓度得到降低的溅射靶材。具体而言,溅射靶材中的硅浓度低于1×1019atoms/cm3,优选低于5×1018atoms/cm3,更优选低于1×1018atoms/cm3。另外,溅射靶材中的碳浓度低于1×1019atoms/cm3,优选低于5×1018atoms/cm3,更优选低于1×1018atoms/cm3。另外,溅射靶材中的铁浓度低于1×1016atoms/cm3,优选低于5×1015atoms/cm3,更优选低于1×1015atoms/cm3。另外,溅射靶材中的镍浓度低于5×1016atoms/cm3,优选低于1×1016atoms/cm3,更优选低于5×1015atoms/cm3,进一步优选低于1×1015atoms/cm3。为了降低溅射靶材中的杂质浓度,优选使用高纯度化了的原料。
溅射靶材的相对密度优选为90%以上、95%以上或者99%以上。
溅射靶材包含具有多个晶粒的多晶氧化物,该多个晶粒的平均粒径为3μm以下,优选为2.5μm以下,更优选为2μm以下。
另外,溅射靶材包含具有多个晶粒的多晶氧化物,在该多个晶粒中粒径为0.4μm以上且1μm以下的晶粒占8%以上,优选为15%以上,更优选为25%以上。
另外,晶粒粒径例如可以利用电子背散射衍射(EBSD:ElectronBackscatterDiffraction)法测定。在此所示的晶粒粒径是根据利用EBSD得到的晶粒图(crystalgrainmap)测定一个晶粒的截面积,并将该晶粒的截面转换为正圆形而算出的。可以利用晶粒图观察到晶粒的截面。具体而言,在晶粒的截面积为S,晶粒的截面的半径为r的情况下,根据S=πr2的关系算出半径r,将该半径r的两倍当作粒径。
另外,溅射靶材所包含的多个晶粒具有劈开面。劈开面例如为平行于a-b面的面。
由于多个晶粒的粒径小,所以当将离子碰撞到溅射靶材时,溅射粒子从劈开面剥离。剥离的溅射粒子为具有平行于劈开面的上表面及下表面的平板状。另外,由于多个晶粒的粒径小,所以在结晶中发生畸变而溅射粒子容易从劈开面剥离。
另外,当溅射靶材所包含的多个晶粒为六方晶系时,平板状的溅射粒子为具有120°的内角且大致为正六角形的上表面及下表面的六方柱状。
另外,虽然溅射粒子理想地为单晶,但是也可以因受到离子的碰撞的影响等而一部分的区域非晶化。
作为这种溅射靶材所包含的多晶氧化物,可以使用含有In、M(M为Ga、Sn、Hf、Al、La、Ce、Pr、Nd、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb或者Lu)以及Zn的氧化物。将含有In、M以及Zn的氧化物也记作In-M-Zn氧化物。
另外,含有在In-M-Zn氧化物中的In、M以及Zn的原子数比优选与化学计量组成相似。当含有在In-M-Zn氧化物中的In、M以及Zn的原子数比与化学计量组成相似时,该In-M-Zn氧化物的结晶性得到提高。
在很多情况下,In-M-Zn氧化物中的劈开面为平行于混合有M及Zn的a-b面的面。
图15A和图15B示出上述溅射靶材的制造方法。
如图15A所示,制造成为溅射靶材的含有多个金属元素的氧化物粉末。首先,在工序S101中,称量氧化物粉末。
在此,说明作为含有多个金属元素的氧化物粉末制造含有In、M以及Zn的氧化物粉末(In-M-Zn氧化物粉末)的情况。具体而言,作为原料准备InOX粉末、MOY粉末、以及ZnOZ粉末。另外,X、Y及Z为任意正数,例如可以将X设定为1.5,Y设定为1.5,Z设定为1。当然,上述氧化物粉末为一个例子,可以适当地选择氧化物粉末的种类,以获得所希望的组成。另外,M为Ga、Sn、Hf、Al、La、Ce、Pr、Nd、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb或者Lu。本实施方式示出使用三种氧化物粉末的例子,但是不局限于此。例如,本实施方式也可以应用于使用四种以上的氧化物粉末的情况或使用一种或二种氧化物粉末的情况。
接着,将InOX粉末、MOY粉末及ZnOZ粉末以规定的摩尔数比混合。
InOX粉末、MOY粉末和ZnOZ粉末的规定的摩尔数比例如为2:2:1、8:4:3、3:1:1、1:1:1、4:2:3、1:1:2、3:1:4、1:3:2、1:3:4、1:3:6、1:3:8、1:3:10、1:3:12、1:6:4、1:6:6、1:6:8、1:6:10、1:6:12、1:6:14、1:6:16、1:6:20或者3:1:2。通过采用上述摩尔数比,在后面容易得到包含结晶性高的多晶氧化物的溅射靶材。
接着,在工序S102中,通过对以规定的摩尔数比混合的InOX粉末、MOY粉末以及ZnOZ粉末进行第一焙烧来得到In-M-Zn氧化物。
第一焙烧在惰性气氛、氧化气氛或减压气氛下进行,将温度设定为400℃以上且1700℃以下,优选为900℃以上且1500℃以下。将第一焙烧的时间例如设定为3分以上24小时以下,优选为30分以上17小时以下,更优选为30分以上5小时以下。通过在上述条件下进行第一焙烧,可以抑制主要反应以外的不需要的反应而降低In-M-Zn氧化物中的杂质浓度。由此可以提高In-M-Zn氧化物的结晶性。
另外,也可以改变温度和/或气氛进行多次第一焙烧。例如,可以在第一气氛下以第一温度保持In-M-Zn氧化物后,在第二气氛下以第二温度保持该In-M-Zn氧化物。具体地,优选采用惰性气氛或减压气氛作为第一气氛,采用氧化气氛作为第二气氛。这是由于在第一气氛下降低含有在In-M-Zn氧化物中的杂质时有时In-M-Zn氧化物中产生氧缺损的缘故。为此,优选在第二气氛下降低In-M-Zn氧化物中的氧缺损。通过降低In-M-Zn氧化物中的杂质并减小氧缺损,可以提高In-M-Zn氧化物的结晶性。
接着,在工序S103中,通过粉粹In-M-Zn氧化物得到In-M-Zn氧化物粉末。
In-M-Zn氧化物具有平行于a-b面的面的表面结构的比例高。因此,所得到的In-M-Zn氧化物粉末包含很多具有平行于a-b面的上表面及下表面的平板状晶粒。另外,在很多情况下,由于In-M-Zn氧化物的结晶为六方晶系,因此上述平板状晶粒为具有120°的内角且大致为正六角形的面的六方柱状。
接着,在工序S104中,确认所得到的In-M-Zn氧化物粉末的粒径。在此,确认In-M-Zn氧化物粉末的平均粒径是否3μm以下,优选为2.5μm以下,更优选为2μm以下。另外,也可以省略工序S104而使用粒径过滤片(grainsizefilter)仅将其粒径为3μm以下,优选为2.5μm以下,更优选为2μm以下的In-M-Zn氧化物粉末挑出来。通过将其粒径为3μm以下,优选为2.5μm以下,更优选为2μm以下的In-M-Zn氧化物粉末挑出来,可以确保使In-M-Zn氧化物粉末的平均粒径为3μm以下,优选为2.5μm以下,更优选为2μm以下。
在工序S104中,在In-M-Zn氧化物粉末的平均粒径超过规定的值的情况下,回到工序S103而再次粉粹In-M-Zn氧化物粉末。
通过上述步骤,可以得到平均粒径为3μm以下,优选为2.5μm以下,更优选为2μm以下的In-M-Zn氧化物粉末。通过得到平均粒径为3μm以下,优选为2.5μm以下,更优选为2μm以下的In-M-Zn氧化物粉末,可以使在后面制造的溅射靶材中的晶粒的粒径小。
接着,如图15B所示,使用利用图15A所示的流程图得到的In-M-Zn氧化物粉末制造溅射靶材。
在工序S111中,将In-M-Zn氧化物粉末摊铺到模子进行成形。在此,成形是指将粉末等以均匀的厚度摊铺到模子。具体而言,可以通过将In-M-Zn氧化物粉末导入模子并从外部施加振动来进行成形。或者,也可以将In-M-Zn氧化物粉末导入模子并利用辊等以成为均匀厚度的方式进行成形。另外,在工序S111中,也可以使在In-M-Zn氧化物粉末中混合水、分散剂及粘结剂而成的浆料成形。在该情况下,可以将浆料注入到模子上并从模子的底面进行吸引而进行成形。然后,对进行吸引之后的成形体进行干燥处理。优选采用自然干燥处理,因为通过自然干燥成形体不易裂开。然后,以300℃以上且700℃以下的温度进行加热处理去除自然干燥没能去除掉的残留水分等。另外,过滤片可以使用将多孔树脂膜附着于织布或者毛毡的过滤片。
通过将含有很多具有平行于a-b面的上表面及下表面的平板状晶粒的In-M-Zn氧化物粉末摊铺到模子进行成形,可以使晶粒以平行于a-b面的面朝上的方式排列。因此,通过摊铺获得的In-M-Zn氧化物粉末进行成形,可以增加平行于a-b面的面的表面结构的比例。另外,模子可以使用上表面形状为矩形或圆形的金属制品或氧化物制品。
接着,在工序S112中,对In-M-Zn氧化物粉末进行第一加压处理。然后,在工序S113中,进行第二焙烧来得到板状In-M-Zn氧化物。第二焙烧可以使用与第一焙烧同样的条件及方法进行。通过进行第二焙烧可以提高In-M-Zn氧化物的结晶性。
另外,第一加压处理只要能对In-M-Zn氧化物粉末进行压固即可,例如,可以使用与模子由同种材料构成的秤锤等进行第一加压处理。或者,也可以使用压缩空气等利用高压进行压固。另外,还可以利用已知的技术进行第一加压处理。此外,还可以同时进行第一加压处理和第二焙烧。
还可以在第一加压处理后进行平坦化处理。平坦化处理可以使用化学机械抛光(CMP:ChemicalMechanicalPolishing)处理等。
像这样获得的板状In-M-Zn氧化物为结晶性高的多晶氧化物。
接着,在工序S114中,确认得到的板状In-M-Zn氧化物的厚度。当板状In-M-Zn氧化物比所希望的厚度薄时,回到工序S111在板状In-M-Zn氧化物上摊铺In-M-Zn氧化物粉末进行成形。在工序S114中,当板状In-M-Zn氧化物具有所希望的厚度时,以该板状In-M-Zn氧化物为溅射靶材。下面,对板状In-M-Zn氧化物比所希望的厚度薄时的工序S111以后的工序进行说明。
在进行工序S111之后,在工序S112中,对板状In-M-Zn氧化物及该板状In-M-Zn氧化物上的In-M-Zn氧化物粉末进行第二加压处理。然后,在工序S113中,通过进行第三焙烧,得到具有增加In-M-Zn氧化物粉末的厚度的板状In-M-Zn氧化物。加厚的板状In-M-Zn氧化物以板状In-M-Zn氧化物为晶种进行晶体生长而得到,所以可以得到结晶性高的多晶氧化物。
另外,第三焙烧可以使用与第二焙烧同样的条件及方法进行。另外,第二加压处理可以使用与第一加压处理同样的条件及方法进行。还可以同时进行第二加压处理和第三焙烧。
在工序S114中,再次确认得到的板状In-M-Zn氧化物的厚度。
通过上述工序,可以在提高结晶的取向性的同时逐渐地加厚板状In-M-Zn氧化物。
通过重复进行n次(n为自然数)加厚该板状In-M-Zn氧化物的工序,可以形成具有所希望的厚度(t),例如为2mm以上且20mm以下,优选为3mm以上且20mm以下的板状In-M-Zn氧化物。以该板状In-M-Zn氧化物为溅射靶材。
然后,还可以进行平坦化处理。
另外,也可以对得到的溅射靶材进行第四焙烧。第四焙烧可以使用与第一焙烧同样的条件及方法进行。通过进行第四焙烧,可以得到包含结晶性更高的多晶氧化物的溅射靶材。
通过上述步骤,可以制造如下包含多晶氧化物的溅射靶材,该多晶氧化物包含具有平行于a-b面的劈开面的多个晶粒并且该多个晶粒的平均粒径小。
此外,通过上述步骤形成的溅射靶材可以具有高密度。当溅射靶材的密度高时,形成的膜的密度也得到提高。具体地,可以使溅射靶材的相对密度为90%以上、95%以上或者99%以上。
本实施方式可以与其他实施方式适当地组合而实施。
实施方式4
在本实施方式中,说明根据本发明的一个方式的晶体管。
图16A是根据本发明的一个方式的晶体管的俯视图。图16B示出对应于图16A所示的点划线A1-A2的截面图。图16C示出对应于图16A所示的点划线A3-A4的截面图。另外,为了便于理解,在图16A中省略栅极绝缘膜112等。
图16B是一种晶体管的截面图,该晶体管包括:设置在衬底100上的基底绝缘膜102;设置在基底绝缘膜102上的栅电极104;设置在栅电极104上的栅极绝缘膜112;栅极绝缘膜112上的与栅电极104重叠地设置的氧化物半导体膜106;设置在氧化物半导体膜106上的源电极116a及漏电极116b;设置在氧化物半导体膜106、源电极116a以及漏电极116b上的保护绝缘膜118。另外,图16B示出设置有基底绝缘膜102的结构,但是不局限于此。例如,也可以采用不设置基底绝缘膜102的结构。
在此,氧化物半导体膜106使用上述实施方式所示的使用晶化度高的氧化物膜。
另外,将氧化物半导体膜106的氢浓度设定为2×1020atoms/cm3以下,优选为5×1019atoms/cm3以下,更优选为1×1019atoms/cm3以下,进一步优选为5×1018atoms/cm3以下。这是因为包含于氧化物半导体膜106的氢生成非意图的载流子的缘故。生成的载流子导致晶体管的关态电流的增大以及晶体管的电特性变动。因此,通过将氧化物半导体膜106的氢浓度设定为上述范围,可以抑制晶体管的关态电流的增大以及晶体管的电特性的变动。
通过将氧化物半导体膜106的施主(氢、氧缺损等)浓度设定为极小,可以使用氧化物半导体膜106的晶体管成为关态电流极小的晶体管。具体而言,可以将沟道长度为3μm、沟道宽度为1μm时的晶体管的关态电流设定为1×10-21A以下,或者设定为1×10-25A以下。
对于衬底100没有大的限制。例如,作为衬底100,也可以使用玻璃衬底、陶瓷衬底、石英衬底、蓝宝石衬底等。此外,作为衬底100,也可以采用硅或碳化硅等的单晶半导体衬底、多晶半导体衬底、硅锗等的化合物半导体衬底、SOI(SiliconOnInsulator:绝缘体上硅片)衬底等,并且也可以使用在这些衬底上设置有半导体元件的衬底100。
另外,作为衬底100,在使用第五代(1000mm×1200mm或1300mm×1500mm)、第六代(1500mm×1800mm)、第七代(1870mm×2200mm)、第八代(2200mm×2500mm)、第九代(2400mm×2800mm)、第十代(2880mm×3130mm)等大型玻璃衬底的情况下,由于半导体装置的制造工序中的加热处理等导致衬底100的收缩,有时难以进行微细加工。因此,在作为衬底100使用上述大型玻璃衬底的情况下,优选使用起因于加热处理的收缩少的衬底。例如,作为衬底100可以使用在400℃,优选为450℃,更优选为500℃的温度下进行1小时的加热处理之后的收缩量为10ppm以下,优选为5ppm以下,更优选为3ppm以下的大型玻璃衬底。
此外,衬底100也可以使用柔性衬底。另外,作为在柔性衬底上设置晶体管的方法,也可以举出如下方法:在不具有柔性的衬底上形成晶体管之后,剥离晶体管并将该晶体管转置到柔性衬底的衬底100上。在此情况下,优选在不具有柔性的衬底和晶体管之间设置剥离层。
基底绝缘膜102从含有氧化铝、氧化镁、氧化硅、氧氮化硅、氧化镓、氧化锗、氧化钇、氧化锆、氧化镧、氧化钕、氧化铪以及氧化钽中的一种以上的绝缘膜选择而形成单层或叠层,即可。
栅电极104使用包含Al、Ti、Cr、Co、Ni、Cu、Y、Zr、Mo、Ag、Ta以及W中的一种以上的单质、氮化物、氧化物或者合金形成单层或叠层,即可。
源电极116a及漏电极116b使用包含Al、Ti、Cr、Co、Ni、Cu、Y、Zr、Mo、Ag、Ta以及W中的一种以上的单质、氮化物、氧化物或者合金形成单层或叠层,即可。另外,源电极116a及漏电极116b可以为同一的组成或不同的组成。
栅极绝缘膜112从含有氧化铝、氧化镁、氧化硅、氧氮化硅、氧化镓、氧化锗、氧化钇、氧化锆、氧化镧、氧化钕、氧化铪以及氧化钽中的一种以上的绝缘膜选择而形成单层或叠层,即可。
保护绝缘膜118从含有氧化铝、氧化镁、氧化硅、氧氮化硅、氧化镓、氧化锗、氧化钇、氧化锆、氧化镧、氧化钕、氧化铪以及氧化钽中的一种以上的绝缘膜选择而形成单层或叠层,即可。
作为保护绝缘膜118,例如可以采用第一层为氧化硅膜、第二层为氮化硅膜的叠层膜。在上述的情况下,氧化硅膜也可以为氧氮化硅膜。氧化硅膜优选使用缺陷密度小的氧化硅膜。具体而言,使用如下氧化硅膜:利用电子自旋共振法(ESR:ElectronSpinResonance)测定的信号中来源于g值为2.001的信号的自旋的自旋密度为3×1017spins/cm3以下,优选为5×1016spins/cm3以下。氮化硅膜使用氢及氨的释放量少的氮化硅膜。氢及氨的释放量通过TDS(ThermalDesorptionSpectroscopy:热脱附谱分析法)分析进行测定即可。另外,氮化硅膜使用使氧不透过或几乎不透过的氮化硅膜。
作为保护绝缘膜118,例如可以采用第一层为第一氧化硅膜、第二层为第二氧化硅膜以及第三层为氮化硅膜的叠层膜。在上述的情况下,第一氧化硅膜或/及第二氧化硅膜也可以为氧氮化硅膜。第一氧化硅膜优选使用缺陷密度小的氧化硅膜。具体而言,使用如下氧化硅膜:利用ESR测定的信号中来源于g值为2.001的信号的自旋的自旋密度为3×1017spins/cm3以下,优选为5×1016spins/cm3以下。第二氧化硅膜使用具有过剩氧的氧化硅膜。氮化硅膜使用氢及氨的释放量少的氮化硅膜。另外,氮化硅膜使用使氧不透过或几乎不透过的氮化硅膜。
包含过剩氧的氧化硅膜是指通过加热处理等可以释放氧的氧化硅膜。当将氧化硅膜应用于绝缘膜时,具有过剩氧的绝缘膜是具有通过加热处理释放氧的功能的绝缘膜。
通过加热处理释放氧的膜利用TDS分析有时释放1×1018atoms/cm3以上、1×1019atoms/cm3以上或1×1020atoms/cm3以上的氧(换算为氧原子)。
在此,以下说明利用TDS分析的氧的释放量的测量方法。
对测量样品进行TDS分析时的气体的总释放量与释放气体的离子强度的积分值成比例。并且,通过对该测量样品与标准样品进行比较,可以计算出气体的总释放量。
例如,根据作为标准样品的含有既定密度的氢的硅片的TDS分析结果以及测量样品的TDS分析结果,可以通过算式1求出测量样品中的氧分子的释放量(NO2)。这里,假定以通过TDS分析得到的被检测出为质量数32的气体都来源于氧分子。作为质量数32的气体,还有CH3OH,但是CH3OH存在的可能性较低,所以这里不考虑。此外,包含作为氧原子的同位素的质量数17的氧原子及质量数18的氧原子的氧分子也在自然界的存在比率极低,所以也不考虑到该氧分子。
[算式1]
NH2是以密度换算从标准样品脱离的氢分子的值。SH2是对标准样品进行TDS分析而得到的离子强度的积分值。在此,将标准样品的基准值设定为NH2/SH2。SO2是对测量样品进行TDS分析而得到的离子强度的积分值。α是在TDS分析中影响到离子强度的系数。关于算式1的详细说明,可以参照日本专利申请公开平6-275697公报。注意,使用由电子科学公司制造的热脱附装置EMD-WA1000S/W,并将包含1×1016atoms/cm2的氢原子的硅片用作标准样品,来对上述氧的释放量进行测量。
此外,在TDS分析中,氧的一部分作为氧原子被检测出。氧分子与氧原子的比率可以从氧分子的离子化率算出。另外,因为上述的α包括氧分子的离子化比率,所以通过评估氧分子的释放量,还可以估算出氧原子的释放量。
注意,NO2是氧分子的释放量。换算为氧原子时的释放量是氧分子的释放量的2倍。
或者,通过加热处理释放氧的膜有时包含过氧化自由基。具体而言,上述情况是指起因于过氧化自由基的自旋密度为5×1017spins/cm3以上。另外,包含过氧化自由基的膜有时在ESR中当g值为2.01近旁时具有非对称性的信号。
另外,作为包含过剩氧的绝缘膜也可以是氧过剩的氧化硅(SiOX(X>2))。在氧过剩的氧化硅(SiOX(X>2))中,每单位体积中含有的氧原子数多于硅原子数的2倍。每单位体积的硅原子数及氧原子数为通过卢瑟福背散射光谱学法(RBS:RutherfordBackscatteringSpectrometry)测定的值。
栅极绝缘膜112及保护绝缘膜118中的至少一个优选为包含过剩氧的绝缘膜。
当栅极绝缘膜112及保护绝缘膜118中的至少一个为包含过剩氧的绝缘膜时,可以减少氧化物半导体膜106的氧缺损。
另外,图17A至图17C示出在图16A至图16C所示的晶体管中还设置背栅电极114的结构。
图17A是根据本发明的一个方式的晶体管的俯视图。图17B示出对应于图17A所示的点划线A1-A2的截面图。图17C示出对应于图17A所示的点划线A3-A4的截面图。另外,为了便于理解,在图17A中省略栅极绝缘膜112等。
图17A至图17C所示的晶体管通过设置背栅电极114容易控制阈值电压。另外,通过栅电极104与背栅电极114连接,可以提高晶体管的通态电流(on-statecurrent)。或者,通过将背栅电极114的电位设定为负电位(比晶体管的源电位低的电位)或源电位,可以降低晶体管的关态电流。
接着,参照图18A至图18C说明具有与图16A至图16C以及图17A至图17C不同的结构的晶体管。
图18A是根据本发明的一个方式的晶体管的俯视图。图18B示出对应于图18A所示的点划线B1-B2的截面图。图18C示出对应于图18A所示的点划线B3-B4的截面图。另外,为了便于理解,在图18A中省略栅极绝缘膜212等。
图18B是一种晶体管的截面图,该晶体管包括:设置在衬底200上的基底绝缘膜202;设置在基底绝缘膜202上的栅电极204;设置在栅电极204上的栅极绝缘膜212;设置在栅极绝缘膜212上的源电极216a及漏电极216b;栅极绝缘膜212、源电极216a及漏电极216b上的与栅电极204重叠地设置的氧化物半导体膜206;设置在氧化物半导体膜206、源电极216a及漏电极216b上的保护绝缘膜218。另外,图18B示出设置有基底绝缘膜202的结构,但是不局限于此。例如,也可以采用不设置基底绝缘膜202的结构。
关于氧化物半导体膜206,参照氧化物半导体膜106的记载。
关于衬底200,参照衬底100的记载。
关于基底绝缘膜202,参照基底绝缘膜102的记载。
关于栅电极204,参照栅电极104的记载。
作为栅极绝缘膜212,可以使用与栅极绝缘膜112同样的绝缘膜。
关于源电极216a及漏电极216b,参照源电极116a及漏电极116b的记载。
作为保护绝缘膜218,可以使用与保护绝缘膜118同样的绝缘膜。
另外,虽然未图示,但是也可以在图18A至图18C所示的晶体管的保护绝缘膜218上设置背栅电极。关于该背栅电极,参照背栅电极114的记载。
接着,参照图19A至图19C说明具有与图16A至图18C不同的结构的晶体管。
图19A是根据本发明的一个方式的晶体管的俯视图。图19B示出对应于图19A所示的点划线C1-C2的截面图。图19C示出对应于图19A所示的点划线C3-C4的截面图。另外,为了便于理解,在图19A中省略栅极绝缘膜312等。
图19B是一种晶体管的截面图,该晶体管包括:设置在衬底300上的基底绝缘膜302;设置在基底绝缘膜302上的氧化物半导体膜306;设置在氧化物半导体膜306上的源电极316a及漏电极316b;设置在氧化物半导体膜306、源电极316a及漏电极316b上的栅极绝缘膜312;栅极绝缘膜312上的与氧化物半导体膜306重叠地设置的栅电极304。另外,图19B示出设置有基底绝缘膜302的结构,但是不局限于此。例如,也可以采用不设置基底绝缘膜302的结构。
关于氧化物半导体膜306,参照氧化物半导体膜106的记载。
关于衬底300,参照衬底100的记载。
作为基底绝缘膜302,可以使用与保护绝缘膜118同样的绝缘膜。另外,当基底绝缘膜302采用作为保护绝缘膜118的例子而示出的叠层结构时,使层叠的顺序相反即可。
另外,基底绝缘膜302优选具有平坦性。具体而言,可以将基底绝缘膜302的平均表面粗糙度(Ra)设定为1nm以下、0.3nm以下或0.1nm以下。
Ra是将JISB0601:2001(ISO4287:1997)中定义的算术平均粗糙度扩大为三维以使其能够应用于曲面,可以以“将从基准面到指定面的偏差的绝对值平均而得的值”表示,以算式2定义。
[算式2]
在此,指定面是粗糙度测量的对象表面,其是以坐标((x1,y1,f(x1,y1))、(x1,y2,f(x1,y2))、(x2,y1,f(x2,y1))、(x2,y2,f(x2,y2))四个点表示的四角的区域,指定面投影于xy平面的长方形的面积为S0,基准面的平均高度为Z0。可以利用原子力显微镜(AFM:AtomicForceMicroscope)对Ra进行测量。
另外,基底绝缘膜302优选为包含过剩氧的绝缘膜。
关于源电极316a及漏电极316b,参照源电极116a及漏电极116b的记载。
作为栅极绝缘膜312,可以使用与栅极绝缘膜112同样的绝缘膜。
关于栅电极304,参照栅电极104的记载。
另外,虽然未图示,但是也可以在图19A至图19C所示的晶体管的基底绝缘膜302下设置背栅电极。关于该背栅电极,参照背栅电极114的记载。
接着,参照图20A至图20C说明具有与图16A至图19C不同的结构的晶体管。
图20A是根据本发明的一个方式的晶体管的俯视图。图20B示出对应于图20A所示的点划线D1-D2的截面图。此外,图20C示出对应于图20A所示的点划线D3-D4的截面图。另外,为了便于理解,在图20A中省略栅极绝缘膜412等。
图20B是一种晶体管的截面图,该晶体管包括:设置在衬底400上的基底绝缘膜402;设置在基底绝缘膜402上的源电极416a及漏电极416b;设置在基底绝缘膜402、源电极416a及漏电极416b上的氧化物半导体膜406;设置在氧化物半导体膜406上的栅极绝缘膜412;栅极绝缘膜412上的与氧化物半导体膜406重叠地设置的栅电极404。另外,图20B示出设置有基底绝缘膜402的结构,但是不局限于此。例如,也可以采用不设置基底绝缘膜402的结构。
关于氧化物半导体膜406,参照氧化物半导体膜106的记载。
关于衬底400,参照衬底100的记载。
作为基底绝缘膜402,可以使用与基底绝缘膜302同样的绝缘膜。
关于源电极416a及漏电极416b,参照源电极116a及漏电极116b的记载。
作为栅极绝缘膜412,可以使用与栅极绝缘膜112同样的绝缘膜。
关于栅电极404,参照栅电极104的记载。
另外,虽然未图示,但是也可以在图20A至图20C所示的晶体管的基底绝缘膜402下设置背栅电极。关于该背栅电极,参照背栅电极114的记载。
接着,参照图21A至图21C说明具有与图16A至图20C不同的结构的晶体管。
图21A是根据本发明的一个方式的晶体管的俯视图。图21B示出对应于图21A所示的点划线E1-E2的截面图。此外,图21C示出对应于图21A所示的点划线E3-E4的截面图。另外,为了便于理解,在图21A中省略栅极绝缘膜512等。
图21B是一种晶体管的截面图,该晶体管包括:设置在衬底500上的基底绝缘膜502;设置在基底绝缘膜502上的氧化物半导体膜506;设置在氧化物半导体膜506上的栅极绝缘膜512;栅极绝缘膜512上的与氧化物半导体膜506重叠地设置的栅电极504;设置在氧化物半导体膜506及栅电极504上的层间绝缘膜518。另外,图21B示出设置有基底绝缘膜502的结构,但是不局限于此。例如,也可以采用不设置基底绝缘膜502的结构。
在图21B所示的截面图中,层间绝缘膜518具有到达氧化物半导体膜506的开口部,设置在层间绝缘膜518上的布线524a及布线524b通过该开口部与氧化物半导体膜506接触。
另外,在图21B中,虽然栅极绝缘膜512只设置在与栅电极504重叠的区域中,但是不局限于此。例如,也可以栅极绝缘膜512以覆盖氧化物半导体膜506的方式设置。另外,也可以以接触于栅电极504的侧壁的方式设置侧壁绝缘膜。
此外,当以接触于栅电极504的侧壁的方式设置侧壁绝缘膜时,优选氧化物半导体膜506中的与侧壁绝缘膜重叠的区域的电阻比氧化物半导体膜506中的与栅电极504重叠的区域的电阻低。例如,也可以氧化物半导体膜506中的不与栅电极504重叠的区域为包含使氧化物半导体膜506低电阻化的杂质的区域。另外,其也可以为因缺陷而实现低电阻的区域。通过使氧化物半导体膜506中的与侧壁绝缘膜重叠的区域的电阻比氧化物半导体膜506中的与栅电极504重叠的区域的电阻低,将该区域用作LDD(LightlyDopedDrain:轻掺杂漏)区。通过使晶体管具有LDD区,可以抑制DIBL(DrainInducedBarrierLowering:漏极感应势垒降低)及热载流子退化。但是,也可以将氧化物半导体膜506中的与侧壁绝缘膜重叠的区域用作偏置(offset)区。通过使晶体管具有偏置区,也可以抑制DIBL及热载流子退化。
关于氧化物半导体膜506,参照氧化物半导体膜106的记载。
关于衬底500,参照衬底100的记载。
作为基底绝缘膜502,可以使用与基底绝缘膜302同样的绝缘膜。
作为栅极绝缘膜512,可以使用与栅极绝缘膜112同样的绝缘膜。
关于栅电极504,参照栅电极104的记载。
层间绝缘膜518从含有氧化铝、氧化镁、氧化硅、氧氮化硅、氧化镓、氧化锗、氧化钇、氧化锆、氧化镧、氧化钕、氧化铪以及氧化钽中的一种以上的绝缘膜选择而形成单层或叠层,即可。
布线524a及布线524b使用包含Al、Ti、Cr、Co、Ni、Cu、Y、Zr、Mo、Ag、Ta以及W中的一种以上的单质、氮化物、氧化物或者合金形成单层或叠层,即可。另外,布线524a及布线524b既可以是相同的组成,又可以是不同的组成。
另外,虽然未图示,但是也可以在图21A至图21C所示的晶体管的基底绝缘膜502下设置背栅电极。关于该背栅电极,参照背栅电极114的记载。
在图21A至图21C所示的晶体管中,栅电极504与其他布线及电极重叠的区域小,所以不容易发生寄生电容,可以提高晶体管的开关特性。另外,晶体管的沟道长度取决于栅电极504的宽度,所以是容易制造沟道长度小且微型的晶体管的结构。
图16A至图21C所示的晶体管是将上述实施方式所示的晶化度高的氧化物膜用作氧化物半导体膜的晶体管。因此,上述晶体管具有稳定的电特性。
本实施方式可以与其他实施方式及实施例适当地组合而使用。
实施方式5
在本实施方式中,说明根据本发明的一个方式的半导体装置的逻辑电路。
图22A示出使用p沟道型晶体管及n沟道型晶体管的NOT电路(反相器)的一个例子的电路图。
作为p沟道型晶体管的晶体管Tr1a,例如采用使用硅的晶体管,即可。注意,晶体管Tr1a不局限于使用硅的晶体管。将晶体管Tr1a的阈值电压记作Vth1a。
n沟道型晶体管的晶体管Tr2a使用上述实施方式所示的晶体管,即可。将晶体管Tr2a的阈值电压记作Vth2a。
在此,晶体管Tr1a的栅极与输入端子Vin以及晶体管Tr2a的栅极连接。晶体管Tr1a的源极与电源电位(VDD)电连接。晶体管Tr1a的漏极与晶体管Tr2a的漏极以及输出端子Vout连接。晶体管Tr2a的源极与接地电位(GND)连接。晶体管Tr2a的背栅与背栅线BGL连接。在本实施方式中虽然示出晶体管Tr2a具有背栅的结构,但是本实施方式不局限于此。例如,既可以为晶体管Tr2a不具有背栅的结构,又可以为晶体管Tr1a具有背栅的结构。
例如,将晶体管Tr1a的阈值电压Vth1a设定为高于使符号反转的VDD且小于0V(-VDD<Vth1a<0V)。另外,将晶体管Tr2a的阈值电压Vth2a设定为高于0V且小于VDD(0V<Vth2a<VDD)。另外,为了控制各晶体管的阈值电压,也可以利用背栅。
当将输入端子Vin的电位设定为VDD时,晶体管Tr1a的栅电压成为0V而晶体管Tr1a成为关闭状态。另外,晶体管Tr2a的栅电压成为VDD而晶体管Tr2a成为导通状态。因此,输出端子Vout与GND电连接,对输出端子Vout供给GND。
当将输入端子Vin的电位设定为GND时,晶体管Tr1a的栅电压成为VDD而晶体管Tr1a成为导通状态。另外,晶体管Tr2a的栅电压成为0V而晶体管Tr2a成为关闭状态。因此,输出端子Vout与VDD电连接,对输出端子Vout供给VDD。
如上述所示那样,在图22A所示的电路中,当输入端子Vin的电位为VDD时从输出端子Vout输出GND,当输入端子Vin的电位为GND时从输出端子Vout输出VDD。
另外,图22B是对应于图22A的半导体装置的截面图的一个例子。
图22B是示出一种半导体装置的截面图,该半导体装置包括具有栅电极654的晶体管Tr1a、设置在晶体管Tr1a上的绝缘膜902、设置在晶体管Tr1a上且具有栅电极654及绝缘膜902的晶体管Tr2a。
绝缘膜902从含有氧化铝、氧化镁、氧化硅、氧氮化硅、氧化镓、氧化锗、氧化钇、氧化锆、氧化镧、氧化钕、氧化铪以及氧化钽中的一种以上的绝缘膜选择而形成单层或叠层,即可。
另外,在图22B中对晶体管Tr2a采用与图20A至图20C所示的晶体管类似的晶体管。所以,关于晶体管Tr2a的各构成要素中下面没有特别说明的构成要素,参照根据图20A至图20C的说明。
在此,晶体管Tr1a包括:半导体衬底650;设置在半导体衬底650中的沟道区656、源区657a以及漏区657b;填埋设置在半导体衬底650中的沟槽部分的元件分离层664;设置在半导体衬底650上的栅极绝缘膜662;隔着栅极绝缘膜662设置在沟道区656上的栅电极654。
半导体衬底650使用硅或碳化硅等的单晶半导体衬底、多晶半导体衬底、硅锗等的化合物半导体衬底,即可。
在本实施方式中虽然示出在半导体衬底上设置有晶体管Tr1a的结构,但是本实施方式不局限于此。例如,也可以采用使用具有绝缘表面的衬底代替半导体衬底并在绝缘表面上设置有半导体膜的结构。在此,作为具有绝缘表面的衬底,例如可以使用玻璃衬底、陶瓷衬底、石英衬底、蓝宝石衬底。
源区657a及漏区657b为半导体衬底650中的包含赋予p型的导电性的杂质的区域。
元件分离层664从含有氧化铝、氧化镁、氧化硅、氧氮化硅、氮氧化硅、氮化硅、氧化镓、氧化锗、氧化钇、氧化锆、氧化镧、氧化钕、氧化铪以及氧化钽中的一种以上的绝缘膜选择而形成单层或叠层,即可。
栅极绝缘膜662从含有氧化铝、氧化镁、氧化硅、氧氮化硅、氮氧化硅、氮化硅、氧化镓、氧化锗、氧化钇、氧化锆、氧化镧、氧化钕、氧化铪以及氧化钽中的一种以上的绝缘膜选择而形成单层或叠层,即可。
栅电极654可以使用包含Al、Ti、Cr、Co、Ni、Cu、Y、Zr、Mo、Ag、Ta以及W中的一种以上的单质、氮化物、氧化物或者合金形成单层或叠层,即可。
栅电极654既用作晶体管Tr1a的栅电极,又用作晶体管Tr2a的栅电极。所以绝缘膜902用作晶体管Tr2a的栅极绝缘膜。
关于晶体管Tr2a的源电极916a及漏电极916b,参照源电极416a及漏电极416b的记载。
关于晶体管Tr2a的氧化物半导体膜906,参照氧化物半导体膜406的记载。
关于晶体管Tr2a的栅极绝缘膜912,参照栅极绝缘膜412的记载。
关于晶体管Tr2a的栅电极914,参照栅电极404的记载。注意,栅电极914用作晶体管Tr2a的背栅电极。
另外,在图22B所示的半导体装置中设置其上表面的高度与栅电极654的上表面的高度相同的绝缘膜690。但是,也可以采用不具有绝缘膜690的结构。
绝缘膜690从含有氧化铝、氧化镁、氧化硅、氧氮化硅、氮氧化硅、氮化硅、氧化镓、氧化锗、氧化钇、氧化锆、氧化镧、氧化钕、氧化铪以及氧化钽中的一种以上的绝缘膜选择而形成单层或叠层,即可。
绝缘膜690、绝缘膜902以及栅极绝缘膜662具有到达晶体管Tr1a的漏区657b的开口部。晶体管Tr2a的漏电极916b通过该开口部与晶体管Tr1a的漏区657b连接。
当对晶体管Tr2a采用上述实施方式所示的晶体管时,晶体管Tr2a是关态电流极小的晶体管,所以晶体管Tr2a处于关闭状态时的贯通电流也变为极小。因此,可以实现低功耗的反相器。
另外,通过组合图22A所示的反相器,也可以构成图23A所示的NAND电路。图23A是一种电路图,该电路图所示的电路包括p沟道型晶体管的晶体管Tr1b和Tr4b以及n沟道型晶体管的晶体管Tr2b和Tr3b。另外,作为晶体管Tr1b和Tr4b,例如采用使用硅的晶体管,即可。此外,作为晶体管Tr2b和Tr3b,例如采用上述实施方式所示的使用氧化物半导体膜的晶体管,即可。
另外,通过组合图22A所示的反相器,也可以构成图23B所示的NOR电路。图23B是一种电路图,该电路图所示的电路包括p沟道型晶体管的晶体管Tr1c和Tr2c以及n沟道型晶体管的晶体管Tr3c和Tr4c。另外,作为晶体管Tr1c和Tr2c,例如采用使用硅的晶体管,即可。此外,作为晶体管Tr3c和Tr4c,例如采用上述实施方式所示的使用氧化物半导体膜的晶体管,即可。
以上是利用使用p沟道型晶体管及n沟道型晶体管的反相器构成的逻辑电路的一个例子,也可以只利用使用n沟道型晶体管的反相器构成逻辑电路。图24A示出上述的一个例子。
图24A是一种电路图,该电路图所示的电路包括耗尽型晶体管的晶体管Tr1d及增强型晶体管的晶体管Tr2d。
耗尽型晶体管的晶体管Tr1d例如利用使用氧化物半导体膜的晶体管,即可。注意,晶体管Tr1d不局限于使用氧化物半导体膜的晶体管。例如,也可以利用使用硅的晶体管。将晶体管Tr1d的阈值电压记作Vth1d。另外,也可以设置电阻足够小的电阻元件代替耗尽型晶体管。
增强型晶体管的晶体管Tr2d利用上述实施方式所示的使用氧化物半导体膜的晶体管,即可。将晶体管Tr2d的阈值电压记作Vth2d。
另外,也可以利用上述实施方式所示的使用氧化物半导体膜的晶体管作为晶体管Tr1d。此时,还可以利用上述实施方式所示的使用氧化物半导体膜的晶体管以外的晶体管作为晶体管Tr2d。
在此,晶体管Tr1d的栅极与输入端子Vin以及晶体管Tr2d的栅极连接。晶体管Tr1d的漏极与VDD电连接。晶体管Tr1d的源极与晶体管Tr2d的漏极以及输出端子Vout连接。晶体管Tr2d的源极与GND连接。晶体管Tr2d的背栅与背栅线BGL连接。在本实施方式中虽然示出晶体管Tr2d具有背栅的结构,但是本实施方式不局限于此。例如,既可以为晶体管Tr2d不具有背栅的结构,又可以为晶体管Tr1d具有背栅的结构。
例如,将晶体管Tr1d的阈值电压Vth1d设定为小于0V(Vth1d<0V)。由此,晶体管Tr1d没有关于栅电压而成为导通状态。即,晶体管Tr1d用作电阻足够小的电阻元件。另外,将晶体管Tr2d的阈值电压Vth2d设定为高于0V且小于VDD(0V<Vth2d<VDD)。另外,为了控制各晶体管的阈值电压,也可以利用背栅。另外,也可以设置电阻足够小的电阻元件代替晶体管Tr1d。
当将输入端子Vin的电位设定为VDD时,晶体管Tr2d的栅电压成为VDD而晶体管Tr2d成为导通状态。因此,输出端子Vout与GND电连接,对输出端子Vout供给GND。
当将输入端子Vin的电位设定为GND时,晶体管Tr2d的栅电压成为0V而晶体管Tr2d成为关闭状态。因此,输出端子Vout与VDD电连接,对输出端子Vout供给VDD。另外,严密地说,从输出端子Vout输出的电位等于电压因晶体管Tr1d的电阻而从VDD降低的电位。但是,晶体管Tr1d的电阻足够小,所以不需要考虑上述的电压降低的影响。
如上述所示那样,在图24A所示的电路中,当输入端子Vin的电位为VDD时从输出端子Vout输出GND,当输入端子Vin的电位为GND时从输出端子Vout输出VDD。
另外,也可以将晶体管Tr1d和晶体管Tr2d制造在同一平面上。通过处于上述情况,容易制造反相器。此时,优选在晶体管Tr1d和晶体管Tr2d中的至少一个中设置背栅。当制造的晶体管是耗尽型晶体管时,可以通过晶体管Tr2d的背栅将阈值电压Vth2d设定为上述范围。另外,当制造的晶体管是增强型晶体管时,可以通过晶体管Tr1d的背栅将阈值电压Vth1d设定为上述范围。另外,也可以通过不同的背栅,分别控制晶体管Tr1d及晶体管Tr2d的阈值电压。
或者,也可以重叠地制造晶体管Tr1d与晶体管Tr2d。通过处于上述情况,可以缩小反相器的面积。
图24B示出重叠地制造晶体管Tr1d与晶体管Tr2d的半导体装置的截面图的一个例子。
在图24B中,关于晶体管Tr1d,参照图20A至图20C所示的晶体管的记载。另外,使用与图20A至图20C所示的晶体管类似的晶体管作为晶体管Tr2d。所以,关于晶体管Tr2d的各构成要素中下面没有特别说明的构成要素,参照根据图20A至图20C的说明。
晶体管Tr1d包括:设置在衬底400上的基底绝缘膜402;设置在基底绝缘膜402上的源电极416a及漏电极416b;设置在基底绝缘膜402、源电极416a及漏电极416b上的氧化物半导体膜406;设置在氧化物半导体膜406上的栅极绝缘膜412;设置在栅极绝缘膜412上的与氧化物半导体膜406重叠的栅电极404。
栅电极404既用作晶体管Tr1d的栅电极,又用作晶体管Tr2d的栅电极。所以绝缘膜802用作晶体管Tr2d的栅极绝缘膜。
关于晶体管Tr2d的源电极816a及漏电极816b,参照源电极416a及漏电极416b的记载。
关于晶体管Tr2d的氧化物半导体膜806,参照氧化物半导体膜406的记载。
关于晶体管Tr2d的栅极绝缘膜812,参照栅极绝缘膜412的记载。
关于晶体管Tr2d的栅电极814,参照栅电极404的记载。注意,栅电极814用作晶体管Tr2d的背栅电极。
另外,在图24B所示的半导体装置中设置其上表面的高度与栅电极404的上表面的高度相同的绝缘膜420。注意,也可以采用不具有绝缘膜420的结构。
作为绝缘膜420,可以从含有氧化铝、氧化镁、氧化硅、氧氮化硅、氮氧化硅、氮化硅、氧化镓、氧化锗、氧化钇、氧化锆、氧化镧、氧化钕、氧化铪以及氧化钽中的一种以上的绝缘膜选择而形成单层或叠层。
绝缘膜420、绝缘膜802、栅极绝缘膜412及氧化物半导体膜406具有到达晶体管Tr1d的漏电极416b的开口部。晶体管Tr2d的源电极816a通过该开口部与晶体管Tr1d的漏电极416b连接。
当对晶体管Tr2d采用上述实施方式所示的晶体管时,晶体管Tr2d是关态电流极小的晶体管,所以晶体管Tr2d成为关闭状态时的贯通电流也变为极小。因此,可以实现低功耗的反相器。
本实施方式可以与其他实施方式适当地组合而使用。
实施方式6
在本实施方式中,说明利用应用实施方式5所示的反相器的触发器构成的半导体装置的SRAM(StaticRandomAccessMemory:静态随机存取存储器)。
SRAM利用触发器保持数据,所以与DRAM(DynamicRandomAccessMemory:动态随机存取存储器)不同,不需要刷新工作。由此,可以抑制保持数据时的耗电量。另外,SRAM不使用电容元件,所以优选其合适于被要求高速工作的用途。
图25是对应于根据本发明的一个方式的SRAM的存储单元的电路图。另外,虽然在图25中只示出一个存储单元,但是也可以将本发明的一个方式适用于配置多个该存储单元的存储单元阵列。
图25所示的存储单元包括晶体管Tr1e、晶体管Tr2e、晶体管Tr3e、晶体管Tr4e、晶体管Tr5e、晶体管Tr6e。晶体管Tr1e及晶体管Tr2e是p沟道型晶体管,晶体管Tr3e及晶体管Tr4e是n沟道型晶体管。晶体管Tr1e的栅极与晶体管Tr2e的漏极、晶体管Tr3e的栅极、晶体管Tr4e的漏极以及晶体管Tr6e的源极和漏极中的一个电连接。晶体管Tr1e的源极与VDD电连接。晶体管Tr1e的漏极与晶体管Tr2e的栅极、晶体管Tr3e的漏极以及晶体管Tr5e的源极和漏极中的一个电连接。晶体管Tr2e的源极与VDD电连接。晶体管Tr3e的源极与GND电连接。晶体管Tr3e的背栅与背栅线BGL电连接。晶体管Tr4e的源极与GND电连接。晶体管Tr4e的背栅与背栅线BGL电连接。晶体管Tr5e的栅极与字线WL电连接。晶体管Tr5e的源极和漏极中的另一个与位线BLB电连接。晶体管Tr6e的栅极与字线WL电连接。晶体管Tr6e的源极和漏极中的另一个与位线BL电连接。
另外,在本实施方式中示出使用n沟道型晶体管作为晶体管Tr5e及晶体管Tr6e的例子。但是,晶体管Tr5e及晶体管Tr6e不局限于n沟道型晶体管,也可以使用p沟道型晶体管。此时,下面所示的写入、保持以及读出的方法也适当地改变,即可。
如上述那样,通过使具有晶体管Tr1e及晶体管Tr3e的反相器与具有晶体管Tr2e及晶体管Tr4e的反相器环连接来构成触发器。
作为p沟道型晶体管,例如适用使用硅的晶体管,即可。但是,p沟道型晶体管不局限于使用硅的晶体管。另外,作为n沟道型晶体管,利用上述实施方式所示的使用氧化物半导体膜的晶体管,即可。
在本实施方式中,作为晶体管Tr3e及晶体管Tr4e适用上述实施方式所示的使用氧化物半导体膜的晶体管。该晶体管的关态电流极小,所以其贯通电流也变为极小。
另外,作为晶体管Tr1e及晶体管Tr2e,也可以采用n沟道型晶体管代替p沟道型晶体管。当作为晶体管Tr1e及晶体管Tr2e使用n沟道型晶体管时,参照图24A和图24B的说明采用耗尽型晶体管,即可。
下面说明图25所示的存储单元的写入、保持以及读出工作时的情况。
当进行写入时,首先对位线BL及位线BLB施加对应于数据0或数据1的电位。
例如,当想要写入数据1时,对位线BL施加VDD,对位线BLB施加GND。接着,对字线WL施加晶体管Tr5e、晶体管Tr6e的阈值电压加VDD的电位以上的电位(VH)。
接着,通过将字线WL的电位设定为小于晶体管Tr5e、晶体管Tr6e的阈值电压,可以保持对触发器写入了的数据1。当采用SRAM时,由于保持数据流过的电流只是晶体管的泄漏电流。在此,通过对构成SRAM的晶体管的一部分采用上述实施方式所示的使用氧化物半导体膜的晶体管,该晶体管的关态电流,即起因于该晶体管的泄漏电流极小,所以可以降低用来保持数据的待机功率。
当读出工作时,预先对位线BL及位线BLB施加VDD。接着,当对字线WL施加VH时,位线BL的电位保持VDD而没有变化,另一方面位线BLB的电位通过晶体管Tr5e及晶体管Tr3e放电而成为GND。通过利用读出放大器(未图示)放大位线BL与位线BLB之间的电位差,可以读出保持的数据1。
另外,当想要写入数据0时,对位线BL施加GND且对位线BLB施加VDD,然后对字线WL施加VH,即可。接着,通过将字线WL的电位设定为小于晶体管Tr5e、晶体管Tr6e的阈值电压,可以保持对触发器写入了的数据0。当读出工作时,预先对位线BL及位线BLB施加VDD并对字线WL施加VH,位线BLB的电位保持VDD而没有变化,另一方面位线BL的电位通过晶体管Tr6e及晶体管Tr4e放电而成为GND。通过利用读出放大器放大位线BL与位线BLB之间的电位差,可以读出保持的数据0。
通过本实施方式,可以提供一种待机功率小的SRAM。
本实施方式可以与其他实施方式适当地组合而使用。
实施方式7
上述实施方式所示的使用氧化物半导体膜的晶体管可以使关态电流为极小。就是说,该晶体管具有通过该晶体管不容易发生电荷的漏泄的电特性。
下面,说明如下半导体装置:采用具有上述电特性的晶体管,并且具有在功能上比已知的存储元件好得多的存储元件。
首先,参照图26A至图26D具体地示出半导体装置。图26A是示出半导体装置的存储单元阵列的电路图。图26B是存储单元的电路图。图26C是相当于图26B所示的存储单元的截面结构的一个例子。图26D是示出图26B所示的存储单元的电特性的图。
图26A所示的存储单元阵列包括多个存储单元556、多个位线553、多个字线554、多个电容线555、多个放大器558。
另外,位线553及字线554设置为格子状,在每个位线553和字线554的交点配置一个存储单元556。位线553与放大器558连接。放大器558具有读出位线553的电位作为数据的功能。
从图26B可知,存储单元556包括晶体管551、电容器552。晶体管551的栅极与字线554电连接。晶体管551的源极与位线553电连接。晶体管551的漏极与电容器552的一端电连接。电容器552的另一端与电容线555电连接。
图26C是存储单元的截面结构的一个例子。图26C是一种半导体装置的截面图,该半导体装置包括:晶体管551;与晶体管551连接的布线524a及布线524b;设置在晶体管551、布线524a以及布线524b上的绝缘膜520;设置在绝缘膜520上的电容器552。
另外,在图26C中,对晶体管551采用图21A至图21C所示的晶体管。由此,关于晶体管551的各构成要素中下面没有特别的说明的构成要素,参照上述实施方式中的说明。
关于绝缘膜520,参照层间绝缘膜518的记载。或者,作为绝缘膜520也可以使用聚酰亚胺树脂、丙烯酸树脂、环氧树脂、硅酮树脂等的树脂膜。
电容器552包括与布线524b接触的电极526、与电极526重叠的电极528、夹在电极526和电极528之间的绝缘膜522。
电极526使用包含铝、钛、铬、钴、镍、铜、钇、锆、钼、银、钽以及钨中的一种以上的单质、氮化物、氧化物或合金形成单层或叠层,即可。
电极528使用包含铝、钛、铬、钴、镍、铜、钇、锆、钼、银、钽以及钨中的一种以上的单质、氮化物、氧化物或合金形成单层或叠层,即可。
绝缘膜522从含有氧化铝、氧化镁、氧化硅、氧氮化硅、氮氧化硅、氮化硅、氧化镓、氧化锗、氧化钇、氧化锆、氧化镧、氧化钕、氧化铪以及氧化钽中的一种以上的绝缘膜选择而形成单层或叠层,即可。
另外,虽然在图26C中示出晶体管551和电容器552设置在不同的层的例子,但是本实施方式不局限于此。例如,也可以将晶体管551及电容器552设置在相同的平面上。通过采用上述结构,可以在一个存储单元上重叠具有相同的结构的存储单元。通过使多个存储单元重叠,可以在一个存储单元的区域中使多个存储单元集成化。由此,可以提高半导体装置的集成度。注意,在本说明书中,A与B重叠的情况是指A的至少一部分与B的至少一部分重叠的情况。
在此,图26C中的布线524a与图26B中的位线553电连接。另外,图26C中的栅电极504与图26B中的字线554电连接。此外,图26C中的电极528与图26B中的电容线555电连接。
如图26D所示那样,由于晶体管551的漏泄电流,保持于电容器552的电压随着时间的推移越来越降低。当初从V0充电至V1的电压随着时间的推移降低到读出数据1的极限的VA。以该期间为保持期间T_1。即,当使用2值存储单元时,需要在保持期间T_1中进行刷新。
例如,当晶体管551的关态电流不足够小时,保持于电容器552的电压的时间变化大,所以保持期间T_1变短。因此,需要频繁进行刷新工作。当增加刷新工作的频度时,增高半导体装置的耗电量。
在本实施方式中,晶体管551的关态电流极小,所以可以使保持期间T_1为极长。另外,由于可以减小刷新频度,可以减少耗电量。例如,当使用关态电流为1′10-21A至1′10-25A的晶体管551构成存储单元时,可以在不供应电力的情况下保持数据数日至数十年。
如上述那样,根据本发明的一个方式,可以获得一种集成度高且耗电量少的半导体装置。
接着,参照图27A至图27C说明与图26A至图26D所示的半导体装置不同的半导体装置。图27A是包含构成半导体装置的存储单元及布线的电路图。图27B是示出图27A所示的存储单元的电特性的图。图27C是相当于图27A所示的存储单元的截面结构的一个例子。
从图27A可知,存储单元包括晶体管671、晶体管672以及电容器673。在此,晶体管671的栅极与字线676电连接。晶体管671的源极与源极线674电连接。晶体管671的漏极与晶体管672的栅极及电容器673的一端电连接,将该部分记作节点679。晶体管672的源极与源极线675电连接。晶体管672的漏极与漏极线677电连接。电容器673的另一端与电容线678电连接。
另外,图27A至图27C所示的半导体装置是利用根据节点679的电位晶体管672的表观阈值电压发生变动的现象的半导体装置。例如,图27B是说明电容线678的电压VCL与流过晶体管672的漏电流Id_2的关系的图。
另外,通过晶体管671可以调整节点679的电位。例如,将源极线674的电位设定为电源电位VDD。此时,通过将字线676的电位设定为晶体管671的阈值电压Vth加电源电位VDD的电位以上,可以将节点679的电位设定为HIGH。另外,通过将字线676的电位设定为晶体管671的阈值电压Vth以下,可以将节点679的电位设定为LOW。
由此,晶体管672具有以LOW表示的VCL-Id_2曲线和以HIGH表示的VCL-Id_2曲线中的任一电特性。即,当节点679的电位为LOW时,VCL=0V时Id_2较小,所以储存数据0;而当节点679的电位为HIGH时,VCL=0V时Id_2较大,所以储存数据1。如上那样,可以储存数据。
图27C是存储单元的截面结构的一个例子。图27C是一种半导体装置的截面图,该半导体装置包括:晶体管672;设置在晶体管672上的绝缘膜668;设置在绝缘膜668上的晶体管671;设置在晶体管671上的绝缘膜620;设置在绝缘膜620上的电容器673。
关于绝缘膜620,参照保护绝缘膜118的记载。或者,作为绝缘膜620也可以使用聚酰亚胺树脂、丙烯酸树脂、环氧树脂、硅酮树脂等的树脂膜。
另外,在图27C中,对晶体管671采用图20A至图20C所示的晶体管。由此,关于晶体管671的各构成要素中下面没有特别的说明的构成要素,参照上述实施方式中的说明。
与使用氧化物半导体膜的晶体管相比,使用晶体硅的晶体管具有容易提高导通特性的优点。因此,使用晶体硅的晶体管适合于被要求高导通特性的晶体管672。
在此,晶体管672包括:设置在半导体衬底650中的沟道区656及杂质区657;填埋设置在半导体衬底650中的沟槽部分的元件分离层664;设置在半导体衬底650上的栅极绝缘膜662;隔着栅极绝缘膜662设置在沟道区656上的栅电极654。
半导体衬底650使用硅或碳化硅等的单晶半导体衬底、多晶半导体衬底、硅锗等的化合物半导体衬底,即可。
在本实施方式中虽然示出在半导体衬底上设置有晶体管672的结构,但是本实施方式不局限于此。例如,也可以采用使用具有绝缘表面的衬底代替半导体衬底并在绝缘表面上设置有半导体膜的结构。在此,作为具有绝缘表面的衬底,例如可以使用玻璃衬底、陶瓷衬底、石英衬底、蓝宝石衬底。另外,也可以对晶体管672适用上述实施方式所示的使用氧化物半导体膜的晶体管。
杂质区657是包含使半导体衬底650具有一导电型的杂质的区域。
元件分离层664从含有氧化铝、氧化镁、氧化硅、氧氮化硅、氮氧化硅、氮化硅、氧化镓、氧化锗、氧化钇、氧化锆、氧化镧、氧化钕、氧化铪以及氧化钽中的一种以上的绝缘膜选择而形成单层或叠层,即可。
栅极绝缘膜662从含有氧化铝、氧化镁、氧化硅、氧氮化硅、氮氧化硅、氮化硅、氧化镓、氧化锗、氧化钇、氧化锆、氧化镧、氧化钕、氧化铪以及氧化钽中的一种以上的绝缘膜选择而形成单层或叠层,即可。
关于栅电极654,参照栅电极104的记载。
关于绝缘膜668,参照保护绝缘膜118的记载。或者,作为绝缘膜668也可以使用聚酰亚胺树脂、丙烯酸树脂、环氧树脂、硅酮树脂等的树脂膜。
绝缘膜668及基底绝缘膜602具有到达晶体管672的栅电极654的开口部。晶体管671的漏电极416b通过该开口部与晶体管672的栅电极654接触。
电容器673包括与漏电极416b接触的电极626、与电极626重叠的电极628、夹在电极626和电极628之间的绝缘膜622。
关于电极626,参照电极526的记载。
关于电极628,参照电极528的记载。
在此,图27C中的源电极416a与图27A中的源极线674电连接。另外,图27C中的栅电极404与图27A中的字线676电连接。此外,图27C中的电极628与图27A中的电容线678电连接。
另外,虽然在图27C中示出晶体管671和电容器673设置在不同的层的例子,但是本实施方式不局限于此。例如,也可以将晶体管671及电容器673设置在相同的平面上。通过采用上述结构,可以在一个存储单元上重叠具有相同的结构的存储单元。通过使多个存储单元重叠,可以在一个存储单元的区域中使多个存储单元集成化。由此,可以提高半导体装置的集成度。
在此,当对晶体管671采用上述实施方式所示的使用氧化物半导体膜的晶体管时,该晶体管的关态电流极小,所以可以抑制积蓄于节点679的电荷通过晶体管671泄漏。由此,可以在很长时间保持数据。另外,与快闪存储器相比当写入时不需要高电压,所以可以降低耗电量且提高工作速度。
如上述那样,根据本发明的一个方式,可以获得一种集成度高且耗电量小的半导体装置。
本实施方式可以与其他实施方式适当地组合而使用。
实施方式8
可以至少在其一部分使用上述实施方式所示的包含氧化物半导体膜的晶体管或包含存储元件的半导体装置来构成CPU(CentralProcessingUnit:中央处理器)。
图28A是示出CPU的具体结构的方框图。图28A所示的CPU在衬底1190上包括:算术逻辑单元(ALU:Arithmeticlogicunit)1191;ALU控制器1192;指令解码器1193;中断控制器1194;时序控制器1195;寄存器1196;寄存器控制器1197;总线接口(BusI/F)1198;可改写的ROM1199;以及ROM接口(ROMI/F)1189。作为衬底1190,使用半导体衬底、SOI衬底及玻璃衬底等。ROM1199和ROM接口1189可以设置在另一芯片上。当然,图28A所示的CPU只是将其结构简化而示出的一个例子,并且实际上的CPU根据其用途具有多种结构。
通过总线接口1198输入到CPU的指令输入到指令解码器1193且被进行解码之后,输入到ALU控制器1192、中断控制器1194、寄存器控制器1197和时序控制器1195。
根据被解码的指令,ALU控制器1192、中断控制器1194、寄存器控制器1197、时序控制器1195进行各种控制。具体而言,ALU控制器1192产生用来控制ALU1191的工作的信号。另外,当CPU在执行程序时,中断控制器1194根据其优先度或掩模状态而判断来自外部的输入/输出装置或外围电路的中断要求,且处理该要求。寄存器控制器1197产生寄存器1196的地址,并根据CPU的状态进行从寄存器1196的读出或对寄存器1196的写入。
另外,时序控制器1195产生控制ALU1191、ALU控制器1192、指令解码器1193、中断控制器1194以及寄存器控制器1197的工作时序的信号。例如,时序控制器1195具备根据基准时钟信号CLK1产生内部时钟信号CLK2的内部时钟产生部,将时钟信号CLK2供应到上述各种电路。
在图28A所示的CPU中,在寄存器1196中设置有存储元件。作为寄存器1196可以使用上述实施方式所示的包含存储元件的半导体装置。
在图28A所示的CPU中,寄存器控制器1197根据来自ALU1191的指示,进行寄存器1196中的保持工作。换言之,在寄存器1196所具有的存储元件中,利用触发器进行数据的保持或利用电容器进行数据的保持。当利用触发器进行数据的保持时,进行对寄存器1196中的存储元件的电源电压的供应。当利用电容器进行数据保持时,进行对电容器的数据改写,而可以停止对寄存器1196内的存储元件的电源电压的供应。
如图28B或图28C所示那样,通过在存储元件群与被供应有电源电位VDD或电源电位VSS的节点之间设置开关元件,可以停止电源电压的供应。以下说明图28B及图28C的电路。
在图28B及图28C中示出一种结构的一个例子,其中作为控制对存储元件的电源电位的供应的开关元件使用上述实施方式所示的包含氧化物半导体膜的晶体管。
图28B所示的存储装置包括开关元件1141以及具有多个存储元件1142的存储元件群1143。具体而言,各存储元件1142可以使用上述实施方式所示的包含存储元件的半导体装置。通过开关元件1141,高电平的电源电位VDD供应到存储元件群1143所具有的各存储元件1142。并且,信号IN的电位和低电平的电源电位VSS的电位供应到存储元件群1143所具有的各存储元件1142。
在图28B中,作为开关元件1141使用上述实施方式所示的包含氧化物半导体膜的晶体管。该晶体管可以使关态电流极小。该晶体管的开关受控于供应到其栅极的信号SigA。
此外,在图28B中,示出开关元件1141只具有一个晶体管的结构,但是不局限于此,也可以具有多个晶体管。当开关元件1141具有多个用作开关元件的晶体管时,既可以将上述多个晶体管并联,又可以将上述多个晶体管串联,还可以组合并联和串联。
另外,图28C示出存储装置的一个例子,其中通过开关元件1141将低电平的电源电位VSS供应到存储元件群1143所具有的各存储元件1142。通过开关元件1141可以控制对存储元件群1143所具有的各存储元件1142的低电平的电源电位VSS的供应。
在存储元件群与被施加电源电位VDD或电源电位VSS的节点之间设置开关元件,当暂时停止CPU的工作,停止电源电压的供应时也可以保持数据,由此可以降低耗电量。具体而言,例如,在个人计算机的使用者停止对键盘等输入装置输入信息的期间中也可以停止CPU的工作,由此可以降低耗电量。
在此,以CPU为例子进行说明,但是也可以应用于DSP(DigitalSignalProcessor:数字信号处理器)、定制LSI、FPGA(FieldProgrammableGateArray:现场可编程门阵列)等的LSI。
本实施方式可以与其他实施方式适当地组合而使用。
实施方式9
在本实施方式中,对使用上述实施方式所示的晶体管的显示装置进行说明。
作为设置在显示装置中的显示元件,可以使用液晶元件(也称为液晶显示元件)、发光元件(也称为发光显示元件)等。发光元件在其范畴内包括其亮度由电流或电压控制的元件,具体而言,包括无机EL(ElectroLuminescence:电致发光)、有机EL等。此外,也可以采用电子墨水等由于电作用而改变对比度的显示媒体作为显示元件。在本实施方式中,作为显示装置的一个例子对使用EL元件的显示装置及使用液晶元件的显示装置进行说明。
另外,本实施方式中的显示装置包括处于密封有显示元件的状态的面板及处于在该面板中安装有包括控制器的IC等的状态的模块。
另外,本实施方式中的显示装置是指图像显示器件、显示器件或光源(包括照明装置)。此外,显示装置还包括:安装有连接器诸如FPC、或TCP的模块;在TCP的端部上设置有印刷线路板的模块;或者通过COG方式将IC(集成电路)直接安装到显示元件的模块。
图29是使用EL元件的显示装置的像素的电路图的一个例子。
图29所示的显示装置包含开关元件743、晶体管741、电容器742、发光元件719。
晶体管741的栅极与开关元件743的一端及电容器742的一端电连接。晶体管741的源极与发光元件719的一端电连接。晶体管741的漏极与电容器742的另一端电连接,并被施加电源电位VDD。开关元件743的另一端与信号线744电连接。发光元件719的另一端被施加恒电位。另外,恒电位为等于或低于接地电位GND的电位。
另外,晶体管741使用上述实施方式所示的使用氧化物半导体膜的晶体管。该晶体管具有稳定的电特性。因此,可以提供一种显示品质高的显示装置。
开关元件743优选使用晶体管。通过使用晶体管,可以减小像素的面积,由此可以提供分辨度高的显示装置。另外,开关元件743也可以使用上述实施方式所示的使用氧化物半导体膜的晶体管。通过作为开关元件743使用该晶体管,可以利用与晶体管741同一工序形成开关元件743,由此可以提高显示装置的生产率。
图30A是使用EL元件的显示装置的俯视图。包含EL元件的显示装置包含衬底100、衬底700、密封材料734、驱动电路735、驱动电路736、像素737以及FPC732。密封材料734以包围像素737、驱动电路735以及驱动电路736的方式设置在衬底100与衬底700之间。另外,驱动电路735和/或驱动电路736也可以设置在密封材料734的外侧。
图30B是对应于图30A的点划线M-N的使用EL元件的显示装置的截面图。FPC732通过端子731与布线733a连接。另外,布线733a形成在与栅电极104相同的层。
另外,图30B示出晶体管741及电容器742设置在同一平面上的例子。通过采用这种结构,可以将电容器742设置在与晶体管741的栅电极、栅极绝缘膜及源电极(漏电极)同一平面上。如此,通过将晶体管741及电容器742设置在同一平面上,可以缩短显示装置的制造工序,由此可以提高生产率。
图30B示出作为晶体管741使用图16A至图16C所示的晶体管的例子。因此,关于在晶体管741的各构成要素中以下不进行说明的构成要素,参照上述实施方式的说明。
在晶体管741及电容器742上设置有绝缘膜720。
在此,在绝缘膜720及保护绝缘膜118中设置有到达晶体管741的源电极116a的开口部。
在绝缘膜720上设置有电极781。电极781通过设置在绝缘膜720及保护绝缘膜118中的开口部与晶体管741的源电极116a连接。
在电极781上设置有包含到达电极781的开口部的隔壁784。
在隔壁784上设置有通过设置在隔壁784中的开口部与电极781接触的发光层782。
在发光层782上设置有电极783。
电极781、发光层782和电极783彼此重叠的区域用作发光元件719。
另外,关于绝缘膜720,参照保护绝缘膜118的记载。或者,作为绝缘膜720也可以使用聚酰亚胺树脂、丙烯酸树脂、环氧树脂、硅酮树脂等的树脂膜。
发光层782不局限于单层,也可以通过层叠多种发光层等来形成发光层782。例如,可以采用图30C所示的结构。图30C示出依次层叠中间层785a、发光层786a、中间层785b、发光层786b、中间层785c、发光层786c以及中间层785d的结构。此时,作为发光层786a、发光层786b以及发光层786c采用适当的发光颜色的发光层,可以形成演色性高或者发光效率高的发光元件719。
也可以通过层叠多种发光层而得到白色光。虽然在图30B中未图示,但是也可以采用经由着色层提取白色光的结构。
虽然在此示出设置有三个发光层及四个中间层的结构,但是不局限于该结构,也可以适当地改变发光层及中间层的层数。例如,可以仅由中间层785a、发光层786a、中间层785b、发光层786b以及中间层785c构成发光层782。此外,也可以由中间层785a、发光层786a、中间层785b、发光层786b、发光层786c以及中间层785d构成发光层782而省略中间层785c。
另外,中间层可以具有包含空穴注入层、空穴传输层、电子传输层及电子注入层等的叠层结构。另外,中间层不一定必须包含上述所有层。可以适当地选择并设置这些层。另外,也可以重复设置具有同样功能的层。另外,作为中间层,除了载流子产生层以外,还可以适当地追加电子中继层等。
电极781可以使用具有可见光透过性的导电膜。具有可见光透过性是指可见光(例如波长范围在400nm至800nm之间)的平均透过率为70%以上,尤其为80%以上。
电极781例如可以使用In-Zn-W氧化物膜、In-Sn氧化物膜、In-Zn氧化物膜、In氧化物膜、Zn氧化物膜以及Sn氧化物膜等氧化物膜。另外,上述氧化物膜也可以添加有微量的Al、Ga、Sb、F等。另外,也可以使用具有能够透光的厚度的金属薄膜(优选为5nm至30nm左右)。例如可以使用5nm厚的Ag膜、Mg膜或者Ag-Mg合金膜。
或者,电极781优选使用高效率地反射可见光的膜。例如,电极781可以使用包含锂、铝、钛、镁、镧、银、硅或镍的膜。
电极783可以使用选自作为电极781而示出的膜。注意,在电极781具有可见光透过性的情况下,优选的是,电极783高效率地反射可见光。另外,在电极781高效率地反射可见光的情况下,优选的是,电极783具有可见光透过性。
在此,以图30B所示的结构设置电极781及电极783,但是也可以互相调换电极781和电极783。用作阳极的电极优选使用功函数大的导电膜,用作阴极的电极优选使用功函数小的导电膜。注意,当以与阳极接触的方式设置载流子产生层时,可以将各种导电膜用于阳极,而不用考虑功函数。
关于隔壁784,参照保护绝缘膜118的记载。或者,作为隔壁784也可以使用聚酰亚胺树脂、丙烯酸树脂、环氧树脂、硅酮树脂等的树脂膜。
与发光元件719连接的晶体管741具有稳定的电特性。因此,可以提供显示品质高的显示装置。
图31A和图31B是其一部分与图30B不同的使用EL元件的显示装置的截面图的一个例子。具体地,不同点为与FPC732连接的布线。在图31A中,FPC732通过端子731与布线733b连接。布线733b形成在与源电极116a及漏电极116b相同的层。在图31B中,FPC732通过端子731与布线733c连接。布线733c形成在与电极781相同的层。
接着,对使用液晶元件的显示装置进行说明。
图32是示出使用液晶元件的显示装置的像素的结构实例的电路图。图32所示的像素750包含晶体管751、电容器752、一对电极之间的填充有液晶的元件(以下称为液晶元件)753。
晶体管751的源极和漏极中的一方与信号线755电连接,晶体管751的栅极与扫描线754电连接。
电容器752的一个电极与晶体管751的源极和漏极中的另一方电连接,电容器752的另一个电极与供应公共电位的布线电连接。
液晶元件753的一个电极与晶体管751的源极和漏极中的另一方电连接,液晶元件753的另一个电极与供应公共电位的布线电连接。注意,上述供应到与上述电容器752的另一个电极电连接的布线的公共电位以及供应到与液晶元件753的另一个电极电连接的布线的公共电位可以彼此不同。
另外,使用液晶元件的显示装置的俯视图与使用EL元件的显示装置大致相同。图33A示出对应于图30A的点划线M-N的使用液晶元件的显示装置的截面图。在图33A中,FPC732通过端子731与布线733a连接。另外,布线733a形成在与栅电极104相同的层。
图33A示出晶体管751及电容器752设置在同一平面上的例子。通过采用这种结构,可以将电容器752设置在与晶体管751的栅电极、栅极绝缘膜及源电极(漏电极)同一平面上。如此,通过将晶体管751及电容器752设置在同一平面上,可以缩短显示装置的制造工序,由此可以提高生产率。
晶体管751可以使用上述实施方式所示的晶体管。图33A示出使用图16A至图16C所示的晶体管的例子。因此,关于在晶体管751的各构成要素中以下不进行说明的构成要素,参照上述实施方式的说明。
另外,作为晶体管751可以使用关态电流极小的晶体管。因此,保持在电容器752中的电荷不容易泄漏,由此可以在长期间保持施加到液晶元件753的电压。因此,当显示动作少的动态图像或者静态图像时,通过使晶体管751成为截止状态,不需要用来使晶体管751工作的功率,由此可以提供耗电量低的显示装置。
在晶体管751及电容器752上设置有绝缘膜721。
在此,在绝缘膜721及保护绝缘膜118中设置有到达晶体管751的漏电极116b的开口部。
在绝缘膜721上设置有电极791。电极791通过设置在绝缘膜721及保护绝缘膜118中的开口部与晶体管751的漏电极116b连接。
在电极791上设置有用作取向膜的绝缘膜792。
在绝缘膜792上设置有液晶层793。
在液晶层793上设置有用作取向膜的绝缘膜794。
在绝缘膜794上设置有隔离物795。
在隔离物795及绝缘膜794上设置有电极796。
在电极796上设置有衬底797。
另外,关于绝缘膜721,参照保护绝缘膜118的记载。或者,作为绝缘膜721也可以使用聚酰亚胺树脂、丙烯酸树脂、环氧树脂、硅酮树脂等的树脂膜。
液晶层793可以使用热致液晶、低分子液晶、高分子液晶、高分子分散型液晶、铁电液晶、反铁电液晶等。上述液晶根据条件而呈现胆甾相、近晶相、立方相、手性向列相、各向同性相等。
此外,作为液晶层793也可以使用呈现蓝相的液晶。在此情况下,采用不设置用作取向膜的绝缘膜792及绝缘膜794的结构即可。
电极791可以使用具有可见光透过性的导电膜。
电极791例如可以使用In-Zn-W氧化物膜、In-Sn氧化物膜、In-Zn氧化物膜、In氧化物膜、Zn氧化物膜以及Sn氧化物膜等氧化物膜。另外,上述氧化物膜也可以添加有微量的Al、Ga、Sb、F等。另外,也可以使用具有能够透光的厚度的金属薄膜(优选为5nm至30nm左右)。
或者,电极791优选使用高效率地反射可见光的膜。例如,电极791可以使用包含铝、钛、铬、铜、钼、银、钽或钨的膜。
电极796可以选择作为电极791而示出的膜而使用。注意,在电极791具有可见光透过性的情况下,优选的是电极796高效率地反射可见光。另外,在电极791高效率地反射可见光的情况下,电极796优选具有可见光透过性。
在此,以图33A所示的结构设置电极791及电极796,但是也可以互相调换电极791和电极796。
绝缘膜792及绝缘膜794可以使用有机化合物或者无机化合物形成。
隔离物795可以使用有机化合物或者无机化合物形成。另外,隔离物795可以具有柱状或者球状等各种形状。
电极791、绝缘膜792、液晶层793、绝缘膜794以及电极796彼此重叠的区域用作液晶元件753。
衬底797可以使用玻璃、树脂或者金属等。衬底797可以具有柔性。
图33B和图33C是其一部分与图33A不同的使用液晶元件的显示装置的截面图的一个例子。具体地,不同点为与FPC732连接的布线。在图33B中,FPC732通过端子731与布线733b连接。布线733b形成在与源电极116a及漏电极116b相同的层。在图33C中,FPC732通过端子731与布线733c连接。布线733c形成在与电极791相同的层。
另外,与液晶元件753连接的晶体管751具有稳定的电特性。因此,可以提供显示品质高的显示装置。另外,晶体管751的关态电流极小,所以可以提供耗电量低的显示装置。
本实施方式可以与其他实施方式适当地组合而实施。
实施方式10
在本实施方式中,说明应用上述实施方式所示的半导体装置的电子设备的例子。
图34A是便携式信息终端。图34A所示的便携式信息终端具备框体9300、按钮9301、麦克风9302、显示部9303、扬声器9304、影像拍摄装置9305,并且具有作为移动电话机的功能。本发明的一个方式可以应用于主体内部的运算装置、无线电路或存储电路。或者,本发明的一个方式可以应用于显示部9303。
图34B是显示器。图34B所示的显示器具备框体9310以及显示部9311。本发明的一个方式可以应用于主体内部的运算装置、无线电路或存储电路。或者,本发明的一个方式可以应用于显示部9311。
图34C是数码相机。图34C所示的数码相机具备框体9320、按钮9321、麦克风9322、显示部9323。本发明的一个方式可以应用于主体内部的运算装置、无线电路或存储电路。或者,本发明的一个方式可以应用于显示部9323。
图34D是能够进行翻盖的便携信息终端。图34D所示的能够进行翻盖的便携信息终端具有框体9630、显示部9631a、显示部9631b、夹子9633以及操作开关9638。本发明的一个方式可以应用于主体内部的运算装置、无线电路或存储电路。或者,本发明的一个方式可以应用于显示部9631a及显示部9631b。
另外,可以将显示部9631a和/或显示部9631b中的至少一个的一部或全部用作触摸屏,通过按触所显示的操作键,可以进行数据输入等。
通过使用根据本发明的一个方式的半导体装置,可以提供性能高且耗电量低的电子设备。
本实施方式可以与其他实施方式适当地组合而使用。
符号说明
100 衬底
102 基底绝缘膜
104 栅电极
106 氧化物半导体膜
112 栅极绝缘膜
114 背栅电极
116a 源电极
116b 漏电极
118 保护绝缘膜
200 衬底
202 基底绝缘膜
204 栅电极
206 氧化物半导体膜
212 栅极绝缘膜
216a 源电极
216b 漏电极
218 保护绝缘膜
300 衬底
302 基底绝缘膜
304 栅电极
306 氧化物半导体膜
312 栅极绝缘膜
316a 源电极
316b 漏电极
400 衬底
402 基底绝缘膜
404 栅电极
406 氧化物半导体膜
412 栅极绝缘膜
416a 源电极
416b 漏电极
420 绝缘膜
500 衬底
502 基底绝缘膜
504 栅电极
506 氧化物半导体膜
512 栅极绝缘膜
518 层间绝缘膜
520 绝缘膜
522 绝缘膜
524a 布线
524b 布线
526 电极
528 电极
551 晶体管
552 电容器
553 位线
554 字线
555 电容线
556 存储单元
558 放大器
602 基底绝缘膜
620 绝缘膜
622 绝缘膜
626 电极
628 电极
650 半导体衬底
654 栅电极
656 沟道区
657 杂质区
657a 源区
657b 漏区
662 栅极绝缘膜
664 元件分离层
668 绝缘膜
671 晶体管
672 晶体管
673 电容器
674 源极线
675 源极线
676 字线
677 漏极线
678 电容线
679 节点
690 绝缘膜
700 衬底
719 发光元件
720 绝缘膜
721 绝缘膜
731 端子
732 FPC
733a 布线
733b 布线
733c 布线
734 密封材料
735 驱动电路
736 驱动电路
737 像素
741 晶体管
742 电容器
743 开关元件
744 信号线
750 像素
751 晶体管
752 电容器
753 液晶元件
754 扫描线
755 信号线
781 电极
782 发光层
783 电极
784 隔壁
785a 中间层
785b 中间层
785c 中间层
785d 中间层
786a 发光层
786b 发光层
786c 发光层
791 电极
792 绝缘膜
793 液晶层
794 绝缘膜
795 隔离物
796 电极
797 衬底
802 绝缘膜
806 氧化物半导体膜
812 栅极绝缘膜
814 栅电极
816a 源电极
816b 漏电极
902 绝缘膜
906 氧化物半导体膜
912 栅极绝缘膜
914 栅电极
916a 源电极
916b 漏电极
1000 溅射靶材
1001 离子
1002 溅射粒子
1003 沉积表面
1141 开关元件
1142 存储元件
1143 存储元件群
1189 ROM接口
1190 衬底
1191 ALU
1192 ALU控制器
1193 指令解码器
1194 中断控制器
1195 时序控制器
1196 寄存器
1197 寄存器控制器
1198 总线接口
1199 ROM
4000 成膜装置
4001 大气侧衬底供给室
4002 大气侧衬底传送室
4003a 装载闭锁室
4003b 卸载闭锁室
4004 传送室
4005 衬底加热室
4006a 成膜室
4006b 成膜室
4006c 成膜室
4032a 溅射靶材
4032b 溅射靶材
4033a 阴极磁铁
4033b 阴极磁铁
4035 衬底支架
4101 盒式接口
4102 对准接口
4103 传送机器人
4104 闸阀
4105 加热载物台
4106 靶材
4107 防着板
4108 衬底载物台
4109 衬底
4110 低温冷阱
4111 载物台
4200 真空泵
4201 低温泵
4202 涡轮分子泵
4300 质量流量控制器
4301 精制器
4302 气体加热结构
9300 框体
9301 按钮
9302 麦克风
9303 显示部
9304 扬声器
9305 影像拍摄装置
9310 框体
9311 显示部
9320 框体
9321 按钮
9322 麦克风
9323 显示部
9630 框体
9631a 显示部
9631b 显示部
9633 夹子
9638 操作开关
S101 工序
S102 工序
S103 工序
S104 工序
S111 工序
S112 工序
S113 工序
S114 工序。
本申请基于2012年6月29日向日本专利局提交的日本专利申请第2012-147928号、2012年12月5日向日本专利局提交的日本专利申请第2012-266243号和2012年12月14日向日本专利局提交的日本专利申请第2012-273482号,这些申请的全部内容通过引用结合到本申请中。

Claims (11)

1.一种制造具有结晶性的氧化物膜的方法,所述方法包括:
在溅射装置中提供第一溅射靶材和第二溅射靶材,所述第一溅射靶材和所述第二溅射靶材以两者之间存在区域的方式对置;
在所述区域外部提供衬底支架,使得所述衬底支架的表面对向所述区域且与所述第一溅射靶材和所述第二溅射靶材的表面垂直;和
通过溅射进行所述具有结晶性的氧化物膜的形成。
2.一种制造具有结晶性的氧化物膜的方法,所述方法包括:
在溅射装置中提供第一溅射靶材和第二溅射靶材,所述第一溅射靶材和所述第二溅射靶材以两者之间存在区域的方式对置;
在所述区域外部提供衬底支架,使得所述衬底支架的表面对向所述区域且与所述第一溅射靶材和所述第二溅射靶材的表面垂直;和
通过溅射进行所述具有结晶性的氧化物膜的形成,
其中,所述氧化物膜包含c-轴在与所述氧化物膜垂直的方向上取向的结晶。
3.权利要求1或2的制造具有结晶性的氧化物膜的方法,其中,所述衬底支架位于所述区域的上侧。
4.权利要求1或2的制造具有结晶性的氧化物膜的方法,其中,所述衬底支架位于所述区域的下侧。
5.一种制造具有结晶性的氧化物膜的方法,所述方法包括:
在溅射装置中提供第一溅射靶材和第二溅射靶材,所述第一溅射靶材和所述第二溅射靶材以两者之间存在区域的方式对置;
在所述区域外部提供第一衬底支架,使得所述第一衬底支架的表面对向所述区域;
在所述区域外部提供第二衬底支架,使得所述第二衬底支架的表面对向所述区域;和
通过溅射进行所述具有结晶性的氧化物膜的形成,
其中,所述第一衬底支架位于所述区域的上侧且所述第二衬底支架位于所述区域的下侧,且
所述第一衬底支架的表面和所述第二衬底支架的表面各自与所述第一溅射靶材和所述第二溅射靶材的表面垂直。
6.权利要求5的制造具有结晶性的氧化物膜的方法,其中,在所述氧化物膜的形成期间,在大于等于100℃且小于等于600℃的温度下加热所述第一衬底支架和所述第二衬底支架。
7.一种制造具有结晶性的氧化物膜的方法,所述方法包括:
在溅射装置中提供第一溅射靶材和第二溅射靶材,所述第一溅射靶材和所述第二溅射靶材以两者之间存在区域的方式对置;
在所述区域外部提供衬底支架,使得所述衬底支架的表面对向所述区域;和
通过溅射进行所述具有结晶性的氧化物膜的形成,
其中,所述第一溅射靶材和所述第二溅射靶材以倾斜方式对置。
8.权利要求7的制造具有结晶性的氧化物膜的方法,其中,所述衬底支架设置在所述区域的一侧,该侧的所述第一溅射靶材和所述第二溅射靶材之间的距离大于另一侧。
9.权利要求5或7的制造具有结晶性的氧化物膜的方法,其中,所述具有结晶性的氧化物膜包含c-轴在与所述氧化物膜垂直的方向上取向的结晶。
10.权利要求1、2和7中任一项的制造具有结晶性的氧化物膜的方法,其中,在所述氧化物膜的形成期间,在大于等于100℃且小于等于600℃的温度下加热所述衬底支架。
11.权利要求1、2、5和7中任一项的制造具有结晶性的氧化物膜的方法,其中,所述氧化物膜包含多个结晶部,且所述多个结晶部各自容纳在一边短于100nm的立方体内部。
CN201510389380.7A 2012-06-29 2013-06-17 溅射靶材的使用方法以及氧化物膜的制造方法 Pending CN105132862A (zh)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
JP2012147928 2012-06-29
JP2012-147928 2012-06-29
JP2012266243 2012-12-05
JP2012-266243 2012-12-05
JP2012273482 2012-12-14
JP2012-273482 2012-12-14
CN201380045136.8A CN104797736A (zh) 2012-06-29 2013-06-17 溅射靶材的使用方法以及氧化物膜的制造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201380045136.8A Division CN104797736A (zh) 2012-06-29 2013-06-17 溅射靶材的使用方法以及氧化物膜的制造方法

Publications (1)

Publication Number Publication Date
CN105132862A true CN105132862A (zh) 2015-12-09

Family

ID=49776993

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201510389380.7A Pending CN105132862A (zh) 2012-06-29 2013-06-17 溅射靶材的使用方法以及氧化物膜的制造方法
CN201380045136.8A Pending CN104797736A (zh) 2012-06-29 2013-06-17 溅射靶材的使用方法以及氧化物膜的制造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201380045136.8A Pending CN104797736A (zh) 2012-06-29 2013-06-17 溅射靶材的使用方法以及氧化物膜的制造方法

Country Status (8)

Country Link
US (2) US20140001032A1 (zh)
EP (2) EP3029172A1 (zh)
JP (3) JP2014133942A (zh)
KR (2) KR20150023054A (zh)
CN (2) CN105132862A (zh)
SG (1) SG11201505097QA (zh)
TW (2) TW201414865A (zh)
WO (1) WO2014002916A1 (zh)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10557192B2 (en) 2012-08-07 2020-02-11 Semiconductor Energy Laboratory Co., Ltd. Method for using sputtering target and method for forming oxide film
US9885108B2 (en) 2012-08-07 2018-02-06 Semiconductor Energy Laboratory Co., Ltd. Method for forming sputtering target
US9153650B2 (en) 2013-03-19 2015-10-06 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor
WO2014188983A1 (en) 2013-05-21 2014-11-27 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and formation method thereof
TWI652822B (zh) 2013-06-19 2019-03-01 日商半導體能源研究所股份有限公司 氧化物半導體膜及其形成方法
TWI608523B (zh) 2013-07-19 2017-12-11 半導體能源研究所股份有限公司 Oxide semiconductor film, method of manufacturing oxide semiconductor film, and semiconductor device
WO2015125042A1 (en) 2014-02-19 2015-08-27 Semiconductor Energy Laboratory Co., Ltd. Oxide, semiconductor device, module, and electronic device
KR20160034200A (ko) * 2014-09-19 2016-03-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
TWI652362B (zh) 2014-10-28 2019-03-01 日商半導體能源研究所股份有限公司 氧化物及其製造方法
JP6647841B2 (ja) 2014-12-01 2020-02-14 株式会社半導体エネルギー研究所 酸化物の作製方法
KR20170101233A (ko) 2014-12-26 2017-09-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 스퍼터링용 타깃의 제작 방법
TWI686874B (zh) * 2014-12-26 2020-03-01 日商半導體能源研究所股份有限公司 半導體裝置、顯示裝置、顯示模組、電子裝置、氧化物及氧化物的製造方法
KR20170109231A (ko) 2015-02-02 2017-09-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 및 그 제작 방법
WO2017037564A1 (en) * 2015-08-28 2017-03-09 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor, transistor, and semiconductor device
WO2017136699A1 (en) * 2016-02-05 2017-08-10 Epizyme, Inc Arginine methyltransferase inhibitors and uses thereof
WO2017149413A1 (en) 2016-03-04 2017-09-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP6668455B2 (ja) 2016-04-01 2020-03-18 株式会社半導体エネルギー研究所 酸化物半導体膜の作製方法
KR102358829B1 (ko) 2016-05-19 2022-02-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 복합 산화물 반도체 및 트랜지스터
DE112017002579T5 (de) 2016-05-20 2019-03-07 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung oder diese enthaltende Anzeigevorrichtung
JP6698486B2 (ja) 2016-09-26 2020-05-27 株式会社ジャパンディスプレイ 表示装置
CN111357107A (zh) * 2017-11-27 2020-06-30 深圳市柔宇科技有限公司 Tft基板、esd保护电路及tft基板的制作方法
KR102392851B1 (ko) * 2018-06-15 2022-04-29 가부시키가이샤 알박 진공 처리 장치, 더미 기판 장치
CN110824137B (zh) * 2019-10-10 2022-03-11 中国建筑材料科学研究总院有限公司 低辐射玻璃中银膜在衬底上结晶有序性的预测方法及装置
JP7065147B2 (ja) * 2020-04-28 2022-05-11 株式会社ジャパンディスプレイ 半導体装置
CN112403105B (zh) * 2020-10-30 2022-04-29 西北有色金属研究院 一种低粗糙度小孔径不锈钢多孔片及其制备方法
CN117916856A (zh) * 2021-09-08 2024-04-19 国立大学法人筑波大学 半导体装置以及半导体装置的制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060249370A1 (en) * 2003-09-15 2006-11-09 Makoto Nagashima Back-biased face target sputtering based liquid crystal display device
US20100133091A1 (en) * 2006-11-27 2010-06-03 Omron Corporation Thin film producing method and hexagonal piezoelectric thin film produced thereby
JP2011142174A (ja) * 2010-01-06 2011-07-21 Fujifilm Corp 成膜方法および半導体装置

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61158622A (ja) * 1984-12-29 1986-07-18 大阪特殊合金株式会社 透明導電膜の製造方法及びその装置
JPH01298154A (ja) * 1988-05-26 1989-12-01 Kikuo Tominaga 対向ターゲット式プレーナーマグネトロンスパッタリング装置
JP3298974B2 (ja) 1993-03-23 2002-07-08 電子科学株式会社 昇温脱離ガス分析装置
JPH1192176A (ja) * 1997-07-22 1999-04-06 Bridgestone Corp 光触媒膜及びその作製方法
JP3945887B2 (ja) * 1998-01-30 2007-07-18 Hoya株式会社 導電性酸化物薄膜を有する物品及びその製造方法
JP3944341B2 (ja) * 2000-03-28 2007-07-11 株式会社東芝 酸化物エピタキシャル歪格子膜の製造法
JP2002069614A (ja) * 2000-09-01 2002-03-08 Sony Corp 窒化チタン膜の製造方法
JP3694737B2 (ja) * 2001-07-27 2005-09-14 独立行政法人物質・材料研究機構 酸化亜鉛基ホモロガス化合物薄膜の製造法
EP2264211B1 (en) * 2001-08-02 2012-02-15 Idemitsu Kosan Co., Ltd. Sputtering target
JP4136531B2 (ja) * 2002-08-19 2008-08-20 大倉工業株式会社 透明導電膜、及びその製造方法
JP2004285445A (ja) * 2003-03-24 2004-10-14 Osaka Vacuum Ltd スパッタ方法及びスパッタ装置
JP5126729B2 (ja) 2004-11-10 2013-01-23 キヤノン株式会社 画像表示装置
JP2007119829A (ja) * 2005-10-27 2007-05-17 Optrex Corp スパッタ成膜装置
JP5237557B2 (ja) * 2007-01-05 2013-07-17 出光興産株式会社 スパッタリングターゲット及びその製造方法
JP5059430B2 (ja) * 2007-01-26 2012-10-24 株式会社大阪真空機器製作所 スパッタ方法及びスパッタ装置
JP2009030133A (ja) * 2007-07-30 2009-02-12 Panasonic Corp 薄膜形成装置並びに薄膜形成方法
JP2009066497A (ja) * 2007-09-12 2009-04-02 Bridgestone Corp 光触媒酸化チタン薄膜及びその製造方法
WO2009139434A1 (ja) * 2008-05-15 2009-11-19 国立大学法人山口大学 薄膜作製用スパッタ装置及び薄膜作製方法
JP2010084169A (ja) * 2008-09-30 2010-04-15 Canon Anelva Corp 真空排気方法、真空排気プログラム、および真空処理装置
JP5185838B2 (ja) * 2009-01-05 2013-04-17 カシオ計算機株式会社 薄膜トランジスタの製造方法
JP5546143B2 (ja) * 2009-03-03 2014-07-09 住友電気工業株式会社 透明薄膜形成用の複合酸化物焼結体及び透明薄膜形成用材料
EP2439309A1 (en) * 2009-06-03 2012-04-11 Nikon Corporation Film-formed article and method for manufacturing film-formed article
KR20120094013A (ko) * 2009-11-13 2012-08-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 스퍼터링 타겟 및 그 제조방법, 및 트랜지스터
CN102612714B (zh) * 2009-11-13 2016-06-29 株式会社半导体能源研究所 半导体器件及其驱动方法
CN105206514B (zh) * 2009-11-28 2018-04-10 株式会社半导体能源研究所 层叠的氧化物材料、半导体器件、以及用于制造该半导体器件的方法
KR101097329B1 (ko) * 2010-01-11 2011-12-23 삼성모바일디스플레이주식회사 스퍼터링 장치
US9181619B2 (en) * 2010-02-26 2015-11-10 Fujifilm Corporation Physical vapor deposition with heat diffuser
JP5206716B2 (ja) * 2010-03-23 2013-06-12 住友電気工業株式会社 In−Ga−Zn系複合酸化物焼結体およびその製造方法
JP5071503B2 (ja) * 2010-03-25 2012-11-14 日立電線株式会社 圧電薄膜素子及び圧電薄膜デバイス
JP2011231390A (ja) * 2010-04-30 2011-11-17 Fujikura Ltd 成膜方法及び成膜装置
JP2012052227A (ja) * 2010-08-05 2012-03-15 Mitsubishi Materials Corp スパッタリングターゲットの製造方法およびスパッタリングターゲット
KR20130099074A (ko) * 2010-09-03 2013-09-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 스퍼터링 타겟 및 반도체 장치의 제작 방법
EP2428994A1 (en) * 2010-09-10 2012-03-14 Applied Materials, Inc. Method and system for depositing a thin-film transistor
WO2012081591A1 (en) * 2010-12-17 2012-06-21 Semiconductor Energy Laboratory Co., Ltd. Oxide material and semiconductor device
KR20140007495A (ko) * 2011-06-08 2014-01-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 스퍼터링 타겟, 스퍼터링 타겟의 제조 방법 및 박막의 형성 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060249370A1 (en) * 2003-09-15 2006-11-09 Makoto Nagashima Back-biased face target sputtering based liquid crystal display device
US20100133091A1 (en) * 2006-11-27 2010-06-03 Omron Corporation Thin film producing method and hexagonal piezoelectric thin film produced thereby
JP2011142174A (ja) * 2010-01-06 2011-07-21 Fujifilm Corp 成膜方法および半導体装置

Also Published As

Publication number Publication date
EP2867387A4 (en) 2016-03-09
TWI617685B (zh) 2018-03-11
EP2867387A1 (en) 2015-05-06
JP2014133942A (ja) 2014-07-24
EP3029172A1 (en) 2016-06-08
CN104797736A (zh) 2015-07-22
US20140001032A1 (en) 2014-01-02
JP2015129349A (ja) 2015-07-16
US20150129416A1 (en) 2015-05-14
WO2014002916A1 (en) 2014-01-03
KR101800858B1 (ko) 2017-11-23
TW201522690A (zh) 2015-06-16
JP2015120980A (ja) 2015-07-02
TW201414865A (zh) 2014-04-16
KR20150093250A (ko) 2015-08-17
SG11201505097QA (en) 2015-08-28
KR20150023054A (ko) 2015-03-04
JP6005769B2 (ja) 2016-10-12

Similar Documents

Publication Publication Date Title
CN105132862A (zh) 溅射靶材的使用方法以及氧化物膜的制造方法
TWI643968B (zh) 濺射靶材以及使用濺射靶材之方法
KR102419250B1 (ko) 산화물 반도체막의 성막 방법, 반도체 장치 및 반도체 장치의 제작 방법
KR102492593B1 (ko) 스퍼터링 타겟, 스퍼터링 타겟의 제조 방법 및 박막의 형성 방법
KR102305643B1 (ko) 산화물 반도체막 및 반도체 장치
US20150034475A1 (en) Method for forming oxide semiconductor film
JP6204094B2 (ja) スパッタリング用ターゲットの使用方法および酸化物膜の作製方法
CN106480415A (zh) 成膜装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20151209