JP2014535159A - 半導体用途のための陽性金属含有層 - Google Patents

半導体用途のための陽性金属含有層 Download PDF

Info

Publication number
JP2014535159A
JP2014535159A JP2014533260A JP2014533260A JP2014535159A JP 2014535159 A JP2014535159 A JP 2014535159A JP 2014533260 A JP2014533260 A JP 2014533260A JP 2014533260 A JP2014533260 A JP 2014533260A JP 2014535159 A JP2014535159 A JP 2014535159A
Authority
JP
Japan
Prior art keywords
metal
group
layer
substrate
atomic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014533260A
Other languages
English (en)
Other versions
JP6122854B2 (ja
Inventor
イー． ロメロ、パトリシオ
イー． ロメロ、パトリシオ
ビー． クレンデニング、スコット
ビー． クレンデニング、スコット
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of JP2014535159A publication Critical patent/JP2014535159A/ja
Application granted granted Critical
Publication of JP6122854B2 publication Critical patent/JP6122854B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7845—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being a conductive material, e.g. silicided S/D or Gate
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/42—Silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H01L21/28562—Selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
    • H01L23/53266—Additional layers associated with refractory-metal layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L29/42392—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor fully surrounding the channel, e.g. gate-all-around
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/495—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a simple metal, e.g. W, Mo
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
    • H01L29/4975—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2 being a silicide layer, e.g. TiSi2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66522—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with an active layer made of a group 13/15 material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/775—Field effect transistors with one dimensional charge carrier gas channel, e.g. quantum wire FET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7836—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with a significant overlap between the lightly doped extension and the gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Mechanical Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Inorganic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Composite Materials (AREA)
  • Geometry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Thin Film Transistor (AREA)

Abstract

本発明の実施形態は、ＡＬＤ（原子層堆積）法及び／又はＣＶＤ（化学気相成長）法によって、陽性金属を含む層を形成する方法、１つ又は複数の陽性金属を含む層、及び、１つ又は複数の陽性金属を含む層を備える半導体素子を提供する。本発明の実施形態において、前記層は、薄型又は超薄型（１００Å厚未満である）フィルム及び／又はコンフォーマルフィルムである。加えて、１つ又は複数の陽性金属を含む金属層を備える、トランジスタ素子、金属インターコネクト、及び演算素子を提供する。【選択図】図１Ａ

Description

本発明の実施形態は包括的に、集積回路素子、半導体素子、金属インターコネクト、トランジスタ、コンフォーマルフィルム、原子層堆積法、化学気相成長法及び化学的堆積法に関する。
更に小型で高集積化された回路（ＩＣ）素子及び他の半導体素子に対する推進には、これらの素子を構成するのに使用される技法及び材料に関する膨大な要求が存在している。概して、集積回路チップは、マイクロチップ、シリコンチップ又はチップとしても知られている。ＩＣチップは、コンピュータ内のマイクロプロセッサ、自動車、テレビ、ＣＤプレーヤ及び携帯電話等の多様な共通の機器に含まれている。複数のＩＣチップは典型的に、シリコンウエハ（例えば３００ｍｍの直径を有する薄型シリコンディスク）上に構築され、加工後に、ウエハを切り離して個々のチップを作製する。およそ約９０ｎｍの加工寸法（feature sizes）を有する１ｃｍ２のＩＣチップは、何億もの構成部品を備えることができる。現行技術では、加工寸法を４５ｎｍよりも更に小さくしようとしている。ＩＣチップの構成部品としては、例えば、ＣＭＯＳ（相補型金属−酸化物−半導体）素子等のトランジスタ、容量性構造、抵抗性構造、及び構成部品と外部素子との間に電気接続をもたらす素地面が挙げられる。他の半導体素子としては、例えば、様々なダイオード、レーザ、光検出器及び地磁気センサが挙げられる。
基板表面上に、陽性金属を含む薄型コンフォーマルフィルムを形成するのに有用な方法を示す図である。 基板表面上に、陽性金属を含む薄型コンフォーマルフィルムを形成するのに有用な方法を示す図である。 本発明の実施形態に有用な一前駆体分子を示す図である。 本発明の実施形態に有用な一前駆体分子を示す図である。 本発明の実施形態に有用な一前駆体分子を示す図である。 本発明の実施形態に有用な一前駆体分子を示す図である。 本発明の実施形態に有用な一前駆体分子を示す図である。 本発明の実施形態に有用な一前駆体分子を示す図である。 本発明の実施形態に有用な更に例示的な前駆体分子を示す図である。 本発明の実施形態に有用な更に例示的な前駆体分子を示す図である。 本発明の実施形態に有用な更に例示的な前駆体分子を示す図である。 本発明の実施形態に有用な更に例示的な前駆体分子を示す図である。 本発明の実施形態に有用な更に例示的な前駆体分子を示す図である。 本発明の実施形態に有用な更に例示的な前駆体分子を示す図である。 本発明の実施形態に有用な更に例示的な前駆体分子を示す図である。 本発明の実施形態に有用な更に例示的な前駆体分子を示す図である。 本発明の実施形態に有用な更に例示的な前駆体分子を示す図である。 トライゲートトランジスタ素子を示す概略図である。 積層ナノワイヤトランジスタ素子を示す概略図である。 積層ナノワイヤトランジスタ素子を示す概略図である。 積層ナノワイヤトランジスタ素子を示す概略図である。 金属インターコネクト構造を示す図である。 本発明の実施態様に従って構築される演算素子を示す図である。
陽性金属及び高次に陽性の金属の堆積では、望ましくない要因の組合せに起因して、これらの金属元素を含む半導体素子の製造について難題が存在する可能性がある。望ましくない要因としては、陽性金属を還元するのに必要とされる極めて高いエネルギー、並びに炭素、窒素及び酸素に対する大半の陽性金属の高い親和性が挙げられる。ＣＶＤ（化学気相成長）法又はＡＬＤ（原子層堆積）法を用いた陽性金属の堆積は、金属酸化物、金属窒化物、金属炭化物、又はこれらの化学種の組合せ等の望ましくない非化学量論的な二相及び三相の堆積をもたらすおそれがある。炭素、窒素及び／又は酸素は多くの場合、１つ又は複数の陽性金属から形成される所望フィルムの性能を低下させるおそれがある望ましくない構成要素である。
本発明の実施形態は、ＡＬＤ法及び／又はＣＶＤ法を用いて、陽性金属を含む層を形成する方法、１つ又は複数の陽性金属を含む層及び１つ又は複数の陽性金属を含む層を備える半導体素子を提供する。本発明の実施形態において、該フィルムは、薄型又は超薄型（１００Å厚未満である）フィルム及び／又はコンフォーマルフィルムである。有益には、本発明の実施形態によるフィルムは、多量の炭素、窒素及び酸素を含まない。本発明の一実施形態では、陽性金属を含むフィルムの炭素、窒素及び酸素の夾雑物総量が、１５原子パーセント未満である。
概して、原子層堆積（ＡＬＤ）は、典型的に、超薄型コンフォーマルフィルムを堆積するために半導体加工産業で使用される技法である。典型的なＡＬＤ法では、フィルムでコーティングすべき基板表面を、気相状の反応物質（前駆体）に順次曝す。反応物質への表面の曝露を順次繰り返すと、表面上に薄型コンフォーマル生成層が作製される。表面を気相状の各反応物質に曝した後、反応ガス及び反応副生成物を、反応チャンバから追い出す。
概して、化学気相成長（ＣＶＤ）は、基板表面上にフィルム層を作製するのに使用されるプロセスである。ＣＶＤ法では、基板表面上で反応を起こして所望のフィルム材料を形成する揮発性の反応前駆体に、基板表面を曝す。ＡＬＤ及びＣＶＤは、例えば、単結晶フィルム、多結晶フィルム、非晶質フィルム及びエピタキシャルフィルムを含む多様な形態で材料を堆積するのに使用することができる。ＣＶＤ法及びＡＬＤ法は典型的に、特殊装置の一部である真空チャンバ内で実施される。
図１Ａは、基板上に、１つ又は複数の陽性金属を含む層を形成するＡＬＤ法を記載している。本発明の実施形態による被膜堆積法は、マイクロメートル及びナノメートルスケールの形体、並びに高アスペクト比を有するマイクロメートル及びナノメートルスケールの形体を有する基板上に、薄型コンフォーマルフィルムを堆積させることができる。図１Ａでは、薄型コンフォーマルフィルムを堆積する基板表面を、被膜堆積法中に、任意に加熱する。本発明の実施形態では、基板を堆積中少なくとも室温以上に加熱する。堆積に必要とされる熱エネルギーが最小である場合でも、加熱によって一定の堆積条件の維持を可能にすることができる。被膜堆積法は比較的低温で行なうことができ、例えば、堆積は３０℃〜５００℃の温度で起こり得る。
基板表面を、陽性金属を含む第１の前駆体分子に曝す。本発明の実施形態において、陽性金属は、元素の周期表の２族〜７族及び／又はＡｌから選択される金属である。本発明の一実施形態では、陽性金属が、Ｚｒ、Ｂｅ、Ｍｇ、Ｃａ、Ｓｒ、Ａｌ、Ｓｃ、Ｙ、Ｔｉ、Ｈｆ、Ｖ、Ｎｂ、Ｔａ、Ｃｒ、Ｍｏ、Ｗ及びＭｎ等の金属である。第１の前駆体分子は、金属−シリコン及び／又は金属−ゲルマニウムの直接結合を含む。本発明の実施形態において、第１の前駆体分子は１つ又は２つの金属原子を含み、該金属原子は全て同じ金属原子又は２つの異なる金属原子である。金属−シリコン及び／又は金属−ゲルマニウムの直接結合を含む第１の前駆体分子の金属中心（複数の場合もあり）は任意に、Ｎ原子、Ｐ原子、Ｏ原子又はＳ原子を通じて結合される配位ルイス塩基を有していてもよい。表面上にない前駆体分子を全て（及びおそらく存在する他のガス状化学種を全て）、例えば、堆積が起こっている真空チャンバを、不活性ガス、例えば、窒素、ヘリウム、ネオン、アルゴン、クリプトン又はキセノンでパージすることによって除去する。その後、基板表面を第２の前駆体分子（共反応物質）に曝す。第２の前駆体分子は、揮発性のＭＸｎ化合物（式中、Ｘは、ハロゲン、又は酸素含有配位子であり、ｎは２〜６（両端を含む）の数字である）である。金属−シリコン及び／又は金属−ゲルマニウムの直接結合を含む陽性金属を用いてフィルムを堆積させる反応スキームを、数１に示す。
Figure 2014535159
 数１中、ｍ及びｎは２〜６（両端を含む）の数字であり、Ｒ１、Ｒ２及びＲ３は、同じか又は異なり、炭化水素基、又は、ハロゲン、Ｏ、Ｎ、Ｓ、Ｐ、Ｓｉ及び／又はＧｅ等の１つ又は複数のヘテロ原子を含む炭化水素基であり、Ｘはハロゲン又はアルコキシド（−ＯＲ（式中、Ｒは、炭化水素、又はヘテロ原子を含有する炭化水素、例えばアルキル、又はヘテロ原子を含有するアルキル基である））であり、Ｅはシリコン及び／又はゲルマニウムであり、Ｍ１及びＭ２は、元素の周期表の２族〜７族及び／又はＡｌから選択される陽性金属であり、ｐは１又は２であり、ｐが２のとき、（Ｍ１）ｐ−（ＥＲ１Ｒ２Ｒ３）ｍ分子を構成する陽性金属は同じであっても異なっていてもよい。炭化水素としては、例えば、分岐及び非分岐アルキル、アリール、シクロアルキル、アルケン、アルキン、環式基及び多環式基が挙げられる。金属Ｍ１及びＭ２は、同じ金属であっても異なる金属であってもよい。本発明の一実施形態では、Ｍ１及びＭ２が、Ｚｒ、Ｂｅ、Ｍｇ、Ｃａ、Ｓｒ、Ａｌ、Ｓｃ、Ｙ、Ｔｉ、Ｈｆ、Ｖ、Ｎｂ、Ｔａ、Ｃｒ、Ｍｏ、Ｗ及びＭｎ等の金属である。有用なハロゲンとしては、フッ素、塩素、臭素及びヨウ素が挙げられる。成長するフィルムにおける金属−金属結合の形成、及び揮発性生成物（Ｒ１〜３）３ＥＸの形成は、反応を進める要因である。反応物質及び／又は共反応物質を、例えば、窒素、ヘリウム、ネオン、アルゴン、クリプトン又はキセノン等の不活性ガスを含むガス状反応物質の混合物として、チャンバに供給することも可能である。
その後、例えば、チャンバをアルゴン又は窒素等の不活性ガスでパージすることによって、残るガス状共反応物質及びガス状反応生成物を全てチャンバから除去する。基板表面を第１の反応物質に曝すこと、基板表面に付着しなかった残るガス状反応物質を全て除去すること、基板を共反応物質に曝すこと、及び、ガス状共反応物質（及びガス状反応生成物）を全てチャンバから除去することという要素を複数回繰り返す。これらの要素は、基板の表面上における陽性金属（複数の場合もあり）の得られる層の望まれる厚みに応じて決定される回数繰り返される。該要素は、一度だけ又は複数回実施することもできると考えられる。
図１Ｂは、基板上に、陽性金属（複数の場合もあり）を含む層を形成する付加的な方法を記載している。本発明の実施形態による被膜堆積法は、マイクロメートル及びナノメートルスケールの形体、並びに高アスペクト比を有するマイクロメートル及びナノメートルスケールの形体を有する基板上に、薄型コンフォーマルフィルムを堆積させることができる。図１Ｂでは、薄型コンフォーマルフィルムを堆積する基板表面を、被膜堆積法中に、任意に加熱する。本発明の実施形態では、基板を堆積中少なくとも室温以上に加熱する。堆積に必要とされる熱エネルギーが最小である場合でも、加熱によって一定の堆積条件の維持を可能にすることができる。被膜堆積法は比較的低温で行なうことができ、例えば、堆積は３０℃〜５００℃の温度で起こり得る。
基板表面を、陽性金属を含む第１の前駆体分子に曝す。本発明の実施形態において、陽性金属は、元素の周期表の２族〜７族及び／又はＡｌから選択される金属である。本発明の一実施形態では、陽性金属が、Ｚｒ、Ｂｅ、Ｍｇ、Ｃａ、Ｓｒ、Ａｌ、Ｓｃ、Ｙ、Ｔｉ、Ｈｆ、Ｖ、Ｎｂ、Ｔａ、Ｃｒ、Ｍｏ、Ｗ及びＭｎ等の金属である。第１の前駆体分子は、金属−シリコン及び／又は金属−ゲルマニウムの直接結合を含む。本発明の実施形態において、第１の前駆体分子は１つ又は２つの金属原子を含み、該金属原子は全て同じ金属原子又は異なる金属原子の混合物である。金属−シリコン及び／又は金属−ゲルマニウムの直接結合を含む第１の前駆体分子の金属中心（複数の場合もあり）は、任意に、Ｎ原子、Ｐ原子、Ｏ原子又はＳ原子を通じて結合される配位ルイス塩基を有していてもよい。残るガス状前駆体分子を全て（及びおそらく存在する他のガス状化学種を全て）、例えば、堆積が起こっている真空チャンバを、不活性ガスでパージすることによって除去する。その後、基板表面を第２の前駆体分子（共反応物質）に曝す。第２の反応物質は水素である。金属−シリコン及び／又は金属−ゲルマニウムの直接結合を含む陽性金属を用いてフィルムを堆積させる反応スキームを、数２に示す。
Figure 2014535159
 数２中、ｍは２〜６（両端を含む）の数字であり、Ｅはシリコン及び／又はゲルマニウムであり、Ｒ１、Ｒ２及びＲ３は、同じか又は異なり、炭化水素基、又は、ハロゲン、Ｏ、Ｎ、Ｓ、Ｐ、Ｓｉ及び／又はＧｅ等の１つ又は複数のヘテロ原子を含む炭化水素基であり、Ｍは、元素の周期表の２族〜７族及び／又はＡｌから選択される陽性金属であり、ｐは１又は２であり、ｐが２又は３のとき、Ｍｐ−（ＥＲ１Ｒ２Ｒ３）ｍ分子を構成する陽性金属は同じであっても異なっていてもよい。炭化水素としては、例えば、分岐及び非分岐アルキル、アリール、シクロアルキル、アルケン、アルキン、環式基及び多環式基が挙げられる。本発明の一実施形態では、Ｍｐが、１つ又は複数の金属、例えば、Ｚｒ、Ｂｅ、Ｍｇ、Ｃａ、Ｓｒ、Ａｌ、Ｓｃ、Ｙ、Ｔｉ、Ｈｆ、Ｖ、Ｎｂ、Ｔａ、Ｃｒ、Ｍｏ、Ｗ及びＭｎである。一般的な形態のいずれかにおける水素、例えば、プラズマ活性化の有無にかかわらず、窒素、ヘリウム、ネオン、アルゴン、クリプトン又はキセノン等の付加的な不活性ガスの存在の有無にかかわらず、分子水素を被膜堆積に使用することができる。反応性金属水素化物結合が、基板表面上に形成される。ＡＬＤ法の熱条件の下で、金属水素化物は、分子水素及び金属に分解する。反応生成物を表面から追い出すと、超薄型金属層が残る。
その後、例えば、チャンバをアルゴン又は窒素等の不活性ガスでパージすることによって、残るガス状共反応物質及びガス状反応生成物を全てチャンバから除去する。基板表面を第１の反応物質に曝すこと、基板表面に付着しなかった残るガス状反応物質を全て除去すること、基板を共反応物質に曝すこと、及び、ガス状共反応物質（及びガス状反応生成物）を全てチャンバから除去することという要素を複数回繰り返す。これらの要素は、基板の表面上における陽性金属（複数の場合もあり）の得られる層の望まれる厚みに応じて決定される回数繰り返される。該要素は、一度だけ実施することもできると考えられる。
図１Ａ及び図１Ｂの代替的な実施形態では、ＣＶＤに更によく似た技法を実施して、ガス状反応物質（複数の場合もあり）及びもしあれば共反応物質（複数の場合もあり）を同時に、基板表面に供給して、陽性金属の層を形成する。更なる代替的な実施形態では、残るガス状反応物質（複数の場合もあり）及び共反応物質（複数の場合もあり）、並びにガス状生成物をチャンバから除去し、ガス状反応物質（複数の場合もあり）及び共反応物質（複数の場合もあり）を基板表面に供給するプロセスを何回か繰り返して、所望の厚みを有する層を作製する。
本発明の実施形態において、陽性金属（複数の場合もあり）を含むフィルムは、いずれかの見込まれる酸化剤に曝す前、例えば、空気に曝す前に、金属状態（ゼロ酸化状態）の陽性金属（複数の場合もあり）を有する。フィルムを酸化剤から保護すると、陽性金属（複数の場合もあり）はゼロ酸化状態のままである。
図２Ａ〜図２Ｆは、本発明の実施形態に有用な前駆体分子を示すものである。陽性金属と、１つ又は２つの金属原子と、金属−シリコン及び／又は金属−ゲルマニウムの直接結合と、Ｓｉ及び／又はＧｅに結合される他の官能基とを含む他の前駆体分子も可能である。図２Ａ〜図２Ｆでは、官能基−ＥＲ１Ｒ２Ｒ３のうち、Ｒ１、Ｒ２及びＲ３が、同じか又は異なり、アルキル、アリール、Ｅと、Ｓｉ、Ｇｅ、Ｎ、Ｐ、Ｏ若しくはＳ等の主族元素との間の直接結合を含む基、又は複素環基であり、ＥはＳｉ又はＧｅである。図２Ａでは、Ｍ１が陽性金属、例えば、Ｂｅ、Ｍｇ又はＣａである。図２Ｂ〜図２Ｅでは、Ｍ２が陽性金属、例えば、Ｔｉ、Ｓｃ又はＹであり、Ｅはシリコン又はゲルマニウムである。図２Ｆでは、Ｍ３が陽性金属、例えば、Ｔｉ、Ｚｒ又はＨｆであり、Ｅはシリコン又はゲルマニウムである。本発明の一実施形態では、Ｒがメチル基である。本発明の更なる実施形態では、−ＥＲ１Ｒ２Ｒ３が、Ｒ官能基として、２つのメチル基と、ベンジル基とを含む。本発明の更なる実施形態では、前駆体分子が、（（ＣＨ３）３Ｓｉ）３Ａｌ：Ｎ（ＣＨ３）２（ＣＨ２ＣＨ３）、（（ＣＨ３）２ＡｒＳｉ）３Ａｌ：Ｎ（ＣＨ３）２（ＣＨ２ＣＨ３）、（（ＣＨ３）３Ｓｉ）３Ａｌ（キヌクリジン）、（（ＣＨ３）３Ｇｅ）３Ａｌ（キヌクリジン）、（（Ｃ４Ｈ９）３Ｓｉ）２Ｍｎ、（（Ｃ４Ｈ９）３Ｓｉ）２Ｍｎ・Ｎ（ＣＨ３）３、（（ＣＨ３）３Ｇｅ）２Ｍｎ（ｔｍｅｄａ）及び（（Ｃ４Ｈ９）３Ｓｉ）２Ｔｉ・Ｎ（ＣＨ３）３（式中、Ａｒは、芳香族基、又は、１つ又は複数のヘテロ原子を任意に含む炭化水素基であり、ｔｍｅｄａはテトラメチルエチレンジアミンである）である。
本発明の実施形態によるプロセスは、例えば、プレーナ型トランジスタ素子、トライゲートトランジスタ素子、及び積層ナノワイヤトランジスタ素子、並びにインターコネクト（ビア及びワイヤ）において、バリア、シード層、ライナー、キャップとして、及び／又は一次導電性インターコネクト金属のコンフォーマル層として、ゲート電極用途及びソース／ドレインコンタクト用途に使用される超薄型金属層を作製するのに使用することができる。本発明の実施形態による方法は、例えば、ＮＭＯＳ作用機能金属、ＮＭＯＳ金属拡散バリア、ＰＭＯＳ作用機能金属、及び／又は付着層／ライナー層を堆積させるのに有用である。本発明の実施形態による金属層には、フィルムを形成するのに使用される金属−シリコン及び／又は金属−ゲルマニウムの直接結合を含む前駆体の使用の結果として存在するＳｉ及び／又はＧｅが少量存在する。本発明の実施形態によるフィルム中に存在するＳｉ及び／又はＧｅの量は、０．５原子％〜１０．０原子％の範囲である。付加的な実施形態では、フィルム中に存在するＳｉ及び／又はＧｅの量が、２原子％〜１５原子％、又は２原子％〜８原子％の範囲である。
本発明の付加的な実施形態では、金属層中により多くの量のＳｉ及び／又はＧｅを有する、陽性金属を含む金属層が作製される。典型的に、ＣＶＤ法は、より大きいＳｉ及び／又はＧｅ含有量を有する金属ケイ化物フィルム及び／又は金属ゲルマニウム化物フィルムを作製するのに使用される。例えば、ＴｉＳｉは、本発明の実施形態に従って作製される半導体製作に使用される導電材料である。本発明の付加的な実施形態による陽性金属フィルム中に存在するＳｉ及び／又はＧｅの量は、１０．０原子％〜６７原子％の範囲である。
図３Ａ〜図３Ｉは、本発明の実施形態に有用な付加的な前駆体分子を示すものである。２族〜７族金属及び／又はＡｌの異なる組合せを含み、１つ又は２つの金属原子、及びＳｉ及び／又はＧｅに接続する異なる官能基を含む他の前駆体分子も可能である。
図４は、トライゲートトランジスタ構造の概略図を提示するものである。図４では、絶縁基板４０５が、ゲート電極４１０領域、並びにソース４１５領域及びドレイン４２０領域を備える。絶縁基板４０５は、例えば、ＳｉＯ２等の絶縁材料の層がその上に形成される半導体基板から形成される。チャネル領域４３０は、三方に、ゲート誘電体領域４２５と、ゲート電極領域４１０とを有する。ゲート電極領域４１０は、本発明の実施形態による金属層から形成される。電極領域４１０の少なくとも一部は、例えば、薄型コンフォーマル層の堆積を可能にする本明細書中に記載される方法を用いて形成される。これらの金属層にはＳｉ又はＧｅが少量存在し、その量は、Ｓｉ又はＧｅ ０．５原子％〜１０．０原子％（又は２原子％〜１５原子％、又は２原子％〜８原子％）の範囲であり、また、前駆体分子中に存在していた９９．５原子％〜７５．０原子％（又は９８原子％〜７０原子％、又は９８原子％〜７２原子％）の１つ又は複数の２族〜７族金属又はＡｌが含まれる。コンフォーマル層を堆積させた後、電極領域を、例えば、種々の前駆体を採用するＡＬＤ法又はＣＶＤ法等の種々の堆積法を用いて、導電材料で任意に充填してもよい。場合によっては、付着層及び／又はバリア層（不図示）が、ゲート誘電体領域４２５とゲート電極領域４１０との間にある。ソース４１５領域及びドレイン４２０領域は、例えば、導電性Ｐ型又はＮ型半導体材料から形成される。ゲート誘電体層４２５は、例えば、二酸化ケイ素（ＳｉＯ２）、酸化窒化ケイ素（ＳｉＯｘＮｙ）、窒化ケイ素（Ｓｉ３Ｎ４）等の絶縁材料である。ゲート誘電体層４２５は、例えば金属酸化物誘電体等の高ｋゲート誘電体材料であってもよい。チャネル領域４３０は、例えば、ドープされているか又はドープされていないシリコン、単結晶シリコン、シリコンとゲルマニウムとの混合物、又はＩＩＩ−Ｖ族化合物半導体（周期表のＩＩＩ族及びＶ族（又は１３族及び１５族）の元素を含む化合物）、例えば、インジウムガリウムヒ化物（ＩｎＧａＡｓ）、リン化インジウム（ＩｎＰ）、及びインジウムアルミニウムヒ化物（ＩｎＡｌＡｓ）から形成され得る。概して、トライゲートトランジスタ構造は、ゲート誘電体及びゲート電極によって三方を取り囲まれたチャネル領域を有する。図示される形体に関して他の構成及び形状、例えば、異なる形状のソース領域及びドレイン領域を有するものも、トライゲートトランジスタでは可能である。加えて、トランジスタは、簡単にするために図示していない他の関連付けられる形体を有する。例えば、ゲート電極領域の範囲は典型的に、絶縁スペーサによって部分的に定められ、トランジスタ構造は絶縁材料で覆われていてもよく、導電性ビアは、ソース領域及びドレイン領域を、トランジスタを収容する半導体チップの他の素子及び領域に接続させる。本発明の更なる実施形態では、導電性ビア（不図示）が、０．５原子％〜１０．０原子％（又は２原子％〜１５原子％、又は２原子％〜８原子％）の範囲の少量のＳｉ又はＧｅが存在する、コンタクトの内側を裏打ちする金属層を有する。本発明の更なる実施形態では、フィルムがＳｉ又はＧｅを少量含み、その量は、Ｓｉ又はＧｅ ０．５原子％〜１０．０原子％（又は２原子％〜１５原子％、又は２原子％〜８原子％）の範囲であり、また、前駆体分子中に存在していた９９．５原子％〜７５．０原子％（又は９８原子％〜７０原子％、又は９８原子％〜７２原子％）の１つ又は複数の２族〜７族金属及び／又はＡｌを含む。本発明の付加的な実施形態では、フィルムがＳｉ又はＧｅを少量含み、その量は、Ｓｉ又はＧｅ ０．５原子％〜１０．０原子％（又は２原子％〜１５原子％、又は２原子％〜８原子％）の範囲であり、また、前駆体分子中に存在していた９９．５原子％〜７５．０原子％（又は９８原子％〜７０原子％、又は９８原子％〜７２原子％）の１つ又は複数の２族〜７族金属及び／又はＡｌを含むとともに、炭素、窒素及び酸素の夾雑物総量が１５原子パーセント未満である。本発明の付加的な実施形態では、コンタクトの内側を裏打ちする層を、本明細書中に記載される方法に従って形成する。この層は、ソース／ドレイン区域とコンタクト金属との間の薄型拡散バリア層上に堆積されるものであってもよい。
図５Ａ〜図５Ｃは、積層ナノワイヤトランジスタ素子を示すものである。図５Ａの図は、説明し易いように積層ナノワイヤトランジスタ素子を半分示すものである。図５Ｂは、図５Ａの図に対して４５度回転させた透視図で図５Ａの素子を表しており、ここで図５Ｂにはゲート誘電体層及びゲート金属を含めた。図５Ｃは、図５Ａのスライス面に対して９０度回転させた面に沿ってスライスした積層ナノワイヤトランジスタ素子を示し、素子自体は−４５度回転させたものである。図５Ａでは、基板５０５が、絶縁スペーサ５１０と、ソース／ドレイン領域５１５とを収容している。トランジスタ１つ当たり２つ示されるナノワイヤチャネル領域５２０は、ソース／ドレイン領域５１５に連絡している。ナノワイヤチャネル領域５２０は、例えば、シリコン、シリコン及びゲルマニウム、又はＩＩＩ−Ｖ族化合物半導体、例えば、インジウムガリウムヒ化物（ＩｎＧａＡｓ）、リン化インジウム（ＩｎＰ）及びインジウムアルミニウムヒ化物（ＩｎＡｌＡｓ）を含む。図５Ｂ〜図５Ｃ中、ゲート誘電体５２５はチャネル領域５２０上に配設され、ゲート電極領域５３０はゲート誘電体５２５上に配設される。ゲート誘電体５２５は、絶縁材料、例えば、二酸化ケイ素（ＳｉＯ２）、酸化窒化ケイ素（ＳｉＯｘＮｙ）、窒化ケイ素（Ｓｉ３Ｎ４）、又は高ｋ誘電体材料である。本明細書中に記載されるプロセスは、ゲート誘電体５２５の周囲に、金属の薄膜コンフォーマル層５３５を堆積させるのに使用することができる。薄型コンフォーマル金属層５３５にはＳｉ又はＧｅが少量存在し、その量は、Ｓｉ又はＧｅ ０．５原子％〜１０．０原子％（又は２原子％〜１５原子％、又は２原子％〜８原子％）の範囲である。本発明の更なる実施形態では、フィルムが、Ｓｉ又はＧｅを少量含み、その量は、Ｓｉ又はＧｅ ０．５原子％〜１０．０原子％（又は２原子％〜１５原子％、又は２原子％〜８原子％）の範囲であり、また、前駆体分子中に存在していた９９．５原子％〜７５．０原子％（又は９８原子％〜７０原子％、又は９８原子％〜７７原子％）の１つ又は複数の２族〜７族金属及び／又はＡｌを含む。本発明の付加的な実施形態では、フィルムが、Ｓｉ又はＧｅを少量含み、その量は、Ｓｉ又はＧｅ ０．５原子％〜１０．０原子％（又は２原子％〜１５原子％、又は２原子％〜８原子％）の範囲であり、また、前駆体分子中に存在していた９９．５原子％〜７５．０原子％（又は９８原子％〜７０原子％、又は９８原子％〜７２原子％）の１つ又は複数の２族〜７族金属及び／又はＡｌを含むとともに、炭素、窒素及び酸素の夾雑物総量が１５原子パーセント未満である。残るゲート電極領域５３０は、薄型コンフォーマル金属層５３５と同じ金属又は異なる導電性物質を含んでいてもよく、同じ又は異なる方法によって堆積されるものであってもよい。付加的な実施形態では、ゲート電極領域５３０が、例えば、Ｔｉ、Ｗ、Ｔａ、Ａｌ等の材料、及びそれらの合金、並びにＥｒ、Ｄｙ等の希土類元素又はＰｔ等の貴金属を含む合金、並びにＴａＮ及びＴｉＮ等の窒化物を含んでいてもよい。場合によっては、付着層及び／又はバリア層（不図示）が、ゲート誘電体領域５２５とゲート電極領域５３０との間にある。描写される形体に関して他の構成及び形状、例えば、種々の数のナノワイヤトランジスタ（１つ、２つ又は３つ以上のナノワイヤ）を有するもの、並びに異なる形状のソース領域及びドレイン領域を有するものも、積層ナノワイヤトランジスタでは可能である。
概して、高ｋ誘電体は、ＳｉＯ２のものより大きい比誘電率を有する誘電体材料である。ＳｉＯ２の比誘電率は３．９である。例示的な高ｋ誘電体材料としては、二酸化ハフニウム（ＨｆＯ２）、ハフニウムシリコン酸化物、酸化ランタン、ランタンアルミニウム酸化物、二酸化ジルコニウム（ＺｒＯ２）、ジルコニウムシリコン酸化物、二酸化チタン（ＴｉＯ２）、五酸化タンタル（Ｔａ２Ｏ５）、バリウムストロンチウムチタン酸化物、バリウムチタン酸化物、ストロンチウムチタン酸化物、酸化イットリウム、酸化アルミニウム、鉛スカンジウムタンタル酸化物、鉛亜鉛ニオブ酸塩、及び半導体分野で既知の他の材料が挙げられる。
本発明の付加的な実施形態では、本発明の実施形態によるプロセスを、ＢＥＯＬ（配線工程（back end of the line））インターコネクト利用にかかる金属を堆積させるのに使用する。これらの利用としては、エレクトロマイグレーションを低減するための、付着層、ライナー、バリア、キャップ、及びインターコネクト金属自体が挙げられる。図６は、トレンチ又はビア等の金属インターコネクト構造を示すものである。図６中、基板６０５が金属トレンチ又はビア６１０を収容する。金属トレンチ又はビア６１０は、例えば層間絶縁膜（ＩＬＤ）である絶縁層６１５内にある。誘電体材料としては、低ｋ誘電体及び二酸化ケイ素が挙げられる。任意の層６２０は、窒化ケイ素、酸化窒化ケイ素及び二酸化ケイ素等の誘電体材料から形成されるエッチング遮断（etchstop）層である。バリア層６２５は、金属トレンチ又はビア６１０を、誘電体層６１５及び６２０から分離するものである。構造は任意に、金属トレンチ又はビア６１０を、金属トレンチ又はビア６１０の上部に堆積される付加的な誘電体層６４０（例えばＩＬＤ）から分離するキャップ層６３５を備える。金属トレンチ又はビア６１０は任意に、下位の第２の金属トレンチ又はビア６４５に電気的に接続される。金属トレンチ又はビア６１０及び６４５は、例えば、銅、アルミニウム、銀、及びそれらの合金から形成される。更に、図６の構造は、キャップ層６３５を備えるものの、異なるバリア層６２５を備えるか、又はバリア層６２５を備えないことがある。本発明の一実施形態では、金属トレンチ又はビア６１０及び６４０が銅から形成される。本発明の実施形態において、バリア層６２５はＷ、Ｈｆ及び／又はＴａを含んでいてもよく、エレクトロマイグレーションを低減させる金属キャップ６３５がＷを含んでいてもよい。Ｗ、Ｈｆ及び／又はＴａの薄型コンフォーマル層を、本発明の実施形態に従って、層間絶縁膜（ＩＬＤ）（例えば、低ｋ材料又はＳｉＯ２等の誘電体材料から形成される）の上部に堆積させた後、電気めっき前にＡＬＤ Ｃｕフィルムでコーティングする。誘電体表面に対して露出した金属表面上にキャップ層を選択的に堆積することができる。誘電体表面上の原子層堆積は、自己組織化単分子膜及びアミノ（オルガノ）シランが挙げられるが、これらに限定されない有機薄膜によるそれらの表面官能基化を通じて阻害される可能性がある。前述の通り、堆積後に修飾されていない本発明の実施形態による陽性金属フィルムには、Ｓｉ又はＧｅが少量存在し、その量は、Ｓｉ又はＧｅ ０．５原子％〜１０．０原子％（又は２原子％〜１５原子％、又は２原子％〜８原子％）の範囲である。本発明の更なる実施形態では、フィルムがＳｉ又はＧｅを少量含み、その量は、Ｓｉ又はＧｅ ０．５原子％〜１０．０原子％（又は２原子％〜１５原子％、又は２原子％〜８原子％）の範囲であり、また、前駆体分子中に存在していた９９．５原子％〜７５．０原子％（又は９８原子％〜７０原子％、又は９８原子％〜７２原子％）の１つ又は複数の２族〜７族金属及び／又はＡｌ（例えば、Ｗ、Ｈｆ及び／又はＴａ）を含む。本発明の付加的な実施形態では、フィルムがＳｉ又はＧｅを少量含み、その量は、Ｓｉ又はＧｅ ０．５原子％〜１０．０原子％（又は２原子％〜１５原子％、又は２原子％〜８原子％）の範囲であり、また、前駆体分子中に存在していた９９．５原子％〜７５．０原子％（又は９８原子％〜７０原子％、又は９８原子％〜７２原子％）の１つ又は複数の２族〜７族金属及び／又はＡｌを含むとともに、炭素、窒素及び酸素の夾雑物総量が１５原子パーセント未満である。
誘電体層、誘電体形体及び／又は層間絶縁膜（ＩＬＤ）に使用される典型的な誘電体材料としては、二酸化ケイ素及び低ｋ誘電体材料が挙げられる。使用され得る付加的な誘電体材料としては、炭素ドープ酸化物（ＣＤＯ）、窒化ケイ素、有機ポリマー、例えばペルフルオロシクロブタン又はポリテトラフルオロエチレン、フッ素ケイ酸塩ガラス（ＦＳＧ）、及びオルガノケイ酸塩、例えば、シルセスキオキサン、シロキサン又はオルガノケイ酸塩ガラスが挙げられる。誘電体層は、比誘電率を更に低減させる細孔を含んでいてもよい。
本明細書中に示される素子の構成部品は、付加的な層、例えば、ライナー、及び異なる材料を含む層を分離する、例えば金属層を絶縁層から分離する付着層を備えていてもよく、簡単にするために単層として示される構成部品が、例えば、素子及び素子の所望特性を構成するのに使用される製造プロセスに応じて、同じ又は異なる材料の複数の層を備えていることがある。
本発明の実施態様は、半導体基板等の基板上に収容される。本発明の実施形態による陽性金属層が形成され得る基板表面としては、例えば、Ｈ末端シリコン、二酸化ケイ素、シリコン、シリコンゲルマニウム、ＩＩＩ−Ｖ族（又は付加的な周期表の列番号スキームにおける１３族〜１４族）化合物半導体、主族酸化物、金属、及び／又は二元金属酸化物又は混合金属酸化物が挙げられる。層、及び素子を構成する層を、本発明の実施形態を製作する基板として又は基板の一部として記載してもよい。半導体素子を構築する基板ベースは典型的に、切り離して個々のＩＣチップを得る半導体ウエハである。チップを構築するベース基板は典型的にシリコンウエハであるが、本発明の実施形態は、使用される基板のタイプに依存するものではない。基板は、単独又はシリコン若しくは二酸化ケイ素又は他の絶縁材料と組合せて、ゲルマニウム、アンチモン化インジウム、テルル化鉛、ヒ化インジウム、リン化インジウム、ガリウムヒ素、アンチモン化ガリウム、及び／又は他のＩＩＩ−Ｖ族材料から形成されるものであってもよい。
図７は、本発明の一実施態様による演算素子１０００を示すものである。演算素子１０００はマザーボード１００２を収容する。マザーボード１００２は、限定されるものではないが、プロセッサ１００４及び少なくとも１つの通信チップ１００６を含む多数の構成部品を備え得る。プロセッサ１００４は、マザーボード１００２に物理的及び電気的に連結している。実施態様によっては、少なくとも１つの通信チップ１００６も、マザーボード１００２に物理的及び電気的に連結している。
その用途に応じて、演算素子１０００は、マザーボード１００２に物理的及び電気的に連結していても又は連結していなくてもよい他の構成部品を備え得る。これらの他の構成部品としては、揮発性メモリ（例えばＤＲＡＭ）、不揮発性メモリ（例えばＲＯＭ）、グラフィックスプロセッサ、デジタル信号プロセッサ、暗号（crypto）プロセッサ、チップセット、アンテナ、ディスプレイ、タッチスクリーンディスプレイ、タッチスクリーンコントローラ、電池、オーディオコーデック、ビデオコーデック、電力増幅器、グローバルポジショニングシステム（ＧＰＳ）素子、コンパス、加速度計、ジャイロスコープ、スピーカー、カメラ、及び大容量記録装置（ハードディスクドライブ、コンパクトディスク（ＣＤ）、デジタルビデオディスク（ＤＶＤ）等）が挙げられるが、これらに限定されない。
通信チップ１００６によって、演算素子１０００へ及び演算素子１０００からのデータの転送にかかる無線通信が可能となる。「無線」という用語及びその派生語は、被変調電磁波の使用によって非固体媒体を通じてデータを通信することができる、回路、素子、システム、方法、技法、通信、チャネル等を説明するのに使用されるものである。用語は、関連素子がワイヤを全く含まないことを暗に示すものではないが、実施形態によっては含まないこともある。通信チップ１００６は、限定されるものではないが、Ｗｉ−Ｆｉ（ＩＥＥＥ ８０２．１１ファミリ）、ＷｉＭＡＸ（ＩＥＥＥ ８０２．１６ファミリ）、ＩＥＥＥ ８０２．２０、ロング・ターム・エボリューション（ＬＴＥ）、Ｅｖ−ＤＯ、ＨＳＰＡ＋、ＨＳＤＰＡ＋、ＨＳＵＰＡ＋、ＥＤＧＥ、ＧＳＭ（登録商標）、ＧＰＲＳ、ＣＤＭＡ、ＴＤＭＡ、ＤＥＣＴ、Ｂｌｕｅｔｏｏｔｈ（登録商標）、それらの派生物、並びに、３Ｇ、４Ｇ、５Ｇ及びそれ以上に指定されるいずれかの他の無線プロトコルを含む、多数の無線規格又は無線プロトコルのいずれかを実施することができる。演算素子１０００は、複数の通信チップ１００６を備えていてもよい。例えば、第１の通信チップ１００６を、Ｗｉ−Ｆｉ及びＢｌｕｅｔｏｏｔｈ（登録商標）等のより短距離の無線通信に割り当てて、第２の通信チップ１００６を、ＧＰＳ、ＥＤＧＥ、ＧＰＲＳ、ＣＤＭＡ、ＷｉＭＡＸ、ＬＴＥ、Ｅｖ−ＤＯ等のより長距離の無線通信に割り当てることもできる。
演算素子１０００のプロセッサ１００４は、プロセッサ１００４内にパッケージングされる集積回路ダイを備える。本発明の実施態様によっては、プロセッサの集積回路ダイとして、本発明の実施態様に従って形成される、１つ又は複数の素子、例えば、トランジスタ及び／又は金属インターコネクトが挙げられる。「プロセッサ」という用語は、レジスタ及び／又はメモリからの電子データを処理して、その電子データを、レジスタ及び／又はメモリに貯蔵することができる他の電子データに変換するいずれかの素子又は素子の一部を指し得る。
また、通信チップ１００６は、通信チップ１００６内にパッケージングされる集積回路ダイを備える。本発明の別の実施態様によれば、通信チップの集積回路ダイとして、本発明の実施態様に従って形成される、１つ又は複数の素子、例えば、トランジスタ及び／又は金属インターコネクトが挙げられる。
更なる実施態様では、演算素子１０００内に収容される別の構成部品が、本発明の実施態様に従って形成される、１つ又は複数の素子、例えば、トランジスタ又は金属インターコネクトを備える、集積回路ダイを含有していてもよい。
様々な実施態様において、演算素子１０００は、ラップトップ、ネットブック、ノートブック、スマートフォン、タブレット、携帯情報端末（ＰＤＡ）、ウルトラモバイルＰＣ、携帯電話、デスクトップコンピュータ、サーバ、プリンタ、スキャナ、モニタ、セットトップボックス、エンターテイメントコントロールユニット（entertainment control unit）、デジタルカメラ、携帯音楽プレーヤ、又はデジタルビデオレコーダとすることができる。更なる実施態様では、演算素子１０００が、データを処理するいずれかの他の電子デバイスであってもよい。
前述の記載では、本発明の実施形態の全体を通じた理解を提示するために、トランジスタ、インターコネクト及び材料レジームに関する配置等の数多くの詳細を説明している。本発明の実施形態を、これらの詳細の範囲外で実施可能であることは、当業者には明らかであろう。その他の例において、集積回路設計配置等のよく知られている特徴は、本発明の実施形態を不必要に不明瞭とするため詳細には記載していない。さらに、図に示される様々な実施形態は、例示的な表示であって、必ずしも一定の比率の縮尺で描かれたものではないことを理解されたい。
関連分野における熟練者は、開示及び組合せを通じて修正及び変更が可能であり、また図示されかつ説明される様々な構成部品について置換が可能であることを認識している。本明細書全体を通じて「一実施形態」又は「実施形態」についての言及は、実施形態に関連して記載される、特定の特徴、構造、材料又は特性が、本発明の少なくとも１つの実施形態に含まれるが、それらが全ての実施形態で存在することを必ずしも表すわけではないことを意味している。さらに、実施形態で開示される、特定の特徴、構造、材料又は特性は、１つ又は複数の実施形態における任意の他の好適な様式で組み合わせてもよい。様々な付加的な層及び／又は構造を含めてもよく、及び／又は他の実施形態では記載される特徴を省略してもよい。

Claims (38)

  1. トランジスタ素子のチャネル領域を形成するサスペンデッドナノワイヤと、前記サスペンデッドナノワイヤ上に配設される誘電体材料の層と、前記誘電体材料の層上に配設される金属層であって、９９．５原子％〜７５．０原子％の２族〜７族金属又はＡｌと、０．５原子％〜１０．０原子％の範囲の量で存在するＳｉ又はＧｅとを含む、金属層とを備え、前記ナノワイヤがそのゲート電極内に懸架され（suspended）、前記金属層が前記ゲート電極の一部を形成する、ナノワイヤトランジスタ素子。
  2. 前記金属層が１５原子％未満の炭素、窒素及び酸素の総量を有する、請求項１に記載の素子。
  3. 前記誘電体材料の層が、二酸化ケイ素（ＳｉＯ２）、酸化窒化ケイ素（ＳｉＯｘＮｙ）、窒化ケイ素（Ｓｉ３Ｎ４）、又は高ｋ誘電体材料から形成される、請求項１または２に記載の素子。
  4. 前記ナノワイヤが、シリコン、シリコンとゲルマニウムとの混合物、又はＩＩＩ−Ｖ族化合物半導体から形成される、請求項１から３の何れか１項に記載の素子。
  5. ２つのサスペンデッドナノワイヤを備える、請求項１から４の何れか１項に記載の素子。
  6. 上面と一対の横方向に対向する側壁とを有するチャネル構造と、前記上面及び前記一対の横方向に対向する側壁上に配設される誘電体層と、前記上面及び前記一対の横方向に対向する側壁上の前記誘電体層上に配設される金属層であって、９９．５原子％〜７５．０原子％の２族〜７族金属又はＡｌと、０．５原子％〜１０．０原子％の範囲の量で存在するＳｉ又はＧｅとを含む、金属層とを備える、トランジスタ素子。
  7. 前記金属層が１５原子％未満の炭素、窒素及び酸素の総量を有する、請求項６に記載の素子。
  8. 前記誘電体層が、二酸化ケイ素（ＳｉＯ２）、酸化窒化ケイ素（ＳｉＯｘＮｙ）、窒化ケイ素（Ｓｉ３Ｎ４）、又は高ｋ誘電体材料から形成される、請求項６または７に記載の素子。
  9. 前記チャネル構造が、単結晶シリコン、シリコン、シリコンとゲルマニウムとの混合物、又はＩＩＩ−Ｖ族化合物半導体から形成される、請求項６から８の何れか１項に記載のトランジスタ素子。
  10. 表面を有する基板と、
    前記基板の表面上に配設される誘電体材料の層と、
    前記誘電体材料の層内に形成され、側壁と底面とを有するトレンチ又はビアと、
    前記側壁及び底面上に配設され、９９．５原子％〜７５．０原子％の２族〜７族金属と、０．５原子％〜１０．０原子％の範囲の量で存在するＳｉ又はＧｅとを含む、バリア層と、
    ウェル内の金属領域とを備え、
    前記バリア層が、前記金属領域と前記誘電体材料の層との間にある、素子。
  11. 前記２族〜７族金属が、Ｗ、Ｈｆ、Ｔａ又はそれらの組合せである、請求項１０に記載の素子。
  12. 前記金属領域が１５原子％未満の炭素、窒素及び酸素の総量を有する、請求項１０または１１に記載の素子。
  13. 前記金属領域が、銀、銅又はアルミニウムから形成される、請求項１０から１２の何れか１項に記載の素子。
  14. 表面を有する基板と、
    前記基板の表面上に配設される誘電体材料の層と、
    前記誘電体材料の層内に形成されるトレンチ又はビアと、
    表面を有し、前記トレンチ又はビア内の金属領域と、
    前記金属領域の表面上に配設されるキャップ層と、を備え、
    前記キャップ層は９９．５原子％〜７５．０原子％の２族〜７族金属と、０．５原子％〜１０．０原子％の範囲の量で存在するＳｉ又はＧｅとを含む、素子。
  15. 前記２族〜７族金属がＷである、請求項１４に記載の素子。
  16. 前記金属領域が１５原子％未満の炭素、窒素及び酸素の総量を有する、請求項１４または１５に記載の素子。
  17. 前記金属領域が、銀、銅又はアルミニウムから形成される、請求項１４から１６の何れか１項に記載の素子。
  18. 表面を有する基板を準備することと、
    前記基板の表面を気相状の第１の前駆体分子に曝すことであって、前記第１の前駆体分子が金属Ｍ１（金属Ｍ１は２族〜７族金属又はＡｌであり、金属Ｍ１は、少なくとも２つのシリコン原子、ゲルマニウム原子、又はシリコン原子及びゲルマニウム原子に直接結合する）を含む、ことと、
    残るガス状の第１の前駆体分子を全て除去することと、
    前記基板の表面を第２の気相状前駆体分子Ｍ２Ｘｎ（式中、Ｘはハロゲンであり、ｎは２〜６（両端を含む）の数字であり、Ｍ２は２族〜７族金属又はＡｌであり、Ｍ１及びＭ２は同じ金属又は異なる金属である）に曝すことと、
    残るガス状の第２の前駆体分子を全て除去することと、
    前記基板の表面上にＭ１とＭ２とを含む層が作製されるように、前記基板を前記第１の前駆体分子に曝すこと、ガス状の第１の前駆体分子を全て除去すること、前記基板を前記第２の前駆体分子に曝すこと、及び、残るガス状の第２の前駆体分子を全て除去することという要素を少なくとも１回繰り返すことと、
    を含む、方法。
  19. Ｍ１及びＭ２が、Ｚｒ、Ｂｅ、Ｍｇ、Ｃａ、Ｓｒ、Ａｌ、Ｓｃ、Ｙ、Ｔｉ、Ｈｆ、Ｖ、Ｎｂ、Ｔａ、Ｃｒ、Ｍｏ、Ｗ及びＭｎからなる群から選択される、請求項１８に記載の方法。
  20. 前記第１の前駆体分子が２つの２族〜７族金属原子又はＡｌを含む、請求項１８または１９に記載の方法。
  21. 前記第１の前駆体分子が、（（ＣＨ３）３Ｓｉ）３Ａｌ・Ｎ（ＣＨ３）２（ＣＨ２ＣＨ３）、（（ＣＨ３）２ＡｒＳｉ）３Ａｌ・Ｎ（ＣＨ３）２（ＣＨ２ＣＨ３）、（（ＣＨ３）３Ｓｉ）３Ａｌ（キヌクリジン）、（（ＣＨ３）３Ｇｅ）３Ａｌ（キヌクリジン）、（（Ｃ４Ｈ９）３Ｓｉ）２Ｍｎ、（（Ｃ４Ｈ９）３Ｓｉ）２Ｍｎ・Ｎ（ＣＨ３）３、（（ＣＨ３）３Ｇｅ）２Ｍｎ（テトラメチルエチレンジアミン）及び（（Ｃ４Ｈ９）３Ｓｉ）２Ｔｉ・Ｎ（ＣＨ３）３からなる群から選択される、請求項１８から２０の何れか１項に記載の方法。
  22. Ｍ１が、−ＳｉＲ１Ｒ２Ｒ３、−ＧｅＲ１Ｒ２Ｒ３、又はそれらの組合せ（式中、Ｒ１、Ｒ２及びＲ３は、同じか又は異なり、かつ、ヘテロ原子含有及び非ヘテロ原子含有アルキル、アリール、シクロアルキル、アルケン、アルキン、環式基及び多環式基からなる群から選択されるアルキル基であり、ヘテロ原子がハロゲン、Ｏ、Ｎ、Ｓ、Ｐ、Ｓｉ及びＧｅからなる群から選択される）である少なくとも２つの官能基に結合する、請求項１８から２１の何れか１項に記載の方法。
  23. Ｍ１が、Ａｌ、Ｔｉ、Ｓｃ、Ｙ、Ｚｒ又はＨｆであり、Ｍ１が、−ＳｉＲ１Ｒ２Ｒ３、−ＧｅＲ１Ｒ２Ｒ３、又はそれらの組合せ（式中、Ｒ１、Ｒ２及びＲ３は、同じか又は異なり、かつ、アルキル、アリール、シクロアルキル、アルケン、アルキン、環式基及び多環式基からなる群から選択されるアルキル基であり、ヘテロ原子がハロゲン、Ｏ、Ｎ、Ｓ、Ｐ、Ｓｉ及びＧｅからなる群から選択される）である少なくとも３つの官能基に結合する、請求項１８から２２の何れか１項に記載の方法。
  24. 表面を有する基板を準備することと、
    前記基板の表面を気相状の第１の前駆体分子に曝すことであって、前記第１の前駆体分子が金属Ｍ１（金属Ｍ１は２族〜７族金属又はＡｌであり、金属Ｍ１は、少なくとも２つのシリコン原子、ゲルマニウム原子、又はシリコン原子及びゲルマニウム原子に直接結合する）を含む、ことと、
    残るガス状の第１の前駆体分子を全て除去することと、
    前記基板の表面を第２の気相状前駆体分子Ｍ２Ｘｎ（式中、Ｘはアルコキシド基であり、ｎは２〜６（両端を含む）の数字であり、Ｍ２は２族〜７族金属又はＡｌであり、Ｍ１及びＭ２は同じ金属又は異なる金属である）に曝すことと、
    残るガス状の第２の前駆体分子を全て除去することと、
    前記基板の表面上にＭ１とＭ２とを含む層が作製されるように、前記基板を前記第１の前駆体分子に曝すこと、ガス状の第１の前駆体分子を全て除去すること、前記基板を前記第２の前駆体分子に曝すこと、及び、残るガス状の第２の前駆体分子を全て除去することという要素を少なくとも１回繰り返すことと、
    を含む、方法。
  25. Ｍ１及びＭ２が、Ｚｒ、Ｂｅ、Ｍｇ、Ｃａ、Ｓｒ、Ａｌ、Ｓｃ、Ｙ、Ｔｉ、Ｈｆ、Ｖ、Ｎｂ、Ｔａ、Ｃｒ、Ｍｏ、Ｗ及びＭｎからなる群から選択される、請求項２４に記載の方法。
  26. 前記第１の前駆体分子が２つの２族〜７族金属原子又はＡｌを含む、請求項２４または２５に記載の方法。
  27. 前記第１の前駆体分子が、（（ＣＨ３）３Ｓｉ）３Ａｌ・Ｎ（ＣＨ３）２（ＣＨ２ＣＨ３）、（（ＣＨ３）２ＡｒＳｉ）３Ａｌ・Ｎ（ＣＨ３）２（ＣＨ２ＣＨ３）、（（ＣＨ３）３Ｓｉ）３Ａｌ（キヌクリジン）、（（ＣＨ３）３Ｇｅ）３Ａｌ（キヌクリジン）、（（Ｃ４Ｈ９）３Ｓｉ）２Ｍｎ、（（Ｃ４Ｈ９）３Ｓｉ）２Ｍｎ・Ｎ（ＣＨ３）３、（（ＣＨ３）３Ｇｅ）２Ｍｎ（テトラメチルエチレンジアミン）及び（（Ｃ４Ｈ９）３Ｓｉ）２Ｔｉ・Ｎ（ＣＨ３）３からなる群から選択される、請求項２４から２６の何れか１項に記載の方法。
  28. Ｍ１が、−ＳｉＲ１Ｒ２Ｒ３、−ＧｅＲ１Ｒ２Ｒ３、又はそれらの組合せ（式中、Ｒ１、Ｒ２及びＲ３は、同じか又は異なり、かつ、アルキル、アリール、シクロアルキル、アルケン、アルキン、及び多環式基からなる群から選択されるアルキル基である）である少なくとも２つの官能基に結合する、請求項２４から２７の何れか１項に記載の方法。
  29. Ｍ１が、Ａｌ、Ｔｉ、Ｓｃ、Ｙ、Ｚｒ又はＨｆであり、Ｍ１が、−ＳｉＲ１Ｒ２Ｒ３、−ＧｅＲ１Ｒ２Ｒ３、又はそれらの組合せ（式中、Ｒ１、Ｒ２及びＲ３は、同じか又は異なり、かつ、アルキル、アリール、シクロアルキル、アルケン、アルキン、及び多環式基からなる群から選択されるアルキル基である）である少なくとも３つの官能基に結合する、請求項２４から２８の何れか１項に記載の方法。
  30. 表面を有する基板を準備することと、
    前記基板の表面を、金属を含む前駆体分子に曝すことであって、前記金属が２族〜７族金属又はＡｌであり、前記金属が、少なくとも２つのシリコン原子、ゲルマニウム原子、又はシリコン原子及びゲルマニウム原子に直接結合する、ことと、
    残るガス状の前駆体分子を全て除去することと、
    前記基板の表面を水素に曝すことと、
    残る水素及びガス状反応生成物を全て除去することと、
    前記基板の表面上にＭを含む層が作製されるように、前記基板を前記前駆体分子に曝すこと、ガス状の前駆体分子を全て除去すること、前記基板を水素に曝すこと、並びに、残る水素及びガス状反応生成物を全て除去することという要素を複数回繰り返すことと、
    を含む、方法。
  31. 前記金属が、Ｚｒ、Ｂｅ、Ｍｇ、Ｃａ、Ｓｒ、Ａｌ、Ｓｃ、Ｙ、Ｔｉ、Ｈｆ、Ｖ、Ｎｂ、Ｔａ、Ｃｒ、Ｍｏ、Ｗ及びＭｎからなる群から選択される、請求項３０に記載の方法。
  32. 前記前駆体分子が２つの２族〜７族金属原子又はＡｌ金属原子を含む、請求項３０または３１に記載の方法。
  33. 水素を分子水素又はプラズマ励起された水素の形態で供給する、請求項３０から３２の何れか１項に記載の方法。
  34. 前記前駆体分子が、（（ＣＨ３）３Ｓｉ）３Ａｌ・Ｎ（ＣＨ３）２（ＣＨ２ＣＨ３）、（（ＣＨ３）２ＡｒＳｉ）３Ａｌ・Ｎ（ＣＨ３）２（ＣＨ２ＣＨ３）、（（ＣＨ３）３Ｓｉ）３Ａｌ（キヌクリジン）、（（ＣＨ３）３Ｇｅ）３Ａｌ（キヌクリジン）、（（Ｃ４Ｈ９）３Ｓｉ）２Ｍｎ、（（Ｃ４Ｈ９）３Ｓｉ）２Ｍｎ・Ｎ（ＣＨ３）３、（（ＣＨ３）３Ｇｅ）２Ｍｎ（テトラメチルエチレンジアミン）及び（（Ｃ４Ｈ９）３Ｓｉ）２Ｔｉ・Ｎ（ＣＨ３）３からなる群から選択される、請求項３０から３３の何れか１項に記載の方法。
  35. 前記金属が、Ａｌ、Ｔｉ、Ｓｃ、Ｙ、Ｚｒ又はＨｆであり、前記金属が、−ＳｉＲ１Ｒ２Ｒ３、−ＧｅＲ１Ｒ２Ｒ３、又はそれらの組合せ（式中、Ｒ１、Ｒ２及びＲ３は、同じか又は異なり、ヘテロ原子含有及び非ヘテロ原子含有アルキル、アリール、シクロアルキル、アルケン、アルキン、環式基及び多環式基からなる群から選択されるアルキル基であり、ヘテロ原子がハロゲン、Ｏ、Ｎ、Ｓ、Ｐ、Ｓｉ及びＧｅからなる群から選択される）である少なくとも３つの官能基に結合する、請求項３０から３４の何れか１項に記載の方法。
  36. マザーボードと、
    前記マザーボード上に搭載される通信チップと、
    前記マザーボード上に搭載され、ナノワイヤトランジスタ素子を有するプロセッサ、とを備え、
    ナノワイヤトランジスタ素子は前記トランジスタ素子のチャネル領域を形成するサスペンデッドナノワイヤと、前記サスペンデッドナノワイヤ上に配設される誘電体材料の層と、前記誘電体材料の層上に配設される金属層とを有し、
    前記金属層は９９．５原子％〜７５．０原子％の２族〜７族金属又はＡｌと、０．５原子％〜１０．０原子％の範囲の量で存在するＳｉ又はＧｅとを含む、金属層とを備え、前記ナノワイヤがそのゲート電極内に懸架され、前記金属層が前記ゲート電極の一部を形成する、ナノワイヤトランジスタ素子を備える、プロセッサと、
    を備える、演算素子。
  37. マザーボードと、
    前記マザーボード上に搭載される通信チップと、
    前記マザーボード上に搭載され、トランジスタ素子を有するプロセッサとを備え、
    前記トランジスタ素子は、
    上面と一対の横方向に対向する側壁とを有するチャネル構造と、前記上面及び前記一対の横方向に対向する側壁上に配設される誘電体層と、前記上面及び前記一対の横方向に対向する側壁上の前記誘電体層上に配設される金属層とを有し、
    前記金属層は９９．５原子％〜７５．０原子％の２族〜７族金属又はＡｌと、０．５原子％〜１０．０原子％の範囲の量で存在するＳｉ又はＧｅとを含む、プロセッサと、
    を備える、演算素子。
  38. マザーボードと、
    前記マザーボード上に搭載される通信チップと、
    前記マザーボード上に搭載され、表面を含む基板を有するプロセッサであって、
    前記基板の表面上に配設される誘電体材料の層と、
    側壁と底面とを有する、前記誘電体材料の層内に形成されるトレンチ又はビアと、
    前記側壁及び底面上に配設されるバリア層であって、９９．５原子％〜７５．０原子％の２族〜７族金属と、０．５原子％〜１０．０原子％の範囲の量で存在するＳｉ又はＧｅとを含む、バリア層と、
    ウェル内の金属領域であって、前記バリア層が、前記金属領域と前記誘電体材料の層との間にある、金属領域とを備える、プロセッサと、
    を備える、演算素子。
JP2014533260A 2011-09-29 2011-09-29 金属層を有する基板を製造する方法 Active JP6122854B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2011/054051 WO2013048417A1 (en) 2011-09-29 2011-09-29 Electropositive metal containing layers for semiconductor applications

Publications (2)

Publication Number Publication Date
JP2014535159A true JP2014535159A (ja) 2014-12-25
JP6122854B2 JP6122854B2 (ja) 2017-04-26

Family

ID=47996159

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014533260A Active JP6122854B2 (ja) 2011-09-29 2011-09-29 金属層を有する基板を製造する方法

Country Status (7)

Country Link
US (2) US8952355B2 (ja)
EP (1) EP2761663B1 (ja)
JP (1) JP6122854B2 (ja)
KR (2) KR101605643B1 (ja)
CN (1) CN103843144B (ja)
TW (2) TWI582997B (ja)
WO (1) WO2013048417A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018512731A (ja) * 2015-03-11 2018-05-17 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ ハロゲン系前駆体から金属配線を保護するための方法及び装置

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8952355B2 (en) 2011-09-29 2015-02-10 Intel Corporation Electropositive metal containing layers for semiconductor applications
CN106887453B (zh) 2011-12-19 2020-08-21 英特尔公司 Ⅲ族-n纳米线晶体管
JP2016508497A (ja) * 2013-01-31 2016-03-22 レール・リキード−ソシエテ・アノニム・プール・レテュード・エ・レクスプロワタシオン・デ・プロセデ・ジョルジュ・クロード マンガン含有化合物、その合成及びマンガン含有膜の堆積へのその使用
US8823060B1 (en) * 2013-02-20 2014-09-02 Taiwan Semiconductor Manufacturing Co., Ltd. Method for inducing strain in FinFET channels
US9214555B2 (en) 2013-03-12 2015-12-15 Taiwan Semiconductor Manufacturing Co., Ltd. Barrier layer for FinFET channels
US9385033B2 (en) * 2013-09-27 2016-07-05 Intel Corporation Method of forming a metal from a cobalt metal precursor
KR102192084B1 (ko) * 2013-11-25 2020-12-16 삼성전자주식회사 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자
US9455150B2 (en) 2013-12-24 2016-09-27 Intel Corporation Conformal thin film deposition of electropositive metal alloy films
KR102309334B1 (ko) 2014-12-19 2021-10-07 인텔 코포레이션 반도체 디바이스들을 위해 희생 차단 층들을 이용하는 선택적 퇴적
KR101692240B1 (ko) 2015-03-12 2017-01-05 주식회사 경동나비엔 제습 냉방기
US20160372600A1 (en) * 2015-06-19 2016-12-22 International Business Machines Corporation Contact-first field-effect transistors
WO2017052611A1 (en) 2015-09-25 2017-03-30 Intel Corporation Nanowire transistor device architectures
KR102642375B1 (ko) * 2015-10-21 2024-02-28 이머리스 그래파이트 앤드 카본 스위춰랜드 리미티드 스노우볼상 형태를 가진 탄소질 복합 물질
US10886408B2 (en) 2016-09-29 2021-01-05 Intel Corporation Group III-V material transistors employing nitride-based dopant diffusion barrier layer
US10177226B2 (en) 2016-11-03 2019-01-08 International Business Machines Corporation Preventing threshold voltage variability in stacked nanosheets
WO2018118086A1 (en) * 2016-12-23 2018-06-28 Intel Corporation Gallium-based co-reactants for fabricating metal silicide and metal germanide films
WO2019005090A1 (en) * 2017-06-30 2019-01-03 Intel Corporation SOURCE AND DRAIN CONTACTS OF SEMICONDUCTOR OXIDE DEVICE COMPRISING GRADUATED INDIUM LAYERS
US11387366B2 (en) 2017-09-27 2022-07-12 Intel Corporation Encapsulation layers of thin film transistors
US20200279910A1 (en) * 2017-12-15 2020-09-03 Intel Corporation Reducing off-state leakage in semiconductor devices
JP2024022694A (ja) * 2020-12-28 2024-02-20 株式会社Adeka 原子層堆積法用薄膜形成原料、薄膜の製造方法及びアルミニウム化合物
KR102641124B1 (ko) 2021-06-24 2024-02-28 한양대학교 산학협력단 원자층 증착법을 통해 일함수가 조절되는 반도체 소자의 게이트 구조체 및 그 형성방법

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11224947A (ja) * 1997-11-28 1999-08-17 Toshiba Corp 半導体装置およびその製造方法
JP2002280562A (ja) * 2001-03-19 2002-09-27 Seiko Epson Corp Ｓｏｉ構造のｍｏｓ電界効果トランジスタおよびその製造方法ならびに電子機器
US6562708B1 (en) * 2000-11-16 2003-05-13 Tokyo Electron Limited Method for incorporating silicon into CVD metal films
JP2003152077A (ja) * 2001-11-15 2003-05-23 Hitachi Ltd 半導体装置および半導体装置の製造方法
JP2005510874A (ja) * 2001-11-26 2005-04-21 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド 銅シード堆積後における注入方法
US20050121703A1 (en) * 2003-12-05 2005-06-09 Katsuhiko Hieda Semiconductor device and method for manufacturing the same
JP2005217176A (ja) * 2004-01-29 2005-08-11 Tokyo Electron Ltd 半導体装置および積層膜の形成方法
JP2006028572A (ja) * 2004-07-14 2006-02-02 Ulvac Japan Ltd 薄膜形成方法
JP2006257073A (ja) * 2005-02-04 2006-09-28 Air Products & Chemicals Inc 有機金属錯体及びそれを使用する堆積方法
WO2011056519A2 (en) * 2009-10-26 2011-05-12 Asm International N.V. Synthesis and use of precursors for ald of group va element containing thin films
US20110195569A1 (en) * 2010-02-10 2011-08-11 Kwangjin Moon Semiconductor Device and Method for Forming the Same
WO2011102396A1 (ja) * 2010-02-16 2011-08-25 株式会社神戸製鋼所 表示装置用Ａｌ合金膜

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020013487A1 (en) * 2000-04-03 2002-01-31 Norman John Anthony Thomas Volatile precursors for deposition of metals and metal-containing films
KR100414217B1 (ko) * 2001-04-12 2004-01-07 삼성전자주식회사 게이트 올 어라운드형 트랜지스터를 가진 반도체 장치 및그 형성 방법
US7186380B2 (en) * 2002-07-01 2007-03-06 Hewlett-Packard Development Company, L.P. Transistor and sensors made from molecular materials with electric dipoles
JP2005533390A (ja) * 2002-07-18 2005-11-04 アヴィザ テクノロジー インコーポレイテッド 混合成分を有する薄膜の分子層蒸着
AU2003277033A1 (en) * 2002-09-30 2004-04-23 Nanosys, Inc. Applications of nano-enabled large area macroelectronic substrates incorporating nanowires and nanowire composites
JP2006093390A (ja) * 2004-09-24 2006-04-06 Matsushita Electric Ind Co Ltd 半導体素子および半導体回路
US7598516B2 (en) * 2005-01-07 2009-10-06 International Business Machines Corporation Self-aligned process for nanotube/nanowire FETs
JP2006261235A (ja) * 2005-03-15 2006-09-28 Toshiba Corp 半導体装置
FR2884648B1 (fr) * 2005-04-13 2007-09-07 Commissariat Energie Atomique Structure et procede de realisation d'un dispositif microelectronique dote d'un ou plusieurs fils quantiques aptes a former un canal ou plusieurs canaux de transistors
US7279375B2 (en) * 2005-06-30 2007-10-09 Intel Corporation Block contact architectures for nanoscale channel transistors
US7521356B2 (en) * 2005-09-01 2009-04-21 Micron Technology, Inc. Atomic layer deposition systems and methods including silicon-containing tantalum precursor compounds
US8188551B2 (en) 2005-09-30 2012-05-29 Infineon Technologies Ag Semiconductor devices and methods of manufacture thereof
US7531452B2 (en) * 2007-03-30 2009-05-12 Tokyo Electron Limited Strained metal silicon nitride films and method of forming
KR101375833B1 (ko) 2007-05-03 2014-03-18 삼성전자주식회사 게르마늄 나노로드를 구비한 전계효과 트랜지스터 및 그제조방법
EP2037492A1 (en) 2007-09-11 2009-03-18 S.O.I.Tec Silicon Insulator Technologies Multiple gate field effect transistor structure and method for fabricating same
US7727830B2 (en) 2007-12-31 2010-06-01 Intel Corporation Fabrication of germanium nanowire transistors
US8491967B2 (en) * 2008-09-08 2013-07-23 Applied Materials, Inc. In-situ chamber treatment and deposition process
US8120073B2 (en) * 2008-12-31 2012-02-21 Intel Corporation Trigate transistor having extended metal gate electrode
US7964490B2 (en) 2008-12-31 2011-06-21 Intel Corporation Methods of forming nickel sulfide film on a semiconductor device
US7893492B2 (en) * 2009-02-17 2011-02-22 International Business Machines Corporation Nanowire mesh device and method of fabricating same
EP2443181A4 (en) * 2009-04-16 2012-10-17 Merck Patent Gmbh SYNTHESIS OF SILICON NANOBARRES
US20120070981A1 (en) 2010-09-17 2012-03-22 Clendenning Scott B Atomic layer deposition of a copper-containing seed layer
US8440556B2 (en) 2010-12-22 2013-05-14 Intel Corporation Forming conformal metallic platinum zinc films for semiconductor devices
US8952355B2 (en) 2011-09-29 2015-02-10 Intel Corporation Electropositive metal containing layers for semiconductor applications
CN103999226B (zh) 2011-12-19 2017-02-15 英特尔公司 在栅绕式架构中的锗和iii‑v纳米线及纳米带的cmos实现

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11224947A (ja) * 1997-11-28 1999-08-17 Toshiba Corp 半導体装置およびその製造方法
US6562708B1 (en) * 2000-11-16 2003-05-13 Tokyo Electron Limited Method for incorporating silicon into CVD metal films
JP2002280562A (ja) * 2001-03-19 2002-09-27 Seiko Epson Corp Ｓｏｉ構造のｍｏｓ電界効果トランジスタおよびその製造方法ならびに電子機器
JP2003152077A (ja) * 2001-11-15 2003-05-23 Hitachi Ltd 半導体装置および半導体装置の製造方法
JP2005510874A (ja) * 2001-11-26 2005-04-21 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド 銅シード堆積後における注入方法
JP2005167132A (ja) * 2003-12-05 2005-06-23 Toshiba Corp 半導体装置及びその製造方法
US20050121703A1 (en) * 2003-12-05 2005-06-09 Katsuhiko Hieda Semiconductor device and method for manufacturing the same
JP2005217176A (ja) * 2004-01-29 2005-08-11 Tokyo Electron Ltd 半導体装置および積層膜の形成方法
JP2006028572A (ja) * 2004-07-14 2006-02-02 Ulvac Japan Ltd 薄膜形成方法
JP2006257073A (ja) * 2005-02-04 2006-09-28 Air Products & Chemicals Inc 有機金属錯体及びそれを使用する堆積方法
WO2011056519A2 (en) * 2009-10-26 2011-05-12 Asm International N.V. Synthesis and use of precursors for ald of group va element containing thin films
US20110195569A1 (en) * 2010-02-10 2011-08-11 Kwangjin Moon Semiconductor Device and Method for Forming the Same
WO2011102396A1 (ja) * 2010-02-16 2011-08-25 株式会社神戸製鋼所 表示装置用Ａｌ合金膜

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018512731A (ja) * 2015-03-11 2018-05-17 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ ハロゲン系前駆体から金属配線を保護するための方法及び装置

Also Published As

Publication number Publication date
US20130270513A1 (en) 2013-10-17
KR20140054372A (ko) 2014-05-08
EP2761663A1 (en) 2014-08-06
EP2761663A4 (en) 2015-07-22
TW201620139A (zh) 2016-06-01
WO2013048417A1 (en) 2013-04-04
EP2761663B1 (en) 2016-09-14
KR101713920B1 (ko) 2017-03-09
US8952355B2 (en) 2015-02-10
US9390932B2 (en) 2016-07-12
TWI517394B (zh) 2016-01-11
KR20160036070A (ko) 2016-04-01
TW201327827A (zh) 2013-07-01
KR101605643B1 (ko) 2016-03-22
TWI582997B (zh) 2017-05-11
US20150243508A1 (en) 2015-08-27
JP6122854B2 (ja) 2017-04-26
CN103843144B (zh) 2018-06-19
CN103843144A (zh) 2014-06-04

Similar Documents

Publication Publication Date Title
JP6122854B2 (ja) 金属層を有する基板を製造する方法
US9966440B2 (en) Tin doped III-V material contacts
JP5732142B2 (ja) トレンチを介した選択的ゲルマニウムｐコンタクトメタライゼーション
TW202036686A (zh) 半導體元件製造方法及半導體元件
US11855164B2 (en) Semiconductor device and fabrication method thereof
US9941114B2 (en) Organometallic precursors and methods of forming thin layers using the same
KR20200135720A (ko) 트랜지스터 게이트 전극들을 위한 일 함수 층들
KR102245667B1 (ko) 집적 회로 디바이스의 금속들 간의 선택적 확산 장벽
TW201342611A (zh) 使用源極與汲極應力源之應變通道區域電晶體及包括其之系統
US20240014268A1 (en) High aspect ratio source or drain structures with abrupt dopant profile
US9954071B2 (en) Method for preparing titanium-aluminum alloy thin film
US11594485B2 (en) Local interconnect with air gap
TW201733003A (zh) 半導體裝置之形成方法
US20230197826A1 (en) Self-aligned gate endcap (sage) architectures with improved cap
TWI786779B (zh) 具有多個臨界電壓的半導體元件及其製備方法
WO2018190828A1 (en) Semiconducting oxide device source and drain contacts
US20230378335A1 (en) Semiconductor device
US20210351300A1 (en) Self-aligned gate endcap (sage) architectures with vertical sidewalls
TW202407813A (zh) 半導體裝置結構及其形成方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150522

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150616

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150911

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160308

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160525

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161018

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170113

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170131

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20170301

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170403

R150 Certificate of patent or registration of utility model

Ref document number: 6122854

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250