JP2018512731A - ハロゲン系前駆体から金属配線を保護するための方法及び装置 - Google Patents

ハロゲン系前駆体から金属配線を保護するための方法及び装置 Download PDF

Info

Publication number
JP2018512731A
JP2018512731A JP2017547455A JP2017547455A JP2018512731A JP 2018512731 A JP2018512731 A JP 2018512731A JP 2017547455 A JP2017547455 A JP 2017547455A JP 2017547455 A JP2017547455 A JP 2017547455A JP 2018512731 A JP2018512731 A JP 2018512731A
Authority
JP
Japan
Prior art keywords
layer
substrate
protective layer
barrier layer
ruthenium
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017547455A
Other languages
English (en)
Other versions
JP6695351B2 (ja
Inventor
メユール ビー． ナイク，
メユール ビー． ナイク，
ポール エフ． マー，
ポール エフ． マー，
テホン ハ，
テホン ハ，
シュリーニヴァース ガッギラ，
シュリーニヴァース ガッギラ，
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of JP2018512731A publication Critical patent/JP2018512731A/ja
Application granted granted Critical
Publication of JP6695351B2 publication Critical patent/JP6695351B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

基板上に配線を形成する方法及び装置が提供される。保護層が、基板上に、且つ、基板上に形成されたビア内に形成される。保護層はハロゲン含有材料に対して耐性がある。バリア層が保護層の上部に形成される。バリア層はハロゲン含有材料を含む。金属層がバリア層の上に堆積される。別の実施形態では、保護層がビア内に選択的に堆積される。【選択図】図１

Description

本開示は、概して、集積回路及びその他の電子デバイスの製造において配線及び他の導電性フィーチャを形成するための方法及び装置に関する。特に、本開示は、ハロゲン系前駆体に耐性のある保護層を形成するために方法及び装置に関する。
集積回路（ＩＣ）装置の構造的寸法がサブクォータミクロン規模に縮小するにつれて、電気抵抗及び電流密度が懸念及び改善の対象となってきた。マルチレベルの配線技術によって、ＩＣ装置全体にわたって導電経路が設けられ、コンタクト、プラグ、ビア、ライン、ワイヤ、及びその他のフィーチャを含む高アスペクト比フィーチャで形成される。基板上で配線を形成する典型的な方法は、１つ又は複数の層を堆積することと、層のうちの少なくとも１つをエッチングして、１つ又は複数のフィーチャを形成することと、フィーチャ内にバリア層を堆積することと、１つ又は複数の層を堆積して、フィーチャを充填することとを含む。典型的に、フィーチャは、下部導電層と上部導電層との間に配置された誘電材料内に形成される。配線は、上部導電層と下部導電層とをリンクするためにフィーチャ内に形成される。このような配線フィーチャを確実に形成することが、回路を生成し、個々の基板の回路密度及び品質を高めるよう継続的に努力する上で重要である。
銅は、サブミクロン規模の高アスペクト比の配線フィーチャを充填するには最適な金属である。なぜなら、銅及びその合金はアルミニウムよりも抵抗が低いからである。しかしながら、銅は周囲の材料により容易に拡散し、隣接する層の電子デバイス特徴を変えてしまう恐れがある。拡散した銅は、層間の導電経路を形成することによって回路全体の信頼性を低下させる恐れがあり、デバイスの不具合をもたらすことさえある。それ故に、銅原子の拡散を防止又は阻止するために、銅メタライゼーションの前にバリア層が堆積される。一般的に、バリア層は、タングステン、チタン、タンタル、及びそれらの窒化物などの耐熱金属であり、これらはすべて銅より密度が高い。
非ハロゲン系前駆体に比べて、塩素やフッ素などのハロゲン系前駆体は、均一なバリア層の堆積に役立つ。しかしながら、ハロゲン系前駆体は、高アスペクト比の配線を充填する銅を腐食させる恐れがある。これにより、揮発性が低いために基板から除去することが難しい様々な銅化合物が形成されてしまう。したがって、銅が腐食する恐れがあり、結果的に信頼性が低下して歩留り損失につながる。
したがって、ハロゲン系前駆体と配線を含む銅材料との間の有害反応を防止する必要性がある。
一実施形態では、基板上に配線を形成する方法が本明細書に開示されている。保護層が、基板上に、且つ、基板上に形成されたビア内に形成される。保護層はハロゲン含有材料に対して耐性がある。バリア層が保護層上に形成される。バリア層はハロゲン含有材料を含む。ブランケット金属（ｂｌａｎｋｅｔ ｍｅｔａｌ）がバリア層の上に堆積される。
別の実施形態では、基板上に配線を形成する方法が本明細書に開示されている。保護層が、基板上に形成されたビア内に選択的に形成される。保護層は、ハロゲン含有材料に対して耐性がある。バリア層が保護層上に形成される。バリア層は、ハロゲン含有材料を含む。ブランケット金属層がバリア層の上に堆積される。
別の実施形態では、基板上に配線を形成する方法が本明細書に開示されている。保護層が、基板上に形成されたビア上に形成される。保護層はルテニウムから形成される。バリア層は、塩素前駆体を用いて保護層上に形成される。ライナ層がバリア層上に形成される。ブランケット銅層が、ライナ層の上に堆積され、ビアを充填する。
本開示の上述の特徴を詳細に理解することができるように、上記で簡単に要約された本開示のより具体的な説明は、実施形態を参照することによって、得ることができる。そのうちの幾つかの実施形態は添付の図面で例示されている。しかし、本開示は他の等しく有効な実施形態も許容し得ることから、付随する図面はこの開示の典型的な実施形態のみを例示しており、したがって、本開示の範囲を限定すると見なすべきではないことに、留意されたい。
基板上に金属配線を形成する方法の一実施形態を示す。 図１の方法の種々の段階における基板の断面図を示す。 基板上に金属配線を形成する方法の一実施形態を示す。 図３の方法の種々の段階における基板の断面図を示す。 図１及び図３の方法を実行するように構成された処理システムの一実施形態の概略図を示す。 一実施形態に係る、基板上の金属配線の断面図を示す。
明確にするために、適用可能である場合には、図に共通する同一の要素を示すのに同一の参照番号を使用した。さらに、一実施形態の要素を、本明細書に記載された他の実施形態で利用するために有利に適合させてもよい。
図１は、基板上に金属配線を形成する方法１００の一実施形態を示す。図２Ａ−２Ｇは、図１の方法の種々の段階における基板の断面図を示す。図２Ａは、基板２００上に形成された金属層２０２を有する基板２００を示す。方法１００は、ブロック１０２で開始し、図２Ｂで示されるように、基板２００の上に形成された金属層２０２上に誘電材料２０４が堆積される。誘電材料２０４は、例えば、酸化ケイ素、フッ素ドープ酸化ケイ素、又はフッ化炭素などの低誘電率材料から作製され得る。ブロック１０４では、図２Ｂで示されるように、誘電材料２０４を通してビア２０６が形成される。ビア２０６は、誘電材料２０４の上面２０５から金属層２０２の上面２０７まで延在し、金属層２０２を露出させる。残りの誘電材料２０４の上面２０５は、基板２００のフィールド２０９を画定する。
ブロック１０６では、図２Ｃで示されるように、保護層２０８が、誘電材料２０４の表面の上に、且つ、ビア２０６内に形成される。保護層２０８は、物理的気相堆積（ＰＶＤ）プロセス、原子層堆積（ＡＬＤ）プロセス、化学気相堆積（ＣＶＤ）プロセス、又はその他の適切なプロセスを用いて堆積され得る。保護層２０８は、ハロゲン含有材料に対して耐性のある材料から作製される。このような適切な材料は、限定されないが、ルテニウム（Ｒｕ）、窒化チタン（ＴｉＮ）、窒化タンタル（ＴａＮ）、又は窒化ルテニウムチタン（ｒｕｔｈｅｎｉｕｍ ｔｉｔａｎｉｕｍ ｎｉｔｒｉｄｅ）（ＲｕＴｉＮ）を含む。保護層２０８は、ハロゲン含有材料と下方の金属層２０２との間の反応を防止するためのバリアとして作用する。
ブロック１０８では、図２Ｄで示されるように、バリア層２１０が、保護層２０８の表面の上に堆積される。バリア層２１０は、ＰＶＤ、ＡＬＤ、ＣＶＤ、又はその他の適切なプロセスを用いて堆積され得る。バリア層２１０は、塩素含有前駆体又はフッ素含有前駆体などのハロゲン含有前駆体を用いて堆積され得る。ハロゲン含有前駆体は、限定されないが、タンタル（Ｔａ）、ＴａＮ、又は合金系Ｔａ（例えば、ＴｉＴａ、ＴａＡｌ）などのバリア層２１０を堆積するために用いられる。バリア層２１０は、金属が周囲の誘電材料２０４内へ拡散することを防ぐ。バリア層２１０は、金属が堆積され得る周囲の誘電材料２０４上に接着層をさらに設ける。
ブロック１１０では、図２Ｅで示されるように、任意選択的なライナ層２１２が、バリア層２１０の表面の上に堆積され得る。ライナ層２１２は、ＰＶＤ、ＡＬＤ、ＣＶＤ、又はその他の適切なプロセスを用いて堆積され得る。さらに、ライナ層２１２は、バリア層２１０と同じチャンバ内で堆積され得る。ライナ層２１２は、銅、ルテニウム、又は任意の他の適切な材料であってもよい。
ブロック１１２では、図２Ｆで示されるように、ビア２０６は金属２１４で充填される。金属２１４は、ＰＶＤ、ＡＬＤ、ＣＶＤ、又はその他の適切なプロセスによって、ビア２０６内に堆積され得る。金属２１４は、限定されないが、銅（Ｃｕ）又はコバルト（Ｃｏ）などの導電性材料であり得る。
ブロック１１４では、基板２００のフィールド２０９の上に形成された金属２１４の一部は、図２Ｇで示されているように、化学機械研磨を用いて除去され得る。金属２１４を誘電材料２０４の上のフィールド２０９から除去した後、金属で充填されたビア２０６は、金属２１４と金属層２０２との間に形成されたライナ層２１２、バリア層２１０、及び保護層２０８と共に残る。
図３は、基板上に金属配線を形成する方法３００の別の実施形態を示す。図４Ａ−４Ｇは、図３の方法の種々の段階における基板の断面図を示す。図４Ａは、基板４００上に形成された金属層４０２を有する基板４００を示す。方法３００は、ブロック３０２で開始し、図４Ｂで示されるように、基板４００の上に形成された金属層４０２上に誘電材料４０４が堆積される。誘電材料４０４は、例えば、カリフォルニア州サンタクララのＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ， Ｉｎｃ．から入手可能なＢｌａｃｋ Ｄｉａｍｏｎｄ（登録商標）及びＢｌａｃｋ Ｄｉａｍｏｎｄ（登録商標）ＩＩのような炭素含有酸化ケイ素（ＳｉＯＣ）などの低誘電率材料から作製され得る。ブロック３０４では、図４Ｂで示されるように、誘電材料４０４を通してビア４０６が形成される。ビア４０６は、誘電材料４０４の上面４０５から金属層４０２の上面４０７まで延在し、金属層４０２を露出させる。残りの誘電材料４０４の上面４０５は、基板４００のフィールド４０９を画定する。
ブロック３０６では、図４Ｃで示されるように、保護層４０８が、ビア４０６内で金属層４０２の表面の上に選択的に堆積される。保護層４０８は、ＣＶＤ、ＡＬＤ、又はその他の適切なプロセスを用いて堆積され得る。一実施形態では、保護層４０８は、ハロゲン含有材料に対して耐性のある材料から作製され得る。このような適切な材料は、限定されないが、Ｒｕ、ＴｉＮ、ＴａＮ、又はＲｕＴｉＮを含む。保護層４０８は、ハロゲン含有材料と下方の金属層４０２との間の反応を防止するためのバリアとして作用する。
ブロック３０８では、図４Ｄで示されるように、バリア層４１０が、保護層４０８の表面の上に、且つ、誘電材料４０４の表面の上に堆積される。バリア層４１０は、ＰＶＤ、ＡＬＤ、ＣＶＤ、又はその他の適切なプロセスを用いて堆積され得る。バリア層４１０は、塩素含有前駆体又はフッ素含有前駆体などのハロゲン含有前駆体を用いて堆積され得る。ハロゲン含有前駆体を用いて堆積されたバリア層４１０は、限定されないが、Ｔａ、ＴａＮ、又は合金系Ｔａ（例えば、ＴｉＴａ、ＴａＡｌ）などの材料を含み得る。バリア層４１０は、金属が周囲の誘電材料４０４内へ拡散することを防ぐ。バリア層４１０は、金属が堆積され得る周囲の誘電材料４０４上に接着層をさらに設ける。
ブロック３１０では、図４Ｅで示されるように、任意選択的なライナ層４１２が、バリア層４１０の表面の上に堆積され得る。ライナ層４１２は、ＰＶＤ、ＡＬＤ、ＣＶＤ、又はその他の適切なプロセスを用いて堆積され得る。さらに、ライナ層４１２は、バリア層４１０と同じチャンバ内で堆積され得る。ライナ層４１２は、銅、ルテニウム、又は任意の他の適切な材料であってもよい。
ブロック３１２では、図４Ｆで示されるように、ビア４０６は金属４１４で充填される。金属４１４は、ＰＶＤ、ＡＬＤ、ＣＶＤ、ＥＣＤ、又はその他の適切なプロセスによって、ビア４０６内に堆積され得る。金属４１４は、限定されないが、銅（Ｃｕ）又はコバルト（Ｃｏ）などの導電性材料であり得る。
ブロック３１４では、基板４００のフィールド４０９の上に形成された金属４１４の一部は、図４Ｇで示されているように、化学機械研磨を用いて除去され得る。金属４１４を誘電材料４０４の上のフィールドから除去した後、金属で充填されたビア４０６は、金属４１４と金属層４０２との間に形成されたライナ層４１２、バリア層４１０、及び保護層４０８と共に残る。
図５は、マルチチャンバ処理システム５００を示す。処理システム５００は、ロードロックチャンバ５０２、５０４、ロボット５０６、移送チャンバ５０８、処理チャンバ５１０、５１２、５１４、５１６、５１８、５２８、及びコントローラ５２０を含み得る。ロードロックチャンバ５０２、５０４は、処理システム５００内外への基板（図示せず）の移送を可能にする。ロードロックチャンバ５０２、５０４は、処理システム５００内に導入された基板をポンプダウンし、真空密封を維持することができる。ロボット５０６は、ロードロックチャンバ５０２、５０４と処理チャンバ５１０、５１２、５１４、５１６、５１８、及び５２８との間で基板を移送することができる。ロボット５０６は、ロードロックチャンバ５０２、５０４と移送チャンバ５０８との間でも基板を移送することができる。
各処理チャンバ５１２、５１４、５１６、５１８、及び５２８は、ＡＬＤ、ＣＶＤ、ＰＶＤ、エッチング、予洗浄、ガス抜き、加熱、配向、及びその他の基板処理のような、数々の基板操作を実行するように整備され得る。さらに、各処理チャンバ５１２、５１４、５１６、５１８、及び５２８は、それぞれ、保護層、バリア層、ライナ層、及び金属層を堆積するように整備され得る。
コントローラ５２０は、図１及び図３で開示された方法のような処理システム５００のすべての態様を操作するように使用され得る。例えば、コントローラ５２０は、基板上に金属配線を形成する方法を制御するように構成され得る。コントローラ５２０は、基板処理の制御を容易にするように処理システム５００の様々なコンポーネントに連結された、電源、クロック、キャッシュ、入力／出力（Ｉ／Ｏ）回路等の、メモリ５２４及び大容量記憶デバイス、入力制御ユニット、並びにディスプレイユニット（図示せず）と共に動作可能なプログラム可能中央処理装置（ＣＰＵ）５２２を含む。コントローラ５２０は、前駆体、処理ガス、及びパージガス流をモニターするセンサを含む、処理システム５００内のセンサを通して基板処理をモニターするハードウェアをさらに含む。基板温度、チャンバ内気圧などのシステムパラメータを測定する他のセンサもコントローラ５２０に情報を提供し得る。
上述の処理システム５００の制御を容易にするため、ＣＰＵ５２２は、様々なチャンバ及びサブプロセッサを制御するように、プログラム可能なロジックコントローラ（ＰＬＣ）などの産業用設定で使用できる任意の形態の汎用コンピュータプロセッサの１つであり得る。メモリ５２４はＣＰＵ５２２に接続されている。メモリ５２４は、非一時的であり、ランダムアクセスメモリ（ＲＡＭ）、読取り専用メモリ（ＲＯＭ）、フロッピーディスクドライブ、ハードディスク、又は任意の他の形態のローカル若しくは遠隔のデジタルストレージなど、容易に利用可能なメモリのうちの１つ又は複数であり得る。支持回路５２６は、従来の方式でプロセッサを支持するためにＣＰＵ５２２に連結される。荷電種の生成、加熱、及びその他の処理は、典型的にソフトウェアルーチンとしてメモリ５２４内に記憶される。ソフトウェアルーチンは、さらに、ＣＰＵ５２２によって制御されているハードウェアから遠隔に位置する第２のＣＰＵ（図示せず）によって記憶且つ／又は実行することができる。
メモリ５２４は、指令を含むコンピュータ可読記憶媒体の形態をとっており、ＣＰＵ５２２によって実行された際に処理システム５００の操作を促進させる。メモリ５２４内の指令は、本開示の方法を実装するプログラムなどのプログラム製品の形態をとっている。プログラムコードは、数々の異なるプログラミング言語のうちの任意の１つに適合し得る。一実施例では、本開示は、コンピュータシステムにおいて使用するためのコンピュータ可読記憶媒体上に記憶されたプログラム製品として実装され得る。プログラム製品の１つ又は複数のプログラムは、実施形態の機能（本明細書に記載された方法を含む）を規定する。例示的なコンピュータ可読記憶媒体は、限定されないが、（ｉ）情報が永久的に記憶される書込み不能な記憶媒体（例えば、ＣＤ−ＲＯＭドライブ、フラッシュメモリ、ＲＯＭチップ、又は任意の種類のソリッドステート不揮発性半導体メモリによって読み出し可能なＣＤ−ＲＯＭディスクなどのコンピュータ内の読出し専用メモリデバイス）、及び（ｉｉ）変更可能な情報が記憶される書き込み可能な記憶媒体（例えば、ディスケットドライブ又はハードディスクドライブ内のフロッピーディスク或いは任意の種類のソリッドステートランダムアクセス半導体メモリ）を含む。このようなコンピュータ可読記憶媒体は、本明細書に記載された方法の機能を方向付けるコンピュータ可読指令を運ぶ際には、本開示の実施形態である。
実施例１
図５に記載された処理チャンバを用いて、以下の実施例が実行され得る。導電層の上に形成された炭素含有酸化ケイ素層を有する基板が、一実施形態に係る配線を形成するために使用される。この実施例における導電層は、銅から作製される。炭素含有酸化ケイ素層の上面から銅層の上面まで、炭素含有酸化ケイ素層を通してビアがエッチングされ、銅層が露出させられる。ロボットは、ガス抜きのために基板をロードロックチャンバから第１の処理チャンバへと動かす。ガス抜き処理の後、ロボットは、予洗浄処理のために基板をガス抜きチャンバから第２の処理チャンバへと動かす。ガス抜き及び予洗浄処理は、基板を任意の自然酸化物から確実に自由にする。
ロボットは、保護層を堆積するために基板を第２の処理チャンバに搬送する。保護層処理チャンバでは、ルテニウム層が誘電体層の表面上に、且つ、ビア内に形成される。ルテニウム層は、塩素前駆体（バリア層の堆積に使用される）が下方の銅金属と反応することを防止する保護層として作用する。ルテニウムは塩素との反応に対して耐性があるので、ルテニウム層はこのような望ましくない反応を防ぐ。ルテニウム層は、ＣＶＤプロセスを使用して堆積される。ルテニウム層の厚さは、１ｎｍと５ｎｍの間であり得る。
ルテニウム保護層の堆積が完了した後に、ロボットは、基板を保護層処理チャンバからバリア層処理チャンバへと動かす。バリア層は、ＣＶＤプロセスを使用して、ルテニウム保護層の表面の上に堆積される。バリア層の堆積のために塩素前駆体ガスが使用される。バリア層は、Ｔａ膜である。ライナ層をバリア層の上面に堆積するために、基板はバリア層処理チャンバ内に留まってもよい。
ロボットは、基板をバリア層処理チャンバから銅シードの堆積のための処理チャンバへと動かし得る。ＣＶＤプロセスを用いて、ビアを充填するように銅を堆積することができる。誘電材料の上部のライナ層の上面は、さらに銅材料で積層され得る。
基板を化学機械研磨システム内に動かして、銅層をライナ層に戻し、ライナ層をバリア層に戻し、バリア層を保護層に戻し、且つ保護層を誘電材料に戻すように平坦化することができる。
実施例２
図５に記載された処理チャンバを用いて、以下の実施例が実行され得る。導電層の上に形成された炭素含有酸化ケイ素層を有する基板が、一実施形態に係る配線を形成するために使用される。この実施例における導電層は、銅から作製される。炭素含有酸化ケイ素層の上面から銅層の上面まで、炭素含有酸化ケイ素層を通してビアがエッチングされ、銅層が露出させられる。ロボットは、ガス抜きのために基板をロードロックチャンバから第１の処理チャンバへと動かす。ガス抜き処理が完了した後、ロボットは、予洗浄処理のために基板をガス抜きチャンバから第２の処理チャンバへと動かす。ガス抜き及び予洗浄処理は、基板を任意の自然酸化物から確実に自由にする。
ロボットは、保護層を堆積するために基板を第２の処理チャンバに搬送する。保護層処理チャンバでは、窒化チタン（ＴｉＮ）層が、誘電体層の表面上に、且つ、ビア内に堆積される。ＴｉＮ層は、フッ素前駆体（バリア層の堆積に使用される）が下方の銅金属と反応することを防止する保護層として作用する。ＴｉＮは、フッ素との反応に対して耐性があるので、ＴｉＮ層はこのような望ましくない反応を防ぐ。ＴｉＮ層は、ＣＶＤプロセスを使用して基板上に堆積される。ＴｉＮ層の厚さは、１ｎｍと５ｎｍの間であり得る。
ＴｉＮ保護層の堆積が完了した後に、ロボットは、基板を保護層処理チャンバからバリア層処理チャンバへと動かす。バリア層は、ＣＶＤプロセスを使用して、ＴｉＮ保護層の表面の上に堆積される。バリア層の堆積のためにフッ素前駆体ガスが使用される。バリア層は、Ｔａ膜である。ライナ層をバリア層の上面に堆積するために、基板はバリア層処理チャンバ内に留まってもよい。
ロボットは、基板をバリア層処理チャンバから銅シードの堆積のための処理チャンバへと動かし得る。ＣＶＤプロセスを用いて、ビアを充填するように銅を堆積することができる。誘電材料の上部のライナ層の上面は、さらに銅材料で積層され得る。
基板を化学機械研磨システム内に動かして、銅層をライナ層に戻し、ライナ層をバリア層に戻し、バリア層を保護層に戻し、且つ保護層を誘電材料に戻すように平坦化することができる。
実施例３
図５に記載された処理チャンバを用いて、以下の実施例が実行され得る。導電層の上に形成された炭素含有酸化ケイ素層を有する基板が、一実施形態に係る配線を形成するために使用される。この実施例における導電層は、コバルトから作製される。炭素含有酸化ケイ素層の上面からコバルト層の上面まで、炭素含有酸化ケイ素層を通してビアがエッチングされ、コバルト層が露出させられる。ロボットは、ガス抜きのために基板をロードロックチャンバから第１の処理チャンバへと動かす。ガス抜き処理が完了した後、ロボットは、予洗浄処理のために基板をガス抜きチャンバから第２の処理チャンバへと動かす。ガス抜き及び予洗浄処理は、基板を任意の自然酸化物から確実に自由にする。
ロボットは、保護層を堆積するために基板を第２の処理チャンバに搬送する。保護層処理チャンバでは、ルテニウム層が、ビア内で、且つ、コバルト層の表面上で選択的に堆積される。ルテニウム層は、塩素前駆体（バリア層の堆積に使用される）が下方のコバルト金属と反応することを防止する保護層として作用する。ルテニウムは塩素との反応に対して耐性があるので、ルテニウム層はこのような望ましくない反応を防ぐ。選択的な堆積はコバルトの体積を増やす。なぜなら、選択的堆積を通してビアの側壁上の保護材料が減少するからである。ルテニウム層は、ＣＶＤプロセスを使用して基板上に堆積される。ルテニウム層の厚さは、１ｎｍと５ｎｍの間であり得る。
ルテニウム保護層の堆積が完了した後、ロボットは、基板を保護層処理チャンバからバリア層処理チャンバへと動かす。バリア層は、ＣＶＤプロセスを用いて、ルテニウム保護層の表面の上に、且つ、誘電材料の表面の上に堆積される。バリア層の堆積のために塩素前駆体ガスが使用される。バリア層は、Ｔａ膜である。ライナ層をバリア層の上面に堆積するために、基板はバリア層処理チャンバ内に留まってもよい。
ロボットは、基板をバリア層処理チャンバからコバルトシードの堆積のための処理チャンバへと動かし得る。ＣＶＤプロセスを用いて、ビアを充填するようにコバルトを堆積することができる。誘電材料の上部のライナ層の上面は、さらにコバルト材料で積層され得る。
基板を化学機械研磨システム内に動かして、コバルト層をライナ層に戻し、ライナ層をバリア層に戻し、バリア層を保護層に戻し、且つ保護層を誘電材料に戻すように平坦化することができる。
実施例４
図５に記載された処理チャンバを用いて、以下の実施例が実行され得る。導電層の上に形成された炭素含有酸化ケイ素層を有する基板が、一実施形態に係る配線を形成するために使用される。この実施例における導電層は、銅である。炭素含有酸化ケイ素層の上面から銅層の上面まで、炭素含有酸化ケイ素層を通してビアがエッチングされ、銅層が露出させられる。ロボットは、ガス抜きのために基板をロードロックチャンバから第１の処理チャンバへと動かす。ガス抜き処理が完了した後、ロボットは、予洗浄処理のために基板をガス抜きチャンバから第２の処理チャンバへと動かす。ガス抜き及び予洗浄処理は、基板を任意の自然酸化物から確実に自由にする。
ロボットは、保護層を堆積するために基板を第２の処理チャンバに搬送する。保護層処理チャンバでは、ルテニウム層が、露出された銅金属層の表面上のビア内で選択的に堆積される。ルテニウム層は、塩素前駆体（バリア層の堆積に使用される）が下方の銅金属と反応することを防止する保護層として作用する。ルテニウムは塩素との反応に対して耐性があるので、ルテニウム層はこのような望ましくない反応を防ぐ。ルテニウム層は、ＰＶＤプロセスを使用して堆積される。ルテニウムを露出された銅表面上に選択的に堆積することができるように、コリメータがＰＶＤチャンバ内に配置される。したがって、ビアの側壁上の保護材料が減少するので、銅の体積が増える。ルテニウム層の厚さは、１ｎｍと５ｎｍの間であり得る。
ルテニウム保護層の堆積が完了した際に、ロボットは、基板を保護層処理チャンバからバリア層処理チャンバへと動かす。バリア層は、ＣＶＤプロセスを用いて、ルテニウム保護層の表面の上に、且つ、誘電材料の表面の上に堆積される。バリア層の堆積のために塩素前駆体ガスが使用される。バリア層は、Ｔａ膜である。ライナ層をバリア層の上面に堆積するために、基板はバリア層処理チャンバ内に留まってもよい。
ロボットは、基板をバリア層処理チャンバから銅シードの堆積のための処理チャンバへと動かし得る。ＣＶＤプロセスを用いて、ビアを充填するように銅を堆積することができる。誘電材料の上部のライナ層の上面は、さらに銅材料で積層され得る。
基板を化学機械研磨システム内に動かして、銅層をライナ層に戻し、ライナ層をバリア層に戻し、バリア層を保護層に戻し、且つ保護層を誘電材料に戻すように平坦化することができる。
実施例５
図５に記載された処理チャンバを用いて、以下の実施例が実行され得る。導電層の上に形成された炭素含有酸化ケイ素層を有する基板が、一実施形態に係る配線を形成するために使用される。この実施例における導電層は、銅である。炭素含有酸化ケイ素層の上面から銅層の上面まで、炭素含有酸化ケイ素層を通してビアがエッチングされ、銅層が露出させられる。ロボットは、ガス抜きのために基板をロードロックチャンバから第１の処理チャンバへと動かす。ガス抜き処理が完了した後、ロボットは、予洗浄処理のために基板をガス抜きチャンバから第２の処理チャンバへと動かす。ガス抜き及び予洗浄処理は、基板を任意の自然酸化物から確実に自由にする。
ロボットは、保護層を堆積するために基板を第２の処理チャンバに搬送する。保護層処理チャンバでは、ルテニウム層が、露出された銅金属層の表面上のビア内で選択的に堆積される。ルテニウム層は、塩素前駆体（バリア層の堆積に使用される）が下方の銅金属と反応することを防止する保護層として作用する。ルテニウムは塩素との反応に対して耐性があるので、ルテニウム層はこのような望ましくない反応を防ぐ。ルテニウム層は、ＰＶＤプロセスを使用して堆積される。銅を露出された銅表面上に選択的に堆積することができるように、コリメータがＰＶＤチャンバ内に配置される。したがって、ビアの側壁上の保護材料が減少するので、銅の体積が増える。ルテニウム層の厚さは、１ｎｍと５ｎｍの間であり得る。
ルテニウム保護層の堆積が完了した際に、ロボットは、基板を保護層処理チャンバからバリア層処理チャンバへと動かす。バリア層は、ＣＶＤプロセスを用いて、ルテニウム保護層の表面の上に、且つ、誘電材料の表面の上に堆積される。バリア層の堆積のために塩素前駆体ガスが使用される。バリア層は、Ｔａ膜である。ライナ層をバリア層の上面に堆積するために、基板はバリア層処理チャンバ内に留まってもよい。
ロボットは、基板をバリア層処理チャンバからコバルトシードの堆積のための処理チャンバへと動かし得る。ＣＶＤプロセスを用いて、ビアを充填するようにコバルトを堆積することができる。誘電材料の上部のライナ層の上面は、さらにコバルト材料で積層され得る。
基板を化学機械研磨システム内に動かして、コバルトをライナ層に戻し、ライナ層をバリア層に戻し、バリア層を保護層に戻し、且つ保護層を誘電材料に戻すように平坦化することができる。
実施例６
図５に記載された処理チャンバを用いて、以下の実施例が実行され得る。導電層の上に形成された炭素含有酸化ケイ素層を有する基板が、一実施形態に係る配線を形成するために使用される。この実施例における導電層は、コバルトである。炭素含有酸化ケイ素層の上面からコバルト層の上面まで、炭素含有酸化ケイ素層を通してビアがエッチングされ、コバルト層が露出させられる。ロボットは、ガス抜きのために基板をロードロックチャンバから第１の処理チャンバへと動かす。ガス抜き処理が完了した後、ロボットは、予洗浄処理のために基板をガス抜きチャンバから第２の処理チャンバへと動かす。ガス抜き及び予洗浄処理は、基板を任意の自然酸化物から確実に自由にする。
ロボットは、保護層を堆積するために基板を第２の処理チャンバに搬送する。保護層処理チャンバでは、ルテニウム層が、露出された銅金属層の表面上のビア内で選択的に堆積される。ルテニウム層は、塩素前駆体（バリア層の堆積に使用される）が下方のコバルト金属と反応することを防止する保護層として作用する。ルテニウムは塩素との反応に対して耐性があるので、ルテニウム層はこのような望ましくない反応を防ぐ。ルテニウム層は、ＰＶＤプロセスを使用して堆積される。ルテニウムを露出されたコバルト表面上に選択的に堆積することができるように、コリメータがＰＶＤチャンバ内に配置される。したがって、ビアの側壁上の保護材料が減少するので、コバルトの体積が増える。ルテニウム層の厚さは、１ｎｍと５ｎｍの間であり得る。
ルテニウム保護層の堆積が完了した際に、ロボットは、基板を保護層処理チャンバからバリア層処理チャンバへと動かす。バリア層は、ＣＶＤプロセスを用いて、ルテニウム保護層の表面の上に、且つ、誘電材料の表面の上に堆積される。バリア層の堆積のために塩素前駆体ガスが使用される。バリア層は、Ｔａ膜である。ライナ層をバリア層の上面に堆積するために、基板はバリア層処理チャンバ内に留まってもよい。
ロボットは、基板をバリア層処理チャンバから銅シードの堆積のための処理チャンバへと動かし得る。ＣＶＤプロセスを用いて、ビアを充填するように銅を堆積することができる。誘電材料の上部のライナ層の上面は、さらに銅材料で積層され得る。
基板を化学機械研磨システム内に動かして、銅層をライナ層に戻し、ライナ層をバリア層に戻し、バリア層を保護層に戻し、且つ保護層を誘電材料に戻すように平坦化することができる。
上述の実施形態は、シングルダマシン構造を実装するプロセスの流れを示す。単一のプロセスの流れは、デュアルダマシン構造のために実装され得ることも考えられる。図６は、デュアルダマシン構造の一実施形態を示す。
デュアルダマシン構造により、ビア６０６及び／又はトレンチ６１６が誘電材料６０４内にエッチングされるプロセスが実装される。誘電材料６０４は、金属層６０２上に堆積される。金属層６０２が、基板６００上に形成される。保護層６０８が、誘電材料６０４の上に、且つ、金属層６０２の上面６０７のビア６０６及びトレンチ６１６内に堆積され得る。バリア層６１０が保護層６０８の上に堆積され得る。任意選択的なライナ層６１２がバリア層６１０の上に堆積され得る。金属層が任意選択的なライナ層６１２の上に堆積され得る。金属層６１４は、ビア６０６及びトレンチ６１６を充填するように用いられる。層６０８〜６１４は、化学機械プロセスを用いて、誘電材料６０４の上面６０５、ビア６０６、及びトレンチ６１６から除去され得る。
これまでの記述は、特定の実施形態を対象としているが、その基本的な範囲から逸脱しなければ他の実施形態及びさらなる実施形態が考案されてよく、その範囲は、下記の特許請求の範囲によって定められる。

Claims (15)

  1. 基板上の配線であって、
    誘電材料を通して露出された第１の金属層上に形成された保護層であって、前記保護層が、前記誘電材料上に形成され、ハロゲン系前駆体に対して耐性がある、保護層、
    前記保護層上に形成されたバリア層、及び
    前記バリア層の上に堆積された第２の金属層
    を含む配線。
  2. 前記保護層上に形成されたライナ層をさらに含む、請求項１に記載の配線。
  3. 前記保護層がルテニウムを含む、請求項１に記載の配線。
  4. 前記第２の金属層がトレンチ又はビアを充填する、請求項３に記載の配線。
  5. 前記保護層が窒化チタンを含む、請求項１に記載の配線。
  6. 前記第２の金属層がトレンチ又はビアを充填する、請求項５に記載の配線。
  7. 前記保護層が、ルテニウム、窒化チタン、窒化タンタル、又は窒化ルテニウムチタンのうちの１つを含む、請求項１に記載の配線。
  8. 基板上に配線を形成する方法であって、
    誘電材料を通して露出された第１の金属層上に保護層を形成することであって、前記保護層が、前記誘電材料上に形成され、ハロゲン系前駆体に対して耐性がある、形成することと、
    前記保護層上にバリア層を形成することと、
    前記バリア層の上に第２の金属層を堆積することと
    を含む方法。
  9. 基板上に配線を形成する方法であって、
    誘電材料を通して露出された第１の金属層上に保護層を選択的に形成することであって、前記保護層が、ハロゲン系前駆体に対して耐性がある、選択的に形成することと、
    前記保護層上にバリア層を形成することと、
    前記バリア層の上に第２の金属層を堆積することと
    を含む方法。
  10. 前記バリア層の上にライナ層を堆積することをさらに含む、請求項８又は９に記載の方法。
  11. 前記保護層がルテニウムを含む、請求項１０に記載の方法。
  12. 前記バリア層が、塩素系前駆体を用いて堆積される、請求項１１に記載の方法。
  13. 前記保護層が窒化チタンを含む、請求項８又は９に記載の方法。
  14. 前記バリア層が、フッ素系前駆体を用いて堆積される、請求項１３に記載の方法。
  15. 前記保護層が、ルテニウム、窒化チタン、窒化タンタル、又は窒化ルテニウムチタンのうちの１つから作製される、請求項８又は９に記載の方法。
JP2017547455A 2015-03-11 2016-01-29 ハロゲン系前駆体から金属配線を保護するための方法及び装置 Active JP6695351B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201562131742P 2015-03-11 2015-03-11
US62/131,742 2015-03-11
US14/711,135 2015-05-13
US14/711,135 US10002834B2 (en) 2015-03-11 2015-05-13 Method and apparatus for protecting metal interconnect from halogen based precursors
PCT/US2016/015754 WO2016144433A1 (en) 2015-03-11 2016-01-29 Method and apparatus for protecting metal interconnect from halogen based precursors

Publications (2)

Publication Number Publication Date
JP2018512731A true JP2018512731A (ja) 2018-05-17
JP6695351B2 JP6695351B2 (ja) 2020-05-20

Family

ID=56879258

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017547455A Active JP6695351B2 (ja) 2015-03-11 2016-01-29 ハロゲン系前駆体から金属配線を保護するための方法及び装置

Country Status (6)

Country Link
US (1) US10002834B2 (ja)
JP (1) JP6695351B2 (ja)
KR (1) KR20170136527A (ja)
CN (1) CN107431041A (ja)
TW (2) TWI673827B (ja)
WO (1) WO2016144433A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020047864A (ja) * 2018-09-20 2020-03-26 東京エレクトロン株式会社 埋め込み方法及び処理システム
JP2023516543A (ja) * 2020-05-06 2023-04-20 アプライド マテリアルズ インコーポレイテッド 金属バリア層のドーピング

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI809712B (zh) 2017-01-24 2023-07-21 美商應用材料股份有限公司 用於在基板上形成鈷層的方法
US10332787B2 (en) * 2017-06-27 2019-06-25 Taiwan Semiconductor Manufacturing Co., Ltd. Formation method of interconnection structure of semiconductor device
US10847463B2 (en) * 2017-08-22 2020-11-24 Applied Materials, Inc. Seed layers for copper interconnects
US10170322B1 (en) * 2017-11-16 2019-01-01 Taiwan Semiconductor Manufacturing Co., Ltd. Atomic layer deposition based process for contact barrier layer
JP2019106538A (ja) * 2017-12-07 2019-06-27 マイクロマテリアルズ エルエルシー 制御可能な金属およびバリアライナー凹部のための方法
US20190348369A1 (en) * 2018-05-10 2019-11-14 Mehul B. Naik Method and apparatus for protecting metal interconnect from halogen based precursors
US11371138B2 (en) * 2018-11-08 2022-06-28 Entegris, Inc. Chemical vapor deposition processes using ruthenium precursor and reducing gas
US11282745B2 (en) * 2019-04-28 2022-03-22 Applied Materials, Inc. Methods for filling features with ruthenium
JP7278164B2 (ja) * 2019-07-11 2023-05-19 東京エレクトロン株式会社 ルテニウム膜の形成方法及び基板処理システム
US20210125862A1 (en) * 2019-10-25 2021-04-29 Qualcomm Incorporated Super via integration in integrated circuits
US20220108917A1 (en) * 2020-10-06 2022-04-07 Applied Materials, Inc. Low resistance and high reliability metallization module

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000082741A (ja) * 1998-08-11 2000-03-21 Internatl Business Mach Corp <Ibm> フッ素含有誘電体を集積するための方法および材料
WO2004112114A1 (ja) * 2003-06-16 2004-12-23 Tokyo Electron Limited 成膜方法、半導体装置の製造方法、半導体装置および成膜装置
JP2010199601A (ja) * 2006-07-21 2010-09-09 Toshiba Corp 半導体装置
JP2010539698A (ja) * 2007-09-11 2010-12-16 東京エレクトロン株式会社 ルテニウムの選択堆積を半導体デバイスの作製に統合する方法
JP2011001568A (ja) * 2009-06-16 2011-01-06 Tokyo Electron Ltd バリヤ層、成膜方法及び処理システム
JP2013004539A (ja) * 2011-06-10 2013-01-07 Toshiba Corp 半導体装置、金属膜の製造方法及び半導体装置の製造方法
JP2013058565A (ja) * 2011-09-07 2013-03-28 Ulvac Japan Ltd バリアメタル層の形成方法、及び、バリアメタル層の形成装置
US20130093089A1 (en) * 2011-10-18 2013-04-18 International Business Machines Corporation Interconnect Structure With An Electromigration and Stress Migration Enhancement Liner
JP2014535159A (ja) * 2011-09-29 2014-12-25 インテル・コーポレーション 半導体用途のための陽性金属含有層

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6153519A (en) * 1997-03-31 2000-11-28 Motorola, Inc. Method of forming a barrier layer
KR100274603B1 (ko) * 1997-10-01 2001-01-15 윤종용 반도체장치의제조방법및그의제조장치
US6372633B1 (en) 1998-07-08 2002-04-16 Applied Materials, Inc. Method and apparatus for forming metal interconnects
US6133136A (en) * 1999-05-19 2000-10-17 International Business Machines Corporation Robust interconnect structure
US20030027427A1 (en) * 2001-08-06 2003-02-06 Applied Materials, Inc. Integrated system for oxide etching and metal liner deposition
US6576543B2 (en) * 2001-08-20 2003-06-10 Taiwan Semiconductor Manufacturing Co., Ltd. Method for selectively depositing diffusion barriers
US7049226B2 (en) 2001-09-26 2006-05-23 Applied Materials, Inc. Integration of ALD tantalum nitride for copper metallization
KR100440261B1 (ko) 2001-12-22 2004-07-15 주식회사 하이닉스반도체 반도체 소자의 금속 배선 형성 방법
US6661098B2 (en) * 2002-01-18 2003-12-09 International Business Machines Corporation High density area array solder microjoining interconnect structure and fabrication method
WO2004113585A2 (en) * 2003-06-18 2004-12-29 Applied Materials, Inc. Atomic layer deposition of barrier materials
US7208427B2 (en) * 2003-08-18 2007-04-24 Advanced Technology Materials, Inc. Precursor compositions and processes for MOCVD of barrier materials in semiconductor manufacturing
KR100571417B1 (ko) 2003-12-31 2006-04-14 동부아남반도체 주식회사 반도체 소자의 듀얼 다마신 배선 및 그 제조 방법
US7207096B2 (en) * 2004-01-22 2007-04-24 International Business Machines Corporation Method of manufacturing high performance copper inductors with bond pads
JP4945937B2 (ja) 2005-07-01 2012-06-06 東京エレクトロン株式会社 タングステン膜の形成方法、成膜装置及び記憶媒体
US7521379B2 (en) * 2006-10-09 2009-04-21 Applied Materials, Inc. Deposition and densification process for titanium nitride barrier layers
US8287647B2 (en) * 2007-04-17 2012-10-16 Lam Research Corporation Apparatus and method for atomic layer deposition
KR100939773B1 (ko) * 2007-06-29 2010-01-29 주식회사 하이닉스반도체 반도체 소자의 금속배선 및 그의 형성방법
US8022543B2 (en) * 2008-03-25 2011-09-20 International Business Machines Corporation Underbump metallurgy for enhanced electromigration resistance
US20100151676A1 (en) * 2008-12-16 2010-06-17 Applied Materials, Inc. Densification process for titanium nitride layer for submicron applications
US20100244252A1 (en) 2009-03-31 2010-09-30 Jezewski Christopher J Self Forming Metal Fluoride Barriers for Fluorinated Low-K Dielectrics

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000082741A (ja) * 1998-08-11 2000-03-21 Internatl Business Mach Corp <Ibm> フッ素含有誘電体を集積するための方法および材料
WO2004112114A1 (ja) * 2003-06-16 2004-12-23 Tokyo Electron Limited 成膜方法、半導体装置の製造方法、半導体装置および成膜装置
JP2010199601A (ja) * 2006-07-21 2010-09-09 Toshiba Corp 半導体装置
JP2010539698A (ja) * 2007-09-11 2010-12-16 東京エレクトロン株式会社 ルテニウムの選択堆積を半導体デバイスの作製に統合する方法
JP2011001568A (ja) * 2009-06-16 2011-01-06 Tokyo Electron Ltd バリヤ層、成膜方法及び処理システム
JP2013004539A (ja) * 2011-06-10 2013-01-07 Toshiba Corp 半導体装置、金属膜の製造方法及び半導体装置の製造方法
JP2013058565A (ja) * 2011-09-07 2013-03-28 Ulvac Japan Ltd バリアメタル層の形成方法、及び、バリアメタル層の形成装置
JP2014535159A (ja) * 2011-09-29 2014-12-25 インテル・コーポレーション 半導体用途のための陽性金属含有層
US20130093089A1 (en) * 2011-10-18 2013-04-18 International Business Machines Corporation Interconnect Structure With An Electromigration and Stress Migration Enhancement Liner

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020047864A (ja) * 2018-09-20 2020-03-26 東京エレクトロン株式会社 埋め込み方法及び処理システム
JP7182970B2 (ja) 2018-09-20 2022-12-05 東京エレクトロン株式会社 埋め込み方法及び処理システム
JP2023516543A (ja) * 2020-05-06 2023-04-20 アプライド マテリアルズ インコーポレイテッド 金属バリア層のドーピング

Also Published As

Publication number Publication date
CN107431041A (zh) 2017-12-01
US20160268207A1 (en) 2016-09-15
TWI724516B (zh) 2021-04-11
TW202015177A (zh) 2020-04-16
WO2016144433A1 (en) 2016-09-15
US10002834B2 (en) 2018-06-19
TWI673827B (zh) 2019-10-01
JP6695351B2 (ja) 2020-05-20
TW201701405A (zh) 2017-01-01
KR20170136527A (ko) 2017-12-11

Similar Documents

Publication Publication Date Title
JP6695351B2 (ja) ハロゲン系前駆体から金属配線を保護するための方法及び装置
CN103155135B (zh) 减损布图以定义电路组件
US7135403B2 (en) Method for forming metal interconnection line in semiconductor device
US7737028B2 (en) Selective ruthenium deposition on copper materials
US8242019B2 (en) Selective deposition of metal-containing cap layers for semiconductor devices
US7365005B1 (en) Method for filling of a recessed structure of a semiconductor device
TWI443224B (zh) 藉由包含無電和供電的階段之溼式化學沉積而於圖案化之電介質之上形成金屬層之方法
TWI518843B (zh) 內連線結構及形成內連線結構的方法
TWI837348B (zh) 用於形成雙重金屬內連線的方法及設備
TW200419642A (en) Integration of ALD/CVD barriers with porous low k materials
US20020081845A1 (en) Method for the formation of diffusion barrier
CN101965635A (zh) 将选择性钌沉积集成到半导体器件的制造中的方法
US7589021B2 (en) Copper metal interconnection with a local barrier metal layer
US20190348369A1 (en) Method and apparatus for protecting metal interconnect from halogen based precursors
TW202135148A (zh) 低電阻接觸互連的方法與設備
US20060024962A1 (en) Partial plate anneal plate process for deposition of conductive fill material
KR100667905B1 (ko) 반도체 소자의 구리 금속배선 형성방법
TWI564422B (zh) 釕薄膜的化學氣相沉積及其應用
JP2005129937A (ja) 低ｋ集積回路相互接続構造
JP2011014667A (ja) 半導体装置及びその製造方法
JP2009170665A (ja) 半導体装置および半導体装置の製造方法
JP2009130211A (ja) 半導体装置及びその製造方法
JP2018117065A (ja) 金属膜の埋め込み方法
TW202429590A (zh) 用於形成雙重金屬內連線的方法及設備
TW569388B (en) Method to eliminate Cu corrosion

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181112

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190906

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190917

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20191212

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20200217

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200316

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200331

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200421

R150 Certificate of patent or registration of utility model

Ref document number: 6695351

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250