CN107431041A - 保护金属互连免受以卤素为基础的前体影响的方法与装置 - Google Patents

保护金属互连免受以卤素为基础的前体影响的方法与装置 Download PDF

Info

Publication number
CN107431041A
CN107431041A CN201680011644.8A CN201680011644A CN107431041A CN 107431041 A CN107431041 A CN 107431041A CN 201680011644 A CN201680011644 A CN 201680011644A CN 107431041 A CN107431041 A CN 107431041A
Authority
CN
China
Prior art keywords
layer
protective layer
substrate
barrier layer
ruthenium
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201680011644.8A
Other languages
English (en)
Inventor
梅于尔·B·奈克
马伯方
泰·洪·哈
斯里尼瓦斯·古吉拉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of CN107431041A publication Critical patent/CN107431041A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

提供用于在基板上形成互连的方法与装置。保护层形成于基板上和过孔中，所述过孔形成于所述基板上，其中所述保护层耐受含卤素材料。阻挡层形成于所述保护层的顶部。所述阻挡层包括含卤素材料。金属层沉积于所述阻挡层上方。另一实施方式中，保护层选择性地沉积于所述过孔中。

Description

保护金属互连免受以卤素为基础的前体影响的方法与装置
技术领域
本公开内容大体涉及在集成电路与其他电子器件制造中用于形成互连与其他导电特征的方法与装置。具体而言，本公开内容涉及用于形成耐受以卤素为基础的前体的保护层的方法与装置。
背景技术
随着集成电路(IC)器件的结构尺寸规模缩小至次四分之一微米(sub-quartermicron)尺寸，电阻与电流密度已成为关注及改善的领域。多阶互连技术提供遍及整个IC器件的导电路径，且形成于高深宽比(aspect ratio)特征中，所述高深宽比特征包括触点、插头、过孔、线(line)、金属线(wire)、与其他特征。用于在基板上形成互连的典型方法包括：沉积一个或多个层、蚀刻这些层的至少一层以形成一个或多个特征、于这些特征中沉积阻挡层、以及沉积一个或多个层以填充所述特征。一般而言，特征形成在介电材料内，所述介电材料配置在下导电层与上导电层之间。互连形成于所述特征内，以连接上导电层与下导电层。这些互连特征的可靠形成对于生产电路及增加个别基板上电路密度及品质的持续努力是非常重要的。
铜是用于填充次微米高深宽比互连特征的候选金属，这是因为铜及其合金具有比铝低的电阻率。然而，铜更容易扩散进入周围的材料，并可改变相邻层的电子器件特性。扩散的铜可在层之间形成导电路径，从而减少整体电路的可靠性并甚至可能造成器件失效。因此，在铜金属化(metallization)之前先沉积阻挡层，以防止或阻碍铜原子的扩散。阻挡层一般是诸如钨、钛、钽、及前述材料的氮化物的耐火金属(refractory metal)，这些耐火金属全部都具有比铜大的密度。
相较于以非卤素为基础的前体，以卤素为基础的前体(诸如氯与氟)有助于沉积均匀的阻挡层。然而，以卤素为基础的前体可能腐蚀填充高深宽比互连的铜。这造成各种铜化合物形成，这些铜化合物因为低挥发性而难以从基板移除。因此，铜可能腐蚀，而造成可靠性减少及产量损失。
因此，需要防止以卤素为基础的化合物和构成互连的铜材料之间的不利反应。
发明内容
一个实施方式中，本文公开一种于基板上形成互连的方法。保护层形成于基板上和过孔中，所述过孔形成于所述基板上。所述保护层耐受含卤素材料。阻挡层形成于所述保护层上。所述阻挡层包括含卤素材料。覆盖(blanket)金属沉积于所述阻挡层上方。
另一实施方式中，本文公开一种于基板上形成互连的方法。保护层选择性地形成于过孔中，所述过孔形成于所述基板上。所述保护层耐受含卤素材料。阻挡层形成于所述保护层上。所述阻挡层包括含卤素材料。覆盖金属层沉积于所述阻挡层上方。
另一实施方式中，本文公开一种于基板上形成互连的方法。保护层形成于过孔上，所述过孔形成于所述基板上。所述保护层由钌形成。使用氯前体将阻挡层形成于所述保护层上。于所述阻挡层上形成衬垫层。覆盖铜层沉积于所述衬垫层上方并填充所述过孔。
附图说明
通过参考其中一些绘示于附图中的实施方式，可得到上文简要概括的本公开内容的更详细的叙述，如此可得到详细地了解本公开内容的上述特征的方式。然而，应注意，附图仅绘示本公开内容的典型实施方式，并因此不应被视为限制本公开内容的保护范围，因为本公开内容可容许其他等效实施方式。
图1绘示用于在基板上形成金属互连的方法的一个实施方式；
图2A至图2G绘示图1的方法的不同阶段的基板的剖面视图；
图3绘示用于在基板上形成金属互连的方法的一个实施方式；
图4A至图4G绘示图3的方法的不同阶段的基板的剖面视图；
图5绘示处理系统的一个实施方式的示意图，所述处理系统经构造以执行根据图1与图3的方法；
图6绘示根据一个实施方式的基板上的金属互连的剖面视图。
为了清楚起见，在适用的情况下，已使用相同的元件符号指定各图共通的相同元件。此外，一个实施方式的元件可有利地适用于本文所述的其他实施方式。
具体实施方式
图1绘示用于在基板上形成金属互连的方法100的一个实施方式。图2A至图2G绘示图1的方法的不同阶段的基板的剖面视图。图2A描绘基板200，基板200具有金属层202，金属层202形成于基板200上。方法100开始于方块102，将介电材料204配置于金属层202上，金属层202形成于基板200上方，如图2B所示。介电材料204可由例如低介电常数材料制成，诸如氧化硅、掺杂氟的氧化硅、或碳氟。在方块104中，穿过介电材料204形成过孔206，如图2B所示。过孔206从介电材料204的顶表面205延伸至金属层202的顶表面207，以暴露金属层202。剩余的介电材料204的顶表面205界定基板200的场209。
在方块106中，保护层208形成于介电材料204的表面上方和过孔206中，如图2C所示。可使用物理气相沉积(PVD)工艺、原子层沉积(ALD)工艺、化学气相沉积(CVD)工艺、或其他适合的工艺来沉积保护层208。保护层208由耐受含卤素材料的材料制成。此类适合的材料包括(但不限于)钌(Ru)、氮化钛(TiN)、氮化钽(TaN)、或氮化钌钛(RuTiN)。保护层208用作阻挡物，以防止含卤素材料与下面的金属层202之间的反应。
在方块108中，阻挡层210沉积于保护层208的表面上方，如图2D所示。可使用PVD、ALD、CVD、或其他适合的工艺来沉积阻挡层210。可通过使用含卤素前体(诸如含氯前体或含氟前体)沉积阻挡层210。这些含卤素前体用于沉积阻挡层210，诸如(但不限于)钽(Ta)、TaN、或合金钽(例如TiTa、TaAl)。阻挡层210防止金属扩散进入周围的介电材料204。阻挡层210也在周围介电材料204上提供粘着层，金属可沉积至所述粘着层上。
在方块110，可选的衬垫层212可沉积于阻挡层210的表面上方，如图2E所示。可使用PVD、ALD、CVD、或其他适合的工艺沉积衬垫层212。此外，衬垫层212可在与阻挡层210相同的腔室中沉积。衬垫层212可以是铜、钌、或任何其他适合的材料。
在方块112中，用金属214填充过孔206，如图2F中所绘示。金属214可通过PVD、ALD、CVD、或其他适合工艺沉积在过孔206中。金属214可以是导电金属，诸如(但不限于)铜(Cu)或钴(Co)。
在方块114，形成于基板200的场209上方的金属214的部分可通过使用任何化学机械研磨而被移除，如图2G中所示。从介电材料204上方的场209移除金属214之后，填充在过孔206中的金属和衬垫层212、阻挡层210、以及形成在金属214及金属层202之间的保护层208一起被留下来。
图3绘示用于在基板上方形成金属互连的方法300的另一实施方式。图4A至图4G绘示图3的方法的不同阶段的基板的剖面视图。图4A描绘基板400，基板400上形成有金属层402。方法300开始于方块302，将介电材料404配置在金属层402上，金属层402形成于基板400上方，如图4B所示。介电材料404可由例如低介电常数材料制成，诸如含碳的氧化硅(SiOC)(诸如可从美国加州Santa Clara的应用材料公司购得的Black以及BlackII)。在方块304中，穿过介电材料404形成过孔406，如图4B所示。过孔406从介电材料404的顶表面405延伸至金属层402的顶表面407，以暴露金属层402。剩余的介电材料404的顶表面405界定基板400的场409。
在方块306中，保护层408选择性地沉积在金属层402的表面上方的过孔406中，如图4C所示。可使用CVD、ALD、或其他适合的工艺来沉积保护层408。一个实施方式中，保护层408可由耐受含卤素材料的材料制成。此类适合的材料包括(但不限于)钌(Ru)、氮化钛(TiN)、氮化钽(TaN)、或氮化钌钛(RuTiN)。保护层408用作阻挡物，以防止含卤素材料与下面的金属层402之间的反应。
在方块308中，阻挡层410沉积于保护层408的表面上方，并沉积于介电材料404的表面上方，如图4D所示。可使用PVD、ALD、CVD、或其他适合工艺来沉积阻挡层410。可使用含卤素前体(诸如含氯前体或含氟前体)来沉积阻挡层410。使用含卤素前体沉积的阻挡层410可包括诸如(但不限于)Ta、TaN、或合金钽(例如TiTa、TaAl)的材料。阻挡层410防止金属扩散进入周围的介电材料404。阻挡层410也在周围介电材料404上提供粘着层，金属可沉积至所述粘着层上。
在方块310，可选的衬垫层412可沉积于阻挡层410的表面上方，如图4E所示。可使用PVD、ALD、CVD、或其他适合的工艺来沉积衬垫层412。此外，衬垫层412可在与阻挡层410相同的腔室中沉积。衬垫层412可以是铜、钌、或任何其他适合的材料。
在方块312中，用金属414填充过孔406，如图4F中所绘示。金属414可通过PVD、ALD、CVD、ECD、或其他适合工艺沉积在过孔406中。金属414可以是导电金属，诸如(但不限于)铜(Cu)或钴(Co)。
在方块314中，形成于基板400的场409上方的金属414的部分可使用任何化学机械研磨移除，如图4G所示。从介电材料404的场上方移除金属414之后，填充在过孔406中的金属和衬垫层412、阻挡层410、以及形成在金属414及金属层402之间的保护层408一起被留下来。
图5描绘多腔室处理系统500。处理系统500可包括装载锁定(load lock)腔室502、504、机器人506、传送腔室508、处理腔室510、512、514、516、518、528、与控制器520。装载锁定腔室502、504容许基板(图中未示)传送进入和离开处理系统500。装载锁定腔室502、504可抽空(pump down)引入至处理系统500的基板以维持真空密封。机器人506可在装载锁定腔室502、504与处理腔室510、512、514、516、518、及528之间传送基板。机器人506也可在装载锁定腔室502、504与传送腔室508之间传送基板。
每个处理腔室512、514、516、518、与528可被装备以执行许多基板操作，诸如ALD、CVD、PVD、蚀刻、预清洁、除气、加热、定向、与其他基板工艺。此外，每个处理腔室512、514、516、518、与528可被装备以分别沉积保护层、阻挡层、衬垫层、与金属层。
控制器520可用于操作处理系统500的所有方面，诸如图1与图3中所公开的这些方法。例如，控制器520可经构造以控制在基板上形成金属互连的方法。控制器520包括可编程的中央处理单元(CPU)522，中央处理单元522可与下述设备一并操作：存储器524与大容量储存器件、输入控制单元、与显示单元(图中未示)，诸如电源供应器、时钟、高速缓存储、输入/输出(I/O)电路、与类似设备；上述设备耦接处理系统500的各种部件，以有助于控制基板处理。控制器520也包括用于通过处理系统500中的传感器来监视基板处理的硬件，包括监视前体、处理气体、与净化气流的传感器。其它测量系统参数(诸如基板温度、腔室气氛压力、与类似参数)的其他传感器也可提供信息给控制器520。
为了有助于控制上述的处理系统500，CPU522可以是可用在工业设施中的任何形式的通用计算机处理器之一，诸如可编程逻辑控制器(PLC)，以用于控制各种腔室与子处理器。存储器524耦接CPU522，且存储器524为非暂态(non-transitory)的，并可以是易于取得的存储器的一中或多种，诸如随机存取存储器(RAM)、只读存储器(ROM)、软盘驱动器、硬盘驱动器、或任何其他形式的本地端或远程端的数字储存装置。支援电路526耦接CPU522以用已知方式支援处理器。带电荷物种的生成、加热、与其他工艺大体上储存在存储器524中，一般是作为软件程序。所述软件程序也可储存于第二CPU(图中未示)中及/或由第二CPU执行，所述第二CPU位于远离由CPU522控制的硬件的远端。
存储器524为含有指令的计算机可读的储存媒体形式，当由CPU522执行这些指令时，这些指令有助于处理系统500的操作。存储器524中的指令为程序产品形式，诸如实施本公开内容的方法的程序。程序代码可符合许多不同编程语言的任何一种。一个范例中，本公开内容可被实现为储存于计算机可读储存媒体上的程序产品，而与计算机系统一并使用。程序产品的程序定义实施方式(包括本文所述的方法)的功能。所绘示的计算机可读储存媒体包括(但不限于)：(i)非可写入式储存媒体(例如，计算机内的只读存储器装置，诸如可由CD-ROM驱动器读取的CD-ROM光盘、闪存、ROM芯片或任何类型的固态非挥发半导体存储器)，信息永久储存于上述非可写入式储存媒体上；以及(ii)可写入式储存媒体(例如软盘驱动器或硬盘驱动器内的软盘，或是任何类型的固态随机存取半导体存储器)，可改变的信息储存于上述写入式储存媒体上。当搭载有针对本文所述的方法的功能的计算机可读指令时，这样的计算机可读储存媒体是本公开内容的实施方式。
范例1
下文中的范例可使用图5中所述的处理腔室来执行。具有形成于导电层上方的含碳氧化硅层的基板用于形成根据一个实施方式的互连。此范例中的导电层由铜制造。过孔从含碳氧化硅层的顶表面至铜层的顶表面，以穿过含碳氧化硅层而被蚀刻，以暴露铜层。机器人将基板从装载锁定腔室移动到第一处理腔室以进行除气。机器人将基板从除气腔室移动到第二处理腔室以用于除气工艺后的预清洁工艺。所述除气与预清洁工艺确保基板无任何原生的氧化物。
机器人将基板输送到第二处理腔室以沉积保护层。在保护层处理腔室中，钌层沉积在介电层表面上和过孔中。钌层用作保护层以防止氯前体(用于阻挡层的沉积中)与底下的铜金属的反应。钌层防止此类非期望的反应，这是因为钌耐受与氯的反应。钌层是使用CVD工艺来沉积的。钌层的厚度可介于1nm与5nm之间。
完成钌保护层的沉积后，机器人将基板从保护层处理腔室移动到阻挡层处理腔室。使用CVD工艺将阻挡层沉积于钌保护层的表面上方。氯前体气体被用于阻挡层的沉积，其中所述阻挡层为Ta膜。基板可留在阻挡层处理腔室中以将衬垫层沉积在阻挡层的顶表面上。
机器人可将基板从阻挡层处理腔室移动到用于沉积铜籽晶(seed)的处理腔室。使用CVD工艺可沉积铜以填充过孔。介电材料顶部上的衬垫层的顶表面也可用铜材料堆层。
基板可移动至化学机械研磨系统，以平整化铜层而回到衬垫层、平整化衬垫层而回到阻挡层、平整化阻挡层而回到保护层、且平整化保护层而回到介电材料。
范例2
下文中的范例可使用图5中所述的处理腔室执行。具有形成于导电层上方的含碳氧化硅层的基板用于形成根据一个实施方式的互连。此范例中的导电层由铜制造。过孔从含碳氧化硅层的顶表面至铜层的顶表面，以穿过含碳氧化硅层而被蚀刻，以暴露铜层。机器人将基板从装载锁定腔室移动到第一处理腔室以进行除气。在除气工艺完成后，机器人将基板从除气腔室移动到第二处理腔室以进行预清洁工艺。所述除气与预清洁工艺确保基板无任何原生的氧化物。
机器人将基板输送到第二处理腔室以沉积保护层。在保护层处理腔室中，氮化钛(TiN)层沉积在介电层表面上和过孔中。TiN层用作保护层以防止氟前体(用于阻挡层的沉积中)与底下的铜金属的反应。TiN层防止此类非期望反应，这是因为TiN耐受与氟的反应。TiN层是使用CVD工艺来沉积于基板上的。TiN层的厚度可介于1nm与5nm之间。
完成TiN保护层的沉积后，机器人将基板从保护层处理腔室移动到阻挡层处理腔室。使用CVD工艺将阻挡层沉积于TiN保护层的表面上方。氟前体气体被用于阻挡层的沉积，其中所述阻挡层为Ta膜。基板可留在阻挡层处理腔室中以将衬垫层沉积在阻挡层的顶表面上。
机器人可将基板从阻挡层处理腔室移动到用于沉积铜籽晶的处理腔室。使用CVD工艺可沉积铜以填充过孔。介电材料顶部上的衬垫层的顶表面也可用铜材料堆层。
基板可移动至化学机械研磨系统，以平整化铜层而回到衬垫层、平整化衬垫层而回到阻挡层、平整化阻挡层而回到保护层、且平整化保护层而回到介电材料。
范例3
下文中的范例可使用图5中所述的处理腔室执行。具有形成于导电层上方的含碳氧化硅层的基板用于形成根据一个实施方式的互连。此范例中的导电层由钴制造。过孔从含碳氧化硅层的顶表面至钴层的顶表面，以穿过含碳氧化硅层而被蚀刻，以暴露钴层。机器人将基板从装载锁定腔室移动到第一处理腔室以进行除气。在除气工艺完成后，机器人将基板从除气腔室移动到第二处理腔室以进行预清洁工艺。所述除气与预清洁工艺确保基板无任何原生的氧化物。
机器人将基板输送到第二处理腔室以沉积保护层。在保护层处理腔室中，钌层选择性地沉积在过孔中的钴层表面上。钌层用作保护层以防止氯前体(用于阻挡层的沉积中)与底下的钴金属的反应。钌层防止此类非期望反应，这是因为钌耐受与氯的反应。选择性沉积增加了钴的体积，因为过孔的侧壁上的保护材料通过选择性沉积而减少。钌层是使用CVD工艺来沉积于基板上的。钌层的厚度可介于1nm与5nm之间。
完成钌保护层的沉积后，机器人将基板从保护层处理腔室移动到阻挡层处理腔室。使用CVD工艺将阻挡层沉积于钌保护层的表面上方以及介电材料的表面上方。氯前体气体被用于阻挡层的沉积，其中所述阻挡层为Ta膜。基板可留在阻挡层处理腔室中以将衬垫层沉积在阻挡层的顶表面上。
机器人可将基板从阻挡层处理腔室移动到用于沉积钴籽晶的处理腔室。使用CVD工艺可沉积钴以填充过孔。介电材料顶部上的衬垫层的顶表面也可用钴材料堆层。
基板可移动至化学机械研磨系统，以平整化钴层而回到衬垫层、平整化衬垫层而回到阻挡层、平整化阻挡层而回到保护层、且平整化保护层而回到介电材料。
范例4
下文中的范例可使用图5中所述的处理腔室执行。具有形成于导电层上方的含碳氧化硅层的基板用于形成根据一个实施方式的互连。此范例中的导电层是铜。过孔从含碳氧化硅层的顶表面至铜层的顶表面，以穿过含碳氧化硅层而被蚀刻，以暴露铜层。机器人将基板从装载锁定腔室移动到第一处理腔室以进行除气。在除气工艺完成后，机器人将基板从除气腔室移动到第二处理腔室以进行预清洁工艺。所述除气与预清洁工艺确保基板无任何原生的氧化物。
机器人将基板输送到第二处理腔室以沉积保护层。在保护层处理腔室中，钌层选择性地沉积在过孔中暴露的铜金属层的表面上。钌层用作保护层以防止氯前体(用于阻挡层的沉积中)与底下的铜金属的反应。钌层防止此类非期望反应，这是因为钌耐受与氯的反应。钌层是使用PVD工艺来沉积的。准直仪配置在PVD腔室中，使得钌可被选择性地沉积在暴露的铜表面上。铜的体积因此而增加，这是因为过孔的侧壁上的保护材料减少。钌层的厚度可介于1nm与5nm之间。
当完成钌保护层的沉积时，机器人将基板从保护层处理腔室移动到阻挡层处理腔室。使用CVD工艺将阻挡层沉积于钌保护层的表面上方以及介电材料的表面上方。氯前体气体被用于阻挡层的沉积，其中所述阻挡层为Ta膜。基板可留在阻挡层处理腔室中以将衬垫层沉积在阻挡层的顶表面上。
机器人可将基板从阻挡层处理腔室移动到用于沉积铜籽晶的处理腔室。使用CVD工艺可沉积铜以填充过孔。介电材料顶部上的衬垫层的顶表面也可用铜材料堆层。
基板可移动至化学机械研磨系统，以平整化铜层而回到衬垫层、平整化衬垫层而回到阻挡层、平整化阻挡层而回到保护层、且平整化保护层而回到介电材料。
范例5
下文中的范例可使用图5中所述的处理腔室执行。具有形成于导电层上方的含碳氧化硅层的基板用于形成根据一个实施方式的互连。此范例中的导电层是铜。过孔从含碳氧化硅层的顶表面至铜层的顶表面，以穿过含碳氧化硅层而被蚀刻，以暴露铜层。机器人将基板从装载锁定腔室移动到第一处理腔室以进行除气。在除气工艺完成后，机器人将基板从除气腔室移动到第二处理腔室以进行预清洁工艺。所述除气与预清洁工艺确保基板无任何原生的氧化物。
机器人将基板输送到第二处理腔室以沉积保护层。在保护层处理腔室中，钌层选择性沉积在过孔中暴露的铜金属层的表面上。钌层用作保护层以防止氯前体(用于阻挡层的沉积中)与底下的铜金属的反应。钌层防止此类非期望反应，这是因为钌耐受与氯的反应。钌层是使用PVD工艺来沉积的。准直仪配置在PVD腔室中，使得铜可被选择性地沉积在暴露的铜表面上。铜的体积因此而增加，这是因为过孔的侧壁上的保护材料减少。钌层的厚度可介于1nm与5nm之间。
当完成钌保护层的沉积时，机器人将基板从保护层处理腔室移动到阻挡层处理腔室。使用CVD工艺将阻挡层沉积于钌保护层的表面上方以及介电材料的表面上方。氯前体气体被用于阻挡层的沉积，其中所述阻挡层为Ta膜。基板可留在阻挡层处理腔室中以将衬垫层沉积在阻挡层的顶表面上。
机器人可将基板从阻挡层处理腔室移动到用于沉积钴籽晶的处理腔室。使用CVD工艺可沉积钴以填充过孔。介电材料顶部上的衬垫层的顶表面也可用钴材料堆层。
基板可移动至化学机械研磨系统，以平整化钴层而回到衬垫层、平整化衬垫层而回到阻挡层、平整化阻挡层而回到保护层、且平整化保护层而回到介电材料。
范例6
下文中的范例可使用图5中所述的处理腔室执行。具有形成覆于导电层上方的含碳氧化硅层的基板用于形成根据一个实施方式的互连。此范例中的导电层是钴。过孔从含碳氧化硅层的顶表面至铜层的顶表面，以穿过含碳氧化硅层而被，以暴露钴层。机器人将基板从装载锁定腔室移动到第一处理腔室以进行除气。在除气工艺完成后，机器人将基板从除气腔室移动到第二处理腔室以进行预清洁工艺。所述除气与预清洁工艺确保基板无任何原生的氧化物。
机器人将基板输送到第二处理腔室以沉积保护层。在保护层处理腔室中，钌层选择性地沉积在过孔中暴露的铜金属层的表面上。钌层用作保护层以防止氯前体(用于阻挡层的沉积中)与底下的钴金属的反应。钌层防止此类非期望反应，这是因为钌耐受与氯的反应。钌层是使用PVD工艺来沉积的。准直仪配置在PVD腔室中，使得钌可被选择性地沉积在暴露的钴表面上。钴的体积因此而增加，这是因为过孔的侧壁上的保护材料减少。钌层的厚度可介于1nm与5nm之间。
当完成钌保护层的沉积时，机器人将基板从保护层处理腔室移动到阻挡层处理腔室。使用CVD工艺将阻挡层沉积于钌保护层的表面上方以及介电材料的表面上方。氯前体气体被用于沉积阻挡层，其中所述阻挡层为Ta膜。基板可留在阻挡层处理腔室中以将衬垫层沉积在阻挡层的顶表面上。
机器人可将基板从阻挡层处理腔室移动到用于沉积铜籽晶的处理腔室。使用CVD工艺可沉积铜以填充过孔。介电材料顶部上的衬垫层的顶表面也可用铜材料堆层。
基板可移动至化学机械研磨系统，以平整化铜层而回到衬垫层、平整化衬垫层而回到阻挡层、平整化阻挡层而回到保护层、且平整化保护层而回到介电材料。
前述实施方式描绘了实施单一镶嵌结构的工艺流程。也考虑，可实施单一工艺流程以用于双镶嵌结构。图6描绘双镶嵌结构的一个实施方式。
双镶嵌结构实施一个工艺，其中过孔606及/或沟槽616蚀刻进入介电材料604中。介电材料604沉积至金属层602上。金属层602形成于基板600上。保护层608可沉积于介电材料604上方并进入金属层602的顶表面607上的过孔606与沟槽616中。阻挡层610可沉积于保护层608上方。可选的衬垫层612可沉积于阻挡层610上方。金属层可沉积于可选的衬垫层612上方。使用金属层614填充过孔606与沟槽616。可使用化学机械工艺从介电材料604的顶表面605、过孔606、与沟槽616移除层608至614。
虽前述内容针对特定实施方式，但在不背离本申请的基本保护范围的情况下，可设计其他与进一步的实施方式，本申请的保护范围由随附的权利要求书决定。

Claims (15)

1.一种基板上的互连，所述互连包括：
保护层，形成在第一金属层上，所述第一金属层通过介电材料而被暴露，所述保护层形成在所述介电材料上，其中所述保护层耐受以卤素为基础的前体；
阻挡层，形成在所述保护层上；以及
第二金属层，沉积于所述阻挡层上方。
2.根据权利要求1所述的互连，进一步包括：
衬垫层，形成于所述保护层上。
3.根据权利要求1所述的互连，其中所述保护层包括：
钌。
4.根据权利要求3所述的互连，其中所述第二金属层填充沟槽或过孔。
5.根据权利要求1所述的互连，其中所述保护层包括：
氮化钛。
6.根据权利要求5所述的互连，其中所述第二金属层填充沟槽或过孔。
7.根据权利要求1所述的互连，其中所述保护层包括下述材料中的一种：
钌、氮化钛、氮化钽、或氮化钌钛。
8.一种于基板上形成互连的方法，包括：
于第一金属层上形成保护层，所述第一金属层通过介电材料而被暴露，所述保护层形成于所述介电材料上，其中所述保护层耐受以卤素为基础的前体；
于所述保护层上形成阻挡层；以及
于所述阻挡层上方沉积第二金属层。
9.一种用于在基板上形成互连的方法，包括：
于第一金属层上选择性地形成保护层，所述第一金属层通过介电材料而被暴露，其中所述保护层耐受以卤素为基础的前体；
于所述保护层上形成阻挡层；以及
于所述阻挡层上方沉积第二金属层。
10.根据权利要求8或9所述的方法，进一步包括：
于所述阻挡层上方沉积衬垫层。
11.根据权利要求10所述的方法，其中所述保护层包括：
钌。
12.根据权利要求11所述的方法，其中所述阻挡层是使用以氯为基础的前体来沉积的。
13.根据权利要求8或9所述的方法，其中所述保护层包括：
氮化钛。
14.根据权利要求13所述的方法，其中所述阻挡层是使用以氟为基础的前体来沉积的。
15.根据权利要求8或9所述的方法，其中所述保护层包括下述材料中的一种：
钌、氮化钛、氮化钽、或氮化钌钛。
CN201680011644.8A 2015-03-11 2016-01-29 保护金属互连免受以卤素为基础的前体影响的方法与装置 Pending CN107431041A (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201562131742P 2015-03-11 2015-03-11
US62/131,742 2015-03-11
US14/711,135 US10002834B2 (en) 2015-03-11 2015-05-13 Method and apparatus for protecting metal interconnect from halogen based precursors
US14/711,135 2015-05-13
PCT/US2016/015754 WO2016144433A1 (en) 2015-03-11 2016-01-29 Method and apparatus for protecting metal interconnect from halogen based precursors

Publications (1)

Publication Number Publication Date
CN107431041A true CN107431041A (zh) 2017-12-01

Family

ID=56879258

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680011644.8A Pending CN107431041A (zh) 2015-03-11 2016-01-29 保护金属互连免受以卤素为基础的前体影响的方法与装置

Country Status (6)

Country Link
US (1) US10002834B2 (zh)
JP (1) JP6695351B2 (zh)
KR (1) KR20170136527A (zh)
CN (1) CN107431041A (zh)
TW (2) TWI673827B (zh)
WO (1) WO2016144433A1 (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI758398B (zh) * 2017-01-24 2022-03-21 美商應用材料股份有限公司 用於在基板上形成鈷層的方法
US10332787B2 (en) * 2017-06-27 2019-06-25 Taiwan Semiconductor Manufacturing Co., Ltd. Formation method of interconnection structure of semiconductor device
US10847463B2 (en) * 2017-08-22 2020-11-24 Applied Materials, Inc. Seed layers for copper interconnects
US10170322B1 (en) * 2017-11-16 2019-01-01 Taiwan Semiconductor Manufacturing Co., Ltd. Atomic layer deposition based process for contact barrier layer
JP2019106538A (ja) * 2017-12-07 2019-06-27 マイクロマテリアルズ エルエルシー 制御可能な金属およびバリアライナー凹部のための方法
US20190348369A1 (en) * 2018-05-10 2019-11-14 Mehul B. Naik Method and apparatus for protecting metal interconnect from halogen based precursors
JP7182970B2 (ja) * 2018-09-20 2022-12-05 東京エレクトロン株式会社 埋め込み方法及び処理システム
KR102686799B1 (ko) * 2018-11-08 2024-07-22 엔테그리스, 아이엔씨. 루테늄 전구체 및 환원 가스를 사용하는 화학 증착 공정
US11282745B2 (en) * 2019-04-28 2022-03-22 Applied Materials, Inc. Methods for filling features with ruthenium
JP7278164B2 (ja) * 2019-07-11 2023-05-19 東京エレクトロン株式会社 ルテニウム膜の形成方法及び基板処理システム
US20210125862A1 (en) * 2019-10-25 2021-04-29 Qualcomm Incorporated Super via integration in integrated circuits
US11270911B2 (en) * 2020-05-06 2022-03-08 Applied Materials Inc. Doping of metal barrier layers
US20220108917A1 (en) * 2020-10-06 2022-04-07 Applied Materials, Inc. Low resistance and high reliability metallization module

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010022398A1 (en) * 1998-08-11 2001-09-20 Alfred Grill Method and materials for integration of fluorine-containing low-k dielectrics
CN1670945A (zh) * 2004-01-22 2005-09-21 国际商业机器公司 制造高性能铜叠层感应器的方法
US20100244252A1 (en) * 2009-03-31 2010-09-30 Jezewski Christopher J Self Forming Metal Fluoride Barriers for Fluorinated Low-K Dielectrics
US20130093089A1 (en) * 2011-10-18 2013-04-18 International Business Machines Corporation Interconnect Structure With An Electromigration and Stress Migration Enhancement Liner

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6153519A (en) * 1997-03-31 2000-11-28 Motorola, Inc. Method of forming a barrier layer
KR100274603B1 (ko) * 1997-10-01 2001-01-15 윤종용 반도체장치의제조방법및그의제조장치
US6372633B1 (en) 1998-07-08 2002-04-16 Applied Materials, Inc. Method and apparatus for forming metal interconnects
US6133136A (en) * 1999-05-19 2000-10-17 International Business Machines Corporation Robust interconnect structure
US20030027427A1 (en) * 2001-08-06 2003-02-06 Applied Materials, Inc. Integrated system for oxide etching and metal liner deposition
US6576543B2 (en) * 2001-08-20 2003-06-10 Taiwan Semiconductor Manufacturing Co., Ltd. Method for selectively depositing diffusion barriers
US7049226B2 (en) 2001-09-26 2006-05-23 Applied Materials, Inc. Integration of ALD tantalum nitride for copper metallization
KR100440261B1 (ko) 2001-12-22 2004-07-15 주식회사 하이닉스반도체 반도체 소자의 금속 배선 형성 방법
US6661098B2 (en) * 2002-01-18 2003-12-09 International Business Machines Corporation High density area array solder microjoining interconnect structure and fabrication method
KR100724181B1 (ko) * 2003-06-16 2007-05-31 동경 엘렉트론 주식회사 성막 방법, 반도체 장치의 제조 방법, 반도체 장치 및 성막장치
JP2007523994A (ja) * 2003-06-18 2007-08-23 アプライド　マテリアルズ　インコーポレイテッド バリヤ物質の原子層堆積
US7208427B2 (en) * 2003-08-18 2007-04-24 Advanced Technology Materials, Inc. Precursor compositions and processes for MOCVD of barrier materials in semiconductor manufacturing
KR100571417B1 (ko) 2003-12-31 2006-04-14 동부아남반도체 주식회사 반도체 소자의 듀얼 다마신 배선 및 그 제조 방법
JP4945937B2 (ja) 2005-07-01 2012-06-06 東京エレクトロン株式会社 タングステン膜の形成方法、成膜装置及び記憶媒体
TW200814156A (en) * 2006-07-21 2008-03-16 Toshiba Kk Method for manufacturing semiconductor device and semiconductor device
US7521379B2 (en) * 2006-10-09 2009-04-21 Applied Materials, Inc. Deposition and densification process for titanium nitride barrier layers
US8287647B2 (en) * 2007-04-17 2012-10-16 Lam Research Corporation Apparatus and method for atomic layer deposition
KR100939773B1 (ko) * 2007-06-29 2010-01-29 주식회사 하이닉스반도체 반도체 소자의 금속배선 및 그의 형성방법
US7829454B2 (en) * 2007-09-11 2010-11-09 Tokyo Electron Limited Method for integrating selective ruthenium deposition into manufacturing of a semiconductior device
US8022543B2 (en) * 2008-03-25 2011-09-20 International Business Machines Corporation Underbump metallurgy for enhanced electromigration resistance
US20100151676A1 (en) * 2008-12-16 2010-06-17 Applied Materials, Inc. Densification process for titanium nitride layer for submicron applications
JP5487748B2 (ja) * 2009-06-16 2014-05-07 東京エレクトロン株式会社 バリヤ層、成膜方法及び処理システム
JP2013004539A (ja) * 2011-06-10 2013-01-07 Toshiba Corp 半導体装置、金属膜の製造方法及び半導体装置の製造方法
JP5808623B2 (ja) * 2011-09-07 2015-11-10 株式会社アルバック バリアメタル層の形成方法
EP2761663B1 (en) * 2011-09-29 2016-09-14 Intel Corporation Method of depositing electropositive metal containing layers for semiconductor applications

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010022398A1 (en) * 1998-08-11 2001-09-20 Alfred Grill Method and materials for integration of fluorine-containing low-k dielectrics
CN1670945A (zh) * 2004-01-22 2005-09-21 国际商业机器公司 制造高性能铜叠层感应器的方法
US20100244252A1 (en) * 2009-03-31 2010-09-30 Jezewski Christopher J Self Forming Metal Fluoride Barriers for Fluorinated Low-K Dielectrics
US20130093089A1 (en) * 2011-10-18 2013-04-18 International Business Machines Corporation Interconnect Structure With An Electromigration and Stress Migration Enhancement Liner

Also Published As

Publication number Publication date
WO2016144433A1 (en) 2016-09-15
TW201701405A (zh) 2017-01-01
JP6695351B2 (ja) 2020-05-20
TW202015177A (zh) 2020-04-16
KR20170136527A (ko) 2017-12-11
TWI673827B (zh) 2019-10-01
TWI724516B (zh) 2021-04-11
JP2018512731A (ja) 2018-05-17
US20160268207A1 (en) 2016-09-15
US10002834B2 (en) 2018-06-19

Similar Documents

Publication Publication Date Title
CN107431041A (zh) 保护金属互连免受以卤素为基础的前体影响的方法与装置
CN108140559A (zh) 传导阻障直接混合型接合
CN103155135B (zh) 减损布图以定义电路组件
CN101150112B (zh) 半导体器件及其制造方法
JP5528027B2 (ja) 配線構造の製造方法
US11948885B2 (en) Methods and apparatus for forming dual metal interconnects
TWI518843B (zh) 內連線結構及形成內連線結構的方法
CN104934409A (zh) 后道工序互连层上的通孔预填充
CN105874599A (zh) 金属薄膜电阻器及工艺
CN100414683C (zh) 用于制造具有金属线的半导体器件的方法
CN107591389A (zh) 内牺牲间隔件的互连
TW201814833A (zh) 半導體結構的形成方法
CN101308810A (zh) 集成电路结构及其制作方法
CN106206283A (zh) 沟槽刻蚀方法及第一金属层制造方法
US20190348369A1 (en) Method and apparatus for protecting metal interconnect from halogen based precursors
TWI648838B (zh) 被金屬覆蓋層覆蓋的鈷互連
CN107658261B (zh) 一种芯片后端金属制程工艺
JP2005129937A (ja) 低ｋ集積回路相互接続構造
US20190304919A1 (en) Hybrid metal interconnect structures for advanced process nodes
CN108231666A (zh) 集成电子熔丝
US20230005844A1 (en) Structures with copper doped hybrid metallization for line and via
CN110299319A (zh) 半导体元件的内连线制造方法
CN107611006A (zh) 一种芯片后端金属制程工艺
Forster Applications and properties of ionized physical vapor deposition films
SG181181A1 (en) Dual damascene process

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20171201

RJ01 Rejection of invention patent application after publication