JP2014505998A - 埋め込み型ナノ構造を持つ低熱伝導マトリクスとその方法 - Google Patents

埋め込み型ナノ構造を持つ低熱伝導マトリクスとその方法 Download PDF

Info

Publication number
JP2014505998A
JP2014505998A JP2013542193A JP2013542193A JP2014505998A JP 2014505998 A JP2014505998 A JP 2014505998A JP 2013542193 A JP2013542193 A JP 2013542193A JP 2013542193 A JP2013542193 A JP 2013542193A JP 2014505998 A JP2014505998 A JP 2014505998A
Authority
JP
Japan
Prior art keywords
matrix
fillers
another example
layer
nanostructures
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013542193A
Other languages
English (en)
Other versions
JP2014505998A5 (ja
Inventor
イ，ミンチャン
マタス，ガブリエル，エー．
エル． スカリン，マシュー
ガン リー，チィ
マッケンヒルン，シルヴェイン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alphabet Energy Inc
Original Assignee
Alphabet Energy Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alphabet Energy Inc filed Critical Alphabet Energy Inc
Publication of JP2014505998A publication Critical patent/JP2014505998A/ja
Publication of JP2014505998A5 publication Critical patent/JP2014505998A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N10/00—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects
    • H10N10/10—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects operating with only the Peltier or Seebeck effects
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N10/00—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects
    • H10N10/80—Constructional details
    • H10N10/85—Thermoelectric active materials
    • H10N10/857—Thermoelectric active materials comprising compositions changing continuously or discontinuously inside the material

Abstract

埋め込み型のナノワイヤが少なくとも１つ形成されたマトリクス、およびその方法を提供する。上記マトリクスは、ナノワイヤおよび前記ナノワイヤの間に配置された１つ以上の充填材を含む。各ナノワイヤは、第１の端部および第２の端部を有する。上記ナノワイヤは、実質的に互いに平行であり、且つ上記１つ以上の充填材を用いて互いに相対的に位置固定されている。各充填材は、５０ワット毎メートル毎ケルビン未満の熱伝導率を有している。そして、上記マトリクスは、少なくとも昇華温度および融解温度を有し、前記昇華温度および前記融解温度は各々３５０℃より高温である。

Description

発明の詳細な説明
〔１．関連出願の相互参照〕
本出願は、共通に譲渡され、すべての目的のために参照により本明細書に組み込まれる、２０１０年１２月３日に出願された米国仮出願第６１／４１９，３６６に優先権を主張する。
また、この出願は、すべての目的のために参照により本明細書に組み込まれる米国特許出願第１３／２９９，１７９に関連する。
〔２．連邦支援の研究または開発の下でなされた発明に対する権利に関する声明〕
本明細書に記載された研究は米国空軍ＳＢＩＲ契約番号ＦＡ８６５０−１０−Ｍ−２０３１によって、部分的に支援されている。米国政府は、したがって、本発明において一定の権利を有することができる。
〔３．発明の背景〕
本発明は、ナノ構造に関する。より具体的に、本発明は、埋め込み型ナノ構造を持つ低熱伝導マトリクスとその方法を提供する。ほんの一例として、本発明は、熱電装置において使用するための１つ以上の低熱伝導性材料内に埋め込まれたナノ構造のアレイに適用されている。しかしながら、本発明は、太陽光発電、電池用電極および／またはエネルギー貯蔵、触媒、および／または発光ダイオードでの使用等、より広い適用可能性として考えられる範囲を有するが、これらに限定されるものではないことが認識されるであろう。
熱電材料は、固体状でかつ可動部のない、例えば、相当量の熱エネルギーを、適用温度勾配（例えば、ゼーベック効果）において電気に変換、または、印加電界（例えば、ペルチェ効果）においてポンプ熱に変換することができるものである。固体熱エンジンは、マイクロチップやセンサー等の空間や物体の冷却をはじめ、一次熱源であれ廃熱源であれさまざまな熱源からの発熱等、非常に多くの応用がされている。近年、熱電材料を含む熱電装置の使用への関心が高まっているが、その理由として、一つには、高熱電性能（例えば、効率、電力密度、または「熱電性能指数」ＺＴ（ここで、ＺＴはＳ２σ／ｋに等しく、Ｓはゼーベック係数であり、σは電気伝導率であり、ｋは熱電材料の熱伝導率である））を有するナノ構造材料の進歩があり、一つには、廃熱を電気として回収してエネルギー効率を向上させるシステムと、集積回路を冷却してその性能を向上させるシステムとの両方に対する必要性の高まりがある。
これまで、熱電気装置は、エネルギー発生や冷却の同様の手段を達成する他の技術と比較して、これらの装置コストパフォーマンスが低いことから、その商業上の利用可能性は限られたものであった。他の技術が熱電装置ほど適していないことが多い軽量、省スペースの応用で使用する場合においてさえも、熱電装置は、そのコストが非常に高いことから、制限されることが多かった。商業的応用における熱電装置の有用性を実現する上で重要なことは、高性能な熱電材料（例えば、モジュール）を含む装置の製造可能性である。これらのモジュールは、好ましくは、例えば、最小のコストで最大のパフォーマンスを確保するような方法で製造される。
現在市販されている熱電モジュールにおける熱電材料は、一般的に、テルル化ビスマスまたはテルル化鉛から成っているが、これらの材料は共に毒性があり、製造が困難であり、調達・加工コストが高い。代替エネルギー生産とマイクロスケールの冷却性能との両方に対する必要性が現在強まっていることから、製造可能性が高く、コストが低く、性能が高い熱電装置への原動力が高まっている。
熱電装置は、Ｂｉ２Ｔｅ３やＰｂＴｅ等の従来の熱電材料で製造された熱電足に分けられることが多く、これらは電気的に接触され、冷却（例えば、ペルチェ）またはエネルギー変換（例えば、ゼーベック）装置に組み立てられる。これは、同時にすべての足にわたって温度勾配を確立するために、熱的に並列な構成を提供しながら、直列に構成された電気的接続を可能にする構成で金属接点に熱電足を接合することを含む。しかし、従来の熱電装置の製造においては、多くの欠点が存在し得る。例えば、外部で製造された熱電足を加工し、組み立てることに関連するコストは、高いことが多い。従来の加工または組立方法では、多くの電熱応用に必要な小型の熱電装置を製造することが困難であることが多い。従来の熱電材料は、通常、毒性があり、高価である。
ナノ構造は、多くの場合、少なくとも一つの構造寸法がナノスケール（例えば、０．１ｎｍと１０００ｎｍの間）の構造を指す。例えば、ナノワイヤは、長さがかなり長くなることがあっても、断面積の直径がナノスケールであることを特徴とする。他の例では、ナノチューブまたは中空ナノワイヤは、長さがかなり長くなることがあっても、壁の厚さと全断面積の直径がナノスケールであることを特徴とする。さらに他の例では、ナノ孔は、深さがかなり長くなることがあっても、断面積の直径がナノスケールである間隙であることを特徴とする。さらに他の例では、ナノメッシュは、例えばナノワイヤ、ナノチューブ、および／またはナノ孔のような複数の他のナノ構造を含むアレイであり、このアレイは連結されていることもある。
ナノ構造は、熱電性能の向上に有望である。熱電材料から０Ｄ、１Ｄ、あるいは２Ｄナノ構造を作成することで、ある場合にはその材料の熱発電または冷却効率を向上させ、他の例では時に非常に著しく（１００以上の因子）向上させることができる。しかし、多くのナノ構造を含む実際の巨視的な熱電装置に必要とされるナノ構造の配置、スケール、及び機械的強度の点で多くの制約が存在する。シリコンの加工と同様の方法を用いてそのようなナノ構造を加工するとことによって、費用優位は極めて大きくなるであろう。例えば、平面を有するナノ構造のアレイを作成することによって、金属化のような平面的な半導体プロセスが支援される。
それゆえ、熱電装置における使用に有利な電気的、熱的、および機械的特性を有する材料からこれらナノ構造のアレイを形成することが非常に望ましい。
〔３．発明の概要〕
本発明は、ナノ構造に関する。より具体的に、本発明は、埋め込み型ナノ構造を持つ低熱伝導マトリクスとその方法を提供する。ほんの一例として、本発明は、熱電装置において使用するための１つ以上の低熱伝導性材料に埋め込まれたナノ構造の配列に適用されている。しかしながら、本発明は、太陽光発電、電池用電極および／またはエネルギー貯蔵、触媒、および／または発光ダイオードでの使用等、より広い適用可能性として考えられる範囲を有するが、これらに限定されるものではないことが認識されるであろう。
一部の実施形態によれば、埋め込み型のナノワイヤのアレイを少なくとも１つ設けたマトリクスは、ナノワイヤおよび前記ナノワイヤ間に配置された１つ以上の充填材を含む。各ナノワイヤは、第１の端部および第２の端部を備えている。上記ナノワイヤは、実質的に互いに平行であり、且つ、上記１つ以上の充填材を用いて互いに相対的に位置固定されている。上記１つ以上の充填材の各々は、５０ワット毎メートル毎ケルビン未満の熱伝導率を有している。そして、上記マトリクスは、少なくとも、３５０℃より高温の昇華温度および融解温度を有している。
他の実施形態によれば、埋め込み型のナノ構造のアレイが少なくとも１つ設けられたマトリクスはナノ構造を備え、各ナノ構造は第１の端部と第２の端部を備えている。上記ナノ構造は間隙に対応している。少なくとも上記間隙の内部には、１つ以上の充填材が配置されている。各ナノ構造は半導体材料を備えている。上記ナノ構造は、実質的に互いに平行であり、且つ、上記１つ以上の充填材を用いて互いに相対的に位置固定されている。各充填材は、５０ワット毎メートル毎ケルビン未満の熱伝導率を有している。そして、上記マトリクスは、少なくとも、３５０℃より高温の昇華温度および融解温度を有している。
さらに他の実施形態によれば、埋め込み型のナノ構造のアレイを少なくとも１つ備えるマトリクスの製造方法は、ナノ構造に対応する間隙を１つ以上の充填材で充填する工程を備え、各充填材は５０ワット毎メートル毎ケルビン未満の熱伝導率を有し、前記ナノ構造は半導体材を含み、且つ、少なくとも前記ナノ構造が埋め込まれたマトリクスを形成し、前記マトリクスは少なくとも昇華温度および融解温度を有し、前記昇華温度および前記融解温度は３５０℃より高温である。上記間隙の充填工程は、上記ナノ構造を実質的に互いに平行な状態に維持する工程、および、上記１つ以上の充填材を用いて、上記ナノ構造を互いに相対的に位置固定する工程を備える。
実施形態に応じて、上述の利点を１つ以上達成される。発明の詳細な説明およびそれに続く添付の図面を参照することで、本発明の上記利点並びに多様な他の課題、特徴、および長所は十分に理解されるであろう。
〔４．図面の簡単な説明〕
図１は、本発明の一実施形態に係るマトリクス内に埋め込まれたナノワイヤのアレイを示す概略図である。
図２は、本発明の他の実施形態に係るマトリクス内に埋め込まれたナノ孔のアレイを示す概略図である。
図３は、本発明の一実施形態に係るマトリクス内に埋め込まれたナノ構造のアレイを形成する方法を示す概略図である。
図４は、本発明の一実施形態に係るマトリクス内に埋め込まれたナノ構造のアレイを形成する方法の一環として、ナノ構造のアレイを形成する工程を示す概略図である。
図５は、本発明の一実施形態に係るマトリクス内に埋め込まれたナノ構造のアレイを形成するための方法の一環として形成されたナノ構造のアレイを示す概略図である。
図６Ａ、６Ｂ、および６Ｃは、本発明の特定の実施形態に係るマトリクス内に埋め込まれたナノ構造のアレイを形成する方法の一環として、複数のナノ構造のさまざまな見え方を示す走査電子顕微鏡画像である。
図７は、本発明の一実施形態に係るマトリクス内に埋め込まれたナノ構造のアレイを形成する方法の一環として、第１のナノ構造のアレイと第２のナノ構造のアレイとの形成を示す概略図である。
図８は、本発明の他の実施形態に係るマトリクス内に埋め込まれたナノ構造のアレイを形成する方法の一環として、第１のナノ構造のアレイと第２のナノ構造のアレイとの形成を示す概略図である。
図９は、本発明の一実施形態に係る図３の方法の一環として、充填工程中にナノ構造のアレイに充填するために使用されるスピンオンコーティング工程中におけるナノ構造のアレイの側面図を示す概略図である。
図１０は、本発明の一実施形態に係る図３の方法の一環として、充填工程中にナノ構造のアレイを充填するためにスピンオンコーティング工程が使用された後におけるナノ構造のアレイの側面図を示す概略図である。
図１１Ａ〜１１Ｆは、本発明の特定の実施形態に係る図３の方法の一環として、ピンオンコーティング工程後のナノ構造のアレイのさまざまな見え方を示す走査電子顕微鏡画像である。
図１２は、本発明の一実施形態に係る図３の方法の一環として、ナノ構造のアレイを充填するために使用される蒸着工程中におけるナノ構造のアレイの側面図を示す概略図である。
〔５．発明の詳細な説明〕
本発明はナノ構造に関する。より具体的には、本発明は、埋め込み型のナノ構造を備える低熱伝導マトリクスとその方法を提供する。ほんの一例として、本発明は、熱電装置において使用するための１つ以上の低熱伝導性材料に埋め込まれたナノ構造のアレイに適用されている。しかしながら、本発明は、太陽光発電、電池用電極および／またはエネルギー貯蔵、触媒、および／または発光ダイオードでの使用等、より広い適用可能性として考えられる範囲を有するが、これらに限定されるものではないことが認識されるであろう。
一般に、ある熱電材料の有用性は、その材料の物理的形状によって決まる。例えば、熱電装置の高温側と低温側にある熱電材料の表面積が大きければ大きいほど、電力密度の増加を介して熱および／またはエネルギー伝達を支援する熱電装置の能力が大きい。他の例では、熱電材料の高温側と低温側の間の適切な最小距離（すなわち、熱電ナノ構造の長さ）があれば、熱電装置にわたる高い熱勾配をより良く支援するのに役立つ。これによってひいては、電力密度を増加させることによって、熱および／またはエネルギー伝達を支援する能力を増大させることができる。
熱電ナノ構造の一種として、適切な熱電特性を持つナノワイヤのアレイがある。ナノワイヤは有利な熱電特性を持つことができるが、これまで、従来のナノワイヤおよびナノワイヤレイは、アレイのサイズが相対的に小さいことや製造されたナノワイヤの長さが短いことから、その技術上の利用可能性は限られたものであった。熱電利用可能性を持つナノ構造の他の一種として、ナノ孔またはナノメッシュがある。ナノ孔またはナノメッシュアレイもまた、これらのナノ構造を作成または合成することができる容量が少ないことから、その利用可能性が限られたものであった。例えば、長さが１００μｍよりも短い従来のナノ構造は、発電および／または熱ポンピングにおける利用可能性が限られており、長さが１０μｍよりも短い従来のナノ構造は、これら短い長さにわたって利用可能な熱交換技術を用いて温度勾配を維持または確立する能力が大幅に減少していることから、利用可能性がさらに限られている。さらに、他の例では、ウエハの寸法が４インチ、６インチ、８インチ、および１２インチより小さなアレイは、商業的に制限される。
シリコン等の半導体材料を用いて形成された非常に長いナノ構造の大きなアレイの開発は、熱電装置の形成に有用である。例えば、低熱伝導率を有し、半導体基板の所定領域内に形成されたシリコンナノ構造は、単一ウエハ（uniwafer）の熱電装置を製造するための複数の熱電素子を形成するために利用することができる。他の例では、半導体基板の所定領域内に形成されたシリコンナノワイヤは、組み立てられた熱電装置においてｎ型またはｐ型の足またはその両方として使用することができる。
しかし、ナノ構造のアレイの形成と利用には多くの難しい点があることが多い。例えば、ナノ構造は壊れやすく、簡単に曲がったり折れたりしてしまう。他の例では、ナノ構造は高温表面に直接適用することはできない。さらに他の例では、ナノ構造は過酷な環境にさらすことができない。さらに他の例では、ナノ構造は、熱電応用に求められる信頼性の高い平面金属接触を形成するために支持材を必要とする。それ故、ナノ構造のアレイは、適切なマトリクス内に埋め込むことが有効である。
図１は、本発明の一実施形態に係るマトリクス内に埋め込まれたナノワイヤのアレイを示す概略図である。この図は一例に過ぎず、特許請求の範囲を不当に限定するものではない。当業者であれば、多くの変形例、代替例、および変更例が可能であることを認識するであろう。図１では、ナノワイヤのアレイ２１１０は、半導体材料のブロック（例えば、半導体基板２１２０）に形成されている。一例では、半導体基板２１２０がウエハ全体である。他の例では、半導体基板２１２０は、４インチのウエハである。さらに他の例では、半導体基板は、４インチのウエハより大きなパネルである。他の例では、半導体基板２１２０は、６インチのウエハである。他の例では、半導体基板２１２０は、８インチのウエハである。他の例では、半導体基板２１２０は、１２インチのウエハである。さらに他の例では、半導体基板２１２０は、１２インチのウエハより大きなパネルである。さらに他の例では、半導体基板２１２０は、ウエハの形状以外の形状である。さらに他の例では、半導体基板２１２０は、シリコンを含んでいる。
いくつかの実施形態では、半導体基板２１２０は機能化（functionalize）される。例えば、半導体基板２１２０は、ｎ型半導体を形成するためにドープされる。他の例では、半導体基板２１２０は、ｐ型半導体を形成するためにドープされる。さらに他の例では、半導体基板２１２０は、ＩＩＩ族および／またはＶ族元素を用いてドープされる。さらに他の例では、半導体基板２１２０は、その電気的および／または熱的特性を制御するために機能化される。さらに他の例では、半導体基板２１２０は、ボロンがドープされたシリコンを含む。さらに他の例では、半導体基板２１２０は、約０．００００１Ω−ｍと１０Ω−ｍの間でその抵抗率を調整するためにドープされる。さらに他の例では、半導体基板２１２０は、ある０．１Ｗ／（ｍ・Ｋ）（すなわち、ワット毎メートル毎ケルビン）、５００Ｗ／（ｍ・Ｋ）でナノワイヤ２１１０のアレイを提供するために機能化される。
他の実施形態では、ナノワイヤのアレイ２１１０は半導体基板２１２０中に形成されている。例えば、ナノワイヤのアレイ２１１０は、実質的に全ての半導体基板２１２０中に形成されている。他の例では、ナノワイヤのアレイ２１１０は、複数のナノワイヤ２１３０を備える。さらに他の例では、複数のナノワイヤ２１３０の各々は、第１の端部２１４０と第２の端部２１５０とを有する。さらに他の例では、ナノワイヤ２１３０の各々の第２の端部２１５０は、まとめてアレイ領域を形成する。さらに他の例では、アレイ領域は、０．０１ｍｍ四方である。さらに他の例では、アレイ領域は、０．１ｍｍ四方である。さらに他の例では、アレイ領域は、直径が４５０ｍｍである。さらに他の例では、複数のナノワイヤ２１３０の第１の端部２１４０の各々と複数のナノワイヤ２１３０の各々の第２の端部２１５０との間の距離は、少なくとも２００μｍである。さらに他の例では、複数のナノワイヤ２１３０の第１の端部２１４０の各々と複数のナノワイヤ２１３０の各々の第２の端部２１５０との間の距離は、少なくとも３００μｍである。さらに他の例では、複数のナノワイヤ２１３０の第１の端部２１４０の各々と複数のナノワイヤ２１３０の各々の第２の端部２１５０との間の距離は、少なくとも４００μｍである。さらに他の例では、複数のナノワイヤ２１３０の第１の端部２１４０の各々と複数のナノワイヤ２１３０の各々の第２の端部２１５０との間の距離は、少なくとも５００μｍである。さらに他の例では、複数のナノワイヤ２１３０の第１の端部２１４０の各々と複数のナノワイヤ２１３０の各々の第２の端部２１５０との間の距離は、少なくとも５２５μｍである。
さらに他の例では、複数のナノワイヤ２１３０のうちのすべてのナノワイヤが、互いに実質的に平行である。さらに他の例では、複数のナノワイヤ２１３０は、半導体基板２１２０中に実質的に垂直に形成されている。さらに他の例では、複数のナノワイヤ２１３０は、アレイ領域に実質的に垂直に配向されている。さらに他の例では、複数のナノワイヤ２１３０の各々は、粗面を有している。さらに他の例では、複数のナノワイヤ２１３０の各々は、各断面積に対する長さの比率が大きい実質的に一様な断面を有している。さらに他の例では、複数のナノワイヤ２１３０の断面は、実質的に円形である。さらに他の例では、複数のナノワイヤ２１３０の各々の断面は、直径が１ｎｍから２５０ｎｍの間である。
さらに他の実施形態では、複数のナノワイヤ２１３０は、各ナノワイヤ間の間隔２１６０を有する。例えば、各間隔２１６０は、幅が２５ｎｍから１０００ｎｍの間である。他の例では、各間隔２１６０は、実質的に１つ以上の充填材料で充填されている。さらに他の例では、１つ以上の充填材料は、マトリクスを形成する。さらに他の例では、マトリクスは多孔性である。さらに他の例では、１つ以上の充填材料は、低い熱伝導率を有する。さらに他の例では、熱伝導率は０．０００１Ｗ／（ｍ・Ｋ）と５０Ｗ／（ｍ・Ｋ）の間である。さらに他の例では、１つ以上の充填材料は、複数のナノワイヤ２１３０にさらなる機械的安定性を与える。さらに他の例では、１つ以上の充填材料は、長時間の装置運転で３５０℃を超える温度に耐えることができる。さらに他の例では、１つ以上の充填材料は、長時間の装置運転で５５０℃を超える温度に耐えることができる。さらに他の例では、１つ以上の充填材料は、長時間の装置運転で６５０℃を超える温度に耐えることができる。さらに他の例では、１つ以上の充填材料は、７５０℃を超える温度に耐えることができる。さらに他の例では、１つ以上の充填材料は、８００℃を超える温度に耐えることができる。さらに他の例では、１つ以上の充填材料は、低い熱膨張係数を有する。さらに他の例では、線熱膨張係数が０．０１μｍ／ｍ・Ｋと３０μｍ／ｍ・Ｋの間である。さらに他の例では、１つ以上の充填材料が平坦化されることができる。さらに他の例では、１つ以上の充填材料が研磨されることができる。さらに他の例では、１つ以上の充填材料は、その上にある添加材料のための支持基盤を提供する。さらに他の例では、１つ以上の充填材料が導電性である。さらに他の例では、１つ以上の充填材料は、複数のナノワイヤ２１３０との良好な電気接点の形成を支援する。さらに他の例では、１つ以上の充填材料は、複数のナノワイヤ２１３０との良好な熱的接触の形成を支援する。
さらに他の実施形態では、１つ以上の充填材料の各々は、フォトレジスト、スピンオンガラス、スピンオンドーパント、エアロゲル、キセロゲル、酸化物等からなる一群から選択される少なくとも１つを含む。例えば、フォトレジストは、長いＵＶ波長のＧ線（例えば、約４３６ｎｍ）フォトレジストを含む。他の例では、フォトレジストは、ネガフォトレジスト特性を有する。さらに他の例において、フォトレジストは、Ｓｉ、ＧａＡｓ、ＩｎＰ、およびガラス等の様々な基板材料に対して良好な接着性を示す。さらに他の例において、フォトレジストは、Ａｕ、Ｃｕ、およびＡｌを含む様々な金属への良好な接着性を示す。さらに他の例では、スピンオンガラスは、高誘電率を有する。さらに他の例では、スピンオンドーパントは、ｎ型および／またはｐ型ドーパントを含む。さらに他の例では、スピンオンドーパントは、ナノワイヤ２１１０のアレイの異なる領域において異なるドーパントで局所的に塗布される。さらに他の例では、スピンオンドーパントは、ホウ素および／またはリン等が挙げられる。さらに他の例では、スピンオングラスは、１つ以上のスピンオンドーパントを含む。さらに他の例において、エアロゲルは、約０．１Ｗ／（ｍ・Ｋ）以下と極めて低い熱伝導率を特徴とするシリカゲルから誘導される。さらに他の例では、１つ以上の充填材料は、１つ以上の酸化物の長い鎖を含む。さらに他の例では、酸化物は、Ａｌ２Ｏ３、ＦｅＯ、ＦｅＯ２、Ｆｅ２Ｏ３、ＴｉＯ、ＴｉＯ２、ＺｒＯ２、ＺｎＯ、ＨｆＯ２、ＣｒＯ、Ｔａ２Ｏ５、ＳｉＮ、ＴｉＮ、ＢＮ、ＳｉＯ２、ＡｌＮ、および／またはＣＮ等を含む。
一部の実施形態によると、１つ以上の充填材料に埋め込まれたナノワイヤのアレイ２１１０は、有用な特性を有する。例えば、埋め込み型のナノワイヤのアレイ２１１０はきれいに整列される。他の例では、埋め込み型のナノワイヤのアレイ２１１０は、壊れることなく、高い温度勾配に耐える。さらに他の例では、埋め込み型のナノワイヤのアレイ２１１０は、複数のナノワイヤ２１３０が曲がったり折れたりすることなく、高い温度勾配に耐える。さらに他の例では、埋め込み型のナノワイヤのアレイ２１１０の高い機械的強度により、埋め込み型のナノワイヤのアレイ２１１０の１つ以上の表面上で１つ以上の表面研磨および／または平坦化工程を行うことができる。さらに他の例では、埋め込み型のナノワイヤのアレイ２１１０の高い機械的強度により、埋め込み型のナノワイヤのアレイ２１１０上で取り扱い、機械加工、および／または製造工程を行うための支援を提供する。さらに他の例では、１つ以上の導電材料は、埋め込み型のナノワイヤのアレイ上に配置され、１つ以上のナノワイヤ２１３０の１つ以上の第１の端部２１４０との１つ以上の電気接点を形成する。さらに他の例では、１つ以上の導電材料は、１つ以上の充填材料の熱漏洩を制限しながら、１つ以上のナノワイヤ２１３０を通る熱経路を確立するために、１つ以上の表面との１つ以上の良好な熱的接触を形成するように構成されている。
図２は、本発明の他の実施形態に係るマトリクス内に埋め込まれたナノ孔のアレイを示す概略図である。この図は一例に過ぎず、特許請求の範囲を不当に限定するものではない。当業者であれば、多くの変形例、代替例、および変更例が可能であることを認識するであろう。図１では、ナノ孔のアレイ２２１０は、半導体材料のブロック（例えば、半導体基板２２２０）に形成されている。一例では、半導体基板２２２０がウエハ全体である。他の例では、半導体基板２２２０は、４インチのウエハである。他の例では、半導体基板２２２０は、６インチのウエハである。他の例では、半導体基板２２２０は、８インチのウエハである。他の例では、半導体基板２２２０は、１２インチのウエハである。さらに他の例では、半導体基板２２２０は、１２インチのウエハより大きなパネルである。さらに他の例では、半導体基板２２２０は、ウエハの形状以外の形状である。さらに他の例では、半導体基板２２２０は、シリコンを含んでいる。
一部の実施形態では、半導体基板２２２０は機能化される。例えば、半導体基板２２２０は、ｎ型半導体を形成するためにドープされる。他の例では、半導体基板２２２０は、ｐ型半導体を形成するためにドープされる。さらに他の例では、半導体基板２２２０は、ＩＩＩ族および／またはＶ族元素を用いてドープされる。さらに他の例では、半導体基板２２２０は、その電気的および／または熱的特性を制御するために機能化される。さらに他の例では、半導体基板２２２０は、ボロンがドープされたシリコンを含む。さらに他の例では、半導体基板２２２０は、約０．００００１Ω−ｍと１０Ω−ｍの間でその抵抗率を調整するためにドープされる。さらに他の例では、半導体基板２２２０は、ある０．１Ｗ／ｍ・Ｋ、５００Ｗ／ｍ・Ｋでナノ孔２２１０のアレイを提供するために機能化される。
他の実施形態では、ナノ孔のアレイ２２１０は半導体基板２２２０中に形成されている。例えば、ナノ孔のアレイ２２１０は、実質的に全ての半導体基板２２２０中に形成されている。他の例では、ナノ孔のアレイ２２１０は、複数のナノ孔２２３０を備える。さらに他の例では、複数のナノ孔２２３０の各々は、第１の端部２２４０と第２の端部２２５０とを有する。さらに他の例では、ナノ孔２２３０の各々の第２の端部２２５０は、まとめてアレイ領域を形成する。さらに他の例では、アレイ領域は、０．０１ｍｍ四方である。さらに他の例では、アレイ領域は、０．１ｍｍ四方である。さらに他の例では、アレイ領域は、直径が４５０ｍｍである。さらに他の例では、複数のナノ孔２２３０の第１の端部２２４０の各々と複数のナノ孔２２３０の各々の第２の端部２２５０との間の距離は、少なくとも２００μｍである。さらに他の例では、複数のナノ孔２２３０の第１の端部２１４０の各々と複数のナノ孔２２３０の各々の第２の端部２２５０との間の距離は、少なくとも３００μｍである。さらに他の例では、複数のナノ孔２２３０の第１の端部２１４０の各々と複数のナノ孔２２３０の各々の第２の端部２１５０との間の距離は、少なくとも４００μｍである。さらに他の例では、複数のナノ孔２２３０の第１の端部２２４０の各々と複数のナノ孔２２３０の各々の第２の端部２２５０との間の距離は、少なくとも５００μｍである。さらに他の例では、複数のナノ孔２２３０の第１の端部２２４０の各々と複数のナノ孔２２３０の各々の第２の端部２２５０との間の距離は、少なくとも５２５μｍである。
さらに他の例では、複数のナノ孔２２３０のうちのすべてのナノワイヤが、互いに実質的に平行である。さらに他の例では、複数のナノ孔２２３０は、半導体基板２２２０中に実質的に垂直に形成されている。さらに他の例では、複数のナノ孔２２３０は、アレイ領域に実質的に垂直に配向されている。さらに他の例では、複数のナノ孔２２３０の各々は、粗面を有している。さらに他の例では、複数のナノ孔２２３０の各々は、互いに２５ｎｍ〜１０００ｎｍの間隔を置いて配置されている。
さらに他の例では、複数のナノ孔２２３０の各々は、各断面積に対する長さの比率が大きい実質的に一様な断面を有している。さらに他の例では、複数のナノ孔２２３０の断面は、実質的に円形である。さらに他の例では、複数のナノ孔２２３０の各々の断面は、直径が１ｎｍから２５０ｎｍの間である。さらに他の例では、ナノ孔２２３０の各々は、実質的に１つ以上の充填材料で充填されている。さらに他の例では、１つ以上の充填材料は、マトリクスを形成する。さらに他の例では、マトリクスは多孔性である。さらに他の例では、１つ以上の充填材料は、低い熱伝導率を有する。さらに他の例では、熱伝導率は０．０００１Ｗ／（ｍ・Ｋ）と５０Ｗ／（ｍ・Ｋ）の間である。さらに他の例では、１つ以上の充填材料は、複数のナノ孔２２３０にさらなる機械的安定性を与える。さらに他の例では、１つ以上の充填材料は、長時間の装置運転で６５０℃を超える温度に耐えることができる。さらに他の例では、１つ以上の充填材料は、７５０℃を超える温度に耐えることができる。さらに他の例では、１つ以上の充填材料は、低い熱膨張係数を有する。さらに他の例では、線熱膨張係数が０．０１μｍ／ｍ・Ｋと３０μｍ／ｍ・Ｋの間である。さらに他の例では、１つ以上の充填材料が平坦化されることができる。さらに他の例では、１つ以上の充填材料が研磨されることができる。さらに他の例では、１つ以上の充填材料は、その上にある添加材料ための支持基盤を提供する。さらに他の例では、１つ以上の充填材料が導電性である。さらに他の例では、１つ以上の充填材料は、複数のナノ孔２２３０との良好な電気接点の形成を支援する。さらに他の例では、１つ以上の充填材料は、複数のナノ孔２２３０との良好な熱的接触の形成を支援する。
さらに他の実施形態では、１つ以上の充填材料は、各々、フォトレジスト、スピンオンガラス、スピンオンドーパント、エアロゲル、キセロゲル、酸化物等からなる一群から選択される少なくとも一つを含む。例えば、フォトレジストは、長いＵＶ波長のＧ線（例えば、約４３６ｎｍ）フォトレジストを含む。他の例では、フォトレジストは、ネガフォトレジスト特性を有する。さらに他の例において、フォトレジストは、Ｓｉ、ＧａＡｓ、ＩｎＰ、およびガラス等のさまざまな基板材料に対して良好な接着性を示す。さらに他の例において、フォトレジストは、Ａｕ、Ｃｕ、およびＡｌを含むさまざまな金属への良好な接着性を示す。さらに他の例では、スピンオンガラスは、高誘電率を有する。さらに他の例では、スピンオンドーパントは、ｎ型および／またはｐ型ドーパントを含む。さらに他の例では、スピンオンドーパントは、ナノ孔２２１０のアレイの異なる領域において異なるドーパントで局所的に塗布される。さらに他の例では、スピンオンドーパントは、ホウ素および／またはリン等が挙げられる。さらに他の例では、スピンオングラスは、１つ以上のスピンオンドーパントを含む。さらに他の例において、エアロゲルは、約０．１Ｗ／（ｍ・Ｋ）以下と極めて低い熱伝導率を特徴とするシリカゲルから誘導される。さらに他の例では、１つ以上の充填材料は、１つ以上の酸化物の長い鎖を含む。さらに他の例では、酸化物は、Ａｌ２Ｏ３、ＦｅＯ、ＦｅＯ２、Ｆｅ２Ｏ３、ＴｉＯ、ＴｉＯ２、ＺｒＯ２、ＺｎＯ、ＨｆＯ２、ＣｒＯ、Ｔａ２Ｏ５、ＳｉＮ、ＴｉＮ、ＢＮ、ＳｉＯ２、ＡｌＮ、および／またはＣＮ等を含む。
いくつかの実施形態によると、１つ以上の充填材料に埋め込まれたナノ孔のアレイ２２１０は、有用な特性を有する。例えば、埋め込み型のナノ孔のアレイ２２１０はきれいに整列される。他の例では、埋め込み型のナノ孔のアレイ２２１０は、壊れることなく、高い温度勾配に耐える。さらに他の例では、埋め込み型のナノ孔のアレイ２２１０は、複数のナノ孔２２３０を囲む半導体材料が曲がったり折れたりすることなく、高い温度勾配に耐える。さらに他の例では、埋め込み型のナノ孔のアレイ２２１０の高い機械的強度により、埋め込み型のナノ孔のアレイ２２１０の１つ以上の表面上で１つ以上の表面研磨および／または平坦化工程を行うことができる。さらに他の例では、埋め込み型のナノ孔のアレイ２２１０の高い機械的強度により、埋め込み型のナノ孔のアレイ２２１０上で取り扱い、機械加工、および／または製造工程を行うための支援を提供する。さらに他の例では、１つ以上の導電材料は、ナノワイヤの埋め込み型アレイ上に配置され、１つ以上のナノ孔２２３０の１つ以上の第１の端部２１４０との１つ以上の電気接点を形成する。さらに他の例では、１つ以上の導電材料は、１つ以上の充填材料の熱漏洩を制限しながら、１つ以上のナノ孔２２３０を通る熱経路を確立するために、１つ以上の表面との１つ以上の良好な熱的接触を形成するように構成されている。
図３は、本発明の一実施形態に係るマトリクス内に埋め込まれたナノ構造のアレイを形成する方法を示す概略図である。この図は、単なる例であり、不当に特許請求の範囲を限定するものではない。当業者であれば、多くの変化例、代替例、および変形例を認識するであろう。方法２３００は、ナノ構造のアレイを形成するための工程２３１０と、ナノ構造のアレイを前処置するための工程２３２０と、１つ以上の充填材料を調製するための工程２３３０と、ナノ構造のアレイを充填するための工程２３４０と、１つ以上の充填材料を硬化させるための工程２３５０と、充填されたナノ構造のアレイを平坦化するための工程２３６０とを含む。例えば、方法２３００は、図１に示すように、マトリクス内に埋め込まれた複数のナノワイヤ２１３０を形成するために使用される。他の例では、方法２３００は、図２に示すように、マトリクス内に埋め込まれた複数のナノ孔２２３０を形成するために使用される。さらに他の例では、工程２３２０、２３５０、および／または２３６０はスキップされる。
図４は、本発明の一実施形態に係るマトリクス内に埋め込まれたナノ構造のアレイを形成する方法の一環として、ナノ構造のアレイを形成する工程を示す概略図である。この図は、単なる例であり、不当に特許請求の範囲を限定するものではない。当業者であれば、多くの変化例、代替例、および変形例を認識するであろう。工程２３１０は、半導体基板を提供するための工程３１０と、半導体基板を機能化するための工程３２０、半導体基板を洗浄するための工程３３０と、半導体基板の一部をマスキングするための工程３４０と、半導体基板に金属化膜を塗布するための工程３５０と、半導体基板をエッチングするための工程３６０と、エッチングされた半導体基板を清浄化するための工程３７０と、エッチングされた半導体基板を乾燥させるための工程３８０とを含む。
図５は、本発明の一実施形態に係るマトリクス内に埋め込まれたナノ構造のアレイを形成するための方法の一環として形成されたナノ構造のアレイを示す概略図である。この図は、単なる例であり、不当に特許請求の範囲を限定するものではない。当業者であれば、多くの変化例、代替例、および変形例を認識するであろう。図５では、ナノ構造２５１０のアレイは、半導体材料のブロック（例えば、半導体基板２５２０）に形成されている。一例では、半導体基板２５２０ウエハ全体である。他の例では、半導体基板２５２０は、４インチのウエハである。さらに他の例では、半導体基板は、４インチウエハより大きなパネルである。さらに他の例では、半導体基板２５２０は、シリコンを含んでいる。さらに他の例では、半導体基板２５２０は、半導体基板２１２０および／または半導体基板２２２０である。
いくつかの実施形態では、半導体基板２５２０は機能化される。例えば、半導体基板２５２０は、ｎ型半導体を形成するためにドープされる。他の例では、半導体基板２５２０は、ｐ型半導体を形成するためにドープされる。さらに他の例では、半導体基板２５２０は、ＩＩＩ族および／またはＶ族元素を用いてドープされる。さらに他の例では、半導体基板２５２０は、その電気的および／または熱的特性を制御するために機能化される。さらに他の例では、半導体基板２５２０は、ボロンがドープされたシリコンを含む。さらに他の例では、半導体基板２５２０は、約０．００００１Ω−ｍと１０Ω−ｍの間でその抵抗率を調整するためにドープされる。さらに他の例では、半導体基板２１２０は、ある０．１Ｗ／ｍ−Ｋ、５００Ｗ／ｍ−Ｋでナノ構造２５１０のアレイを提供するために機能化される。
他の実施形態では、ナノ構造のアレイ２５１０は半導体基板２５２０中に形成されている。例えば、ナノ構造のアレイ２５１０は、実質的に全ての半導体基板２５２０中に形成されている。他の例では、ナノ構造のアレイ２５１０は、複数のナノ構造２５３０を備える。さらに他の例では、複数のナノ構造２５３０の各々は、第１の端部２５４０と第２の端部２５５０とを有する。さらに他の例では、ナノ構造２５３０の各々の第２の端部２５５０は、まとめてアレイ領域を形成する。さらに他の例では、アレイ領域は、０．０１ｍｍ四方である。さらに他の例では、アレイ領域は、０．１ｍｍ四方である。さらに他の例では、アレイ領域は、直径が４５０ｍｍである。さらに他の例では、複数のナノ構造２５３０の第１の端部２５４０の各々と複数のナノ構造２５３０の各々の第２の端部２５５０との間の距離は、少なくとも２００μｍである。さらに他の例では、複数のナノ構造２５３０の第１の端部２５４０の各々と複数のナノ構造２５３０の各々の第２の端部２５５０との間の距離は、少なくとも３００μｍである。さらに他の例では、複数のナノ構造２５３０の第１の端部２５４０の各々と複数のナノ構造２５３０の各々の第２の端部２５５０との間の距離は、少なくとも４００μｍである。さらに他の例では、複数のナノ構造２５３０の第１の端部２５４０の各々と複数のナノ構造２５３０の各々の第２の端部２５５０との間の距離は、少なくとも５００μｍである。さらに他の例では、複数のナノ構造２５３０の第１の端部２５４０の各々と複数のナノ構造２５３０の各々の第２の端部２５５０との間の距離は、少なくとも５２５μｍである。
さらに他の例では、複数のナノ構造２５３０のうちのすべてのナノ構造が、互いに実質的に平行である。さらに他の例では、複数のナノ構造２５３０は、半導体基板２５１０中に実質的に垂直に形成されている。さらに他の例では、複数のナノ構造２５３０は、アレイ領域に実質的に垂直に配向されている。さらに他の例では、複数のナノ構造２５３０の各々は、粗面を有している。さらに他の例では、複数のナノ構造２５３０の各々は、互いに２５ｎｍ〜１０００ｎｍの間隔を置いて配置されている。さらに他の例では、複数のナノ構造２５３０の各々は、各断面積に対する長さの比率が大きい実質的に一様な断面を有している。さらに他の例では、複数のナノ構造２５３０の断面は、実質的に円形である。さらに他の例では、複数のナノ構造２５３０の各々の断面は、直径が１ｎｍから１０００ｎｍの間である。
一部の実施形態によれば、ナノ構造のアレイ２５１０は、図１に示すようなナノワイヤのアレイ２１１０である。例えば、複数のナノ構造２５３０は、複数のナノワイヤ２１３０である。一部の実施形態によれば、ナノ構造のアレイ２５１０は、図２に示すようなナノ孔のアレイ２２１０である。例えば、複数のナノ構造２５３０は、複数のナノ孔２２３０である。
上述で説明し、且つ、ここで強調するように、図５は一例に過ぎず、これにより特許請求の範囲を不当に限定するものではない。当業者であれば、多数の変形例、代替例、および変更例が可能であることを認めるであろう。一部の実施形態では、ナノワイヤまたはナノ孔以外のナノ構造が形成されている。例えば、ナノチューブおよび／またはナノメッシュが半導体基板２５２０に形成されている。特定の実施形態では、複数のナノ構造が半導体基板に複数形成されている。
図６Ａ、６Ｂ、および６Ｃは、本発明の特定の実施形態に係るマトリクス内に埋め込まれたナノ構造のアレイを形成する方法２３００の一環として、複数のナノ構造２５３０のさまざまな見え方を示す走査電子顕微鏡画像である。図６Ａ、６Ｂ、および６Ｃは一例に過ぎず、特許請求の範囲を不当に限定するものではない。当業者であれば、多数の変形例、代替例、および変更例が可能であることを認めるであろう。図６Ａおよび６Ｂは、断面面積に対する長さの比率が大きなナノワイヤであって、互いに平行な複数のナノワイヤを図示する。図６Ｃは、複数の間隙２６２０が間に形成された複数のナノ構造２６１０の上面図を示す。例えば、上記複数のナノ構造２６１０は、図１に示す複数のナノワイヤ２１３０である。他の例では、上記複数の間隙２６２０の各々は、図１に示す間隔２１６０である。さらに他の例では、上記複数の間隙２６２０は、図２に示す複数のナノ孔２２３０である。
図７は、本発明の一実施形態に係るマトリックス内に埋め込まれたナノ構造のアレイを形成する方法の一環として、第１のナノ構造のアレイおよび第２のナノ構造のアレイの形成を示す概略図である。図７の概略図は一例に過ぎず、特許請求の範囲を不当に限定するものではない。当業者であれば、多数の変形例、代替例、および変更例が可能であることを認めるであろう。例えば、図７に示すように、半導体基板２７１０は、第１のナノ構造のアレイ２７２０および第２のナノ構造のアレイ２７３０を備える。他の例では、上記半導体基板２７１０は、半導体基板２５２０である。さらに他の例では、上記第１のナノ構造のアレイ２７２０および上記第２のナノ構造のアレイ２７３０は、ナノ構造のアレイ２５１０である。
図８は、本発明の他の実施形態に係るマトリックス内に埋め込まれたナノ構造のアレイを形成する方法２３００の一環として、第１のナノ構造のアレイおよび第２のナノ構造のアレイの形成を示す概略図である。図８の概略図は一例に過ぎず、特許請求の範囲を不当に限定するものではない。当業者であれば、多数の変形例、代替例、および変更例が可能であることを認めるであろう。例えば、図８に示すように、半導体基板２８１０は、第１のナノ構造のアレイ２８２０および第２のナノ構造のアレイ２８３０を備える。他の例では、半導体基板２８１０は、半導体基板２５２０である。さらに他の例では、上記第１のナノ構造のアレイ２８２０および上記第２のナノ構造のアレイ２８３０は、ナノ構造のアレイ２５１０である。
図３を再度参照すると、任意のプロセス２３２０において、ナノ構造のアレイに前処置を施している。例えば、上記ナノ構造のアレイを構成する複数のナノ構造の各々の表面は、疎水性が変化されている。他の例では、上記複数のナノ構造の各々の表面は、表面エネルギーが変化されている。さらに他の例では、上記複数のナノ構造の各々の表面は、疎水性がより向上されている。さらに他の例では、上記複数のナノ構造の各々の表面は、親水性がより向上されている。さらに他の例では、上記複数のナノ構造の各々の表面は、熱拡散法による前処置が施されている。さらに他の例では、上記複数のナノ構造の各々の表面は、ドーピング法を用いた前処置が施されている。さらに他の例では、上記複数のナノ構造の各々の表面は、紫外線（ＵＶ）光を用いた前処置が施されている。さらに他の例では、上記複数のナノ構造の各々の表面は、オゾンを用いた前処置が施されている。
一実施形態によれば、上記プロセス２３３０では、１つ以上の充填材が調製される。例えば、上記１つ以上の充填材の熱伝導率は低熱伝導率である。さらに他の例では、上記１つ以上の充填材の熱伝導率は、０．０００１Ｗ／（ｍ・Ｋ）〜５０Ｗ／（ｍ・Ｋ）の範囲内の熱伝導率である。さらに他の例では、上記１つ以上の充填材は、上記複数のナノ構造２５３０にさらなる機械的安定性を付与する。さらに他の例では、上記１つ以上の充填材は、装置操作が行われる長期間にわたり、６５０℃を超える温度に耐えることの可能な耐熱能を有する。さらに他の例では、上記１つ以上の充填材は、その後の装置製造時に、７５０℃を超える温度に耐えることが可能である。さらに他の例では、熱膨張の線形係数は、０．０１μｍ／ｍ‐Ｋ〜３０μｍ／ｍ‐Ｋの範囲内である。さらに他の例では、上記１つ以上の充填材は、平坦化されることが可能である。他の例では、上記１つ以上の充填材は、研磨されることが可能である。さらに他の例では、上記１つ以上の充填材は、支持基盤上に重畳するさらなる材料を形成する。さらなる例では、上記１つ以上の充填材は、伝導性を有している。さらに他の例では、上記１つ以上の充填材は、上記複数のナノ構造２５３０との間に良い電気接触が形成されるのを支持する。さらに他の例では、上記１つ以上の充填材は、上記複数のナノ構造２５３０との間に良好な熱的接触が形成されるのを支持する。
他の実施形態では、上記１つ以上の充填材の各々は、フォトレジスト、スピンオンガラス、スピンオンドーパント、エアロゲル、キセロゲル、およびオキシドなどからなる一群から選択される少なくとも１つを含む。例えば、１つ以上のフォトレジストは、紫外線長波長のＧ線フォトレジストを含む。例えば、上記フォトレジストは、紫外線長波長のＧ線（例えば、約４３６ｎｍ）のフォトレジストを含む。他の例では、上記フォトレジストは、ネガ型フォトレジストの特徴を有する。さらに他の例では、上記フォトレジストは、Ｓｉ、ＧａＡｓ、ＩｎＰ、およびガラスを含む多様な基板材料に対する良好な接着性を示す。さらに他の例では、上記フォトレジストは、Ａｕ、Ｃｕ、およびＡｌを含む多様な金属に対して良好な接着性を示す。さらに他の例では、上記スピンオンガラスは、高い誘電率を有する。さらに他の例では、上記スピンオンドーパントは、ｎ型および／またはｐ型のドーパントを含む。さらに他の例では、上記スピンオンドーパントは、異なるドーパントと共に、上記ナノ構造のアレイの異なる領域に局所的に塗布される。さらに他の例では、上記スピンオンドーパントは、ボロンおよび／またはホスホンなどを含む。さらに他の例では、上記スピンオンガラスは、１つ以上のスピンオンドーパントを含む。さらに他の例では、上記エアロゲルは、約０．１Ｗ／（ｍ・Ｋ）以下の非常に低熱伝導率のシリカゲルに由来する。さらに他の例では、上記１つ以上の充填材は、１つ以上のオキシドからなる長鎖を含む。さらに他の例では、上記オキシドは、Ａｌ２Ｏ３、ＦｅＯ、ＦｅＯ２、Ｆｅ２Ｏ３、ＴｉＯ、ＴｉＯ２、ＺｒＯ２、ＺｎＯ、ＨｆＯ２、ＣｒＯ、Ｔａ２Ｏ５、ＳｉＮ、ＴｉＮ、ＢＮ、ＳｉＯ２、ＡｌＮ、および／またはＣＮなどを含む。
さらに他の例では、上記１つ以上の充填材は、使用可能に調製されている。例えば、上記１つ以上の充填材は、１つ以上の溶媒を使用した溶液中に設けられている。さらに他の例では、上記１つ以上の溶媒は、アルコール、アセトン、および／または無極性溶媒などからなる一群から選択される１つ以上を含む。さらに他の例では、上記１つ以上の溶媒は、上記複数のナノ構造の各々の表面の親水性がより向上されている場合では、アルコール、および／またはアセトンなどを含む。他の例では、上記１つ以上の溶媒は、上記複数のナノ構造の各々の表面の疎水性がより向上されている場合では、１つ以上の無極性溶媒を含む。さらに他の例では、上記１つ以上の充填材は、液体状態になるまで加熱されて調製される。さらに他の例では、上記１つ以上の充填材は、１つ以上のドーパントを用いたドーピングが施されている。
上記プロセス２３４０では、上記１つ以上の充填材を用いて、ナノ構造のアレイが充填される。例えば、上記１つ以上の充填材を用いて、マトリクスを形成する。他の例では、上記マトリクスに上記複数のナノ構造が埋め込まれている。さらに他の例では、上記ナノ構造のアレイは、複数の間隙に対応している。さらに他の例では、上記複数の間隙は、上記１つ以上の充填材が充填されている。さらに他の例では、上記プロセス２３４０は、異なる充填プロセスを採用する。さらに他の例では、充填プロセスは、使用する上記１つ以上の充填材に応じて選択される。さらに他の例では、上記充填プロセスは、生成するマトリクスの所望の組成および外形に応じて選択される。
図９は、本発明の一実施形態に係る図３の方法の一環として、充填工程２３４０中にナノ構造のアレイに充填するために使用されるスピンオンコーティング工程中におけるナノ構造のアレイ２５１０の側面図を示す概略図である。図９の概略図は一例に過ぎず、これにより特許請求の範囲を不当に限定するべきではない。当業者であれば、多数の変形例、代替例、および変更例が可能であることを認識されるであろう。図９に示すように、上記スピンオンコーティング工程は、液体状の１つ以上の充填材と共に使用される。他の例では、上記スピンオンコーティング工程は、上記１つ以上の充填材として、フォトレジスト、１つ以上のスピンオンガラス、１つ以上のスピンオンドーパント、エアロゲル、および／またはキセロゲルなどを使用する。さらに他の例では、上記１つ以上の充填材２９１０の余剰分は、上記ナノ構造アレイ２５１０の表面上に配置される。さらに他の例では、上記ナノ構造アレイ２５１０および上記半導体基板２５２０を高速で回転させる。さらに他の例では、上記１つ以上の充填材２９１０は、遠心分離により拡散されて上記ナノ構造アレイ２５１０を充填する。さらに他の例では、上記１つ以上の充填材の余剰分は、回転する上記ナノ構造アレイ２５１０から飛ばされて、上記半導体基板２５２０の端部から流れ落ちる。さらに他の例では、上記１つ以上の充填材２９２０の量は、上記ナノ構造アレイ２５１０の全領域が僅かに過剰充填されることを確実にするように、決定および／または体系的に最適化される。さらに他の例では、上記スピンオンコーティング工程は、毛管力を利用して促進される。
図１０は、本発明の一実施形態に係る図３の方法の一環として、充填工程中にナノ構造のアレイを充填するためにスピンオンコーティング工程が使用された後におけるナノ構造のアレイの側面図を示す概略図である。図１０の概略図は一例に過ぎず、これにより特許請求の範囲を不当に限定するべきではない。当業者であれば、多数の変形例、代替例、および変更例が可能であることを認識されるであろう。図１０に示すように、１つ以上の充填材２９２０は、上記ナノ構造アレイ２５１０の全体に分散されている。他の例では、上記ナノ構造アレイ２９１０は、端部２９３０および中央部２９４０に上記１つ以上の充填材２９２０が配置されており、前記端部２０３０おいて前記中央部２９４０より多くの量の上記１つ以上の充填材２９２０が配置されている。さらに他の例では、上記端部２９３０と上記中央部２９４０に配置される上記１つ以上の充填材２９２０の非均一性は、実質的に１０％未満である。
図１１Ａ〜１１Ｆは、本発明の特定の実施形態に係る図３の方法の一環として、ピンオンコーティング工程後のナノ構造のアレイのさまざまな見え方を示す走査電子顕微鏡画像である。図１１Ａ〜１１Ｆの走査型電子顕微鏡像は一例に過ぎず、これにより特許請求の範囲を不当に限定するべきではない。当業者であれば、多数の変形例、代替例、および変更例が可能であることを認識されるであろう。図１１Ａ〜１１Ｆに示すように、上記ナノ構造アレイ２５１０は１つ以上の充填材に覆われており、前記１つ以上の充填材の量は、上記ナノ構造アレイ２５１０の中央部２９４０からの距離に基づいて変化している。例えば、図１１Ａおよび１１Ｂに示すように、上記ナノ構造アレイ２５１０の上記中央部２９４０からそれぞれ約７５ｍｍおよび約６５ｍｍ離れた領域は、上記１つ以上の充填材によって比較的過度に覆われている。他の例では、複数の上記ナノ構造アレイ２５３０の中央部２９４０から上記距離離れた第１の端部２５４０は、ほぼ視認不可能となる。さらに他の例では、図１１Ｃ〜１１Ｆに示すように、走査型電子顕微鏡像がナノ構造２５１０の中央部２９４０に近づくにつれて、複数のナノ構造２５３０の第１の端部２５４０のより多くが視認可能になる。
他の実施形態では、１つ以上の充填材を用いてナノ構造アレイ２５１０を充填する工程２３４０は、ディッピング工程を含む。例えば、上記ディッピング工程では、半導体基板２５２０および上記ナノ構造アレイ２５１０を上記１つ以上の充填材の液中に浸す。他の例では、上記ディッピング工程は、毛管力を利用して促進される。さらに他の実施形態では、ゾル‐ゲル工程を用いて、上記１つ以上の充填材からなる長鎖を上記１つ以上の充填材の１つ以上の酸化物として形成する。
さらに他の実施形態では、１つ以上の充填材を用いてナノ構造アレイ２５１０を充填する工程２３４０では、蒸着法を使用する。例えば、化学気相蒸着法（ＣＭＤ）を用いて上記ナノ構造アレイを充填する。他の例では、原子層成長法をＴＭＯＳ（テトラ‐メチル‐オルト‐ケイ酸塩）、酸化剤、および／または触媒と共に使用する。さらに他の例では、ＴＭＯＳに代えてＴＥＯＳ（テトラ‐エソ‐オルト‐ケイ酸塩）を使用する。さらに他の例では、ＴＭＯＳに代えてシラン（ＳｉＨ４）を使用する。さらに他の例では、上記酸化剤は、水蒸気および／またはオゾンを含む。さらに他の例では、上記触媒は、アミンを含む。さらに他の例では、上記蒸着法を用いて異種充填を生成する。
図１２は、本発明の一実施形態に係る図３の方法の一環として、ナノ構造のアレイ２５１０を充填するために使用される蒸着工程中におけるナノ構造のアレイ蒸着の側面図を示す概略図である図１２の概略図は一例に過ぎず、これにより特許請求の範囲を不当に限定すべきでない。当業者であれば、多数の変形例、代替例、および変更例が可能であることを認識されるであろう。図１２に示すように、上記ナノ構造アレイ２５１０の全体に１つ以上の充填材が層状に分散されている。例えば、複数のナノ構造アレイ２９５０の１つ以上の表面上において、少なくとも第１の充填材が第１の充填層２９５２に蒸着されている。他の例では、上記第１の充填層２９５２上において、少なくとも第２の充填材が第２の充填層２９５４に蒸着されている。さらに他の例では、上記第２の充填層２９５４上において、少なくとも第３の充填材が第３の充填層２９５６に蒸着されている。さらに他の例では、上記第１の充填層２９５２、上記第２の充填層２９５４、および／または上記第３の充填層２９５６は、下層内の材料上に絶縁保護コーティングを形成している。さらに他の例では、上記第１の充填層２８５２により、１つ以上の表面は、上記複数のナノ構造２９５０の支持面の疎水性と異なる疎水性が付与されている。他の例では、上記第１の充填層２９５２により、上記複数のナノ構造２９５０の支持面は熱保護が付与されている。さらに他の例では、上記第１の充填材は、ＳｉＮ、ＴｉＮ、ＢＮ、ＡｌＮ、および／またはＣＮなどである。さらに他の例では、上記第２の充填材および上記第３の充填材は、２つの異なる酸化物である。さらに他の例では、上記第２の充填材は、ＳｉＯ２および／またはＺｒＯ２である。さらに他の例では、上記第３の充填材は、ＺｒＯ２および／またはＳｉＯ２である。
上述の記載で説明し、且つ、ここでさらに強調するように、図１２は一例に過ぎず、これにより特許請求の範囲を不当に限定すべきでない。当業者であれば、多数の変形例、代替例、および変更例が可能であることを認識されるであろう。例えば、ナノワイヤまたはナノ孔以外のナノ構造が形成される。他の例では、１つ以上の充填材からなる３つ以上の層を用いて上記ナノ構造アレイを充填する。さらに他の例では、上記ナノ構造アレイが実質的に充填されるまで、上記少なくとも第２の充填および上記少なくとも第３の充填材は交互の層に蒸着される。他の例では、上記１つ以上の充填材の異なる組み合わせを上記ナノ構造アレイの異なる領域で使用する。さらに他の例では、少なくとも２つの異なる相を有する上記少なくも１つ以上の充填材の異なる組み合わせを用いて、上記ナノ構造アレイを充填する。
図３を再度参照すると、任意の工程２３５０では、上記１つ以上の充填材が硬化される。例えば、上記１つ以上の充填材の硬化工程は、上記１つ以上の充填材を固体状に変換する変換法を含む。他の例では、上記１つ以上の充填材の硬化工程２３５０は、上記１つ以上の充填材に熱処理を施す熱処理法を含む。さらに他の例では、上記硬化工程２３５０を略室温で行う。さらに他の例では、上記硬化工程２３５０を、最大で数百度（摂氏）の高温の温度範囲で行う。さらに他の例では、上記硬化工程２３５０を約５００℃で行う。さらに他の例では、上記硬化工程２３５０を、所定の温度プロフィールを用いて行う。さらに他の例では、上記硬化工程２３５０は、最大で約２時間までの期間の間に略室温から５０℃〜２５０℃以上の範囲まで温度を上昇させる工程を含む。さらに他の例では、上記硬化工程２３５０は、最大で約１時間までの期間にわたり３００℃〜５００℃の高温で加熱処理を行うことを含む。さらに他の例では、上記硬化工程２３５０は、最大で３０分間以上の冷却期間を含む。さらに他の例では、上記硬化工程２３５０は、上記１つ以上の充填材から不純物を取り除く、および／または追い出す。さらに他の例では、上記硬化工程２３５０を所定のガス環境の炉内で行う。さらに他の例では、上記硬化工程２３５０を不完全真空状態で行う。さらに他の例では、上記硬化工程２３５０を真空状態で行う。
任意の工程２３６０では、上記埋め込み型のナノ構造アレイの平坦化を行う。例えば、上記埋め込み型のナノ構造のアレイの平坦化工程２３６０は、研磨法を含む。他の例では、上記埋め込み型のナノ構造のアレイの平坦化工程２３６０は、さらなる処理工程、機械加工工程、および／または製造工程のために上記埋め込み型のナノ構造のアレイの調製を行う。さらに他の例では、上記埋め込み型のナノ構造のアレイの平坦化工程２３６０では、上記埋め込み型のナノ構造のアレイに、１つ以上の導電材料を受けるよう構成された１つ以上の表面を形成する。
上述の記載で説明し、且つ、ここでさらに強調するように、図３〜１２は一例に過ぎず、これにより特許請求の範囲を不当に限定するべきではない。当業者であれば、多数の変形例、代替例、および変更例が可能であることを認識されるであろう。一部の実施形態では、ナノワイヤおよびナノ孔以外のナノ構造が形成されて、充填される。例えば、ナノチューブおよび／またはナノメッシュが半導体基板に形成され、その後に充填される。他の例では、上記１つ以上の充填材は多孔質マトリクスを形成する。さらに他の例では、上記１つ以上の充填材は、割れ目または間隙の無いマトリクスを形成する。さらに他の例では、上記１つ以上の充填材は、１つ以上の第１の充填材および１つ以上の第２の充填材を含む。さらに他の例では、上記１つ以上の第１の充填材を用いて、上記ナノ構造アレイの第１の部分を充填する。さらに他の例では、上記１つ以上の第２の充填材を用いて、上記ナノ構造アレイの第２の部分を充填する。
一部の実施形態では、上記ナノ構造アレイを充填する上記工程２３４０に複数の充填工程を使用する。例えば、蒸着工程を使用して１つ以上のナノ構造の１つ以上の表面に絶縁保護コーティングを塗布する。他の例では、上記ナノ構造アレイに前処置を施す工程２３２０の代わりに絶縁保護コーティング法を使用して、上記１つ以上のナノ構造の１つ以上の表面の疎水性を変化させる。
一実施形態によれば、少なくとも１つのナノワイヤレイが埋め込まれたマトリクスは、ナノワイヤおよび前記ナノワイヤの間に配置される１つ以上の充填材を含む。各ナノワイヤは、第１の端部および第２の端部を有する。上記ナノワイヤは、実質的に互いに平行であるとともに、上記１つ以上の充填材により互い相対的に位置固定されている。上記１つ以上の充填材の各々は、５０ワット毎メートル毎ケルビン未満の熱伝導率を有している。そして、上記マトリクスは、少なくとも、３５０℃より高温の昇華温度および溶融温度を有している。例えば、上記マトリクスは、少なくとも図１に応じて実装される。
他の例では、上記マトリクスは、熱電素子の一部である。さらに他の例では、上記マトリクスは複数のナノ構造をさらに備え、前記複数のナノ構造は上記１つ以上の充填材を含む。さらに他の例では、上記第１の端部と上記第２の端部の間の距離は、少なくとも３００μｍである。さらに他の例では、上記距離は少なくとも４００μｍである。さらに他の例では、上記距離は少なくとも５００μｍである。さらに他の例では、上記距離は少なくとも５２５μｍである。さらに他の例では、上記ナノワイヤは、約０．０００１ｍｍ２のサイズの面積に対応している。さらに他の例では、上記ナノワイヤは、０．０１ｍｍ２未満のサイズの面積に対応している。さらに他の例では、上記ナノワイヤは、少なくとも１００ｍｍ２のサイズの面積に対応している。他の例では、上記面積は、少なくとも１０００ｍｍ２のサイズである。さらに他の例では、上記面積は、少なくとも２５００ｍｍ２のサイズである。さらに他の例では、上記面積は、少なくとも５０００ｍｍ２のサイズである。
さらに他の例では、上記溶融温度および上記昇華温度は、各々４５０℃より高温である。さらに他の例では、上記溶融温度および上記昇華温度は、各々５５０℃より高温である。さらに他の例では、上記溶融温度および上記昇華温度は、各々６５０℃より高温である。さらに他の例では、上記溶融温度および上記昇華温度は、各々７５０℃より高温である。さらに他の例では、上記溶融温度および上記昇華温度は、各々８００℃より高温である。さらに他の例では、上記熱伝導率は５ワット毎メートル毎ケルビン未満である。さらに他の例では、上記熱伝導率は１ワット毎メートル毎ケルビン未満である。さらに他の例では、上記熱伝導率は０．１ワット毎メートル毎ケルビン未満である。さらに他の例では、上記熱伝導率は０．０１ワット毎メートル毎ケルビン未満である。さらに他の例では、上記熱伝導率は０．００１ワット毎メートル毎ケルビン未満である。さらに他の例では、上記熱伝導率は０．０００１ワット毎メートル毎ケルビン未満である。
さらに他の例では、上記１つ以上の充填材の各々は、フォトレジスト、スピンオンガラス、スピノンドーパント、エアロゲル、キセロゲル、およびオキシドからなる一群から選択される少なくとも１つを含む。さらに他の例では、上記フォトレジストは、Ｇ線フォトレジストである。さらに他の例では、上記オキシドは、Ａｌ２Ｏ３、ＦｅＯ、ＦｅＯ２、Ｆｅ２Ｏ３、ＴｉＯ、ＴｉＯ２、ＺｒＯ２、ＺｎＯ、ＨｆＯ２、ＣｒＯ、Ｔａ２Ｏ５、ＳｉＮ、ＴｉＮ、ＢＮ、ＳｉＯ２、ＡｌＮ、およびＣＮからなる一群から選択される。さらに他の例では、上記１つ以上の充填材は、１つ以上のオキシドからなる１つ以上の長鎖を含む。さらに他の例では、上記マトリクスは、多孔質のマトリクスである。さらに他の例では、上記ナノワイヤの表面は、親水性を有している。さらに他の例では、上記ナノワイヤの表面は、疎水性を有している。さらに他の例では、上記マトリクスは、少なくとも１つの表面が平坦化されている。
さらに他の例では、上記少なくとも１つの充填材は、各々異なる層内に設けられている。さらに他の例では、上記異なる層は、第１の層、第２の層、および第３の層を含む。上記第１の層は、ＳｉＮ、ＴｉＮ、ＢＮ、ＡｌＮ、およびＣＮからなる一群から選択される１つ以上の材料を含む。上記第２の層は、第１のオキシドを含む。そして、上記第３の層は、第２のオキシドを含む。さらに他の例では、上記第１のオキシドはＳｉＯ２であり、上記第２のオキシドはＺｒＯ２である。他の例では、上記第１の層は上記ナノワイヤ上に配置され、上記第２の層は上記第１の層上に配置され、上記第３の層は上記第２の層上に配置される。他の例では、上記異なる層は、第４の層および第５の層をさらに含む。上記第４の層は、上記第１のオキシドを含み、上記第５の層は上記第２のオキシドを含む。さらに他の例では、上記マトリクスは、第１の領域および第２の領域を備える。上記１つ以上の充填材は、上記第１の領域内に配置される１つ以上の第１の材料および上記第２の領域内に配置される１つ以上の第２の材料を含む。さらに他の例では、上記ナノワイヤは半導体を含む。他の例では、上記半導体はシリコンである。
他の実施形態によれば、少なくとも１つの埋め込み型のナノ構造のアレイが形成されたマトリクスはナノ構造を含み、各ナノ構造は第１の端部と第２の端部を含む。上記ナノ構造は、間隙に対応している。１つ以上の充填材は、少なくとも、上記間隙内に配置されている。上記ナノ構造の各々は、半導体材料を含む。上記ナノ構造は、互いに実質的に平行であり、且つ、上記１つ以上の充填材により互いに相対的に位置固定されている。上記１つ以上の充填材の各々は、５０ワット毎メートル毎ケルビン未満の熱伝導率を有している。そして、上記マトリクスは、少なくとも、３５０℃より高温の昇華温度および３５０℃より高温の溶融温度を有している。例えば、上記マトリクスは、少なくとも図２に従って実装される。
他の例では、上記ナノ構造はナノ孔に対応し、前記ナノ孔は間隙である。さらに他の例では、上記ナノ構造はナノワイヤに対応し、前記ナノワイヤの周辺の空隙は間隙である。
さらに他の実施形態によれば、埋め込み型のナノ構造のアレイが少なくも１つ形成されたマトリクスの製造法は、ナノ構造に対応する間隙を少なくとも１つ以上の充填材で充填する工程を備え、前記少なくとも１つ以上の充填材の各々は、５０ワット毎メートル毎ケルビン未満の熱伝導率を有しており、前記ナノ構造は、半導体材料を形成するとともに、少なくとも前記ナノ構造が埋め込まれたマトリクスを形成し、このマトリクスは、少なくとも、３５０℃より高温の昇華温度および融解温度を有している。上記間隙の充填法は、上記ナノ構造を実質的に互いに平行に保つ工程と、このように位置合わせを行った上記ナノ構造を、上記１つ以上の充填材を用いて、互いに相対的に固定する工程とを備える。例えば、上記マトリクスは、少なくとも図３に従って実装される。
他の例では、上記方法は、第１の端部および第２の端部を各々含むナノ構造を形成する工程をさらに含む。さらに他の例では、上記１つ以上の充填材の各々は、フォトレジスト、スピノンガラス、スピンオンドーパント、エアロゲル、キセロゲル、およびオキシドからなる一群から選択される少なくとも１つを含む。他の例では、上記方法は、上記ナノ構造の１つ以上の表面に前処置を施す工程をさらに備える。さらに他の方法では、上記前処置の工程は、上記ナノ構造の１つ以上の表面の疎水性を変化させる工程を備える。さらに他の例では、上記方法は、上記１つ以上の充填材を調製する工程をさらに備える。さらに他の例では、上記１つ以上の充填材の調製プロセスは、上記１つ以上の充填材をドープする工程を備える。
さらに他の例では、上記方法は、上記１つ以上の充填材を硬化する工程をさらに備える。さらに他の例では、上記１つ以上の充填材の硬化工程は、上記１つ以上の充填材を少なくとも３００℃まで加熱することを備える。さらに他の例では、上記１つ以上の充填材の硬化工程は、上記１つ以上の充填材を少なくとも５００℃まで加熱することを備える。さらに他の例では、上記方法は、上記マトリクスの少なくとも１つの表面を平坦化することをさらに備える。さらに他の例では、上記マトリクスの少なくとも１つの表面の平坦化工程は、上記マトリクスの表面を研磨することを備える。
さらに他の例では、上記間隙部の充填法は、液体状の上記１つ以上の充填材を上記ナノ構造に塗布すること、および上記ナノ構造を回転させて上記１つ以上の充填材の少なくとも一部を除去することを備える。さらに他の例では、上記間隙部の充填工程は、上記ナノ構造を上記１つ以上の充填材に浸すことを備える。さらに他の例では、上記間隙部の充填工程は、上記１つ以上の充填材を蒸着させることを備える。さらに他の例では、上記１つ以上の充填材の蒸着工程は、化学気相蒸着を含む。さらに他の例では、上記１つ以上の充填材の蒸着工程は、原子層成長を含む。さらに他の例では、上記１つ以上の充填材の蒸着工程は、テトラ‐メチル‐オルト‐ケイ酸塩（ＴＭＯＳ）、テトラ‐エソ‐オルト‐ケイ酸塩（ＴＥＯＳ）、およびシラン（ＳｉＨ４）からなる一群から選択される少なくとも１つの使用を含む。
他の例では、上記１つ以上の充填材の蒸着は、少なくとも、上記１つ以上の充填材からなる絶縁保護層を形成する工程を備える。他の例では、上記１つ以上の充填材の蒸着工程は、上記１つ以上の充填材を層状に蒸着させることを備える。他の例では、上記１つ以上の充填材の蒸着工程は、ＳｉＮ、ＴｉＮ、ＢＮ、ＡｌＮ、およびＣＮからなる一群から選択される１つ以上の材料を含む第１の層を蒸着すること、第１のオキシドを含む第２の層を蒸着すること、および、第２のオキシドを含む第３の層を蒸着することを備える。さらに他の例では、上記第１のオキシドはＳｉＯ２であり、上記第２のオキシドはＺｒＯ２である。他の例では、上記第１の層の蒸着工程は、上記ナノ構造の表面上に第１の層を蒸着することを備え、上記第２の層の蒸着工程は、上記第１の層上に上記第２の層を蒸着することを備え、上記第３の層の蒸着工程は、上記第２の層上に上記第３の層を蒸着することを備える。さらの他の例では、上記１つ以上の充填材の蒸着工程は、上記第１のオキシドを含む第４の層を蒸着すること、および上記第２のオキシドを含む第５の層を蒸着することをさらに備える。さらに他の例では、上記１つ以上の充填材は、１つ以上の第１の材料および１つ以上の第２の材料を含む。上記間隙部は、第１の複数の間隙部および第２の複数の間隙部を含む。上記間隙部の充填工程は、上記第１の複数の間隙部を上記１つ以上の第１の充填材で充填すること、および上記第２の複数の間隙部を上記１つ以上の第２の充填材で充填することを備える。
本発明の具体的な実施形態について説明したが、これら実施形態以外と同等の他の実施形態が可能であることは、当業者に明らかであろう。例えば、本発明の多様な実施形態および／または実施例を組み合わせることが可能である。したがって、本発明は、本明細書内で説明した具体的な実施形態により限定されるものではなく、添付の特許請求の範囲によってのみ限定されるものである。
本発明の一実施形態に係るマトリクス内に埋め込まれたナノワイヤのアレイを示す概略図である。 本発明の他の実施形態に係るマトリクス内に埋め込まれたナノ孔のアレイを示す概略図である。 本発明の一実施形態に係るマトリクス内に埋め込まれたナノ構造のアレイを形成する方法を示す概略図である。 本発明の一実施形態に係るマトリクス内に埋め込まれたナノ構造のアレイを形成する方法の一環として、ナノ構造のアレイを形成する工程を示す概略図である。 本発明の一実施形態に係るマトリクス内に埋め込まれたナノ構造のアレイを形成するための方法の一環として形成されたナノ構造のアレイを示す概略図である。 本発明の特定の実施形態に係るマトリクス内に埋め込まれたナノ構造のアレイを形成する方法の一環として、複数のナノ構造のさまざまな見え方を示す走査電子顕微鏡画像である。 本発明の特定の実施形態に係るマトリクス内に埋め込まれたナノ構造のアレイを形成する方法の一環として、複数のナノ構造のさまざまな見え方を示す走査電子顕微鏡画像である。 本発明の特定の実施形態に係るマトリクス内に埋め込まれたナノ構造のアレイを形成する方法の一環として、複数のナノ構造のさまざまな見え方を示す走査電子顕微鏡画像である。 本発明の一実施形態に係るマトリクス内に埋め込まれたナノ構造のアレイを形成する方法の一環として、第１のナノ構造のアレイと第２のナノ構造のアレイとの形成を示す概略図である。 本発明の他の実施形態に係るマトリクス内に埋め込まれたナノ構造のアレイを形成する方法の一環として、第１のナノ構造のアレイと第２のナノ構造のアレイとの形成を示す概略図である。 本発明の一実施形態に係る図３の方法の一環として、充填工程中にナノ構造のアレイに充填するために使用されるスピンオンコーティング工程中におけるナノ構造のアレイの側面図を示す概略図である。 本発明の一実施形態に係る図３の方法の一環として、充填工程中にナノ構造のアレイを充填するためにスピンオンコーティング工程が使用された後におけるナノ構造のアレイの側面図を示す概略図である。 本発明の特定の実施形態に係る図３の方法の一環として、ピンオンコーティング工程後のナノ構造のアレイのさまざまな見え方を示す走査電子顕微鏡画像である。 本発明の特定の実施形態に係る図３の方法の一環として、ピンオンコーティング工程後のナノ構造のアレイのさまざまな見え方を示す走査電子顕微鏡画像である。 本発明の特定の実施形態に係る図３の方法の一環として、ピンオンコーティング工程後のナノ構造のアレイのさまざまな見え方を示す走査電子顕微鏡画像である。 本発明の特定の実施形態に係る図３の方法の一環として、ピンオンコーティング工程後のナノ構造のアレイのさまざまな見え方を示す走査電子顕微鏡画像である。 本発明の特定の実施形態に係る図３の方法の一環として、ピンオンコーティング工程後のナノ構造のアレイのさまざまな見え方を示す走査電子顕微鏡画像である。 本発明の特定の実施形態に係る図３の方法の一環として、ピンオンコーティング工程後のナノ構造のアレイのさまざまな見え方を示す走査電子顕微鏡画像である。 本発明の一実施形態に係る図３の方法の一環として、ナノ構造のアレイを充填するために使用される蒸着工程中におけるナノ構造のアレイの側面図を示す概略図である。

Claims (68)

  1. 埋め込み型のナノワイヤのアレイを少なくとも１つ有するマトリクスであって、
    各ナノワイヤが第１の端部と第２の端部を有するナノワイヤ、および、
    前記ナノワイヤの間に配置される１つ以上の充填材を有し、
    前記ナノワイヤは、実質的に互いに平行であり、且つ前記１つ以上の充填材を用いて互いに相対的に位置固定され、
    前記１つ以上の充填材の各々は、５０ワット毎メートル毎ケルビン未満の熱伝導率を有し、
    前記マトリクスは、少なくとも昇華温度および融解温度を有し、前記昇華温度および前記融解温度は各々３５０℃より高温であることを特徴とする、マトリクス。
  2. 上記マトリクスは熱電素子の一部であることを特徴とする、請求項１に記載のマトリクス。
  3. 上記１つ以上の充填材を含む複数のナノ構造をさらに有することを特徴とする請求項１に記載のマトリクス。
  4. 上記第１の端部と上記第２の端部の間の距離は少なくとも３００μｍであることを特徴とする、請求項１に記載のマトリクス。
  5. 上記第１の端部と上記第２の端部の間の距離は少なくとも４００μｍであることを特徴とする、請求項４に記載のマトリクス。
  6. 上記第１の端部と上記第２の端部の間の距離は少なくとも５００μｍであることを特徴とする、請求項５に記載のマトリクス。
  7. 上記第１の端部と上記第２の端部の間の距離は少なくとも５２５μｍであることを特徴とする、請求項６に記載のマトリクス。
  8. 上記ナノワイヤは約０．０００１ｍｍ２の面積に対応することを特徴とする、請求項１に記載のマトリクス。
  9. 上記ナノワイヤは０．０１ｍｍ２より小さい面積に対応することを特徴とする、請求項１に記載のマトリクス。
  10. 上記ナノワイヤは少なくとも１００ｍｍ２の面積に対応することを特徴とする、請求項１に記載のマトリクス。
  11. 上記面積は少なくとも１０００ｍｍ２であることを特徴とする、請求項１０に記載のマトリクス。
  12. 上記面積は少なくとも２５００ｍｍ２であることを特徴とする、請求項１１に記載のマトリクス。
  13. 上記面積は少なくとも５０００ｍｍ２であることを特徴とする、請求項１２に記載のマトリクス。
  14. 上記融解温度および上記昇華温度は各々４５０℃より高温であることを特徴とする、請求項１に記載のマトリクス。
  15. 上記融解温度および上記昇華温度は各々５５０℃より高温であることを特徴とする、請求項１４に記載のマトリクス。
  16. 上記融解温度および上記昇華温度は各々６５０℃より高温であることを特徴とする、請求項１５に記載のマトリクス。
  17. 上記融解温度および上記昇華温度は各々７５０℃より高温であることを特徴とする、請求項１６に記載のマトリクス。
  18. 上記融解温度および上記昇華温度は各々８００℃より高温であることを特徴とする、請求項１７に記載のマトリクス。
  19. 上記熱伝導率は５ワット毎メートル毎ケルビン未満であることを特徴とする、請求項１に記載のマトリクス。
  20. 上記熱伝導率は１ワット毎メートル毎ケルビン未満であることを特徴とする、請求項１９に記載のマトリクス。
  21. 上記熱伝導率は０．１ワット毎メートル毎ケルビン未満であることを特徴とする、請求項２０に記載のマトリクス。
  22. 上記熱伝導率は０．０１ワット毎メートル毎ケルビン未満であることを特徴とする、請求項２１に記載のマトリクス。
  23. 上記熱伝導率は０．００１ワット毎メートル毎ケルビン未満であることを特徴とする、請求項２２に記載のマトリクス。
  24. 上記熱伝導率は０．０００１ワット毎メートル毎ケルビン未満であることを特徴とする、請求項２１に記載のマトリクス。
  25. 上記１つ以上の充填材の各々は、フォトレジスト、スピンオンガラス、スピンオンドーパント、エアロゲル、キセロゲル、および酸化物からなる一群から選択される少なくとも１つを含むことを特徴とする、請求項１に記載のマトリクス。
  26. 上記フォトレジストはＧ線フォトレジストであることを特徴とする、請求項２５に記載のマトリクス。
  27. 上記酸化物は、Ａｌ２Ｏ３、ＦｅＯ、ＦｅＯ２、Ｆｅ２Ｏ３、ＴｉＯ、ＴｉＯ２、ＺｒＯ２、ＺｎＯ、ＨｆＯ２、ＣｒＯ、Ｔａ２Ｏ５、ＳｉＮ、ＴｉＮ、ＢＮ、ＳｉＯ２、ＡｌＮ、およびＣＮからなる一群から選択されることを特徴とする、請求項２５に記載のマトリクス。
  28. 上記１つ以上の充填材は、１つ以上の酸化物からなる１つ以上の長鎖を含むことを特徴とする、請求項１に記載のマトリクス。
  29. 多孔質マトリクスであることを特徴とする請求項１に記載のマトリクス。
  30. 上記ナノワイヤの表面は親水性を有していることを特徴とする、請求項１に記載のマトリクス。
  31. 上記ナノワイヤの表面は疎水性を有していることを特徴とする、請求項１に記載のマトリクス。
  32. 上記マトリクスの少なくとも１つの表面は平坦化されていることを特徴とする、請求項１に記載のマトリクス。
  33. 上記１つ以上の充填材は、それぞれ異なる層に配置されていることを特徴とする、請求項１に記載のマトリクス。
  34. 上記異なる層は、第１の層、第２の層、および第３の層を含み、
    上記第１の層は、ＳｉＮ、ＴｉＮ、ＢＮ、ＡｌＮ、およびＣＮからなる一群から選択される１つ以上の材料を含み、
    上記第２の層は、第１の酸化物を含み、
    上記第３の層は、第２の酸化物を含むことを特徴とする、請求項３３に記載のマトリクス。
  35. 上記第１の酸化物はＳｉＯ２であり、上記第２の酸化物はＺｒＯ２であることを特徴とする、請求項３４に記載のマトリクス。
  36. 上記第１の層は上記ナノワイヤ上に配置され、
    上記第２の層は上記第１の層上に配置され、
    上記第３の層は上記第２の層上に配置されることを特徴とする、請求項３４に記載のマトリクス。
  37. 上記異なる層は、第４の層および第５の層をさらに含み、
    前記第４の層は、上記第１の酸化物を含み、
    前記第５の層は、上記第２の酸化物を含むことを特徴とする、請求項３４に記載のマトリクス。
  38. 第１の領域および第２の領域を有し、
    上記１つ以上の充填材は、前記第１の領域内に配置される１つ以上の第１の材料および前記第２の領域内に配置される１つ以上の第２の材料を含むことを特徴とする、請求項１に記載のマトリクス。
  39. 上記ナノワイヤは半導体を含むことを特徴とする、請求項１に記載のマトリクス。
  40. 上記半導体はシリコンであることを特徴とする、請求項３９に記載のマトリクス。
  41. 埋め込み型のナノ構造アレイを少なくとも１つ有するマトリクスであって、
    第１の端部と第２の端部をそれぞれ有する、間隙に対応するナノ構造、および、
    少なくとも前記間隙の内部に配置される１つ以上の充填材を有し、
    前記ナノ構造の各々は、半導体材料を含み、
    前記ナノ構造は、実質的に互いに平行であり、前記１つ以上の充填材を用いて互いに相対的に位置固定され、
    前記１つ以上の充填材の各々は、５０ワット毎メートル毎ケルビン未満の熱伝導率を有し、
    前記マトリクスは、少なくとも昇華温度および融解温度を有し、前記昇華温度および前記融解温度はそれぞれ３５０℃より高温であることを特徴とする、マトリクス。
  42. 上記ナノ構造はナノ孔に対応し、
    前記ナノ孔は上記間隙であることを特徴とする、請求項４１に記載のマトリクス。
  43. 上記ナノ構造はナノワイヤに対応し、
    前記ナノワイヤの周囲の空間は上記間隙であることを特徴とする、請求項４１に記載のマトリクス。
  44. 埋め込み型のナノ構造アレイを少なくとも１つ有するマトリクスの製造方法であって、
    ナノ構造に対応する間隙を少なくとも１つ以上の充填材で充填する工程であって、前記１つ以上の充填材の各々は５０ワット毎メートル毎ケルビン未満の熱伝導率を有し、前記ナノ構造は半導体材料を含んでいる工程、および、
    少なくとも前記ナノ構造が埋め込まれたマトリクスを形成する工程であって、前記マトリクスは少なくとも昇華温度および融解温度を有し、前記昇華温度および前記融解温度はそれぞれ３５０℃より高温である工程を有し、
    前記間隙の充填工程は、
    前記ナノ構造を実質的に互いに平行に保つ工程、および、
    前記１つ以上の充填材を用いて前記ナノ構造を互いに相対的に位置固定する工程を有することを特徴とする、方法。
  45. 第１の端部および第２の端部をそれぞれ有する上記ナノ構造を形成する工程をさらに有することを特徴とする請求項４４に記載の方法。
  46. 上記１つ以上の充填材の各々は、フォトレジスト、スピンオンガラス、スピンオンドーパント、エアロゲル、キセロゲル、および酸化物からなる一群から選択される少なくとも１つを含むことを特徴とする、請求項４４に記載の方法。
  47. 上記ナノ構造の１つ以上の表面に対して前処置を施す工程をさらに有することを特徴とする請求項４４に記載の方法。
  48. 上記ナノ構造の１つ以上の表面に対して前処置を施す工程は、上記ナノ構造の上記１つ以上の表面の疎水性を変化させる工程を有することを特徴とする、請求項４７に記載の方法。
  49. 上記１つ以上の充填材を調製する工程をさらに有することを特徴とする請求項４４に記載の方法。
  50. 上記１つ以上の充填材を調製する工程は、上記１つ以上の充填材をドープする工程を有することを特徴とする、請求項４９に記載の方法。
  51. 上記１つ以上の充填材を硬化する工程をさらに有することを特徴とする請求項４４に記載の方法。
  52. 上記１つ以上の充填材を硬化する工程は、上記１つ以上の充填材を少なくとも３００℃まで加熱する工程を有することを特徴とする、請求項５１に記載の方法。
  53. 上記１つ以上の充填材を硬化する工程は、上記１つ以上の充填材を少なくとも５００℃まで加熱する工程を有することを特徴とする、請求項５２に記載の方法。
  54. 上記マトリクスの少なくとも１つの表面を平坦化する工程をさらに有することを特徴とする請求項４４に記載の方法。
  55. 上記マトリクスの少なくとも１つの表面を平坦化する工程は、上記マトリクスの前記表面を研磨する工程を有することを特徴とする、請求項５４に記載の方法。
  56. 上記間隙を充填する工程は、
    液体状の上記１つ以上の充填材を上記ナノ構造に塗布する工程、および、
    上記ナノ構造を回転させて、上記１つ以上の充填材の少なくとも一部を除去する工程を有することを特徴とする、請求項４４に記載の方法。
  57. 上記間隙を充填する工程は、上記ナノ構造を上記１つ以上の充填材中にディッピングする工程を有することを特徴とする、請求項４４に記載の方法。
  58. 上記間隙を充填する工程は、上記１つ以上の充填材を蒸着する工程を有することを特徴とする、請求項４４に記載の方法。
  59. 上記１つ以上の充填材を蒸着する工程は化学気相蒸着を含むことを特徴とする、請求項５８に記載の方法。
  60. 上記１つ以上の充填材を蒸着する工程は原子層成長を含むことを特徴とする、請求項５８に記載の方法。
  61. 上記１つ以上の充填材を蒸着する工程は、テトラ‐メチル‐オルト‐ケイ酸塩（ＴＭＯＳ）、テトラ‐エソ‐オルト‐ケイ酸塩（ＴＥＯＳ）、およびシラン（ＳｉＨ４）からなる一群から選択される少なくとも１つを使用する工程を有することを特徴とする、請求項５８に記載の方法。
  62. 上記１つ以上の充填材を蒸着する工程は、少なくとも、上記１つ以上の充填材からなる絶縁保護層を形成する工程を有することを特徴とする、請求項５８に記載の方法。
  63. 上記１つ以上の充填材を蒸着する工程は、上記１つ以上の充填材を層状に蒸着する工程を有することを特徴とする、請求項５８に記載の方法。
  64. 上記１つ以上の充填材を蒸着する工程は、
    ＳｉＮ、ＴｉＮ、ＢＮ、ＡｌＮ、およびＣＮからなる一群から選択される１つ以上の材料を含む第１の層を蒸着する工程、
    第１の酸化物を含む第２の層を蒸着する工程、および、
    第２の酸化物を含む第３の層を蒸着する工程を有することを特徴とする、請求項６３に記載の方法。
  65. 上記第１の酸化物はＳｉＯ２であり、上記第２の酸化物はＺｒＯ２であることを特徴とする、請求項６４に記載の方法。
  66. 上記第１の層を蒸着する工程は、上記ナノ構造の表面上に上記第１の層を蒸着する工程を有し、
    上記第２の層を蒸着する工程は、上記第１の層上に上記第２の層を蒸着する工程を有し、
    上記第３の層を蒸着する工程は、上記第２の層上に上記第３の層を蒸着する工程を有することを特徴とする、請求項６４に記載の方法。
  67. 上記１つ以上の充填材を蒸着する工程は、
    上記第１の酸化物を含む第４の層を蒸着する工程、および、
    上記第２の酸化物を含む第５の層を蒸着する工程を有することを特徴とする、請求項６４に記載の方法。
  68. 上記１つ以上の充填材は、１つ以上の第１の材料および１つ以上の第２の材料を含み、
    上記間隙は、第１の複数の間隙および第２の複数の間隙を含み、
    上記間隙を充填する工程は、
    前記１つ以上の第１の材料を用いて前記第１の複数の間隙を充填する工程、および、
    前記１つ以上の第２の材料を用いて前記第２の複数の間隙を充填する工程を有することを特徴とする、請求項４４に記載の方法。
JP2013542193A 2010-12-03 2011-12-02 埋め込み型ナノ構造を持つ低熱伝導マトリクスとその方法 Pending JP2014505998A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US41936610P 2010-12-03 2010-12-03
US61/419,366 2010-12-03
PCT/US2011/063000 WO2012075359A1 (en) 2010-12-03 2011-12-02 Low thermal conductivity matrices with embedded nanostructures and methods thereof

Publications (2)

Publication Number Publication Date
JP2014505998A true JP2014505998A (ja) 2014-03-06
JP2014505998A5 JP2014505998A5 (ja) 2015-01-22

Family

ID=46172281

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013542193A Pending JP2014505998A (ja) 2010-12-03 2011-12-02 埋め込み型ナノ構造を持つ低熱伝導マトリクスとその方法

Country Status (8)

Country Link
US (2) US8736011B2 (ja)
EP (1) EP2647064A4 (ja)
JP (1) JP2014505998A (ja)
KR (1) KR20140005914A (ja)
CN (1) CN103339752B (ja)
BR (1) BR112013013615A2 (ja)
CA (1) CA2819638A1 (ja)
WO (1) WO2012075359A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170042271A (ko) * 2017-04-06 2017-04-18 연세대학교 산학협력단 투명전극 및 그의 제조방법

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2181460A4 (en) 2007-08-21 2013-09-04 Univ California NANOSTRUCTURES WITH THERMOELECTRIC HIGH PERFORMANCE CHARACTERISTICS
US20110114146A1 (en) * 2009-11-13 2011-05-19 Alphabet Energy, Inc. Uniwafer thermoelectric modules
CN103180983B (zh) 2010-10-22 2016-01-13 加州理工学院 用于低热导率和热电能量转换的材料的纳米网声子结构
US9240328B2 (en) 2010-11-19 2016-01-19 Alphabet Energy, Inc. Arrays of long nanostructures in semiconductor materials and methods thereof
US8736011B2 (en) 2010-12-03 2014-05-27 Alphabet Energy, Inc. Low thermal conductivity matrices with embedded nanostructures and methods thereof
US20130019918A1 (en) 2011-07-18 2013-01-24 The Regents Of The University Of Michigan Thermoelectric devices, systems and methods
US9595653B2 (en) 2011-10-20 2017-03-14 California Institute Of Technology Phononic structures and related devices and methods
US8932766B1 (en) * 2012-01-10 2015-01-13 Mainstream Engineering Corporation Nanostructured thermoelectric elements, other ultra-high aspect ratio structures and hierarchical template methods for growth thereof
US10205080B2 (en) 2012-01-17 2019-02-12 Matrix Industries, Inc. Systems and methods for forming thermoelectric devices
WO2013112710A1 (en) 2012-01-25 2013-08-01 Alphabet Energy, Inc. Modular thermoelectric units for heat recovery systems and methods thereof
US9051175B2 (en) 2012-03-07 2015-06-09 Alphabet Energy, Inc. Bulk nano-ribbon and/or nano-porous structures for thermoelectric devices and methods for making the same
US9257627B2 (en) 2012-07-23 2016-02-09 Alphabet Energy, Inc. Method and structure for thermoelectric unicouple assembly
KR20150086466A (ko) 2012-08-17 2015-07-28 실리시움 에너지, 인크. 열전 디바이스 형성 시스템 및 형성 방법
US9082930B1 (en) * 2012-10-25 2015-07-14 Alphabet Energy, Inc. Nanostructured thermolectric elements and methods of making the same
WO2014070795A1 (en) 2012-10-31 2014-05-08 Silicium Energy, Inc. Methods for forming thermoelectric elements
TWI565094B (zh) * 2012-11-15 2017-01-01 財團法人工業技術研究院 氮化物半導體結構
DE102013108805A1 (de) * 2013-08-14 2015-02-19 Elringklinger Ag Thermoelektrisches Modul sowie Verfahren zum Herstellen eines thermoelektrischen Moduls
US9065017B2 (en) 2013-09-01 2015-06-23 Alphabet Energy, Inc. Thermoelectric devices having reduced thermal stress and contact resistance, and methods of forming and using the same
JP6611727B2 (ja) 2014-03-25 2019-11-27 マトリックス インダストリーズ，インコーポレイテッド 熱電デバイス及びシステム
WO2015157501A1 (en) 2014-04-10 2015-10-15 Alphabet Energy, Inc. Ultra-long silicon nanostructures, and methods of forming and transferring the same
JP2019523391A (ja) 2016-05-03 2019-08-22 マトリックス インダストリーズ，インコーポレイテッド 熱電デバイス及びシステム
USD819627S1 (en) 2016-11-11 2018-06-05 Matrix Industries, Inc. Thermoelectric smartwatch
CN112186092B (zh) * 2020-09-10 2022-02-15 华中科技大学 一种基于超亲水结构的热电堆发电器件及其制备方法
FR3130782A1 (fr) * 2021-12-17 2023-06-23 Centre National De La Recherche Scientifique Procede de remplissage dense d’espaces interfils micrometriques ou submicrometriques par une matrice hybride organo-silicatee et dispositif composite ainsi obtenu

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004193526A (ja) * 2002-12-13 2004-07-08 Canon Inc 熱電変換素子及びその製造方法
JP2005114682A (ja) * 2003-10-10 2005-04-28 National Institute For Materials Science 光ポンピング核スピン偏極装置
JP2006140334A (ja) * 2004-11-12 2006-06-01 Canon Inc 熱電変換素子
JP2006196727A (ja) * 2005-01-14 2006-07-27 Saitama Univ 熱電変換素子とその製造方法
US20060266402A1 (en) * 2005-05-26 2006-11-30 An-Ping Zhang Thermal transfer and power generation devices and methods of making the same
JP2007125687A (ja) * 2005-11-01 2007-05-24 Sharp Corp 外部環境検出ナノワイヤセンサおよび外部環境ナノワイヤセンサの製造方法
JP2007538406A (ja) * 2004-05-19 2007-12-27 インテル コーポレイション 熱電ナノワイヤ素子
US20090214848A1 (en) * 2007-10-04 2009-08-27 Purdue Research Foundation Fabrication of nanowire array composites for thermoelectric power generators and microcoolers
US20100019355A1 (en) * 2008-07-25 2010-01-28 Theodore I Kamins Multi-Level Nanowire Structure And Method Of Making The Same
JP2010506735A (ja) * 2006-10-11 2010-03-04 シャープ株式会社 低次元構造体のカプセル化、転移方法
JP2010192580A (ja) * 2009-02-17 2010-09-02 Fujitsu Ltd 熱電変換素子及びその製造方法
JP2010537430A (ja) * 2007-08-21 2010-12-02 ザ、リージェンツ、オブ、ザ、ユニバーシティ、オブ、カリフォルニア 高性能熱電気特性を有するナノ組織体

Family Cites Families (131)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2588254A (en) 1950-05-09 1952-03-04 Purdue Research Foundation Photoelectric and thermoelectric device utilizing semiconducting material
DE1483298B1 (de) 1965-06-11 1971-01-28 Siemens Ag Elektrische Kontaktanordnung zwischen einem Germanium-Silizium-Halbleiterkoerper und einem Kontaktstueck und Verfahren zur Herstellung derselben
US4251286A (en) 1979-09-18 1981-02-17 The University Of Delaware Thin film photovoltaic cells having blocking layers
US4493939A (en) 1983-10-31 1985-01-15 Varo, Inc. Method and apparatus for fabricating a thermoelectric array
US4842699A (en) 1988-05-10 1989-06-27 Avantek, Inc. Method of selective via-hole and heat sink plating using a metal mask
US5391914A (en) 1994-03-16 1995-02-21 The United States Of America As Represented By The Secretary Of The Navy Diamond multilayer multichip module substrate
US5824561A (en) 1994-05-23 1998-10-20 Seiko Instruments Inc. Thermoelectric device and a method of manufacturing thereof
US5837929A (en) 1994-07-05 1998-11-17 Mantron, Inc. Microelectronic thermoelectric device and systems incorporating such device
DE69735589T2 (de) 1996-05-28 2007-01-04 Matsushita Electric Works, Ltd., Kadoma Herstellungsverfahren für einen thermoelektrischen modul
US6300150B1 (en) 1997-03-31 2001-10-09 Research Triangle Institute Thin-film thermoelectric device and fabrication method of same
JP3902883B2 (ja) 1998-03-27 2007-04-11 キヤノン株式会社 ナノ構造体及びその製造方法
US6388185B1 (en) 1998-08-07 2002-05-14 California Institute Of Technology Microfabricated thermoelectric power-generation devices
MXPA01009136A (es) 1999-03-11 2003-07-14 Eneco Inc Convetidor termionico hibrido y metodo.
JP3600486B2 (ja) 1999-08-24 2004-12-15 セイコーインスツル株式会社 熱電変換素子の製造方法
CN101009214B (zh) 2001-03-30 2010-05-19 加利福尼亚大学董事会 纳米结构和纳米线的制造方法及由其制造的器件
KR101008294B1 (ko) 2001-03-30 2011-01-13 더 리전트 오브 더 유니버시티 오브 캘리포니아 나노구조체 및 나노와이어의 제조 방법 및 그로부터 제조되는 디바이스
US7619158B2 (en) 2001-06-01 2009-11-17 Marlow Industries, Inc. Thermoelectric device having P-type and N-type materials
US6843902B1 (en) 2001-07-20 2005-01-18 The Regents Of The University Of California Methods for fabricating metal nanowires
US20040251539A1 (en) 2001-09-12 2004-12-16 Faris Sadeg M. Thermoelectric cooler array
US7342169B2 (en) 2001-10-05 2008-03-11 Nextreme Thermal Solutions Phonon-blocking, electron-transmitting low-dimensional structures
US7267859B1 (en) 2001-11-26 2007-09-11 Massachusetts Institute Of Technology Thick porous anodic alumina films and nanowire arrays grown on a solid substrate
CN1167141C (zh) 2001-12-06 2004-09-15 天津大学 由一维纳米线阵列结构温差电材料制造的微温差电池
US7220310B2 (en) 2002-01-08 2007-05-22 Georgia Tech Research Corporation Nanoscale junction arrays and methods for making same
US8154093B2 (en) 2002-01-16 2012-04-10 Nanomix, Inc. Nano-electronic sensors for chemical and biological analytes, including capacitance and bio-membrane devices
KR20030064292A (ko) 2002-01-25 2003-07-31 가부시키가이샤 고마쓰 세이사쿠쇼 열전모듈
US6972146B2 (en) 2002-03-15 2005-12-06 Canon Kabushiki Kaisha Structure having holes and method for producing the same
US20030189202A1 (en) 2002-04-05 2003-10-09 Jun Li Nanowire devices and methods of fabrication
US7361313B2 (en) 2003-02-18 2008-04-22 Intel Corporation Methods for uniform metal impregnation into a nanoporous material
JP2004031696A (ja) 2002-06-26 2004-01-29 Kyocera Corp 熱電モジュール及びその製造方法
US6639242B1 (en) 2002-07-01 2003-10-28 International Business Machines Corporation Monolithically integrated solid-state SiGe thermoelectric energy converter for high speed and low power circuits
US7067867B2 (en) 2002-09-30 2006-06-27 Nanosys, Inc. Large-area nonenabled macroelectronic substrates and uses therefor
US7135728B2 (en) 2002-09-30 2006-11-14 Nanosys, Inc. Large-area nanoenabled macroelectronic substrates and uses therefor
US7163659B2 (en) 2002-12-03 2007-01-16 Hewlett-Packard Development Company, L.P. Free-standing nanowire sensor and method for detecting an analyte in a fluid
JP4235440B2 (ja) 2002-12-13 2009-03-11 キヤノン株式会社 半導体デバイスアレイ及びその製造方法
US7713778B2 (en) 2003-02-13 2010-05-11 Univ California Nanostructured casting of organic and bio-polymers in porous silicon templates
US7579077B2 (en) 2003-05-05 2009-08-25 Nanosys, Inc. Nanofiber surfaces for use in enhanced surface area applications
US7605327B2 (en) 2003-05-21 2009-10-20 Nanosolar, Inc. Photovoltaic devices fabricated from nanostructured template
US7538010B2 (en) 2003-07-24 2009-05-26 S.O.I.Tec Silicon On Insulator Technologies Method of fabricating an epitaxially grown layer
US7091120B2 (en) 2003-08-04 2006-08-15 Nanosys, Inc. System and process for producing nanowire composites and electronic substrates therefrom
US20050045702A1 (en) 2003-08-29 2005-03-03 William Freeman Thermoelectric modules and methods of manufacture
US20050060884A1 (en) 2003-09-19 2005-03-24 Canon Kabushiki Kaisha Fabrication of nanoscale thermoelectric devices
CN100397671C (zh) 2003-10-29 2008-06-25 京瓷株式会社 热电换能模块
US6969679B2 (en) * 2003-11-25 2005-11-29 Canon Kabushiki Kaisha Fabrication of nanoscale thermoelectric devices
WO2005064664A1 (en) 2003-12-23 2005-07-14 Koninklijke Philips Electronics N.V. Semiconductor device comprising a heterojunction
JP4579593B2 (ja) 2004-03-05 2010-11-10 キヤノン株式会社 標的物質認識素子、検出方法及び装置
KR100552707B1 (ko) 2004-04-07 2006-02-20 삼성전자주식회사 나노와이어 발광소자 및 그 제조방법
US20060233692A1 (en) 2004-04-26 2006-10-19 Mainstream Engineering Corp. Nanotube/metal substrate composites and methods for producing such composites
EP1612870A1 (en) 2004-07-01 2006-01-04 Interuniversitair Microelektronica Centrum Vzw Method of manufacturing a thermoelectric generator and thermoelectric generator thus obtained
JP2008506254A (ja) 2004-07-07 2008-02-28 ナノシス・インコーポレイテッド ナノワイヤーの集積及び組み込みのためのシステムおよび方法
US20080308140A1 (en) 2004-08-17 2008-12-18 The Furukawa Electric Co., Ltd. Thermo-Electric Cooling Device
US20060076046A1 (en) 2004-10-08 2006-04-13 Nanocoolers, Inc. Thermoelectric device structure and apparatus incorporating same
US20060157101A1 (en) 2004-10-29 2006-07-20 Sakamoto Jeff S System and method for fabrication of high-efficiency durable thermoelectric devices
US9865790B2 (en) 2004-12-07 2018-01-09 Toyota Motor Engineering & Manufacturing North America, Inc. Nanostructured bulk thermoelectric material
US7309830B2 (en) 2005-05-03 2007-12-18 Toyota Motor Engineering & Manufacturing North America, Inc. Nanostructured bulk thermoelectric material
US8206780B2 (en) 2004-12-14 2012-06-26 The Regents Of The University Of California Polymer composite photonic particles
WO2006121870A2 (en) 2005-05-09 2006-11-16 Vesta Research, Ltd. Silicon nanosponge particles
JP2006332188A (ja) 2005-05-24 2006-12-07 Toyota Motor Corp 熱電発電モジュール
RU2296055C2 (ru) 2005-05-31 2007-03-27 Общество с ограниченной ответственностью "Восток" Наноструктурированное покрытие несущей основы
JP4522340B2 (ja) 2005-08-01 2010-08-11 シャープ株式会社 平面導波路素子
WO2007022359A2 (en) 2005-08-16 2007-02-22 The Regents Of The University Of California Vertical integrated silicon nanowire field effect transistors and methods of fabrication
JP2009507397A (ja) 2005-08-22 2009-02-19 キュー・ワン・ナノシステムズ・インコーポレイテッド ナノ構造およびそれを実施する光起電力セル
JP2007059647A (ja) 2005-08-25 2007-03-08 Denso Corp 熱電変換素子およびその製造方法
US7833816B2 (en) 2005-12-07 2010-11-16 Intel Corporation Forming a thin film thermoelectric cooler and structures formed thereby
US20070131269A1 (en) 2005-12-09 2007-06-14 Biprodas Dutta High density nanowire arrays in glassy matrix
DE102005063038A1 (de) 2005-12-29 2007-07-05 Basf Ag Nano Thermoelektrika
US7855396B2 (en) 2006-02-20 2010-12-21 Industrial Technology Research Institute Light emitting diode package structure
US20070261730A1 (en) 2006-05-12 2007-11-15 General Electric Company Low dimensional thermoelectrics fabricated by semiconductor wafer etching
FR2904146B1 (fr) 2006-07-20 2008-10-17 Commissariat Energie Atomique Procede de fabrication d'une nanostructure a base de nanofils interconnectes,nanostructure et utilisation comme convertisseur thermoelectrique
US20080178921A1 (en) 2006-08-23 2008-07-31 Qi Laura Ye Thermoelectric nanowire composites
ATE486376T1 (de) 2006-09-12 2010-11-15 Fiat Ricerche Generator von elektrischer energie basiert auf den thermoelektrischen effekt
US7850941B2 (en) 2006-10-20 2010-12-14 General Electric Company Nanostructure arrays and methods for forming same
WO2008060282A1 (en) 2006-11-17 2008-05-22 General Electric Company Thermal transfer and power generation devices and methods of making the same
DE102006055120B4 (de) 2006-11-21 2015-10-01 Evonik Degussa Gmbh Thermoelektrische Elemente, Verfahren zu deren Herstellung und deren Verwendung
US8049203B2 (en) 2006-12-22 2011-11-01 Qunano Ab Nanoelectronic structure and method of producing such
US20080178920A1 (en) 2006-12-28 2008-07-31 Schlumberger Technology Corporation Devices for cooling and power
GB0701069D0 (en) 2007-01-19 2007-02-28 Univ Bath Nanostructure template and production of semiconductors using the template
US7943234B2 (en) 2007-02-27 2011-05-17 Innovative Surface Technology, Inc. Nanotextured super or ultra hydrophobic coatings
US8641912B2 (en) 2007-05-23 2014-02-04 California Institute Of Technology Method for fabricating monolithic two-dimensional nanostructures
US7905013B2 (en) 2007-06-04 2011-03-15 Sharp Laboratories Of America, Inc. Method for forming an iridium oxide (IrOx) nanowire neural sensor array
WO2009014985A2 (en) 2007-07-20 2009-01-29 California Institute Of Technology Methods and devices for controlling thermal conductivity and thermoelectric power of semiconductor nanowires
JP4925964B2 (ja) 2007-08-06 2012-05-09 株式会社デンソー 積層型熱電変換素子及びその製造方法
JP2009094378A (ja) 2007-10-11 2009-04-30 Panasonic Corp 半導体装置及びその製造方法
US7769135B2 (en) 2007-10-18 2010-08-03 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration X-ray diffraction wafer mapping method for rhombohedral super-hetero-epitaxy
FR2923601B1 (fr) 2007-11-12 2010-01-01 Commissariat Energie Atomique Detecteur de rayonnement electromagnetique a connexion par nanofil et procede de realisation
TW200935635A (en) 2008-02-15 2009-08-16 Univ Nat Chiao Tung Method of manufacturing nanometer-scale thermoelectric device
US20090236317A1 (en) 2008-03-21 2009-09-24 Midwest Research Institute Anti-reflection etching of silicon surfaces catalyzed with ionic metal solutions
ITRM20080193A1 (it) 2008-04-11 2009-10-12 Univ Milano Bicocca Dispositivo di conversione termo-elettrica bidirezionale ad effetto seebeck/peltier impiegante nanofili di materiale conduttore o semiconduttore.
JP2011523902A (ja) 2008-04-14 2011-08-25 バンドギャップ エンジニアリング， インコーポレイテッド ナノワイヤアレイを製造するためのプロセス
US7994027B2 (en) 2008-05-09 2011-08-09 George Mason Intellectual Properties, Inc. Microwave heating for semiconductor nanostructure fabrication
US20110100406A1 (en) 2008-07-06 2011-05-05 Lamos Inc. Split thermo-electric structure and devices and systems that utilize said structure
KR101005803B1 (ko) 2008-08-11 2011-01-05 한국표준과학연구원 양자점나노선 어레이 태양광 소자 및 그 제조 방법
US9673371B2 (en) 2008-08-11 2017-06-06 Samsung Electronics Co., Ltd. Anisotropically elongated thermoelectric material, process for preparing the same, and device comprising the material
KR20100021336A (ko) 2008-08-14 2010-02-24 삼성전자주식회사 나노 헬릭스를 이용한 태양전지
US9343490B2 (en) 2013-08-09 2016-05-17 Zena Technologies, Inc. Nanowire structured color filter arrays and fabrication method of the same
US20100072461A1 (en) 2008-09-24 2010-03-25 Hanvision Co., Ltd. Thermo-electric semiconductor device and method for manufacturing the same
TWI380487B (en) 2008-12-12 2012-12-21 Ind Tech Res Inst Thermoelectric device
TWI401830B (zh) 2008-12-31 2013-07-11 Ind Tech Res Inst 低熱回流之熱電奈米線陣列及其製造方法
JP5241928B2 (ja) 2009-02-05 2013-07-17 エルジー・ケム・リミテッド 熱電素子モジュール及び熱電素子の製造方法
CN102422363B (zh) 2009-03-12 2014-07-02 密苏里大学管理委员会 高能量密度放射性同位素微电源
US10138120B2 (en) 2009-03-31 2018-11-27 The Regents Of The University Of Michigan Shaping nanostructure arrays
US8470409B2 (en) 2009-04-28 2013-06-25 Ben Gurion University Of The Negev Research And Development Authority Nanowires, method of fabrication the same and uses thereof
US20100319759A1 (en) 2009-06-22 2010-12-23 John Fisher Nanostructure and methods of making the same
JP2011014612A (ja) 2009-06-30 2011-01-20 Ibiden Co Ltd 配線基板及び配線基板の製造方法
US8344597B2 (en) 2009-10-22 2013-01-01 Lawrence Livermore National Security, Llc Matrix-assisted energy conversion in nanostructured piezoelectric arrays
US20110114146A1 (en) 2009-11-13 2011-05-19 Alphabet Energy, Inc. Uniwafer thermoelectric modules
IT1397679B1 (it) 2009-12-15 2013-01-18 Univ Milano Bicocca Elemento di conversione termo-elettrica seebeck/peltier comprendente nanofili paralleli di materiale conduttore o semiconduttore organizzati in file e colonne attraverso un corpo isolante e procedimento
US8568877B2 (en) 2010-03-09 2013-10-29 Board Of Regents Of The University Of Texas System Porous and non-porous nanostructures
US20130000688A1 (en) 2010-03-23 2013-01-03 Cho Hans S Thermoelectric device
US8138068B2 (en) 2010-08-11 2012-03-20 International Business Machines Corporation Method to form nanopore array
US8512588B2 (en) 2010-08-13 2013-08-20 Lawrence Livermore National Security, Llc Method of fabricating a scalable nanoporous membrane filter
KR101075772B1 (ko) 2010-08-30 2011-10-26 삼성전기주식회사 열전 모듈 및 이를 제조하는 방법
US9240328B2 (en) 2010-11-19 2016-01-19 Alphabet Energy, Inc. Arrays of long nanostructures in semiconductor materials and methods thereof
US8736011B2 (en) * 2010-12-03 2014-05-27 Alphabet Energy, Inc. Low thermal conductivity matrices with embedded nanostructures and methods thereof
US20120247527A1 (en) 2010-12-21 2012-10-04 Alphabet Energy, Inc. Electrode structures for arrays of nanostructures and methods thereof
WO2012088085A1 (en) 2010-12-21 2012-06-28 Alphabet Energy, Inc. Arrays of filled nanostructures with protruding segments and methods thereof
US20120282435A1 (en) 2011-03-24 2012-11-08 University Of Massachusetts Nanostructured Silicon with Useful Thermoelectric Properties
WO2013006701A1 (en) 2011-07-05 2013-01-10 Excelitas Technologies Led Solutions, Inc Graphene-based thermopile
US8779276B2 (en) 2011-07-14 2014-07-15 Sony Corporation Thermoelectric device
US20130019918A1 (en) 2011-07-18 2013-01-24 The Regents Of The University Of Michigan Thermoelectric devices, systems and methods
US9444027B2 (en) 2011-10-04 2016-09-13 Infineon Technologies Ag Thermoelectrical device and method for manufacturing same
WO2013119298A2 (en) 2011-11-21 2013-08-15 Research Triangle Institute Nanoparticle compact materials for thermoelectric application
US8822309B2 (en) 2011-12-23 2014-09-02 Athenaeum, Llc Heterogeneous integration process incorporating layer transfer in epitaxy level packaging
WO2013112710A1 (en) 2012-01-25 2013-08-01 Alphabet Energy, Inc. Modular thermoelectric units for heat recovery systems and methods thereof
US20130175654A1 (en) 2012-02-10 2013-07-11 Sylvain Muckenhirn Bulk nanohole structures for thermoelectric devices and methods for making the same
US9051175B2 (en) 2012-03-07 2015-06-09 Alphabet Energy, Inc. Bulk nano-ribbon and/or nano-porous structures for thermoelectric devices and methods for making the same
US9000557B2 (en) 2012-03-17 2015-04-07 Zvi Or-Bach Semiconductor device and structure
US8557632B1 (en) 2012-04-09 2013-10-15 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US9257627B2 (en) 2012-07-23 2016-02-09 Alphabet Energy, Inc. Method and structure for thermoelectric unicouple assembly
WO2014062559A2 (en) 2012-10-15 2014-04-24 Alphabet Energy, Inc. Structures and methods for multi-leg package thermoelectric devices
US20140116491A1 (en) 2012-10-29 2014-05-01 Alphabet Energy, Inc. Bulk-size nanostructured materials and methods for making the same by sintering nanowires
WO2015157501A1 (en) 2014-04-10 2015-10-15 Alphabet Energy, Inc. Ultra-long silicon nanostructures, and methods of forming and transferring the same

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004193526A (ja) * 2002-12-13 2004-07-08 Canon Inc 熱電変換素子及びその製造方法
JP2005114682A (ja) * 2003-10-10 2005-04-28 National Institute For Materials Science 光ポンピング核スピン偏極装置
JP2007538406A (ja) * 2004-05-19 2007-12-27 インテル コーポレイション 熱電ナノワイヤ素子
JP2006140334A (ja) * 2004-11-12 2006-06-01 Canon Inc 熱電変換素子
JP2006196727A (ja) * 2005-01-14 2006-07-27 Saitama Univ 熱電変換素子とその製造方法
US20060266402A1 (en) * 2005-05-26 2006-11-30 An-Ping Zhang Thermal transfer and power generation devices and methods of making the same
JP2007125687A (ja) * 2005-11-01 2007-05-24 Sharp Corp 外部環境検出ナノワイヤセンサおよび外部環境ナノワイヤセンサの製造方法
JP2010506735A (ja) * 2006-10-11 2010-03-04 シャープ株式会社 低次元構造体のカプセル化、転移方法
JP2010537430A (ja) * 2007-08-21 2010-12-02 ザ、リージェンツ、オブ、ザ、ユニバーシティ、オブ、カリフォルニア 高性能熱電気特性を有するナノ組織体
US20090214848A1 (en) * 2007-10-04 2009-08-27 Purdue Research Foundation Fabrication of nanowire array composites for thermoelectric power generators and microcoolers
US20100019355A1 (en) * 2008-07-25 2010-01-28 Theodore I Kamins Multi-Level Nanowire Structure And Method Of Making The Same
JP2010192580A (ja) * 2009-02-17 2010-09-02 Fujitsu Ltd 熱電変換素子及びその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170042271A (ko) * 2017-04-06 2017-04-18 연세대학교 산학협력단 투명전극 및 그의 제조방법
KR102161307B1 (ko) * 2017-04-06 2020-10-05 연세대학교 산학협력단 투명전극 및 그의 제조방법

Also Published As

Publication number Publication date
US8736011B2 (en) 2014-05-27
CN103339752B (zh) 2016-12-14
EP2647064A4 (en) 2014-12-10
US20140193982A1 (en) 2014-07-10
US20120319082A1 (en) 2012-12-20
BR112013013615A2 (pt) 2016-09-06
US9514931B2 (en) 2016-12-06
EP2647064A1 (en) 2013-10-09
CN103339752A (zh) 2013-10-02
CA2819638A1 (en) 2012-06-07
KR20140005914A (ko) 2014-01-15
WO2012075359A1 (en) 2012-06-07

Similar Documents

Publication Publication Date Title
US9514931B2 (en) Low thermal conductivity matrices with embedded nanostructures and methods thereof
US20150147842A1 (en) Arrays of filled nanostructures with protruding segments and methods thereof
US9735022B2 (en) Arrays of long nanostructures in semiconductor materials and methods thereof
US9242855B2 (en) Bulk nano-ribbon and/or nano-porous structures for thermoelectric devices and methods for making the same
Tang et al. Holey silicon as an efficient thermoelectric material
JP5677710B2 (ja) 導電性材料製又は半導体材料製のナノワイヤを用いたセーベック／ペルティエ効果を利用した双方向性の熱電気変換装置
US20160322554A1 (en) Electrode structures for arrays of nanostructures and methods thereof
JP5677713B2 (ja) ナノ構造を必要とせず半導体材料製の処理済層を利用したセーベック／ペルティ効果を利用した熱−電気変換装置
US20170162776A1 (en) Thermoelectric devices, systems and methods
CA2825888A1 (en) Electrode structures for arrays of nanostructures and methods thereof
KR101680766B1 (ko) 열전 소자 및 열전 소자 어레이
CA3090784A1 (en) Thermoelectric devices based on nanophononic metamaterials
JP2007059773A (ja) 熱電変換素子およびその製造方法
US11871668B2 (en) Thermoelectric generator
TWI233636B (en) Electron-tunneling-type power and cool structure and method for producing the same

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141201

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141201

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160210

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160322

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20160617

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160923

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170214

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170919