TWI401830B - 低熱回流之熱電奈米線陣列及其製造方法 - Google Patents

低熱回流之熱電奈米線陣列及其製造方法 Download PDF

Info

Publication number
TWI401830B
TWI401830B TW097151825A TW97151825A TWI401830B TW I401830 B TWI401830 B TW I401830B TW 097151825 A TW097151825 A TW 097151825A TW 97151825 A TW97151825 A TW 97151825A TW I401830 B TWI401830 B TW I401830B
Authority
TW
Taiwan
Prior art keywords
nanowire array
nanowire
electrode
thermoelectric
type
Prior art date
Application number
TW097151825A
Other languages
English (en)
Other versions
TW201025688A (en
Inventor
Wen Jin Lee
Original Assignee
Ind Tech Res Inst
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ind Tech Res Inst filed Critical Ind Tech Res Inst
Priority to TW097151825A priority Critical patent/TWI401830B/zh
Priority to US12/414,796 priority patent/US20100162728A1/en
Publication of TW201025688A publication Critical patent/TW201025688A/zh
Application granted granted Critical
Publication of TWI401830B publication Critical patent/TWI401830B/zh

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C28/00—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D
    • C23C28/02—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D only coatings only including layers of metallic material
    • C23C28/021—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D only coatings only including layers of metallic material including at least one metal alloy layer
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C28/00—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D
    • C23C28/02—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D only coatings only including layers of metallic material
    • C23C28/023—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D only coatings only including layers of metallic material only coatings of metal elements only

Landscapes

  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Powder Metallurgy (AREA)

Description

低熱回流之熱電奈米線陣列及其製造方法
本發明係有關於一種奈米線陣列及其製造方法，特別是有關於一種低熱回流之熱電奈米線陣列及其製造方法。
熱傳遞裝置可廣泛應用於各種加熱/冷卻及發電/熱回收系統上，例如冷凍、空氣調節、電子元件冷卻、工業溫度控制、廢熱回收、以及發電等領域。其中，熱能與電能之間的轉換已是目前能量利用的一種方式，而電子機械之能量轉換已成為現代機械與感應器的核心技術，並期待廣泛地應用於工業技術上。
習用的固態熱傳遞裝置具備高可靠性、小尺寸、重量輕、雜訊少等優點，因此已逐漸取代傳統的熱傳遞裝置。以熱電裝置為例，熱電裝置係藉由電子與電洞通過p型與n型半導體熱元件以進行傳熱的動作。不過，目前所見的熱電裝置的成本相當昂貴，且其效率並不理想，其經濟效益並不顯著，因此僅限於小規模的應用。
在固定的操作溫度下，熱電裝置的熱傳遞效率取決於所採用之熱電材料的西白克(Seebeck)係數、導電率、及導熱率，並藉由ZT優值以明確定義出熱電裝置的效率。其ZT值的等式如下：ZT＝S2 σT/k
其中，S為西白克係數(Seebeck coefficient)，μV/K；σ為導電率，S/cm；k為導熱率，W/(mK)；T為絕對溫度，K。
為了與冷凍機或是發電機競爭，因此熱電裝置的ZT值必須 大於3。但是，在近年來的研發成果來看，半導體塊材於室溫下的ZT值僅由0.6略為增加至1，尚未達到預設成果值。其最亟待克服的問題是S、σ、k之各個變數相互依賴的關聯性，導致若是改變其中一變數將造成其餘變數的變化，因此要達到ZT的最佳值是相當困難的。
為了解決上述的問題，相關領域的研究人員開始朝向低維或是奈米等級的熱電結構進行研發，以突破傳統以塊材製造之熱電裝置的工作效率。
奈米線經由理論計算證明可擁有大於1的ZT值，然而單一根奈米線是無法負擔實際使用上的散熱與發電的負載，必須集結數以百萬的奈米線方可傳輸足量的熱量及電流。因此，如何將數量龐大的奈米線規律的排列，並且維持一定的機械強度，是目前亟待解決的問題之一。
為了解決眾多奈米線構成的奈米線束的機械強度問題，遂發展出在高深寬比的奈米模板中沉積數量龐大的熱電奈米線，以製作成熱電奈米線陣列。於熱電奈米線陣列中，其熱能的傳送與生成模式有三種：1.以電流將熱能由高溫移至低溫的Peltier效應；2.電流通過材料所產生的焦耳熱(Joule heating)；3.由高溫向低溫傳遞的熱導(heat conduction)。其中熱導的方向與Peltier效應的熱方向恰好相反，因此將形成熱回流(或稱為熱電材料的寄生熱)現象，將嚴重降低熱電奈米線陣列的工作效率。
其中，熱電奈米線陣列中的熱導係來自於奈米線及奈米模板。當奈米線的線徑小於數十奈米以下時，奈米線之熱導將因邊 界散射(boundary scattering)而受到一定程度的抑制，再兼目前較常為使用的熱電材料多屬於低熱傳係數的半導體材料，因此熱導的影響是可被控制的。然而，目前最為廣泛使用的奈米模板材料係為氧化鋁(Al2 O3 )模板，由於氧化鋁模板本身的熱導係數高於奈米線，加上模板本身並無Peltier效應，因此經由模板產生的熱導便成為熱回流最主要的關鍵。
如美國專利第2005/0257821號專利案揭露一種熱電奈米裝置，其包含有以奈米線製造的熱電元件，用以自微電子晶粒上的高熱區擷取熱量，並利用含鉍材料形成奈米線，藉以集合為奈米線束，以得到最佳的熱電轉換效能。
另外，美國專利第6,969,679號專利案揭露一種熱電奈米裝置，包括有形成於基板上之第一電極圖案，其第一電極圖案具有相互電性連接之底電極及第一連接部，p－型奈米線與n－型奈米線係選擇性形成於基板上，並藉由一頂電極而相互電性連接。於基板上形成有第一連接孔，以移除第一連接埠，而第二連接孔電性係靠近於底電極，並且形成一第二連接部。
美國專利第7,267,859號專利案係為熱電奈米陣列，其包括有一非鋁質基板、一黏著層、及一多孔陽極鋁模板(porous anodic alumina template，PAA template)。黏著層係設置於基板上，其中黏著層包含有氧化矽(SiO2 )/鈦(Ti)/鉑(Pt)之複合層結構，而多孔陽極鋁模板係設置於黏著層上，以供複數條奈米線形成於模板內。
上述各專利案之熱電奈米裝置結構雖係直接於矽基板上形成模板與奈米線陣列，然而此種結構設計的缺點在於，不含奈米線 陣列的模板亦同樣貼附於矽基板上，如此將形成熱回流的通道，使得電子元件所產生的熱藉由模板所形成之此一通道而產生熱回流現象，導致熱電奈米裝置的散熱效率大幅降低。
因此，如何設計一種具有低熱回流的熱電奈米線陣列結構，以減少寄生熱自奈米模板的區域藉由熱導方式回傳至低溫區，進而提高熱電奈米線陣列的工作效率，是目前相關領域的技術人員首要解決的問題。
本發明提供一種低熱回流之熱電奈米線陣列及其製造方法，藉以改良先前技術之熱電奈米線陣列結構因熱回流效應而導致工作效率不彰的問題。
本發明所揭露第一實施例之低熱回流之熱電奈米線陣列及其製造方法，其製造步驟首先係形成一第一電極於一基板上，接著圖案化第一電極，以令第一電極形成相分離之N型區域與P型區域，並且露出部分基板。於N型區域、P型區域及基板上形成一模板材料，接著對模板材料圖案化，以移除位於基板上之模板材料。接著，對模板材料施以多孔處理，以令模板材料形成奈米孔洞，並於模板材料之奈米孔洞內沉積奈米線，以分別形成N型奈米線陣列單元與P型奈米線陣列單元。於N型奈米線陣列單元與P型奈米線陣列單元上形成一第二電極，並令N型奈米線陣列單元與P型奈米線陣列單元之間構成一空氣牆，最後形成一熱電奈米線陣列結構。
本發明所揭露第二實施例之低熱回流之熱電奈米線陣列及其 製造方法，其製造步驟首先係形成一第一電極於一基板上，接著圖案化第一電極，以令第一電極形成相分離之N型區域與P型區域，並且露出部分基板。接著於N型區域、P型區域及基板上形成一具有奈米孔洞的模板材料，並於模板材料之奈米孔洞內沉積奈米線，且奈米線的沉積位置係對應於N型區域與P型區域，以分別形成N型奈米線陣列單元與P型奈米線陣列單元。於模板材料上形成一第二電極，接著圖案化第二電極，以移除位於N型奈米線陣列單元與P型奈米線陣列單元以外的第二電極，接著去除部份對應於露出之基板區域的模板材料，再於N型奈米線陣列單元與P型奈米線陣列單元上的第二電極形成一第三電極，以構成一空氣牆，最後形成一熱電奈米線陣列結構。
本發明所揭露第三實施例之低熱回流之熱電奈米線陣列及其製造方法，其製造步驟首先係形成一第一電極於一基板上，接著圖案化第一電極，以令第一電極形成相分離之N型區域與P型區域，並且露出部分基板。接著於N型區域、P型區域及基板上形成一具有奈米孔洞的模板材料，並於模板材料之奈米孔洞內沉積奈米線，且奈米線的沉積位置係對應於N型區域與P型區域，以分別形成N型奈米線陣列單元與P型奈米線陣列單元。接著，移除一定厚度之模板材料，並填入低熱導特性之高分子材料。若是填入的高分子材料過厚而遮蓋住奈米線時，則須移除部份的高分子材料，以露出部分奈米線，並於高分子材料上形成第二電極，且第二電極與露出之奈米線相接觸，最後形成一熱電奈米線陣列結構。
本發明之功效在於，於基板上形成有相互分離的奈米線陣列單元，並且在不含奈米線陣列單元的區域之間形成一空氣牆，以構成熱回流阻絕層。或者是，將低導熱度之高分子材料與模板材料相結合，以構成供奈米線沉積於其中的複合模板結構，藉以降低模板材料的導熱性質。本發明藉由空氣牆或是複合模板結構的設計，避免熱電奈米線陣列發生熱回流的現象，以大幅提升熱陣奈米線陣列之散熱效率。
以上之關於本發明內容之說明及以下之實施方式之說明係用以示範與解釋本發明之原理，並且提供本發明之專利申請範圍更進一步之解釋。
「第1A圖」至「第1M圖」及「第2圖」所示為本發明第一實施例之分解步驟示意圖與步驟流程圖。如「第1A圖」至「第1E圖」所示，並配合「第2圖」之步驟流程說明一併參酌，本發明第一實施例之低熱回流之熱電奈米線陣列之製造方法，首先係形成第一電極120於基板110上(步驟200)，其中基板110係為矽晶圓(silicon wafer)，第一電極120之材質係為鎳金屬或是鎳磷合金，但並不以此為限。接著，圖案化第一電極120(步驟210)，係於第一電極120上塗覆一層第一光阻層191，並且以黃光製程加上物理方式或是化學方式去除部份第一光阻層191，以對應露出部分的第一電極120，接著再以物理方式或是化學方式去除露出的第一電極120，最後將第一光阻層191去除，以使第一電極120形成相分離的N型區域121與P型區域122所構成的結構，並且 令基板110的部分區域(對應於第一電極120被去除的部分)露出於外。
其中，本發明去除部份第一電極120的方式，可選擇使用濕式蝕刻或是乾式蝕刻予以去除，而第一光阻層191的材質亦根據所採用的蝕刻方法而對應選用，並不以本實施例所揭露之內容為限。
如「第1F圖」至「第1J圖」所示，並配合「第2圖」之步驟流程說明一併參酌。於圖案化第一電極120之步驟(步驟210)完成後，接著形成一模板材料130於N型區域121、P型區域122及露出之基板110上(步驟220)。其中，本發明所揭露之模板材料130之材質係為氧化鋁(Al2 O3 )材料，但並不以此為限。接著，圖案化模板材料130(步驟230)，係於模板材料130上塗覆一層第二光阻層192，並且以黃光製程結合物理方式或是化學方式去除部份第二光阻層192，以對應露出部分的模板材料130，而露出之模板材料130的區域範圍係對應於基板110所露出之區域範圍。接著再以物理方式或是化學方式去除露出的模板材料130，最後將第二光阻層192去除，以令未去除的模板材料130分別設置於N型區域121與P型區域122上。
其中，本發明去除部份模板材料130的方式，可選擇使用濕式蝕刻或是乾式蝕刻予以去除，而第二光阻層192的材質亦根據所採用的蝕刻方法而對應選用，並不以本實施例所揭露之內容為限。
如「第1K圖」至「第1M圖」所示，並配合「第2圖」之步 驟流程說明一併參酌。於圖案化模板材料130之步驟(步驟230)完成後，接著對位在N型區域121與P型區域122上的模板材料130施以一多孔處理(步驟240)，以令模板材料130形成有奈米孔洞131(如「第1K圖」所示)，此奈米孔洞131之孔徑範圍可為數奈米至數百奈米。接著，沉積奈米線140於模板材料130之奈米孔洞131中，以分別形成N型奈米線陣列單元151及P型奈米線陣列單元152(如「第1L圖」所示)，其中，本發明所揭露之實施例係採用電化學方式沉積奈米線140於模板材料130之奈米孔洞131內，例如為電化學共沉積方式或是電化學原子層磊晶方式，且本發明之奈米線140之材質係為含鉍(Bi)材料，例如為碲化鉍(Bi2 Te3 )，或是非含鉍材料，例如為碲化鉛(PbTe)、碲化銀(AgTe)、碲化銻(SbTe)、矽化鍺(SiGe)或其相關合金，但並不以本實施例所揭露之材質為限。如「第1M圖」所示，形成第二電極160於N型奈米線陣列單元151及P型奈米線陣列單元152上(步驟250)，以形成本發明之熱電奈米陣列100，並且於N型奈米線陣列單元151及P型奈米線陣列單元152之間構成一空氣牆170，以有效阻絕熱能自此處產生回流現象。其中，第二電極160之材質係為鎳金屬或是鎳磷合金，但並不以此為限。
「第3A圖」至「第3L圖」及「第4圖」所示為本發明第二實施例之分解步驟示意圖與步驟流程圖。如「第3A圖」至「第3E圖」所示，並配合「第4圖」之步驟流程說明一併參酌，本發明第二實施例之低熱回流之熱電奈米線陣列之製造方法，首先係形成第一電極120於基板110上(步驟300)，其中基板110係為矽 晶圓(silicon wafer)，第一電極120之材質係為鎳金屬或是鎳磷合金，但並不以此為限。接著，圖案化第一電極120(步驟310)，係於第一電極120上塗覆一層第一光阻層191，並且以黃光製程結合物理方式或是化學方式去除部份第一光阻層191，以對應露出部分的第一電極120，接著再以物理方式或是化學方式去除露出的第一電極120，最後將第一光阻層191去除，以使第一電極120形成相分離的N型區域121與P型區域122所構成的結構，並且令基板110的部分區域(對應於第一電極120被去除的部分)露出於外。
其中，本發明去除部份第一電極120的方式，可選擇使用濕式蝕刻或是乾式蝕刻予以去除，而第一光阻層191的材質亦根據所採用的蝕刻方法而對應選用，並不以本實施例所揭露之內容為限。
如「第3F圖」至「第3H圖」所示，並配合「第4圖」之步驟流程說明一併參酌。於圖案化第一電極120之步驟(步驟310)完成後，接著形成一模板材料130於N型區域121、P型區域122及露出之基板110上(步驟320)。其中，本發明所揭露之模板材料130之材質係為氧化鋁(Al2 O3 )材料，但並不以此為限。接著，對模板材料130施以一多孔處理(步驟330)，以令模板材料130形成有奈米孔洞131(如「第3G圖」所示)，此奈米孔洞131之孔徑範圍可為數奈米至數百奈米。接著，沉積奈米線140於模板材料130之奈米孔洞131內(步驟340)，且奈米線140所沉積的位置係對應於N型區域121與P型區域122，並且分別形成N型奈米線陣列 單元151及P型奈米線陣列單元152(如「第3H圖」所示)，其中，本發明所揭露之實施例係採用電化學方式沉積奈米線140於模板材料130之奈米孔洞131內，例如為電化學共沉積方式或是電化學原子層磊晶方式，且本發明之奈米線140之材質係為含鉍(Bi)材料，例如為碲化鉍(Bi2 Te3 )，或是非含鉍材料，例如為碲化鉛(PbTe)、碲化銀(AgTe)、碲化銻(SbTe)、矽化鍺(SiGe)或其相關合金，但並不以本實施例所揭露之材質為限。
如「第3I圖」至「第3M圖」所示，並配合「第4圖」之步驟流程說明一併參酌。接著形成第二電極160於模板材料130上(步驟350)，接著圖案化第二電極160(步驟360)，係於第二電極160上塗覆一層第三光阻層193，並且以物理方式或是化學方式去除部份第三光阻層193，以對應露出部分的第二電極160，而露出之第二電極160的區域範圍係對應於基板110所露出之區域範圍。接著再以物理方式或是化學方式去除露出的第二電極160，然後再以一次物理方式或是化學方式，部份或完全地去除其下方未沉積奈米線140之模板材料130(即去除模板材料130對應於基板110所露出之區域範圍)(步驟370)，最後將第三光阻層193去除，並設置第三電極161連接位於N型奈米線陣列單元151上之第二電極160及P型奈米線陣列單元152上之第二電極160，(步驟380)以形成本發明之熱電奈米陣列100，並且構成一空氣牆170。其中，第二電極160及第三電極161之材質係為鎳金屬或是鎳磷合金，但並不以此為限。
本發明去除部份第二電極160的方式，可選擇使用濕式蝕刻 或是乾式蝕刻予以去除，而第三光阻層193的材質亦根據所採用的蝕刻方法而對應選用，並不以本實施例所揭露之內容為限。
「第5A圖」至「第5L圖」及「第6圖」所示為本發明第三實施例之分解步驟示意圖與步驟流程圖。如「第5A圖」至「第5E圖」所示，並配合「第6圖」之步驟流程說明一併參酌，本發明第三實施例之低熱回流之熱電奈米線陣列之製造方法，首先係形成第一電極120於基板110上(步驟400)，其中基板110係為矽晶圓(silicon wafer)，第一電極120之材質係為鎳金屬或是鎳磷合金，但並不以此為限。接著，圖案化第一電極120(步驟410)，係於第一電極120上塗覆一層第一光阻層191，並且以黃光製程結合物理方式或是化學方式去除部份第一光阻層191，以對應露出部分的第一電極120，接著再以物理方式或是化學方式去除露出的第一電極120，最後將第一光阻層191去除，以使第一電極120形成相分離的N型區域121與P型區域122所構成的結構，並且令基板110的部分區域(對應於第一電極120被去除的部分)露出於外。
其中，本發明去除部份第一電極120的方式，可選擇使用濕式蝕刻或是乾式蝕刻予以去除，而第一光阻層191的材質亦根據所採用的蝕刻方法而對應選用，並不以本實施例所揭露之內容為限。
如「第5F圖」至「第5G圖」所示，並配合「第6圖」之步驟流程說明一併參酌。接著，形成一模板材料130於於N型區域121、P型區域122及露出之基板110上(步驟420)。其中，本發明 所揭露之模板材料130之材質係為氧化鋁(Al2 O3 )材料，但並不以此為限。接著，對模板材料130施以一多孔處理(步驟430)，以令模板材料130形成有奈米孔洞131，此奈米孔洞131之孔徑範圍可為數奈米至數百奈米。
如「第5H圖」至「第5J圖」所示，並配合「第6圖」之步驟流程說明一併參酌。沉積奈米線140於模板材料130之奈米孔洞131內(步驟440)，且奈米線140所沉積的位置係對應於N型區域121與P型區域122，並且分別形成N型奈米線陣列單元151及P型奈米線陣列單元152。本發明所揭露之實施例係採用電化學方式沉積奈米線140於模板材料130之奈米孔洞131內，例如為電化學共沉積方式或是電化學原子層磊晶方式，且本發明之奈米線140之材質係為含鉍(Bi)材料，例如為碲化鉍(Bi2 Te3 )，或是非含鉍材料，例如為碲化鉛(PbTe)、碲化銀(AgTe)、碲化銻(SbTe)、矽化鍺(SiGe)或其相關合金，但並不以本實施例所揭露之材質為限。接著，移除部份模板材料130(步驟450)，以令位於奈米孔洞131內的部分奈米線140露出於外(如「第5I圖」所示)。接著形成高分子材料180於模板材料130上(步驟460)，並且覆蓋住露出的奈米線140，本發明所揭露之高分子材料180具備低熱導性，例如為樹脂材料，但並不以此為限。
如「第5K圖」及「第5L圖」所示，並配合「第6圖」之步驟流程說明一併參酌。若是填入的高分子材料180過厚而遮蓋住奈米線140時，則須移除部份的高分子材料180，以令奈米線140部分露出於外(如「第5K圖」所示)，最後形成第二電極160於高 分子材料180上(步驟470)，並且第二電極160與露出之奈米線140係相接觸，以形成本發明之熱電奈米陣列100。其中，第二電極160係使用無電鍍方式或是濺鍍方式形成於高分子材料180上，且第二電極160之材質係為鎳金屬或是鎳磷合金，但並不以此為限。
本發明第三實施例所揭露之以低導熱度的高分子材料180與模板材料130相結合所構成的複合模板結構，其有效導熱度公式如下：
其中，λtemplate 為模板材料的導熱度；λ低熱導材料 為高分子材料的導熱度；φtemplate 為模板材料的體積分率；φ低熱導材料 為高分子材料的體積分率。
當高分子材料的體積分率較高或是導熱度較低時，將導致高分子材料在上式的分母中變成主要影響要素，因此達到降低複合模板結構的導熱度。以一般常使用的氧化鋁多孔模板為例，其導熱度為1.7W/m－K，若以樹脂SU－8之高分子材料(其導熱度為0.2W/m－K)取代部分氧化鋁多孔模板，假設體積分率分別是氧化鋁多孔模板為0.7，高分子材料180為0.3，則複合模板結構的導熱度將降至0.52 W/m－K，本發明之複合模板結構之導熱度係為習用氧化鋁多孔模板之導熱度的1/3，大幅降低了熱電奈米線陣列的導 熱效率。
「第7圖」及「第8圖」為本發明不同型態之熱電奈米線陣列之結構示意圖。「第7圖」所示之熱電奈米線陣列100與「第3L圖」所示之第二實施例的結構，其差異處在於第一電極120之N型區域121與P型區域122之間並未存在有模板材料130，並且N型區域121及P型區域122與基板110之間設有一第三電極161。因此，於形成模板材料130之製程步驟後，將介於N型區域121與P型區域122之間的模板材料130予以去除，使得第一電極120與第二電極160之間皆存在有空氣牆170，以有效達到阻絕熱能回流的現象發生。「第8圖」所示之熱電奈米線陣列100亦可將奈米線140兩端的模板材料130予以去除，僅保留位於奈米線140中間部位的模板材料130做為支撐之用，並且構成空氣牆170，以大幅減少模板材料130的體積，有效避免熱電奈米線陣列100發生熱回流現象。
值得注意的是，本發明所揭露之低熱回流之熱電奈米線陣列可獨立製作成一熱電元件(如本發明所揭露之各實施例)，再經由熱界面物質(thermal interface material)而直接結合於微電子元件或是需散熱的電子零組件上，以移除電子元件於運作時所產生的熱能。
另外，雖然本發明上述各實施例，皆係先於矽基板上成形模板材料，再進行奈米線陣列單元的製作，然而亦可先於獨立的模板材料上形成奈米線陣列單元後，再後續組裝至矽基板上，並不以本發明所揭露之各實施例的型態或製程步驟為限。
本發明之低熱回流之熱電奈米線陣列及其製造方法，係於基 板上形成分離之奈米線陣列單元，以減少模板材料的體積，並且在不含奈米線陣列單元的區域之間形成有空氣牆，以構成熱回流阻絕層；或者是，將低導熱度之高分子材料與模板材料相結合而構成一複合模板結構，以供奈米線沉積於其中，藉以降低模板材料的導熱性質。藉由空氣牆或是複合模板結構的設計，避免熱電奈米線陣列發生熱回流的現象，減少寄生熱從模板材料因熱回流效應而回傳至低溫區，以大幅提升熱陣奈米線陣列之散熱效率。
雖然本發明之實施例揭露如上所述，然並非用以限定本發明，任何熟習相關技藝者，在不脫離本發明之精神和範圍內，舉凡依本發明申請範圍所述之形狀、構造、特徵及精神當可做些許之變更，因此本發明之專利保護範圍須視本說明書所附之申請專利範圍所界定者為準。
100‧‧‧熱電奈米線陣列
110‧‧‧基板
120‧‧‧第一電極
121‧‧‧N型區域
122‧‧‧P型區域
130‧‧‧模板材料
131‧‧‧奈米孔洞
140‧‧‧奈米線
151‧‧‧N型奈米線陣列單元
152‧‧‧P型奈米線陣列單元
160‧‧‧第二電極
161‧‧‧第三電極
170‧‧‧空氣牆
180‧‧‧高分子材料
191‧‧‧第一光阻層
192‧‧‧第二光阻層
193‧‧‧第三光阻層
步驟200‧‧‧形成第一電極於基板上
步驟210‧‧‧圖案化第一電極
步驟220‧‧‧形成模板材料於N型區域、P型區域及露出之基板上
步驟230‧‧‧圖案化模板材料
步驟240‧‧‧對模板材料施以多孔處理
步驟250‧‧‧沉積奈米線於模板材料之奈米孔洞內
步驟260‧‧‧形成第二電極於N型奈米線陣列單元及P型奈米線陣列單元上
步驟300‧‧‧形成第一電極於基板上
步驟310‧‧‧圖案化第一電極
步驟320‧‧‧形成模板材料於N型區域、P型區域及露出之基板上
步驟330‧‧‧對模板材料施以多孔處理
步驟340‧‧‧沉積奈米線於模板材料之奈米孔洞內
步驟350‧‧‧形成第二電極於模板材料上
步驟360‧‧‧圖案化第二電極
步驟370‧‧‧去除部份對應於露出之基板區域的模板材料
步驟380‧‧‧形成第三電極於N型奈米陣列單元與P型奈米陣列單元上之第二電極
步驟400‧‧‧形成第一電極於基板上
步驟410‧‧‧圖案化第一電極
步驟420‧‧‧形成模板材料於N型區域、P型區域及露出之基板上
步驟430‧‧‧對模板材料施以多孔處理
步驟440‧‧‧沉積奈米線於模板材料之奈米孔洞內
步驟450‧‧‧移除部份模板材料
步驟460‧‧‧形成高分子材料於模板材料上
步驟470‧‧‧形成第二電極於高分子材料上
第1A圖至第1M圖為本發明第一實施例之分解步驟示意圖；第2圖為本發明第一實施例之步驟流程圖；第3A圖至第3M圖為本發明第二實施例之分解步驟示意圖；第4圖為本發明第二實施例之步驟流程圖；第5A圖至第5L圖為本發明第三實施例之分解步驟示意圖；第6圖為本發明第三實施例之步驟流程圖；第7圖為本發明不同型態之熱電奈米線陣列之結構示意圖；以及第8圖為本發明不同型態之熱電奈米線陣列之結構示意圖。
100‧‧‧熱電奈米線陣列
110‧‧‧基板
121‧‧‧N型區域
122‧‧‧P型區域
151‧‧‧N型奈米線陣列單元
152‧‧‧P型奈米線陣列單元
160‧‧‧第二電極
170‧‧‧空氣牆

Claims (51)

  1. 一種低熱回流之熱電奈米線陣列之製造方法，包括以下步驟：形成一第一電極於一基板上；圖案化該第一電極，以形成相分離之一N型區域與一P型區域，並且露出部分該基板；形成一模板材料於該N型區域、該P型區域及該露出之基板上；圖案化該模板材料，以移除位於該露出之基板上的該模板材料；對該模板材料施以一多孔處理，以令該模板材料形成至少一奈米孔洞；沉積至少一奈米線於該模板材料之該奈米孔洞內，以分別形成一N型奈米線陣列單元及一P型奈米線陣列單元；以及形成一第二電極於該N型奈米線陣列單元及該P型奈米線陣列單元上，以構成一空氣牆於該第二電極、該N型奈米線陣列單元與該P型奈米線陣列單元之間。
  2. 如請求項1所述之低熱回流之熱電奈米線陣列之製造方法，其中該基板係以一矽晶圓所製成。
  3. 如請求項1所述之低熱回流之熱電奈米線陣列之製造方法，其中該模板材料係以一氧化鋁材料所製成。
  4. 如請求項1所述之低熱回流之熱電奈米線陣列之製造方法，其中該第一電極與該第二電極之材質係以一鎳金屬或是一鎳磷合金所製成。
  5. 如請求項1所述之低熱回流之熱電奈米線陣列之製造方法，其中該第一電極係藉由一黃光製程以形成該N型區域與該P型區域。
  6. 如請求項1所述之低熱回流之熱電奈米線陣列之製造方法，其中藉由物理方式或是化學方式以移除位於該露出之基板上的該模板材料。
  7. 如請求項1所述之低熱回流之熱電奈米線陣列之製造方法，其中藉由一電化學方式在該模板材料之該奈米孔洞內沉積該奈米線。
  8. 如請求項1所述之低熱回流之熱電奈米線陣列之製造方法，其中該奈米線係以一含鉍(Bi)材料或是一非含鉍材料所製成。
  9. 如請求項8所述之低熱回流之熱電奈米線陣列之製造方法，其中該奈米線係以一碲化鉍(Bi2 Te3 )材料所製成。
  10. 如請求項8所述之低熱回流之熱電奈米線陣列之製造方法，其中該奈米線係以一碲化鉛(PbTe)材料、一碲化銀(AgTe)材料、一碲化銻(SbTe)材料、一矽化鍺(SiGe)材料或其相關合金所製成。
  11. 一種低熱回流之熱電奈米線陣列之製造方法，包括以下步驟：形成一第一電極於一基板上；圖案化該第一電極，以形成相分離之一N型區域與一P型區域，並且露出部分該基板；形成一模板材料於該N型區域、該P型區域及該露出之基板上； 對該模板材料施以一多孔處理，以令該模板材料形成至少一奈米孔洞；沉積至少一奈米線於該模板材料之該奈米孔洞內，且該奈米線之沉積位置係對應於該N型區域及該P型區域，以分別形成一N型奈米線陣列單元及一P型奈米線陣列單元；形成一第二電極於該模板材料上；圖案化該第二電極，以移除位於該N型奈米線陣列單元及一P型奈米線陣列單元以外的該第二電極；去除部份對應於該露出之基板區域的該模板材料；以及形成一第三電極於該N型奈米線陣列單元與該P型奈米線陣列單元上之該第二電極，以構成一空氣牆於該第三電極、該N型奈米線陣列單元與該P型奈米線陣列單元之間。
  12. 如請求項11所述之低熱回流之熱電奈米線陣列之製造方法，其中該基板係以一矽晶圓所製成。
  13. 如請求項11所述之低熱回流之熱電奈米線陣列之製造方法，其中該模板材料係以一氧化鋁材料所製成。
  14. 如請求項11所述之低熱回流之熱電奈米線陣列之製造方法，其中該第一電極、該第二電極、及該第三電極之材質係以一鎳金屬或是一鎳磷合金所製成。
  15. 如請求項11所述之低熱回流之熱電奈米線陣列之製造方法，其中該第一電極係藉由一黃光製程以形成該N型區域與該P型區域。
  16. 如請求項11所述之低熱回流之熱電奈米線陣列之製造方法， 其中藉由物理方式或是化學方式移除位於該N型奈米線陣列單元及該P型奈米線陣列單元以外的該第二電極。
  17. 如請求項11所述之低熱回流之熱電奈米線陣列之製造方法，其中藉由一電化學方式在該模板材料之該奈米孔洞內沉積該奈米線。
  18. 如請求項11所述之低熱回流之熱電奈米線陣列之製造方法，其中該奈米線係以一含鉍(Bi)材料或是一非含鉍材料所製成。
  19. 如請求項18所述之低熱回流之熱電奈米線陣列之製造方法，其中該奈米線係以一碲化鉍(Bi2 Te3 )材料所製成。
  20. 如請求項18所述之低熱回流之熱電奈米線陣列之製造方法，其中該奈米線係以一碲化鉛(PbTe)材料、一碲化銀(AgTe)材料、一碲化銻(SbTe)材料、一矽化鍺(SiGe)材料或其相關合金所製成。
  21. 一種低熱回流之熱電奈米線陣列之製造方法，包括以下步驟：形成一第一電極於一基板上；圖案化該第一電極，以形成相分離之一N型區域與一P型區域，並且露出部分該基板；形成一模板材料於該N型區域、該P型區域及該露出之基板上；對該模板材料施以一多孔處理，以令該模板材料形成至少一奈米孔洞；沉積至少一奈米線於該模板材料之該奈米孔洞內，且該奈米線之沉積位置係對應於該N型區域及該P型區域，以分別形 成一N型奈米線陣列單元及一P型奈米線陣列單元；移除部份之該模板材料，以露出部分之該奈米線；形成一高分子材料於該模板材料上，以覆蓋該奈米線並令該奈米線部份露出；以及形成一第二電極於該高分子材料上，並且該第二電極係與該露出之奈米線相接觸。
  22. 如請求項21所述之低熱回流之熱電奈米線陣列之製造方法，其中該基板係以一矽晶圓所製成。
  23. 如請求項21所述之低熱回流之熱電奈米線陣列之製造方法，其中該模板材料之材質係以一氧化鋁材料所製成。
  24. 如請求項21所述之低熱回流之熱電奈米線陣列之製造方法，其中該高分子材料之係以一樹脂材料所製成。
  25. 如請求項21所述之低熱回流之熱電奈米線陣列之製造方法，其中該第一電極與該第二電極之材質係以一鎳金屬或是一鎳磷合金所製成。
  26. 如請求項21所述之低熱回流之熱電奈米線陣列之製造方法，其中藉由一電化學方式在該模板材料之該奈米孔洞內沉積該奈米線。
  27. 如請求項21所述之低熱回流之熱電奈米線陣列之製造方法，其中該奈米線係以一含鉍(Bi)材料或是一非含鉍材料所製成。
  28. 如請求項27所述之低熱回流之熱電奈米線陣列之製造方法，其中該奈米線係以一碲化鉍(Bi2 Te3 )材料所製成。
  29. 如請求項27所述之低熱回流之熱電奈米線陣列之製造方法， 其中該奈米線係以一碲化鉛(PbTe)材料、一碲化銀(AgTe)材料、一碲化銻(SbTe)材料、一矽化鍺(SiGe)材料或其相關合金所製成。
  30. 一種低熱回流之熱電奈米線陣列，包括有：一基板；一第一電極，設置於該基板上，該第一電極具有相分離之一N型區域與一P型區域；一模板材料，設置於該第一電極之該N型區域與該P型區域，且該模板材料具有至少一奈米孔洞；至少一奈米線，設置於該模板材料之該奈米孔洞中，以與位於該N型區域及該P型區域之該模板材料構成一N型奈米線陣列單元及一P型奈米線陣列單元；以及一第二電極，設置於該N型奈米線陣列單元及該P型奈米線陣列單元上，以構成一空氣牆於該第二電極、該N型奈米線陣列單元與該P型奈米線陣列單元之間。
  31. 如請求項30所述之低熱回流之熱電奈米線陣列，其中該基板係為一矽晶圓。
  32. 如請求項30所述之低熱回流之熱電奈米線陣列，其中該模板材料之材質係為氧化鋁材料。
  33. 如請求項30所述之低熱回流之熱電奈米線陣列，其中該第一電極與該第二電極之材質係為鎳金屬或是鎳磷合金。
  34. 如請求項30所述之低熱回流之熱電奈米線陣列，其中該奈米線之材質係為一含鉍(Bi)材料或是一非含鉍材料。
  35. 如請求項34所述之低熱回流之熱電奈米線陣列，其中該奈米線之材質係為一碲化鉍(Bi2 Te3 )材料。
  36. 如請求項34所述之低熱回流之熱電奈米線陣列，其中該奈米線之材質係為一碲化鉛(PbTe)材料、一碲化銀(AgTe)材料、一碲化銻(SbTe)材料、一矽化鍺(SiGe)材料或其相關合金。
  37. 一種低熱回流之熱電奈米線陣列，包括有：一基板；一第一電極，設置於該基板上，該第一電極具有相分離之一N型區域與一P型區域，且於該N型區域與該P型區域之間具有露出之該基板；一模板材料，設置於該N型區域、該P型區域、及該露出之基板上，且該模板材料具有至少一奈米孔洞；至少一奈米線，設置於該模板材料之該奈米孔洞中，該奈米線係對應於該N型區域與該P型區域之位置，並與位於該N型區域及該P型區域之該模板材料構成一N型奈米線陣列單元及一P型奈米線陣列單元；一第二電極，設置於該N型奈米線陣列單元及該P型奈米線陣列單元上；以及一第三電極，設置於該N型奈米線陣列單元與該P型奈米線陣列單元上之該第二電極，並於對應該露出之基板的相對位置構成一空氣牆於該第三電極、該N型奈米線陣列單元與該P型奈米線陣列單元之間。
  38. 如請求項37所述之低熱回流之熱電奈米線陣列，其中該基板 係為一矽晶圓。
  39. 如請求項37所述之低熱回流之熱電奈米線陣列，其中該模板材料之材質係為氧化鋁材料。
  40. 如請求項37所述之低熱回流之熱電奈米線陣列，其中該第一電極、該第二電極、及該第三電極之材質係為鎳金屬或是鎳磷合金。
  41. 如請求項37所述之低熱回流之熱電奈米線陣列，其中該奈米線之材質係為一含鉍(Bi)材料或是一非含鉍材料。
  42. 如請求項41所述之低熱回流之熱電奈米線陣列，其中該奈米線之材質係為一碲化鉍(Bi2 Te3 )材料。
  43. 如請求項41所述之低熱回流之熱電奈米線陣列，其中該奈米線之材質係為一碲化鉛(PbTe)材料、一碲化銀(AgTe)材料、一碲化銻(SbTe)材料、一矽化鍺(SiGe)材料或其相關合金。
  44. 一種低熱回流之熱電奈米線陣列，包括有：一基板；一第一電極，設置於該基板上；一模板材料，設置於該第一電極上，該模板材料具有至少一奈米孔洞；至少一奈米線，設置於該模板材料之該奈米孔洞中，且該奈米線係部份露出於該奈米孔洞；一高分子材料，設置於模板材料上並且部分覆蓋該露出之奈米線；以及一第二電極，設置於該高分子材料上，並與該露出之奈米 線相接觸。
  45. 如請求項44所述之低熱回流之熱電奈米線陣列，其中該基板係為一矽晶圓。
  46. 如請求項44所述之低熱回流之熱電奈米線陣列，其中該模板材料之材質係為氧化鋁材料。
  47. 如請求項44所述之低熱回流之熱電奈米線陣列，其中該高分子材料之材質係為樹脂材料。
  48. 如請求項44所述之低熱回流之熱電奈米線陣列，其中該第一電極與該第二電極之材質係為鎳金屬或是鎳磷合金。
  49. 如請求項44所述之低熱回流之熱電奈米線陣列，其中該奈米線之材質係為一含鉍(Bi)材料或是一非含鉍材料。
  50. 如請求項49所述之低熱回流之熱電奈米線陣列，其中該奈米線之材質係為一碲化鉍(Bi2 Te3 )材料。
  51. 如請求項49所述之低熱回流之熱電奈米線陣列，其中該奈米線之材質係為一碲化鉛(PbTe)材料、一碲化銀(AgTe)材料、一碲化銻(SbTe)材料、一矽化鍺(SiGe)材料或其相關合金。
TW097151825A 2008-12-31 2008-12-31 低熱回流之熱電奈米線陣列及其製造方法 TWI401830B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW097151825A TWI401830B (zh) 2008-12-31 2008-12-31 低熱回流之熱電奈米線陣列及其製造方法
US12/414,796 US20100162728A1 (en) 2008-12-31 2009-03-31 Thermoelectric nanowire array with low heat leakage and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW097151825A TWI401830B (zh) 2008-12-31 2008-12-31 低熱回流之熱電奈米線陣列及其製造方法

Publications (2)

Publication Number Publication Date
TW201025688A TW201025688A (en) 2010-07-01
TWI401830B true TWI401830B (zh) 2013-07-11

Family

ID=42283299

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097151825A TWI401830B (zh) 2008-12-31 2008-12-31 低熱回流之熱電奈米線陣列及其製造方法

Country Status (2)

Country Link
US (1) US20100162728A1 (zh)
TW (1) TWI401830B (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2181460A4 (en) 2007-08-21 2013-09-04 Univ California NANOSTRUCTURES WITH THERMOELECTRIC HIGH PERFORMANCE CHARACTERISTICS
US20110114146A1 (en) * 2009-11-13 2011-05-19 Alphabet Energy, Inc. Uniwafer thermoelectric modules
US9240328B2 (en) 2010-11-19 2016-01-19 Alphabet Energy, Inc. Arrays of long nanostructures in semiconductor materials and methods thereof
US8736011B2 (en) 2010-12-03 2014-05-27 Alphabet Energy, Inc. Low thermal conductivity matrices with embedded nanostructures and methods thereof
WO2012088085A1 (en) * 2010-12-21 2012-06-28 Alphabet Energy, Inc. Arrays of filled nanostructures with protruding segments and methods thereof
US20120247527A1 (en) * 2010-12-21 2012-10-04 Alphabet Energy, Inc. Electrode structures for arrays of nanostructures and methods thereof
EP2671255A4 (en) * 2011-02-02 2015-10-28 Alphabet Energy Inc ELECTRODE STRUCTURES FOR ARRAYS OF NANOSTRUCTURES AND METHOD THEREFOR
US9051175B2 (en) 2012-03-07 2015-06-09 Alphabet Energy, Inc. Bulk nano-ribbon and/or nano-porous structures for thermoelectric devices and methods for making the same
US9257627B2 (en) 2012-07-23 2016-02-09 Alphabet Energy, Inc. Method and structure for thermoelectric unicouple assembly
US9082930B1 (en) 2012-10-25 2015-07-14 Alphabet Energy, Inc. Nanostructured thermolectric elements and methods of making the same
WO2015157501A1 (en) 2014-04-10 2015-10-15 Alphabet Energy, Inc. Ultra-long silicon nanostructures, and methods of forming and transferring the same
FR3053760B1 (fr) * 2016-07-05 2020-07-17 Valeo Vision Source lumineuse et module lumineux correspondant pour vehicule automobile
TWI610463B (zh) * 2016-07-11 2018-01-01 國立清華大學 成長碲及碲化物奈米線陣列於導電基材上的方法和碲及碲化物奈米線熱電裝置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200608472A (en) * 2004-08-27 2006-03-01 Ind Tech Res Inst Electron-tunneling-type power and cool structure and method for producing the same
TW200610202A (en) * 2004-09-10 2006-03-16 Ind Tech Res Inst Metal junction structure with atomic separation and manufacturing method thereof
TW200808131A (en) * 2006-05-31 2008-02-01 Gen Electric Thermoelectric nanotube arrays

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5429680A (en) * 1993-11-19 1995-07-04 Fuschetti; Dean F. Thermoelectric heat pump
US7267859B1 (en) * 2001-11-26 2007-09-11 Massachusetts Institute Of Technology Thick porous anodic alumina films and nanowire arrays grown on a solid substrate
US6969679B2 (en) * 2003-11-25 2005-11-29 Canon Kabushiki Kaisha Fabrication of nanoscale thermoelectric devices
US20050257821A1 (en) * 2004-05-19 2005-11-24 Shriram Ramanathan Thermoelectric nano-wire devices
US8039726B2 (en) * 2005-05-26 2011-10-18 General Electric Company Thermal transfer and power generation devices and methods of making the same
JP4266228B2 (ja) * 2006-03-24 2009-05-20 株式会社東芝 熱電変換モジュールおよびその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200608472A (en) * 2004-08-27 2006-03-01 Ind Tech Res Inst Electron-tunneling-type power and cool structure and method for producing the same
TW200610202A (en) * 2004-09-10 2006-03-16 Ind Tech Res Inst Metal junction structure with atomic separation and manufacturing method thereof
TW200808131A (en) * 2006-05-31 2008-02-01 Gen Electric Thermoelectric nanotube arrays

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
Enhanced thermoelectric performance of rough silicon nanowires,Vol.451,pp.163-167,10 January 2008 *
Fabrication and Characterization of a Nanowire/Polymer-Based Nanocomposite for a Prototype Thermoelectric Device, JOURNAL OF MICROELECTROMECHANICAL SYSTEMS,VOL.13, NO.3,pp.505-513,JUNE 2004 *
Fabrication of high-density, high aspect ratio, large-area bismuth telluride nanowire arrays by electrodeposition into porous anodic alumina templates, Adv. Mater. 2002,v.14,No.9,May 3,pp.665-667 *

Also Published As

Publication number Publication date
TW201025688A (en) 2010-07-01
US20100162728A1 (en) 2010-07-01

Similar Documents

Publication Publication Date Title
TWI401830B (zh) 低熱回流之熱電奈米線陣列及其製造方法
TWI473310B (zh) 薄膜式熱電轉換元件及其製作方法
CN1996634B (zh) 碳纳米管相变存储器的制作方法
US20070277866A1 (en) Thermoelectric nanotube arrays
TWI360901B (en) Thermoelectric device with thin film elements, app
US20160322554A1 (en) Electrode structures for arrays of nanostructures and methods thereof
JP2008132585A (ja) 相互接続されたナノワイヤに基づくナノ構造体の製造方法、ナノ構造体及び熱電コンバータとしての利用
CN103311262B (zh) 微型热电器件、制作方法及包括其的温差发电机
CN101587934A (zh) 薄膜式热电转换组件及其制造方法
CN101969095A (zh) 准一维纳米结构热电材料、器件及其制备方法
CN109219893B (zh) 热电臂及包括该热电臂的热电元件
JP2019525456A (ja) フレキシブル熱電モジュール
JP2019525454A (ja) 熱電テープ
CN103325805B (zh) 高功率热电转化模块的大规模集成芯片及其制造工艺
US8664509B2 (en) Thermoelectric apparatus and method of fabricating the same
TW201424065A (zh) 熱電薄膜結構
JP2005251917A (ja) 熱電変換素子
CN203288656U (zh) 微型热电器件
CN1167141C (zh) 由一维纳米线阵列结构温差电材料制造的微温差电池
CN101969096B (zh) 纳米结构热电材料、器件及其制备方法
RU2628676C1 (ru) Термоэлектрический элемент
US11611028B2 (en) Thermoelectric device and manufacturing method therefor
JPH1187789A (ja) 熱電変換材料の製造方法および熱電変換材料
KR20190003028A (ko) 정렬된 3차원 나노 구조의 열전 소재를 이용한 고효율 열전 모듈 및 그 제조 방법
CN107611247A (zh) 成长碲及碲化物纳米线阵列于导电基材上的方法和碲及碲化物纳米线热电装置