JP2010506735A - 低次元構造体のカプセル化、転移方法 - Google Patents

低次元構造体のカプセル化、転移方法 Download PDF

Info

Publication number
JP2010506735A
JP2010506735A JP2009514587A JP2009514587A JP2010506735A JP 2010506735 A JP2010506735 A JP 2010506735A JP 2009514587 A JP2009514587 A JP 2009514587A JP 2009514587 A JP2009514587 A JP 2009514587A JP 2010506735 A JP2010506735 A JP 2010506735A
Authority
JP
Japan
Prior art keywords
low
matrix
group
dimensional
encapsulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009514587A
Other languages
English (en)
Inventor
デイ ステファン
ハインツ‐ヘルムート アルテボイマ トーマス
ヘファナン ジョナサン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of JP2010506735A publication Critical patent/JP2010506735A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C99/00—Subject matter not provided for in other groups of this subclass
    • B81C99/0075—Manufacture of substrate-free structures
    • B81C99/008—Manufacture of substrate-free structures separating the processed structure from a mother substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02603—Nanowires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H01L21/02645—Seed materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0676—Nanowires or nanotubes oriented perpendicular or at an angle to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L29/42392—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor fully surrounding the channel, e.g. gate-all-around
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/868—PIN diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0174—Manufacture or treatment of microstructural devices or systems in or on a substrate for making multi-layered devices, film deposition or growing
    • B81C2201/0191—Transfer of a layer from a carrier wafer to a device wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H01L21/02642—Mask materials other than SiO2 or SiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02653—Vapour-liquid-solid growth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24744—Longitudinal or transverse tubular cavity or cell

Abstract

【課題】グループ内の低次元構造体の数、グループのアスペクト比を、より正確にコントロールすることができる。
【解決手段】低次元構造体(１)の第１のグループ(３ａ)と低次元構造体(１)の第２のグループ(３ｂ)とを第１の基板に形成する工程を含む低次元構造体のカプセル化方法。低次元構造体(１)の第１のグループ(３ａ)と低次元構造体(１)の第２のグループ(３ｂ)とはマトリックス(５)に別々にカプセル化される。カプセル化後、低次元構造体(１)の第１のグループ(３ａ)と低次元構造体(１)の第２のグループ(３ｂ)とを分離してもよい。各グループは、その後、例えば第２の基板(７)に移動するなどの処理が行われる。グループ内の低次元構造体の数、グループのアスペクト比は、低次元構造体が形成される際に決定され、パターニング法を使って決定されていた従来の方法に比べて、より正確にコントロールすることができる。
【選択図】図７(ａ)〜７(ｅ)

Description

本発明は、細長い構造を持った構造体を含む(ただしこれに限らない)、マイクロサイズ、ナノサイズの低次元構造体を、例えば、ドナー基板から受取基板へ転移させるため、あるいは基板上で再配向させるために、カプセル化する方法に関する。
ここでいう「低次元構造体」とは、少なくともある一つの次元が、少なくとも第２の次元よりはるかに小さくなっている構造体のことである。
ここでいう「細長い構造体」とは、少なくとも２つの次元が、第３の次元よりはるかに小さくなっている構造体のことである。「細長い構造体」の定義は「低次元構造体」の定義に含まれ、例えばナノワイヤが、低次元構造体であり細長い構造体である構造体の一例である。
細長い構造体ではない低次元構造体は知られており、例えば「プレートレット(platelet)」は、ほぼ同じ大きさの２つの次元とこれらの次元よりもはるかに小さい第３の（厚さ）次元を持っており、「低次元構造体」を成す。ただし、「細長い構造体」ではない。
ナノワイヤやカーボンナノチューブなどの低次元構造体を第１の基板(形成/ドナー基板)に形成し、それらを第２の基板(目標/受取基板)に移動させることができるのが望ましい場合がよくある。例えば、目標基板(例えば、ガラス基板)が、最終的なデバイスにとって望ましい特性を持っていても、低次元構造体を形成するのに必要な処理と相性が合わない場合がある。このような場合には、まず、低次元構造体を形成するのに必要な処理と相性がよい形成基板(例えば、シリコン基板)に低次元構造体を形成し、その後、その低次元構造体を目標基板に移動させることが必要になる。(必要になる処理によって、低次元構造体は直接、形成基板から目標基板に転移されてもよいし、あるいは形成基板から一つまたはそれ以上の中間基板を介して目標基板に形成されてもよい。)
他にも、目標基板に低次元構造体を形成することはできても、望んだ配向に形成することができない場合がある。そのような場合には、まず、形成処理と相性がよい配向で目標基板上に低次元構造体を形成し、その後、例えば完成した装置に好適に使用できる配向に再配向される。
低次元構造体が形成基板に形成され、その後目標基板に移動される場合、または目標基板に形成されるが再配向が必要な場合には、目標基板上の所定の特徴そして他の移動/再配向された低次元構造体に関して、移動/再配向後の目標基板上の低次元構造体の配置をある程度コントロールできることが望ましい。
多くの場合においては、形成基板に形成されていた時の、低次元構造体の配列・配向・空間的配置が、目標基板に移動された際にも保たれていることが望ましい。しかしながら、低次元構造体が移動される時に、低次元構造体を他の物体に対して再配向させることが望ましい場合がある。この再配向は移動工程の前に別々に行ってもよいし、移動工程／処理そのものの一部であってもよいし、移動が完了してから行ってもよい。例えば、伸長低次元構造体の場合には、それらの縦軸を形成基板に対して垂直に配向するように細長い構造体を形成できることが望ましい場合がよくある。これは形成処理のコントロールがしやすいためである。しかしながら、細長い構造体の縦軸が目標基板の面に対して平行となるのが望ましい場合も多い。例えば、これにより細長い構造体に対する電気的接触が容易になる。このような場合には、細長い構造体は、形成基板から目標基板に転移される際に、再配向させることが望ましい。
構造的特徴を第１の基板から第２の基板に移動させる方法は知られているが、現在のところ、下記の条件を１つあるいはそれ以上満たす、高密度の伸長/低次元構造体を受取基板に適用する技術はほとんど存在しない。
(a) 伸長/低次元構造体は共通の方向でもって配向されている。例えば、細長い構造体の縦軸が共通の方向でもって配向されている。
(b) 伸長/低次元構造体の空間配置や間隔を実質的にコントロールすることができる。
(c) 伸長/低次元構造体の少なくとも１つのエッジが、１つまたはそれ以上の共通の面に沿って一直線に並んでいる。
(d) 伸長/低次元構造体は、高い歩留まりで移動させることができる。つまり、欠け、ずれ、間質性構造による欠陥の数を最小限に抑えることができる。
(e)移動の間に、伸長/低次元構造体の配向を変えることができる。
そのような伸長または低次元構造体を使って、現存するナノテクノロジーを改善する、あるいは新たなナノテクノロジーを開発するには、上記ファクターを１つ以上(好ましくは全て)コントロールすることが必要になる。
米国特許公報第７０６７３２８号には、ナノワイヤをドナー基板(例えば、それらが形成されている基板)から受取基板に移動させる方法が開示されている。これは、受取基板に粘着層を形成し、それをドナー基板とくっつけることで達成される。ドナー基板と受取基板を接触している状態で互いに動かすことにより、受取基板上でのナノワイヤにおけるある程度の配列、順序付けが達成される。
米国特許公報第６８７２６４５号には、伸長ナノ構造体を第１の基板から摘み取り、溶液の中に移し、第２の基板と弾性体の型との間に形成された流体路に上記溶液を流すことによって、上記伸長ナノ構造体の位置合わせや配向を行う方法が開示されている。ナノ構造体は、流れの向きに応じて、好ましい配向で、溶液から第２の基板にくっつく。
米国特許公報第７０９１１２０号に開示されている方法では、第１の基板に付着しており、縦軸が第１の基板に垂直なナノワイヤの集団上に液状の物質が塗布される。上記物質は固められマトリックスにされ、ナノワイヤに接着し、ナノワイヤを第１の基板から分離して第２の基板に移動させる間の支持体として機能する。さらに、マトリックス物質に埋め込まれているナノワイヤの複合物がうまく第２の基板に移動できると、マトリックス物質は取り除くことができ、ナノワイヤだけを残すことができる。
米国特許公報第７０９１１２０号には、さらにこの方法に加えて、マトリックスに埋め込まれたナノワイヤの複合物がリソグラフィーによってブロックにパターン化される方法が開示されている。上記ブロックは、埋め込まれたナノワイヤが縦軸を第２の基板の面に平行にして配向されるように、第２の基板に貼り付けられる。
米国特許公報第７０９１１２０号の方法の１つの実施形態においては、規則正しくあるいはランダムに配置されたナノワイヤにマトリックス物質を単一方向に塗布することで、複合物質は形成される。マトリックス物質を一定方向に流すことによって、複合物質内においてナノワイヤを第１の基板の面に平行に配向させる。
米国特許公報第７０９１１２０号には、次のような多くのデメリットがある。
・米国特許公報第７０９１１２０号においては、マトリックス物質は、液状の物質または前駆物質(高分子溶液、スピンオンガラスなど)として塗布される。これにより、使用できる物質が、電気的性能および/または劣化/老化耐性そして温度安定度が従来より乏しい物質に限定され、それによりマトリックスの機能性、性能が限定される。
・液状のマトリックスを塗布することによって、ドナー基板上の伸長ナノ構造体の配列、配向を乱す場合がある。それゆえ、各ブロックに含まれる細長い構造体の、ブロックの外形寸法に対する、配置および/または配向をコントロールするのは難しい。
・マトリックスのパターニングは、いくつかの細長い構造体がパターニング工程において必ず失われるので、無駄が多い。米国特許公報第７０９１１２０号の方法は、サブトラクティブ法であり、この方法では、前に形成された物質を除去することが求められる。
・複合ブロックの絶対的な寸法やアスペクト比は、ブロックをパターニングするのに使われるリソグラフィーやエッチング法の分解能、位置決め精度、異方性により、限定される(概して、低いアスペクト比のブロックしか得られない)。その結果、各ブロックに含まれる細長い構造体の数、または各ブロックに含まれる細長い構造体の、ブロックの外形寸法に対する配置をコントロールするのが難しくなる。
・この方法では、ブロックとドナー基板との接触面積が大きくなり、両者の間の密着のレベルが望ましくないレベルになる。これにより両者を分離することが難しくなる。
・この方法では、ナノ構造体を、第１の基板に対する垂直な配向から、第２の基板に対する平行な配向に再配向させることは容易ではない。
米国特許出願第２００４/００７９２７８号には、互いに離れて並んでいるナノワイヤと上記の物質の隙間を埋めるマトリックスを含む複合物質の形成方法が開示されている。この方法は、異なる基板間を移動させることが難しいモノリシック・フォトニック・バンドギャップ複合構造を加工するためのものである。
米国特許第７０６８８９８号には、ポリマーマトリックスの中に、ランダムな、そして「よりランダムでない」配向で分散しているナノ構造体を含む複合構造が開示されている。この方法は、異方性の発光パターンを利用して、確実に光の方向を望むように変換させる集光器や導波管に応用される。
米国特許出願第２００５/０２１９７８８号は、コンデンサのプレートの有効面積を広げるため、１つのプレートにナノ構造体を有するコンデンサに関するものである。上記プレートとナノ構造体の上には絶縁層が形成され、絶縁層の上には第２のプレートが形成される。
国際公開第２００５/１１９７５３は、ナノワイヤの成長に関するもので、ナノワイヤがポリマーの中にカプセル化されることを示唆している。
本発明の第１の特徴によれば、低次元構造体の第１のグループと低次元構造体の第２のグループと第１の基板に形成する工程、および上記低次元構造体の第１のグループと上記低次元構造体の第２のグループとを別々にマトリックスの中にカプセル化する工程を含むことを特徴とする低次元構造体のカプセル化方法を提供する。
低次元構造体の２つのグループが「別々に」カプセル化される、とは、カプセル化した後でも低次元構造体の第１のグループは低次元構造体の第２のグループから区別可能になるということである。
疑いを避けるために述べれば、低次元構造体の２つのグループが「別々に」カプセル化されているとは、低次元構造体の第１のグループは低次元構造体の第２のグループとは異なる時間、異なる処理工程でカプセル化されるということを要求しない。
上記方法においては、低次元構造のグループは、低次元構造が形成基板に形成される時に、決定される。例えば、形成基板の、低次元構造体を形成したい各位置に適した触媒を塗布し、その形成基板の触媒を塗布した位置によってグループが決定されてもいい。それゆえ、多くの低次元構造体をカプセル化し、物質を除去することによってマトリックスをパターン化する必要はなく、米国特許公報第７０９１１２０号の方法につきものの無駄をなくすことができる。
マトリックスの低次元構造体の数は、米国特許公報第７０９１１２０号の方法のようにマトリックスが物質の除去によりパターン化される時というより、低次元構造体が形成される時に決定される。低次元構造体のグループが形成基板に形成される際の精度は、米国特許公報第７０９１１２０号においてマトリックスがパターン化される際の精度よりはるかに高く、本発明ではマトリックス内の低次元構造体の数のコントロールがはるかにしやすい。さらに、本発明の低次元構造体のグループは、例えば５００：１、１０００：１までの非常に高いアスペクト比を持っており、米国特許公報第７０９１１２０号のパターニング法によって得られたブロックは非常に低いアスペクト比を持つ。
上記低次元構造体の第１のグループをカプセル化しているマトリックスと上記低次元構造体の第２のグループをカプセル化しているマトリックスとが、上記第１の基板近くのみにおいて連続するように低次元構造体をカプセル化してもよい。これは例えば、マトリックスの形成処理が比較的に非選択的なものであり、マトリックスが第１の基板の全体に形成される場合である。この実施形態においては、第１のグループと第２のグループとの間に形成されるマトリックスの厚さは、カプセル化された低次元構造体のグループの厚さとは異なり、上記低次元構造体の第１のグループは、カプセル化の後でも、低次元構造体の第２のグループから区別可能になっている。
あるいは、上記低次元構造体の第１のグループをカプセル化しているマトリックスと上記低次元構造体の第２のグループをカプセル化しているマトリックスとが、連続しないように低次元構造体をカプセル化してもよい。これは例えば、マトリックスの形成処理が選択的なものであり、マトリックスが低次元構造体のみに形成される場合である。
上記方法は、上記低次元構造体の第１のグループをカプセル化しているマトリックスを上記低次元構造体の第２のグループをカプセル化しているマトリックスから分離する工程をさらに含んでいてもよい。
上記方法は、上記低次元構造体の第１のグループ、上記低次元構造体の第２のグループの少なくとも１つを第２の基板に移動させる工程をさらに含んでいてもよい。
上記第１のグループと上記第２のグループとの間の間隔が、いずれかのグループ内における隣り合う低次元構造体の間の最大間隔より大きくてもよい。
各グループ内の低次元構造体がそれぞれ線に沿って並んでいてもよい。
各グループ内の低次元構造体がそれぞれ直線または略直線に沿って並んでいてもよい。
各グループ内の低次元構造体が等間隔に並んでいてもよいし、不等間隔に並んでいてもよい。
上記方法は、上記第１の基板に層を形成する工程、および上記第１の基板を露出させるように、上記層に複数の穴を形成する工程をさらに含み、上記低次元構造体の第１および第２のグループを形成する工程は、上記層のそれぞれの穴に各構造体を形成する工程を含んでいてもよい。
上記方法は、上記低次元構造体の第１および第２のグループを形成する工程の後に上記層を除去する工程をさらに含んでいてもよい。
本発明の第２の特徴によれば、第１の基板に層を形成する工程、上記基板を露出させるように、上記層に複数の穴を形成する工程、上記基板に、複数の低次元構造体を、層に形成された穴にそれぞれ形成する工程、上記低次元構造体をマトリックスの中にカプセル化する工程、および上記層を除去する工程を含むことを特徴とする方法を提供する。
上記方法は、上記低次元構造体を第２の基板に移動させる工程をさらに含んでいてもよい。
上記層がシリカあるいは窒化ケイ素の層であってもよい。
上記方法は、マトリックスの少なくとも一部を除去する工程をさらに含んでいてもよい。
上記マトリックスの少なくとも一部を除去する工程が、マトリックスの少なくとも一つの表面を平坦化する工程を含んでいてもよい。
上記マトリックスの少なくとも一部を除去する工程が、少なくとも一つの低次元構造体の少なくとも一部を露出させる工程を含んでいてもよい。
上記第１の基板に低次元構造体を形成する工程が、第１の略単一方向配向でもって低次元構造体を形成する工程を含んでいてもよい。
上記第１の基板に低次元構造体を形成する工程が、細長い構造体をそれらの縦軸が上記第１の基板に対して略垂直になるように形成する工程を含んでいてもよい。
上記移動させる工程が、上記第１の略単一方向配向とは異なる第２の略単一方向配向でもって低次元構造体を上記第２の基板に移動させる工程を含んでいてもよい。
上記移動させる工程が、上記細長い構造体をそれらの縦軸が上記第１の基板に対して略平行になるように上記第２の基板に移動させる工程を含んでいてもよい。
上記低次元構造体をカプセル化する工程が、少なくとも第１のカプセル化物質の層を、上記低次元構造体に形成する工程を含んでいてもよい。
上記低次元構造体をカプセル化する工程が、少なくとも第１のカプセル化物質の層を、上記低次元構造体に形成する工程と、上記第１のカプセル化物質とは異なる第２のカプセル化物質の層を、上記第１のカプセル化物質の層に形成する工程を含んでいてもよい。
上記低次元構造体をカプセル化する工程が、少なくとも第１のカプセル化物質の層を、上記低次元構造体に形成する工程と、上記第１のカプセル化物質の少なくとも一部を、上記第１のカプセル化物質とは異なる第２のカプセル化物質に変換する工程を含んでいてもよい。
上記第１および第２のカプセル化物質のうち少なくとも一つが透明であってもよい。
上記第１および第２のカプセル化物質のうち少なくとも一つが透明でなくてもよい。
上記第１および第２のカプセル化物質のうち少なくとも一つが電気絶縁性を持っていてもよい。
上記第１および第２のカプセル化物質のうち少なくとも一つが導電性を持っていてもよい。
上記第１および第２のカプセル化物質のうち少なくとも一つが発光性を持っていてもよい。
上記第１および第２のカプセル化物質のうち少なくとも一つが不均質物質であってもよい。「不均質」というのは、カプセル化物質が、組成または構造において、均質的なものではないという意味である。例えば、カプセル化層はそれ自体が、第１の物質から構成され第２の物質にカプセル化されている複数の「ゲスト」構造(大きさ、形状、空間的配置はどんなものでもいい)を含んでいてもよい。不均質物質の例としては、シリコンナノ粒子の分布を含むシリカ層が挙げられる。このような組成は、高濃度プラズマＣＶＤ法により形成することができ、発光特性を有することが多い。不均質物質のほかの例としては、多孔陽極アルミナなどの多孔物質が挙げられる。
一般的に、マトリックスの特定の特性または機能が述べられる場合、もしマトリックスが２つ以上のカプセル化物質を含んでいれば、それらの物資のうち一つだけ(より一般的に、もしマトリックスが３つ以上のカプセル化物質を含んでいれば、全部より少ない数)が、その特性または機能を提供すればいい。例えば、マトリックスの中に含まれるあるカプセル化物質は電気絶縁性を持っており、他の(もう一つの)カプセル化物質は導電性を持っていてもよい。
上記方法は、上記または各カプセル化物質を略等方性の形成方法によって形成する工程を含んでいてもよい。
上記方法は、上記または各カプセル化物質を蒸着法によって形成する工程を含んでいてもよい。
本発明の第３の特徴によれば、マトリックスと、上記マトリックスに埋め込まれた複数の低次元構造体を含み、上記低次元構造体は、それらの軸にほぼ垂直に伸びる線に少なくとも沿って並んでいることを特徴とする複合構造を提供する。
上記低次元構造体は、略単一方向に配向していてもよい。
二つの隣り合う構造体の間の最大間隔が、マトリックスの最小寸法よりも小さくてもよい。
上記低次元構造体は、略直線に沿って並んでいてもよい。
上記低次元構造体は、等間隔に並んでいてもよい。
上記低次元構造体は、不等間隔に並んでいてもよい。
上記低次元構造体は、低次元構造体の軸にほぼ垂直に伸びる線に少なくとも沿って並んでいる細長い構造体であってもよい。
上記低次元構造体のうち一つ以上の低次元構造体の少なくとも一部が、マトリックスによって覆われていなくてもよい。
上記低次元構造体のうち少なくとも一つが、略全長にわたってマトリックスによって覆われていなくてもよい。
上記マトリックスは、少なくとも、各低次元構造体に形成された第１のカプセル化物質の層を含んでいてもよい。
上記マトリックスは、少なくとも、各低次元構造体に形成された第１のカプセル化物質の層と、上記第１のカプセル化物質に形成された、上記第１のカプセル化物質とは異なる第２のカプセル化物質の層を含んでいてもよい。
上記カプセル化物質のうち少なくともひとつが透明であってもよい。
上記カプセル化物質のうち少なくともひとつが透明でなくてもよい
上記カプセル化物質のうち少なくともひとつが電気絶縁性を持っていてもよい。
上記カプセル化物質のうち少なくともひとつが導電性を持っていてもよい。
上記カプセル化物質のうち少なくともひとつが発光性を持っていてもよい。
上記カプセル化物質のうち少なくともひとつがを不均質物質であってもよい。
上記構造は、トランジスタを含んでいてもよい。
上記マトリックスは、低次元構造体の中間部分をカプセル化するが、低次元構造体の各端部をカプセル化せず、低次元構造体の第１の端部は第１の電気接点に電気的に接続され、低次元構造体の第２の端部は第２の電気接点に電気的に接続され、上記マトリックスは第３の電気接点に電気的に接続されていてもよい。
上記構造は、発光構造であってもよい。
上記構造は、上記低次元構造体を駆動して発光させるための手段を含んでいてもよい。上記構造は、上記低次元構造体を電気的に駆動して発光させるための手段を含んでいてもよい。
上記カプセル化物質は、光を吸収し、それを使って、低次元構造体を再発光させてもよい。
上記構造は光検知構造であってもよい。
上記構造は光起電性構造であってもよい。
上記カプセル化物質は、上記低次元構造体に対する入射光の方向を転換するように構成されていてもよい。
上記構造はメモリデバイスを含んでいてもよい。
上記マトリックスは、順番に、第１の絶縁層、第１の導電層、第２の絶縁層、第２の導電層を含み、ある低次元構造体の周りに形成された上記第１の絶縁層は隣接する低次元構造体の周りに形成された上記第１の絶縁層と分離しており、ある低次元構造体の周りに形成された上記第１の導電層は隣接する低次元構造体の周りに形成された上記第１の導電層と分離しており、ある低次元構造体の周りに形成された上記第２の絶縁層は隣接する低次元構造体の周りに形成された上記第２の絶縁層と連続しており、ある低次元構造体の周りに形成された上記第２の導電層は隣接する低次元構造体の周りに形成された上記第２の導電層と連続していてもよい。
上記構造は、第１のマトリックスにカプセル化された低次元構造体の第１のグループと、第２のマトリックスにカプセル化された低次元構造体の第２のグループを含み、上記低次元構造体の第１のグループと上記低次元構造体の第２のグループは向かい合っており、上記第１のマトリックスと第２のマトリックスは導電性であってもよい。低次元構造体の２つのグループに適切な電圧を印加することにより、低次元構造体のグループを動かすことができ、それにより微小電気機械構造を得ることができる。
形成基板上に形成され、上記基板の面に対して垂直に配向している低次元構造体のグループを示す図である。 形成基板上に形成され、上記基板の面に対して垂直に配向している低次元構造体の他のグループを示す図である。 マトリックスの中にカプセル化された、図１の低次元構造体のグループを示す図である。 本発明の一つの方法の工程を示す図である。 本発明の一つの方法の工程を示す図である。 本発明の一つの方法の工程を示す図である。 本発明の一つの方法の工程を示す図である。 本発明の一つの方法の工程を示す図である。 本発明の一つの方法の工程を示す図である。 本発明のカプセル化処理の工程を示す図である。 本発明のカプセル化処理の工程を示す図である。 本発明のカプセル化処理の工程を示す図である。 本発明のカプセル化処理の工程を示す図である。 本発明のカプセル化処理の工程を示す図である。 本発明のカプセル化処理の工程を示す図である。 本発明のカプセル化処理の工程を示す図である。 本発明のカプセル化処理の工程を示す図である。 低次元構造体のグループを目標基板に移動させる工程を示す図である。 低次元構造体のグループを目標基板に移動させる工程を示す図である。 本発明のもう一つの方法の工程を示す図である。 本発明のもう一つの方法の工程を示す図である。 本発明のもう一つの方法の工程を示す図である。 本発明のもう一つの方法の工程を示す図である。 本発明のもう一つの方法の工程を示す図である。 本発明による低次元構造体の空間的制約を示す図である。 本発明の装置の概略斜視図である。 本発明のもう一つの装置の概略斜視図である。 本発明のもう一つの装置の概略斜視図である。 図９の装置の製造工程を示す図である。 図９の装置の製造工程を示す図である。 異なるカプセル化技術を示す概略図である。 異なるカプセル化技術を示す概略図である。 本発明のほかの実施形態を示す側面図である。 本発明のほかの実施形態を示す平面図である。 本発明のほかの実施形態を示す側面図である。 本発明のほかの実施形態を示す平面図である。
以下、本発明を、低次元構造体が細長い構造体である例を使って説明する。ただし、本発明は、低次元構造体のこの特定の形態に限定されない。
図７(ａ)〜(ｅ)は本発明の一つの実施形態に係る方法の主な工程を示す図である。まず、複数の低次元構造体(この例では細長い構造体１)が形成基板２に形成される。上記低次元構造体はアディティブ法により形成基板２に形成されてもよいし、リソグラフィーやエッチングなどのサブトラクティブ法によって形成してもよい。本実施形態においては、低次元構造体１はナノワイヤである。ただし本発明はこれに限らない。本発明によると、形成基板２に形成される細長い構造体はグループに分けて形成される。本実施形態においては、説明の簡略化のため、２つのグループ３ａ・３ｂに分けられる。ただし本発明は、２つのグループに限定されない。
あるグループとその隣のグループの間隔は、グループ内の隣り合うナノワイヤの最大間隔よりも大きい。原則として、あるグループとその隣のグループの間の間隔は、後述するマトリックスの形成処理の後に、隣り合うグループ同士が一体化しなければ限定されない。
本発明に好適に用いることができる１つの形成方法においては、図７(ａ)に示すように、まず、形成基板２の表面における、ナノワイヤを形成したい部分すべてに触媒４を形成する。触媒４は例えば金属触媒である。触媒４は、例えばサブミクロンリソグラフィー/インプリンティング法とリフトオフ法の組み合わせ、または金属コロイド物質のデポジションにより、デポジションされる。
次に、図７(ｂ)に示されるように、形成基板２の表面の、触媒４がデポジションされた部分にナノワイヤ２が形成される。ナノワイヤは触媒４がデポジションされていない箇所には形成されない。よって、形成基板２にデポジションされている触媒４がグループに分けられていれば、結果として形成基板２に形成されるナノワイヤ１もグループ３ａ・３ｂというようにグループに分かれて形成される。
形成基板上に形成された低次元構造体１は、略単一方向に配向していることが好ましい。図７(ｂ)においては、ナノワイヤはその長手軸が形成基板２に対して略垂直に配向されている。上述したように、これにより形成工程のコントロールがよりしやすくなる。
ナノワイヤ１、あるいは他の低次元構造物は、適したものであればどのような方法によって形成してもよい。例えば、ナノワイヤは、epitaxial vapour-liquid-solidやcatalyst-freeの化学蒸着、分子線エピタキシー法によって形成してもよいし、material in a porous sacrificial templateのデポジションによって形成してもよい。サブミクロンリソグラフィーやエッチングのようなサブトラクティブ形成法を使ってもよい。例えば、シリコンのナノワイヤは、シリコンの形成基板の(１１１)表面にＡｕの触媒を使って形成されてもよい。ナノワイヤの材質は、半導体、シリサイド、金属酸化物、窒化物や、ヘテロ構造を形成する上記の物質の組み合わせのような好適な物質であればなんでもよい。さらに、ナノワイヤの材料は、ドーピングプロファイルを持つ、ドープ材料や非ドープ材料を含んでいてもよい。通常、ナノワイヤは、直径が２００ｎｍ未満であり、長さは０．１〜１００μｍである。グループ内におけるナノワイヤの間隔は通常１μｍ未満である。
次に、ナノワイヤのグループ３ａ，３ｂがマトリックス５内にカプセル化される。マトリックス５を形成するには、例えば、化学蒸着などのほぼ等法性のデポジションによって、カプセル化材料を一層以上、ナノワイヤ１と形成基板２の露出している面すべてに、等角的(conformal)に付着させる。マトリックスは、グループ内の隣接するナノワイヤ同士の間隔をうめるぐらいの厚さに形成しなければならない。図７(ｃ)に示すように、このカプセル化工程により、細長い構造体の第１のグループと第２のグループがそれぞれマトリックスの中にカプセル化される。要求されるマトリックスの厚さは、後述するように、グループ内の隣り合うナノワイヤの最大間隔よりも少し大きいので、また、グループ内の隣り合うナノワイヤの間隔は通常ナノワイヤの長さより小さいので、ナノワイヤが形成されていない基板の領域に形成されたマトリックスの厚さｔは、ナノワイヤが形成されている基板の領域に形成されたマトリックスの厚さＨよりも、通常はるかに小さくなる。それゆえ、ナノワイヤの第１のグループ３ａをカプセル化しているマトリックスとナノワイヤの第２のグループ３ｂをカプセル化しているマトリックスとは、形成基板２の近くにおいてのみ連続している。
本実施形態におけるマトリックスの材料は、特定の形成方法と相性がよいものに限定される。化学蒸着法が使われる場合には、シリカや縮退的にドープされたポリシリコンなどが好適に使用される。
次に、形成基板のナノワイヤが形成されなかった領域からマトリックスが取り除かれる。この工程の結果が、図７(ｄ)に示されている。マトリックスは、適した方法であれば、どのような方法で取り除いてもよい。例えば、マトリックスの露出した水平な表面を異方性エッチングすることによって、取り除いてもよい。
図７(ｄ)に示すように、形成基板のナノワイヤが形成されなかった領域からマトリックスを取り除くことにより、ナノワイヤの第１のグループ３ａをカプセル化しているマトリックス５ａとナノワイヤの第２のグループをカプセル化しているマトリックス５ｂとを分離するという効果が生み出される。この結果、マトリックス５ａ、５ｂにカプセル化されているナノワイヤ１のグループを含む「フィン型構造」６ａ、６ｂが得られる。
図７(ｅ)に示すように、フィン型構造６ａ、６ｂはそれぞれ、形成基板２から分離して目標基板７に移動させることができる。各フィン型構造６ａ、６ｂと形成基板２との接触面積は比較的小さいので、米国特許公報第７０９１１２号の複合構造をその形成基板から分離するのに比べて、形成基板２からフィン型構造６ａ、６ｂを取り除くことのほうがはるかに簡単である。
本実施形態においては、マトリックス５、５ａ、５ｂの機能は、ナノワイヤ１を、互いの位置を固定した状態で支持／固定し、形成基板から目標基板７に移動させる間、フィン型構造６ａ、６ｂ中のナノワイヤの位置、配向、配置が保たれるようにすることである。もう一つの機能は、ナノワイヤが同時に形成基板１から取り外され目標基板に移動される際のハンドル部を提供することである。
ここでいう「フィン型」構造とは、アスペクト比が高く、カプセルの寸法の最も短い部分(図３のＷ(Ｗ＜ＨかつＷ＜Ｄ))が、構造が接続している面に平行に伸びている構造をいう。
フィン型構造は、ナノワイヤの目標基板７に対する配向と形成基板１に対する配向が異なるように目標基板に移動させてもよい。例えば、図７(ｅ)に示すように、フィン型構造は、ナノワイヤの縦軸が目標基板に対して略平行になるように、目標基板に移動させてもよい。これにより、フィン型構造は、目標基板上で「テープ型」構造となる。ここでいう「テープ型」構造とは、アスペクト比が高く、カプセルの寸法が最も短い部分Ｗ(図３参照)が、構造が接続している面に垂直に伸びている構造をいう。
フィン型構造６が形成基板からの移動され、テープ型構造として目標基板に設置される様子は図６(ａ)、(ｂ)にも示されている。
フィン型構造体６ａ、６ｂが目標基板に移動されると、マトリックス５ａ、５ｂは随意、部分的または完全に取り除かれ、部分的または完全に露出したナノワイヤが残され、その後各デバイスに加工することができる。
あるいは、下記に詳述するように、マトリックスは完成した装置において、能動的なもしくは受動的な機能を果たしてもよい。
フィン型構造は、少なくとも２つ、通常は数百のナノワイヤからなり、したがって通常、基板を含まない高さが２０μｍ、厚さが０．２〜２μｍ、長さが１００μｍ以上となっている。フィン型構造中のナノワイヤの数は、グループ内のナノワイヤの配置によって定められ、ナノワイヤの配置は形成工程において定められる。ナノワイヤがグループ内で線上に並んでいる実施形態においては、フィン型構造のナノワイヤの数は、隣り合うナノワイヤの間隔で割ったフィン型構造の長さによって与えられる。
本発明の方法によって得られたテープ型構造は、目標基板に移動された後、１つまたはそれ以上の選択性および減法性のリソグラフィック技術を使って、随意、より小さな複数の部分へとパターン化してもよい。これにより、２つのナノワイヤの間にあるマトリックスの少なくとも一部が除去される。
それに加えてあるいはその代わりに、本発明の方法によって得られたテープ型構造は、１つ以上のナノワイヤの少なくとも一部が、マトリックスに覆われておらず露出するように、マトリックスを除去する処理を行ってもよい。これは図１３(ａ)から図１４(ｂ)に示されている。
図１３(ａ)、(ｂ)はそれぞれ、ナノワイヤ１の上を覆っているマトリックスを取り除いてナノワイヤを露出させる処理をさらに行った後の、本発明の方法によって得られたテープ型構造の側面図と平面図である。マトリックスが取り除かれた箇所は、図１３(ａ)の破線により示されている。
図１３(ａ)、(ｂ)においては、マトリックスは、ナノワイヤ１が長手方向に露出するように取り除かれている。ナノワイヤはマトリックスに埋め込まれたままであるが、上部の表面は露出している。
しかしながら、本実施形態はこれに限定されず、マトリックスは、ナノワイヤが部分的にのみ露出するように取り除かれてもよい。図１４(ａ)、(ｂ)はそれぞれ、ナノワイヤ１の一部の上を覆っているマトリックだけを取り除いてナノワイヤを露出させる処理をさらに行った後の、本発明の方法によって得られたテープ型構造の側面図と平面図である。示されている例においては、ナノワイヤの端部を覆っているマトリックスが取り除かれ、ナノワイヤの端部が露出されている。しかしナノワイヤの中央部分を覆っているマトリックスは取り除かれておらず、ナノワイヤの中央部分はマトリックスに覆われたままである。
本発明は、先行技術に対して、多くのメリットを提供する。フィン型構造の形状・構造の意味するところは、図６(ａ)、(ｂ)に示すように、それが形成されている第１の基板２から容易に分離することができ、細長い構造の長手軸が第２の基板７の面に対して平行になるように第２の基板７に取り付けることができるということである。
フィン型構造の絶対的な寸法やアスペクト比は、ナノワイヤの寸法、数、間隔により制約を受ける。一方、米国特許公報第７０９１１２０号において、これらは、マトリックス物質をパターン化するのに使う特定のリソグラフィー法やエッチング法の制約によって決定される。各テープ型構造に含まれる細長い構造体の数は、最初の細長い構造体の数によって決定されるもので、その後のリソグラフィーによって決定されるものではない。結果として、本発明によると、フィン型構造中のナノワイヤの数、位置、フィン型構造のアスペクト比のコントロールがはるかにしやすくなる。
マトリックスは、気相からデポジションできる(一方、米国特許公報第７０９１１２０号の方法においては、液状のマトリックス物質のデポジションが必要になる)。気相からのデポジションにより、マトリックスを形成するのにより多くの材料を使える可能性が生み出され、特に元素半導体や化合物半導体のような重要な材料や、シリカや窒化ケイ素などの重要な誘電体を、マトリックスとしてあるいはマトリックスの中に使うことができるようになる。
ブロックの外形寸法に対する、各ブロックに含まれている細長い構造体の配置は、マトリックスの層の厚さによって決定されるもので、その後のパターニング／リソグラフィーによって決定されるものではない。
図７(ａ)から(ｅ)に示される方法においては、まずフィン型構造６ａ・６ｂを形成基板上で「倒す」ことにより、目標基板に移動される前に、横たわった状態にしておくことで、フィン型構造の目標基板への移動を促進するのが望ましい場合がある。これにより、フィン型構造の最小間隔がフィン型構造の高さよりも大きくならなければならないという制約を効果的にかけることができる。
これは、図７(ｆ)のｉ)、ｉｉ)に示されている。図７(ｆ)のｉ)には、２セットのフィン構造が示されている。そのうち１つのセットにおいては、２つのフィン構造６ａ・６ｂが、間隔Ｓ１と高さＨがＳ１＞Ｈを満たすように設置されており、もう１つのセットでは、５つのフィン構造６ａ’・６ｂ’・６ｃ’・６ｄ’・６ｅ’が、間隔Ｓ２がＳ２＜Ｈとなるように設置されている。図７(ｆ)のｉｉ)には、同じセットが示されており、移動に備えて、形成基板上でフィン構造を倒した後の様子が示されている。フィン構造の間隔が十分でなかった場合、５つのフィン構造６ａ’・６ｂ’・６ｃ’・６ｄ’・６ｅ’のセットに示すように、倒れたフィン構造が重なってしまう。
倒れたフィン構造が重なることは、フィン構造の目標基板への移動を妨げる恐れがあるので、望ましくない場合がある。
隣り合うフィン構造の間隔は、マトリックスの厚さを無視すると、図７(ｂ)における細長い構造の隣り合うグループ３ａ・３ｂの間隔に等しい。そして、フィン構造の高さは、元の細長い構造体の高さにほぼ等しい。倒れたフィン構造が重なり合わないようにしたければ、隣り合うグループの間隔は、細長い構造体の高さと少なくとも等しくなければならない。上述したような高さが２０μｍの細長い構造体であれば、隣り合うグループの間隔は２０μｍ以上が必要となる。
逆に、図７(ｆ)のｉｉ)に示される５つのフィン構造６ａ’・６ｂ’・６ｃ’・６ｄ’・６ｅ’のように、倒れたフィン構造が重なり合っているほうが望ましい場合もある。これは例えば、光の吸収性を伴う応用(太陽電池や光学検波器など)において、得られる構造の光路長を大きくするためである。このような場合、隣り合うフィン構造の間隔は、フィン構造の高さよりも小さく、好ましくははるかに小さくしなければならない。これにより、細長い構造体の隣り合うグループ３ａ・３ｂの間隔が細長い構造体の高さよりも小さく、好ましくははるかに小さくなることが必要になる(同時に、細長い構造体の隣り合うグループ３ａ・３ｂが、マトリックスを形成することにより、一体化しない程度の大きさである必要がある)。
図５(ａ)〜(ｇ)には、ナノワイヤ１をカプセル化する方法がより詳しく示されている。(簡略化のため、図５(ａ)〜(ｇ)にはナノワイヤのグループは一つだけしか示されていない。)
図５(ａ)には、形成基板２に形成された後のナノワイヤ１が示されており、図７(ｂ)にほぼ対応する。
図５(ｂ)には、第１のカプセル化物質８の層がナノワイヤ１に形成されている様子が示されている。上述したように、第１のカプセル化物質は、化学蒸着のような略等方性の形成方法を使って形成され、第１の等角層として、すべてのナノワイヤの外面に形成されることが好ましい。図をわかりにくくするのを避けるため、図５(ｂ)〜(ｆ)においては省略されているが、第１のカプセル化物質は、形成基板２の表面の露出している部分にも形成される。
次に、図５(ｃ)に示されるように、第１のカプセル化物質８とは異なる第２のカプセル化物質９の層が形成される。第２のカプセル化物質は、化学蒸着のような略等方性の形成方法を使って形成され、第２の等角層として、ナノワイヤに形成された第１のカプセル化物質の全体に形成されることが好ましい。(図をわかりにくくするのを避けるため、図５(ｃ)〜(ｆ)においては省略されているが、第２のカプセル化物質は、形成基板２の表面の露出している部分に形成されている第１のカプセル化物質にも形成される。)
本実施形態においては、図５(ｄ)〜(ｅ)に示すように、第２のカプセル化物質の形成は、あるナノワイヤの周りに形成された第２のカプセル化物質が、隣接するナノワイヤの周りに形成された第２のカプセル化物質と一体化し、グループのすべてのナノワイヤを封入するマトリックスが形成されるまで続けられる。これにより、図５(ｆ)に示すようなフィン型構造６が得られる。この時点で、マトリックスはナノワイヤのグループ全体をカプセル化している。
図５(ａ)〜(ｆ)の実施形態においては、第１のカプセル化物質８と第２のカプセル化物質９は異なる物質であり、よって異なる特性、例えば異なる電気特性や異なる光学特性を持っている。例えば、第１のカプセル化物質と第２のカプセル化物質はそれぞれシリコンで構成されているが、異なるドーピングレベルおよびまたは異なるドーピングタイプを持っており、互いに異なる電気特性を持っていてもよい。あるいは、第１のカプセル化物質８が例えば絶縁体であり、ナノワイヤ１を第２のカプセル化物質９から絶縁させるものであってもよい。
第１のカプセル化物質８が絶縁体である実施形態においては、第１のカプセル化物質８は熱酸化により、ナノワイヤの露出した表面を約１０００℃で酸化することで形成してもよい。
図５(ａ)〜(ｆ)の方法においては、異なるカプセル化物質の層は２層である必要はない。異なるカプセル化物質が３層以上形成されていてもよい。逆に、形成されるカプセル化物質が１つのみであってもよい。この場合、第１のカプセル化物質の形成は、あるナノワイヤの周りに形成された第１のカプセル化物質が、隣接するナノワイヤの周りに形成された第１のカプセル化物質と一体化し、フィン型構造６のマトリックスが形成されるまで続けられる。
ナノワイヤの上面に形成されたマトリックスも、ナノワイヤの上端が露出するように、例えばエッチングなどの方法を使って除去してもよい。これは図５(ｇ)と図５(ｈ)に示されている。図５(ｇ)は、ほぼ図５(ｆ)に対応し、細長い構造体がカプセル化され、フィン型構造６が形成されている様子が示されている。ただ図５(ｆ)とは異なり、図５(ｇ)においては、形成基板の露出した表面に形成されているカプセル化物質９´も示されている。
図５(ｈ)には、図中の矢印に概略的に示されるように、水平面の異方性エッチバックにより、細長い構造体の上面に形成されたカプセル化物質を取り除き、細長い構造体の上端を露出させた後のフィン型構造が示されている。図５(ｈ)に示されているように、このエッチング工程は、形成基板の露出した表面に形成されているカプセル化物質９´を取り除くのにも効果的である。
図５(ｇ)に示すように形成基板の露出した表面にカプセル化物質が形成されている場合、フィン型構造は、形成基板の露出した表面に形成されているカプセル化物質により、隣接するフィン型構造に連続することになる。形成基板の露出した表面に形成されているカプセル化物質の除去が、あるフィン型構造を隣接するフィン型構造から分離するために必要となる。これは、適した方法であればどのような方法で行ってもよい。フィン型構造を隣接するフィン型構造から分離するために、形成基板の露出した表面に形成されているカプセル化物質をエッチングを使って除去する場合、このエッチング工程では通常、細長い構造体の上面に形成されたカプセル化物質も取り除かれ、細長い構造体の上端を露出させる。細長い構造体の上端を露出させたくなければ、エッチング工程の間、フィン型構造の上面は、マスクで覆っておく必要がある。
原理的には、基板の露出した部分にカプセル化物質を同時に形成せずに、細長い構造体の間／周りに選択的にカプセル化物質を形成することができる。このような場合、細長い構造体のグループをカプセル化しているマトリックスは、隣接する細長い構造体のグループをカプセル化しているマトリックスとつながっていない。そして、図５(ｇ)のカプセル化物質９´は存在しない。これは、シリコンの選択エピタキシャル成長(ＳＥＧ)を使うことによって可能である。シリコン層のエピタキシャル化学蒸着の間、シリカ表面上のシリコンの成長は、プロセスガス混合物にＨＣＬ(塩化水素)ガスを導入することにより避けることができる。それゆえ、シリコンの細長い構造体が、シリコン基板上に形成されているシリカ層の穴を通って形成されていれば(後述する図４(ａ)〜(ｆ)を参照して説明されるように)、細長い構造体のグループの間にある、基板の露出した部分ではなく、細長い構造体の周りにシリカのマトリックスを選択的にそして等方的に形成することができる。
図３は、一直線に並んでいるナノワイヤ１のグループをカプセル化しているフィン型構造６の概略図である。カプセル化前のナノワイヤのグループは図１に示されている。図３のフィン型構造６の側面は、後述するように、平面に形成されており、互いに平行になっている。
フィン型構造６は、形成基板に垂直に測った高さＨ、幅Ｗ、長さＤを持っている。グループがＮ個のナノワイヤを含んでいるとすると、ナノワイヤは、等間隔に隣り合うナノワイヤの各組が間隔Ｄをあけて配置される。するとフィン型構造の長さＤは、Ｄ≒Ｎｘｄにより求められる。つまり、フィン型構造の長さＤは、Ｎの総数そしてグループ内のナノワイヤの平均間隔ｄにより制約されている。
フィン型構造の幅は、グループ内の２つの隣り合うナノワイヤの最大間隔ｄｍａｘにより制約されている。あるナノワイヤを包んでいるマトリックスが、間隔ｄｍａｘをあけて並んでいる同じグループ内にある隣接するナノワイヤを包んでいるマトリックスと一体化するためには，マトリックスは各ナノワイヤに厚さ１／２ｄｍａｘで形成される必要があり、フィン型構造の最小幅はｄｍａｘとなる。(もちろん、マトリックスは１／２ｄｍａｘよりも大きい厚さに形成してもよく、その場合には、フィン型構造の幅もそれに合わせて大きくなる。)
必要であれば、フィン型構造６の側面が湾曲している場合、図３に示すように側面をほぼ平らにするために、平坦化処理を行ってもよい。平坦化は、物質の選択的除去(エッチングや化学機械研磨など)によって達成してもよいし、新たな物質の追加(デポジションなど)によって達成してもよいし、この二つの組み合わせによって達成してもよい。明らかなことだが、平坦化処理において物質の除去がなされた場合、平坦化された後、フィン型構造の最小幅はｄｍａｘであるという限定は維持される必要はない。しかしながら、平坦化処理を行う前は、フィン型構造の厚さは、ｄｍａｘ以上でなければならない。つまり、形成基板に形成される当初のフィン構造の最小厚さはｄｍａｘ以上でなければならない。
これに関連して、フィン構造が形成基板に対して垂直に配向している場合、その側壁を平坦化するのは難しい(不可能ではない)。平坦化が必要になる場合、フィン構造体が(テープ型構造として)横たわっている時に、片面もしくは両面を平坦化するという場合がより多い。この場合、平坦化は、移動工程の最中に(例えば、スタンプのような中間基板上で)、もしくはテープ型構造が受取基板上にある時に、行われる。
フィン型構造のアスペクト比は、Ｈ/Ｗと定められる。アスペクト比は、適当にナノワイヤのグループを形成することにより、好きなだけ大きくすることができる。本発明の方法によって生成されるフィン型構造のアスペクト比は、１０：１以上であってもよいし、２０：１以上でもよいし、１００：１以上でもよいし、２００：１以上であってもよい。
フィン型構造の高さＨは、ナノワイヤの長さに制約を受ける。図７(ａ)〜(ｅ)の実施形態においては、フィン型構造の高さＨはナノワイヤの長さにほぼ等しい。
本発明の方法においては、あるグループと隣のグループの間隔は、グループ内の隣り合う２つのナノワイヤの最大間隔よりもずっと大きくなっている。これによりナノワイヤのあるグループの周りに形成されたフィン型構造が、隣のナノワイヤのグループの周りに形成されたフィン型構造と一体化しないようにできる。１つのグループ内のナノワイヤ間の間隔の半分と等しいあるいはそれ以上の全体の厚さ持っているカプセル化物質を１層以上形成すると、その結果、あるナノワイヤの周りに形成されたカプセル化物質と、同じグループ内の隣のナノワイヤの周りに形成されたカプセル化物質が一体化し、マトリックスが形成される。しかし、形成されたカプセル化物質は、あるナノワイヤの周りに形成されたカプセル化物質と、別のグループ内のナノワイヤの周りに形成されたカプセル化物質が一体化するほどの厚さは持っていない。よって、ナノワイヤのグループごとに１つずつ、複数のフィン型構造が形成される。
図４(ａ)〜(ｆ)には、本発明の別の方法における主な工程が示されている。この方法もまた、低次元構造体がナノワイヤである実施形態を使って説明する。図中には、ナノワイヤのグループが１つだけしか示されていないが、この方法はグループが複数ある場合にも適用可能である。
最初に、図４(ａ)に示すように、形成基板２上に１つ以上の層が形成される。図４(ａ)においては、層１０は１層だけしか示されていないが、本発明はこれに限らない。層１０は、適した方法であればどのような方法によって形成してもよく、後の工程において形成されるカプセル化物質から選択的に加工しうるどんな物質でもよい。層１０は、例えば、シリコンをカプセル化物質として使ってマトリックスを形成する場合に適した物質であるシリカの層や窒化ケイ素の層から構成されていてもよい。層１０は、後述する理由により、「犠牲層」とみなすこともできる。
次に、図４(ｂ)に示すように、開口１１が、犠牲層１０のナノワイヤを形成したい箇所に形成される。各開口は、形成基板２が露出するように犠牲層１０を貫通している。開口は、マスキングとエッチング方法、リソグラフィーとウェットエッチングまたはドライエッチングの組み合わせ、電子ビームリソグラフィー、インプリントリソグラフィー、光リソグラフィー、干渉リソグラフィー、反応性イオンエッチングなど、適した方法であればどのような方法によって形成してもよい。
必要であれば、ナノワイヤの形成のための触媒、たとえば金属触媒を各開口１１にデポジションしてもよい。これを行う場合、開口形成工程は、ナノワイヤ形成工程の前に開口に触媒をデポジションするために、適切なリフトオフ法と組み合わせてもよい。
次に、図４(ｃ)、(ｄ)に示すように、ナノワイヤ１が形成され、マトリックス５にカプセル化され、フィン型構造６が形成される。図４(ｃ)には、ナノワイヤ１の成長後の構造が示されており、図４(ｄ)には、マトリックス５を表面全体に等角的に付着させた後の構造が示されている。これらの工程は、ほぼ図７(ｂ)、(ｃ)に対応しているので、説明は省略する。
それから、形成基板のナノワイヤが形成されていない領域に形成されたマトリックスを取り除くため、ナノワイヤ５の水平面を、好ましくは異方性エッチング法を使ってエッチバックする。この工程の結果が図４(ｅ)に示されている。(上述したように、この工程によりフィン型構造の上面のマトリックスも、マスキングされていなければ、取り除かれる。)
次に、図４(ｆ)に示すように、上記または各犠牲層１０が取り除かれる。これは、例えば等方性ドライケミカルエッチングまたは等方性ウェットケミカルエッチングのような、フィン型構造６に影響を与えない方法であればどんな方法を使って行ってもよい。等方性ドライケミカルエッチングまたは等方性ウェットケミカルエッチングは、場合によれば異方性ドライケミカルエッチングまたは異方性ウェットケミカルエッチングと組み合わされる。例えば、マトリックスがポリシリコンによって構成されている場合は、窒化ケイ素またはシリカの層には、フッ化水素(ＨＦ)液を使って選択的にウェットケミカルエッチングを行うことができる。
本実施形態において、フィン型構造６の形成基板上における接触面積は、形成基板に接触しているのはナノワイヤ１だけであるので非常に小さい。マトリックス５は形成基板２と接触しない。それゆえ、目標基板に移動させるためフィン型構造６を形成基板２から分離するのは非常に簡単である。
図４(ａ)〜(ｆ)の方法は、例えば図７(ａ)〜(ｆ)を参照して説明したように、ナノワイヤが形成基板２上で複数のグループに分かれて配されている方法に適用してもよい。ただし、図４(ａ)〜(ｆ)の方法は、ナノワイヤが形成基板２上で複数のグループに分かれて配されていることを必要とせず、ナノワイヤが形成基板２上でどのような配置であっても適用してよい。
本発明の方法によって形成されるマトリックス５は、フィン型構造をドナー基板から分離し目標基板に移動させる間ナノワイヤを支持するだけの機能を持つ不活性マトリックスであってもよい。このような場合、マトリックスは、十分な支持を提供することができれば、どんな物質によって形成してもよく、マトリックスの他の特性は重要ではない。マトリックスは、例えば、透明であってもよいし不透明であってもよい、また導電性であってもよいし導電性でなくてもよい。あるいは、マトリックスは、フィン型構造またはテープ型構造が内蔵されている装置の中で能動的または受動的な役割を果たしてもよい。そのような場合、マトリックスは、その機能に適した特性を持っている物質でできていなければならない。図９には、マトリックスが得られる装置の中である機能を果たす本発明の実施形態が示されている。
図９の実施形態においては、マトリックスは、並んでいる半導体ナノワイヤ１の周りに２層の連続的に形成された層５ａ・５ｂを備えている。第１の層５ａは、シリカのような電気絶縁性の物質の層であり、化学蒸着(ＣＶＤ)、物理蒸着、または熱酸化により形成される。第２の層は、例えば、ＣＶＤ法により蒸着され、熱アニールされて、再結晶化できる高濃度ドープポリシリコンのような導電性の層である。本実施形態においては、層５ａ・５ｂは、ナノワイヤを支持する役割とその後の薄膜トランジスタ装置の構造の一部としての役割の両方を持っている。例えば、マトリックスは、ナノワイヤ１がソース、ドレイン、チャンネル領域を提供するトランジスタにおいて、ゲートスタックを形成するのに使うことができる。第１の層５ａは、ゲート絶縁層をなし、第２の層５ｂはゲート電極をなす。本実施形態においては、カプセル化物質の第１の層５ａはそれぞれ個々のナノワイヤの周りに局在しており、隣接しているナノワイヤの周りに局在している対応する層と一体化し単一の構造を形成することはない。よって第１の層５ａはナノワイヤの一部とみなすこともできる。
図９のトランジスタ１２は、異なるカプセル化物質の２つの層を含むマトリックスにカプセル化されたナノワイヤのグループを含む。例えば図４(ａ)〜(ｆ)あるいは図７(ａ)〜(ｆ)の方法に従って、図５(ａ)〜(ｅ)を参照して説明したように２つの異なる物質が形成される。カプセル化されたナノワイヤのグループは目標基板に移動され、テープ状の構造をなすように目標基板上に配置される。
そしてマトリックスはエッチングされ、ナノワイヤの上端と下端が露出される。これを行うための好適な方法が図１１(ａ)、(ｂ)に示されている。
まずマスキング材１７(ＳｉＯ２や金属層など)を、テープ型構造を受取基板７にデポジションした後、テープ型構造の上にデポジションする。マスキング材１７は、犠牲的なものであってもよいし、そうでなくてもよい。その後、フォトレジスト(図１１(ａ)には示されていない)がマスキング材１６上にデポジションされ、カプセル化されたナノワイヤとの接触点が形成されるマスキング材の領域を露出させるためフォトリソグラフィーを使ってパターン化される。
マスキング材１７の露出した領域はその後、例えば、フッ化水素酸(ＨＦ)を使ったエッチング、(シリカ(ＳｉＯ２)がマスキング材として使われている場合には)反応性イオンエッチング(ＲＩＥ)などを使って取り除かれ、カプセル化されたナノワイヤを露出させる。
次に、等方性ドライケミカルエッチングまたは等方性ウェットケミカルエッチング(例えば、ポリシリコンのマトリックスの場合には水酸化カリウム(ＫＯＨ)液)が露出したマトリックスに適用される。これによりマトリックスの外層９はナノワイヤの端の周りをずっとエッチングされる。ナノワイヤの核１´を囲んでいる熱酸化物８はエッチストップ層として機能し、ナノワイヤの核自体がエッチングされることを防ぐ。エッチング工程の等方性性質のため、結果として、図１１(ａ)に示すような「アンダーカットプロファイル」が形成される。
この工程で使われるＫＯＨによりフォトレジストが剥ぎ取られるため、追加のマスキング材１７が必要になる。
次に、露出した熱酸化物８が、選択的ドライエッチングによってエッチングされ、マスキング材１７が除去された領域においてシリコンのナノワイヤの核１´が露出される。ナノワイヤの核１´はこの工程によってエッチングされない。この工程の結果が図１１(ｂ)に示されている。
好適な導電性物質がナノワイヤ１の露出した端部上にデポジションされ、ソースコンタクト１３とドレインコンタクト１４が形成される。好適な導電性物質はマトリックス５上にもデポジションされ、ゲートストラップ１５が形成される。導電性のコンタクトに好適な物質は、半導体物質上に電気接点を形成するのに一般的に使われるものであればどんな物質でもよく、例えば、Ｔｉ、Ｎｉ、Ｃｒ、Ａｕ、Ａｌ、Ｔａ、Ｍｏ、Ｗ、Ｃｕ、Ｐｔが挙げられ、また多重層としてこれらの物質を組み合わせたもの(例えば、接着性あるいは接触抵抗を高めるため)であってもよい。特定のコンタクトによっては、少なくとも金属コンタクトが形成される部分の下に、より高いドーパント濃度で、ナノワイヤまたはマトリックスを(例えば、注入によって)ドープする必要がある。
上述したように、マトリックス５は、三層以上形成してもよい。本発明の他の実施形態においては、マトリックスは４つの異なる層により構成されており、その順序は次のようなっている。
１．トンネル絶縁層―例えば本実施形態においてはシリコンのナノワイヤを使ってもよい。そしてトンネル絶縁層は二酸化ケイ素によって構成されていてもよく、シリコンのナノワイヤの熱酸化によって形成してもよい。
２．フローティングゲート―例えば、ＣＶＤ法によりデポジションされた高濃度ドープポリシリコンによって構成される。
３．コントロール絶縁層―例えば、熱成長されたあるいはＣＶＤ法によりデポジションされた二酸化ケイ素によって構成される。
４．コントロールゲート―例えば、ＣＶＤ法によりデポジションされた高濃度ドープポリシリコンによって構成される。
トンネル絶縁層とフローティングゲートの厚さは、それらが個々のナノワイヤに局在するように(つまり、あるナノワイヤの周りに配されているトンネル絶縁層とフローティングゲートが、隣接するナノワイヤの周りに配されているトンネル絶縁層とフローティングゲートと一体化しないように)設定される。コントロール絶縁層とコントロールゲートの厚さは、あるナノワイヤの周りに配されているコントロール絶縁層またはコントロールゲートが隣接するナノワイヤの周りに配されているコントロール絶縁層またはコントロールゲートと一体化するように設定される。
カプセル化されたナノワイヤのグループは目標基板に移動され、テープ状の構造を形成するように目標基板上に配される。目標基板への移動後、テープ状の構造はフローティングゲートメモリーアレイに加工することができる。フローティングゲートメモリーアレイにおいて、各ナノワイヤは１つのデータを格納するのに使うことができる。
さらに別の実施形態においては、マトリックス５は集光／光転換層として機能し、(例えば、ｐｉｎダイオードとしての役割を果たす)ナノワイヤの機能と組み合わせて、感度のいい光学検波器または光起電装置を形成する。この実施形態は図８に示されている。この実施形態においては、マトリックス５は透光性の物質により形成されており、その側面はシリンドリカルレンズの複数の部分により構成されている。マトリックス５の側面に入射した光は、ナノワイヤ１上に集められる(ナノワイヤ１は、各シリンドリカルレンズの焦線にほぼ沿うように位置している)。
発光ナノワイヤが知られており、ナノワイヤから出た光はナノワイヤの縦軸に平行な偏光軸で偏光される。本発明のさらに別の実施形態においては、マトリックス５は光吸収層として機能し、光エネルギーはマトリックスによって吸収されナノワイヤに受け渡され、その後自発的に確定される偏光と波長でもって再び放射される。
あるいは、マトリックスは光を透過してもよい。ナノワイヤは電気的に駆動され、ナノワイヤに直接、またはマトリックスに含まれる導電性物質に形成された電気接点を介して光を発することができる。
さらに、マトリックスは(マトリックスが２つ以上の異なる層を含んでいる場合には、少なくとも１つの層は)光を発してもよい。
一般に、カプセル化層、(２層以上のカプセル化層がある場合には)各カプセル化層は、所望の性質を持つように選択してよい。例えば、カプセル化層、(２層以上のカプセル化層がある場合には)各カプセル化層は、透明であっても透明でなくてもよいし、絶縁層であっても導電層であってもよいし、光を発するものであってもよいし、不均質的なものでもよい。(「不均質」というのは、カプセル化物質が、組成または構造において、均質的なものではないという意味である。例えば、カプセル化層はそれ自体が、第１の物質から構成され第２の物質にカプセル化されている複数の「ゲスト」構造(大きさ、形状、空間的配置はどんなものでもいい)を含んでいてもよい。不均質物質の例としては、シリコンナノ粒子の分布を含むシリカ層が挙げられる。このような組成は、高濃度プラズマＣＶＤ法により形成することができ、発光特性を有することが多い。不均質物質のほかの例としては、多孔陽極アルミナなどの多孔物質が挙げられる。)
一つの例においては、マトリックスの形成は、低次元構造体上に第１のカプセル化物質の層を少なくとも一層形成する工程と、上記第１のカプセル化物質の少なくとも一部を、第１のカプセル化物質とは異なる第２のカプセル化物質に変換する工程を含むものであってもよい。例えば、一つのカプセル化層(シリコンなど)が形成され、この層の一部を、例えば二酸化ケイ素に(シリカ)に変換するために、(熱)酸化させ、結果として生じるマトリックスが２つの異なる物質を含むようにしてもよい。これは、２つの別々の層をデポジションするより望ましい場合がある。なぜなら熱酸化によって形成(成長)された二酸化ケイ素層は、ＣＶＤ法によりデポジションされた二酸化ケイ素層よりも概して質が高いからである。マトリックスがいくつかの層で構成されている場合、これは有用である。これの例としては、上述したフローティングゲート装置の実施形態が挙げられる。この実施形態において、上記装置は、各ナノワイヤに局在し一体化しないトンネル酸化物とフローティングゲート、そして隣接するナノワイヤの間で接続されているコントロール酸化物とコントロールゲートからなる。ちなみにこれは、(後述するように)トンネル酸化物とフローティングゲートをナノワイヤ構造の一部の形成とみなし、コントロール酸化物とコントロールゲートをマトリックスの形成とみなすことができる一例である。
なお、低次元構造体に形成されるカプセル化層はマトリックスの一部とみなしてもよいし、低次元構造体の一部とみなしてもよい。例えば、あるグループ内の第１の位置にある低次元構造体のカプセル化物質８が同じグループ内における第２の位置にある低次元構造体の同じカプセル化物質８と連続している場合(図１２(ａ)参照)、カプセル化物質８はマトリックスの一部とみなしてよい。カプセル化物質８は、その厚さが隣り合う低次元構造物間の間隔の半分よりも大きくなければ、それ自身では完全なマトリックスをなさない。しかし、２層以上のカプセル化層８、９の合計の厚さが隣り合う低次元構造物間の間隔の二倍よりも大きければ、それらはマトリックスをなしていることになる。
あるいは、あるグループ内の第１の位置にある低次元構造体のカプセル化物質８が同じグループ内における第２の位置にある低次元構造体の同じカプセル化物質８と連続していない場合(図１２(ｂ)参照)、カプセル化物質８はマトリックスの一部ではなく、低次元構造体１の一部とみなしてよい。言い換えれば、低次元構造体をカプセル化しているが、各低次元構造体１のそれぞれの場所に「局在」している物質が、上記低次元構造体の一部とみなせる。
図１２(ａ)、(ｂ)には、カプセル化物質の２つの層８，９によってカプセル化された３つの低次元構造体１のグループが２つ示されている。第１の場合(図１２(ａ))では、マトリックスは、層８，９の両方によって構成されている。第２の場合(図１２(ｂ))では、マトリックスは層９のみから構成され、カプセル化物質のもう一つの層８は低次元構造体１の下部構造の一部をなしている。
一例として、熱酸化とは、シリコンの表層を水または酸素と高温で反応させ、酸化ケイ素に変換する処理である。それゆえこの処理によってシリコンのいくらかは表面において消費される。シリコンの表面上にシリコンのナノワイヤが並んでいる場合、基板表面が保護されていなければ、熱酸化処理により、ナノワイヤの表面も基板の表面も両方酸化され、結果として図１２(ａ)に似た構成になる。この構成は、層を表面全体にデポジションする、従来の等方性ＣＶＤ法で形成されるものと似ている。しかしながら、基板の露出した表面が酸化しないように保護されていれば(例えば、表面の層に穴を開けてその穴を通して細長い構造体を形成した実施形態のように)、構成は図１２(ｂ)に似たものになる。よって、ナノワイヤを囲み、ゲート絶縁体として機能している熱酸化物は、デポジションの仕方、形状により、マトリックスの一部とも、ナノワイヤ自体の一部ともみなすことができる。
上述した実施形態においては、ナノワイヤのグループは一度マトリックスにカプセル化されると、各グループは他のグループから分離される(あるグループをカプセル化しているマトリックスと、隣接するグループをカプセル化しているマトリックスが連続している実施形態において)。しかし本発明はこれに限らない。２つ以上のナノワイヤのグループが、一つの装置内で一体化していてもよい。
図１０には、ナノワイヤ１の複数のグループ３ａ〜３ｄを備えている微小電気機械(ＭＥＭ)システムが示されている。ナノワイヤの各グループはマトリックス５にカプセル化されている。(図１０には４つのグループが示されているが、実施形態はこの数に限定されない。)ナノワイヤのグループは、互いにほぼ平行に並んでいる。カプセル化された上記ナノワイヤのグループは、例えば図７(ａ)〜(ｄ)を参照して説明したように、形成されてもよい。
この実施形態においては、カプセル化されたナノワイヤのグループは目標基板に移動されず、形成基板が受取／目標基板としての役割も果たす。各グループは、フィン型構造の端部近くにおける１６個のポイントにおいてだけ形成／目標構造に接着している。このアンカーポイント以外では、フィン型構造は基板に接着していない。
ある特定のオペレーションモードにおいては、直流電圧(図１０中では“＋”で示されている)をナノワイヤの第１のグループ３ｄに印加し、第２の直流電圧(図１０中では“−”で示されている)がナノワイヤの第３のグループに印加される。さらに、交流電圧ａｃ１・ａｃ２を第４、第２のグループ３ａ・３ｃにそれぞれ印加する。交流電圧は、例えば互いに位相が１８０°ずれている。この実施形態においては、マトリックス５は導電性の物質で構成されており、電圧を印加することにより、１６個のアンカーポイント以外で、マトリックスは、印加される電圧の極性の変化に合わせて、基板に平行に動く。ａｃ１が正の電圧で、ａｃ２が負の電圧である場合、図１０の白い矢に示されるように、ナノワイヤのグループに印加される電圧の極性により、第４のグループ３ａが第３のグループ３ｂにひきつけられ、第２のグループ３ｂが第１のグループ３ａにひきつけられ、第３のグループ３ｂは第２のグループ３ｃに反発される。したがって、図１０の黒く塗りつぶした矢印に示すように、第４のグループ３ａと第３のグループ３ｂの間の隙間と、第２のグループ３ｃと第１のグループ３ｄの間の隙間からは空気が押し出され、第３のグループ３ｂと第２のグループ３ｃの間の隙間には空気が吸い込まれる。
このようにしてＭＥＭシステムは、例えば他の構成部品を冷やすための気流を生み出す。他のオペレーションモードの例では、４つの異なる交流信号を使い、隣接するグループに印加される信号は９０°位相がシフトされる。この場合、グループが振動する周波数は、印加される交流電流の周波数の二倍である。
本発明により、ナノワイヤ１は、後のマトリックス形成において支持材として機能しアスペクト比の高いＭＥＭＳ型構造を生み出すように、必要なパターンと配向に形成することができる。図１０に示されるような構造を形成するために、リソグラフィーやエッチングを行う必要性は本発明によってなくなる。
本発明は、ナノワイヤがマトリックスにカプセル化された低次元構造体である実施形態を使って説明された。しかし、本発明はこれに限定されず、例えばカーボンナノチューブや半導体レーザーや発光ダイオード(ＬＥＤ)などのような他の細長い構造体に適用してもよい。例えば、また別の実施形態においては、並んだ半導体レーザーやＬＥＤをマトリックスに埋め込む。マトリックスは、それらの装置を、ＬＣＤのような電子ディスプレーに使われるパネルに移動させるために使われる。そこでそれらは、光相互接続のための発光源として使われたり、他のパネル上の機能を提供するために使われる。マトリックスは随意、半導体レーザーまたはＬＥＤに電気的接触をするために使ったり、半導体レーザーまたはＬＥＤからの光を結合するために使われる。
さらに、本発明は細長い構造体に限定されず、例えば、プレートレットのような他の低次元構造体に適用することもできる。次のように、垂直に配向されたプレートレットの列からフィン型構造を形成できると想像される。各プレートレットの面がプレートレットの列に平行であり、隣り合うプレートレット間の間隔がマトリックスの厚さの二倍より小さければ、フィン型構造は形成される。
上述した実施形態においては、低次元構造体の各グループは、低次元構造体が線、例えば直線に沿って並んだ線状のグループであった。本発明はこれに限定されず、グループは適したものであればどんな形状をしていてもよい。例えば、図２に示すように、各グループは、閉路に沿って並んだ低次元構造体により構成されていてもいい。
グループ内の低次元構造体は、等間隔に配されていてもよいし、不等間隔で配されていてもよい。

Claims (63)

  1. 低次元構造体の第１のグループと低次元構造体の第２のグループとを第１の基板に形成する工程、および、
    上記低次元構造体の第１のグループと上記低次元構造体の第２のグループとを別々にマトリックスの中にカプセル化する工程、
    を含むことを特徴とする低次元構造体のカプセル化方法。
  2. 上記低次元構造体の第１のグループをカプセル化しているマトリックスと上記低次元構造体の第２のグループをカプセル化しているマトリックスとが、上記第１の基板近くのみにおいて連続するように、上記低次元構造体の第１のグループと上記低次元構造体の第２のグループとをカプセル化する工程を含むことを特徴とする請求項１に記載の方法。
  3. 上記低次元構造体の第１のグループをカプセル化しているマトリックスと上記低次元構造体の第２のグループをカプセル化しているマトリックスとが連続しないように、上記低次元構造体の第１のグループと上記低次元構造体の第２のグループとをカプセル化する工程を含むことを特徴とする請求項１に記載の方法。
  4. 上記低次元構造体の第１のグループをカプセル化しているマトリックスを上記低次元構造体の第２のグループをカプセル化しているマトリックスから分離する工程をさらに含むことを特徴とする請求項１または２に記載の方法。
  5. 上記低次元構造体の第１のグループ、および上記低次元構造体の第２のグループの少なくとも一方を第２の基板に移動させる工程をさらに含むことを特徴とする請求項３または４に記載の方法。
  6. 上記低次元構造体の第１のグループ、および上記低次元構造体の第２のグループの少なくとも一方を、上記第１の基板上で再配向および／または再配置させる工程をさらに含むことを特徴とする請求項３または４に記載の方法。
  7. 上記第１のグループと上記第２のグループとの間の間隔が、いずれかのグループ内における隣り合う低次元構造体の間の最大間隔よりも大きいことを特徴とする請求項１から３のいずれか一項に記載の方法。
  8. 各グループ内の低次元構造体がそれぞれ線に沿って並んでいることを特徴とする請求項１〜７のいずれか一項に記載の方法。
  9. 各グループ内の低次元構造体がそれぞれ直線または略直線に沿って並んでいることを特徴とする請求項８に記載の方法。
  10. 各グループ内の低次元構造体が等間隔に並んでいることを特徴とする請求項１〜９のいずれか一項に記載の方法。
  11. 各グループ内の低次元構造体が不等間隔に並んでいることを特徴とする請求項１〜９のいずれか一項に記載の方法。
  12. 上記第１の基板の上に層を形成する工程、および
    上記第１の基板を露出させるように、上記層に複数の穴を形成する工程をさらに含み、
    上記低次元構造体の第１および第２のグループを形成する工程は、上記層のそれぞれの穴に各構造体を形成する工程を含むことを特徴とする請求項１〜１１のいずれか一項に記載の方法。
  13. 上記低次元構造体の第１および第２のグループを形成する工程の後に上記層を除去する工程をさらに含むことを特徴とする請求項１２に記載の方法。
  14. 第１の基板の上に層を形成する工程、
    上記基板を露出させるように、上記層に複数の穴を形成する工程、
    上記基板の上に、複数の低次元構造体を、上記層に形成された穴にそれぞれ形成する工程、
    上記低次元構造体をマトリックスの中にカプセル化する工程、および
    上記層を除去する工程を含むことを特徴とする方法。
  15. 上記低次元構造体を第２の基板に移動させる工程をさらに含むことを特徴とする請求項１４に記載の方法。
  16. 上記層がシリカあるいは窒化ケイ素の層であることを特徴とする請求項１２〜１５のいずれか一項に記載の方法。
  17. 上記マトリックスの少なくとも一部を除去する工程をさらに含むことを特徴とする請求項１〜１６のいずれか一項に記載の方法。
  18. 上記マトリックスの少なくとも一部を除去する工程が、上記マトリックスの少なくとも一つの表面を平坦化する工程を含むことを特徴とする請求項１７に記載の方法。
  19. 上記マトリックスの少なくとも一部を除去する工程が、少なくとも一つの低次元構造体の少なくとも一部を露出させる工程を含むことを特徴とする請求項１７に記載の方法。
  20. 上記第１の基板上に低次元構造体を形成する工程が、第１の略単一方向配向でもって低次元構造体を形成する工程を含むことを特徴とする請求項１〜１９のいずれか一項に記載の方法。
  21. 上記第１の基板上に低次元構造体を形成する工程が、細長い構造体をそれらの長手軸が上記第１の基板に対して略垂直になるように形成する工程を含むことを特徴とする請求項２０に記載の方法。
  22. 上記移動させる工程が、上記第１の略単一方向配向とは異なる第２の略単一方向配向でもって低次元構造体を上記第２の基板に移動させる工程を含むことを特徴とする、請求項５または請求項１５に直接的または間接的に従属している場合の請求項２０に記載の方法。
  23. 上記移動させる工程が、上記細長い構造体をそれらの長手軸が上記第１の基板に対して略平行になるように上記第２の基板に移動させる工程を含むことを特徴とする、請求項５または請求項１５に直接的または間接的に従属している場合の請求項２１に記載の方法。
  24. 上記低次元構造体をカプセル化する工程が、少なくとも、第１のカプセル化物質の層を上記低次元構造体の上に形成する工程を含むことを特徴とする請求項１〜２３のいずれか一項に記載の方法。
  25. 上記低次元構造体をカプセル化する工程が、第１のカプセル化物質の層を上記低次元構造体の上に形成する工程と、上記第１のカプセル化物質とは異なる第２のカプセル化物質の層を上記第１のカプセル化物質の層の上に形成する工程とを少なくとも含むことを特徴とする請求項１〜２３のいずれか一項に記載の方法。
  26. 上記低次元構造体をカプセル化する工程が、第１のカプセル化物質の層を上記低次元構造体の上に形成する工程と、上記第１のカプセル化物質の少なくとも一部を上記第１のカプセル化物質とは異なる第２のカプセル化物質に変換する工程の上とを少なくとも含むことを特徴とする請求項１〜２３のいずれか一項に記載の方法。
  27. 上記第１および第２のカプセル化物質のうち少なくとも一つが透明であることを特徴とする請求項２４〜２６のいずれか一項に記載の方法。
  28. 上記第１および第２のカプセル化物質のうち少なくとも一つが不透明であることを特徴とする請求項２４〜２６のいずれか一項に記載の方法。
  29. 上記第１および第２のカプセル化物質のうち少なくとも一つが電気絶縁性を持っていることを特徴とする請求項２４〜２６のいずれか一項に記載の方法。
  30. 上記第１および第２のカプセル化物質のうち少なくとも一つが導電性を持っていることを特徴とする請求項２４〜２６のいずれか一項に記載の方法。
  31. 上記第１および第２のカプセル化物質のうち少なくとも一つが発光性を持っていることを特徴とする請求項２４〜２６のいずれか一項に記載の方法。
  32. 上記第１および第２のカプセル化物質のうち少なくとも一つが不均質物質であることを特徴とする請求項２４〜２６のいずれか一項に記載の方法。
  33. 上記カプセル化物質または各カプセル化物質を略等方性の形成方法によって形成する工程を含むことを特徴とする請求項１〜２５のいずれか一項に記載の方法。
  34. 上記カプセル化物質または各カプセル化物質を蒸着法によって形成する工程を含むことを特徴とする請求項１〜２５のいずれか一項に記載の方法。
  35. マトリックスと、上記マトリックスに埋め込まれた複数の低次元構造体を含み、上記低次元構造体は、それらの軸にほぼ垂直に伸びる線に少なくとも沿って並んでいることを特徴とする複合構造。
  36. 上記低次元構造体は、略単一方向に配向していることを特徴とする請求項３５に記載の構造。
  37. 任意の二つの隣り合う構造体の間の最大間隔が、マトリックスの最小寸法よりも小さいことを特徴とする請求項３６に記載の構造。
  38. 上記低次元構造体は、略直線に沿って並んでいることを特徴とする請求項３５〜３７のいずれか一項に記載の構造。
  39. 上記低次元構造体は、等間隔に並んでいることを特徴とする請求項３５〜３８のいずれか一項に記載の構造。
  40. 上記低次元構造体は、不等間隔に並んでいることを特徴とする請求項３５〜３８のいずれか一項に記載の構造。
  41. 上記低次元構造体は、低次元構造体の軸にほぼ垂直に伸びる少なくとも一本の線に沿って並んでいる細長い構造体であることを特徴とする請求項３５〜４０のいずれか一項に記載の構造。
  42. 上記低次元構造体のうち一つ以上の低次元構造体の少なくとも一部が、上記マトリックスによって覆われていないことを特徴とする請求項３５〜４１のいずれか一項に記載の構造。
  43. 上記低次元構造体のうち少なくとも一つが、略全長にわたって上記マトリックスによって覆われていないことを特徴とする請求項３５〜４１のいずれか一項に記載の構造。
  44. 上記マトリックスは、各低次元構造体の上に形成された第１のカプセル化物質を少なくとも含むことを特徴とする請求項３５〜４２のいずれか一項に記載の構造。
  45. 上記マトリックスは、各低次元構造体の上に形成された第１のカプセル化物質の層と、上記第１のカプセル化物質の上に形成された、上記第１のカプセル化物質とは異なる第２のカプセル化物質の層とを少なくとも含むことを特徴とする請求項３５〜４２のいずれか一項に記載の構造。
  46. 上記カプセル化物質のうち少なくとも一つが透明であることを特徴とする請求項４４または４５に記載の構造。
  47. 上記カプセル化物質のうち少なくとも一つが不透明であることを特徴とする請求項４４または４５に記載の構造。
  48. 上記カプセル化物質のうち少なくとも一つが電気絶縁性を持っていることを特徴とする請求項４４または４５に記載の構造。
  49. 上記カプセル化物質のうち少なくとも一つが導電性を持っていることを特徴とする請求項４４または４５に記載の構造。
  50. 上記カプセル化物質のうち少なくとも一つが発光性を持っていることを特徴とする請求項４４または４５に記載の構造。
  51. 上記カプセル化物質のうち少なくとも一つが不均質物質であることを特徴とする請求項４４または４５に記載の構造。
  52. トランジスタを含むことを特徴とする請求項４２に記載の構造。
  53. 上記マトリックスは、低次元構造体の中間部分をカプセル化するが、低次元構造体の各端部をカプセル化せず、低次元構造体の第１の端部は第１の電気接点に電気的に接続され、低次元構造体の第２の端部は第２の電気接点に電気的に接続され、上記マトリックスは第３の電気接点に電気的に接続されていることを特徴とする請求項５２に記載の構造。
  54. 上記構造は、発光構造であることを特徴とする請求項３５〜４１のいずれか一項に記載の構造。
  55. 上記低次元構造体を駆動して発光させるための手段を含むことを特徴とする請求項５４に記載の構造。
  56. 上記低次元構造体を電気的に駆動して発光させるための手段を含むことを特徴とする請求項５５に記載の構造。
  57. 上記カプセル化物質は、使用時に、光を吸収し、それによって上記低次元構造体を再発光させることを特徴とする請求項５４に記載の構造。
  58. 上記構造は光検知構造であることを特徴とする請求項３５〜４１のいずれか一項に記載の構造。
  59. 上記構造は光起電性構造であることを特徴とする請求項３５〜４１のいずれか一項に記載の構造。
  60. 上記カプセル化物質は、上記低次元構造体に対する入射光の方向を変化させるように構成されていることを特徴とする請求項５８または５９に記載の構造。
  61. 上記構造はメモリデバイスを含むことを特徴とする請求項３５〜４１のいずれか一項に記載の構造。
  62. 上記マトリックスは、順番に、第１の絶縁層、第１の導電層、第２の絶縁層、第２の導電層を含み、ある低次元構造体の周りに形成された上記第１の絶縁層は隣接する低次元構造体の周りに形成された上記第１の絶縁層と分離しており、ある低次元構造体の周りに形成された上記第１の導電層は隣接する低次元構造体の周りに形成された上記第１の導電層と分離しており、ある低次元構造体の周りに形成された上記第２の絶縁層は隣接する低次元構造体の周りに形成された上記第２の絶縁層と連続しており、ある低次元構造体の周りに形成された上記第２の導電層は隣接する低次元構造体の周りに形成された上記第２の導電層と連続していることを特徴とする請求項６１に記載の構造。
  63. 上記構造は、第１のマトリックスの中にカプセル化された低次元構造体の第１のグループと、第２のマトリックスの中にカプセル化された低次元構造体の第２のグループとを含み、上記低次元構造体の第１のグループと上記低次元構造体の第２のグループとは向かい合っており、上記第１のマトリックスと第２のマトリックスとは導電性であることを特徴とする請求項３５〜４１のいずれか一項に記載の構造。
JP2009514587A 2006-10-11 2007-10-11 低次元構造体のカプセル化、転移方法 Pending JP2010506735A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GB0620134A GB2442768A (en) 2006-10-11 2006-10-11 A method of encapsulating low dimensional structures
PCT/JP2007/070299 WO2008047847A1 (en) 2006-10-11 2007-10-11 Encapsulating and transferring low dimensional structures

Publications (1)

Publication Number Publication Date
JP2010506735A true JP2010506735A (ja) 2010-03-04

Family

ID=37491294

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009514587A Pending JP2010506735A (ja) 2006-10-11 2007-10-11 低次元構造体のカプセル化、転移方法

Country Status (5)

Country Link
US (1) US20100012180A1 (ja)
JP (1) JP2010506735A (ja)
CN (1) CN101522558B (ja)
GB (1) GB2442768A (ja)
WO (1) WO2008047847A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009279750A (ja) * 2008-04-01 2009-12-03 Sharp Corp マルチ機能テープ
JP2013188862A (ja) * 2009-08-27 2013-09-26 Korea Univ Research & Business Foundation ナノパターンライター
JP2014505998A (ja) * 2010-12-03 2014-03-06 アルファベット エナジー インコーポレイテッド 埋め込み型ナノ構造を持つ低熱伝導マトリクスとその方法

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101272012B1 (ko) * 2007-11-28 2013-06-07 삼성전자주식회사 반도체 장치의 제조 방법
US8273983B2 (en) * 2007-12-21 2012-09-25 Hewlett-Packard Development Company, L.P. Photonic device and method of making same using nanowires
US20090188557A1 (en) * 2008-01-30 2009-07-30 Shih-Yuan Wang Photonic Device And Method Of Making Same Using Nanowire Bramble Layer
GB2458906A (en) * 2008-04-01 2009-10-07 Sharp Kk Nanowire manufacture
GB2458907A (en) 2008-04-01 2009-10-07 Sharp Kk Device interconnects
WO2009137241A2 (en) 2008-04-14 2009-11-12 Bandgap Engineering, Inc. Process for fabricating nanowire arrays
CN102164845A (zh) * 2008-09-30 2011-08-24 Nxp股份有限公司 鲁棒高宽比半导体器件
JP5612591B2 (ja) * 2008-11-14 2014-10-22 バンドギャップ エンジニアリング， インコーポレイテッド ナノ構造デバイス
SE533531C2 (sv) 2008-12-19 2010-10-19 Glo Ab Nanostrukturerad anordning
US20110284723A1 (en) * 2010-03-12 2011-11-24 Linyou Cao Semiconductor nano-wire antenna solar cells and detectors
WO2012066444A1 (en) * 2010-11-17 2012-05-24 International Business Machines Corporation Strained nanowire devices
US20120214066A1 (en) * 2011-02-17 2012-08-23 Board Of Regents, The University Of Texas System High Aspect Ratio Patterning of Silicon
US9312426B2 (en) 2011-12-07 2016-04-12 International Business Machines Corporation Structure with a metal silicide transparent conductive electrode and a method of forming the structure
US9093495B2 (en) * 2012-01-03 2015-07-28 International Business Machines Corporation Method and structure to reduce FET threshold voltage shift due to oxygen diffusion
EP2859588B1 (en) * 2012-06-07 2016-12-21 QuNano AB A method of manufacturing a structure comprising elongate nanostructures adapted to be transferred to a non-crystalline layer
US8685844B2 (en) 2012-08-15 2014-04-01 International Business Machines Corporation Sub-10 nm graphene nanoribbon lattices
CN103101877B (zh) * 2013-01-28 2016-04-27 北京大学 一种基于有序纳米线阵列的气敏元件制备方法
CN104362512B (zh) * 2014-10-13 2017-09-26 北京大学 一种硅基纳米激光器制备方法
US11588017B2 (en) * 2016-03-30 2023-02-21 Intel Corporation Nanowire for transistor integration
WO2018085371A1 (en) * 2016-11-01 2018-05-11 Massachusetts Institute Of Technology Lift-off embedded micro and structures

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001057146A (ja) * 1999-07-15 2001-02-27 Lucent Technol Inc ナノスケール導体アセンブリとその製造方法、電界放出装置、マイクロ波真空管増幅器、及びディスプレイ装置
US6383923B1 (en) * 1999-10-05 2002-05-07 Agere Systems Guardian Corp. Article comprising vertically nano-interconnected circuit devices and method for making the same
WO2005017962A2 (en) * 2003-08-04 2005-02-24 Nanosys, Inc. System and process for producing nanowire composites and electronic substrates therefrom
JP2005059125A (ja) * 2003-08-08 2005-03-10 Canon Inc ナノ構造体及びその製造方法
WO2005119753A2 (en) * 2004-04-30 2005-12-15 Nanosys, Inc. Systems and methods for nanowire growth and harvesting
US6996147B2 (en) * 2001-03-30 2006-02-07 The Regents Of The University Of California Methods of fabricating nanostructures and nanowires and devices fabricated therefrom
JP2006128233A (ja) * 2004-10-27 2006-05-18 Hitachi Ltd 半導体材料および電界効果トランジスタとそれらの製造方法
JP2006270041A (ja) * 2005-03-24 2006-10-05 Kofukin Seimitsu Kogyo (Shenzhen) Yugenkoshi 熱伝導材料及びその製造方法
JP2006295120A (ja) * 2005-04-14 2006-10-26 Kofukin Seimitsu Kogyo (Shenzhen) Yugenkoshi 熱伝導材料の製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7545010B2 (en) * 2003-08-08 2009-06-09 Canon Kabushiki Kaisha Catalytic sensor structure
US7057881B2 (en) * 2004-03-18 2006-06-06 Nanosys, Inc Nanofiber surface based capacitors
GB0521521D0 (en) * 2005-10-21 2005-11-30 Medical Res Council Diagnostic methods and kits
JP2007184554A (ja) * 2005-12-06 2007-07-19 Canon Inc キャパシタおよびそれを用いた回路装置

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001057146A (ja) * 1999-07-15 2001-02-27 Lucent Technol Inc ナノスケール導体アセンブリとその製造方法、電界放出装置、マイクロ波真空管増幅器、及びディスプレイ装置
US6383923B1 (en) * 1999-10-05 2002-05-07 Agere Systems Guardian Corp. Article comprising vertically nano-interconnected circuit devices and method for making the same
US6996147B2 (en) * 2001-03-30 2006-02-07 The Regents Of The University Of California Methods of fabricating nanostructures and nanowires and devices fabricated therefrom
WO2005017962A2 (en) * 2003-08-04 2005-02-24 Nanosys, Inc. System and process for producing nanowire composites and electronic substrates therefrom
JP2005059125A (ja) * 2003-08-08 2005-03-10 Canon Inc ナノ構造体及びその製造方法
WO2005119753A2 (en) * 2004-04-30 2005-12-15 Nanosys, Inc. Systems and methods for nanowire growth and harvesting
JP2006128233A (ja) * 2004-10-27 2006-05-18 Hitachi Ltd 半導体材料および電界効果トランジスタとそれらの製造方法
JP2006270041A (ja) * 2005-03-24 2006-10-05 Kofukin Seimitsu Kogyo (Shenzhen) Yugenkoshi 熱伝導材料及びその製造方法
JP2006295120A (ja) * 2005-04-14 2006-10-26 Kofukin Seimitsu Kogyo (Shenzhen) Yugenkoshi 熱伝導材料の製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009279750A (ja) * 2008-04-01 2009-12-03 Sharp Corp マルチ機能テープ
US8362553B2 (en) 2008-04-01 2013-01-29 Sharp Kabushiki Kaisha Multifunctional tape
JP2013188862A (ja) * 2009-08-27 2013-09-26 Korea Univ Research & Business Foundation ナノパターンライター
US8920696B2 (en) 2009-08-27 2014-12-30 Korea University Research And Business Foundation Nano pattern writer
JP2014505998A (ja) * 2010-12-03 2014-03-06 アルファベット エナジー インコーポレイテッド 埋め込み型ナノ構造を持つ低熱伝導マトリクスとその方法

Also Published As

Publication number Publication date
CN101522558B (zh) 2013-02-13
GB2442768A (en) 2008-04-16
GB0620134D0 (en) 2006-11-22
WO2008047847A1 (en) 2008-04-24
US20100012180A1 (en) 2010-01-21
CN101522558A (zh) 2009-09-02

Similar Documents

Publication Publication Date Title
JP2010506735A (ja) 低次元構造体のカプセル化、転移方法
US8294025B2 (en) Lateral collection photovoltaics
KR100668964B1 (ko) 나노 홈을 갖는 발광 소자 및 그의 제조 방법
US9242855B2 (en) Bulk nano-ribbon and/or nano-porous structures for thermoelectric devices and methods for making the same
US8641912B2 (en) Method for fabricating monolithic two-dimensional nanostructures
TWI338360B (en) Nonometer-scale memory device utilizing self-aligned rectifying elements and method of making
US9181092B2 (en) Semiconductor nanowire thermoelectric materials and devices, and processes for producing same
US8362553B2 (en) Multifunctional tape
JP5226174B2 (ja) ナノ構造体、そのようなナノ構造体を有する電子機器およびナノ構造体を調製する方法
US20130175654A1 (en) Bulk nanohole structures for thermoelectric devices and methods for making the same
KR20100051055A (ko) 측방향 수집 광기전력 변환소자
EP1407492B1 (en) Single-electron transistors and fabrication methods
US20110168976A1 (en) Micro- and nano-structured led and oled devices
JP2007501525A (ja) ナノワイヤ複合体およびこれらに由来する電子基板を作製するためのシステムおよび方法
CN107787527A (zh) 无转移的微led显示器
CN1957477A (zh) 具有垂直部件的电子器件
US20210399248A1 (en) Nanoscale light emitting diode, and methods of making same
KR101353373B1 (ko) 촉매 금속 식각 방법을 이용한 수직 나노 구조체의 제작방법, 이를 이용하여 제조된 수직 실리콘 나노 구조체, 및 이를 포함하는 소자
KR100643473B1 (ko) 나노 로드를 갖는 발광 소자 및 그의 제조 방법
KR101703443B1 (ko) 실리콘 나노와이어가 삽입된 폴리머 태양전지의 제조 방법
KR100810983B1 (ko) 위치 선택적 수직형 나노선 성장 방법, 수직형 나노선을포함하는 반도체 나노 소자 및 이의 제조 방법
WO2008086482A9 (en) Lateral collection photovoltaics
JPH08236748A (ja) 量子半導体装置及びその製造方法
KR20120111141A (ko) 식각을 이용한 나노 구조의 형성방법

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120228

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120423

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130402

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130903