CN101522558A - 包封和转移低维结构 - Google Patents

包封和转移低维结构 Download PDF

Info

Publication number
CN101522558A
CN101522558A CN200780037936.XA CN200780037936A CN101522558A CN 101522558 A CN101522558 A CN 101522558A CN 200780037936 A CN200780037936 A CN 200780037936A CN 101522558 A CN101522558 A CN 101522558A
Authority
CN
China
Prior art keywords
dimensional structures
low dimensional
matrix
group
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200780037936.XA
Other languages
English (en)
Other versions
CN101522558B (zh
Inventor
斯蒂芬·戴
托马斯·海因茨-海尔牧特·奥特贝莫
乔纳森·赫夫南
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN101522558A publication Critical patent/CN101522558A/zh
Application granted granted Critical
Publication of CN101522558B publication Critical patent/CN101522558B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C99/00—Subject matter not provided for in other groups of this subclass
    • B81C99/0075—Manufacture of substrate-free structures
    • B81C99/008—Manufacture of substrate-free structures separating the processed structure from a mother substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02603—Nanowires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H01L21/02645—Seed materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0676—Nanowires or nanotubes oriented perpendicular or at an angle to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L29/42392—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor fully surrounding the channel, e.g. gate-all-around
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/868—PIN diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0174—Manufacture or treatment of microstructural devices or systems in or on a substrate for making multi-layered devices, film deposition or growing
    • B81C2201/0191—Transfer of a layer from a carrier wafer to a device wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H01L21/02642—Mask materials other than SiO2 or SiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02653—Vapour-liquid-solid growth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24744—Longitudinal or transverse tubular cavity or cell

Abstract

本发明提供一种包封低维结构的方法，所述方法包括在第一衬底上形成第一组(3a)低维结构(1)和第二组(3b)低维结构(1)。将第一组(3a)低维结构(1)和第二组(3b)低维结构(1)包封在基体(5)中，并且第一组(3a)低维结构(1)与第二组(3b)低维结构(1)被以分离方式包封。在包封后，第一组(3a)低维结构(1)可以与第二组(3b)低维结构(1)分离。然后每组可以例如通过转移到第二衬底(7)进行处理。当低维结构形成时，一组中的低维结构的数量和一组的纵横比被限定，并因此可以比使用图案形成技术限定组的传统方法更精确地进行控制。

Description

包封和转移低维结构
技术领域
本发明涉及微纳米尺寸的低维结构的包封，所述低维结构包括但不限于具有细长几何形状的结构，例如以允许所述结构从供体衬底转移到接收器衬底或允许所述结构在衬底上重新取向。
这里使用的术语“低维结构”指的是具有至少一个尺寸的结构，所述至少一个尺寸远小于至少第二尺寸。
这里使用的术语“细长结构”指的是具有至少两个尺寸的结构，所述至少两个尺寸远小于第三尺寸。“细长结构”的定义落入“低维结构”的定义内，并且纳米线是为低维结构和细长结构的结构示例。
背景技术
非细长结构的低维结构是熟知的。例如，‘平板’，所述平板具有两个彼此大小相当的尺寸和远小于第一两个尺寸的第三尺寸(厚度)，所述平板构成“低维结构”，但不是“细长结构”
通常希望能够在第一衬底(‘成形/供体衬底(donor substrate)’)上形成例如诸如纳米线或碳纳米管的低维结构，并且将所述低维结构转移到第二衬底(‘目标/接收器衬底’)。例如，目标衬底(例如，玻璃衬底)可以具有某些最终装置所需的特性，但是可能与形成低维结构必要的过程不相容—在这种情况中，必须在与形成低维结构必要的过程相容的成形衬底(例如硅衬底)上形成低维结构，随后将低维结构转移到目标衬底(根据所需的正确过程而定，低维结构可以直接从成形衬底转移到目标衬底，或可以从成形衬底通过一个或多个中间衬底转移到目标衬底)。
在其它情况中，可以在目标衬底上形成低维结构，但不是在所期望的取向上形成的。在这种情形中，低维结构在与形成过程相适合的取向上形成在目标衬底上，然后重新取向到例如适于其用在最终装置中的取向。
在成形衬底上形成低维结构并将低维结构转移到目标衬底，或在目标衬底上形成低维结构但需要进行重新取向的情形中，理想的是在转移/重新取向后，相对于位于目标衬底上的预定特征和相对于其它被转移/重新取向的低维结构都能够对于低维结构在目标衬底上的排列实施一定程度的控制。
在许多情况下，理想的是，当低维结构被转移到目标衬底时，与在成形衬底上形成一样保持低维结构相对于彼此的对准、取向和空间排列。然而，可能需要，当低维结构被转移时，低维结构相对于其它物体进行重新取向。重新取向可以是转移或部分转移步骤/过程本身之前单独的步骤，或重新取向可以在完成转移后进行。例如，在细长低维结构的情形中，通常希望能够以所述低维结构的垂直成形衬底取向的纵轴形成细长结构，这是因为这提供对形成过程的更好的控制。然而，在许多情况中，还希望细长结构的纵轴应该平行于目标衬底的平面取向—例如，这使得更容易与细长结构形成电接触。在这种情况中，希望细长结构在从成形衬底转移到目标衬底时重新取向细长结构。
将结构特征从第一衬底转移到第二衬底的方法是熟知的。然而，目前合适的技术很少，该技术用于将高密度的具有细长/低维几何形状的结构特征施加到接收器衬底，使得符合一个或多个下面希望的因素：
(a)用共同的方向对细长/低维结构进行取向，例如以共同的方向对细长结构的纵轴进行取向；
(b)细长/低维结构的空间排列和间隔基本上可以控制；
(c)细长/低维结构的至少一个边缘与一个或多个共同的平面对准；
(d)细长/低维结构可以以高产量进行转移—也就是说，由缺失、未对准或空隙结构导致的缺陷的数量被最小化；和
(e)细长/低维结构的取向在转移过程中可以改变。
对于上面所列的一个或多个(优选为全部)因素的控制是必要的，以允许使用这种细长或低维结构来改善现有技术并发展新的纳米技术。
美国专利第7067328号公开了一种用于从供体衬底(例如纳米线在其上形成的衬底)将纳米线转移到接收器衬底的方法。这通过在接收器衬底上设置粘结层并使粘结层与供体衬底相配合来实现。在供体衬底和接收器衬底接触时，通过相对于彼此移动供体衬底和接收器衬底来实现纳米线在接收器衬底上的排序和对准程度。
美国专利第6872645号教导一种在表面上定位和取向细长纳米结构的方法，通过从第一衬底上获得细长纳米结构，放入到液体溶液中、然后使所述溶液沿着形成在第二衬底和弹性体压模(stamp)之间的流体沟道流动获得所述方法。该纳米结构从溶液中以与流体流动方向相对应的优选取向粘结到第二衬底。
美国专利第7091120号公开一种过程，其中液体材料被设置到大量纳米线上，其中纳米线连结到第一衬底且所述纳米线的纵轴垂直于第一衬底的平面。然后所述材料被处理以便将所述材料固化成基体(matrix)，该基体设计成在将纳米线从第一衬底上分离并转移到第二衬底的过程期间粘结到纳米线并用作纳米线的支撑。可选地，一旦嵌入基体材料中的纳米线的复合物已经成功地转移到第二衬底，基体材料就可以被去除而只留下纳米线。
US 7091120还公开了这种过程的延伸，其中嵌入基体中的纳米线的复合物被以光刻方式形成块状图案。然后这些块被施加到第二衬底，使得嵌入的纳米线以其平行于第二衬底的平面的纵轴进行对准。
在US 7091120的方法的一个实施例中，通过在按顺序排列或随意排列的纳米线上单向地设置基体材料形成该复合材料。基体材料的定向流包括在复合物材料内平行于第一衬底的平面取向的纳米线。
US 7091120的方法具有许多缺点，如下：
●在US 7091120中，基体材料作为液体材料或前驱体(例如聚合物溶液或旋涂玻璃)沉积。这将可以用到的材料的范围限制到传统地展现出较差的电性能和/或退化/老化和温度稳定性的材料，从而限制了基体的功能和性能。
●基体作为液体的沉积可能会干扰细长纳米结构在供体衬底上的对准/取向。因此，相对于块的外部尺寸控制每个块中包含的细长结构的排列和/或取向具有挑战性。
●使基体形成图案造成浪费，这是因为一些细长结构不可避免地在形成图案的步骤中损失—US 7091120的方法是消除法，其中该方法需要去除前面已经生长的材料；
●复合块的绝对尺寸和纵横比受到用来使所述块形成图案的光刻和蚀刻过程的分辨率、对准精确度和各向异性的限制(通常地，仅可以获得具有低纵横比的块)。因此，很难控制包含在每个块内的细长结构的数量，或者也很难相对于所述块的外部尺寸控制包含在每个块中的细长结构的排列。
●该方法导致块和供体衬底之间很大的接触面积，使得在两者之间存在不希望的粘结水平。这使得难以分离所述块和所述供体衬底。
●该方法不容易实现纳米结构从相对于第一衬底的垂直取向到相对于第二衬底平行取向的重新取向。
美国专利申请第2004/0079278号公开了一种形成复合材料的方法，复合材料包括隔离的纳米线阵列和填充在材料之间的间隙中的基体。该方法设计用来制造不容易在不同衬底之间转移的单块光子(monolithicphotonic)带隙复合结构。
美国专利第7068898号公开一种复合结构，所述复合结构包括随机及‘较少随机’取向地分散在聚合物基体中的纳米结构。所述应用涉及集光器和波导管，其优点是各向异性的发射图案确保光在导向装置或集光器中如所需地重新定向。
美国专利申请第2005/0219788号涉及一种电容器，所述电容器在电容器的一个板上设置纳米结构，以便增大板的有效面积。绝缘层设置在板上和纳米结构上，然后第二个板沉积在绝缘层上。
WO 2005/119753涉及生长纳米线，并且教示了纳米线可以包封在聚合物中。
发明内容
本发明的第一方面提供一种包封低维结构的方法，所述方法包括步骤：在第一衬底上形成第一组低维结构和第二组低维结构；和将所述第一组低维结构和所述第二组低维结构包封在基体中，所述第一组低维结构与所述第二组低维结构被以分离方式包封。
通过明确规定两组低维结构是“分离地”包封，意味着即使在包封之后，第一组低维结构与第二组细长结构是可区分的。
为避免引起疑问，明确规定两组低维结构被“分离地”包封，从而不需要第一组低维结构与第二组低微结构在不同时间进行包封，或在不同的过程步骤中进行包封。
在所述方法中，当低维结构形成在成形衬底上时限定低维结构的组。例如，可以在成形衬底上在每个需要形成低微结构的位置上沉积适当的催化剂，使得通过在成形衬底上沉积催化剂的位置来限定这些组。因此不需要包封大量的低维结构和通过去除部分材料来使基体形成图案，使得消除了US 7091120的方法中固有的浪费问题。
当低维结构形成时就限定了基体中的低维结构的数量，而不是象US7091120的方法那样在通过去除材料来使基体形成图案时限定基体内低维结构的数量。在成形衬底上形成低维结构的组的精确度远高于US 7091120中使基体形成图案的精确度，使得本发明允许对基体中的低维结构的数量更好地控制。此外，本发明的低维结构的组可以具有非常大的纵横比，例如达到500:1或1000:1，而通过US 7091120的图案形成过程获得的块具有非常小的纵横比。
低维结构可以包封成使得包封第一组低维结构的基体与包封第二组低维结构的基体仅在衬底附近是连续的。这可以是这种情形，例如，所述情形为基体的形成过程相对地不能选择，使得基体在第一衬底的整个区域上形成。在这个实施例中，形成在第一组和第二组之间的基体的厚度被设置成与包封的低维结构组的厚度不同，使得第一组低维结构甚至在包封之后与第二组低维结构也是能够区分的。
可选地，低维结构可以被包封成使得包封第一组低维结构的基体与包封第二组低维结构的基体是不连续的。这可以是这种情形，例如，所述情形为基体的形成过程是选择性的，使得基体仅形成在低维结构上。
所述方法可以包括进一步的步骤：从包封第二组低维结构的基体分离包封第一组低维结构的基体。
所述方法可以包括进一步的步骤：将第一组低维结构和第二组低维结构中的至少一个转移到第二衬底。
第一组和第二组之间的间距可以大于任一组中的相邻的低维结构之间的最大间距。
每个组中的低维结构可以沿着各自的线排列。
每个组中的低维结构可以沿着各自的直的或基本上直的线排列。
每个组中的低维结构可以规则地间隔开，或者可以不规则地间隔开。
所述方法还可以包括步骤：在第一衬底上形成层；和在所述层中限定多个孔以暴露第一衬底；并且形成第一和第二组低维结构的步骤可以包括在所述层中的各个孔处形成每个结构。
所述方法可以包括进一步的步骤：在形成第一和第二组低维结构后去除所述层。
本发明的第二方面提供一种方法，包括步骤：在衬底上形成层；在所述层中限定多个孔；在该衬底上形成多个低维结构，每个结构在该层中的各个孔处；将低维结构包封在基体中；和去除该层。
所述方法可以包括进一步的步骤：将低维结构转移到第二衬底。
该层可以是硅石或氮化硅层。
该方法可以包括进一步的步骤：去除至少一部分所述基体。
去除至少一部分所述基体的步骤可以包括平坦化该基体的至少一个表面。
去除至少一部分所述基体的步骤可以包括暴露至少一个低维结构的至少一部分。
在第一衬底上形成低维结构可以包括以基本上单向的第一取向形成低维结构。
在成形衬底上形成低维结构可以包括形成细长结构且所述细长结构的纵轴向基本上垂直于第一衬底。
转移步骤可以包括以与基本上单向的第一取向不同的基本上单向的第二取向将低维结构转移到第二衬底。
转移步骤可以包括将低维结构转移到第二衬底且所述低维结构的纵轴基本上平行于第二衬底。
包封低维结构的步骤可以包括在细长结构上形成至少一层第一包封材料。
包封低维结构的步骤可以包括在细长结构上形成至少一层第一包封材料和在该第一包封材料的层上形成一层与第一包封材料不同的第二包封材料。
包封低维结构的步骤可以包括在低维结构上形成至少一层第一包封材料和将至少一部分第一包封材料转换为与第一包封材料不同的第二包封材料。
第一和第二包封材料中的至少一个可以是透明的。
第一和第二包封材料中的至少一个可以是不透明的。
第一和第二包封材料中的至少一个可以是电绝缘的。
第一和第二包封材料中的至少一个可以是导电。
第一和第二包封材料中的至少一个可以是发光的。
第一和第二包封材料中的至少一个可以是非均质的。“非均质”意味着包封材料例如在组成或结构上不是同类。例如，包封层本身可以包括多个由第一材料形成并包封在第二材料中“客体(guest)”结构(可为任意尺寸、形状和空间分布)。非均质材料的示例是为包含硅纳米粒子分布的硅石层。这种复合物可以通过高密度等离子CVD过程形成，并且通常具有发光特性。非均质材料的另一个示例是为多孔材料，例如多孔阳极氧化铝。
通常，在涉及基体的具体特性或功能的情形中，如果基体包括两个或更多个包封材料，则可以仅需要那些材料中的一种(或更通常地，如果基体包括三个或更多个包封材料，则不需要所有的包封材料，)以提供所提到的功能或特性。例如，包括在基体中的包封材料可以是电绝缘的，而其它(或另一个)包封材料可以是导电的。
所述方法可以包括步骤：由基本上各向同性的形成过程来形成包封材料或每个包封材料。
所述方法可以包括步骤：通过气相沉积过程形成包封材料或每个包封材料。
本发明的第三方面提供复合结构，所述复合结构包括：基体；和多个嵌入基体内的低维结构，其中低维结构沿着大体上垂直低维结构的轴线延伸的至少一条线排列。
低维结构可以基本上单向取向。
任意两个相邻的低维结构之间的最大间距都可以小于基体的最小尺寸。
低维结构可以沿基本上直的线排列。
低维结构可以规则地间隔开。
低维结构可以不规则地间隔开。
低维结构可以是沿大体上垂直低维结构的纵轴延伸的至少一条线排列的细长结构。
一个或多个低维结构中的至少一部分不会被基体覆盖。
低维结构中的至少一个可以基本上沿着其整个长度不会由基体覆盖。
基体可以包括设置在每个低维结构上的至少一层第一包封材料。
基体可以包括设置在每个低维结构上的至少一层第一包封材料和设置在第一包封材料上的与第一包封材料不同的一层第二包封材料。
第一和第二包封材料中的至少一个可以是透明的。
第一和第二包封材料中的至少一个可以是不透明的。
第一和第二包封材料中的至少一个可以是电绝缘的。
第一和第二包封材料中的至少一个可以是导电的。
第一和第二包封材料中的至少一个可以是发光的。
第一和第二包封材料中的至少一个可以是非均质的。
该结构可以包括晶体管。
基体可以包封低维结构的中间部分，但不包封低维结构的每个端部；低维结构的第一端部可以电连接到第一电触点；低维结构的第二端部可以电连接到第二电触点；和基体可以电连接到第三电触点。
该结构可以是发光结构。
该结构可以包括用于驱动低维结构发光的装置。所述结构可以包括用于电驱动低维结构发光的装置。
包封材料在使用时可以吸收光，从而引起低维结构重新发光。
该结构可以是光感测结构。
该结构可以是光伏结构。
包封材料可以设置成重新定向入射到低维结构上的光。
该结构可以包括存储装置。
基体可以依次包括：第一电绝缘层；第一导电层；第二电绝缘层；和第二导电层；围绕一个低维结构的第一电绝缘层可以与围绕相邻的低维结构的第一电绝缘层分离；围绕一个低维结构的第一导电层可以与围绕相邻的低维结构的第一导电层分离；围绕一个低维结构的第二电绝缘层与围绕相邻的低维结构的第二电绝缘层可以是连续的；和围绕一个低维结构的第二导电层可以与围绕相邻的低维结构的第二导电层是连续的。这提供了浮置栅存储器阵列。
该结构可以包括包封在第一基体中的第一组低维结构和包封在第二基体中的第二组低维结构，第一组低维结构与第二组低维结构相对；和第一基体和第二基体可以是导电的。通过施加合适的电压到两组低维结构，可以引起低维结构组运动，从而获得微电子机械结构。
附图说明
下面结合附图以例证性示例的方式对本发明优选的实施例进行描述，在附图中：
图1显示形成在成形衬底上并且垂直衬底平面取向的一组低维结构；
图2显示形成在成形衬底上并且垂直衬底平面取向的另一组低维结构；
图3显示图1中的包封在基体内的低维结构；
图4(a)到4(f)显示本发明的一种方法的步骤；
图5(a)到5(h)显示本发明的包封过程的步骤；
图6(a)和6(b)显示将一组低维结构转移到目标衬底的步骤；
图7(a)到7(e)显示本发明的另一种方法的步骤；
图7(f)显示根据本发明的方法的低维结构的间距的限制；
图8是本发明的装置的示意性立体图；
图9是本发明的另一个装置的示意性立体图；
图10是本发明的另一个装置的示意性立体图；
图11(a)和11(b)显示图9中的装置的制造步骤；
图12(a)和12(b)是显示不同的包封技术的示意图；
图13(a)和13(b)是显示本发明的另一个实施例的侧视图和平面图；和
图14(a)和14(b)是显示本发明的另一个实施例的侧视图和平面图。
具体实施方式
本发明将参照其中低维结构是细长结构的示例5进行描述。然而，本发明并不限于这种特定形式的低维结构。
图7(a)到(7e)显示根据本发明的一个实施例的方法的主要步骤。
首先，多个低维结构(在本示例中是细长结构1)形成在成形衬底2上。低维结构可以通过添加过程(additive process)形成在成形衬底2上，或所述低维结构可以通过例如为光刻和蚀刻的消除方法(subtractivemethods)形成。在本实施例中，低维结构1是纳米线，但是本发明不限于此。根据本发明，形成在成形衬底2上的细长结构成组地排列。为了简单，本实施例的说明只涉及两组3a、3b，但是本发明不限于仅两组。
一个组和相邻的组之间的间距比同一个组内的相邻的纳米线之间的最大间距大。原则上，一个组和相邻的组之间的间距可以是能确保相邻的组不会随着基体的形成过程(下面将要描述)而合并的任何间距。
在一种适于用在本发明中的成形方法中，在成形衬底2的表面上在每个需要形成纳米线的位置上首先设置适当的催化剂4，如图7(a)所示。催化剂4可以是例如金属催化剂。催化剂4可以通过例如亚微米光刻/压印和剥离技术(lift-off)的结合进行沉积，或通过金属胶质材料的沉积进行沉积。
接下来，如图7(b)所示，在催化剂4被沉积到成形衬底2的表面上的每个位置处形成纳米线2。在催化剂4不存在的位置不会发生纳米线的形成。因此，如果在成形衬底2的表面上沉积催化剂4的位置排列成组，结果是形成在成形衬底2上的纳米线1也会排列成组3a、3b。
优选地，形成在成形衬底上的低维结构1具有基本上单向的取向。在图7(b)中，纳米线被显示成，所述纳米线的纵轴大体上垂直于成形衬底2—正如上面说明的，这可以提供对成形过程的更好的控制。
纳米线1或其它低维结构可以通过任何适当的方法形成。纳米线可以通过任何适当的技术形成，例如通过汽-液-固外延或无催化剂的化学气相沉积或分子束外延来形成，或所述纳米线可以通过在多孔牺牲模板(sacrificial template)中沉积材料来形成。也可以应用消除成形过程，例如亚微米光刻和蚀刻。例如，硅纳米线可以利用Au催化剂形成在硅成形衬底的(111)表面中。纳米线材料可以是任何适当的材料，例如半导体、硅化物、金属氧化物、氮化物和上述的形成任何异质结构的材料的任意组合。此外，纳米线材料可以包括非掺杂材料或具有任何掺杂分布图(dopingprofile)的掺杂材料。典型地，纳米线将具有小于200nm的直径和0.1-100μm的长度。典型地，同组中的纳米线的间距将小于1μm。
接下来，纳米线组3a、3b被包封到基体5内。这可以通过在纳米线1和成形衬底2所有暴露的表面上共形沉积一层或多层包封材料以形成基体5来实现，例如，利用基本上各向同性的沉积方法(例如化学气相沉积)。基体必须形成足以填充同一组内的相邻纳米线1之间的间距的厚度。如图7(c)所示，包封步骤的结果是，第一组细长结构和第二组细长结构每一个都被包封在基体内。因为如下所述的所需的基体厚度稍微大于同一组内相邻纳米线之间的最大间距，并且因为同一组内的相邻纳米线之间的间距典型地小于纳米线的长度，因此形成在衬底的未形成纳米线的区域上的基体厚度t典型地远小于形成在衬底的已形成纳米线的区域上的基体厚度H。因此，包封第一组纳米线3a的基体与包封第二组纳米线3b的基体仅在成形衬底2的附近是连续的。
在本实施例中用于基体的材料限于与具体成形方法匹配的材料。在采用化学气相沉积过程的情况中，适当的材料包括硅石和退化掺杂的多晶硅(degeneratively doped polysilicon)。
接下来，从成形衬底的未形成纳米线的区域去除基体。这个步骤的结果如图7(d)所示。基体可以通过任何适当的方法去除，例如通过对基体的暴露的水平表面进行各向异性蚀刻去除。
正如图7(d)看到的，从成形衬底的未形成纳米线的区域去除基体的效果为将包封第一组纳米线3a的基体5a与包封第二组纳米线的基体5b分离。结果得到包含成组的包封在基体5a、5b内的纳米线1的“鳍型结构”6a、6b。
每个鳍型结构6a、6b都可以从成形衬底2上去除并转移到目标衬底7，如图7(e)所示。因为每个鳍型结构6a、6b和成形衬底2之间的接触面积相对较小，因此从成形衬底2去除鳍型结构6a、6b比从US 709112的成形衬底去除组合结构容易得多。
在本实施例中，基体5、5a、5b的功能是将纳米线1相对于彼此支撑/锁定在固定位置，使得在从成形衬底上去除鳍型结构并将其转移到目标衬底7的过程中，鳍型结构6a、6b中的纳米线的位置、取向和排列相对于该鳍型结构中的其它纳米线被保持，并且还提供一种处理，通过这种处理纳米线可以同时地从成形衬底1上脱离和转移到目标衬底。
这里所用的术语“鳍型”结构表示具有高纵横比的结构，其中包封剂的最短尺寸(在图3中用W表示，W<H且W<D)平行于该结构连接的表面平面延伸。
鳍型结构可以转移到目标衬底，使得纳米线相对于目标衬底7的取向与纳米线相对于成形衬底1的取向不同。例如，图7(e)所示，鳍型结构可以沉积在目标衬底上，使得纳米线的纵轴大体上平行于目标衬底延伸。因此，鳍型结构变成目标衬底上的“带型结构”。这里所用的术语“带型”结构表示具有高纵横比的结构，其中包封剂的最短尺寸W(在图3中示出)垂直于该结构所连接的表面平面延伸。
在图6(a)和6(b)中也显示了鳍型结构6从成形衬底的转移和该鳍型结构沉积到目标衬底上作为带型结构。
一旦鳍型结构6a、6b已经转移到目标衬底，基体5a、5b就可以被选择性地部分或全部去除，以留下部分暴露或完全暴露的纳米线的阵列，这些纳米线的阵列随后可以加工到装置中。
可选地，正如下面更详细的描述，基体在最终的装置中可以执行主动功能或被动功能。
鳍型结构可以包括至少两个纳米线，典型地包括几百个纳米线，并因此可以典型地具有在衬底上的20μm的高度、0.2-2μm的厚度和100μm的长度或更大的尺寸。鳍型结构中纳米线的数量由该组内纳米线的排列限定，该组内的纳米线的排列在成形过程中限定。在成组的纳米线沿一条线排列的实施例中，鳍型结构中纳米线的数量由通过相邻纳米线之间的间距分开的鳍型结构的长度给出。
通过本发明的方法获得的带型结构可以选择性地在该带型结构被转移到目标衬底后，使用一个或更多个选择性的和消除的光刻技术形成为多个较小部分的图案，其中所述技术去除至少一部分位于两个纳米线之间的基体。
另外或可选地，通过本发明的方法获得的带型结构可以选择性地通过去除一部分基体进行处理，使得一个或更多个纳米线的至少一部分不被基体覆盖而暴露出来。这在图13(a)到14(b)中示出。
图13(a)和13(b)分别是通过本发明的方法获得的带型结构在其已被进一步处理以去除覆盖在纳米线1上的基体以便暴露纳米线后的侧视图和平面图。已经去除的基体部分在图13(a)中用虚线表示。
在图13(a)和13(b)中，覆盖的基体已经被去除，以便沿纳米线的长度暴露纳米线1。纳米线保持嵌在基体中，但所述纳米线的上表面被暴露。
然而，实施例并不限于此，并且基体可以被去除成仅暴露部分纳米线。图14(a)和14(b)分别是通过本发明的方法获得的带型结构的侧视图和平面图，其中所述带型结构已经被进一步处理以仅去除覆盖纳米线1的一部分的基体—在所示的示例中覆盖纳米线1的端部的基体已经去除以暴露纳米线的端部。然而，覆盖纳米线的中心部分的基体没有被去除，并且纳米线的中心部分保持由基体遮盖。
本发明提供许多优于现有技术的优点。鳍型结构的几何形状和结构意味着其可以容易地从上面形成该鳍型结构的第一衬底2脱离并施加到第二衬底7，使得细长结构的纵轴平行于第二衬底的平面，如图6(a)和6(b)所示。
鳍型结构的绝对尺寸和纵横比受到纳米线的尺寸、数量和间距的限制；相比较，在US 7091120中这些由用于使基体材料形成图案的特定光刻和蚀刻过程的限制来确定。包含在每个带件中的细长结构的数量由在最初的一行中的细长结构的数量确定，而不由后面的光刻确定。结果，本发明对鳍型结构中纳米线的数量、鳍型结构中纳米线的位置和鳍型结构的纵横比提供更好的控制。
基体可以由气相进行沉积(然而US 7091120的方法需要液态基体材料的沉积)。气相沉积使得能够存在利用更多的材料形成基体的可能性，并且使得有可以将例如元素半导体和化合物半导体的重要种类的材料和例如硅石和氮化硅的重要的电介质材料用作基体或用在基体中。
包含在每个块内的细长结构相对于该块的外部尺寸的排列由沉积的基体层厚度确定，而不是通过随后的形成图案/光刻确定。
在图7(a)到7(e)的方法中，理想的是通过第一次“推倒”成形衬底上的鳍6a、6b促进将鳍转移到目标衬底，使得所述鳍在被转移到目标衬底之前是放平的。这有效地利用了鳍的最小间距大于鳍的高度的限制。
在图7(f)(i)和7(f)(ii)中示出上述过程。图7(f)(i)显示了两组鳍，一组为具有间隔S1和高度H(其中S1>H)的两个鳍6a、6b，第二组为具有间隔S2<H的五个鳍6a’、6b’、6c’、6d’、6e’。图7(f)(ii)显示已经被“推倒”在成形衬底上准备转移的相同组的鳍。如果鳍的间隔不充分，则“被推倒”的鳍会存在一定的重叠，如五个鳍6a’、6b’、6c’、6d’、6e’该组所示。
“被推倒”的鳍的重叠是不希望有的，因为该重叠可能会阻碍鳍转移到目标衬底。
忽略基体的厚度，相邻鳍之间的间隔等于图7(b)中细长结构的相邻组3a、3b之间的间距，并且鳍的高度接近等于原始细长结构的高度。如果期望“被推倒”的鳍不重叠，则相邻的组之间的间距必须至少等于细长结构的高度。因为上面提到的细长结构具有20μm的典型高度，所以这需要相邻的组之间的间距是20μm或更大。
相反，在一些情况中，可能期望“被推倒”的鳍存在一定重叠，如图7(f)(ii)示出的该组五个鳍6a’、6b’、6c’、6d’、6e’，例如，对涉及光吸收的应用(例如，太阳能电池或光学探测器)用以增大最终结构的光学路径长度。在这种情况中，相邻的鳍之间的间距必须比鳍的高度小，优选地小很多。接着，这需要细长结构的相邻组3a、3b之间的间距比细长结构的高度小，优选小很多(但是仍然足够大，使得细长结构的相邻组不会随着基体的成形而合并)。
图5(a)到5(g)更详细地显示了一种包封纳米线1的方法(为了简单起见，图5(a)到5(g)中仅显示了一组纳米线)。
图5(a)显示已经形成到成形衬底2上的纳米线1，并且大体上对应于图7(b)。
图5(b)显示在纳米线1上形成第一包封材料的层8。正如上面介绍的，第一包封材料优选是利用基本上各向同性的成形方法(例如化学气相沉积)形成的，使得第一包封材料作为第一共形层被形成在全部纳米线的外表面上。第一包封材料还形成在成形衬底2的暴露的表面部分上，但是这些材料在图5(b)到5(f)中被删除以避免使图模糊不清。
接下来，形成与第一包封材料8不同的第二包封材料的层9，如图5(c)所示。优选地，第二包封材料利用基本上各向同性的成形方法(例如化学气相沉积)形成，使得第二包封材料作为第二共形层形成在形成于纳米线上的第一包封材料的整个区域上。(第二包封材料还被形成在形成于成形衬底2的暴露的表面部分上的第一包封材料上，但是该材料在图5(c)到5(f)中被删除以避免使图模糊不清)
在该实施例中，如图5(d)和5(e)中示出的，第二包封材料9的结构是连续的，直到围绕一个纳米线形成的第二包封材料与围绕相邻的纳米线形成的第二包封材料合并，以形成包围一组的所有纳米线的基体，从而生成在图5(f)中示出的鳍型结构6。就这点而言，基体包封了整个组的纳米线。
在图5(a)到5(f)的实施例中，第一包封材料8和第二包封材料9是不同的材料，并且因此将具有不同的特性，例如不同的电特性或光学特性。例如，第一和第二包封材料每一个都可以由硅构成，但是具有不同的掺杂水平和/或掺杂类型，以便具有互不不同的电特性。可选地，例如，第一包封材料8可以是电绝缘材料，所述电绝缘材料将纳米线1与第二包封材料9电绝缘。
在第一包封材料8是电绝缘材料的实施例中，形成第一包封材料8的步骤可以是热氧化步骤，在热氧化步骤中纳米线的暴露的表面在大约1000℃的温度下被氧化。
图5(a)到5(f)的方法不需要形成严格的两层不同的包封材料。所述方法可以通过形成多于两层的不同的包封材料来实现。反过来，所述方法可以通过仅形成单一包封材料来实现—在这种情况中，第一包封材料的成形将是连续的，直到围绕一个纳米线形成的第一包封材料与围绕相邻纳米线形成的第一包封材料合并，以形成鳍型结构6的基体。
形成在纳米线的顶面上的基体也可以被去除，例如，采用蚀刻过程，以暴露纳米线的上端。这在图5(g)和5(h)中示出。除了图5(g)也显示形成在暴露的成形衬底表面上的包封材料9’之外，图5(g)大体上与图5(f)一致，并且显示了包封形成鳍型结构6后的细长结构。
图5(h)显示经过水平表面的各向异性回蚀(如图5(h)中用箭头示意地示出)以去除形成在细长结构的顶面上的包封材料以暴露细长结构的上端之后的鳍型结构。如图5(h)所示，这个蚀刻步骤也有效地去除形成在暴露的成形衬底表面上的任何包封材料9’。
应该认识到，在包封材料形成在暴露的成形衬底表面上的情况中，如图5(g)所示，鳍型结构将通过形成在暴露的成形衬底表面上的包封材料连接到相邻的鳍型结构。形成在暴露的成形衬底表面上的包封材料的去除需要将一个鳍型结构与相邻的鳍型结构分离，并且这可以以任何适当的方式实现。在用蚀刻过程来去除形成在暴露的成形衬底表面上的包封材料以使鳍型结构彼此分开的情况中，蚀刻过程通常也将去除形成在细长结构的顶面上的包封材料，从而暴露细长结构的上端。如果不希望暴露细长结构的上端，鳍型结构的顶面在蚀刻步骤期间必须被掩盖。
原则上，在不同时在暴露的衬底部分上形成包封材料的情况下可以选择性地在细长结构之间/围绕细长结构形成包封材料。在这种情况中，包封一组细长结构的基体与包封相邻组的细长结构的基体是不连续的，并且图5(g)的包封材料9’不存在。例如，这可以通过使用硅的选择性外延生长(SEG)来实现。在硅层的外延CVD期间，通过将HCl(氯化氢)气体引入到过程气体混合物中可以避免硅石表面上硅的生长。因此，如果硅的细长结构通过设置在硅衬底上的硅石层中的孔形成(以参照下面图4(a)到4(f)所述的方式)，则可以选择性地和各向同性地围绕细长结构形成硅基体，而不会在细长结构的组之间的暴露的衬底部分上形成硅基体。
图3是包封一组纳米线1的鳍型结构6的示意性的说明，其中纳米线沿直线排列。包封前的所述组纳米线在图1中显示。图3的鳍型结构6的侧面已经被平坦化，如下面所述，并且彼此平行。
鳍型结构6具有宽度W、长度D和垂直成形衬底测量的高度H。如果所述组包含N个纳米线，并且纳米线规则地以每对相邻的纳米线之间的间距d分隔开，则鳍型结构的长度由D≈Nxd给出。也就是说，鳍型结构的长度D由该一列组中的纳米线的总数量N和平均间距d限定。
鳍型结构的宽度由该一列组中的任意两个相邻的纳米线之间的最大间距dmax限定。为了将围绕一个纳米线的基体与围绕同一组中的相隔间距dmax的相邻纳米线的基体合并，必须在每个纳米线上将基体的厚度形成为1/2dmax，使得鳍型结构的最小宽度将为dmax。(当然，基体可以形成为大于1/2dmax的厚度，在这种情况中鳍型结构的宽度将相应地更大。)
如果需要，鳍型结构6的弯曲侧面可以形成为平面，以给出如图3所示的具有基本上平坦的侧面的鳍型结构。平坦化可以通过选择性的去除材料(例如蚀刻或化学机械抛光)、新材料的添加(例如沉积)或两者的结合来实现。明显地，如果在平坦化过程中存在材料的净去除(net removal)，则鳍型结构的最小厚度在平坦化后是dmax的限制将不再是必需保持的。然而，在平坦化之前厚度必须是dmax或更大—也就是说，最初形成在成形衬底上的鳍型结构的最小厚度必须比dmax大。
在这种连接中，应该注意的是，当鳍在成形衬底上垂直地取向时平坦化鳍的侧壁将是困难的(但不是不可能的)。如果需要平坦化，则更可能的是在鳍放平时(如带型结构)对鳍型结构的一侧或两侧进行平坦化，或在转移过程中(例如当在例如为印模的中间衬底上时)或当带位于接收器衬底上时对鳍型结构的一侧或两侧进行平坦化。
鳍型结构的纵横比被定义为H/W。通过适当地形成纳米线组，所述纵横比可以形成得和所希望的一样大。通过本发明的方法制造的鳍型结构的纵横比可以是10：1或更大、20：1或更大、100：1或更大或者甚至为200：1或更大。
鳍型结构的高度H由纳米线的长度限定，并且在图7(a)到7(e)的实施例中基本上等于纳米线的长度。
在本发明的方法中，一个组和相邻的组之间的间距被形成得比在任何组中的任意两个相邻的纳米线之间的最大间距大得多。这确保了围绕一组纳米线形成的鳍型结构将不会与围绕相邻组的纳米线形成的鳍型结构合并。一层或更多层包封材料形成为具有总厚度等于或大于一个组内的纳米线之间的间隔距离的一半，会导致围绕一个纳米线形成的包封材料和围绕该组的相邻纳米线形成的包封材料合并，从而形成基体—然而，所形成的包封材料的厚度不足以引起围绕一个纳米线形成的包封材料与围绕另一组的纳米线形成的包封材料合并。因此，形成多个鳍型结构，每组纳米线形成一个鳍型结构。
图4(a)到4(f)显示本发明的另一种方法的主要步骤。该方法将再次参照低维结构是纳米线的实施例进行描述。这些图仅显示一组纳米线，但是该方法可以应用于纳米线形成多个组的情况。
首先，如图4(a)所示在成形衬底2的表面上形成一个或多个层。在图4(a)中仅显示一个层10，但是本发明不限于此。层10可以通过任何适当的过程形成，并且可以是任何可以选择性地从在该方法的后面的步骤中将要形成的包封材料进行加工的材料。层10可以包括例如硅石层或氮化硅层，所述层在使用硅作为包封材料以形成基体时是合适的材料。基于下面说明的原因，每个层10可以视为“牺牲层(sacrificial layer)”。
接下来，在牺牲层10中在每个需要形成纳米线的位置处形成孔11，如图4(b)所示。每个孔延伸通过牺牲层10，以便暴露成形衬底2。所述孔可以通过任何适当的过程形成，例如掩模和蚀刻过程、光刻和湿蚀刻或干蚀刻的组合、电子束光刻、压印光刻、光学光刻或干涉光刻和反应性离子蚀刻。
如果需要，为了形成纳米线，可以在每个孔11中沉积催化剂，例如金属催化剂。如果要完成这个步骤，则形成孔的步骤可以与适当的剥离技术相结合，以便在纳米线的成形步骤之前在孔内沉积催化剂。
接下来，形成纳米线1并将纳米线1包封到基体5内以形成鳍型结构6，如图4(c)和4(d)所示。图4(c)显示纳米线1生长后的结构，而图4(d)显示了在所有表面上共形沉积基体5后的结构。这些步骤大体上与图7(b)和7(c)一致，因此它们的描述将不再重复。
接着，基体5的水平表面被回蚀，优选采用各向异性蚀刻过程，以去除形成在成形衬底的未形成纳米线的区域上的基体。这个步骤的结果在图4(e)中显示。(正如上面介绍的，除非鳍型结构的上表面没有掩模遮盖，否则这个步骤也会导致从鳍型结构的上表面去除基体)
接下来，去除该牺牲层或每个牺牲层10，如图4(f)所示。这可以采用任何适当的不会影响鳍型结构6的技术来完成，例如各向同性的干式或湿式化学蚀刻，所述技术可以与各向异性的干式或湿式化学蚀刻步骤相结合。例如，如果基体由多晶硅形成，则氮化硅或硅石层可以选择性地使用氟化氢(HF)溶液被湿式化学蚀刻。
在本实施例中，鳍型结构6在成形衬底2上具有非常小的覆盖区(footprint)，这是因为鳍型结构6仅通过纳米线1连接到成形衬底2。基体5不与成形衬底2接触。因此，很容易将鳍型结构6从成形衬底2上分离以用于转移到目标衬底。
图4(a)到4(f)的方法可以应用到在成形衬底2上成组地排列纳米线的方法中，例如参照图7(a)到7(f)所说明的示例。然而，图4(a)到4(f)的方法不需要在成形衬底2上成组地排列纳米线，而可以应用到成形衬底2上的纳米线的任何排列中。
通过本发明的方法形成的基体5可以是惰性基体，所述惰性基体仅用于在将鳍型结构从供体衬底去除并且转移到目标衬底期间给纳米线提供支撑。在这种情况中，基体可以由任何能提供充分支撑的材料形成，而基体的其它特性并不重要—基体可以例如是透明的或不透明的、导电或不导电的等。可选地，基体可以在装置中执行主动或被动功能，鳍型结构或带型结构被组合到所述装置中，并且在这种情况中，基体需要由具有与所述功能合适的特性的材料形成。图9显示本发明的实施例，其中基体在最终的装置中执行功能。
在图9的实施例中，基体包括围绕半导体纳米线1的阵列顺序形成的两个层5a、5b。第一层5a是电介质材料层，例如硅石，并且可以通过化学气相沉积(CVD)、物理气相沉积或热氧化形成。第二层是导电层，例如可以通过CVD沉积并接着被热退火以使其再结晶的高度掺有杂质的多晶硅。在这个实施例中，层5a、5b既用作纳米线的支撑，也用作随后的薄膜晶体管装置结构的一部分。例如，基体可以用来形成晶体管中的栅极叠层，其中纳米线1提供源极区、漏极区和沟道区。第一层5a形成栅极电介质，而第二层5b形成栅极电极。在本实施例中，包封材料的第一层5a围绕每个单个的纳米线定位，并且不会与围绕相邻纳米线定位的相对应的层合并而形成单一结构。同样地，第一层5a可以看成纳米线的一部分。
图9中的晶体管12包括一组纳米线，所述纳米线已经包封在含有两层不同包封材料的基体中，例如，根据图4(a)到4(f)或图7(a)到7(f)的方法用如参照图5(a)到5(e)所述形成的两种不同材料。包封的纳米线组被转移到目标衬底并设置在目标衬底上以形成带型结构。
然后，蚀刻基体以暴露纳米线1的上端和下端。在图11(a)和11(b)中示出了形成这种结构的适当的方法。
首先，在带型结构已经沉积到接收器衬底7之后将掩模材料17(例如，SiO2或金属层)沉积到带型结构上。掩模材料17可以被牺牲或不被牺牲。随后，光致抗蚀剂(在图11(a)中未示出)被沉积在掩模材料16上，并利用光刻加工被形成图案，以便将对掩模材料的与包封的纳米线接触的区域进行曝光。
而在使用硅石(SiO2)作为掩模材料的情况中，例如采用使用氢氟酸(HF)进行蚀刻或采用反应性离子蚀刻(RIE)，将掩模材料17被曝光的区域去除，以暴露包封的纳米线。
接下来，在多晶硅基体的情况中，对暴露的基体应用各向同性的干式或湿式-化学蚀刻(例如氢氧化钾(KOH)溶液)。这将蚀刻始终围绕纳米线端部的基体的外层9。围绕纳米线芯部1’的热氧化物8用作蚀刻停止层，从而防止硅纳米线芯部本身被蚀刻。此外，该蚀刻过程的各向同性属性将会导致如图11(a)所示的“底切轮廓”。
附加的掩模材料17是需要的，这是因为这个步骤中使用的KOH会剥离光致抗蚀剂。
接下来，使用选择性的干蚀刻来蚀刻暴露的热氧化物8，以留下暴露在已去除掩模材料17的区域中的硅纳米线芯部1’。硅纳米线芯部1’将不会被这个过程蚀刻。这个蚀刻步骤的结果显示在图11(b)中。
在纳米线1暴露的端部上沉积适当的导电材料以形成源极触点13和漏极触点14。在基体5上也沉积适当的导电材料以形成栅极带(gatestrap)15。用于导电触点的适当的材料可以是通常用于在半导体材料上形成电触点的任何材料，例如Ti、Ni、Cr、Au、Al、Ta、Mo、W、Cu、Pt或这些材料作为多层的任何组合(例如，以便改善粘结性或接触电阻)。根据特定的触点而定，可能有必要至少在将要形成金属触点的下面用较高浓度的掺杂剂掺杂到纳米线或基体中。
如上面提到的，基体5可以形成多于两层的材料。在本发明的另一个实施例中，基体包括四个不同的层，依次是：
1.隧道绝缘层—例如，本实施例可以采用硅纳米线，并且隧道绝缘层可以由二氧化硅构成并且通过硅纳米线的热氧化形成；
2.浮置栅(floating gate)，所述浮置栅由例如通过CVD沉积的高度掺杂有杂质的多晶硅构成；
3.控制绝缘层，所述控制绝缘层由例如热生长或CVD沉积的二氧化硅构成；和
4.控制栅，所述控制栅由例如通过CVD沉积的高度掺杂有杂质的多晶硅。
隧道绝缘层和浮置栅的厚度使得它们被定位到单独的纳米线(即，围绕一个纳米线设置的隧道绝缘层和浮置栅不会与围绕相邻纳米线设置的隧道绝缘层和浮置栅合并)。控制绝缘层和控制栅的厚度使得围绕一个纳米线设置的控制绝缘层或控制栅分别与围绕相邻纳米线设置的控制绝缘层或控制栅合并。
包封的纳米线组被转移到目标衬底并设置在目标衬底上，以便形成带型结构。在转移到目标衬底后，带型结构可以被处理成浮置栅存储阵列，在所述存储阵列中每个纳米线可以用于存储一位数据。
在另一个实施例中，基体5可以用作光聚焦/重新定向层，并且与纳米线的功能(例如用作pin型二极管)相结合以形成光敏探测器或光伏器件。图8中示出了本实施例。在本实施例中，基体5由透光材料形成，并且被成形为使得侧表面由柱面透镜的多个部分构成。入射在基体5的侧表面上的光被聚焦在纳米线1上，纳米线1基本上沿每个柱面透镜的聚焦线定位。
发光纳米线是已知的。从纳米线发射的光被相对于平行于纳米线纵轴的偏振轴线偏振。在本发明的又一个实施例中，基体5用作光吸收层，使得光能被基体吸收并转移到纳米线，自然随后以限定的偏振和波长被重新发射。
可选地，基体可以是透射型，并且纳米线可以通过直接地形成到纳米线或形成到包括在基体中的导体材料的电触点被电驱动以发射光。
作为另一种可选方式，基体(或者在基体包括两个或更多个不同材料的层的情况中为基体的至少一层)可以发光。
通常，包封层或每个包封层(如果存在两个或更多个包封层)可以选择成具有任何所需的特性。例如，包封层或多个包封层中的至少一层(如果存在两个或更多个包封层)可以是透明的或非透明的、可以是电绝缘的或导电的、可以是发光的、可以是非均质的等。(“非均质”意味着包封材料例如在组成或结构方面不是同类的。例如，包封层本身可以包括多个由第一材料形成并包封在第二材料中的“客体”结构(为任何尺寸、形状和空间分布)。非均质材料的示例为包括硅纳米粒子分布的二氧化硅层。这种复合物可以通过高密度等离子CVD过程形成，并且通常具有发光特性。非均质材料的另一个示例是多孔材料，例如多孔阳极氧化铝。)
在一个示例中，基体的形成可以包括在低维结构上至少形成第一包封材料层、和将第一包封材料的至少一部分转换为与第一包封材料不同的第二包封材料。例如，可以形成一个包封层(例如硅)，并且该层的一部分可以被(热)氧化，例如以将该部分转变成二氧化硅(硅石)，使得最终的基体包含两种不同材料的层。这有时候比沉积两个单独的层更理想，这是因为通过热氧化形成(或生长)的二氧化硅层通常比通过CVD沉积的二氧化硅层的质量更好。在基体由多层构成的情况中，这是有用的。这种情形的示例是上面描述的浮置-栅器件的实施例。在这个特定的实施例中，所述器件包括被定位在每个纳米线上并且不会合并的隧道氧化物和浮置栅、和在相邻的纳米线之间是连续的控制氧化物和控制栅。顺便提及，这是(如下面讨论)隧道氧化物和浮置栅可以被看成形成纳米线结构的一部分而控制氧化物和控制栅可以被看作形成基体的示例。
应该注意，形成在低维结构上的包封层可以看成基体的一部分，或者可以看成低维结构的一部分。例如，如果位于低维结构的第一位置处的一个组内的包封材料8与低维结构的相同组内的位于第二位置处的低维结构的相同包封材料8是连续的(见图12(a))，包封材料8可以看成基体的一部分。除非包封材料8的厚度大于相邻低维结构之间的间距的一半，否则包封材料8本身不会构成完整的基体。然而，如果两个或更多个包封层8、9总计具有大于相邻低维结构的间距两倍的总厚度，则所述包封层一起构成基体。
可选地，如果位于低维结构的第一位置处的一个组内的包封材料8与位于低维结构的相同组内的第二位置处的低维结构的相同包封材料8是不连续的(见图12(b))，则包封材料8可以看成低维结构1的一部分而不是基体。从另一个角度来看，包封低维结构1但被定位在每个低维结构1的每个位置处的任何材料都可以看成所述低维结构的一部分。
图12(a)和12(b)显示两组由两层包封材料8、9包封的3个低维结构1。在第一种情形中(图12(a))，基体包括两层8、9。在第二种情形中(图12(b))，基体包括单个层9，而另一层包封材料8形成低维结构1的子结构的一部分。
作为示例，热氧化为硅的表面层与水或氧在高温下发生反应并转变成氧化硅的过程。因此，硅在表面处的部分通过该过程被消耗掉。能想到的是在硅表面上的硅纳米线阵列。如果衬底表面没有另外被保护，则热氧化过程将会氧化纳米线的表面和衬底的表面，从而形成类似图12(a)的结构。这个结构类似于在传统的在所有表面上沉积层的各向同性CVD过程中形成的结构。然而，如果衬底的暴露表面首先被保护以防止该表面氧化(例如，如说明通过在表面层中的孔形成细长结构的实施例)，则该结构将会类似图12(b)。因此，可以看到，对于围绕纳米线并用作栅极电介质的热氧化物根据其如何沉积和采取的形式是有可能被看作基体的一部分或纳米线本身的一部分。
在上面描述的实施例中，一旦纳米线组已经包封在基体中，每个组就已经与其它组分离(在包封一组的基体与包封相邻组的基体是连续的实施例中)。然而，本发明并不限于此，并且两个或更多个纳米线组可以被组合到单个装置中。
图10显示一种微电子机械(MEM)系统，所述系统包括多个纳米线1的组3a-3d，并且每个纳米线组被包封在基体5中。(在图10中显示了四个组，但是实施例并不限于这个具体数量的组)纳米线组大体上彼此平行地延伸。包封的纳米线的组可以例如如图7(a)-7(d)所描述的那样形成。
在本实施例中，包封的纳米线组没有转移到目标衬底，并且成形衬底还用作接收器/目标衬底。每个组仅在鳍的端部附近的点16处被粘附到成形/目标衬底，并且远离这些定位点的鳍没有粘附到衬底。
在一个特定的运行模式中，dc电压(图10中用“+”表示)横过第一组纳米线3d施加，而第二dc电压(用“-”表示)横过第三组纳米线3b施加。此外，分别施加ac电压ac1和ac2到第四和第二纳米线组3a和3c。ac电压是例如以180°彼此异相的。在所述实施例中，基体5包括导电材料，并且当施加的电压的极性改变时，电压的施加引起远离定位点16的基体平行于衬底移动。如果ac1是正的而ac2是负的，则施加到纳米线组的电压的极性适于引起第四组3a被吸引到第三组3b，并且第二组3b被第一组3a吸引，但是第三组3b被第二组3c排斥，如图10中白箭头所示。因此，空气从第四组3a和第三组3b之间的间隙中挤出，并且从第二组3c和第一组3d之间的间隙挤出，但是空气被吸入到第三组3b和第二组3c之间的间隙，如图10中实心黑色箭头所示。
因此，MEM系统提供例如用于冷却其它部件的气流。运行模式的另一个示例可以使用四个不同的ac信号，其中施加到相邻组的信号被相移90°。在这种情况中，组振荡的频率是施加的ac电压的频率的两倍。
本发明允许纳米线1形成有所需的图案和取向，使得所述纳米线用作用于随后的基体结构的支撑以生产高纵横比的MEMS型结构。本发明消除了对于限定类似图10中所示的结构对光刻和蚀刻的需求。
以上本发明已经参考实施例进行了描述，在实施例中纳米线是包封在基体中的低维结构。然而，本发明并不限于此，并且可以应用于其它例如碳纳米管、激光二极管或发光二极管(LED)的细长结构。例如，在又一个实施例中，激光二极管或LED的阵列嵌入基体中。基体被用来将所述装置转移到用在例如LCD的电子显示器中的面板，在面板上可以用作用于光学互连或用来提供其它面板上的功能的发射源。基体可以选择性地用来形成与激光二极管或LED的电触点或用来耦合来自激光二极管或LED的光。
此外，本发明不限于细长结构，而可以用于其它例如平板的低维结构。可以想到的是，从一列垂直取向的平板形成鳍型结构--提供每个平板的平面平行于平板的列放置，并且相邻的平板之间的间距小于基体厚度的两倍，可以形成鳍型结构。
在上面描述的实施例中，每组低维结构是线性组，其中低维结构沿一条线排列，例如沿直线排列。本发明并不限于此，并且这些组可以具有任何适当的形式。例如，每个组可以由沿闭合路径排列的低维结构构成，如图2所示。
一组中的低维结构可以规则地间隔开，或者该低维结构可以不规则地间隔开。

Claims (63)

1.一种包封低维结构的方法，所述方法包括步骤：
在第一衬底上形成第一组低维结构和第二组低维结构；和
将所述第一组低维结构和所述第二组低维结构包封在基体中，所述第一组低维结构与所述第二组低维结构被以分离方式包封。
2.如权利要求1中所述的方法，包括步骤：
包封所述第一和第二组低维结构，使得包封所述第一组低维结构的基体与包封所述第二组低维结构的基体仅在所述第一衬底附近是连续的。
3.如权利要求1中所述的方法，包括步骤：
包封所述第一和第二组低维结构，使得包封所述第一组低维结构的基体与包封所述第二组低维结构的材料是不连续的。
4.如权利要求1或2中所述的方法，包括进一步的步骤：
将包封所述第一组低维结构的基体与包封所述第二组低维结构的基体分离。
5.如权利要求3或4中所述的方法，包括进一步的步骤：
将所述第一组低维结构和所述第二组低维结构中的至少一个转移到第二衬底。
6.如权利要求3或4中所述的方法，包括进一步的步骤：
在所述第一衬底上重新取向和/或重新定位所述第一组低维结构和所述第二组低维结构中的至少一个。
7.如权利要求1、2或3中所述的方法，其中，所述第一组和所述第二组之间的间距大于任一组中的相邻低维结构之间的最大间距。
8.如前面的权利要求中任一项所述的方法，其中，每个组中的所述低维结构沿各自的线排列。
9.如权利要求8中所述的方法，其中，每个组中的所述低维结构沿各自的直的或基本上直的线排列。
10.如前面的权利要求中任一项所述的方法，其中，每个组中的所述低维结构规则地间隔开。
11.如权利要求1到9中任一项所述的方法，其中，每个组中的所述低维结构不规则地间隔开。
12.如前面的权利要求中任一项所述的方法，还包括步骤：
在所述第一衬底上形成层；和
在所述层上限定多个孔以暴露所述第一衬底，且
其中，形成所述第一和第二组低维结构的所述步骤包括在所述层中的各个孔处形成每个结构。
13.如权利要求12中所述的方法，包括进一步的步骤：
在形成所述第一和第二组低维结构后去除所述层。
14.一种方法，所述方法包括步骤：
在第一衬底上形成层；
在所述层中限定多个孔以暴露所述衬底；
在所述衬底上形成多个低维结构，每个结构位于所述层中的各个孔处；
将所述低维结构包封在基体中；和
去除所述层。
15.如权利要求14中所述的方法，包括进一步的步骤：
将所述低维结构转移到第二衬底。
16.如权利要求12、13、14或15中所述的方法，其中，所述层是硅石层或氮化硅层。
17.如前面的权利要求中任一项所述的方法，包括进一步的步骤：
去除至少一部分所述基体。
18.如权利要求17中所述的方法，其中，所述去除至少一部分所述基体的步骤包括对所述基体的至少一个表面进行平坦化。
19.如权利要求17所述的方法，其中，所述去除至少一部分所述基体的步骤包括暴露至少一个低维结构的至少一部分。
20.如前面的权利要求中任一项所述的方法，其中，在所述第一衬底上形成所述低维结构包括以基本上单向的第一取向形成所述低维结构。
21.如权利要求20所述的方法，其中，在所述第一衬底上形成所述低维结构包括形成细长结构且所述细长结构的纵轴基本上垂直于所述第一衬底。
22.如直接或间接引用权利要求5或权利要求15时的权利要求20所述的方法，其中，所述转移步骤包括以与所述基本上单向的第一取向不同的基本上单向的第二取向将所述低维结构转移到所述第二衬底。
23.如间接引用权利要求5或权利要求15时的权利要求21所述的方法，其中，所述转移步骤包括将所述细长结构转移到所述第二衬底且所述细长结构的纵轴基本上平行于所述第一衬底。
24.如权利要求1到23中任一项所述的方法，其中，所述包封所述低维结构的步骤包括在所述低维结构上形成至少一层第一包封材料。
25.如权利要求1到23中任一项所述的方法，其中，所述包封所述低维结构的步骤包括在所述低维结构上形成至少一层第一包封材料、和在所述第一包封材料层上形成一层与所述第一包封材料不同的第二包封材料。
26.如权利要求1到23中任一项所述的方法，其中，所述包封所述低维结构的步骤包括在所述低维结构上形成至少一层第一包封材料、和将至少一部分所述第一包封材料转换为与所述第一包封材料不同的第二包封材料。
27.如权利要求24、25或26所述的方法，其中，所述第一和第二包封材料中的至少一个是透明的。
28.如权利要求24、25或26所述的方法，其中，所述第一和第二包封材料中的至少一个是不透明的。
29.如权利要求24、25或26所述的方法，其中，所述第一和第二包封材料中的至少一个是电绝缘的。
30.如权利要求24、25或26所述的方法，其中，所述第一和第二包封材料中的至少一个是导电的。
31.如权利要求24、25或26所述的方法，其中，所述第一和第二包封材料中的至少一个是发光的。
32.如权利要求24、25或26所述的方法，其中，所述第一和第二包封材料中的至少一个是非均质的。
33.如权利要求1到25中任一项所述的方法，包括步骤：
由基本上各向同性的形成过程形成所述包封材料或每个包封材料。
34.如权利要求1到25中任一项所述的方法，包括步骤：
由气相沉积过程形成所述包封材料或每个包封材料。
35.一种复合结构，所述复合结构包括：
基体；和
多个嵌入所述基体中的低维结构，
其中，所述低维结构沿着大体上垂直于所述低维结构的轴线延伸的至少一条线排列。
36.如权利要求35中所述的结构，其中，所述低维结构基本上单向取向。
37.如权利要求36中所述的结构，其中，任何两个相邻的结构之间的最大间距小于所述基体的最小尺寸。
38.如权利要求35、36或37所述的结构，其中，所述低维结构沿基本上直的线排列。
39.如权利要求35到38中任一项所述的结构，其中，所述低维结构规则地间隔开。
40.如权利要求35到38中任一项所述的结构，其中，所述低维结构不规则地间隔开。
41.如权利要求35到40中任一项所述的结构，其中，所述低维结构是沿着大体上垂直于所述低维结构的纵轴延伸的至少一条线排列的细长结构。
42.如权利要求35到41中任一项所述的结构，其中，一个或多个所述低维结构的至少一部分没有被所述基体覆盖。
43.如权利要求42中所述的结构，其中，所述低维结构中的至少一个沿着该低维结构的整个长度没有被所述基体覆盖。
44.如权利要求35到42中任一项所述的结构，其中，所述基体包括设置在每个所述低维结构上的至少一层第一包封材料。
45.如权利要求35到42中任一项所述的结构，其中，所述基体包括设置在每个所述低维结构上的至少一层第一包封材料、和设置在所述第一包封材料上的与所述第一包封材料不同的一层第二包封材料。
46.如权利要求44或45所述的结构，其中，所述包封材料中的至少一个是透明的。
47.如权利要求44或45所述的结构，其中，所述包封材料中的至少一个是不透明的。
48.如权利要求44或45所述的结构，其中，所述包封材料中的至少一个是电绝缘的。
49.如权利要求44或45所述的结构，其中，所述包封材料中的至少一个是导电的。
50.如权利要求44或45所述的结构，其中，所述包封材料中的至少一个是发光的。
51.如权利要求44或45所述的结构，其中，所述包封材料中的至少一个是非均质的。
52.如权利要求42所述的结构，包括晶体管。
53.如权利要求52所述的结构，其中，
所述基体包封所述低维结构的中间部分，但不包封所述低维结构的每个端部；
其中所述低维结构的第一端部电连接到第一电触点；
其中所述低维结构的第二端部电连接到第二电触点；和
其中所述基体电连接到第三电触点。
54.如权利要求35到41中任一项所述的结构，其中，所述结构是发光结构。
55.如权利要求54所述的结构，包括用于驱动所述低维结构发光的装置。
56.如权利要求55所述的结构，包括用于电驱动所述低维结构发光的装置。
57.如权利要求54所述的结构，其中，所述包封材料在使用时吸收光，从而引起所述低维结构重新发光。
58.如权利要求35到41中任一项所述的结构，其中，所述结构是光感测结构。
59.如权利要求35到41中任一项所述的结构，其中，所述结构是光伏结构。
60.如权利要求58或59所述的结构，其中，所述包封材料被布置成重新定向入射到所述低维结构上的光。
61.如权利要求35到41中任一项所述的结构，其中，所述结构包括存储器装置。
62.如权利要求61中所述的结构，其中，基体依次包括：第一电绝缘层；第一导电层；第二电绝缘层；和第二导电层；其中围绕一个低维结构的所述第一电绝缘层与围绕相邻的低维结构的所述第一电绝缘层分离；其中围绕一个低维结构的所述第一导电层与围绕相邻的低维结构的所述第一导电层分离；其中围绕一个低维结构的所述第二电绝缘层与围绕相邻的低维结构的所述第二电绝缘层是连续的；并且其中围绕一个低维结构的所述第二导电层与围绕相邻的低维结构的所述第二导电层是连续的。
63.如权利要求35到41中任一项所述的结构，其中，
所述结构包括包封在第一基体中的第一组低维结构和包封在第二基体中的第二组低维结构，所述第一组低维结构与所述第二组低维结构相对；并且
其中所述第一基体和所述第二基体是导电的。
CN200780037936.XA 2006-10-11 2007-10-11 包封和转移低维结构 Expired - Fee Related CN101522558B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
GB0620134.7 2006-10-11
GB0620134A GB2442768A (en) 2006-10-11 2006-10-11 A method of encapsulating low dimensional structures
PCT/JP2007/070299 WO2008047847A1 (en) 2006-10-11 2007-10-11 Encapsulating and transferring low dimensional structures

Publications (2)

Publication Number Publication Date
CN101522558A true CN101522558A (zh) 2009-09-02
CN101522558B CN101522558B (zh) 2013-02-13

Family

ID=37491294

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200780037936.XA Expired - Fee Related CN101522558B (zh) 2006-10-11 2007-10-11 包封和转移低维结构

Country Status (5)

Country Link
US (1) US20100012180A1 (zh)
JP (1) JP2010506735A (zh)
CN (1) CN101522558B (zh)
GB (1) GB2442768A (zh)
WO (1) WO2008047847A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104508825A (zh) * 2012-06-07 2015-04-08 昆南诺股份有限公司 制造适于转移到非晶体层的结构的方法以及利用所述方法制造的结构

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101272012B1 (ko) * 2007-11-28 2013-06-07 삼성전자주식회사 반도체 장치의 제조 방법
US8273983B2 (en) * 2007-12-21 2012-09-25 Hewlett-Packard Development Company, L.P. Photonic device and method of making same using nanowires
US20090188557A1 (en) * 2008-01-30 2009-07-30 Shih-Yuan Wang Photonic Device And Method Of Making Same Using Nanowire Bramble Layer
GB2458907A (en) 2008-04-01 2009-10-07 Sharp Kk Device interconnects
GB2459251A (en) * 2008-04-01 2009-10-21 Sharp Kk Semiconductor nanowire devices
GB2458906A (en) * 2008-04-01 2009-10-07 Sharp Kk Nanowire manufacture
JP2011523902A (ja) 2008-04-14 2011-08-25 バンドギャップ エンジニアリング， インコーポレイテッド ナノワイヤアレイを製造するためのプロセス
CN102164845A (zh) * 2008-09-30 2011-08-24 Nxp股份有限公司 鲁棒高宽比半导体器件
ES2810301T1 (es) * 2008-11-14 2021-03-08 Advanced Silicon Group Tech Llc Dispositivos nanoestructurados
SE533531C2 (sv) 2008-12-19 2010-10-19 Glo Ab Nanostrukturerad anordning
US8062568B2 (en) 2009-08-27 2011-11-22 Korea University Research And Business Foundation Nano pattern writer
US20110284723A1 (en) * 2010-03-12 2011-11-24 Linyou Cao Semiconductor nano-wire antenna solar cells and detectors
WO2012066444A1 (en) * 2010-11-17 2012-05-24 International Business Machines Corporation Strained nanowire devices
US8736011B2 (en) * 2010-12-03 2014-05-27 Alphabet Energy, Inc. Low thermal conductivity matrices with embedded nanostructures and methods thereof
US20120214066A1 (en) * 2011-02-17 2012-08-23 Board Of Regents, The University Of Texas System High Aspect Ratio Patterning of Silicon
US9312426B2 (en) 2011-12-07 2016-04-12 International Business Machines Corporation Structure with a metal silicide transparent conductive electrode and a method of forming the structure
US9093495B2 (en) * 2012-01-03 2015-07-28 International Business Machines Corporation Method and structure to reduce FET threshold voltage shift due to oxygen diffusion
US8685844B2 (en) 2012-08-15 2014-04-01 International Business Machines Corporation Sub-10 nm graphene nanoribbon lattices
CN103101877B (zh) * 2013-01-28 2016-04-27 北京大学 一种基于有序纳米线阵列的气敏元件制备方法
CN104362512B (zh) * 2014-10-13 2017-09-26 北京大学 一种硅基纳米激光器制备方法
KR20180130097A (ko) * 2016-03-30 2018-12-06 인텔 코포레이션 트랜지스터 집적을 위한 나노와이어
WO2018085371A1 (en) 2016-11-01 2018-05-11 Massachusetts Institute Of Technology Lift-off embedded micro and structures

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6538367B1 (en) * 1999-07-15 2003-03-25 Agere Systems Inc. Field emitting device comprising field-concentrating nanoconductor assembly and method for making the same
US6340822B1 (en) * 1999-10-05 2002-01-22 Agere Systems Guardian Corp. Article comprising vertically nano-interconnected circuit devices and method for making the same
KR101008294B1 (ko) * 2001-03-30 2011-01-13 더 리전트 오브 더 유니버시티 오브 캘리포니아 나노구조체 및 나노와이어의 제조 방법 및 그로부터 제조되는 디바이스
US7091120B2 (en) * 2003-08-04 2006-08-15 Nanosys, Inc. System and process for producing nanowire composites and electronic substrates therefrom
JP4434658B2 (ja) * 2003-08-08 2010-03-17 キヤノン株式会社 構造体及びその製造方法
US7545010B2 (en) * 2003-08-08 2009-06-09 Canon Kabushiki Kaisha Catalytic sensor structure
US7057881B2 (en) * 2004-03-18 2006-06-06 Nanosys, Inc Nanofiber surface based capacitors
US7105428B2 (en) * 2004-04-30 2006-09-12 Nanosys, Inc. Systems and methods for nanowire growth and harvesting
JP2006128233A (ja) * 2004-10-27 2006-05-18 Hitachi Ltd 半導体材料および電界効果トランジスタとそれらの製造方法
CN100337981C (zh) * 2005-03-24 2007-09-19 清华大学 热界面材料及其制造方法
CN100358132C (zh) * 2005-04-14 2007-12-26 清华大学 热界面材料制备方法
GB0521521D0 (en) * 2005-10-21 2005-11-30 Medical Res Council Diagnostic methods and kits
JP2007184554A (ja) * 2005-12-06 2007-07-19 Canon Inc キャパシタおよびそれを用いた回路装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104508825A (zh) * 2012-06-07 2015-04-08 昆南诺股份有限公司 制造适于转移到非晶体层的结构的方法以及利用所述方法制造的结构

Also Published As

Publication number Publication date
US20100012180A1 (en) 2010-01-21
CN101522558B (zh) 2013-02-13
GB0620134D0 (en) 2006-11-22
JP2010506735A (ja) 2010-03-04
WO2008047847A1 (en) 2008-04-24
GB2442768A (en) 2008-04-16

Similar Documents

Publication Publication Date Title
CN101522558B (zh) 包封和转移低维结构
US10964722B2 (en) Micro LED display substrate, method for manufacturing the same, and display device
KR101249292B1 (ko) 열전소자, 열전소자 모듈, 및 그 열전 소자의 형성 방법
US11631691B2 (en) Three-dimensional flat memory device including a dual dipole blocking dielectric layer and methods of making the same
TWI654453B (zh) 以半導體為基礎之光學系統及製造其之方法
US9634163B2 (en) Lateral collection photovoltaics
TWI359498B (en) Vertical channel memory and manufacturing method t
US8461451B2 (en) Vertical junction tandem/multi-junction PV device
US8207028B2 (en) Two-dimensional patterning employing self-assembled material
US7947548B2 (en) Multifunctional tape
US20120183736A1 (en) Pattern formation employing self-assembled material
US8592939B2 (en) Semiconductor device and manufacturing method thereof
US20110023955A1 (en) Lateral collection photovoltaics
TW201705532A (zh) 可印刷之無機半導體結構
CN103620789A (zh) 3d垂直nand以及通过前侧工艺和后侧工艺制造其的方法
CN103563080A (zh) 具有嵌入的栅电极的自对准碳电子装置
JP2005159350A (ja) 多層の記憶構造を形成する方法、クロスポイントメモリ構造、並びにメモリスタック
JP2005217402A (ja) 自動位置合わせされた整流素子を用いるナノメートルスケールのメモリデバイスおよびその作成方法
US8134220B2 (en) Two-terminal nanotube devices including a nanotube bridge and methods of making same
KR20090055298A (ko) 반도체 장치의 제조 방법
TWI642169B (zh) 三維堆疊半導體結構之製造方法及其製得之結構
KR20070109462A (ko) 위치 선택적 수직형 나노선 성장 방법, 수직형 나노선을포함하는 반도체 나노 소자 및 이의 제조 방법
JP2023539307A (ja) 光電子デバイスを製造するための方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130213

Termination date: 20181011