CN103339752B - 具有嵌入式纳米结构的低导热率基体及其方法 - Google Patents
具有嵌入式纳米结构的低导热率基体及其方法 Download PDFInfo
- Publication number
- CN103339752B CN103339752B CN201180066221.3A CN201180066221A CN103339752B CN 103339752 B CN103339752 B CN 103339752B CN 201180066221 A CN201180066221 A CN 201180066221A CN 103339752 B CN103339752 B CN 103339752B
- Authority
- CN
- China
- Prior art keywords
- packing materials
- another example
- nano
- matrixes
- matrix
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N10/00—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects
- H10N10/10—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects operating with only the Peltier or Seebeck effects
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y40/00—Manufacture or treatment of nanostructures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N10/00—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects
- H10N10/80—Constructional details
- H10N10/85—Thermoelectric active materials
- H10N10/857—Thermoelectric active materials comprising compositions changing continuously or discontinuously inside the material
Landscapes
- Engineering & Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Nanotechnology (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Crystallography & Structural Chemistry (AREA)
- Thin Film Transistor (AREA)
- Silicon Compounds (AREA)
Abstract
提供一种具有至少一个嵌入式纳米线阵列的基体及其方法。基体包括纳米线以及位于纳米线之间的一种或多种填充材料。纳米线的每个包括第一端和第二端。纳米线基本上相互平行,并且通过一种或多种填充材料相对彼此固定到位。一种或多种填充材料的每种与小于50瓦每米每开氏度的导热率相关联。并且基体至少与升华温度和熔解温度关联,升华温度和熔解温度各高于350℃。
Description
技术领域
本申请要求2010年12月3日提交的共同转让的美国临时申请No.61/419366的优先权,为了所有目的,通过引用结合到本文中。
另外,本申请涉及美国专利申请No.12/299179,通过引用将其结合到本文中用于所有目的。
本文所述的工作部分由美国空军SBIR合同号FA8650-10-M-2031支持。因此,美国政府对本发明具有某些权利。
本发明针对纳米结构。更具体来说,本发明提供具有嵌入式纳米结构的低导热率基体及其方法。仅作为举例,本发明应用于供热电装置中使用的一个或多个低导热率材料中嵌入的纳米结构阵列。但是,大家会理解,本发明具有更广范围的应用性,包括但不限于用于太阳能电力、电池电极和/或能量储存、催化和/或发光二极管中。
背景技术
热电材料是在固体状态并且没有移动部分的情况下例如能够在所施加温度梯度(例如塞贝克效应)下将可观的热能量转换为电力或者在所施加电场(例如珀尔帖效应)下抽吸热量的材料。固态热力发动机的应用是大量的,包括从无论是一次还是废热源的各种热源来发电,以及冷却诸如微芯片和传感器之类的空间或物体。部分由于具有增强热电性能(例如效率、功率密度或热电优值摂ZT,其中ZT等于S2σ/k并且S是塞贝克系数,σ是电导率,以及k是热电材料的热导率)的纳米结构材料的进步,并且还由于对于将废热作为电力回收以改进能量效率或者冷却集成电路以改进其性能的系统的增加需要,对使用包括热电材料的热电装置的关注近年来已经增长。
至今,热电学因这些装置与实现能量生成或冷藏的相似手段的其它技术相比的较差成本性能而具有有限商业适用性。在其它技术通常不像热电学同样适合在轻便和低占用面积应用中使用的情况下,热电学然而常常受到其高昂成本限制。在商业应用中实现热电学的有用性方面重要的是包括高性能热电材料的装置(例如模块)的可制造性。这些模块优选地按照使得以最小成本确保例如最大性能的方式来产生。
当前可用的商业热电模块中的热电材料一般由均是有毒、难以制造并且获取和处理成本高的碲化铋或碲化铅来组成。随着对备选能量产生和微型级冷却能力的当前强烈需要,高度可制造、低成本、高性能热电学的推动力正在增长。
热电装置常常分为由诸如Bi2Te3和PbTe之类的常规热电材料所构成的、电接触的和在冷藏(例如珀尔帖)或能量转换(例如塞贝克)装置中组装的热电分支。这常常涉及将热电分支接合到允许串联配置的电连接的配置中的金属触点,同时提供热并联配置,以使得同时建立跨所有分支的温度梯度。但是,许多缺点存在于常规热电装置的产生中。例如,与处理和组装外部构成的热电分支关联的成本常常较高。常规处理或组装方法通常使得难以制造许多热电应用所需的小型热电装置。常规热电材料通常是有毒且昂贵的。
纳米结构常常指的是具有在纳米级(例如在0.1nm与1000nm之间)所测量的至少一个结构尺寸。例如,纳米线表征为具有一种截面面积,其具有在纳米级所测量的对边距离,即使纳米线的长度可能相当长。在另一个示例中,纳米管或者空心纳米线的特征在于具有一种壁厚度和总截面面积,其具有在纳米级所测量的对边距离,即使纳米管的长度可能相当长。在又一个示例中,纳米孔表征为具有一种截面面积的空隙,其中具有在纳米级所测量的对边距离,即使纳米孔的长度可能相当长。在又一个示例中,纳米网是一种有时相互链接的阵列,包括诸如纳米线、纳米管和/或纳米孔之类的多个其它纳米结构。
纳米结构已经表明对于改进热电性能是有希望的。从热电材料来创建0D、1D或2D纳米结构在一些情况下可改进那种材料的热电发电或冷却效率,并且在其它情况下有时非常显著(100或以上的因子)。但是,在包括许多纳米结构的实际宏观热电装置中所需的纳米结构的对齐、标度和机械强度方面存在许多限制。使用与硅的处理相似的方法来处理这类纳米结构会具有巨大成本优点。例如,创建具有平坦表面的纳米结构阵列支持例如金属化等的平坦半导体过程。
因此,极大地期望从具有有利电、热和机械性质的材料来形成这些超长纳米结构阵列供热电装置中使用。
发明内容
本发明针对纳米结构。更具体来说,本发明提供具有嵌入式纳米结构的低导热率基体及其方法。仅作为举例,本发明应用于供热电装置中 使用的一个或多个低导热率材料中嵌入的纳米结构阵列。但是,大家会理解,本发明具有更广范围的适用性,包括但不限于用于太阳能电力、电池电极和/或能量储存、催化和/或发光二极管中。
按照一个实施例,具有至少一个嵌入式纳米线阵列的基体包括纳米线以及位于纳米线之间的一种或多种填充材料。纳米线的每个包括第一端和第二端。纳米线基本上相互平行,并且通过一种或多种填充材料相对彼此固定到位。一种或多种填充材料的每种与小于50瓦每米每开氏度的导热率相关联。并且基体至少与升华温度和熔解温度关联,升华温度和熔解温度各高于350℃。
按照另一个实施例,具有至少一个嵌入式纳米结构阵列的基体包括纳米结构,纳米结构分别包括第一端和第二端。纳米结构对应于空隙。一种或多种填充材料至少位于空隙中。每个纳米结构包括半导体材料。纳米结构基本上相互平行,并且通过一种或多种填充材料相对彼此固定到位。一种或多种填充材料的每种与小于50瓦每米每开氏度的导热率相关联。并且基体至少与升华温度和熔解温度关联,升华温度和熔解温度各高于350℃。
按照又一个实施例,一种用于制作具有至少一个嵌入式纳米结构阵列的基体的方法包括:采用至少一种或多种填充材料来填充与纳米结构对应的空隙,一种或多种填充材料的每种与小于50瓦每米每开氏度的导热率相关联,纳米结构包括半导体材料;以及形成至少嵌入有纳米结构的基体,基体至少与升华温度和熔解温度关联,升华温度和熔解温度各高于350℃。用于填充空隙的过程包括将纳米结构保持为基本上相互平行,并且通过一种或多种填充材料将纳米结构相对彼此固定到位。
根据实施例,可实现这些有益效果的一个或多个。参照以下详细描述和附图,能够全面理解本发明的这些有益效果以及各种附加目的、特征和优点。
附图说明
图1是示出按照本发明的一个实施例的基体中嵌入的纳米线阵列的简化图。
图2是示出按照本发明的另一个实施例的基体中嵌入的纳米孔阵列的简化图。
图3是示出按照本发明的一个实施例、用于形成基体中嵌入的纳米结构阵列的方法的简化图。
图4是示出按照本发明的一个实施例、作为用于形成基体中嵌入的纳米结构阵列的方法的一部分的用于形成纳米结构阵列的过程的简化图。
图5是示出按照本发明的一个实施例、作为用于形成基体中嵌入的纳米结构阵列的方法的一部分所形成的纳米结构阵列的简化图。
图6A、图6B和图6C是示出按照本发明的某些实施例、作为用于形成基体中嵌入的纳米结构阵列的方法的一部分的多个纳米结构的各种视图的扫描电子显微镜图像。
图7是示出按照本发明的一个实施例、作为用于形成基体中嵌入的纳米结构阵列的方法的一部分的第一纳米结构阵列和第二纳米结构阵列的形成的简化图。
图8是示出按照本发明的另一个实施例、作为用于形成基体中嵌入的纳米结构阵列的方法的一部分的第一纳米结构阵列和第二纳米结构阵列的形成的简化图。
图9是示出按照本发明的一个实施例、作为图3的方法的一部分的用于填充过程期间填充纳米结构阵列的自旋(spin-on)涂层过程期间的纳米结构阵列的侧视图的简化图。
图10是示出按照本发明的一个实施例、作为图3的方法的一部分、在自旋涂层过程用于填充纳米结构阵列之后的纳米结构阵列的侧视图的简化图。
图11A-11F是示出按照本发明的某些实施例、作为图3的方法的一部分的自旋涂层过程之后的纳米结构阵列的各种视图的扫描电子显微镜图像。
图12是示出按照本发明的一个实施例、作为图3的方法的一部分的用于填充纳米结构阵列的沉积过程期间的纳米结构阵列的侧视图的简化图。
具体实施方式
本发明针对纳米结构。更具体来说,本发明提供具有嵌入式纳米结构的低导热率基体及其方法。仅作为举例,本发明应用于供热电装置中使用的一个或多个低导热率材料中嵌入的纳米结构阵列。但是,大家会理解,本发明具有更广范围的适用性,包括但不限于用于太阳能电力、电池电极和/或能量储存、催化和/或发光二极管中。
一般来说,热电材料的有用性取决于材料的物理几何结构。例如,在热电装置的热和冷侧提供的热电材料的表面面积越大,则热电材料通过功率密度的增加来支持热量和/或能量传递的能力越大。在另一个示例中,热电材料的热侧与冷侧之间的适当最小距离(即,热电纳米结构的长度)帮助更好地支持跨热电装置的较高热梯度。这又可增加通过增加功率密度来支持热量和/或能量传递的能力。
一种类型的热电纳米结构是具有适当热电性质的纳米线阵列。纳米线能够具有有利热电性质,但是至今,常规纳米线和纳米线阵列在其技术适用性方面因阵列的较小尺寸和所制作纳米线的短长度而一直受到限制。具有热电适用性的另一种类型的纳米结构是纳米孔或纳米网。纳米孔或纳米网阵列也因其中能够创建或合成这些纳米结构的小体积而具有有限适用性。例如,长度短于100μm的常规纳米结构在发电和/或热抽取方面具有有限适用性,以及长度短于10μm的常规纳米结构因为使用可用热交换技术跨这些短长度来保持或建立温度梯度的能力被极大地减小,而适用性更小。此外,在另一个示例中,小于4、6、8和12英寸的晶圆尺寸的阵列在商业上受到限制。
使用诸如硅之类的半导体材料所形成的超长纳米结构的大阵列的开发在形成热电装置中能够是有用的。例如,具有低导热率并且在半导体衬底的预定区域中形成的硅纳米结构能够用于形成用于制作单晶圆热电装置的多个热电元件。在另一个示例中,在半导体衬底的预定区域中形成的硅纳米线能够用作组装热电装置中的n型或p型分支或者两者。
但是,在形成和利用纳米结构阵列中常常存在许多困难。例如,纳米结构常常是脆的,并且能够易于弯曲或断裂。在另一个示例中,纳米结构不能直接施加到高温表面。在又一个示例中,纳米结构不能暴露于恶劣环境。在又一个示例中,纳米结构需要支承材料以形成热电应用所需的可靠平坦金属触点。因此,纳米结构阵列会获益于嵌入适当基体中。
图1是示出按照本发明的一个实施例的基体中嵌入的纳米线阵列的简化图。这个简图只是示例,而不应当不适当地限制权利要求书的范围。本领域的技术人员会知道许多变更、备选和修改方案。图1中,纳米线阵列2110在半导体材料块(例如半导体衬底2120)中形成。在一个示例中,半导体衬底2120是整个晶圆。在另一个示例中,半导体衬底2120是4英寸晶圆。在又一个示例中,半导体衬底是大于4英寸晶圆的面板。在另一个示例中,半导体衬底2120是6英寸晶圆。在另一个示例中,半导体衬底2120是8英寸晶圆。在另一个示例中,半导体衬底2120是12英寸晶圆。在又 一个示例中,半导体衬底2120是大于12英寸晶圆的面板。在又一个示例中,半导体衬底2120采取除了晶圆之外的形状。在又一个示例中,半导体衬底2120包括硅。
在一些实施例中,半导体衬底2120经过功能化。例如,半导体衬底2120经过掺杂以形成n型半导体。在另一个示例中,半导体衬底2120经过掺杂以形成p型半导体。在又一个示例中,半导体衬底2120使用III族和/或V族元素来掺杂。在又一个示例中,半导体衬底2120经过功能化,以便控制半导体衬底2120的电和/或热性质。在又一个示例中,半导体衬底2120包括掺杂有硼的硅。在又一个示例中,半导体衬底2120经过掺杂,以便将半导体衬底2120的电阻率调整到大约0.00001Ω-m与10Ω-m之间。在又一个示例中,半导体衬底2120经过功能化,以便为纳米线阵列2110提供0.1W/m·K(即,瓦每米每开氏度)与500W/m·K之间的导热率。
在其它实施例中,纳米线阵列2110在半导体衬底2120中形成。例如,纳米线阵列2110在基本上全部半导体衬底2120中形成。在另一个示例中,纳米线阵列2110包括多个纳米线2130。在又一个示例中,多个纳米线2130的每个具有第一端2140和第二端2150。在又一个示例中,多个纳米线2130的第二端2150共同形成阵列面积。在又一个示例中,阵列面积为0.01mm×0.01mm。在又一个示例中,阵列面积为0.1mm×0.1mm。在又一个示例中,阵列面积的直径为450mm。在又一个示例中,多个纳米线2130的第一端2140的每个与多个纳米线2130的每个的第二端2150之间的距离为至少200μm。在又一个示例中,多个纳米线2130的第一端2140的每个与多个纳米线2130的每个的第二端2150之间的距离为至少300μm。在又一个示例中,多个纳米线2130的第一端2140的每个与多个纳米线2130的每个的第二端2150之间的距离为至少400μm。在又一个示例中,多个纳米线2130的第一端2140的每个与多个纳米线2130的每个的第二端2150之间的距离为至少500μm。在又一个示例中,多个纳米线2130的第一端2140的每个与多个纳米线2130的每个的第二端2150之间的距离为至少525μm。
在又一个示例中,多个纳米线2130的所有纳米线基本上相互平行。在又一个示例中,多个纳米线2130在半导体衬底2120中基本上垂直地形成。在又一个示例中,多个纳米线2130基本上垂直于阵列面积来定向。在又一个示例中,多个纳米线2130的每个具有粗糙表面。在又一个示例中,多个纳米线2130的每个包括具有大长度截面面积比的基本上均匀的截面面积。在又一个示例中,多个纳米线2130的每个的截面面积基本上是圆形。 在又一个示例中,多个纳米线2130的每个的截面面积在1nm至250nm之间。
在又一些实施例中,多个纳米线2130隔着相应间隔2160。例如,相应间隔2160的每个在25nm至1000nm(对边)之间。在另一个示例中,相应间隔2160基本上填充有一种或多种填充材料。在又一个示例中,一种或多种填充材料形成基体。在又一个示例中,基体是多孔的。在又一个示例中,一种或多种填充材料具有低导热率。在又一个示例中,导热率是在0.0001W/(m·K)与50W/(m·K)之间。在又一个示例中,一种或多种填充材料向多个纳米线2130提供增加的机械稳定性。在又一个示例中,一种或多种填充材料能够对于装置操作的延长周期耐受超过350℃的温度。在又一个示例中,一种或多种填充材料能够对于装置操作的延长周期耐受超过550℃的温度。在又一个示例中,一种或多种填充材料能够对于装置操作的延长周期耐受超过650℃的温度。在又一个示例中,一种或多种填充材料能够耐受超过750℃的温度。在又一个示例中,一种或多种填充材料能够耐受超过800℃的温度。在又一个示例中,一种或多种填充材料具有低热膨胀系数。在又一个示例中,线性热膨胀系数是在0.01μm/m·K与30μm/m·K之间。在又一个示例中,一种或多种填充材料能够经过平面化。在又一个示例中,一种或多种填充材料能够经过抛光。在又一个示例中,一种或多种填充材料为覆盖于其上的附加材料提供支承基底。在又一个示例中,一种或多种填充材料是传导性的。在又一个示例中,一种或多种填充材料支持与多个纳米线2130的良好电接触的形成。在又一个示例中,一种或多种填充材料支持与多个纳米线2130的良好热接触的形成。
在又一些实施例中,一种或多种填充材料各自包括从由光致抗蚀剂、旋涂玻璃(spin-on glass)、旋涂掺杂剂(spin-on dopant)、气凝胶、干凝胶和氧化物等所组成的组中选取的至少一种。例如,光致抗蚀剂包括长UV波长G线(例如大约436nm)光致抗蚀剂。在另一个示例中,光致抗蚀剂具有负光致抗蚀剂特性。在又一个示例中,光致抗蚀剂呈现对包括Si、GaAs、InP和玻璃的各种衬底材料的良好粘附力。在又一个示例中,光致抗蚀剂对包括Au、Cu和Al的各种金属具有良好粘附力。在又一个示例中,旋涂玻璃具有高介电常数。在又一个示例中,旋涂掺杂剂包括n型和/或p型掺杂剂。在又一个示例中,旋涂掺杂剂区域性地施加,其中纳米线阵列2110的不同面积中具有不同掺杂剂。在又一个示例中,旋涂掺杂剂包括硼和/或磷等。在又一个示例中,旋涂玻璃包括一种或多种旋涂掺杂剂。在又一个示例中,气凝胶由特征在于大约0.1W/(m·K)及更低的极低导热率的硅 胶得出。在又一个示例中,一种或多种填充材料包括一个或多个氧化物的长链。在又一个示例中,氧化物包括Al2O3、FeO、FeO2、Fe2O3、TiO、TiO2、ZrO2、ZnO、HfO2、CrO、Ta2O5、SiN、TiN、BN、SiO2、AlN、CN等。
按照一些实施例,一种或多种填充材料中嵌入的纳米线阵列2110具有有用特性。例如,嵌入式纳米线阵列2110完全对齐。在另一个示例中,嵌入式纳米线阵列2110经受得住高温梯度而没有断裂。在又一个示例中,嵌入式纳米线阵列2110经受得住高温梯度而没有多个纳米线2130的弯曲或断裂。在又一个示例中,嵌入式纳米线阵列2110的增强机械强度允许一个或多个表面抛光和/或平面化过程对嵌入式纳米线阵列2110的一个或多个表面来执行。在又一个示例中,嵌入式纳米线阵列2110的增强机械强度提供对于对嵌入式纳米线阵列2110执行处理、加工和/或制造过程的支持。在又一个示例中,一种或多种导电材料放置在嵌入式纳米线阵列上,以便形成与一批或多批多个(one or more pluralities)纳米线2130的一批或多批多个第一端2140的一个或多个电接触。在又一个示例中,一种或多种导电材料配置成形成与一个或多个表面的一个或多个良好热接触,以用于建立通过一批或多批多个纳米线2130的一个或多个热通路,同时限制一种或多种填充材料中的热泄漏。
图2是示出按照本发明的另一个实施例的基体中嵌入的纳米孔阵列的简化图。这个简图只是示例,而不应当不适当地限制权利要求书的范围。本领域的技术人员会知道许多变更、备选和修改方案。图2中,纳米孔阵列2210在半导体材料块(例如半导体衬底2220)中形成。在一个示例中,半导体衬底2220是整个晶圆。在另一个示例中,半导体衬底2220是4英寸晶圆。在另一个示例中,半导体衬底2220是6英寸晶圆。在另一个示例中,半导体衬底2220是8英寸晶圆。在另一个示例中,半导体衬底2220是12英寸晶圆。在又一个示例中,半导体衬底2220是大于12英寸晶圆的面板。在又一个示例中,半导体衬底2220采取除了晶圆之外的形状。在又一个示例中,半导体衬底2220包括硅。
在一些实施例中,半导体衬底2220经过功能化。例如,半导体衬底2220经过掺杂以形成n型半导体。在另一个示例中,半导体衬底2220经过掺杂以形成p型半导体。在又一个示例中,半导体衬底2220使用III族和/或V族元素来掺杂。在又一个示例中,半导体衬底2220经过功能化,以便控制半导体衬底2220的电和/或热性质。在又一个示例中,半导体衬底2220包括掺杂有硼的硅。在又一个示例中,半导体衬底2220经过掺杂,以便将半导体衬底2220的电阻率调整到大约0.00001Ω-m与10Ω-m之间。 在又一个示例中,半导体衬底2220经过功能化,以便为纳米孔阵列2210提供0.1W/m·K与500W/m·K之间的导热率。
在其它实施例中,纳米孔阵列2210在半导体衬底2220中形成。例如,纳米孔阵列2210在基本上全部半导体衬底2220中形成。在另一个示例中,纳米孔阵列2210包括多个纳米孔2230。在又一个示例中,多个纳米孔2230的每个具有第一端2240和第二端2250。在又一个示例中,多个纳米孔2250的第二端2230共同形成阵列面积。在又一个示例中,阵列面积为0.01mm×0.01mm。在又一个示例中,阵列面积为0.1mm×0.1mm。在又一个示例中,阵列面积的直径为450mm。在又一个示例中,多个纳米孔2230的第一端2240的每个与多个纳米孔2230的每个的第二端2250之间的距离为至少200μm。在又一个示例中,多个纳米孔2230的第一端2240的每个与多个纳米孔2230的每个的第二端2250之间的距离为至少300μm。在又一个示例中,多个纳米孔2230的第一端2240的每个与多个纳米孔2230的每个的第二端2250之间的距离为至少400μm。在又一个示例中,多个纳米孔2230的第一端2240的每个与多个纳米孔2230的每个的第二端2250之间的距离为至少500μm。在又一个示例中,多个纳米孔2230的第一端2240的每个与多个纳米孔2230的每个的第二端2250之间的距离为至少525μm。
在又一个示例中,多个纳米孔2230的所有纳米孔基本上相互平行。在又一个示例中,多个纳米孔2230在半导体衬底2210中基本上垂直地形成。在又一个示例中,多个纳米孔2230基本上垂直于阵列面积来定向。在又一个示例中,多个纳米孔2230的每个具有粗糙表面。在又一个示例中,多个纳米孔2230的每个相互间隔25nm至1000nm之间。
在又一些实施例中,多个纳米孔2230的每个包括具有大长度截面面积比的基本上均匀截面面积。例如,多个纳米孔2230的每个的截面面积基本上是圆形。在另一个示例中,多个纳米孔2230的每个的截面面积在对边1nm至250nm之间。在又一个示例中,多个纳米孔2230的每个基本上填充有一种或多种填充材料。在又一个示例中,一种或多种填充材料形成基体。在又一个示例中,基体是多孔的。在又一个示例中,一种或多种填充材料具有低导热率。在又一个示例中,导热率是在0.0001W/(m·K)与50W/(m·K)之间。在又一个示例中,一种或多种填充材料向多个纳米孔2230提供增加的机械稳定性。在又一个示例中,一种或多种填充材料能够对于装置操作的延长周期耐受超过650℃的温度。在又一个示例中,一种或多种填充材料能够耐受后续装置制作期间超过750℃的温度。在又一个示例中, 一种或多种填充材料具有低热膨胀系数。在又一个示例中,线性热膨胀系数是在0.01μm/m·K与30μm/m·K之间。在又一个示例中,一种或多种填充材料能够经过平面化。在又一个示例中,一种或多种填充材料能够经过抛光。在又一个示例中,一种或多种填充材料为覆盖于其上的附加材料提供支承基底。在又一个示例中,一种或多种填充材料是传导的。在又一个示例中,一种或多种填充材料支持与多个纳米孔2230的良好电接触的形成。在又一个示例中,一种或多种填充材料支持与多个纳米孔2230的良好热接触的形成。
在又一些实施例中,一种或多种填充材料各自包括从由光致抗蚀剂、旋涂玻璃、旋涂掺杂剂、气凝胶、干凝胶和氧化物等所组成的组中选取的至少一种。例如,光致抗蚀剂包括长UV波长G线(例如大约436nm)光致抗蚀剂。在另一个示例中,光致抗蚀剂具有负光致抗蚀剂特性。在又一个示例中,光致抗蚀剂呈现对包括Si、GaAs、InP和玻璃的各种衬底材料的良好粘附力。在又一个示例中,光致抗蚀剂对包括Au、Cu和Al的各种金属具有良好粘附力。在又一个示例中,旋涂玻璃具有高介电常数。在又一个示例中,旋涂掺杂剂包括n型和/或p型掺杂剂。在又一个示例中,旋涂掺杂剂区域性地施加,其中纳米孔阵列2210的不同面积中具有不同掺杂剂。在又一个示例中,旋涂掺杂剂包括硼和/或磷等。在又一个示例中,旋涂玻璃包括一种或多种旋涂掺杂剂。在又一个示例中,气凝胶由特征在于大约0.1W/(m·K)及更低的极低导热率的硅胶得出。在又一个示例中,一种或多种填充材料包括一个或多个氧化物的长链。在又一个示例中,氧化物包括Al2O3、FeO、FeO2、Fe2O3、TiO、TiO2、ZrO2、ZnO、HfO2、CrO、Ta2O5、SiN、TiN、BN、SiO2、AlN、CN等。
按照一些实施例,一种或多种填充材料中嵌入的纳米孔阵列2210具有有用特性。例如,嵌入式纳米孔阵列2210完全对齐。在另一个示例中,嵌入式纳米孔阵列2210经受得住高温梯度而没有断裂。在又一个示例中,嵌入式纳米孔阵列2210经受得住高温梯度而没有多个纳米孔2203周围的半导体材料的弯曲或断裂。在又一个示例中,嵌入式纳米孔阵列2210的增强机械强度允许一个或多个表面抛光和/或平面化过程在嵌入式纳米孔阵列2210的一个或多个表面上来执行。在又一个示例中,嵌入式纳米孔阵列2210的增强机械强度提供对于对嵌入式纳米孔阵列2210执行处理、加工和/或制造过程的支持。在又一个示例中,一种或多种导电材料放置在嵌入式纳米线阵列上,以便形成与一批或多批多个纳米孔2230的一批或多批多个第一端2140的一个或多个电接触。在又一个示例中,一种或多种导电材料配置 成形成与一个或多个表面的一个或多个良好热接触,以用于建立通过一批或多批多个纳米孔2230的一个或多个热通路,同时限制一种或多种填充材料中的热泄漏。
图3是示出按照本发明的一个实施例、用于形成基体中嵌入的纳米结构阵列的方法的简化图。这个简图只是示例,而不应当不适当地限制权利要求书的范围。本领域的技术人员会知道许多变更、备选和修改方案。方法2300包括用于形成纳米结构阵列的过程2310、用于预处理纳米结构阵列的过程2320、用于制备一种或多种填充材料的过程2330、用于填充纳米结构阵列的过程2340、用于固化一种或多种填充材料的过程2350以及用于平面化所填充纳米结构阵列的过程2360。例如,方法2300用于形成如图1所示的基体中嵌入的多个纳米线2130。在另一个示例中,方法2300用于形成如图2所示的基体中嵌入的多个纳米孔2230。在又一个示例中,忽略过程2320、2350和/或2360。
图4是示出按照本发明的一个实施例、作为用于形成基体中嵌入的纳米结构阵列的方法2300的一部分的用于形成纳米结构阵列的过程2310的简化图。这个简图只是示例,而不应当不适当地限制权利要求书的范围。本领域的技术人员会知道许多变更、备选和修改方案。过程2310包括用于提供半导体衬底的过程310、用于将半导体衬底功能化的过程320、用于清洗半导体衬底的过程330、用于掩膜半导体衬底的部分的过程340、用于将金属化膜施加到半导体衬底的过程350、用于蚀刻半导体衬底的过程360、用于清洁蚀刻半导体衬底的过程370以及用于干燥蚀刻半导体衬底的过程380。
图5是示出按照本发明的一个实施例、作为用于形成基体中嵌入的纳米结构阵列的方法2300的一部分所形成的纳米结构阵列的简化图。这个简图只是示例,而不应当不适当地限制权利要求书的范围。本领域的技术人员会知道许多变更、备选和修改方案。图5中,纳米结构阵列2510在半导体材料块(例如半导体衬底2520)中形成。在一个示例中,半导体衬底2520是整个晶圆。在另一个示例中,半导体衬底2520是4英寸晶圆。在又一个示例中,半导体衬底是大于4英寸晶圆的面板。在又一个示例中,半导体衬底2520包括硅。在又一个示例中,半导体衬底2520是半导体衬底2120和/或半导体衬底2220。
在一些实施例中,半导体衬底2520经过功能化。例如,半导体衬底2520经过掺杂以形成n型半导体。在另一个示例中,半导体衬底2520经过掺杂以形成p型半导体。在又一个示例中,半导体衬底2520使用III 族和/或V族元素来掺杂。在又一个示例中,半导体衬底2520经过功能化,以便控制半导体衬底2520的电和/或热性质。在又一个示例中,半导体衬底2520包括掺杂有硼的硅。在又一个示例中,半导体衬底2520经过掺杂,以便将半导体衬底2520的电阻率调整到大约0.00001Ω-m与10Ω-m之间。在又一个示例中,半导体衬底2520经过功能化,以便为纳米结构阵列2510提供0.1瓦每米每开氏度与500瓦每米每开氏度之间的导热率。
在其它实施例中,纳米结构阵列2510在半导体衬底2520中形成。例如,纳米结构阵列2510在基本上全部半导体衬底2520中形成。在另一个示例中,纳米结构阵列2510包括多个纳米结构2530。在又一个示例中,多个纳米结构2530的每个具有第一端2540和第二端2550。在又一个示例中,多个纳米结构2530的第二端2550共同形成阵列面积。在又一个示例中,阵列面积为0.01mm×0.01mm。在又一个示例中,阵列面积为0.1mm×0.1mm。在又一个示例中,阵列面积的直径为450mm。在又一个示例中,多个纳米结构2530的第一端2540的每个与多个纳米结构2530的每个的第二端2550之间的距离为至少200μm。在又一个示例中,多个纳米结构2530的第一端2540的每个与多个纳米结构2530的每个的第二端2550之间的距离为至少300μm。在又一个示例中,多个纳米结构2530的第一端2540的每个与多个纳米结构2530的每个的第二端2550之间的距离为至少400μm。在又一个示例中,多个纳米结构2530的第一端2540的每个与多个纳米结构2530的每个的第二端2550之间的距离为至少500μm。在又一个示例中,多个纳米结构2530的第一端2540的每个与多个纳米结构2530的每个的第二端2550之间的距离为至少525μm。
在又一个示例中,多个纳米结构2530的所有纳米结构基本上相互平行。在又一个示例中,多个纳米结构2530在半导体衬底2510中基本上垂直地形成。在又一个示例中,多个纳米结构2530基本上垂直于阵列面积来定向。在又一个示例中,多个纳米结构2530的每个具有粗糙表面。在又一个示例中,多个纳米结构2530的每个相互间隔25nm至1000nm之间。在又一个示例中,多个纳米结构2530的每个包括具有大长度截面面积比的基本上均匀截面面积。在又一个示例中,多个纳米结构2530的每个的截面面积基本上是圆形。在另一个示例中,多个纳米结构2530的每个的截面面积在对边1nm至1000nm之间。
按照一些实施例,纳米结构阵列2510是如图1所示的纳米线阵列2110。例如,多个纳米结构2530是多个纳米线2130。按照一些实施例, 纳米结构阵列2510是如图2所示的纳米孔阵列2210。例如,多个纳米结构2530是多个纳米孔2230。
如上所述并且在这里进一步强调,图5只是示例,而不应当不适当地限制权利要求书的范围。本领域的技术人员会知道许多变更、备选和修改方案。在一些实施例中,形成除了纳米线或纳米孔之外的纳米结构例如,在半导体衬底2520中形成纳米管和/或纳米网。在某些实施例中,在半导体衬底中形成多于一批多个纳米结构。
图6A、图6B和图6C是示出按照本发明的某些实施例、作为用于形成基体中嵌入的纳米结构阵列的方法2300的一部分的多个纳米结构2530的各种视图的扫描电子显微镜图像。这些图像只是示例,而不应当不适当地限制权利要求书的范围。本领域的技术人员会知道许多变更、备选和修改方案。图6A和图6B示出具有大长度截面面积比并且基本上相互平行的多个纳米线。图6C示出多个纳米结构2610的顶视图,其中在多个纳米结构2610之间具有多个空隙2620。例如,多个纳米结构2610是图1的多个纳米线2130。在另一个示例中,多个空隙2620是图1的相应间隔2160。在又一个示例中,多个空隙2620是图2的多个纳米孔2230。
图7是示出按照本发明的一个实施例、作为用于形成基体中嵌入的纳米结构阵列的方法2300的一部分的第一纳米结构阵列和第二纳米结构阵列的形成的简化图。这个简图只是示例,而不应当不适当地限制权利要求书的范围。本领域的技术人员会知道许多变更、备选和修改方案。例如,如图7所示,半导体衬底2710包括第一纳米结构阵列2720和第二纳米结构阵列2730。在另一个示例中,半导体衬底2710是半导体衬底2520。在又一个示例中,第一纳米结构阵列2720和第二纳米结构阵列2730是纳米结构阵列2510。
图8是示出按照本发明的另一个实施例、作为用于形成基体中嵌入的纳米结构阵列的方法2300的一部分的第一纳米结构阵列和第二纳米结构阵列的形成的简化图。这个简图只是示例,而不应当不适当地限制权利要求书的范围。本领域的技术人员会知道许多变更、备选和修改方案。例如,如图8所示,半导体衬底2810包括第一纳米结构阵列2820和第二纳米结构阵列2830。在另一个示例中,半导体衬底2810是半导体衬底2520。在又一个示例中,第一纳米结构阵列2820和第二纳米结构阵列2830是纳米结构阵列2510。
又参照图3,在可选过程2320,预先处理纳米结构阵列。例如,改变纳米结构阵列中的多个纳米结构的每个的各个表面的疏水性。在另一 个实施例中,修改多个纳米结构的每个的各个表面的表面能量。在又一个示例中,使多个纳米结构的每个的各个表面更为疏水。在又一个示例中,使多个纳米结构的每个的各个表面更为亲水。在又一个示例中,多个纳米结构的每个的各个表面通过热扩散来预先处理。在又一个示例中,多个纳米结构的每个的各个表面通过掺杂来预先处理。在又一个示例中,多个纳米结构的每个的各个表面使用紫外(UV)光来预先处理。在又一个示例中,多个纳米结构的每个的各个表面使用臭氧来预先处理。
按照一个实施例,在过程2330,制备一种或多种填充材料。例如,一种或多种填充材料具有低导热率。在又一个示例中,导热率是在0.0001W/(m·K)与50W/(m·K)之间。在又一个示例中,一种或多种填充材料向多个纳米结构2530提供增加的机械稳定性。在又一个示例中,一种或多种填充材料能够对于装置操作的延长周期耐受超过650℃的温度。在又一个示例中,一种或多种填充材料能够耐受后续装置制作期间超过750℃的温度。在又一个示例中,线性热膨胀系数是在0.01μm/m·K与30μm/m·K之间。在又一个示例中,一种或多种填充材料能够经过平面化。在又一个示例中,一种或多种填充材料能够经过抛光。在又一个示例中,一种或多种填充材料为覆盖于其上的附加材料提供支承基底。在又一个示例中,一种或多种填充材料是传导的。在又一个示例中,一种或多种填充材料支持与多个纳米结构2530的良好电接触的形成。在又一个示例中,一种或多种填充材料支持与多个纳米结构2530的良好热接触的形成。
在另一个实施例中,一种或多种填充材料各自包括从由光致抗蚀剂、旋涂玻璃、旋涂掺杂剂、气凝胶、干凝胶和氧化物等所组成的组中选取的至少一种。例如,一种或多种光致抗蚀剂包括长UV波长G线光致抗蚀剂。例如,光致抗蚀剂包括长UV波长G线(例如大约436nm)光致抗蚀剂。在另一个示例中,光致抗蚀剂具有负光致抗蚀剂特性。在又一个示例中,光致抗蚀剂呈现对包括Si、GaAs、InP和玻璃的各种衬底材料的良好粘附力。在又一个示例中,光致抗蚀剂对包括Au、Cu和Al的各种金属具有良好粘附力。在又一个示例中,旋涂玻璃具有高介电常数。在又一个示例中,旋涂掺杂剂包括n型和/或p型掺杂剂。在又一个示例中,旋涂掺杂剂区域性地施加,其中纳米结构阵列的不同面积中具有不同掺杂剂。在又一个示例中,旋涂掺杂剂包括硼和/或磷等。在又一个示例中,旋涂玻璃包括一种或多种旋涂掺杂剂。在又一个示例中,气凝胶由特征在于大约0.1W/(m·K)及更低的极低导热率的硅胶得出。在又一个示例中,一种或多种填充材料包括一个或多个氧化物的长链。在又一个示例中,氧化物包括Al2O3、 FeO、FeO2、Fe2O3、TiO、TiO2、ZrO2、ZnO、HfO2、CrO、Ta2O5、SiN、TiN、BN、SiO2、AlN、CN等。
在又一个实施例中,制备一种或多种填充材料供使用。例如,将一种或多种填充材料放入使用一个或多个溶剂的溶液中。在另一个示例中,一个或多个溶剂包括从由酒精、丙酮和/或非极性溶剂等所组成的组选取的一个或多个。在又一个示例中,当多个纳米结构的每个的表面为亲水时,一个或多个溶剂包括酒精、丙酮等。在又一个示例中,当多个纳米结构的每个的表面为疏水时,一个或多个溶剂包括一个或多个非极性溶剂。在又一个示例中,一种或多种填充材料通过将其加热到处于液体形式来制备。在又一个示例中,一种或多种填充材料使用一个或多个掺杂剂来掺杂。
在过程2340,纳米结构阵列使用一种或多种填充材料来填充。例如,一种或多种填充材料用于形成基体。在另一个示例中,基体将多个纳米结构嵌入。在又一个示例中,纳米结构阵列对应于多个空隙。在又一个示例中,多个空隙通过一种或多种填充材料来填充。在又一个示例中,过程2340使用不同的填充过程。在又一个示例中,填充过程的选择取决于待使用的一种或多种填充材料。在又一个示例中,填充过程的选择取决于待创建基体的期望成分和剖面(profile)。
图9是示出按照本发明的一个实施例、作为图3的方法的一部分的用于填充过程2340期间填充纳米结构阵列2510的自旋涂层过程期间的纳米结构阵列2510的侧视图的简化图。这个简图只是示例,而不应当不适当地限制权利要求书的范围。本领域的技术人员会知道许多变更、备选和修改方案。如图9所示,自旋涂层过程与液体形式的一种或多种填充材料配合使用。在另一个示例中,自旋涂层技术将光致抗蚀剂、一种或多种旋涂玻璃、一种或多种旋涂掺杂剂、气凝胶和/或干凝胶等用作一种或多种填充材料。在又一个示例中,将过量的一种或多种填充材料2910放置到纳米结构阵列2510。在又一个示例中,纳米结构阵列2510和半导体衬底2520高速旋转。在又一个示例中,一种或多种填充材料2910通过离心力展开,以便填充纳米结构阵列2510。在又一个示例中,过量的一种或多种填充材料自旋纳米结构阵列2510出并且离开半导体衬底2520的边缘。在又一个示例中,一种或多种填充材料2920的量经过确定和/或系统地优化,以便确保纳米结构阵列2510的所有区域都略微地过度填充。在又一个示例中,通过毛细力来辅助自旋涂层过程。
图10是示出按照本发明的一个实施例、作为图3的方法的一部分、在自旋涂层过程用于填充纳米结构阵列2510之后的纳米结构阵列2510 的侧视图的简化图。这个简图只是示例,而不应当不适当地限制权利要求书的范围。本领域的技术人员会知道许多变更、备选和修改方案。如图10所示,一种或多种填充材料2920分布于整个纳米结构阵列2510。例如,一种或多种填充材料2920的预期覆盖范围覆盖纳米结构阵列2510。在另一个示例中,与定位在纳米结构阵列2510的中心2940相比,较大量的一种或多种填充材料2920定位在纳米结构阵列2510的边缘2930。在又一个示例中,边缘2930与中心2940之间的一种或多种填充材料2920的不均匀性基本上小于10%。
图11A-11F是示出按照本发明的某些实施例、作为图3的方法的一部分的自旋涂层过程之后的纳米结构阵列2510的各种视图的扫描电子显微镜图像。这些图像只是示例,而不应当不适当地限制权利要求书的范围。本领域的技术人员会知道许多变更、备选和修改方案。如图11A-11F所示,一种或多种填充材料2920基本离纳米结构阵列2510的中心2940的距离以变化量来覆盖纳米结构阵列2510。例如,如图11A和图11B所示,纳米结构阵列2510中具有分别离中心2940大约75mm和65mm的距离的区域具有一种或多种填充材料的相对过量覆盖。在另一个示例中,在离中心2940的这些距离的多个纳米结构2530的第一端2540难以见到。在又一些示例中,如图11C-11F所示,当图像移动到更接近纳米结构阵列2510的中心2940时,纳米结构2530的更多第一端2540变为可见。
在另一个实施例中,使用一种或多种填充材料来填充纳米结构阵列2510的过程2340包括浸渍过程。例如,在浸渍过程中,将半导体衬底2520和纳米结构阵列2510浸入一种或多种填充材料槽中。在另一个示例中,通过毛细力来辅助浸渍过程。在又一个实施例中,溶胶凝胶过程用于形成作为一种或多种填充材料的一个或多个氧化物的长链。
在又一个实施例中,使用一种或多种填充材料来填充纳米结构阵列2510的过程2340使用沉积过程。例如,纳米结构阵列使用化学汽相沉积(VCD)来填充。在另一个示例中,纳米结构阵列使用原子层沉积(ALD)来填充。在又一个示例中,原子层沉积与TMOS(正硅酸四甲酯)、氧化剂和/或催化剂配合使用。在又一个示例中,TEOS(正硅酸四乙酯)取代TMOS。在又一个示例中,硅烷(SiH4)取代TMOS。在又一个示例中,氧化剂包括水蒸汽和/或臭氧。在又一个示例中,催化剂包括胺。在又一个示例中,沉积过程用于创建异类填充。
图12是示出按照本发明的一个实施例、作为图3的方法的一部分的用于填充纳米结构阵列2510的沉积过程期间的纳米结构阵列2510的侧视图的简化图。这个简图只是示例,而不应当不适当地限制权利要求书的范围。本领域的技术人员会知道许多变更、备选和修改方案。如图12所示,一种或多种填充材料以分层方式分布于整个纳米结构阵列2510。例如,至少第一填充材料沉积在多个纳米结构2950的一个或多个表面上的第一填充层2952中。在另一个示例中,至少第二填充材料沉积在第一填充层2952上的第二填充层2954中。在又一个示例中,至少第三填充材料沉积在第二填充层2954上的第三填充层2956中。在又一个示例中,第一填充层2952、第二填充层2954和/或第三填充层2956形成其下的层的材料上的保形涂层。在又一个示例中,第一填充层2952为一个或多个表面提供与多个纳米结构2950的基础表面不同的疏水性。在又一个示例中,第一填充层2952向位于下方的多个纳米结构2950提供热保护。在又一个示例中,第一填充材料是SiN、TiN、BN、AlN和/或CN等。在又一个示例中,第二填充材料和第三填充材料是两种相异氧化物。在又一个示例中,第二填充材料是SiO2和/或ZrO2。在又一个示例中,第三填充材料是ZrO2和/或SiO2。
如上所述并且在这里进一步强调,图12只是示例,而不应当不适当地限制权利要求书的范围。本领域的技术人员会知道许多变更、备选和修改方案。例如,形成除了纳米线或纳米孔之外的纳米结构在另一个示例中,多于三层的一种或多种填充材料用于填充纳米结构阵列。在又一个示例中,至少第二填充材料和至少第三填充材料在交替层中沉积,直到基本上填充纳米结构阵列。在又一个示例中,一种或多种填充材料的不同组合用于纳米结构阵列的不同区域中。在又一个示例中,具有至少两个不同相的一种或多种填充材料的不同组合用于填充纳米结构阵列。
又参照图3,在可选过程2350,固化一种或多种填充材料。例如,固化过程包括将一种或多种填充材料变换成固体形式。在另一个示例中,固化过程2350包括对一种或多种填充材料进行热处理。在又一个示例中,固化过程2350在大约室温下执行。在又一个示例中,固化过程2350在高达数百摄氏度的范围的高温下执行。在又一个示例中,固化过程2350在大约500℃下执行。在又一个示例中,固化过程2350使用预定温度分布来执行。在又一个示例中,固化过程2350包括对于总共大约2小时的时间周期将温度从大约室温斜升到50℃与250℃之间。在又一个示例中,固化过程2350包括以300℃与500℃之间的高温进行热处理总共1小时的周期。在又一个示例中,固化过程2350包括总共30分钟或更长的冷却周期。在又一个示例中,固化过程2350清洁和/或将杂质从一种或多种填充材料驱除。在又一个示例中,固化过程2350在具有预定气体环境的炉中执行。在又一个 示例中,固化过程2350在部分真空中执行。在又一个示例中,固化过程2350在真空中执行。
在可选过程2360,嵌入式纳米结构阵列经过平面化。例如,平面化过程2360包括抛光。在另一个示例中,平面化过程2360制备嵌入式纳米结构阵列供进一步处理、加工和/或制造过程。在又一个示例中,平面化过程2360提供嵌入式纳米结构阵列上配置成接纳一种或多种导电材料的一个或多个表面。
如上所述并且在这里进一步强调,图3-12只是示例,而不应当不适当地限制权利要求书的范围。本领域的技术人员会知道许多变更、备选和修改方案。在一些实施例中,形成和填充除了纳米线和纳米孔之外的纳米结构例如,纳米管和/或纳米网在半导体衬底中形成并且然后填充。在另一个示例中,一种或多种填充材料形成多孔基体。在又一个示例中,一种或多种填充材料在没有裂缝或空隙的情况下形成基体。在又一个示例中,一种或多种填充材料包括一种或多种第一填充材料以及一种或多种第二填充材料。在又一个示例中,一种或多种第一填充材料用于填充纳米结构阵列的第一部分。在又一个示例中,一种或多种第二填充材料用于填充纳米结构阵列的第二部分。
在一些实施例中,对用于填充纳米结构阵列的过程2340使用多个填充过程。例如,沉积过程用于将保形涂层施加到一个或多个纳米结构的一个或多个表面。在另一个示例中,保形涂层用于改变一个或多个表面的疏水性,而不是使用预先处理纳米结构阵列的过程2320。
按照一个实施例,具有至少一个嵌入式纳米线阵列的基体包括纳米线以及位于纳米线之间的一种或多种填充材料。纳米线的每个包括第一端和第二端。纳米线基本上相互平行,并且通过一种或多种填充材料相对彼此固定到位。一种或多种填充材料的每种与小于50瓦每米每开氏度的导热率相关联。并且基体至少与升华温度和熔解温度关联,升华温度和熔解温度各高于350℃。例如,该基体至少按照图1来实现。
在另一个示例中,基体是热电装置的一部分。在又一个示例中,基体还包括多个纳米结构,多个纳米结构包括一种或多种填充材料。在又一个示例中,第一端与第二端之间的距离为至少300μm。在又一个示例中,距离为至少400μm。在又一个示例中,距离为至少500μm。在又一个示例中,距离为至少525μm。在又一个示例中,纳米线对应于某个面积,该面积的大小为大约0.0001mm2。在又一个示例中,纳米线对应于某个面积,该面积的大小小于0.01mm2。在又一个示例中,纳米线对应于某个面积, 该面积的大小为至少100mm2。在又一个示例中,面积的大小为至少1000mm2。在又一个示例中,面积的大小为至少2500mm2。在又一个示例中,面积的大小为至少5000mm2。
在又一个示例中,熔解温度和升华温度各高于450℃。在又一个示例中,熔解温度和升华温度各高于550℃。在又一个示例中,熔解温度和升华温度各高于650℃。在又一个示例中,熔解温度和升华温度各高于750℃。在又一个示例中,熔解温度和升华温度各高于800℃。在又一个示例中,导热率小于5瓦每米每开氏度。在又一个示例中,导热率小于1瓦每米每开氏度。在又一个示例中,导热率小于0.1瓦每米每开氏度。在又一个示例中,导热率小于0.01瓦每米每开氏度。在又一个示例中,导热率小于0.001瓦每米每开氏度。在又一个示例中,导热率小于0.0001瓦每米每开氏度。
在又一个示例中,一种或多种填充材料各自包括从由光致抗蚀剂、旋涂玻璃、旋涂掺杂剂、气凝胶、干凝胶和氧化物所组成的组中选取的至少一种。在又一个示例中,光致抗蚀剂是G线光致抗蚀剂。在又一个示例中,氧化物从由Al2O3、FeO、FeO2、Fe2O3、TiO、TiO2、ZrO2、ZnO、HfO2、CrO、Ta2O5、SiN、TiN、BN、SiO2、AlN和CN所组成的组中选取。在又一个示例中,一种或多种填充材料包括一种或多种氧化物的一个或多个长链。在又一个示例中,基体是多孔的。在又一个示例中,纳米线的表面是亲水的。在又一个示例中,纳米线的表面是疏水的。在又一个示例中,基体的至少一个表面经过平面化。
在又一个示例中,一种或多种填充材料分别处于不同的层中。在又一个示例中,不同的层包括第一层、第二层和第三层。第一层包括从由SiN、TiN、BN、AlN和CN所组成的组中选取的一种或多种材料。第二层包括第一氧化物。并且第三层包括第二氧化物。在又一个示例中,第一氧化物是SiO2,而第二氧化物是ZrO2。在又一个示例中,第一层处于纳米线上,第二层处于第一层上,而第三层处于第二层上。在又一个示例中,不同的层还包括第四层和第五层。第四层包括第一氧化物,而第五层包括第二氧化物。在又一个示例中,基体包括第一区域和第二区域。一种或多种填充材料包括位于第一区域中的一种或多种第一材料以及位于第二区域中的一种或多种第二材料。在又一个示例中,纳米线包括半导体。在又一个示例中,半导体是硅。
按照另一个实施例,具有至少一个嵌入式纳米结构阵列的基体包括纳米结构,纳米结构分别包括第一端和第二端。纳米结构对应于空隙。 一种或多种填充材料至少位于空隙中。每个纳米结构包括半导体材料。纳米结构基本上相互平行,并且通过一种或多种填充材料相对彼此固定到位。一种或多种填充材料的每种与小于50瓦每米每开氏度的导热率相关联。并且基体至少与升华温度和熔解温度关联,升华温度和熔解温度各高于350℃。例如,该基体至少按照图2来实现。
在另一个示例中,纳米结构对应于纳米孔,以及纳米孔是空隙。在又一个示例中,纳米结构对应于纳米线,而围绕纳米线的空间是空隙。
按照又一个实施例,一种用于制作具有至少一个嵌入式纳米结构阵列的基体的方法包括:采用至少一种或多种填充材料来填充与纳米结构对应的空隙,一种或多种填充材料的每种与小于50瓦每米每开氏度的导热率相关联,纳米结构包括半导体材料;以及形成至少嵌入有纳米结构的基体,基体至少与升华温度和熔解温度关联,升华温度和熔解温度各高于350℃。用于填充空隙的过程包括将纳米结构保持为基本上相互平行,并且通过一种或多种填充材料将纳米结构相对彼此固定到位。例如,该基体至少按照图3来实现。
在另一个示例中,该方法还包括形成分别包括第一端和第二端的纳米结构。在又一个示例中,一种或多种填充材料各自包括从由光致抗蚀剂、旋涂玻璃、旋涂掺杂剂、气凝胶、干凝胶和氧化物所组成的组中选取的至少一种。在又一个示例中,该方法还包括预先处理纳米结构的一个或多个表面。在又一个示例中,预处理过程包括改变纳米结构的一个或多个表面的疏水性。在又一个示例中,该方法还包括制备一种或多种填充材料。在又一个示例中,用于制备一种或多种填充材料的过程包括掺杂一种或多种填充材料。
在又一个示例中,该方法还包括固化一种或多种填充材料。在又一个示例中,用于固化一种或多种填充材料的过程包括将一种或多种填充材料加热到至少300℃。在又一个示例中,用于固化一种或多种填充材料的过程包括将一种或多种填充材料加热到至少500℃。在又一个示例中,该方法还包括平面化基体的至少一个表面。在又一个示例中,用于平面化基体的至少一个表面的过程包括抛光基体的表面。
在又一个示例中,用于填充空隙的过程包括将液体形式的一种或多种填充材料施加到纳米结构,并且旋转纳米结构以去除一种或多种填充材料的至少一部分。在又一个示例中,用于填充空隙的过程包括将纳米结构浸入一种或多种填充材料。在又一个示例中,用于填充空隙的过程包括沉积一种或多种填充材料。在又一个示例中,用于沉积一种或多种填充材 料的过程包括化学汽相沉积。在又一个示例中,用于沉积一种或多种填充材料的过程包括原子层沉积。在又一个示例中,用于沉积一种或多种填充材料的过程包括使用从由正硅酸四甲酯(TMOS)、正硅酸四乙酯(TEOS)和硅烷(SiH4)所组成的组中选取的至少一种。
在又一个示例中,用于沉积一种或多种填充材料的过程包括至少形成一种或多种填充材料的保形层。在又一个示例中,用于沉积一种或多种填充材料的过程包括把一种或多种填充材料沉积成多层。在又一个示例中,用于沉积一种或多种填充材料的过程包括:沉积第一层,第一层包括从由SiN、TiN、BN、AlN和CN所组成的组中选取的一种或多种材料;沉积第二层,第二层包括第一氧化物;以及沉积第三层,第三层包括第二氧化物。在又一个示例中,第一氧化物是SiO2,以及第二氧化物是ZrO2。在又一个示例中,用于沉积第一层的过程包在纳米结构的表面上沉积第一层,用于沉积第二层的过程包括在第一层上沉积第二层,而用于沉积第三层的过程包括在第二层上沉积第三层。在又一个示例中,用于沉积一种或多种填充材料的过程还包括:沉积第四层,第四层包括第一氧化物;以及沉积第五层,第五层包括第二氧化物。在又一个示例中,一种或多种填充材料包括一种或多种第一材料以及一种或多种第二材料。空隙包括第一批多个空隙以及第二批多个空隙。用于填充空隙的过程包括采用一种或多种第一材料来填充第一批多个空隙以及采用一种或多种第二材料来填充第二批多个空隙。
虽然描述了本发明的具体实施例,但是本领域的技术人员将会理解,存在与所述实施例等效的其它实施例。例如,本发明的各个实施例和/或示例能够相结合。相应地,要理解,本发明并不受具体所示实施例限制,而是仅受到所附权利要求书的范围限制。
Claims (68)
1.一种具有至少一个嵌入式纳米线阵列的基体,所述基体包括:
多个纳米线,所述纳米线的每个包括第一端和第二端;以及
位于所述纳米线之间的一种或多种填充材料;
其中:
所述纳米线基本上相互平行,并且通过所述一种或多种填充材料相对彼此固定到位;
所述一种或多种填充材料的每种与小于50瓦每米每开氏度的导热率相关联;以及
所述基体至少与升华温度和熔解温度关联,所述升华温度和所述熔解温度各高于350℃。
2.如权利要求1所述的基体,其特征在于,所述基体是热电装置的一部分。
3.如权利要求1所述的基体,其特征在于,所述基体还包括多个纳米结构,所述纳米结构包含所述一种或多种填充材料。
4.如权利要求1所述的基体,其特征在于,所述第一端与所述第二端之间的距离为至少300μm。
5.如权利要求4所述的基体,其特征在于,所述距离为至少400μm。
6.如权利要求5所述的基体,其特征在于,所述距离为至少500μm。
7.如权利要求6所述的基体,其特征在于,所述距离为至少525μm。
8.如权利要求1所述的基体,其特征在于,所述纳米线对应于某个面积,所述面积的大小为大约0.0001mm2。
9.如权利要求1所述的基体,其特征在于,所述纳米线对应于某个面积,所述面积的大小小于0.01mm2。
10.如权利要求1所述的基体,其特征在于,所述纳米线对应于某个面积,所述面积的大小为至少100mm2。
11.如权利要求10所述的基体,其特征在于,所述面积的大小为至少1000mm2。
12.如权利要求11所述的基体,其特征在于,所述面积的大小为至少2500mm2。
13.如权利要求12所述的基体,其特征在于,所述面积的大小为至少5000mm2。
14.如权利要求1所述的基体,其特征在于,所述熔解温度和所述升华温度各高于450℃。
15.如权利要求14所述的基体,其特征在于,所述熔解温度和所述升华温度各高于550℃。
16.如权利要求15所述的基体,其特征在于,所述熔解温度和所述升华温度各高于650℃。
17.如权利要求16所述的基体,其特征在于,所述熔解温度和所述升华温度各高于750℃。
18.如权利要求17所述的基体,其特征在于,所述熔解温度和所述升华温度各高于800℃。
19.如权利要求1所述的基体,其特征在于,所述导热率小于5瓦每米每开氏度。
20.如权利要求19所述的基体,其特征在于,所述导热率小于1瓦每米每开氏度。
21.如权利要求20所述的基体,其特征在于,所述导热率小于0.1瓦每米每开氏度。
22.如权利要求21所述的基体,其特征在于,所述导热率小于0.01瓦每米每开氏度。
23.如权利要求22所述的基体,其特征在于,所述导热率小于0.001瓦每米每开氏度。
24.如权利要求21所述的基体,其特征在于,所述导热率小于0.0001瓦每米每开氏度。
25.如权利要求1所述的基体,其特征在于,所述一种或多种填充材料各自包括从由光致抗蚀剂、旋涂玻璃、旋涂掺杂剂、气凝胶、干凝胶和氧化物所组成的组中选取的至少一种。
26.如权利要求25所述的基体,其特征在于,所述光致抗蚀剂是G线光致抗蚀剂。
27.如权利要求25所述的基体,其特征在于,所述氧化物从由Al2O3、FeO、FeO2、Fe2O3、TiO、TiO2、ZrO2、ZnO、HfO2、CrO、Ta2O5、和SiO2所组成的组中选取。
28.如权利要求1所述的基体,其特征在于,所述一种或多种填充材料包括一种或多种氧化物的一个或多个长链。
29.如权利要求1所述的基体,其特征在于,所述基体是多孔的。
30.如权利要求1所述的基体,其特征在于,所述纳米线的表面是亲水的。
31.如权利要求1所述的基体,其特征在于,所述纳米线的表面是疏水的。
32.如权利要求1所述的基体,其特征在于,所述基体的至少一个表面经过平面化。
33.如权利要求1所述的基体,其特征在于,所述一种或多种填充材料分别处于不同的层中。
34.如权利要求33所述的基体,其特征在于:
所述不同的层包括第一层、第二层和第三层;
所述第一层包括从由SiN、TiN、BN、AlN和CN所组成的组中选取的一种或多种材料;
所述第二层包括第一氧化物;以及
所述第三层包括第二氧化物。
35.如权利要求34所述的基体,其特征在于,所述第一氧化物是SiO2,以及所述第二氧化物是ZrO2。
36.如权利要求34所述的基体,其特征在于:
所述第一层处于所述纳米线上;
所述第二层处于所述第一层上;以及
所述第三层处于所述第二层上。
37.如权利要求34所述的基体,其特征在于:
所述不同的层还包括第四层和第五层;
所述第四层包括所述第一氧化物;以及
所述第五层包括所述第二氧化物。
38.如权利要求1所述的基体,其特征在于:
所述基体包括第一区域和第二区域;以及
所述一种或多种填充材料包括位于所述第一区域中的一种或多种第一材料以及位于所述第二区域中的一种或多种第二材料。
39.如权利要求1所述的基体,其特征在于,所述纳米线包括半导体。
40.如权利要求39所述的基体,其特征在于,所述半导体是硅。
41.一种具有至少一个嵌入式纳米结构阵列的基体,所述基体包括:
分别包括第一端和第二端的纳米结构,所述纳米结构对应于空隙;以及
至少位于所述空隙中的一种或多种填充材料;
其中:
所述纳米结构的每个包括半导体材料;
所述纳米结构基本上相互平行,并且通过所述一种或多种填充材料相对彼此固定到位;
所述一种或多种填充材料的每种与小于50瓦每米每开氏度的导热率相关联;以及
所述基体至少与升华温度和熔解温度关联,所述升华温度和所述熔解温度各高于350℃。
42.如权利要求41所述的基体,其特征在于:
所述纳米结构对应于纳米孔;以及
所述纳米孔是所述空隙。
43.如权利要求41所述的基体,其特征在于:
所述纳米结构对应于纳米线;以及
围绕所述纳米线的空间是所述空隙。
44.一种用于制作具有至少一个嵌入式纳米结构阵列的基体的方法,所述方法包括:
采用至少一种或多种填充材料来填充与纳米结构对应的空隙,所述一种或多种填充材料的每种与小于50瓦每米每开氏度的导热率相关联,所述纳米结构包括半导体材料;以及
形成至少嵌入有所述纳米结构的基体,所述基体至少与升华温度和熔解温度关联,所述升华温度和所述熔解温度各高于350℃;
其中用于填充所述空隙的过程包括:
将所述纳米结构保持为基本上相互平行;以及
通过一种或多种填充材料将所述纳米结构相对彼此固定到位。
45.如权利要求44所述的方法,其特征在于,所述方法还包括形成分别包括第一端和第二端的所述纳米结构。
46.如权利要求44所述的方法,其特征在于,所述一种或多种填充材料各自包括从由光致抗蚀剂、旋涂玻璃、旋涂掺杂剂、气凝胶、干凝胶和氧化物所组成的组中选取的至少一种。
47.如权利要求44所述的方法,其特征在于,所述方法还包括预处理所述纳米结构的一个或多个表面。
48.如权利要求47所述的方法,其特征在于,所述预处理过程包括改变所述纳米结构的所述一个或多个表面的疏水性。
49.如权利要求44所述的方法,其特征在于,所述方法还包括制备所述一种或多种填充材料。
50.如权利要求49所述的方法,其特征在于,用于制备所述一种或多种填充材料的过程包括掺杂所述一种或多种填充材料。
51.如权利要求44所述的方法,其特征在于,所述方法还包括固化所述一种或多种填充材料。
52.如权利要求51所述的方法,其特征在于,用于固化所述一种或多种填充材料的过程包括将所述一种或多种填充材料加热到至少300℃。
53.如权利要求52所述的方法,其特征在于,用于固化所述一种或多种填充材料的过程包括将所述一种或多种填充材料加热到至少500℃。
54.如权利要求44所述的方法,其特征在于,所述方法还包括平面化所述基体的至少一个表面。
55.如权利要求54所述的方法,其特征在于,用于平面化所述基体的至少一个表面的过程包括抛光所述基体的所述表面。
56.如权利要求44所述的方法,其特征在于,用于填充所述空隙的过程包括:
将处于液体形式的所述一种或多种填充材料施加到纳米结构;以及
旋转所述纳米结构以去除所述一种或多种填充材料的至少一部分。
57.如权利要求44所述的方法,其特征在于,用于填充所述空隙的过程包括将所述纳米结构浸入所述一种或多种填充材料。
58.如权利要求44所述的方法,其特征在于,用于填充所述空隙的过程包括沉积所述一种或多种填充材料。
59.如权利要求58所述的方法,其特征在于,用于沉积所述一种或多种填充材料的过程包括化学汽相沉积。
60.如权利要求58所述的方法,其特征在于,用于沉积所述一种或多种填充材料的过程包括原子层沉积。
61.如权利要求58所述的方法,其特征在于,用于沉积所述一种或多种填充材料的过程包括使用从由正硅酸四甲酯(TMOS)、正硅酸四乙酯(TEOS)和硅烷(SiH4)所组成的组中选取的至少一种。
62.如权利要求58所述的方法,其特征在于,用于沉积所述一种或多种填充材料的过程包括至少形成所述一种或多种填充材料的保形层。
63.如权利要求58所述的方法,其特征在于,用于沉积所述一种或多种填充材料的过程包括所述一种或多种填充材料沉积成多层。
64.如权利要求63所述的方法,其特征在于,用于沉积所述一种或多种填充材料的过程包括:
沉积第一层,所述第一层包括从由SiN、TiN、BN、AlN和CN所组成的组中选取的一种或多种材料;
沉积第二层,所述第二层包括第一氧化物;以及
沉积第三层,所述第三层包括第二氧化物。
65.如权利要求64所述的方法,其特征在于,所述第一氧化物是SiO2,而所述第二氧化物是ZrO2。
66.如权利要求64所述的方法,其中:
用于沉积所述第一层的过程包括在所述纳米结构的表面上沉积所述第一层;
用于沉积所述第二层的过程包括在所述第一层上沉积所述第二层;以及
用于沉积所述第三层的过程包括在所述第二层上沉积所述第三层。
67.如权利要求64所述的方法,其特征在于,用于沉积所述一种或多种填充材料的过程还包括:
沉积第四层,所述第四层包括所述第一氧化物;以及
沉积第五层,所述第五层包括所述第二氧化物。
68.如权利要求44所述的方法,其中
所述一种或多种填充材料包括一种或多种第一材料和一种或多种第二材料;
所述空隙包括第一批多个空隙和第二批多个空隙;以及
用于填充所述空隙的过程包括:
采用所述一种或多种第一材料来填充所述第一批多个空隙;以及
采用所述一种或多种第二材料来填充第二批多个空隙。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US41936610P | 2010-12-03 | 2010-12-03 | |
US61/419,366 | 2010-12-03 | ||
PCT/US2011/063000 WO2012075359A1 (en) | 2010-12-03 | 2011-12-02 | Low thermal conductivity matrices with embedded nanostructures and methods thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103339752A CN103339752A (zh) | 2013-10-02 |
CN103339752B true CN103339752B (zh) | 2016-12-14 |
Family
ID=46172281
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201180066221.3A Expired - Fee Related CN103339752B (zh) | 2010-12-03 | 2011-12-02 | 具有嵌入式纳米结构的低导热率基体及其方法 |
Country Status (8)
Country | Link |
---|---|
US (2) | US8736011B2 (zh) |
EP (1) | EP2647064A4 (zh) |
JP (1) | JP2014505998A (zh) |
KR (1) | KR20140005914A (zh) |
CN (1) | CN103339752B (zh) |
BR (1) | BR112013013615A2 (zh) |
CA (1) | CA2819638A1 (zh) |
WO (1) | WO2012075359A1 (zh) |
Families Citing this family (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104392933B (zh) | 2007-08-21 | 2017-11-07 | 加州大学评议会 | 具有高性能热电性质的纳米结构 |
US20110114146A1 (en) * | 2009-11-13 | 2011-05-19 | Alphabet Energy, Inc. | Uniwafer thermoelectric modules |
JP2014501031A (ja) | 2010-10-22 | 2014-01-16 | カリフォルニア インスティチュート オブ テクノロジー | 低熱伝導率および熱電性エネルギー転換材料のためのナノメッシュのフォノン性構造 |
US9240328B2 (en) | 2010-11-19 | 2016-01-19 | Alphabet Energy, Inc. | Arrays of long nanostructures in semiconductor materials and methods thereof |
US8736011B2 (en) * | 2010-12-03 | 2014-05-27 | Alphabet Energy, Inc. | Low thermal conductivity matrices with embedded nanostructures and methods thereof |
US20130019918A1 (en) | 2011-07-18 | 2013-01-24 | The Regents Of The University Of Michigan | Thermoelectric devices, systems and methods |
US9595653B2 (en) | 2011-10-20 | 2017-03-14 | California Institute Of Technology | Phononic structures and related devices and methods |
US8932766B1 (en) * | 2012-01-10 | 2015-01-13 | Mainstream Engineering Corporation | Nanostructured thermoelectric elements, other ultra-high aspect ratio structures and hierarchical template methods for growth thereof |
WO2013109729A1 (en) | 2012-01-17 | 2013-07-25 | Silicium Energy, Inc. | Systems and methods for forming thermoelectric devices |
CA2862350A1 (en) | 2012-01-25 | 2013-08-01 | Alphabet Energy, Inc. | Modular thermoelectric units for heat recovery systems and methods thereof |
US9051175B2 (en) | 2012-03-07 | 2015-06-09 | Alphabet Energy, Inc. | Bulk nano-ribbon and/or nano-porous structures for thermoelectric devices and methods for making the same |
US9257627B2 (en) | 2012-07-23 | 2016-02-09 | Alphabet Energy, Inc. | Method and structure for thermoelectric unicouple assembly |
CN104756268B (zh) | 2012-08-17 | 2017-10-24 | 美特瑞克斯实业公司 | 用于形成热电装置的系统和方法 |
US9082930B1 (en) | 2012-10-25 | 2015-07-14 | Alphabet Energy, Inc. | Nanostructured thermolectric elements and methods of making the same |
WO2014070795A1 (en) | 2012-10-31 | 2014-05-08 | Silicium Energy, Inc. | Methods for forming thermoelectric elements |
TWI565094B (zh) * | 2012-11-15 | 2017-01-01 | 財團法人工業技術研究院 | 氮化物半導體結構 |
DE102013108805A1 (de) * | 2013-08-14 | 2015-02-19 | Elringklinger Ag | Thermoelektrisches Modul sowie Verfahren zum Herstellen eines thermoelektrischen Moduls |
US9065017B2 (en) | 2013-09-01 | 2015-06-23 | Alphabet Energy, Inc. | Thermoelectric devices having reduced thermal stress and contact resistance, and methods of forming and using the same |
EP3123532B1 (en) | 2014-03-25 | 2018-11-21 | Matrix Industries, Inc. | Thermoelectric devices and systems |
US9691849B2 (en) | 2014-04-10 | 2017-06-27 | Alphabet Energy, Inc. | Ultra-long silicon nanostructures, and methods of forming and transferring the same |
EP3452875A4 (en) | 2016-05-03 | 2019-11-20 | Matrix Industries, Inc. | THERMOELECTRIC DEVICES AND SYSTEMS |
USD819627S1 (en) | 2016-11-11 | 2018-06-05 | Matrix Industries, Inc. | Thermoelectric smartwatch |
KR102161307B1 (ko) * | 2017-04-06 | 2020-10-05 | 연세대학교 산학협력단 | 투명전극 및 그의 제조방법 |
CN112186092B (zh) * | 2020-09-10 | 2022-02-15 | 华中科技大学 | 一种基于超亲水结构的热电堆发电器件及其制备方法 |
FR3130782A1 (fr) * | 2021-12-17 | 2023-06-23 | Centre National De La Recherche Scientifique | Procede de remplissage dense d’espaces interfils micrometriques ou submicrometriques par une matrice hybride organo-silicatee et dispositif composite ainsi obtenu |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101156255A (zh) * | 2004-12-07 | 2008-04-02 | 丰田技术中心美国公司 | 纳米结构的块状热电材料 |
Family Cites Families (142)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US2588254A (en) | 1950-05-09 | 1952-03-04 | Purdue Research Foundation | Photoelectric and thermoelectric device utilizing semiconducting material |
DE1483298B1 (de) | 1965-06-11 | 1971-01-28 | Siemens Ag | Elektrische Kontaktanordnung zwischen einem Germanium-Silizium-Halbleiterkoerper und einem Kontaktstueck und Verfahren zur Herstellung derselben |
US4251286A (en) | 1979-09-18 | 1981-02-17 | The University Of Delaware | Thin film photovoltaic cells having blocking layers |
US4493939A (en) | 1983-10-31 | 1985-01-15 | Varo, Inc. | Method and apparatus for fabricating a thermoelectric array |
US4842699A (en) | 1988-05-10 | 1989-06-27 | Avantek, Inc. | Method of selective via-hole and heat sink plating using a metal mask |
US5391914A (en) | 1994-03-16 | 1995-02-21 | The United States Of America As Represented By The Secretary Of The Navy | Diamond multilayer multichip module substrate |
US5824561A (en) | 1994-05-23 | 1998-10-20 | Seiko Instruments Inc. | Thermoelectric device and a method of manufacturing thereof |
US5837929A (en) | 1994-07-05 | 1998-11-17 | Mantron, Inc. | Microelectronic thermoelectric device and systems incorporating such device |
WO1997045882A1 (fr) | 1996-05-28 | 1997-12-04 | Matsushita Electric Works, Ltd. | Procede de fabrication d'un module thermoelectrique |
USRE41801E1 (en) | 1997-03-31 | 2010-10-05 | Nextreme Thermal Solutions, Inc. | Thin-film thermoelectric device and fabrication method of same |
JP3902883B2 (ja) | 1998-03-27 | 2007-04-11 | キヤノン株式会社 | ナノ構造体及びその製造方法 |
US6388185B1 (en) | 1998-08-07 | 2002-05-14 | California Institute Of Technology | Microfabricated thermoelectric power-generation devices |
IL145350A0 (en) | 1999-03-11 | 2002-06-30 | Eneco Inc | Hybrid thermionic energy converter and method |
JP3600486B2 (ja) | 1999-08-24 | 2004-12-15 | セイコーインスツル株式会社 | 熱電変換素子の製造方法 |
CN101638216B (zh) | 2001-03-30 | 2012-12-19 | 加利福尼亚大学董事会 | 纳米结构和纳米线的制造方法及由其制造的器件 |
CA2442985C (en) | 2001-03-30 | 2016-05-31 | The Regents Of The University Of California | Methods of fabricating nanostructures and nanowires and devices fabricated therefrom |
US7619158B2 (en) | 2001-06-01 | 2009-11-17 | Marlow Industries, Inc. | Thermoelectric device having P-type and N-type materials |
US6843902B1 (en) | 2001-07-20 | 2005-01-18 | The Regents Of The University Of California | Methods for fabricating metal nanowires |
US20040251539A1 (en) | 2001-09-12 | 2004-12-16 | Faris Sadeg M. | Thermoelectric cooler array |
JP2005506693A (ja) | 2001-10-05 | 2005-03-03 | リサーチ・トライアングル・インスティチュート | フォノンブロッキング電子伝達低次元構造 |
WO2003046265A2 (en) | 2001-11-26 | 2003-06-05 | Massachusetts Institute Of Technology | Thick porous anodic alumina films and nanowire arrays grown on a solid substrate |
CN1167141C (zh) | 2001-12-06 | 2004-09-15 | 天津大学 | 由一维纳米线阵列结构温差电材料制造的微温差电池 |
US7220310B2 (en) | 2002-01-08 | 2007-05-22 | Georgia Tech Research Corporation | Nanoscale junction arrays and methods for making same |
US8154093B2 (en) | 2002-01-16 | 2012-04-10 | Nanomix, Inc. | Nano-electronic sensors for chemical and biological analytes, including capacitance and bio-membrane devices |
KR20030064292A (ko) | 2002-01-25 | 2003-07-31 | 가부시키가이샤 고마쓰 세이사쿠쇼 | 열전모듈 |
US6972146B2 (en) | 2002-03-15 | 2005-12-06 | Canon Kabushiki Kaisha | Structure having holes and method for producing the same |
US20030189202A1 (en) | 2002-04-05 | 2003-10-09 | Jun Li | Nanowire devices and methods of fabrication |
US7361313B2 (en) | 2003-02-18 | 2008-04-22 | Intel Corporation | Methods for uniform metal impregnation into a nanoporous material |
JP2004031696A (ja) | 2002-06-26 | 2004-01-29 | Kyocera Corp | 熱電モジュール及びその製造方法 |
US6639242B1 (en) | 2002-07-01 | 2003-10-28 | International Business Machines Corporation | Monolithically integrated solid-state SiGe thermoelectric energy converter for high speed and low power circuits |
US7067867B2 (en) | 2002-09-30 | 2006-06-27 | Nanosys, Inc. | Large-area nonenabled macroelectronic substrates and uses therefor |
US7135728B2 (en) | 2002-09-30 | 2006-11-14 | Nanosys, Inc. | Large-area nanoenabled macroelectronic substrates and uses therefor |
US7163659B2 (en) | 2002-12-03 | 2007-01-16 | Hewlett-Packard Development Company, L.P. | Free-standing nanowire sensor and method for detecting an analyte in a fluid |
JP4434575B2 (ja) * | 2002-12-13 | 2010-03-17 | キヤノン株式会社 | 熱電変換素子及びその製造方法 |
JP4235440B2 (ja) | 2002-12-13 | 2009-03-11 | キヤノン株式会社 | 半導体デバイスアレイ及びその製造方法 |
WO2004071949A2 (en) | 2003-02-13 | 2004-08-26 | The Regents Of The University Of California | Nanostructured casting of organic and bio-polymers in porous silicon templates |
US7579077B2 (en) | 2003-05-05 | 2009-08-25 | Nanosys, Inc. | Nanofiber surfaces for use in enhanced surface area applications |
US7605327B2 (en) | 2003-05-21 | 2009-10-20 | Nanosolar, Inc. | Photovoltaic devices fabricated from nanostructured template |
US7538010B2 (en) | 2003-07-24 | 2009-05-26 | S.O.I.Tec Silicon On Insulator Technologies | Method of fabricating an epitaxially grown layer |
JP2007501525A (ja) | 2003-08-04 | 2007-01-25 | ナノシス・インコーポレイテッド | ナノワイヤ複合体およびこれらに由来する電子基板を作製するためのシステムおよび方法 |
US20050045702A1 (en) | 2003-08-29 | 2005-03-03 | William Freeman | Thermoelectric modules and methods of manufacture |
US20050060884A1 (en) | 2003-09-19 | 2005-03-24 | Canon Kabushiki Kaisha | Fabrication of nanoscale thermoelectric devices |
JP2005114682A (ja) * | 2003-10-10 | 2005-04-28 | National Institute For Materials Science | 光ポンピング核スピン偏極装置 |
CN100397671C (zh) | 2003-10-29 | 2008-06-25 | 京瓷株式会社 | 热电换能模块 |
US6969679B2 (en) * | 2003-11-25 | 2005-11-29 | Canon Kabushiki Kaisha | Fabrication of nanoscale thermoelectric devices |
EP1700336A1 (en) | 2003-12-23 | 2006-09-13 | Koninklijke Philips Electronics N.V. | Semiconductor device comprising a heterojunction |
JP4579593B2 (ja) | 2004-03-05 | 2010-11-10 | キヤノン株式会社 | 標的物質認識素子、検出方法及び装置 |
KR100552707B1 (ko) | 2004-04-07 | 2006-02-20 | 삼성전자주식회사 | 나노와이어 발광소자 및 그 제조방법 |
US20060233692A1 (en) | 2004-04-26 | 2006-10-19 | Mainstream Engineering Corp. | Nanotube/metal substrate composites and methods for producing such composites |
US20050257821A1 (en) | 2004-05-19 | 2005-11-24 | Shriram Ramanathan | Thermoelectric nano-wire devices |
EP1612870A1 (en) | 2004-07-01 | 2006-01-04 | Interuniversitair Microelektronica Centrum Vzw | Method of manufacturing a thermoelectric generator and thermoelectric generator thus obtained |
WO2006078281A2 (en) | 2004-07-07 | 2006-07-27 | Nanosys, Inc. | Systems and methods for harvesting and integrating nanowires |
JPWO2006019059A1 (ja) | 2004-08-17 | 2008-05-08 | 古河電気工業株式会社 | 熱電冷却装置 |
US20060076046A1 (en) | 2004-10-08 | 2006-04-13 | Nanocoolers, Inc. | Thermoelectric device structure and apparatus incorporating same |
US20060157101A1 (en) | 2004-10-29 | 2006-07-20 | Sakamoto Jeff S | System and method for fabrication of high-efficiency durable thermoelectric devices |
JP2006140334A (ja) * | 2004-11-12 | 2006-06-01 | Canon Inc | 熱電変換素子 |
US9865790B2 (en) | 2004-12-07 | 2018-01-09 | Toyota Motor Engineering & Manufacturing North America, Inc. | Nanostructured bulk thermoelectric material |
WO2006065806A2 (en) | 2004-12-14 | 2006-06-22 | The Regents Of The University Of California | Polymer composite photonic particles |
JP2006196727A (ja) * | 2005-01-14 | 2006-07-27 | Saitama Univ | 熱電変換素子とその製造方法 |
WO2007037787A1 (en) | 2005-05-09 | 2007-04-05 | Vesta Research, Ltd. | Porous silicon particles |
JP2006332188A (ja) | 2005-05-24 | 2006-12-07 | Toyota Motor Corp | 熱電発電モジュール |
US8039726B2 (en) | 2005-05-26 | 2011-10-18 | General Electric Company | Thermal transfer and power generation devices and methods of making the same |
RU2296055C2 (ru) | 2005-05-31 | 2007-03-27 | Общество с ограниченной ответственностью "Восток" | Наноструктурированное покрытие несущей основы |
JP4522340B2 (ja) | 2005-08-01 | 2010-08-11 | シャープ株式会社 | 平面導波路素子 |
WO2007022359A2 (en) | 2005-08-16 | 2007-02-22 | The Regents Of The University Of California | Vertical integrated silicon nanowire field effect transistors and methods of fabrication |
WO2008048233A2 (en) | 2005-08-22 | 2008-04-24 | Q1 Nanosystems, Inc. | Nanostructure and photovoltaic cell implementing same |
JP2007059647A (ja) | 2005-08-25 | 2007-03-08 | Denso Corp | 熱電変換素子およびその製造方法 |
JP5031313B2 (ja) * | 2005-11-01 | 2012-09-19 | シャープ株式会社 | 外部環境ナノワイヤセンサおよび外部環境ナノワイヤセンサの製造方法 |
US7833816B2 (en) | 2005-12-07 | 2010-11-16 | Intel Corporation | Forming a thin film thermoelectric cooler and structures formed thereby |
US20070131269A1 (en) | 2005-12-09 | 2007-06-14 | Biprodas Dutta | High density nanowire arrays in glassy matrix |
DE102005063038A1 (de) | 2005-12-29 | 2007-07-05 | Basf Ag | Nano Thermoelektrika |
US7855396B2 (en) | 2006-02-20 | 2010-12-21 | Industrial Technology Research Institute | Light emitting diode package structure |
US20070261730A1 (en) | 2006-05-12 | 2007-11-15 | General Electric Company | Low dimensional thermoelectrics fabricated by semiconductor wafer etching |
FR2904146B1 (fr) | 2006-07-20 | 2008-10-17 | Commissariat Energie Atomique | Procede de fabrication d'une nanostructure a base de nanofils interconnectes,nanostructure et utilisation comme convertisseur thermoelectrique |
US20080178921A1 (en) | 2006-08-23 | 2008-07-31 | Qi Laura Ye | Thermoelectric nanowire composites |
DE602006017856D1 (de) | 2006-09-12 | 2010-12-09 | Fiat Ricerche | Generator von elektrischer Energie basiert auf den thermoelektrischen Effekt |
GB2442768A (en) * | 2006-10-11 | 2008-04-16 | Sharp Kk | A method of encapsulating low dimensional structures |
US7850941B2 (en) | 2006-10-20 | 2010-12-14 | General Electric Company | Nanostructure arrays and methods for forming same |
WO2008060282A1 (en) | 2006-11-17 | 2008-05-22 | General Electric Company | Thermal transfer and power generation devices and methods of making the same |
DE102006055120B4 (de) | 2006-11-21 | 2015-10-01 | Evonik Degussa Gmbh | Thermoelektrische Elemente, Verfahren zu deren Herstellung und deren Verwendung |
US8049203B2 (en) | 2006-12-22 | 2011-11-01 | Qunano Ab | Nanoelectronic structure and method of producing such |
US20080178920A1 (en) | 2006-12-28 | 2008-07-31 | Schlumberger Technology Corporation | Devices for cooling and power |
GB0701069D0 (en) | 2007-01-19 | 2007-02-28 | Univ Bath | Nanostructure template and production of semiconductors using the template |
US7943234B2 (en) | 2007-02-27 | 2011-05-17 | Innovative Surface Technology, Inc. | Nanotextured super or ultra hydrophobic coatings |
US8641912B2 (en) | 2007-05-23 | 2014-02-04 | California Institute Of Technology | Method for fabricating monolithic two-dimensional nanostructures |
US7905013B2 (en) | 2007-06-04 | 2011-03-15 | Sharp Laboratories Of America, Inc. | Method for forming an iridium oxide (IrOx) nanowire neural sensor array |
WO2009014985A2 (en) | 2007-07-20 | 2009-01-29 | California Institute Of Technology | Methods and devices for controlling thermal conductivity and thermoelectric power of semiconductor nanowires |
JP4925964B2 (ja) | 2007-08-06 | 2012-05-09 | 株式会社デンソー | 積層型熱電変換素子及びその製造方法 |
CN104392933B (zh) | 2007-08-21 | 2017-11-07 | 加州大学评议会 | 具有高性能热电性质的纳米结构 |
WO2009045538A2 (en) * | 2007-10-04 | 2009-04-09 | Purdue Research Foundation | Fabrication of nanowire array composites for thermoelectric power generators and microcoolers |
JP2009094378A (ja) | 2007-10-11 | 2009-04-30 | Panasonic Corp | 半導体装置及びその製造方法 |
US7769135B2 (en) | 2007-10-18 | 2010-08-03 | The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration | X-ray diffraction wafer mapping method for rhombohedral super-hetero-epitaxy |
FR2923601B1 (fr) | 2007-11-12 | 2010-01-01 | Commissariat Energie Atomique | Detecteur de rayonnement electromagnetique a connexion par nanofil et procede de realisation |
TW200935635A (en) | 2008-02-15 | 2009-08-16 | Univ Nat Chiao Tung | Method of manufacturing nanometer-scale thermoelectric device |
US20090236317A1 (en) | 2008-03-21 | 2009-09-24 | Midwest Research Institute | Anti-reflection etching of silicon surfaces catalyzed with ionic metal solutions |
ITRM20080193A1 (it) | 2008-04-11 | 2009-10-12 | Univ Milano Bicocca | Dispositivo di conversione termo-elettrica bidirezionale ad effetto seebeck/peltier impiegante nanofili di materiale conduttore o semiconduttore. |
WO2009137241A2 (en) | 2008-04-14 | 2009-11-12 | Bandgap Engineering, Inc. | Process for fabricating nanowire arrays |
US7994027B2 (en) | 2008-05-09 | 2011-08-09 | George Mason Intellectual Properties, Inc. | Microwave heating for semiconductor nanostructure fabrication |
US20110100406A1 (en) | 2008-07-06 | 2011-05-05 | Lamos Inc. | Split thermo-electric structure and devices and systems that utilize said structure |
US8198706B2 (en) * | 2008-07-25 | 2012-06-12 | Hewlett-Packard Development Company, L.P. | Multi-level nanowire structure and method of making the same |
KR101005803B1 (ko) | 2008-08-11 | 2011-01-05 | 한국표준과학연구원 | 양자점나노선 어레이 태양광 소자 및 그 제조 방법 |
EP2321860B1 (en) | 2008-08-11 | 2016-05-04 | Samsung Electronics Co., Ltd. | Anisotropically elongated thermoelectric material and device comprising the material |
KR20100021336A (ko) | 2008-08-14 | 2010-02-24 | 삼성전자주식회사 | 나노 헬릭스를 이용한 태양전지 |
US9343490B2 (en) | 2013-08-09 | 2016-05-17 | Zena Technologies, Inc. | Nanowire structured color filter arrays and fabrication method of the same |
US20100072461A1 (en) | 2008-09-24 | 2010-03-25 | Hanvision Co., Ltd. | Thermo-electric semiconductor device and method for manufacturing the same |
TWI380487B (en) | 2008-12-12 | 2012-12-21 | Ind Tech Res Inst | Thermoelectric device |
TWI401830B (zh) | 2008-12-31 | 2013-07-11 | Ind Tech Res Inst | 低熱回流之熱電奈米線陣列及其製造方法 |
JP5241928B2 (ja) | 2009-02-05 | 2013-07-17 | エルジー・ケム・リミテッド | 熱電素子モジュール及び熱電素子の製造方法 |
JP5282598B2 (ja) * | 2009-02-17 | 2013-09-04 | 富士通株式会社 | 熱電変換素子の製造方法 |
KR101257588B1 (ko) | 2009-03-12 | 2013-04-26 | 더 큐레이터스 오브 더 유니버시티 오브 미주리 | 고 에너지 밀도를 갖는 마이크로 방사성동위원소 파워 소스 장치 |
US10138120B2 (en) | 2009-03-31 | 2018-11-27 | The Regents Of The University Of Michigan | Shaping nanostructure arrays |
US8470409B2 (en) | 2009-04-28 | 2013-06-25 | Ben Gurion University Of The Negev Research And Development Authority | Nanowires, method of fabrication the same and uses thereof |
WO2010151556A1 (en) | 2009-06-22 | 2010-12-29 | Q1 Nanosystems, Inc. | Nanostructure and methods of making the same |
JP2011014612A (ja) | 2009-06-30 | 2011-01-20 | Ibiden Co Ltd | 配線基板及び配線基板の製造方法 |
US8344597B2 (en) | 2009-10-22 | 2013-01-01 | Lawrence Livermore National Security, Llc | Matrix-assisted energy conversion in nanostructured piezoelectric arrays |
US20110114146A1 (en) | 2009-11-13 | 2011-05-19 | Alphabet Energy, Inc. | Uniwafer thermoelectric modules |
IT1397679B1 (it) | 2009-12-15 | 2013-01-18 | Univ Milano Bicocca | Elemento di conversione termo-elettrica seebeck/peltier comprendente nanofili paralleli di materiale conduttore o semiconduttore organizzati in file e colonne attraverso un corpo isolante e procedimento |
US8568877B2 (en) | 2010-03-09 | 2013-10-29 | Board Of Regents Of The University Of Texas System | Porous and non-porous nanostructures |
WO2011119149A1 (en) | 2010-03-23 | 2011-09-29 | Hewlett-Packard Development Company | Thermoelectric device |
US8138068B2 (en) | 2010-08-11 | 2012-03-20 | International Business Machines Corporation | Method to form nanopore array |
US8512588B2 (en) | 2010-08-13 | 2013-08-20 | Lawrence Livermore National Security, Llc | Method of fabricating a scalable nanoporous membrane filter |
KR101075772B1 (ko) | 2010-08-30 | 2011-10-26 | 삼성전기주식회사 | 열전 모듈 및 이를 제조하는 방법 |
US9240328B2 (en) | 2010-11-19 | 2016-01-19 | Alphabet Energy, Inc. | Arrays of long nanostructures in semiconductor materials and methods thereof |
US8736011B2 (en) * | 2010-12-03 | 2014-05-27 | Alphabet Energy, Inc. | Low thermal conductivity matrices with embedded nanostructures and methods thereof |
US20120247527A1 (en) | 2010-12-21 | 2012-10-04 | Alphabet Energy, Inc. | Electrode structures for arrays of nanostructures and methods thereof |
US20120152295A1 (en) | 2010-12-21 | 2012-06-21 | Alphabet Energy, Inc. | Arrays of filled nanostructures with protruding segments and methods thereof |
US20120282435A1 (en) | 2011-03-24 | 2012-11-08 | University Of Massachusetts | Nanostructured Silicon with Useful Thermoelectric Properties |
WO2013006701A1 (en) | 2011-07-05 | 2013-01-10 | Excelitas Technologies Led Solutions, Inc | Graphene-based thermopile |
US8779276B2 (en) | 2011-07-14 | 2014-07-15 | Sony Corporation | Thermoelectric device |
US20130019918A1 (en) | 2011-07-18 | 2013-01-24 | The Regents Of The University Of Michigan | Thermoelectric devices, systems and methods |
US9444027B2 (en) | 2011-10-04 | 2016-09-13 | Infineon Technologies Ag | Thermoelectrical device and method for manufacturing same |
CN104335327A (zh) | 2011-11-21 | 2015-02-04 | 研究三角协会 | 用于热电应用的纳米颗粒压实体材料 |
US8822309B2 (en) | 2011-12-23 | 2014-09-02 | Athenaeum, Llc | Heterogeneous integration process incorporating layer transfer in epitaxy level packaging |
CA2862350A1 (en) | 2012-01-25 | 2013-08-01 | Alphabet Energy, Inc. | Modular thermoelectric units for heat recovery systems and methods thereof |
US20130175654A1 (en) | 2012-02-10 | 2013-07-11 | Sylvain Muckenhirn | Bulk nanohole structures for thermoelectric devices and methods for making the same |
US9051175B2 (en) | 2012-03-07 | 2015-06-09 | Alphabet Energy, Inc. | Bulk nano-ribbon and/or nano-porous structures for thermoelectric devices and methods for making the same |
US9000557B2 (en) | 2012-03-17 | 2015-04-07 | Zvi Or-Bach | Semiconductor device and structure |
US8557632B1 (en) | 2012-04-09 | 2013-10-15 | Monolithic 3D Inc. | Method for fabrication of a semiconductor device and structure |
US9257627B2 (en) | 2012-07-23 | 2016-02-09 | Alphabet Energy, Inc. | Method and structure for thermoelectric unicouple assembly |
WO2014062559A2 (en) | 2012-10-15 | 2014-04-24 | Alphabet Energy, Inc. | Structures and methods for multi-leg package thermoelectric devices |
US20140116491A1 (en) | 2012-10-29 | 2014-05-01 | Alphabet Energy, Inc. | Bulk-size nanostructured materials and methods for making the same by sintering nanowires |
US9691849B2 (en) | 2014-04-10 | 2017-06-27 | Alphabet Energy, Inc. | Ultra-long silicon nanostructures, and methods of forming and transferring the same |
-
2011
- 2011-12-01 US US13/308,945 patent/US8736011B2/en not_active Expired - Fee Related
- 2011-12-02 CA CA2819638A patent/CA2819638A1/en not_active Abandoned
- 2011-12-02 JP JP2013542193A patent/JP2014505998A/ja active Pending
- 2011-12-02 KR KR1020137016783A patent/KR20140005914A/ko not_active Application Discontinuation
- 2011-12-02 WO PCT/US2011/063000 patent/WO2012075359A1/en active Application Filing
- 2011-12-02 CN CN201180066221.3A patent/CN103339752B/zh not_active Expired - Fee Related
- 2011-12-02 BR BR112013013615A patent/BR112013013615A2/pt not_active IP Right Cessation
- 2011-12-02 EP EP11845164.0A patent/EP2647064A4/en not_active Withdrawn
-
2014
- 2014-03-10 US US14/203,360 patent/US9514931B2/en not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101156255A (zh) * | 2004-12-07 | 2008-04-02 | 丰田技术中心美国公司 | 纳米结构的块状热电材料 |
Also Published As
Publication number | Publication date |
---|---|
BR112013013615A2 (pt) | 2016-09-06 |
US8736011B2 (en) | 2014-05-27 |
US9514931B2 (en) | 2016-12-06 |
US20120319082A1 (en) | 2012-12-20 |
EP2647064A1 (en) | 2013-10-09 |
WO2012075359A1 (en) | 2012-06-07 |
US20140193982A1 (en) | 2014-07-10 |
CA2819638A1 (en) | 2012-06-07 |
CN103339752A (zh) | 2013-10-02 |
JP2014505998A (ja) | 2014-03-06 |
EP2647064A4 (en) | 2014-12-10 |
KR20140005914A (ko) | 2014-01-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103339752B (zh) | 具有嵌入式纳米结构的低导热率基体及其方法 | |
Tang et al. | Holey silicon as an efficient thermoelectric material | |
Lim et al. | Simultaneous thermoelectric property measurement and incoherent phonon transport in holey silicon | |
Curtin et al. | Highly ordered vertical silicon nanowire array composite thin films for thermoelectric devices | |
JP5677710B2 (ja) | 導電性材料製又は半導体材料製のナノワイヤを用いたセーベック/ペルティエ効果を利用した双方向性の熱電気変換装置 | |
JP5677713B2 (ja) | ナノ構造を必要とせず半導体材料製の処理済層を利用したセーベック/ペルティ効果を利用した熱−電気変換装置 | |
US20150147842A1 (en) | Arrays of filled nanostructures with protruding segments and methods thereof | |
Fonseca et al. | Smart integration of silicon nanowire arrays in all-silicon thermoelectric micro-nanogenerators | |
US20160322554A1 (en) | Electrode structures for arrays of nanostructures and methods thereof | |
CN103460417A (zh) | 半导体材料中的长纳米结构阵列及其方法 | |
MX2008015224A (es) | Arreglos de nanotubos termoelectricos. | |
KR20120077487A (ko) | 실리콘 나노선 기반의 열전소자 및 그 제조 방법 | |
CA2825888A1 (en) | Electrode structures for arrays of nanostructures and methods thereof | |
Pennelli et al. | Seebeck coefficient of nanowires interconnected into large area networks | |
JP2021513227A (ja) | ナノフォノニックメタマテリアルに基づく熱電デバイス | |
Dönmez Noyan | Improving the performance of an all-Si based thermoelectric micro/nanogenerator | |
US20070084499A1 (en) | Thermoelectric device produced by quantum confinement in nanostructures | |
Yoo et al. | Enhanced thermoelectric figure of merit in highly-doped silicon nanowires via a corrugated surface modulation | |
Trung et al. | Flexible thermoelectric power generators based on electrochemical deposition process of BI 2 TE 3 and SB 2 TE 3 | |
CN112038472A (zh) | 碲化铋基薄膜热电模块制造方法、热电模块及热电发电机 | |
WO2007047451A2 (en) | Thermoelectric device produced by quantum confinement in nanostructures, and methods therefor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20161214 Termination date: 20181202 |
|
CF01 | Termination of patent right due to non-payment of annual fee |