JP2014236058A - 熱電子発電素子 - Google Patents

Abstract

【課題】発電効率が高い熱電子発電素子を提供する。【解決手段】熱電子発電素子１は、エミッタ基板２と、熱電子を発生させるエミッタ３と、コレクタ基板４と、熱電子を収集するコレクタ５とを有している。エミッタ基板２は高抵抗材料よりなる。エミッタ３は、エミッタ基板２の表面２１に形成されている。コレクタ基板４は、エミッタ基板２に対向して配置され、高抵抗材料よりなる。コレクタ５は、コレクタ基板４の表面４１に形成されている。エミッタ基板２及びコレクタ基板４の少なくとも一方は、他方に向けて突出したスペーサー部２２、４２を有している。エミッタ基板２とコレクタ基板４とは、スペーサー部２２、４２の先端において互いに当接している。【選択図】図３

Description

本発明は、熱エネルギーを電気エネルギーに変換する熱電子発電素子に関する。

熱エネルギーを電気エネルギーに変換する発電素子として、熱電子放出を利用して起電力を発生する熱電子発電素子がある。例えば、特許文献１には、エミッタ部とコレクタ部とが所定の間隙を隔てて配置された熱電子発電素子の例が開示されている。この熱電子発電素子は、エミッタ部を加熱することにより、熱電子がエミッタ部から放出され、コレクタ部に収集されるよう構成されている。そして、エミッタ部とコレクタ部との間に負荷を接続した状態においては、コレクタ部に到達した熱電子が負荷を介してエミッタ部に移動することにより、負荷に電力を供給することができる。

また、特許文献１の熱電子発電素子は、エミッタ部とコレクタ部との間に絶縁体よりなる調整部材を配置することにより、両者の間隔を調整可能に構成されている。

特開２００８−２２８３８７号公報

しかしながら、特許文献１のように、エミッタとコレクタとの間に調整部材を配置する場合には、エミッタとコレクタとの間に生じる電位差が調整部材に印加されるため、調整部材の表面を介して電流のリークが生じるおそれがある。そのため、調整部材を使用する場合には、熱電子発電素子の発電効率が低下するという問題がある。

本発明は、かかる背景に鑑みてなされたものであり、発電効率が高い熱電子発電素子を提供しようとするものである。

本発明の一態様は、高抵抗材料よりなるエミッタ基板と、
該エミッタ基板の表面に形成され、熱電子を発生させるエミッタと、
上記エミッタ基板に対向して配置された高抵抗材料よりなるコレクタ基板と、
該コレクタ基板の表面に形成され、上記熱電子を収集するコレクタとを有し、
上記エミッタ基板及び上記コレクタ基板の少なくとも一方は、他方に向けて突出したスペーサー部を有しており、
上記エミッタ基板と上記コレクタ基板とは、上記スペーサー部の先端において互いに当接していることを特徴とする熱電子発電素子にある。

上記熱電子発電素子は、高抵抗材料よりなるエミッタ基板及びコレクタ基板を有するとともに、エミッタ基板とコレクタ基板とがスペーサー部の先端において互いに当接するよう構成されている。そのため、エミッタとコレクタとの間に生じる電位差が、エミッタ基板とコレクタ基板との間に印加されなくなる。その結果、スペーサ部を介して流れるリーク電流を低減できる。

以上により、上記熱電子発電素子は、発電効率が高いものとなる。

実施例１における、熱電子発電素子の上面図。 実施例１における、表面にエミッタを形成したエミッタ基板の上面図。 図１のIII−III線矢視断面図。 実施例１の熱電子発電素子の作製工程における、全面にＳｉＯ_２膜を形成したウエハの説明図。 実施例１の熱電子発電素子の作製工程における、スペーサー部を形成する領域をパターニングしたウエハの説明図。 実施例１の熱電子発電素子の作製工程における、スペーサー部を形成する領域以外のＳｉＯ_２膜を除去したウエハの説明図。 実施例１の熱電子発電素子の作製工程における、ＩＣＰエッチングによりスペーサー部を形成したウエハの説明図。 実施例１熱電子発電素子の作製工程における、ＳｉＯ_２膜をマスクとしてエミッタを選択的に形成したウエハの説明図。 実施例２における、補強凸部を有する熱電子発電素子の断面図（図３に相当する断面図）。 実施例２における、熱電子発電素子が湾曲した状態を示す断面図（図３に相当する断面図）。 実施例２の熱電子発電素子の作製工程における、ＩＣＰエッチングによりスペーサー部を形成する領域以外を陥没させたウエハの説明図。 実施例２の熱電子発電素子の作製工程における、スペーサー部及び補強凸部を形成する領域をパターニングしたウエハの説明図。 実施例２の熱電子発電素子の作製工程における、スペーサー部及び補強凸部を形成する領域以外のＳｉＯ_２膜を除去したウエハの説明図。 実施例２の熱電子発電素子の作製工程における、ＩＣＰエッチングによりスペーサー部及び補強凸部を形成したウエハの説明図。 実施例２の熱電子発電素子の作製工程における、ＳｉＯ_２膜をマスクとしてエミッタを選択的に形成したウエハの説明図。 実施例３における、ダイヤモンド半導体基板を用いて作製した熱電子発電素子の上面図。 実施例３における、表面にエミッタを形成したエミッタ基板の上面図。 図１６のXVIII−XVIII線矢視断面図。 変形例１における、エミッタ基板及びコレクタ基板の背面に接続部を形成した熱電子発電素子の断面図（図３に相当する断面図）。 変形例２における、補強凸部とスペーサー部とを除く領域にエミッタ及びコレクタを形成した熱電子発電素子の断面図（図３に相当する断面図）。 変形例２における、補強凸部に対面する部分にエミッタ及びコレクタを有しない熱電子発電素子の断面図（図３に相当する断面図）。

上記熱電子発電素子において、エミッタ基板及びコレクタ基板を構成する高抵抗材料とは、エミッタとコレクタとの間に生じ得る電位差の範囲において絶縁体として振舞う材質をいい、酸化物や窒化物等のセラミックスや半導体を含む概念である。半導体としては、例えば、ダイヤモンド、Ｓｉ、ＧａＮ、ＳｉＣ、ＢＮ、ＧａＡｓ、ＩｎＰ等を用いることができる。また、エミッタ基板とコレクタ基板とは、同一の材質を用いてもよく、互いに異なる材質を用いてもよい。

また、上記エミッタ基板及び上記コレクタ基板のうち少なくとも一方は他方に向けて突出した補強凸部を有しており、上記エミッタ、上記コレクタ、上記エミッタ基板及び上記コレクタ基板のうち上記補強凸部の先端に対面する部材と上記補強凸部の先端との間に間隙が形成されており、かつ、上記エミッタ基板または上記コレクタ基板が湾曲した状態において、上記補強凸部の先端と、これに対面する部材とが当接可能に構成されていてもよい。

すなわち、上記補強凸部は、エミッタ基板またはコレクタ基板のいずれか一方、あるいは双方に立設されており、エミッタ基板及びコレクタ基板が湾曲していない状態において、補強凸部の先端と、これに対面する部材とが当接しないように構成されていてもよい。この場合には、補強凸部の表面を介してリーク電流が流れるおそれがなくなる。また、エミッタの熱が補強凸部を通じてコレクタに熱伝導されることもない。そのため、熱電子発電素子は、発電効率のより高いものとなりやすい。

また、上記補強凸部は、エミッタ基板またはコレクタ基板の少なくとも一方が、両者の間の温度差や熱膨張係数の差、あるいは外力等に起因して湾曲する場合に、補強凸部の先端と、これに対面する部材とが当接するように構成されていてもよい。このように構成された補強凸部は、エミッタ基板等が湾曲する際に、エミッタとコレクタとが当接することを防止する機能を有するものとなる。そのため、補強凸部を有する熱電子発電素子は、エミッタとコレクタとが短絡しにくく、より信頼性の高いものとなりやすい。

以上のように、上記補強凸部を有することにより、熱電子発電素子は、発電効率及び信頼性の双方の特性をより向上させることができる。

（実施例１）
上記熱電子発電素子の実施例について、図１〜図８を用いて説明する。図３に示すように、熱電子発電素子１は、エミッタ基板２と、エミッタ基板２の表面２１に形成され、熱電子を発生させるエミッタ３と、エミッタ基板２に対向して配置されたコレクタ基板４と、コレクタ基板４の表面４１に形成され、熱電子を収集するコレクタ５とを有している。エミッタ基板２及びコレクタ基板４は、高抵抗材料である真性シリコン半導体より構成されている。

図２及び図３に示すように、エミッタ基板２は、コレクタ基板４に向けて突出した複数のスペーサー部２２（２２ａ、２２ｂ）を有している。同様に、コレクタ基板４は、図３に示すように、エミッタ基板２に向けて突出した複数のスペーサー部４２（４２ａ、４２ｂ）を有している。そして、エミッタ基板２とコレクタ基板４とは、スペーサー部２２、４２の先端において互いに当接している。

以下、熱電子発電素子１について、詳細に説明する。図１に示すように、熱電子発電素子１は、エミッタ基板２とコレクタ基板４とが重なり合う方向から見て長方形状を呈している。なお、以下において、エミッタ基板２とコレクタ基板４とが向かい合う方向を「重なり方向Ｚ」という。また、便宜上、熱電子発電素子１を重なり方向Ｚから見た時に、短辺同士が向かい合う方向を「縦方向Ｘ」といい、長辺同士が向かい合う方向を「横方向Ｙ」という。

図１に示すように、熱電子発電素子１は、縦方向Ｘにおける一方の辺部１１に、エミッタ３及びコレクタ５を負荷に接続する一対の接続部１２（１２ｅ、１２ｃ）を有している。エミッタ３と電気的に接続されている接続部１２ｅは、辺部１１の一端１１１から縦方向Ｘの外方に向けて突出しており、重なり方向Ｚから見て略長方形状を呈している。接続部１２ｅは、縦方向Ｘに延出したエミッタ基板２とエミッタ３とから構成されている。


同様に、コレクタ５と電気的に接続されている接続部１２ｃは、辺部１１の他端１１２から縦方向Ｘの外方に向けて突出しており、重なり方向Ｚから見て略長方形状を呈している。接続部１２ｃは、縦方向Ｘに延出したコレクタ基板４とコレクタ５とから構成されている。

また、図２に示すように、エミッタ基板２における縦方向Ｘの両側縁部には、一対のスペーサー部２２ａが立設されている。一対のスペーサー部２２ａは、図２に示すように、重なり方向Ｚから見て、横方向Ｙに長い長方形状を呈している。また、一対のスペーサー部２２ａの間には、重なり方向Ｚから見て正方形状を呈する複数のスペーサー部２２ｂが形成されている。

図１及び図３に示すように、コレクタ基板４に形成されるスペーサー部４２は、エミッタ基板２と重ね合わせた状態において、エミッタ基板２のスペーサー部２２と当接する位置に形成されている。すなわち、コレクタ基板４における縦方向Ｘの両側縁部には、重なり方向Ｚから見て長方形状を呈する一対のスペーサー部４２ａが立設されており、一対のスペーサー部４２ａの間には、重なり方向Ｚから見て正方形状を呈する複数のスペーサー部４２ｂが形成されている。そして、スペーサー部４２は、エミッタ基板２とコレクタ基板４とを重ね合わせた状態において、長方形状のスペーサー部２２ａと４２ａとが互いに当接し、正方形状のスペーサー部２２ｂと４２ｂとが互いに当接する位置に配置されている。なお、本例におけるスペーサー部２２及び４２の高さは、１０〜１５μｍであり、いずれも同一の高さとした。

エミッタ３は、表面３１が水素終端されたｎ型ダイヤモンド半導体より構成されている。また、エミッタ３は、図２及び図３に示すように、エミッタ基板２の表面２１における、スペーサー部２２を除く領域を覆うように形成されている。本例におけるエミッタ３の厚みは、０．１〜１μｍ程度である。

コレクタ５は、エミッタ３よりもドーパント濃度の低いｎ型ダイヤモンド半導体より構成されている。また、コレクタ５は、図３に示すように、コレクタ基板４の表面４１における、スペーサー部４２を除く領域を覆うように形成されている。本例におけるコレクタ５の厚みは、０．１〜１μｍ程度である。

また、図３に示すように、エミッタ３の表面３１とコレクタ５の表面５１とは、互いに平行であり、かつ、重なり方向Ｚにおいて両者が間隙を介して対面している。

次に、図４〜図８を用いて熱電子発電素子１の作製方法を説明する。なお、以下に説明する作製方法は一例であり、これ以外の方法により製造することも可能である。

＜エミッタ基板２及びエミッタ３＞
図４に示すように、真性シリコン半導体よりなるウエハ６の表面に、エッチングマスクとして機能するＳｉＯ_２膜６１を熱ＣＶＤ法により成膜する。次いで、図５に示すように、ＳｉＯ_２膜６１上にレジスト６２を塗布してパターニングを行い、スペーサー部２２を形成する領域をレジスト６２で覆う。パターニングの後、フッ酸を用いてウェットエッチングを行い、表面に露出しているＳｉＯ_２膜６１を除去する。これにより、図６に示すように、スペーサー部２２を形成する領域のみにＳｉＯ_２膜６１とレジスト６２とを積層させる。

次いで、ＩＣＰドライエッチングを行うことにより、ウエハ６上のレジスト６２を除去しつつ、ウエハ６のエッチングを行う。この時、ウエハ６上に残されたＳｉＯ_２膜６１がエッチングマスクとして機能するため、図７に示すように、ＳｉＯ_２膜６１により覆われた領域はエッチングされず、周囲よりも相対的に突出する。以上により、スペーサー部２２を形成することができる。

スペーサー部２２を形成した後、スペーサー部２２の先端にＳｉＯ_２膜６１を残した状態で、マイクロ波プラズマＣＶＤ法を用いてウエハ６上にｎ型ダイヤモンド半導体よりなるエミッタ３を形成する。この時、エミッタ３はＳｉＯ_２膜６１上には形成されず、シリコン半導体が露出している領域、すなわちスペーサー部２２以外の領域に選択的に成膜される（図８参照）。なお、マイクロ波プラズマＣＶＤ法の条件は、以下の通りである。

・ＣＨ_４ガス流量 ４ｓｃｃｍ
・Ｈ_２ガス流量 ４００ｓｃｃｍ
・Ｎ_２ガス流量 ４０ｓｃｃｍ
・マイクロ波出力 ８００Ｗ
・装置内真空度 １００Ｔｏｒｒ

エミッタ基板２上にエミッタ３を形成した後、フッ酸を用いてウェットエッチングを行い、スペーサー部２２の先端に残ったＳｉＯ_２膜６１を除去する。その後、ウエハ６を切断して素子ごとに分割し、エミッタ３を形成した状態のエミッタ基板２を得る。

＜コレクタ基板４及びコレクタ５＞
コレクタ基板４及びコレクタ５は、上述したエミッタ基板２及びエミッタ３の作製工程と略同一の手順により作製することができる。

以上の方法により得られたエミッタ基板２とコレクタ基板４とを、スペーサー部２２の先端とスペーサー部４２の先端とを互いに当接させた状態で接合する。これにより、図１〜図３に示す熱電子発電素子１を得ることができる。

このように構成した熱電子発電素子１は、例えば、以下のようにして使用することができる。まず、一対の接続部１２の間に負荷を接続する。そして、エミッタ３とコレクタ５との間の空間を減圧し、この状態でエミッタ基板２を加熱する。これにより、エミッタ基板２とともに加熱されたエミッタ３から熱電子が放出され、コレクタ５に収集される。そして、コレクタ５に収集された熱電子は、コレクタ基板４側の接続部１２ｃから流れ出し、負荷を通過してエミッタ３へ還流する。

次に、熱電子発電素子１の作用効果について説明する。図３に示すように、熱電子発電素子１は、エミッタ基板２とコレクタ基板４とがスペーサー部２２及び４２の先端において互いに当接するよう構成されている。そのため、エミッタ３とコレクタ５との間に生じる電位差が、エミッタ基板２とコレクタ基板４との間に印加されなくなる。その結果、スペーサー部２２や４２を介して流れるリーク電流を低減できる。

また、エミッタ３の表面３１とコレクタ５の表面５１とが互いに平行である。そのため、エミッタ３とコレクタ５との間の間隔を、熱電子が移動しやすい大きさに維持しやすくなる。その結果、熱電子発電素子１は、安定した出力を得やすいものとなる。

また、エミッタ３の表面３１とコレクタ５の表面５１とが間隙を介して対面している。そのため、コレクタ５が、エミッタ３から放出される熱電子をより効率よく収集することができる。その結果、熱電子発電素子１の発電効率をより向上させることができる。

また、エミッタ３は、表面３１が水素終端されたｎ型ダイヤモンド半導体より構成されている。表面３１が水素終端されたダイヤモンド半導体は、真空準位が価電子帯の下端よりも低いエネルギー準位にある、いわゆる負の電子親和力（NEA、Negative Electron Affinity）を有する状態となる。かかる状態においては、伝導帯や不純物準位から熱により励起された電子が、追加のエネルギーを必要とすることなく真空準位に遷移できるため、熱電子が表面３１から放出されやすくなる。その結果、熱電子がエミッタ３からより放出されやすくなり、熱電子発電素子１の発電効率をより向上させることができる。

また、コレクタ５が、エミッタ３よりもドーパント濃度の低いｎ型ダイヤモンド半導体より構成されている。そのため、コレクタ５において熱励起される電子の数がエミッタ３よりも十分に少なくなる。これにより、コレクタ５からエミッタ３へ向けて放出される熱電子の数が、エミッタ３からコレクタ５へ向けて放出される熱電子の数よりも十分に少なくなる。すなわち、熱電子発電素子１は、コレクタ５からエミッタ３へ熱電子が移動する、いわゆるバックエミッションを抑制でき、発電効率をより向上させることができるものとなる。

以上のように、熱電子発電素子１は、発電効率が高いものとなる。

（実施例２）
本例は、図９〜図１５に示すように、実施例１の熱電子発電素子１におけるスペーサー部２２ｂ及び４２ｂに替えて、複数の補強凸部２３及び４３を設けた例である。図９に示すように、本例の熱電子発電素子１０２におけるエミッタ基板２０２は、実施例１と同様に、縦方向Ｘの両側縁部に一対のスペーサー部２２ａを有している。そして、一対のスペーサー部２２ａの間に、コレクタ基板４０２に向けて突出した複数の補強凸部２３を有している。

同様に、コレクタ基板４０２は、縦方向Ｘの両側縁部に一対のスペーサー部４２ａを有している。そして、一対のスペーサー部４２ａの間に、エミッタ基板２０２に向けて突出した複数の補強凸部４３を有している。

エミッタ基板２０２の補強凸部２３とコレクタ基板４０２の補強凸部４３とは、エミッタ基板２０２とコレクタ基板４０２とを重ね合わせた状態において互いに対面する位置に配置されている。また、図９に示すように、エミッタ基板２０２の補強凸部２３の先端と、コレクタ基板４０２の補強凸部４３の先端とが互いに対面し、両者の間に間隙が形成されている。そして、図１０に示すように、エミッタ基板２０２またはコレクタ基板４０２が湾曲した状態において、補強凸部２３と補強凸部４３とが当接可能に構成されている。なお、本例における補強凸部２３及び４３の高さは、スペーサー部２２及び４２よりも１〜２μｍ程度低くしている。

次に、図１１〜図１５を用いて熱電子発電素子１０２の作製方法について説明する。なお、以下に説明する製造方法は一例であり、これ以外の方法により製造することも可能である。

＜エミッタ基板２０２及びエミッタ３＞
真性シリコン半導体よりなるウエハ６の表面に、エッチングマスクとして機能するＳｉＯ_２膜６１を熱ＣＶＤ法により成膜する。次いで、ＳｉＯ_２膜６１上にレジストを塗布してパターニングを行い、一対のスペーサー部２２ａを形成する領域をレジストで覆う。パターニングの後、フッ酸を用いてウェットエッチングを行い、表面に露出しているＳｉＯ_２膜６１を除去する。次いで、ＩＣＰドライエッチングを行うことにより、ウエハ６上のレジストを除去しつつシリコン半導体をエッチングする。これにより、図１１に示すように、補強凸部２３を形成する領域をスペーサー部２２ａを形成する領域よりも１〜２μｍ程度低くする。この高さの差は、エミッタ基板２０２が完成した状態における、スペーサー部２２ａと補強凸部２３との高さの差に相当する。

次いで、スペーサー部２２ａの先端に残ったＳｉＯ_２膜６１を除去した後、ウエハ６の全面に再びＳｉＯ_２膜６３を成膜する。その後、ＳｉＯ_２膜６３上にレジスト６４を塗布してパターニングを行い、図１２に示すように、一対のスペーサー部２２ａ及び補強凸部２３を形成する領域の双方をレジスト６４で覆う。パターニングの後、フッ酸を用いてウェットエッチングを行い、表面に露出しているＳｉＯ_２膜６３を除去する。これにより、図１３に示すように、スペーサー部２２ａ及び補強凸部２３を形成する領域のみにＳｉＯ_２膜６３とレジスト６４とを積層させる。

次いで、ＩＣＰドライエッチングを行うことにより、ウエハ６上のレジスト６４を除去しつつ、ウエハ６のエッチングを行う。これにより、図１４に示すように、一対のスペーサー部２２ａ及び補強凸部２３が形成される。

スペーサー部２２ａ及び補強凸部２３を形成した後、これらの先端にＳｉＯ_２膜６３を残した状態で、マイクロ波プラズマＣＶＤ法を用いてウエハ６上にｎ型ダイヤモンド半導体よりなるエミッタ３を形成する。これにより、図１５に示すように、エミッタ基板２０２におけるスペーサー部２２ａ及び補強凸部２３の双方を除く領域に選択的に成膜される。なお、マイクロ波プラズマＣＶＤ法の条件は、実施例１と同様である。

エミッタ基板２０２上にエミッタ３を形成した後、フッ酸を用いてウェットエッチングを行い、スペーサー部２２ａ及び補強凸部２３の先端に残ったＳｉＯ_２膜６３を除去する。その後、ウエハ６を切断して素子ごとに分割し、エミッタ３を形成した状態のエミッタ基板２０２を得る。

そして、以上の方法により得られたエミッタ基板２０２と、これと略同一の方法により得られたコレクタ基板４０２とを、スペーサー部２２の先端とスペーサー部４２の先端とを互いに当接させた状態で接合する。これにより、図９に示す熱電子発電素子１０２を得ることができる。その他は実施例１と同様である。なお、図９〜図１５において用いた符号のうち、実施例１において用いた符号と同一のものについては、特に示さない限り実施例１と同様の構成要素等を表すものとする。

本例の熱電子発電素子１０２は、エミッタ基板２０２及びコレクタ基板４０２が補強凸部２３や補強凸部４３を有している。そのため、上述したように、補強凸部２３や補強凸部４３を介してリーク電流が流れたり、熱伝導が起こったりすることがない。そして、エミッタ基板２０２等が湾曲する際に、エミッタ３とコレクタ５とが当接することを防止でいる。これらの結果、熱電子発電素子１０２は、発電効率及び信頼性の双方の特性をより向上させることができる。その他、実施例１と同様の作用効果を奏することができる。

（実施例３）
本例は、エミッタ基板２０３及びコレクタ基板４０３の材質としてダイヤモンド半導体を用いた熱電子発電素子１０３の例である。本例の熱電子発電素子１０３におけるエミッタ基板２０３及びコレクタ基板４０３は、各々、厚み方向の表面２１及び４１が（００１）面である真性ダイヤモンド半導体より構成されている（図１８参照）。

図１７及び図１８に示すように、エミッタ基板２０３は、コレクタ基板４０３へ向けて立設された複数のエミッタ補強凸部２３３を有している。エミッタ補強凸部２３３は略直方体状を呈しており、頂面２４が（００１）面となり、側面２５が｛１１０｝面となるように結晶方位を揃えて形成されている。

また、図１７及び図１８に示すように、エミッタ補強凸部２３３の基部２６には、ｎ型ダイヤモンド半導体よりなり、表面３１が｛１１１｝面であるエミッタ３が配設されている。

同様に、コレクタ基板４０３は、図１８に示すように、エミッタ基板２０３へ向けて立設された複数のコレクタ補強凸部４３３を有している。コレクタ補強凸部４３３は略直方体状を呈しており、エミッタ補強凸部２３３と同様に、頂面４４が（００１）面となり、側面４５が｛１１０｝面となるように結晶方位を揃えて形成されている。

また、図１８に示すように、コレクタ補強凸部４３３の基部４６には、ｎ型ダイヤモンド半導体よりなり、表面５１が｛１１１｝面であるコレクタ５が配設されている。

図１８に示すように、エミッタ補強凸部２３３の頂面２４は、コレクタ基板４０３の表面４１と間隙を介して対面し、かつ、エミッタ基板２０３またはコレクタ基板４０３が湾曲した状態においてコレクタ基板４０３と当接可能に構成されている。同様に、コレクタ補強凸部４３３の頂面４４は、エミッタ基板２０３の表面２１と間隙を介して対面し、かつ、エミッタ基板２０３またはコレクタ基板４０３が湾曲した状態においてエミッタ基板２０３と当接可能に構成されている。

また、図１６及び図１８に示すように、エミッタ補強凸部２３３とコレクタ補強凸部４３３とは、側面２５と側面４５とが互いに対面するように交互に並んで配置されている。そして、エミッタ３の表面３１とコレクタ５の表面５１とは、隣り合うエミッタ補強凸部２３３とコレクタ補強凸部４３３との間において、互いに平行となるように構成されている。

以下、熱電子発電素子１０３について詳細に説明する。図１６に示すように、本例の熱電子発電素子１０３は、重なり方向Ｚから見て略正方形状を呈している。また、熱電子発電素子１０３は、重なり方向Ｚから見たときの１つの角部１３に、一対の接続部１２を具備している。

図１６及び図１７に示すように、エミッタ基板２０３のスペーサー部２２３及びコレクタ基板４０３のスペーサー部４２３は、熱電子発電素子１０３を重なり方向Ｚから見た時の外周縁部に立設されている。スペーサー部２２３及び４２３は、重なり方向Ｚから見て正方形状を呈しており、その側面を＜１００＞方向に向けて配置されている。すなわち、スペーサー部２２３及び４２３の側面は、｛１００｝面から構成されている。

また、図１８に示すように、エミッタ基板２０３のスペーサー部２２３は、エミッタ基板２０３とコレクタ基板４０３とを重ね合わせた状態において、コレクタ基板４０３の表面４１と当接している。同様に、コレクタ基板４０３のスペーサー部４２３は、エミッタ基板２０３とコレクタ基板４０３とを重ね合わせた状態において、エミッタ基板２０３の表面２１と当接している。

図１６に示すように、エミッタ補強凸部２３３及びコレクタ補強凸部４３３は、熱電子発電素子１０３を重なり方向Ｚから見た時の中央部に配設されている。

図１６〜図１８に示すように、エミッタ補強凸部２３３は略直方体状を呈しており、その長手方向を＜１１０＞方向に向けて配置されている。これにより、エミッタ補強凸部２３３の側面２５が｛１１０｝面より構成されている。本例においては、３つのエミッタ補強凸部２３３が長手方向と直角方向に互いに並んで配置されている。

また、図１６及び図１８に示すように、コレクタ補強凸部４３３は、略直方体状を呈しており、エミッタ基板２０３とコレクタ基板４０３とを重ね合わせた状態において、隣り合うエミッタ補強凸部２３３の間に配置されるように構成されている。すなわち、コレクタ補強凸部４３３は、コレクタ基板４０３上において、その長手方向を＜１−１０＞方向に向けている。そして、３つのコレクタ補強凸部４３３が長手方向と直角方向に互いに並んで配置されている（図示略）。これにより、コレクタ補強凸部４３３の側面４５が｛１１０｝面より構成されるとともに、エミッタ補強凸部２３３の側面２５とコレクタ補強凸部４３３の側面４５とが対面するように配置されている。

図１７に示すように、エミッタ３は、エミッタ補強凸部２３３の基部２６を取り囲むように形成されている。図１８に示すように、エミッタ３は、エミッタ補強凸部２３３の側面２５と、エミッタ基板２０３の表面２１とに挟まれた角部３２を直角とする直角二等辺三角形状の断面を有している。また、エミッタ３の表面３１は、｛１１１｝面より構成されている。

同様に、コレクタ５は、コレクタ補強凸部４３３の基部４６を取り囲むように形成されている。そして、コレクタ５は、図１８に示すように、コレクタ補強凸部４３３の側面４５と、コレクタ基板４０３の表面４１とに挟まれた角部５２を直角とする直角二等辺三角形状の断面を呈している。また、コレクタ５の表面５１は、｛１１１｝面より構成されている。

また、図１８に示すように、隣り合うエミッタ補強凸部２３３とコレクタ補強凸部４３３との間において、エミッタ３の表面３１とコレクタ５の表面５１とは、互いに平行であり、かつ、両者が間隙を介して対面している。

また、エミッタ基板２０３及びコレクタ基板４０３は、エミッタ３及びコレクタ５を外部回路と接続する引出電極を有している。引出電極は、例えば金やアルミニウム等の金属を用いて形成することができる。図１７に示すように、エミッタ基板２０３に配された引出電極２７は、接続部１２ｅからエミッタ３に向けて延設されている。同様に、コレクタ基板４０３に配された引出電極は、接続部１２ｃからコレクタ５に向けて延設されている（図示略）。

次に、本例の熱電子発電素子１０３の作製方法を説明する。エミッタ基板２０３及びコレクタ基板４０３は、表面２１及び４１が（００１）面である真性ダイヤモンド基板に対して、パターニングとＩＣＰエッチングとを適宜組み合わせて形成することができる。

エミッタ３及びコレクタ５は、マイクロ波プラズマＣＶＤ法を用いることにより形成することができる。一例として、本例におけるエミッタ３の作製条件を以下に示す。

・ＣＨ_４ガス流量 ２ｓｃｃｍ
・Ｈ_２ガス流量 ４００ｓｃｃｍ
・ＰＨ_３ガス流量 ２ｓｃｃｍ
・マイクロ波出力 １０００Ｗ
・装置内真空度 ３０Ｔｏｒｒ

上述した条件を用いることにより、エミッタ３がエミッタ補強凸部２３３の基部２６に選択エピタキシャル成長により形成される。すなわち、上述した条件においては、ダイヤモンドの｛１１１｝面の成長が、他の結晶方位の成長よりも優位となる。そのため、この場合には、エミッタ補強凸部２３３の側面２５を構成する｛１１０｝面と、エミッタ基板２０３の表面２１を構成する（００１）面との境界２８を基点として、エミッタ３が＜１１１＞方向に向けて選択的に成長しやすくなる。その結果、上述したような直角二等辺三角形状の断面を有し、表面３１が｛１１１｝面であるエミッタ３が形成される。

また、コレクタ５は、エミッタ３と同様に、選択エピタキシャル成長によりコレクタ補強凸部４３３の基部４６に形成されている。

エミッタ３及びコレクタ５を形成した後、従来公知の方法を用いて引出電極２７を形成する。その他は実施例１と同様である。なお、図１６〜図１８において用いた符号のうち、実施例１において用いた符号と同一のものについては、特に示さない限り実施例１と同様の構成要素等を表すものとする。

次に、本例の作用効果について説明する。本例の熱電子発電素子１０３は、エミッタ基板２０３のスペーサー部２２３がコレクタ基板４０３の表面４１と当接しており、コレクタ基板４０３のスペーサー部４２３がエミッタ基板２０３の表面２１と当接している。このように、エミッタ基板２０３のスペーサー部２２３とコレクタ基板４０３のスペーサー部４２３とは、必ずしも互いに対面する位置に配置しなくてもよい。本例に示したように、スペーサー部２２３や４２３の先端がエミッタ基板２０３の表面２１やコレクタ基板４０３の表面４１と当接するように構成されていれば、実施例１と同様の作用効果を奏することができる。

また、熱電子発電素子１０３におけるエミッタ基板２０３は、ダイヤモンド半導体より構成されている。そのため、エミッタ基板２０３が高い熱伝導率を有するものとなり、外部の熱源から加わる熱をエミッタ３に効率よく伝達することができる。その結果、熱電子発電素子１０３は、発電効率がより高いものとなりやすい。

また、エミッタ基板２０３及びコレクタ基板４０３に上記特定の結晶方位を有するダイヤモンド半導体を用いている。そして、エミッタ補強凸部２３３の側面２５及びコレクタ補強凸部４３３の側面４５が上記特定の結晶方位となるように、結晶方位を揃えてエミッタ補強凸部２３３及びコレクタ補強凸部４３３を形成している。そのため、上述したように、選択エピタキシャル成長により、エミッタ３及びコレクタ５を上記特定の位置に形成することができる。この場合には、エミッタ３やコレクタ５を特定の位置に形成するためのパターニングやエッチング等の工程を省略することができる。その結果、製造プロセスを容易に短縮させることができ、熱電子発電素子１０３の生産性をより向上させることができる。

また、この場合には、エミッタ３及びコレクタ５の成長方向及び表面３１、５１の結晶方位を容易に制御することができる。そのため、エミッタ３の表面３１とコレクタ５の表面５１との平行度を容易に向上させることができる。その結果、熱電子発電素子１０３は、より発電効率の高いものとなりやすい。その他、実施例１と同様の作用効果を奏することができる。

（変形例１）
本例は、図１９に示すように、実施例１の熱電子発電素子１における接続部１２を、エミッタ基板２及びコレクタ基板４の背面に形成した例である。本例の熱電子発電素子１０４におけるエミッタ基板２は、厚み方向（重なり方向Ｚ）に貫通形成された貫通穴２９を複数有している。貫通穴２９は、エミッタ基板２におけるエミッタ３が配される領域に形成されている。

同様に、コレクタ基板４は、厚み方向（重なり方向Ｚ）に貫通形成された貫通穴４９を複数有している。貫通穴４９は、コレクタ基板４におけるコレクタ５が配される領域に形成されている。

本例の接続部１２４は金属より構成されており、エミッタ基板２及びコレクタ基板４の背面を覆うように配設されるとともに、貫通穴２９及び４９の内部に充填されている。これにより、接続部１２４をエミッタ３の背面３３及びコレクタ５の背面５３と接触させ、エミッタ３及びコレクタ５を負荷と接続できるように構成されている。

このように、接続部１２４をエミッタ基板２及びコレクタ基板４の背面に配設することにより、接続部１２４の面積を広くしやすくなる。そのため、熱電子発電素子１０４と外部回路との接続をより容易に行うことができ、信頼性をより向上させやすくなる。

（変形例２）
本例は、実施例３におけるエミッタ３及びコレクタ５の配置を変更した例である。エミッタ３及びコレクタ５は、実施例１と同様に、エミッタ基板２の表面２１やコレクタ基板４の表面４１を覆うように構成されていてもよい（図２０参照）。また、図２１に示すように、エミッタ補強凸部２３３やコレクタ補強凸部４３３と対面する位置に、エミッタ３及びコレクタ５を形成しないように構成してもよい。

なお、実施例１〜３及び変形例１〜２には、エミッタ基板とコレクタ基板との両方にスペーサー部や補強凸部を設けた例を示したが、スペーサー部や補強凸部は、エミッタ基板またはコレクタ基板の少なくとも一方に具備されていればよい。つまり、例えばエミッタ基板のみにスペーサー部や補強凸部を設けた構成や、コレクタ基板のみにスペーサー部や補強凸部を設けた構成をとることもできる。

また、エミッタの表面３１とコレクタの表面５１とが互いに平行となるよう構成された例を示したが、エミッタの表面３１とコレクタの表面５１とが平行でなくてもよい。

また、エミッタ３及びコレクタ５には、ｎ型ダイヤモンド半導体以外の材質を用いることも可能である。エミッタ３やコレクタ５の材質としては、例えば、Ｓｉ、ＧａＮ、ＳｉＣ、ＢＮ、ＧａＡｓ、ＩｎＰ等の半導体や、種々の金属等を用いることができる。また、半導体を用いる場合には、ドナーやアクセプタを適宜添加し、ｎ型またはｐ型のいずれかの導電形を呈するように構成してもよい。エミッタ３及びコレクタ５の材質は、例えば発電効率や熱電子電流の大きさ、あるいは出力電圧等の、所望する特性に応じて適宜選択することができる。

１、１０２、１０３ 熱電子発電素子
２、２０２、２０３ エミッタ基板
２１ エミッタ基板の表面
２２、２２３ スペーサー部
３ エミッタ
３１ エミッタの表面
４、４０２、４０３ コレクタ基板
４１ コレクタ基板の表面
４２、４２３ スペーサー部
５ コレクタ
５１ コレクタの表面

Claims (8)

1. 高抵抗材料よりなるエミッタ基板（２、２０２、２０３）と、
   該エミッタ基板（２、２０２、２０３）の表面に形成され、熱電子を発生させるエミッタ（３）と、
   上記エミッタ基板（２、２０２、２０３）に対向して配置された高抵抗材料よりなるコレクタ基板（４、４０２、４０３）と、
   該コレクタ基板（４、４０２、４０３）の表面に形成され、上記熱電子を収集するコレクタ（５）とを有し、
   上記エミッタ基板（２、２０２、２０３）及び上記コレクタ基板（４、４０２、４０３）の少なくとも一方は、他方に向けて突出したスペーサー部（２２、２２３、４２、４２３）を有しており、
   上記エミッタ基板（２、２０２、２０３）と上記コレクタ基板（４、４０２、４０３）とは、上記スペーサー部（２２、２２３、４２、４２３）の先端において互いに当接していることを特徴とする熱電子発電素子（１、１０２、１０３、１０４）。
2. 上記エミッタ基板（２０２、２０３）及び上記コレクタ基板（４０２、４０３）のうち少なくとも一方は他方に向けて突出した補強凸部（２３、２３３、４３、４３３）を有しており、上記エミッタ（３）、上記コレクタ（５）、上記エミッタ基板（２、２０２、２０３）及び上記コレクタ基板（４、４０２、４０３）のうち上記補強凸部（２３、２３３、４３、４３３）の先端に対面する部材（２、２０２、２０３、２３、２３３、３、４、４０２、４０３、４３、４３３、５）と上記補強凸部（２３、２３３、４３、４３３）の先端との間に間隙が形成されており、かつ、上記エミッタ基板（２、２０２、２０３）または上記コレクタ基板（４、４０２、４０３）が湾曲した状態において、上記補強凸部（２３、２３３、４３、４３３）の先端と、これに対面する部材（２、２０２、２０３、２３、２３３、３、４、４０２、４０３、４３、４３３、５）とが当接可能に構成されていることを特徴とする請求項１に記載の熱電子発電素子（１０２、１０３、１０４）。
3. 上記エミッタ（３）の表面（３１）と上記コレクタ（５）の表面（５１）とが互いに平行であることを特徴とする請求項１または２に記載の熱電子発電素子（１、１０２、１０３、１０４）。
4. 上記エミッタ（３）の表面（３１）と上記コレクタ（５）の表面（５１）とが間隙を介して対面していることを特徴とする請求項３に記載の熱電子発電素子（１、１０２、１０３、１０４）。
5. 上記エミッタ（３）は、半導体よりなることを特徴とする請求項１〜４のいずれか１項に記載の熱電子発電素子（１、１０２、１０３、１０４）。
6. 上記エミッタ（３）は、表面が水素終端されたダイヤモンド半導体よりなることを特徴とする請求項５に記載の熱電子発電素子（１、１０２、１０３、１０４）。
7. 上記エミッタ（３）はｎ型またはｐ型のいずれかの導電型を呈するダイヤモンド半導体よりなり、上記コレクタ（５）は、ｎ型またはｐ型のいずれかの導電型を呈し、かつ、上記エミッタ（３）よりもドーパント濃度の低いダイヤモンド半導体よりなることを特徴とする請求項６に記載の熱電子発電素子（１、１０２、１０３、１０４）。
8. 厚み方向の表面（４１）が（００１）面であるダイヤモンド半導体よりなる上記エミッタ基板（２０３）及び上記コレクタ基板（４０３）と、
   該エミッタ基板（２０３）から上記コレクタ基板（４０３）へ向けて立設された、頂面（２４）が（００１）面であり、側面（２５）が｛１１０｝面である略直方体状を呈する複数のエミッタ補強凸部（２３３）と、
   該エミッタ補強凸部（２３３）の基部（２６）に配設され、表面（３１）が｛１１１｝面である上記エミッタ（３）と、
   上記コレクタ基板（４０３）から上記エミッタ基板（２０３）へ向けて立設された、頂面（４４）が（００１）面であり、側面（４５）が｛１１０｝面である略直方体状を呈する複数のコレクタ補強凸部（４３３）と、
   該コレクタ補強凸部（４３３）の基部（４６）に配設され、表面（５１）が｛１１１｝面である上記コレクタ（５）とを有し、
   上記エミッタ補強凸部（２３３）の頂面（２５）は、上記コレクタ基板（４０３）と間隙を介して対面し、かつ、上記エミッタ基板（２０３）または上記コレクタ基板（４０３）が湾曲した状態において上記コレクタ基板（４０３）と当接可能に構成されており、
   上記コレクタ補強凸部（４３３）の頂面（４５）は、上記エミッタ基板（２０３）と間隙を介して対面し、かつ、上記エミッタ基板（２０３）または上記コレクタ基板（４０３）が湾曲した状態において上記エミッタ基板（２０３）と当接可能に構成されており、
   上記エミッタ補強凸部（２３３）と上記コレクタ補強凸部（４３３）とは、側面（２５、４５）同士が対面するように交互に並んで配置されており、
   上記エミッタ（３）の表面（３１）と上記コレクタ（５）の表面（５１）とは、隣り合う上記エミッタ補強凸部（２３３）と上記コレクタ補強凸部（４３３）との間において互いに平行であることを特徴とする請求項７に記載の熱電子発電素子（１０３）。

Images