JP2021197376A - 発電素子 - Google Patents

発電素子 Download PDF

Info

Publication number
JP2021197376A
JP2021197376A JP2020100161A JP2020100161A JP2021197376A JP 2021197376 A JP2021197376 A JP 2021197376A JP 2020100161 A JP2020100161 A JP 2020100161A JP 2020100161 A JP2020100161 A JP 2020100161A JP 2021197376 A JP2021197376 A JP 2021197376A
Authority
JP
Japan
Prior art keywords
region
power generation
generation element
conductive layer
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2020100161A
Other languages
English (en)
Other versions
JP7397760B2 (ja
Inventor
学史 吉田
Hisashi Yoshida
久生 宮崎
Hisao Miyazaki
重哉 木村
Shigeya Kimura
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2020100161A priority Critical patent/JP7397760B2/ja
Priority to US17/142,298 priority patent/US11476354B2/en
Publication of JP2021197376A publication Critical patent/JP2021197376A/ja
Application granted granted Critical
Publication of JP7397760B2 publication Critical patent/JP7397760B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N10/00—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects
    • H10N10/80—Constructional details
    • H10N10/85—Thermoelectric active materials
    • H10N10/851—Thermoelectric active materials comprising inorganic compositions
    • H10N10/855—Thermoelectric active materials comprising inorganic compositions comprising compounds containing boron, carbon, oxygen or nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/7317—Bipolar thin film transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N10/00—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects
    • H10N10/80—Constructional details
    • H10N10/85—Thermoelectric active materials
    • H10N10/851—Thermoelectric active materials comprising inorganic compositions
    • H10N10/853—Thermoelectric active materials comprising inorganic compositions comprising arsenic, antimony or bismuth

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Thyristors (AREA)
  • Led Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】効率を向上できる発電素子を提供する。【解決手段】実施形態によれば、発電素子は、第１導電層と、第２導電層と、第１部材と、含む。第１部材は、前記第１導電層と前記第２導電層との間に設けられ、極性を有する第１半導体を含む。前記第２導電層と前記第１部材との間に空隙がある。前記第１半導体の＜０００−１＞方向は、前記第１導電層から前記第２導電層への第１方向に対して傾斜する。【選択図】図１

Description

本発明の実施形態は、発電素子に関する。
例えば、熱源からの熱が加わるエミッタ電極と、エミッタ電極からの熱電子を捕獲するコレクタ電極と、を有する発電素子がある。発電素子において、効率の向上が望まれる。
特開２０１８−１９５７９０号公報
本発明の実施形態は、効率を向上できる発電素子を提供する。
本発明の実施形態によれば、発電素子は、第１導電層と、第２導電層と、第１部材と、含む。第１部材は、前記第１導電層と前記第２導電層との間に設けられ、極性を有する第１半導体を含む。前記第２導電層と前記第１部材との間に空隙がある。前記第１半導体の＜０００−１＞方向は、前記第１導電層から前記第２導電層への第１方向に対して傾斜する。
図１（ａ）〜図１（ｃ）は、第１実施形態に係る発電素子を例示する模式図である。 図２は、発電素子の特性を例示するグラフ図である。 図３（ａ）及び図３（ｂ）は、発電素子の特性を例示する模式図である。 図４（ａ）及び図４（ｂ）は、第２実施形態に係る発電素子を例示する模式図である。 図５（ａ）及び図５（ｂ）は、第３実施形態に係る発電モジュール及び発電装置を示す模式図的断面図である。 図６（ａ）及び図６（ｂ）は、実施形態に係る発電装置及び発電システムを示す模式図である。
以下に、本発明の各実施の形態について図面を参照しつつ説明する。
図面は模式的または概念的なものであり、各部分の厚さと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
（第１の実施形態）
図１（ａ）〜図１（ｃ）は、第１実施形態に係る発電素子を例示する模式図である。
図１（ａ）は、斜視図である。図１（ｂ）は、断面図である。
図１（ａ）に示すように、第１実施形態に係る発電素子１１０（電子放出素子）は、第１導電層Ｅ１、第２導電層Ｅ２、及び第１部材１１を含む。この例では、発電素子１１０は、第２部材１２をさらに含む。
第１部材１１は、第１導電層Ｅ１と第２導電層Ｅ２との間に設けられる。第２部材１２は、第１部材１１と第２導電層Ｅ２との間に設けられる。第２部材１２は、第１部材１１から離れる。
第２導電層Ｅ２と第１部材１１との間に、空隙２０が設けられる。この例では、第１部材１１と第２部材１２との間に、空隙２０が設けられる。１つの例において、空隙２０は、減圧状態である。例えば、容器７０が設けられる。容器７０の内部に、第１部材１１及び第２部材１２が設けられる。容器７０の内部が減圧状態とされる。これにより、空隙２０が、減圧状態となる。
第１部材１１は、極性を有する第１半導体ｓ１を含む。第２部材１２は、極性を有する第２半導体ｓ２を含む。
第１半導体ｓ１及び第２半導体ｓ２は、例えば、ｎ形半導体である。ｎ形不純物は、例えばＳｉ、Ｇｅ、Ｔｅ及びＳｎよりなる群から選択された少なくとも１つの元素である。第１半導体ｓ１及び２半導体ｓ１は、例えば窒化物半導体の結晶（分極結晶）である。第１半導体ｓ１は、Ａｌｘ１Ｇａ１−ｘ１Ｎ（０≦ｘ１≦１）を含んでも良い。組成比ｘ１は、例えば０．７５以上１．０以下である。第２半導体ｓ２は、Ａｌｘ１Ｇａ１−ｘ１Ｎ（０≦ｘ２≦１）を含んでも良い。組成比ｘ２は、例えば０．７５以上１．０以下である。第１半導体ｓ１及び第２半導体ｓ２は、ｎ形のＡｌＮ、または、ｎ形のＧａＮを含んでも良い。
第１部材１１は、第１面１１ａと、第２面１１ｂと、を含む。第１面１１ａは、第２導電層Ｅ２側（及び第２部材１２側）の面である。第２面１１ｂは、第１面１１ａの反対側の面である。第２面１１ｂは、第１面１１ａと第１導電層Ｅ１との間にある。例えば、第１面１１ａは、第２部材１２に対向する。第１面１１ａは、例えば電子放出面である。
第２部材１２は、第３面１２ｃと、第４面１２ｄと、を含む。第３面１２ｃは、第１導電層Ｅ１側（及び第１部材１１側）の面である。第４面１２ｄは、第３面１２ｃの反対側の面である。第４面１２ｄは、第３面１２ｃと第２導電層Ｅ２との間にある。例えば、第３面１２ｃは、第１部材１１に対向する。
第１導電層Ｅ１から第２導電層Ｅ２への方向をＺ軸方向（第１方向）とする。巨視的に見て、Ｚ軸方向は、第１面１１ａと垂直な方向である。例えば、Ｚ軸方向は、第１部材１１と、第２導電層Ｅ２（または第２部材１２）と、を最短で結ぶ方向に対応する。Ｚ軸方向は、積層方向に対応する。
Ｚ軸方向に対して垂直な１つの方向をＸ軸方向とする。Ｚ軸方向及びＸ軸方向に対して垂直な方向をＹ軸方向とする。第１部材１１及び第２部材１２は、Ｘ−Ｙ平面に沿って広がる膜状である。巨視的に見て、第１面１１ａ及び第３面１２ｃは、Ｘ―Ｙ平面に沿う（例えば平行である）。
第１半導体ｓ１の＜０００−１＞方向は、Ｚ軸方向（第１方向）に対して傾斜している。「＜０００−１＞」の表記において、「−」は、「バー」に対応する。例えば、＜０００−１＞方向は、＜０００１＞方向に対して逆である。＜０００−１＞方向は、例えば、−ｃ方向である。
第１部材１１は、第１導電層Ｅ１と電気的に接続される。第２部材１２は、第２導電層Ｅ２と電気的に接続される。
図１（ａ）に示すように、例えば、第１端子７１及び第２端子７２が設けられる。第１端子７１は、第１導電層Ｅ１と電気的に接続される。第２端子７２は、第２導電層Ｅ２と電気的に接続される。第１端子７１と第２端子７２との間に、負荷３０が電気的に接続可能である。
例えば、第１導電層Ｅ１（及び第１部材１１）の温度を第１温度Ｔ１とする。第２導電層Ｅ２（及び第２部材１２）の温度を第２温度Ｔ２とする。例えば、第１部材１１の温度（第１温度Ｔ１）が、第２部材１２の温度（第２温度Ｔ２）よりも高くされる。例えば、熱源などに第１導電層Ｅ１（及び第１部材１１）が接続される。これにより、第１温度Ｔ１が第２温度Ｔ２よりも高くなる。これにより、第１部材１１から電子５１が放出される。電子５１は、例えば、熱電子である。電子５１は、第２部材１２に向かって進行する。電子５１は、第２部材１２に到達する。
第２部材１２に到達した電子５１は、第２導電層Ｅ２及び第２端子７２を介して、負荷３０に流れる。電子５１の流れが電流に対応する。
このように、発電素子１１０においては、第１導電層Ｅ１（及び第１部材１１）と第２導電層Ｅ２（及び第２部材１２）との間における温度の差を電流に変換できる。
第１導電層Ｅ１（及び第１部材１１）は、例えば、エミッタである。第２導電層Ｅ２（及び第２部材１２）は、例えば、コレクタである。
＜０００−１＞方向がＺ軸方向に対して平行な場合は、第１部材１１の表面（第１面１１ａ）は、Ｘ−Ｙ平面に平行な（０００−１）面だけになる。この場合、第１部材１１の表面は、平坦である。これに対して、＜０００−１＞方向がＺ軸方向に対して傾斜すると、第１部材１１の表面には、（０００−１）面と、他の面と、が存在し、図１（ｂ）に例示したように微視的な凹凸（図１（ｂ）参照）が存在する。この凹凸により、＜０００−１＞方向がＺ軸方向に対して傾斜する場合の第１部材１１の表面積は、＜０００−１＞方向がＺ軸方向に対して平行な場合の第１部材１１の表面積よりも大きくなる。＜０００−１＞方向をＺ軸方向に対して傾斜させることで、電子放出面の面積を増大させることができる。電子放出特性が向上し、発電素子の効率を向上できる。
第１半導体ｓ１の結晶において、＜０００−１＞方向は、電子の放出効率が高い方向である。例えば、＜０００−１＞方向に対して垂直な（０００−１）面からの電子の放出効率は、他の結晶面からの電子の放出効率よりも高い。＜０００−１＞方向をＺ軸方向に対して傾斜させると、電子の放出効率が高い（０００−１）面の、第１部材１１の表面における割合が減少し、他の結晶面の、第１部材１１の表面における割合が増加する。このため、電子の放出の効率が高い（０００−１）の面積と、第１部材１１における凹凸に基づく表面積と、の観点で、傾斜の角度において適切な範囲が存在する。適切な範囲の例については、後述する。
図１（ｃ）に示すように、Ｚ軸方向と第１半導体ｓ１の＜０００−１＞方向（矢印Ａ１）との間の角度θ１は、例えば４°以上３２°以下である。角度θ１は、例えば４°を超えても良い。角度θ１は、例えば８°を超えても良い。
図１（ｂ）では、分かりやすさのため、第１部材１１（第１面１１ａ、第２面１１ｂ）の形状が拡大されて例示されている。図１（ｂ）に示すように、第１面１１ａは、第１領域ｒ１を含む。第１領域ｒ１は、第１半導体ｓ１の（０００−１）面に沿う。
第１領域ｒ１は、例えば（０００−１）面である。第１領域ｒ１は、例えば、IV族面（例えばＮ面）である。第１領域ｒ１は、例えば、IV族極性（例えばＮ極性）である。
第１領域ｒ１は、Ｘ−Ｙ平面に対して傾斜している。すなわち、第１半導体ｓ１の＜０００−１＞方向がＺ軸方向に対して傾斜している。
この例では、第１面１１ａは、第２領域ｒ２をさらに含む。第２領域ｒ２は、第１領域ｒ１とＸ−Ｙ平面において並ぶ。例えば、第１領域ｒ１から第２領域ｒ２への方向は、第１方向（Ｚ軸方向）と交差する第２方向（例えばＸ軸方向またはＹ軸方向）に沿う。
第２領域ｒ２は、第１領域ｒ１と交差している。例えば、第２領域ｒ２は、第１半導体ｓ１のａ面またはｍ面でも良い。例えば、第１領域ｒ１は、極性面（Ｎ極性面）で良く、第２領域ｒ２は、非極性面で良い。このように、この例では第１領域ｒ１に加えて第２領域ｒ２が設けられる。これにより、第１面１１ａの全体の面積が大きくなり、発電素子の効率を向上させることができる。
隣り合う第１領域ｒ１と第２領域ｒ２との間には、段差が設けられる。段差の高さｈ１（Ｚ軸方向に沿った長さ）は、例えば、０．２ｎｍ以上２５０ｎｍである。この例では、複数の第１領域ｒ１と複数の第２領域ｒ２とが設けられる。例えば、第１領域ｒ１及び第２領域ｒ２は、Ｘ軸方向において交互に並ぶ。これにより、第１面１１ａに複数の段差（微視的な凹凸）が設けられている。
第１領域ｒ１の面積は、第２領域ｒ２の面積よりも大きい。例えば、第１領域ｒ１の面積は、第２領域ｒ２の面積の１．７倍以上４０２倍以下である。例えば、第１領域ｒ１と第２領域ｒ２との間の角度θｐは、９０°である。
図１（ｂ）に示すように、第２面１１ｂにも、微視的な凹凸が設けられている。例えば、第２面１１ｂは、第３領域ｒ３と第４領域ｒ４とを含む。第３領域ｒ３から第４領域ｒ４への方向は第２方向（Ｘ軸方向またはＹ軸方向）に沿う。第４領域ｒ４は、第３領域ｒ３と交差している。例えば、第３領域ｒ３は、第１領域ｒ１と平行である。例えば、第４領域ｒ４は、第２領域ｒ１と平行である。
この例では、第２部材１２において、第２半導体ｓ２の＜０００−１＞方向は、Ｚ軸方向に沿う（例えば平行）。図１（ｃ）に示すように、例えば、Ｚ軸方向と、第２半導体ｓ２の＜０００−１＞方向（矢印Ａ２）との間の角度は、０°以上４°未満である。
この例では、第２部材１２の第３面１２ｃまたは第４面１２ｄには、第１部材１１のような微視的な凹凸は設けられない。例えば、第３面１２ｃは、第１面１１ａよりも平坦である。第３面１２ｃ（第５領域ｒ５）は、第２半導体ｓ２の（０００−１）面に沿う。第３面１２ｃ（第５領域ｒ５）は、例えば（０００−１）面である。第５領域ｒ５は、例えば、IV族面（例えばＮ面）である。第５領域ｒ５は、例えば、IV族極性（例えばＮ極性）である。
図１（ｂ）に示すように、この例では、発電素子１１０は、第１基板４１と第２基板４２とを含む。
第１基板４１は、第１導電層Ｅ１と第１部材１１との間に設けられる。第１基板４１は、第１導電層Ｅ１及び第１部材１１と接する。
第２基板４２は、第２導電層Ｅ２と第２部材１２との間に設けられる。第２基板４２は、第２導電層Ｅ２及び第２部材１２と接する。
第１基板４１及び第２基板４２は、例えば、ｎ形ＳｉＣ基板である。第１基板４１及び第２基板４２は、シリコン基板でも良い。
第１基板４１の第１部材１１と接する面（第１基板面４１ａ）には、第２面１１ｂに対応した凹凸がある。第１基板面４１ａは、第３領域ｒ３と接する第１基板領域ｒｓ１と、第４領域ｒ４と接する第２基板領域ｒｓ２と、を含む。第１基板領域ｒｓ１と第２基板領域ｒｓ２との間に段差が設けられている。
第１基板４１は、例えば、「オフセット基板」でも良い。オフセット基板上に有機金属気相法（ＭＯＣＶＤ）などにより、窒化物半導体を成長させる。これにより、第１部材１１を形成しても良い。これにより、製造が容易となる。
図２は、発電素子の特性を例示するグラフ図である。
図２の横軸は、発電素子のエミッタ温度Ｔｅ１である。図２の縦軸は、エミッタから放出される電子による電流密度Ｊｔ１である。図２中の特性ｄ１は、極性面（（０００−１）面）における電流密度を示し、特性ｄ２は、非極性面における電流密度を示す。極性面は、例えば第１領域ｒ１に対応し、非極性面は、例えば第２領域ｒ２に対応する。
例えば、エミッタ温度Ｔｅ１が８００Ｋのときに、非極性面における電流密度は、４．１Ａ／ｃｍ２である。一方、エミッタ温度Ｔｅ１が８００Ｋのときに、極性面における電流密度は、１４．１Ａ／ｃｍ２である。このように、極性面における電流密度は、非極性面における電流密度よりも高い。第１領域ｒ１における電子の放出効率は、第２領域ｒ２における電子の放出効率よりも高い。
実施形態においては、第１領域ｒ１及び第２領域ｒ２のように放出効率の異なる面が設けられても良い。これにより、発電素子の効率を向上させることができる。これついて、以下説明する。
図３（ａ）及び図３（ｂ）は、発電素子の特性を例示する模式図である。
図３（ａ）の横軸は、角度θｏ１°を示す。角度θｏ１は、Ｚ軸方向と第１半導体ｓ１の＜０００−１＞方向との間の角度θ１（図１（ｃ）参照）に対応する。縦軸は、８００Ｋにおいて放出される熱電子の電流密度Ｊｔ２である。
図３中の特性ｄｔ１は、極性面（（０００−１）面）における電流密度を示す。特性ｄｔ１は、第１領域ｒ１における電流密度に対応する。特性ｄｔ２は、非極性面における電流密度を示す。特性ｄｔ２は、第２領域ｒ２における電流密度に対応する。特性ｄｔ３は、特性ｄｔ１と特性ｄｔ２との和である。
図３（ａ）に示すように、角度θｏ１が大きくなると、特性ｄｔ１が減少する。一方、角度θｏ１が大きくなると、特性ｄｔ２が増大する。図３（ａ）に示すように、特性ｄｔｓ３は、角度θｏ１が０度以上３２度以下の範囲において、ピークを有する。
図３（ｂ）は、角度θｏ１と電子放出面の面積との関係を模式的に例示している。このモデルでは、極性面と非極性面との間の角度は９０°である。角度θｏ１がゼロの場合は、極性面の面積は、長さＬ１に対応する。このとき、発電素子の電子放出面の面積は長さＬ１に対応する。一方、極性面を傾斜させた場合（θｏ１＞０の場合）、極性面の面積は、長さＬ３に対応する。極性面を傾斜させて非極性面を設けた場合、非極性面の面積は、長さＬ２に対応する。このとき、発電素子の電子放出面の面積は、長さＬ２と長さＬ３との和に対応する。
例えば長さＬ１と長さＬ３との比較からわかるように、角度θｏ１を大きくすると、極性面の面積は、小さくなる。このため、図３（ａ）では、角度θｏ１が大きくなると、特性ｄｔ１が減少する。一方、角度θｏ１が大きくなると、長さＬ２は大きくなり、非極性面の面積は大きくなる。このため、図３（ａ）では、角度θｏ１が大きくなると、特性ｄｔ２が増大する。
図３（ａ）の特性ｄｔ３に示されるように、角度θｏ１が０°を超え３２°以下の範囲においては、角度θｏ１がゼロの場合に比べて、トータルの電流密度は大きくなる。極性面と非極性面との合計面積が増大することで、トータルの電流密度が増大する。例えば、角度θｏ１が１０°以上２０°以下の範囲において、電流密度が極大となる。例えば、角度θ１（図１（ｃ）参照）を、例えば４°以上３２°以下とすることで、発電素子の効率を向上させることができる。角度θ１は、１０°以上２０°以下でも良い。
実施形態において、減圧状態である空隙２０（図１（ａ）参照）に、アルカリ金属及びアルカリ土類金属の少なくともいずれかが封入されても良い。アルカリ金属及びアルカリ土類金属は、第１部材１１の表面に付着し、電子放出効率が向上する。アルカリ金属及びアルカリ土類金属は、例えばＣｓである。
（第２実施形態）
図４（ａ）及び図４（ｂ）は、第２実施形態に係る発電素子を例示する模式図である。 図４（ａ）は、模式的断面図である。第２実施形態に係る発電素子１１１は、エミッタの第２部材１２及び第２基板４１の構造において、第１実施形態に係る発電素子１１０の構造と異なる。これ以外について、発電素子１１１には、第１実施形態と同様の構成を適用できる。
第２実施形態においては、第２半導体ｓ２の＜０００−１＞方向は、Ｚ軸方向（第１方向）に対して傾斜している。これにより、例えば、第２半導体ｓ２への電子の取り込みがより効果的に行われる。例えば、図４（ｂ）に示すように、Ｚ軸方向と第２半導体ｓ２の＜０００−１＞方向（矢印Ａ２）との間の角度θ２は、例えば４°以上３２°以下である。角度θ２は、角度θ１と同じでも良い。
図４（ａ）に示すように、第３面１２ｃは、第５領域ｒ５と、を含む。第５領域ｒ５は、第２半導体ｓ２の（０００−１）面に沿う。第５領域ｒ５は、例えば（０００−１）面である。第５領域ｒ５は、Ｘ−Ｙ平面に対して傾斜している。すなわち、第２半導体ｓ２の＜０００−１＞方向がＺ軸方向（第１方向）に対して傾斜している。
この例では、第３面１２ｃは、第６領域ｒ６をさらに含む。第６領域ｒ６は、第５領域ｒ５とＸ−Ｙ平面において並ぶ。第５領域ｒ５から第６領域ｒ６への方向は、第１方向（Ｚ軸方向）と交差する第２方向（Ｘ軸方向またはＹ軸方向）に沿う。第６領域ｒ６は、第５領域ｒ５と交差している。例えば、第６領域ｒ６は、第２半導体ｓ２のａ面またはｍ面でも良い。例えば、第５領域ｒ１は、極性面で良く、第６領域ｒ６は、非極性面で良い。
隣り合う第５領域ｒ５と第６領域ｒ６との間には、段差が設けられる。例えば、複数の第５領域ｒ５と複数の第６領域ｒ６とが、Ｘ軸方向において交互に並び、第３面１２ｃに複数の段差（微視的な凹凸）が設けられている。第５領域ｒ５は、第１部材１１の第１領域ｒ１と対向する。第５領域ｒ５と第１領域ｒ１とは、例えば平行である。
第２部材１２及び第２基板４２の構造は、第１部材１１及び第１基板４１を１８０°反転させた構造でも良い。例えば、第４面１２ｄは、第７領域ｒ７と第８領域ｒ８とを含む。第７領域ｒ７、第８領域ｒ８は、それぞれ、第３領域ｒ３、第４領域ｒ４と同様である。例えば、第２基板４２の第２部材１２と接する面（第２基板面４２ａ）は、第３基板領域ｒｓ３と第４基板領域ｒｓ４とを含む。第３基板領域ｒｓ３、第４基板領域ｒｓ４は、それぞれ、第１基板領域ｒｓ１、第２基板領域ｒｓ２（図１（ｂ）参照）と同様である。
（第３実施形態）
図５（ａ）及び図５（ｂ）は、第３実施形態に係る発電モジュール及び発電装置を示す模式図的断面図である。
図５（ａ）に示すように、実施形態に係る発電モジュール２１０においては、第１実施形態に係る発電素子（例えば発電素子１１０など）を含む。この例では、基板１２０の上において、複数の発電素子１１０が並ぶ。
図５（ｂ）に示すように、実施形態に係る発電装置３１０は、上記の発電モジュール２１０を含む。複数の発電モジュール２１０が設けられても良い。この例では、基板２２０の上において、複数の発電モジュール２１０が並ぶ。
図６（ａ）及び図６（ｂ）は、実施形態に係る発電装置及び発電システムを示す模式図である。
図６（ａ）及び図６（ｂ）に示すように、実施形態に係る発電装置３１０（すなわち、実施形態に係る発電素子１１０など）は、太陽熱発電に応用できる。
図６（ａ）に示すように、例えば、太陽６１からの光は、ヘリオスタット６２で反射し、発電装置３１０（発電素子１１０または発電モジュール２１０）に入射する。光は、第１導電層Ｅ１及び第１部材１１の第１温度Ｔ１を上昇させる。第１温度Ｔ１が第２温度Ｔ２よりも高くなる。熱が、電流に変換される。電流が、電線６５などにより送電される。
図６（ｂ）に示すように、例えば、太陽６１からの光は、集光ミラー６３で集光され、発電装置３１０（発電素子１１０または発電モジュール２１０）に入射する。光による熱が、電流に変換される。電流が、電線６５などにより送電される。
例えば、発電システム４１０は、発電装置３１０を含む。この例では、複数の発電装置３１０が設けられる。この例では、発電システム４１０は、発電装置３１０と、駆動装置６６と、を含む。駆動装置６６は、発電装置３１０を太陽６１の動きに追尾させる。追尾により、効率的な発電が実施できる。
実施形態に係る発電素子（例えば発電素子１１０など）を用いることで、高効率の発電が実施できる。
実施形態によれば、効率を向上できる発電素子が提供できる。
なお、本明細書において「窒化物半導体」とは、ＢｘＩｎｙＡｌｚＧａ１−ｘ−ｙ−ｚＮ（０≦ｘ≦１，０≦ｙ≦１，０≦ｚ≦１，ｘ＋ｙ＋ｚ≦１）なる化学式において組成比ｘ、ｙ及びｚをそれぞれの範囲内で変化させた全ての組成の半導体を含むものとする。またさらに、上記化学式において、Ｎ（窒素）以外のＶ族元素もさらに含むもの、導電形などの各種の物性を制御するために添加される各種の元素をさらに含むもの、及び、意図せずに含まれる各種の元素をさらに含むものも、「窒化物半導体」に含まれるものとする。
本願明細書において、「垂直」及び「平行」は、厳密な垂直及び厳密な平行だけではなく、例えば製造工程におけるばらつきなどを含むものであり、実質的に垂直及び実質的に平行であれば良い。
以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。例えば、発電素子に含まれる第１導電層、第２導電層、第１部材、及び２部材などの各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。
各具体例のいずれか２つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
その他、本発明の実施の形態として上述した発電素子を基にして、当業者が適宜設計変更して実施し得る全ての発電素子も、本発明の要旨を包含する限り、本発明の範囲に属する。
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１１・・・第１部材、 １１ａ・・・第１面、 １１ｂ・・・第２面、 １２・・・第２部材、 １２ｃ・・・第３面、 １２ｄ・・・第４面、 ２０・・・空隙、 ３０・・・負荷、 ４１・・・第１基板、 ４１ａ・・・第１基板面、 ４２・・・第２基板、 ４２ａ・・・第２基板面、 ５１・・・電子、 ６１…太陽、 ６２…ヘリオスタット、 ６３…集光ミラー、 ６５…電線、 ６６…駆動装置、 ７０・・・容器、 ７１・・・第１端子、 ７２・・・第２端子、 θ１、θ２・・・角度、 θｏ１・・・角度、 θｐ・・・角度、 １１０、１１１・・・発電素子、 １２０、２２０…基板、 ２１０…発電モジュール、 ３１０…発電装置、 ４１０…発電システム、 Ａ１、Ａ２・・・矢印、 Ｅ１・・・第１導電層、 Ｅ２・・・第２導電層、 Ｊｔ１、Ｊｔ２・・・電流密度、 Ｌ１、Ｌ２、Ｌ３・・・長さ、 Ｔ１・・・第１温度、 Ｔ２・・・第２温度、 Ｔｅ１・・・エミッタ温度、 ｄ１、ｄ２、ｄｔ１、ｄｔ２、ｄｔ３・・・特性、 ｈ１・・・高さ、 ｒ１〜ｒ８・・・第１〜第８領域、 ｒｓ１〜ｒｓ４・・・第１〜第４基板領域、 ｓ１・・・第１半導体、 ｓ２・・・第２半導体

Claims (19)

  1. 第１導電層と、
    第２導電層と、
    前記第１導電層と前記第２導電層との間に設けられ、極性を有する第１半導体を含む第１部材と、
    を備え、
    前記第２導電層と前記第１部材との間に空隙があり、
    前記第１半導体の＜０００−１＞方向は、前記第１導電層から前記第２導電層への第１方向に対して傾斜した、発電素子。
  2. 前記第１半導体は、Ａｌｘ１Ｇａ１−ｘ１Ｎ（０≦ｘ１≦１）を含む、請求項１に記載の発電素子。
  3. 前記第１半導体は、ｎ形である、請求項１または２に記載の発電素子。
  4. 前記第１方向と前記第１半導体の＜０００−１＞方向との間の角度は、４°以上３２°以下である、請求項１〜３のいずれか１つに記載の発電素子。
  5. 前記第１部材は、
    第１面と、
    前記第１面と前記第１導電層との間の第２面と、
    を含み、
    前記第１面は、前記第１半導体の（０００−１）面に沿う第１領域を含む、請求項１〜４のいずれか１つに記載の発電素子。
  6. 前記第１面は、第２領域をさらに含み、
    前記第１領域から前記第２領域への方向は、前記第１方向と交差する第２方向に沿い、
    前記第２領域は、前記第１領域と交差した、請求項５に記載の発電素子。
  7. 前記第１領域と前記第２領域との間の角度は、９０°である請求項６に記載の発電素子。
  8. 前記第１領域の電子放出効率は、前記第２領域の電子放出効率よりも高い、請求項６または７に記載の発電素子。
  9. 前記第２面は、第３領域と第４領域とを含み、
    前記第３領域から前記第４領域への方向は、前記第１方向と交差する第２方向に沿い、
    前記第４領域は、前記第３領域と交差した、請求項５〜８のいずれか１つに記載の発電素子。
  10. 前記第１導電層と前記第１部材との間に設けられた第１基板をさらに備えた、請求項５〜９のいずれか１つに記載の発電素子。
  11. 前記第１基板は、ｎ形ＳｉＣを含む、請求項１０に記載の発電素子。
  12. 前記第１部材と前記第２導電層との間に設けられ、前記第１部材から離れ、極性を有する第２半導体を含む第２部材をさらに備えた、請求項１〜１１のいずれか１つに記載の発電素子。
  13. 前記第２半導体は、Ａｌｘ１Ｇａ１−ｘ１Ｎ（０≦ｘ２≦１）を含む、請求項１２に記載の発電素子。
  14. 前記第２部材は、
    第３面と、
    前記第３面と前記第２導電層との間の第４面と、
    を含み、
    前記第３面は、前記第２半導体の（０００−１）面に沿う第５領域を含む、請求項１２または１３に記載の発電素子。
  15. 前記第２半導体の＜０００−１＞方向は、前記第１方向に沿った、請求項１２〜１４のいずれか１つに記載の発電素子。
  16. 前記第１方向と前記第２半導体の＜０００−１＞方向との間の角度は、０°以上４°未満である、請求項１２〜１５のいずれか１つに記載の発電素子。
  17. 前記第２半導体の＜０００−１＞方向は、前記第１方向に対して傾斜した、請求項１２〜１４のいずれか１つに記載の発電素子。
  18. 前記第１方向と前記第２半導体の＜０００−１＞方向との間の角度は、４°以上３２°以下である、請求項１２〜１４のいずれか１つに記載の発電素子。
  19. 前記第３面は、第６領域をさらに含み、
    前記第５領域から前記第６領域への方向は、前記第１方向と交差する第２方向に沿い、
    前記第６領域は、前記第５領域と交差した、請求項１４に記載の発電素子。
JP2020100161A 2020-06-09 2020-06-09 発電素子 Active JP7397760B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2020100161A JP7397760B2 (ja) 2020-06-09 2020-06-09 発電素子
US17/142,298 US11476354B2 (en) 2020-06-09 2021-01-06 Power generation element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020100161A JP7397760B2 (ja) 2020-06-09 2020-06-09 発電素子

Publications (2)

Publication Number Publication Date
JP2021197376A true JP2021197376A (ja) 2021-12-27
JP7397760B2 JP7397760B2 (ja) 2023-12-13

Family

ID=78818401

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020100161A Active JP7397760B2 (ja) 2020-06-09 2020-06-09 発電素子

Country Status (2)

Country Link
US (1) US11476354B2 (ja)
JP (1) JP7397760B2 (ja)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007517482A (ja) * 2003-06-11 2007-06-28 チェン−ミン スン， アモルファスダイヤモンド材料ならびにその使用および製造のための関連する方法
JP2007281140A (ja) * 2006-04-05 2007-10-25 Hamamatsu Photonics Kk 化合物半導体基板、その製造方法及び半導体デバイス
JP2014236058A (ja) * 2013-05-31 2014-12-15 株式会社デンソー 熱電子発電素子
US20150229013A1 (en) * 2014-02-13 2015-08-13 Joseph G. Birmingham Nanofluid contact potential difference battery
WO2016182080A1 (ja) * 2015-05-14 2016-11-17 国立大学法人山口大学 真空チャネルトランジスタおよびその製造方法
JP2018195790A (ja) * 2017-05-22 2018-12-06 株式会社東芝 発電素子、発電モジュール、発電装置及び発電システム
JP2019149493A (ja) * 2018-02-28 2019-09-05 株式会社Ｇｃｅインスティチュート 熱電素子、熱電装置、及び熱電素子の形成方法
JP2020013886A (ja) * 2018-07-18 2020-01-23 株式会社東芝 発電素子、発電モジュール、発電装置及び発電システム

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5461859B2 (ja) * 2008-03-28 2014-04-02 Ｊｆｅミネラル株式会社 ＡｌＮバルク単結晶及び半導体デバイス並びにＡｌＮ単結晶バルクの製造方法
JP5381581B2 (ja) * 2009-09-30 2014-01-08 住友電気工業株式会社 窒化ガリウム基板
US9190592B2 (en) * 2012-11-06 2015-11-17 Nextreme Thermal Solutions, Inc. Thin film thermoelectric devices having favorable crystal tilt
JP2017101164A (ja) 2015-12-03 2017-06-08 デクセリアルズ株式会社 アルミニウムキレート系潜在性硬化剤、その製造方法及び熱硬化型エポキシ樹脂組成物

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007517482A (ja) * 2003-06-11 2007-06-28 チェン−ミン スン， アモルファスダイヤモンド材料ならびにその使用および製造のための関連する方法
JP2007281140A (ja) * 2006-04-05 2007-10-25 Hamamatsu Photonics Kk 化合物半導体基板、その製造方法及び半導体デバイス
JP2014236058A (ja) * 2013-05-31 2014-12-15 株式会社デンソー 熱電子発電素子
US20150229013A1 (en) * 2014-02-13 2015-08-13 Joseph G. Birmingham Nanofluid contact potential difference battery
WO2016182080A1 (ja) * 2015-05-14 2016-11-17 国立大学法人山口大学 真空チャネルトランジスタおよびその製造方法
JP2018195790A (ja) * 2017-05-22 2018-12-06 株式会社東芝 発電素子、発電モジュール、発電装置及び発電システム
JP2019149493A (ja) * 2018-02-28 2019-09-05 株式会社Ｇｃｅインスティチュート 熱電素子、熱電装置、及び熱電素子の形成方法
JP2020013886A (ja) * 2018-07-18 2020-01-23 株式会社東芝 発電素子、発電モジュール、発電装置及び発電システム

Also Published As

Publication number Publication date
JP7397760B2 (ja) 2023-12-13
US11476354B2 (en) 2022-10-18
US20210384328A1 (en) 2021-12-09

Similar Documents

Publication Publication Date Title
US10707396B2 (en) Power generation element, power generation module, power generation device, and power generation system
JP6957420B2 (ja) 発電素子、発電モジュール、発電装置及び発電システム
CN100413103C (zh) 氮化物半导体发光元件及其制造方法
US8030640B2 (en) Nitride semiconductor light emitting device and method of manufacturing the same
CN101479858B (zh) 集成型半导体发光装置及其制造方法
CN100595918C (zh) 具有发射辐射的半导体本体的模块
US8888914B2 (en) Process for producing layered member and layered member
JPWO2006120908A1 (ja) 窒化物系半導体素子及びその製造方法
JP2008288397A (ja) 半導体発光装置
JP2015521365A (ja) エピタキシャル成長に基づく半導体メソッドデバイスの製造方法
JP7397760B2 (ja) 発電素子
JP7249193B2 (ja) 発電素子、発電モジュール、発電装置、発電システム、及び、発電素子の製造方法
US11758812B2 (en) Power generation element, power generation module, power generation device, and power generation system
US11805698B2 (en) Power generation element and power generation system
JP7407690B2 (ja) 電子放出素子及び発電素子
US20210384019A1 (en) Power generation element
JP6802818B2 (ja) 半導体装置、基板、半導体装置の製造方法、及び、基板の製造方法
US20220166369A1 (en) Power generation element
JP2023036047A (ja) 発光素子の製造方法
JP2019145593A (ja) 光半導体素子、光半導体モジュール、および光半導体モジュールの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220912

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20230616

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230731

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230825

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231004

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231102

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231201

R151 Written notification of patent or utility model registration

Ref document number: 7397760

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151