JP2023036047A - 発光素子の製造方法 - Google Patents

発光素子の製造方法 Download PDF

Info

Publication number
JP2023036047A
JP2023036047A JP2022137794A JP2022137794A JP2023036047A JP 2023036047 A JP2023036047 A JP 2023036047A JP 2022137794 A JP2022137794 A JP 2022137794A JP 2022137794 A JP2022137794 A JP 2022137794A JP 2023036047 A JP2023036047 A JP 2023036047A
Authority
JP
Japan
Prior art keywords
layer
temperature
type semiconductor
semiconductor layer
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2022137794A
Other languages
English (en)
Other versions
JP7373107B2 (ja
Inventor
弘喜 安倍
Hiroki Abe
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nichia Chemical Industries Ltd
Original Assignee
Nichia Chemical Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nichia Chemical Industries Ltd filed Critical Nichia Chemical Industries Ltd
Priority to US17/900,509 priority Critical patent/US20230070972A1/en
Publication of JP2023036047A publication Critical patent/JP2023036047A/ja
Application granted granted Critical
Publication of JP7373107B2 publication Critical patent/JP7373107B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Led Devices (AREA)

Abstract

Figure 2023036047000001
【課題】発光効率が高い発光素子の製造方法を提供する。
【解決手段】発光素子の製造方法は、下方から上方に向かって順に、第1n型半導体層と、第1活性層と、第1p型半導体層とを含む第1発光部を形成する工程と、前記第1発光部上に中間層を形成する工程と、前記中間層上に下方から上方に向かって順に、第2n型半導体層と、第2活性層と、第2p型半導体層とを含む第2発光部を形成する工程とを備える。前記第1活性層は、上下方向に並んだ複数の第1井戸層と、前記複数の第1井戸層のうち隣り合う2つの第1井戸層の間に位置する第1障壁層とを有する。前記第2活性層は、前記上下方向に並んだ複数の第2井戸層と、前記複数の第2井戸層のうち隣り合う2つの第2井戸層の間に位置する第2障壁層とを有する。前記第1障壁層を第1温度で形成する。前記第2障壁層を前記第1温度よりも高い第2温度で形成する。
【選択図】図9B

Description

本発明は、発光素子の製造方法に関する。
特許文献1には、例えば、第1のn型層、第1の活性層、および第1のp型層を含む第1発光部と、第1発光部上に配置されたトンネル接合層と、トンネル接合層上に配置され、第2のn型層、第2の活性層、および第2のp型層を含む第2発光部と、を備える発光素子が開示されている。
特開2004-128502号公報
本発明の一実施形態は、発光効率が高い発光素子の製造方法を提供することを目的とする。
本発明の一実施形態に係る発光素子の製造方法は、下方から上方に向かって順に、第1n型半導体層と、第1活性層と、第1p型半導体層と、を含む第1発光部を形成する工程と、前記第1発光部上に、中間層を形成する工程と、前記中間層上に、下方から上方に向かって順に、第2n型半導体層と、第2活性層と、第2p型半導体層と、を含む第2発光部を形成する工程と、を備える。前記第1活性層は、上下方向に並んだ複数の第1井戸層と、前記複数の第1井戸層のうち隣り合う2つの第1井戸層の間に位置する第1障壁層とを有する。前記第2活性層は、前記上下方向に並んだ複数の第2井戸層と、前記複数の第2井戸層のうち隣り合う2つの第2井戸層の間に位置する第2障壁層とを有する。前記第1発光部を形成する工程において、前記第1障壁層を第1温度で形成する。前記第2発光部を形成する工程において、前記第2障壁層を前記第1温度よりも高い第2温度で形成する。
本発明の一実施形態によれば、発光効率が高い発光素子の製造方法を提供できる。
実施形態に係る発光素子を示す断面図である。 実施形態に係る発光素子の第1活性層を示す断面図である。 実施形態に係る発光素子の中間層を示す断面図である。 実施形態に係る発光素子の第2活性層を示す断面図である。 実施形態に係る発光素子の製造方法を示すフローチャートである。 図3の第1活性層を形成する工程の詳細を示すフローチャートである。 図3の第2活性層を形成する工程の詳細を示すフローチャートである。 実施形態に係る発光素子の製造過程を説明するための断面図である。 実施形態に係る発光素子の製造過程を説明するための断面図である。 実施形態に係る発光素子の製造過程を説明するための断面図である。 実施形態に係る発光素子の製造過程を説明するための断面図である。 第1活性層を形成する際の炉内の温度の時間変化を示すグラフである。 第2活性層を形成する際の炉内の温度の時間変化を示すグラフである。 実施例1、2および参考例1における発光素子の順方向電流Ifと外部量子効率を正規化した値E.Q.E./E.Q.E.refと、の関係を示すグラフである。 参考例1~3における発光素子の順方向電流Ifと外部量子効率を正規化した値E.Q.E./E.Q.E.refと、の関係を示すグラフである。
以下に、実施形態について図面を参照しつつ説明する。なお、図面は模式的または概念的なものであり、各部分の厚さと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。さらに、本明細書と各図において、既出の図に関して説明したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
また、以下では、説明をわかりやすくするために、XYZ直交座標系を用いて、各部分の配置および構成を説明する。X軸、Y軸、Z軸は、相互に直交している。またX軸が延びる方向を「X方向」とし、Y軸が延びる方向を「Y方向」とし、Z軸が延びる方向を「Z方向」とする。また、説明をわかりやすくするために、上方をZ方向、下方をその反対方向とするが、これらの方向は、相対的なものであり重力方向とは無関係である。
図1は、本実施形態に係る発光素子10を示す断面図である。
図2Aは、発光素子10の第1活性層113を示す断面図である。
図2Bは、発光素子10の中間層120を示す断面図である。
図2Cは、発光素子10の第2活性層132を示す断面図である。
発光素子10は、図1に示すように、基板11と、半導体積層体12と、n側電極13と、p側電極14と、を備える。
基板11の形状は平板状である。基板11の上面および下面は、XY平面に概ね平行である。ただし、基板の上面には、複数の凸部が形成されていてもよい。基板11の材料としては、例えば、サファイア(Al)、シリコン(Si)、炭化シリコン(SiC)、または窒化ガリウム(GaN)等が挙げられる。本実施形態では、サファイアからなる基板11を用いている。基板11の上には、半導体積層体12が配置されている。
半導体積層体12は、例えば、窒化物半導体からなる複数の半導体層が積層された積層体である。ここで、「窒化物半導体」とは、窒素を含む半導体であって、典型的には、InAlGa1-x-yN(0≦x≦1,0≦y≦1,x+y≦1)なる化学式において組成比xおよびyをそれぞれの範囲内で変化させた全ての組成の半導体を含むものである。
半導体積層体12は、下方から上方に向かって順に、第1発光部110と、中間層120と、第2発光部130と、を有する。第1発光部110は、下方から上方に向かって順に、第1n型半導体層112と、第1活性層113と、第1p型半導体層114と、を含む。第1活性層113は、第1n型半導体層112の上に配置されている。第1p型半導体層114は、第1活性層113の上に配置されている。第1発光部110は、第1n型半導体層の下に設けられた下地層111をさらに含んでいる。第2発光部130は、下方から上方に向かって順に、第2n型半導体層131と、第2活性層132と、第2p型半導体層133と、を含む。第2活性層132は、第2n型半導体層131の上に配置されている。第2p型半導体層133は、第2活性層132の上に配置されている。
第1活性層113は、図2Aに示すように、上下方向に並んだ複数の第1井戸層115と、複数の第1井戸層115の間に位置する第1障壁層116bと、を含む。第1活性層113は、最も上方に位置する第1井戸層115の上方に第5障壁層116cと、最も下方に位置する第1井戸層115の下方に第6障壁層116aと、をさらに有する。第2活性層132は、図2Cに示すように、上下方向に並んだ複数の第2井戸層134と、複数の第2井戸層134の間に位置する第2障壁層135bと、を含む。第2活性層132は、最も上方に位置する第2井戸層134の上方に第3障壁層135cと、最も下方に位置する第2井戸層134の下方に第4障壁層135aと、をさらに有する。以下、半導体積層体12の各部について詳述する。
第1発光部110の下地層111は、図1に示すように、基板11の上に配置されている。下地層111は、例えば、アンドープの半導体層を含む。本明細書において、「アンドープ」とは、n型不純物および/またはp型不純物を意図的にドープしていないことを意味する。すなわち、アンドープの半導体層は、n型不純物および/またはp型不純物を含む原料ガスを供給させずに形成した半導体層である。「n型不純物」とは、ドナーとなる不純物を意味する。「p型不純物」とは、アクセプターとなる不純物を意味する。アンドープの半導体層が、n型不純物および/またはp型不純物を意図的にドープした層と隣接している場合、その隣接した層からの拡散等によって、アンドープの半導体層にn型不純物および/またはp型不純物が含まれる場合がある。
下地層111におけるアンドープの半導体層は、例えば窒化ガリウム(GaN)を含む。下地層111の上には、第1n型半導体層112が配置されている。ただし、第1発光部に下地層が設けられておらず、第1n型半導体層が基板上に直接配置されていてもよい。
第1n型半導体層112は、1以上のn型の半導体層を含む。第1n型半導体層112におけるn型の半導体層は、例えば、n型不純物であるシリコン(Si)がドープされたGaNを含む。第1n型半導体層112におけるn型の半導体層は、インジウム(In)またはアルミニウム(Al)等をさらに含んでもよい。
また、第1n型半導体層112は、電子を供給するという機能を有していればよく、1以上のアンドープの半導体層をさらに含んでいてもよい。第1n型半導体層112におけるアンドープの半導体層は、例えばGaNを含む。
第1n型半導体層112の上面は、第1面112s1、第2面112s2、および第3面112s3を含む。第1面112s1は、X-Y平面に概ね平行な面である。第2面112s2は、第1面112s1よりも上方に位置し、X-Y平面に概ね平行な面である。上面視において、第2面112s2は第1面112s1とX方向に隣り合っている。第3面112s3は、第1面112s1と第2面112s2の間に位置し、Y-Z平面に概ね平行な面である。
第2面112s2上には、第1活性層113が配置されている。
第1活性層113の第6障壁層116aは、図2Aに示すように、第1活性層113において最も下方に位置する。第6障壁層116a上には、複数の第1井戸層115が上下方向に並んでいる。隣り合う第1井戸層115の間に、第1障壁層116bが位置する。本実施形態では、第1活性層113に設けられた第1井戸層115の数は、7つである。第1活性層113に設けられた第1井戸層115の数は、例えば、2以上である。例えば、第1活性層に設けられる第1井戸層の数を、2つとし、第1活性層に設けられる第1障壁層の数を1つとしてもよい。最も上方に位置する第1井戸層115上に、第5障壁層116cが位置する。このように、本実施形態の第1活性層113は、複数の第1井戸層115を含む多重量子井戸構造を有する。
各第1井戸層115は、例えば窒化インジウムガリウム(InGaN)を含むアンドープの半導体層である。各第1障壁層116bおよび第5障壁層116cは、例えばGaNを含むアンドープの半導体層である。第6障壁層116aは、例えば、アンドープの半導体層と、n型不純物を含む半導体層との、積層構造を有する。第6障壁層116aにおけるアンドープの半導体層は、例えばGaNを含む。第6障壁層116aにおけるn型不純物を含む半導体層は、例えばn型不純物であるSiがドープされたInGaNを含む。第6障壁層116aは、第1活性層113に電子を供給する機能を有する。
図1に示すように、第1活性層113の上には、第1p型半導体層114が配置されている。
第1p型半導体層114は、例えば、1以上のp型の半導体層を含む。第1p型半導体層114におけるp型の半導体層は、例えば、p型不純物であるマグネシウム(Mg)がドープされたGaNを含む。第1p型半導体層114におけるp型の半導体層は、Alをさらに含んでもよい。
また、第1p型半導体層114は、ホールを供給するという機能を有していればよく、1以上のアンドープの半導体層をさらに含んでいてもよい。第1p型半導体層114におけるアンドープの半導体層は、例えばGaNを含む。第1p型半導体層114におけるアンドープの半導体層は、Alをさらに含んでもよい。第1p型半導体層114上には、中間層120が配置されている。
中間層120は、第1発光部110と第2発光部130との間に配置されている。中間層120は、図2Bに示すように例えば、下方から上方に向かって順に、第3n型半導体層121と、第4n型半導体層122と、第5n型半導体層123と、を含む。
第3n型半導体層121は、第1p型半導体層114上に配置されている。第3n型半導体層121は、例えば、n型不純物であるSiがドープされたGaNを含む。第3n型半導体層121のn型不純物濃度は、後述する第2発光部130の第2n型半導体層131のn型不純物濃度よりも高い。ここで「第3n型半導体層121のn型不純物濃度は、第2n型半導体層131のn型不純物濃度よりも高い」とは、第3n型半導体層121が、第2n型半導体層131に含まれる半導体層のうち、最も高いn型不純物濃度を有する半導体層よりも高いn型不純物濃度を有することを意味する。以下、第4n型半導体層122についても同様である。第3n型半導体層121のn型不純物濃度は、例えば、2×1020/cm以上1×1021/cm以下である。
第4n型半導体層122は、例えば、n型不純物であるSiがドープされたGaNを含む。第4n型半導体層122のn型不純物濃度は、第2n型半導体層131よりも高く、第3n型半導体層121よりも低い。
第5n型半導体層123は、例えば、n型不純物であるSiがドープされたGaNを含む。第5n型半導体層123のn型不純物濃度は、第3n型半導体層121および第4n型半導体層122のn型不純物濃度よりも低い。
ただし、中間層の構成は、n型不純物および/またはp型不純物を含む限り、上記に限定されない。例えば、中間層は第3n型半導体層のみを有していてもよい。また、中間層は、第1p型半導体層に含まれる半導体層のうち、最も高いp型不純物濃度を有する半導体層よりも高いp型不純物濃度を有するp型の半導体層を有していてもよい。中間層にp型の半導体層が設けられている場合、このp型の半導体層は、例えば、p型不純物であるMgがドープされたGaNを含む。
第2発光部130の第2n型半導体層131は、図1に示すように、中間層120上に配置されている。第2n型半導体層131は、1以上のn型の半導体層を含む。第2n型半導体層131におけるn型の半導体層は、例えば、n型不純物であるSiがドープされたGaNを含む。第2n型半導体層131におけるn型の半導体層は、InまたはAl等をさらに含んでもよい。第2n型半導体層131のn型不純物濃度は、例えば、1×1018/cm以上2×1020/cm以下である。
また、第2n型半導体層131は、電子を供給するという機能を有していればよく、1以上のアンドープの半導体層をさらに含んでいてもよい。第2n型半導体層131におけるアンドープの半導体層は、例えば、GaNを含む。第2n型半導体層131上には、第2活性層132が配置されている。
第2活性層132の第4障壁層135aは、図2Cに示すように、第2活性層132において最も下方に位置する。第4障壁層135a上には、複数の第2井戸層134が上下方向に並んでいる。隣り合う第2井戸層134の間のそれぞれに、第2障壁層135bが位置する。本実施形態では、第2活性層132に設けられた第2井戸層134の数は7つである。第2活性層132に設けられた第2井戸層134の数は、例えば、2以上である。例えば、第2活性層に設けられる第2井戸層の数を、2つとし、第2活性層に設けられる第2障壁層の数を1つとしてもよい。最も上方に位置する第2井戸層134上に、第3障壁層135cが位置する。このように、本実施形態の第2活性層132は、複数の第2井戸層134を含む多重量子井戸構造を有する。
各第2井戸層134は、例えばInGaNを含むアンドープの半導体層である。各第2障壁層135bおよび第3障壁層135cは、例えばGaNを含むアンドープの半導体層である。第4障壁層135aは、例えば、アンドープの半導体層と、n型不純物を含む半導体層との積層構造を有する。第4障壁層135aにおけるアンドープの半導体層は、例えばGaNを含む。第4障壁層135aにおけるn型不純物を含む半導体層は、例えばn型不純物であるSiがドープされたInGaNを含む。
第1活性層113および第2活性層132が発する光は、例えば、紫外光または可視光である。第1活性層113の発光ピーク波長と第2活性層132の発光ピーク波長と同じとすることができる。例えば、第1活性層113と第2活性層132が青色光を発してもよい。第1活性層113の発光ピーク波長と第2活性層132の発光ピーク波長は異なっていてもよい。例えば、第1活性層113が青色光を発し、第2活性層132が緑色光を発してもよい。青色光の発光ピーク波長は、例えば、430nm以上490nm以下である。緑色光の発光ピーク波長は、例えば、500nm以上540nm以下である。
第2活性層132の上には、図1に示すように、第2p型半導体層133が配置されている。第2p型半導体層133は、例えば、1以上のp型の半導体層を含む。第2p型半導体層133におけるp型の半導体層は、例えば、p型不純物であるMgがドープされたGaNを含む。第2p型半導体層133におけるp型の半導体層は、Alをさらに含んでもよい。
また、第2p型半導体層133は、ホールを供給するという機能を有していればよく、1以上のアンドープの半導体層をさらに含んでいてもよい。第2p型半導体層133におけるアンドープの半導体層は、例えばGaNを含む。第2p型半導体層133におけるアンドープの半導体層は、Alをさらに含んでもよい。
n側電極13は、第1n型半導体層112の第1面112s1上に配置されている。n側電極13は、第1n型半導体層112に電気的に接続されている。p側電極14は、第2p型半導体層133上に配置されている。p側電極14は、第2p型半導体層133に電気的に接続されている。n側電極13とp側電極14との間に順方向電圧を印加することで第1活性層113および第2活性層132が発光する。
p側電極14に正電位が、n側電極13にp側電極14よりも低い電位が印加されたとき、第2n型半導体層131と、第1p型半導体層114との間には逆方向電圧が印加される。そのため、第2n型半導体層131と、第1p型半導体層114との間に電流を流すために、中間層120によるトンネル効果を利用する。第1p型半導体層114の価電子帯に存在する電子を、第2n型半導体層131の伝導帯にトンネリングさせることで電流を流す。
このようなトンネル効果を得るために、中間層120を第1p型半導体層114よりも高いp型不純物濃度を有するp型半導体層と、第2n型半導体層131よりも高いn型不純物濃度を有するn型半導体層のうち少なくとも1つの半導体層により形成する。このような中間層120によりpn接合を形成する。例えば、第1p型半導体層114と、高濃度でn型不純物がドープされた第3n型半導体層121を含む中間層120とによるpn接合を形成する。例えば、高濃度でp型不純物がドープされたp型半導体層を用いた中間層120と、第2n型半導体層131とによるpn接合を形成する。例えば、中間層120を、高濃度でn型不純物がドープされた第3n型半導体層121と、高濃度でp型不純物がドープされたp型半導体層とを含む積層構造とすることでpn接合を形成する。第1p型半導体層114、中間層120、および第2n型半導体層131に含まれる各導電型不純物の濃度が高いほど、上記したpn接合により形成される空乏層の幅を狭くすることができる。そして、空乏層の幅が狭いほど、電圧印加時に、第1p型半導体層114の価電子帯に存在する電子が、空乏層をトンネリングし、第2n型半導体層131の伝導帯に移動しやすくなる。
次に、発光素子10の製造方法を説明する。
図3は、本実施形態に係る発光素子10の製造方法を示すフローチャートである。
図4Aは、図3の第1活性層113を形成する工程の詳細を示すフローチャートである。
図4Bは、図3の第2活性層132を形成する工程の詳細を示すフローチャートである。
図5は、本実施形態に係る発光素子10の製造過程を説明するための断面図である。
図6は、本実施形態に係る発光素子10の製造過程を説明するための断面図である。
図7は、本実施形態に係る発光素子10の製造過程を説明するための断面図である。
図8は、本実施形態に係る発光素子10の製造過程を説明するための断面図である。
図9Aは、本実施形態に係る発光素子10における第1活性層113を形成する際の炉内の温度の時間変化を示すグラフである。
図9Bは、本実施形態に係る発光素子10における第2活性層132を形成する際の炉内の温度の時間変化を示すグラフである。
発光素子10の製造方法を、図3を参照して概説する。発光素子10の製造方法は、第1発光部110を形成する工程S1と、中間層120を形成する工程S2と、第2発光部130を形成する工程S3と、n側電極13およびp側電極14を形成する工程S4と、を含む。
半導体積層体12に含まれる第1発光部110、中間層120、および第2発光部130は、例えば、圧力および温度の調整が可能な炉内において、MOCVD(metal organic chemical vapor deposition)法により形成される。具体的には、半導体積層体12は、炉内にキャリアガスおよび原料ガスを供給することで形成される。
キャリアガスとしては、例えば、水素(H)ガスまたは窒素(N)ガス等を用いることができる。
原料ガスは、形成する半導体層に応じて適宜選択される。Gaを含む半導体層を形成する場合は、例えば、トリメチルガリウム(TMG)ガスまたはトリエチルガリウム(TEG)ガス等のGaを含む原料ガスが用いられる。Nを含む半導体層を形成する場合は、例えば、アンモニア(NH)ガス等のNを含む原料ガスが用いられる。Alを含む半導体層を形成する場合は、例えば、トリメチルアルミニウム(TMA)ガス等のAlを含む原料ガスが用いられる。Inを含む半導体層を形成する場合は、例えば、トリメチルインジウム(TMI)等のInを含む原料ガスが用いられる。Siを含む半導体層を形成する場合は、例えば、モノシラン(SiH)ガス等のSiを含むガスが用いられる。Mgを含む半導体層を形成する場合は、例えば、ビスシクロペンタジエニルマグネシウム(CpMg)ガス等のMgを含む原料ガスが用いられる。なお、以下において、炉内に、一の元素を含む原料ガスおよび他の元素を含む原料ガスを供給することを、単に「一の元素および他の元素を含む原料ガスを供給する」ともいう。以下、各工程について詳述する。
先ず、第1発光部110を形成する工程S1を行う。
第1発光部110を形成する工程S1は、下地層111を形成する工程S11と、第1n型半導体層112を形成する工程S12と、第1活性層113を形成する工程S13と、第1p型半導体層114を形成する工程S14と、を含む。
下地層111を形成する工程S11においては、炉内に、下地層111に対応するキャリアガスおよび原料ガスを供給する。これにより、下地層111を基板11上に形成する。
第1n型半導体層112を形成する工程S12においては、炉内に、第1n型半導体層112に対応するキャリアガスおよび原料ガスを供給する。これにより、第1n型半導体層112を下地層111上に形成する。
第1活性層113を形成する工程S13は、図4Aに示すように、第6障壁層116aを形成する工程S13aと、複数の第1井戸層115および複数の第1障壁層116bを形成する工程S13bと、第5障壁層116cを形成する工程S13cと、を含む。
第6障壁層116aを形成する工程S13aでは、例えば、アンドープの半導体層およびn型の半導体層を第1n型半導体層112上に形成する。アンドープの半導体層は、炉内に、キャリアガスと、III族元素であるGaを含む原料ガスと、V族元素であるNを含む原料ガスとを供給することにより形成する。この際、n型不純物およびp型不純物を含む原料ガスは供給しない。n型の半導体層は、炉内に、キャリアガスと、III族元素であるInおよびGaを含む原料ガスと、V族元素であるNを含む原料ガスと、n型不純物であるSiを含む原料ガスとを供給することで形成する。
第6障壁層116aは、図9Aに示すように第6温度T6で形成する。ここで、「第6温度」とは、基板11の近傍に配置した熱電対により測定された温度のうち、立ち上がり温度や立下り温度は考慮せずに最も高い温度を意味する。後述する第1温度T1、第2温度T2、第3温度T3、第4温度T4、第5温度T5、第1井戸層115を形成する際の温度、および第2井戸層134を形成する際の温度についても同様である。第6温度T6は、820℃以上870℃以下であることが好ましい。
第1井戸層115および第1障壁層116bを形成する工程S13bでは、先ず、炉内に、キャリアガスと、III族元素であるInおよびGaを含む原料ガスと、V族元素であるNを含む原料ガスとを供給する。この際、n型不純物およびp型不純物を含む原料ガスは供給しない。これにより、第6障壁層116a上に、アンドープのInGaNを含む第1井戸層115を形成する。次に、炉内に、キャリアガスと、III族元素であるGaを含む原料ガスと、V族元素であるNを含む原料ガスとを供給する。この際、n型不純物およびp型不純物を含む原料ガスは供給しない。これにより、第1井戸層115上に、アンドープのGaNを含む第1障壁層116bを形成する。本実施形態では、第1井戸層115の形成と第1障壁層116bの形成を、交互に複数回行い、最後に形成した第1障壁層116b上に第1井戸層115を形成する。これにより、上下方向に並んだ複数の第1井戸層115の間に第1障壁層116bが配置された積層体を、第6障壁層116a上に形成する。
第1障壁層116bは、第1温度T1で形成する。本実施形態のように第1井戸層115が3以上あり、第1障壁層116bが2以上ある場合、少なくとも一つの第1障壁層116bを形成する際の温度が「第1温度T1」であればよい。後述する第2障壁層135bを形成する際の第2温度T2についても同様である。
第1温度T1は、820℃以上870℃以下であることが好ましい。また、第1温度T1と第6温度T6との差は、10℃以下であることが好ましい。本実施形態では、図9Aに示すように、第1温度T1と第6温度T6が概ね等しい。
また、各第1井戸層115を形成する際の温度は、820℃以上870℃以下であることが好ましい。また、第1温度T1と各第1井戸層115を形成する際の温度との差は、10℃以下であることが好ましい。本実施形態では、図9Aに示すように、第1温度T1と各第1井戸層115を形成する際の温度が概ね等しい。
第5障壁層116cを形成する工程S13cでは、炉内に、キャリアガスと、III族元素であるGaを含む原料ガスと、V族元素であるNを含む原料ガスとを供給する。この際、n型不純物およびp型不純物を含む原料ガスは供給しない。これにより、最も上方に位置する第1井戸層115上に、アンドープのGaNを含む第5障壁層116cを形成する。
第5障壁層116cは、第5温度T5で形成する。第5温度T5は、例えば、820℃以上870℃以下であることが好ましい。また、第1温度T1と第5温度T5との差は、10℃以下であることが好ましい。本実施形態では、図9Aに示すように、第1温度T1と第5温度T5が概ね等しい。
以上より、本実施形態では図9Aに示すように、概ね一定の温度で、第6障壁層116a、複数の第1井戸層115、複数の第1障壁層116b、および第5障壁層116cを形成する。ただし、これらの層を形成する際の温度は、一定でなくてもよい。
以下、各層を形成する際のV族元素を含む原料ガスのモル流量をIII族元素を含む原料ガスのモル流量で除算した値を、V/III比の値という。第6障壁層116a、第1井戸層115、第1障壁層116b、および第5障壁層116cを形成する際のV/III比の値は、適宜変更することができる。
第1p型半導体層114を形成する工程S14においては、炉内に、第1p型半導体層114に対応するキャリアガスおよび原料ガスを供給する。これにより、第1p型半導体層114を、第5障壁層116c上に形成する。
以上により、図5に示すように、下地層111、第1n型半導体層112、第1活性層113、および第1p型半導体層114を含む第1発光部110を、基板11上に形成する。
次に、中間層120を形成する工程S2を行う。
中間層120を形成する工程S2では、例えば、炉内に、キャリアガスと、GaおよびNを含む原料ガスと、n型不純物であるSiを含む原料ガスとを供給する。この際、Siを含む原料ガスの流量を段階的に減少させる。これにより、第3n型半導体層121と、第3n型半導体層121のn型不純物濃度よりも低いn型不純物濃度を有する第4n型半導体層122と、第4n型半導体層122のn型不純物濃度よりも低いn型不純物濃度を有する第5n型半導体層123と、をこの順で第1発光部110上に形成する。以上により、図6に示すように中間層120を第1発光部110上に形成する。なお、中間層120は、MOCVD法ではなく、MBE(Molecular Beam Epitaxy)法で形成してもよい。
このように、中間層120は、n型不純物濃度が高い第3n型半導体層121を含んでいるため、中間層120の結晶性が悪化する場合がある。
次に、第2発光部130を形成する工程S3を行う。
第2発光部130を形成する工程S3は、図3に示すように、第2n型半導体層131を形成する工程S31と、第2活性層132を形成する工程S32と、第2p型半導体層133を形成する工程S33と、を含む。
第2n型半導体層131を形成する工程S31においては、炉内に、第2n型半導体層131に対応するキャリアガスおよび原料ガスを供給する。これにより、第2n型半導体層131を中間層120上に形成する。
第2活性層132を形成する工程S32は、図4Bに示すように、第4障壁層135aを形成する工程S32aと、複数の第2井戸層134および複数の第2障壁層135bを形成する工程S32bと、第3障壁層135cを形成する工程S32cと、を含む。
第4障壁層135aを形成する工程S32aでは、例えば、アンドープの半導体層およびn型の半導体層を第2n型半導体層131上に形成する。アンドープの半導体層は、炉内に、キャリアガスと、III族元素であるGaを含む原料ガスと、V族元素であるNを含む原料ガスとを供給することにより形成する。この際、n型不純物およびp型不純物を含む原料ガスは供給しない。n型の半導体層は、炉内に、キャリアガスと、III族元素であるInおよびGaを含む原料ガスと、V族元素であるNを含む原料ガスと、n型不純物であるSiを含む原料ガスとを供給することで形成する。
第4障壁層135aは、第4温度T4で形成する。第4温度T4は、820℃以上870℃以下であることが好ましい。第4温度T4と第1温度T1との差は、10℃以下であることが好ましい。本実施形態では、図9Bに示すように、第4温度T4は第1温度T1と概ね等しい。
第2井戸層134および第2障壁層135bを形成する工程S32bでは、先ず、キャリアガスと、III族元素であるInおよびGaを含む原料ガスと、V族元素であるNを含む原料ガスとを炉内に供給する。この際、n型不純物およびp型不純物を含む原料ガスは供給しない。これにより、アンドープのInGaNを含む第2井戸層134を第4障壁層135a上に形成する。次に、キャリアガスと、III族元素であるGaを含む原料ガスと、V族元素であるNを含む原料ガスとを炉内に供給する。この際、n型不純物およびp型不純物を含む原料ガスは供給しない。これにより、アンドープのGaNを含む第2障壁層135bを第2井戸層134上に形成する。本実施形態では、第2井戸層134の形成と第2障壁層135bの形成を、交互に複数回行い、最後に形成した第2障壁層135b上に第2井戸層134を形成する。これにより、上下方向に並んだ複数の第2井戸層134の間に第2障壁層135bが配置された積層体を、第4障壁層135a上に形成する。
中間層120が結晶性の悪い状態で形成された場合、その中間層120の結晶性が第2活性層132に引き継がれ、第2活性層132の結晶性が悪くなることがある。特に、発光に寄与する第2井戸層134の結晶性が悪化した場合、発光素子10の発光効率が低下し易い。これに対して、本実施形態では、中間層120の上方に位置する第2障壁層135bを形成する際の第2温度T2を第1障壁層116bを形成する際の第1温度T1よりも高くしている。そのため、第2障壁層135bの表面状態を、第2障壁層を第1温度T1で形成する場合よりも、改善させることができる。これにより、第2障壁層135bの上に形成する第2井戸層134の結晶性を向上させることができる。その結果、発光素子10の発光効率を向上させることができる。
第2温度T2は、870℃以上970℃以下であることが好ましい。また、第2温度T2と第1温度T1との差は、50℃以上100℃以下であることが好ましい。
また、本実施形態では、第2井戸層134を形成する際の温度は、第2温度T2よりも低い。これにより、第1井戸層115および第2井戸層134への熱負荷を軽減できる。
第2井戸層134を形成する際の温度は、820℃以上870℃以下であることが好ましい。第2井戸層134を形成する際の温度と第1井戸層115を形成する際の温度との差は、10℃以下であることが好ましい。本実施形態では、図9Bに示すように、第2井戸層134を形成する際の温度は、第1温度T1、すなわち第1井戸層115を形成する際の温度と概ね等しい。
また、本実施形態では、各第2障壁層135bを形成する際の温度は、一定ではなく、時間によって変化する。具体的には、第2障壁層135bは、第1部分p1と、第1部分p1上に、第1部分p1を形成する際の温度よりも高い温度で形成される第2部分p2と、を有する。したがって、第2温度T2は、第2障壁層135bの第2部分p2を形成する際の最高温度に相当する。このように、第2部分p2を形成する際の温度を第1部分p1を形成する際の温度よりも高くすることで、第1部分p1の直下に位置する第2井戸層134に含まれるInが熱分解されることを軽減しつつ、次に形成する第2井戸層134の下地となる第2部分p2の結晶性を向上させることができる。
第1部分p1を形成する際の温度は、820℃以上870℃以下であることが好ましい。第1部分p1を形成する際の温度と第1温度T1との差は、10℃以下であることが好ましい。
本実施形態では、各第2障壁層135bの形成を開始する時刻t1から所定時間Δt1経過するまでの間は、炉内の温度は、第1温度T1と概ね等しくなるように設定される。時刻t1から所定時間Δt1経過した時刻t2の間に第1部分p1が形成される。次に、各第2障壁層135bの形成を開始する時刻t1から所定時間Δt1経過した時刻t2で、炉内の温度を、第1温度T1よりも高い第2温度T2に向けて上昇させ、炉内の温度を第2温度T2にする。その後、次の第2井戸層134を形成し始める時刻t3になる前に、第2井戸層134を形成する際の温度である第1温度T1に炉内の温度を降温させる。時刻t2から所定時間Δt2経過した時刻t3の間に第2部分p2が形成される。所定時間Δt2のうち、炉内の温度を昇温している間および降温している間は、第2部分p2を形成せず、炉内の温度が第2温度T2に達している間に第2部分p2を形成することが好ましい。これにより、炉内の温度変化による第2部分p2の結晶性の悪化を低減することができる。
第2部分p2を形成する時間に相当する所定時間Δt2は、第1部分p1を形成する時間に相当する所定時間Δt1よりも長いため、第2部分p2の厚さは、第1部分p1の厚さよりも厚く形成される。その結果、第1部分p1の直下に位置する第2井戸層134に含まれるInが熱分解されることを軽減しつつ、次に形成する第2井戸層134の下地となる第2部分p2の結晶性を向上させやすい。第1部分p1の厚さは、0.5nm以上1.5nm以下であることが好ましい。また、第2部分p2の厚さは、2.0nm以上4.0nm以下であることが好ましい。また、第1部分p1の厚さと第2部分p2の厚さとの差は、0.5nm以上3.5nm以下であることが好ましい。
また、前述した第4障壁層135aを形成する際の第4温度T4は、第2温度T2よりも低い。これにより、第4障壁層135aの下方に位置する、例えば第1発光部110への熱負荷を軽減できる。
第3障壁層135cを形成する工程S32cでは、炉内に、キャリアガスと、III族元素であるGaを含む原料ガスと、V族元素であるNを含む原料ガスとを供給する。これにより、最も上方に位置する第2井戸層134上に、アンドープのGaNを含む第3障壁層135cを形成する。
第3障壁層135c上には、第2井戸層134が形成されないため、第2井戸層134の結晶性を向上させるために、第3障壁層135cの表面状態を改善させる必要はない。第3障壁層135cを第2温度T2よりも低い第3温度T3で形成することで、第1活性層113および第2活性層132への熱負荷を軽減できる。
第3温度T3は、例えば、820℃以上870℃以下である。第3温度T3と第1温度T1との差は、10℃以下であることが好ましい。第3温度T3は、本実施形態では図9Bに示すように第1温度T1と概ね等しい。
なお、第2活性層を形成する際の温度の時間変化は、図9Aに示す温度の時間変化に限定されない。例えば、第2障壁層は、概ね一定の温度で形成されてもよい。
中間層120の結晶性が悪化し、その結晶性が第2活性層132に引き継がれた場合、転位等に起因して第2活性層132の各層の表面に凹状のピットが形成されるとともに、そのピットの径が大きくなり易い。これに対して、本実施形態では、第2障壁層135bを形成する際のV/III比の値を、第2井戸層134を形成する際のV/III比の値よりも小さくしている。これにより、第2障壁層135bをZ方向と交差する方向に成長させ易い。その結果、第2障壁層135bを形成する際に凹状のピットを埋めやすくし、第2井戸層134が上に形成される第2障壁層135bの表面状態を改善することができる。ただし、第2障壁層を形成する際のV/III比の値と第2井戸層を形成する際のV/III比の値との大小関係は、上記に限定されない。
なお、第2井戸層134、第4障壁層135a、および第3障壁層135cを形成する際のV/III比の値は、第1活性層113の各層を形成する際のV/III比の値と概ね同一である。ただし、第2井戸層、第4障壁層、および第3障壁層を形成する際のV/III比の値は、第1活性層の各層を形成する際のV/III比の値と異なっていてもよい。
第2p型半導体層133を形成する工程S33においては、炉内に、第2p型半導体層133に対応するキャリアガスおよび原料ガスを供給する。これにより、第2p型半導体層133を、第3障壁層135c上に形成する。
以上により、図7に示すように、第2n型半導体層131、第2活性層132、および第2p型半導体層133を含む第2発光部130を、中間層120上に形成する。
次に、n側電極13およびp側電極14を形成する工程S4を行う。
n側電極13およびp側電極14を形成する工程S4では、先ず、図8に示すように、半導体積層体12の一部を除去して、第1n型半導体層112の第1面112s1および第3面112s3を、第1活性層113、第1p型半導体層114、中間層120、および第2発光部130から露出させる。半導体積層体12の一部は、例えば、レジストを用いて選択的にエッチングすることにより除去することができる。
次に、露出した第1面112s1の上にn側電極13を形成する。また、第2p型半導体層133上にp側電極14を形成する。n側電極13およびp側電極14は、例えば、スパッタリング法または蒸着法により形成することができる。
以上により、発光素子10を得ることができる。ただし、発光素子の製造方法は、上記の方法に限定されない。例えば、発光素子の製造方法は、下地層を形成する工程を含まず、基板上に第1n型半導体層が直接形成されてもよい。
本実施形態に係る発光素子10の製造方法は、下方から上方に向かって順に、第1n型半導体層112と、第1活性層113と、第1p型半導体層と、を含む第1発光部110を形成する工程S1と、第1発光部110上に、中間層120を形成する工程S2と、中間層120上に、下方から上方に向かって順に、第2n型半導体層131と、第2活性層132と、第2p型半導体層133と、を含む第2発光部130を形成する工程S3と、を備える。
第1活性層113は、上下方向に並んだ複数の第1井戸層115と、複数の第1井戸層115のうち隣り合う2つの第1井戸層115の間に位置する第1障壁層116bとを有する。
第2活性層132は、上下方向に並んだ複数の第2井戸層134と、複数の第2井戸層134のうち隣り合う2つの第2井戸層134の間に位置する第2障壁層135bとを有する。
第1発光部110を形成する工程S1において、第1障壁層116bを第1温度T1で形成する。第2発光部130を形成する工程S2において、第2障壁層135bを第1温度T1よりも高い第2温度T2で形成する。
このように、第2温度T2を第1温度T1よりも高くすることにより、第2障壁層135bの表面状態を、第1障壁層116bを形成する際の第1温度T1で第2障壁層を形成する場合よりも、改善させることができる。これにより、第2障壁層135b上に形成される第2井戸層134の結晶性を向上させることができる。その結果、発光素子10の発光効率を高めることができる。
また、第2活性層132は、最も上方に位置する第2井戸層134の上方に第3障壁層135cをさらに有する。第2温度T2よりも低い第3温度T3で第3障壁層135cを形成する。これにより、第3障壁層135cを第2温度T2で形成するよりも第1活性層113および第2活性層132への熱負荷を軽減できる。その結果、発光素子10の発光効率を高めることができる。
また、第3温度T3と第1温度T1との差は、10℃以下である。このように、第3温度T3と第1温度T1との差を小さくすることで、第1活性層113および第2活性層132への熱負荷をより一層軽減できる。
また、第2活性層132は、最も下方に位置する第2井戸層134の下方に第4障壁層135aをさらに有する。第2温度T2よりも低い第4温度T4で第4障壁層135aを形成する。これにより、第4障壁層135aを第2温度T2で形成するよりも第4障壁層135aへの熱負荷を軽減できる。その結果、発光素子10の発光効率を高めることができる。
また、第4温度T4と第1温度T1との差は、10℃以下である。このように、第4温度T4と第1温度T1との差を小さくすることで、第4障壁層135aへの熱負荷をより一層軽減できる。
また、第1井戸層115および第2井戸層134を形成する際の温度は、第2温度T2よりも低い。そのため、第1井戸層115および第2井戸層134への熱負荷を軽減できる。
また、第2井戸層134を形成する際の温度と第1井戸層115を形成する際の温度との差は、10℃以下である。このように、第2井戸層134を形成する際の温度と第1井戸層115を形成する際の温度との差を小さくすることで、第1井戸層115および第2井戸層134への熱負荷をより一層軽減できる。
また、第2障壁層135bおよび第2井戸層134は、それぞれ、III族元素を含む原料ガスおよびV族元素を含む原料ガスを供給することによって形成される。第2障壁層135bを形成する際のV/III比の値は、第2井戸層134を形成する際のV/III比の値よりも小さい。これにより、第2障壁層135bが形成される半導体層の表面に形成されたピットが埋まりやすくなるように第2障壁層135bを成長させることができる。その結果、第2井戸層134が上に形成される第2障壁層135bの表面状態を改善し、第2井戸層134を結晶性よく形成できる。
また、第2障壁層135bは、第1部分p1と、第1部分p1上に形成される第2部分p2とを有する。第2発光部130を形成する工程S3において、第2部分p2を第1部分p1を形成する際の温度および第1温度T1よりも高い温度で形成する。これにより、第2障壁層135bの直下に配置される第2井戸層134への熱負荷を軽減しつつ、次に形成する第2井戸層134の下地となる第2部分p2の結晶性を向上できる。
また、第2部分p2の厚さは、第1部分p1の厚さよりも厚い。これにより、第2障壁層135bの結晶性をより一層向上できる。
また、第1障壁層116bおよび第2障壁層135bは、それぞれ窒化ガリウムを含む。第1井戸層115および第2井戸層134は、それぞれ窒化インジウムガリウムを含む。第2障壁層135bが第1部分p1および第2部分p2を有することで、第1部分p1により第2井戸層134に含まれるInが熱分解されることを軽減しつつ、第2部分p2により第2井戸層134の結晶性を向上できる。
また、中間層120は、第2n型半導体層131のn型不純物濃度よりも高いn型不純物濃度の第3n型半導体層121を含む。このような中間層120は、結晶性が悪化し易いが、本実施形態では第2温度T2を第1温度T1よりも高くしているため、第2障壁層135b上に形成される第2井戸層134の結晶性を向上できる。そのため、発光素子10の発光効率を高めることができる。
(実施例)
次に、実施例および参考例について説明する。
実施例1、2に係る発光素子および参考例1~3に係る発光素子を作成した。実施例1、2に係る発光素子および参考例1~3に係る発光素子は、それぞれ図1に示す発光素子10と同様の層構造を有する。実施例1、2に係る発光素子および参考例1~3に係る発光素子は、下記の表に示す温度条件で第1障壁層および第2障壁層の形成し、その他の層の形成方法が共通するように作成した。なお、下記の表において、参考例1における第1温度T1および第2温度T2を基準の温度「Tref」としている。
Figure 2023036047000002
実施例1、2に係る発光素子および参考例1~3に係る発光素子の製造方法について詳述する。
基板として、サファイアからなる基板を用いた。まず、基板上に、アンドープのGaN層を含む厚さ約5μmの下地層を形成した。
次に、下地層上に、SiがドープされたGaN層と、アンドープのGaN層とを含む厚さ約5.5μmの第1n型半導体層を形成した。
次に、第1n型半導体層上に、第6障壁層と、7つの第1井戸層と、6つの第1障壁層と、第5障壁層とを含む第1活性層を形成した。第6障壁層は、アンドープのGaN層と、SiがドープされたInGaN層とを含む。第6障壁層の厚さは、約5.1nmである。各第1井戸層は、アンドープのInGaN層である。各第1井戸層の厚さは、約2.5nmである。各第1障壁層は、アンドープのGaN層である。各第1障壁層の厚さは、約4.0nmである。第5障壁層は、アンドープのGaN層である。第5障壁層の厚さは、約4.0nmである。
次に、第1活性層上に、MgがドープされたAlGaN層と、アンドープのGaN層と、MgがドープされたGaN層と、を含む厚さ約84nmの第1p型半導体層を形成した。
次に、第1p型半導体層上に、中間層を形成した。中間層は、第3n型半導体層と、第3n型半導体層のn型不純物濃度よりも低いn型不純物濃度を有する第4n型半導体層と、第4n型半導体層のn型不純物濃度よりも低いn型不純物濃度を有する第5n型半導体層と、を含む。第3n型半導体層、第4n型半導体層、および第5n型半導体層は、それぞれSiがドープされたGaN層である。第3n型半導体層の厚さは約2.5nmであり、第4n型半導体層の厚さは約27nmであり、第5n型半導体層の厚さは約40nmである。
次に、中間層上に、SiがドープされたInGaN層と、SiがドープされたGaN層とを含む厚さ約60nmの第2n型半導体層を形成した。
次に、第2n型半導体層上に、第4障壁層と、7つの第2井戸層と、6つの第2障壁層と、第3障壁層と、を含む第2活性層を形成した。第4障壁層は、アンドープのGaN層と、SiがドープされたInGaN層とを含む。第4障壁層の厚さは、約5.1nmである。各第2井戸層は、アンドープのInGaN層である。各第2井戸層の厚さは、約2.5nmである。各第2障壁層は、アンドープのGaN層である。各第2障壁層の厚さは、約4.0nmである。第3障壁層は、アンドープのGaN層である。第3障壁層の厚さは、約4.0nmである。
次に、第2活性層上に、MgがドープされたAlGaN層と、アンドープのGaN層と、MgがドープされたGaN層とを含む厚さ約114nmの第2p型半導体層を形成した。
次に、第1n型半導体層、第1活性層、第1p型半導体層、中間層、第2n型半導体層、第2活性層、および第2p型半導体層の一部を除去して、露出した第1n型半導体層上にn側電極を形成し、第2p型半導体層上にp側電極を形成した。
参考例1では、第1活性層および第2活性層を概ね一定の温度Trefで作成した。すなわち、参考例1では、各第1障壁層を形成する際の第1温度T1と、各第2障壁層を形成する際の第2温度T2とは概ね等しい。
参考例2では、第1温度T1を、参考例1における第1温度T1よりも50℃高い温度とした。また、参考例2では、第2温度T2は、参考例1における第1温度T1および第2温度T2と概ね等しい。すなわち、参考例2における第1温度T1は、参考例2における第2温度T2よりも50℃高い。
参考例3では、第1温度T1を、参考例1における第1温度T1よりも100℃高い温度とした。また、参考例3では、第2温度T2は、参考例1における第1温度T1および第2温度T2と概ね等しい。すなわち、参考例3における第1温度T1は、参考例3における第2温度T2よりも100℃高い。
実施例1では、第1温度T1は、参考例1における第1温度T1と概ね等しい温度とした。また、実施例1では、第2温度T2を、参考例1における第1温度T1よりも50℃高い温度とした。すなわち、実施例2における第2温度T2は、実施例2における第1温度T1よりも50℃高い。
実施例2では、第1温度T1は、参考例1における第1温度T1と概ね等しい温度とした。また、実施例2では、第2温度T2を、参考例1における第1温度T1よりも100℃高い温度とした。すなわち、実施例2における第2温度T2は、実施例2における第1温度T1よりも100℃高い。
なお、参考例2、3および実施例1、2では、第3障壁層を形成する際の第3温度T3、第4障壁層を形成する際の第4温度T4、第5障壁層を形成する際の第5温度T5、第6障壁層を形成する際の第6温度T6、第1井戸層を形成する際の温度、および第2井戸層を形成する際の温度は、参考例1と同様に温度Trefと概ね等しい温度とした。
図10Aは、実施例1、2および参考例1における発光素子の順方向電流Ifと外部量子効率を正規化した値E.Q.E./E.Q.E.refと、の関係を示すグラフである。
図10Bは、参考例1~3における発光素子の順方向電流Ifと外部量子効率を正規化した値E.Q.E./E.Q.E.refと、の関係を示すグラフである。
作成した実施例1、2に係る発光素子および参考例1~3に係る発光素子の順方向電流Ifを0mA~500mAの間で変化させ、その時の外部量子効率E.Q.E.を測定した。その結果を図10Aおよび図10Bに示す。なお、図10Aおよび図10Bの縦軸は、いずれも測定した各外部量子効率E.Q.E.の値を参考例1における外部量子効率E.Q.E.の最大値E.Q.E.refで除算することにより、正規化した値である。
また、参考例1に係る発光素子および実施例2に係る発光素子における第2活性層の上面をAFM(Atomic Force Microscope)で撮影し、複数のピットの径の平均値を算出した。その結果、参考例1に係る発光素子のピット径の平均値は、158nmであり、実施例2に係る発光素子のピット径の平均値は、140nmであった。すなわち、実施例2に係る発光素子のピット径の平均値は、参考例1に係る発光素子のピット径の平均値から11%程度縮小した。
図10Bに示すように、参考例1に対して第1温度T1を上昇させて第2温度T2を上昇させなかった参考例2、3に係る発光素子の外部量子効率E.Q.E.は、参考例1に係る発光素子の外部量子効率E.Q.E.よりも低いことがわかった。これは、第1障壁層を形成する際の温度を上昇させることで第1障壁層の結晶性が向上しピットの径が小さくなるものの、第1井戸層への熱負荷が大きくなり、結果として発光素子の発光効率が向上しにくいためであると考えられる。したがって、活性層が1つの発光素子では、本件のように発光効率を向上する効果が得られにくいと考えられる。
一方、図10Aに示すように、参考例1に対して第1温度T1を上昇させずに第2温度T2を上昇させた実施例1、2に係る発光素子の外部量子効率E.Q.E.は、参考例1に係る発光素子の外部量子効率E.Q.E.よりも高いことが分かった。2つの活性層を有する発光素子においては、第2活性層は、比較的結晶性の悪い中間層上に形成される。そのため、第2活性層に含まれる第2井戸層の結晶性が悪化しやすく、発光素子の発光効率が低下する。これに対して、実施例1、2のように第2障壁層を形成する際の第2温度T2を上昇させることで、第1井戸層および第2井戸層への熱負荷は大きくなるが第2障壁層の結晶性向上による発光効率の向上効果が大きく、結果として発光効率が向上していると考えられる。
また、図10Aに示すように、実施例1、2に係る発光素子の外部量子効率は、特に低電流領域で参考例1に係る発光素子の外部量子効率に対して向上することが分かった。
また、以上より、第2温度T2と第1温度T1との差は、50℃以上100℃以下であることが好ましい。
10 :発光素子
11 :基板
12 :半導体積層体
13 :n側電極
14 :p側電極
110 :第1発光部
111 :下地層
112 :第1n型半導体層
112s1 :第1面
112s2 :第2面
112s3 :第3面
113 :第1活性層
114 :第1p型半導体層
115 :第1井戸層
116a :第6障壁層
116b :第1障壁層
116c :第5障壁層
120 :中間層
121 :第3n型半導体層
122 :第4n型半導体層
123 :第5n型半導体層
130 :第2発光部
131 :第2n型半導体層
132 :第2活性層
133 :第2p型半導体層
134 :第2井戸層
135a :第4障壁層
135b :第2障壁層
135c :第3障壁層
T1 :第1温度
T2 :第2温度
T3 :第3温度
T4 :第4温度
T5 :第5温度
T6 :第6温度
p1 :第1部分
p2 :第2部分
t1、t2 :時刻
Δt1、Δt2:所定時間

Claims (13)

  1. 下方から上方に向かって順に、第1n型半導体層と、第1活性層と、第1p型半導体層と、を含む第1発光部を形成する工程と、
    前記第1発光部上に、中間層を形成する工程と、
    前記中間層上に、下方から上方に向かって順に、第2n型半導体層と、第2活性層と、第2p型半導体層と、を含む第2発光部を形成する工程と、を備え、
    前記第1活性層は、上下方向に並んだ複数の第1井戸層と、前記複数の第1井戸層のうち隣り合う2つの第1井戸層の間に位置する第1障壁層とを有し、
    前記第2活性層は、前記上下方向に並んだ複数の第2井戸層と、前記複数の第2井戸層のうち隣り合う2つの第2井戸層の間に位置する第2障壁層とを有し、
    前記第1発光部を形成する工程において、前記第1障壁層を第1温度で形成し、
    前記第2発光部を形成する工程において、前記第2障壁層を前記第1温度よりも高い第2温度で形成する、発光素子の製造方法。
  2. 前記第2温度と前記第1温度との差は、50℃以上100℃以下である請求項1に記載の発光素子の製造方法。
  3. 前記第2活性層は、最も上方に位置する前記第2井戸層の上方に第3障壁層をさらに有し、
    前記第2温度よりも低い第3温度で前記第3障壁層を形成する請求項1または2に記載の発光素子の製造方法。
  4. 前記第3温度と前記第1温度との差は、10℃以下である請求項3に記載の発光素子の製造方法。
  5. 前記第2活性層は、最も下方に位置する前記第2井戸層の下方に第4障壁層をさらに有し、
    前記第2温度よりも低い第4温度で前記第4障壁層を形成する請求項1~4のいずれか1つに記載の発光素子の製造方法。
  6. 前記第4温度と前記第1温度との差は、10℃以下である請求項5に記載の発光素子の製造方法。
  7. 前記第1井戸層および前記第2井戸層を形成する際の温度は、前記第2温度よりも低い請求項1~6のいずれか1つに記載の発光素子の製造方法。
  8. 前記第2井戸層を形成する際の温度と前記第1井戸層を形成する際の温度との差は、10℃以下である請求項7に記載の発光素子の製造方法。
  9. 前記第2障壁層および前記第2井戸層は、それぞれ、III族元素を含む原料ガスおよびV族元素を含む原料ガスを供給することによって形成され、
    前記第2障壁層を形成する際の前記V族元素を含む原料ガスのモル流量を前記III族元素を含む原料ガスのモル流量で除算したV/III比の値は、前記第2井戸層を形成する際のV/III比の値よりも小さい、請求項1~8のいずれか1つに記載の発光素子の製造方法。
  10. 前記第2障壁層は、第1部分と、前記第1部分上に形成される第2部分とを有し、
    前記第2発光部を形成する工程において、前記第2部分を前記第1部分を形成する際の温度および前記第1温度よりも高い温度で形成する、請求項1~9のいずれか1つに記載の発光素子の製造方法。
  11. 前記第2部分の厚さは、前記第1部分の厚さよりも厚い、請求項10に記載の発光素子の製造方法。
  12. 前記第1障壁層および前記第2障壁層は、それぞれ窒化ガリウムを含み、
    前記第1井戸層および前記第2井戸層は、それぞれ窒化インジウムガリウムを含む、請求項1~11のいずれか1つに記載の発光素子の製造方法。
  13. 前記中間層は、前記第2n型半導体層のn型不純物濃度よりも高いn型不純物濃度の第3n型半導体層を含む、請求項1~12のいずれか1つに記載の発光素子の製造方法。
JP2022137794A 2021-09-01 2022-08-31 発光素子の製造方法 Active JP7373107B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US17/900,509 US20230070972A1 (en) 2021-09-01 2022-08-31 Method for manufacturing light-emitting element

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021142418 2021-09-01
JP2021142418 2021-09-01

Publications (2)

Publication Number Publication Date
JP2023036047A true JP2023036047A (ja) 2023-03-13
JP7373107B2 JP7373107B2 (ja) 2023-11-02

Family

ID=85504131

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022137794A Active JP7373107B2 (ja) 2021-09-01 2022-08-31 発光素子の製造方法

Country Status (1)

Country Link
JP (1) JP7373107B2 (ja)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1275337C (zh) 2003-09-17 2006-09-13 北京工大智源科技发展有限公司 高效高亮度多有源区隧道再生白光发光二极管
JP4617922B2 (ja) 2005-02-25 2011-01-26 ソニー株式会社 半導体装置の製造方法
WO2008030183A1 (en) 2006-09-08 2008-03-13 Agency For Science, Technology And Research Tunable wavelength light emitting diode
JP5934575B2 (ja) 2012-05-16 2016-06-15 サンケン電気株式会社 窒化物半導体装置の製造方法
EP4049319A2 (en) 2019-10-23 2022-08-31 Intematix Corporation High color gamut photoluminescence wavelength converted white light emitting devices
US11404473B2 (en) 2019-12-23 2022-08-02 Lumileds Llc III-nitride multi-wavelength LED arrays

Also Published As

Publication number Publication date
JP7373107B2 (ja) 2023-11-02

Similar Documents

Publication Publication Date Title
JP4572963B2 (ja) Iii族窒化物系半導体発光素子、及びエピタキシャルウエハ
US11569413B2 (en) Method for manufacturing light-emitting element
TW200414571A (en) Semiconductor light emitting device and the manufacturing method thereof
US11538962B2 (en) Light-emitting element and method for manufacturing light-emitting element
JP3940933B2 (ja) 窒化物系半導体素子
US9305773B2 (en) Semiconductor device, nitride semiconductor wafer, and method for forming nitride semiconductor layer
JP5313816B2 (ja) 窒化物系半導体素子、及び窒化物系半導体素子を作製する方法
JP7373107B2 (ja) 発光素子の製造方法
JP7481618B2 (ja) 窒化物半導体素子の製造方法
US20230070972A1 (en) Method for manufacturing light-emitting element
JP2021174813A (ja) 発光素子の製造方法
US20230197890A1 (en) Nitride semiconductor light-emitting element
JP2008227103A (ja) GaN系半導体発光素子
US20230170435A1 (en) Light-emitting element and method for manufacturing the light-emitting element
US20230197897A1 (en) Light-emitting element
JP7419651B2 (ja) 発光素子の製造方法
US20230197887A1 (en) Light-emitting element
US20240072209A1 (en) Light-emitting element
JP7385138B2 (ja) 発光素子の製造方法
JP7344434B2 (ja) 発光素子の製造方法
JP2023080013A (ja) 発光素子および発光素子の製造方法
JP5340351B2 (ja) 窒化物半導体装置
JP2011029218A (ja) 窒化物半導体発光素子構造とその形成方法
JP2005252309A (ja) 窒化ガリウム系半導体発光素子の製造方法
KR20130048844A (ko) 발광 다이오드 및 그 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221006

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230720

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230725

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230904

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230920

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231003

R151 Written notification of patent or utility model registration

Ref document number: 7373107

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151