JPWO2010073391A1 - 熱電変換素子及びその製造方法並びに電子機器 - Google Patents

Abstract

高い変換効率を有する熱電変換素子及びこのような熱電変換素子を備える電子機器を実現するために、熱電変換素子を、異なる半導体材料からなる半導体層（１，２）を積層させることによって形成された半導体積層構造３を備えるものとし、この半導体積層構造３を構成する各半導体層（１，２）の材料及び組成を、伝導帯又は価電子帯の不連続が存在しないように設定する。

Description

本発明は、熱電変換素子及びその製造方法並びに電子機器に関する。

ゼーベック効果を利用した熱電変換素子は、廃熱利用の観点から環境問題に配慮した省エネルギー技術として注目されている。
従来の熱電変換素子は、例えば図１４に示すように、高温側の絶縁材料に設けられた導電材料からなる電極と、低温側の絶縁材料に設けられた導電材料からなる電極との間に、単一材料からなるＰ型半導体素子、及び、単一材料からなるＮ型半導体素子を設けた構造になっている。
佐野精二郎、「高効率熱電変換モジュール・システムの開発」、熱電発電フォーラム（２００５．１０．３１）、１５−１６ページ、財団法人エンジニアリング振興協会

ところで、例えば、発電所で用いられる熱電変換素子、あるいは、腕時計用の熱電変換素子などはすでに実用化されているが、中出力域であるミリＷからキロＷクラスでの熱電変換素子を実用化するのは難しい。
その原因は、変換効率が低いことにある。
熱電物質の特性指標（変換効率の指標）として使われる性能指数ＺＴは、Ｔ：温度、α：ゼーベック係数、σ：電気伝導率、Ｘ：熱伝導率、ｍ^＊：有効質量、μ：移動度として、次式により表される。
ＺＴ＝α^２σＴ／Ｘ、Ｚ∝ｍ^＊μ／Ｘ
性能指数ＺＴを大きくするためには、電気伝導率σを大きくし、熱伝導率Ｘを小さくすれば良い。

しかしながら、従来の熱電変換素子に用いられる半導体素子などの熱電物質では、電気伝導率σと熱伝導率Ｘとは、通常、比例関係にある。また、有効質量ｍ^＊と移動度μとは、通常、反比例の関係にある。
このため、従来の単一材料を用いた熱電変換素子では、性能指数ＺＴを大きくすることは非常に困難であり、この結果、変換効率の高い熱電変換素子を実現することができなかった。

そこで、高い変換効率を有する熱電変換素子及びこのような熱電変換素子を備える電子機器を実現したい。

このため、本熱電変換素子は、異なる半導体材料からなる半導体層を積層させることによって形成された半導体積層構造を備え、半導体積層構造を構成する各半導体層は、伝導帯又は価電子帯の不連続が存在しないように材料及び組成が設定されていることを要件とする。
本電子機器は、上記の熱電変換素子と、発熱部と、冷却部とを備えることを要件とする。

本熱電変換素子の製造方法は、半導体基板上に、伝導帯又は価電子帯の不連続が存在しないように材料及び組成が設定されている第１半導体層及び第２半導体層を交互に積層させることによって半導体積層構造を形成し、半導体積層構造の上面に上部電極を形成するとともに、半導体基板の裏面に下部電極を形成することを要件とする。

したがって、上述の構成によれば、高い変換効率を有する熱電変換素子及びこのような熱電変換素子を備える電子機器を実現できるという利点がある。

図１（Ａ）は、第１実施形態にかかる熱電変換素子の構成を示す模式図であり、図１（Ｂ）は、この熱電変換素子を構成する半導体積層構造のバンド構造を示す図である。 図２（Ａ）は、第１実施形態にかかる熱電変換素子を構成する半導体積層構造の構成を示す模式的断面図であり、図２（Ｂ）は、この半導体積層構造のバンド構造を示す図である。 図３（Ａ）は、第１実施形態の変形例にかかる熱電変換素子を構成する半導体積層構造の構成を示す模式的断面図であり、図３（Ｂ）は、この半導体積層構造のバンド構造を示す図である。 図４（Ａ）〜図４（Ｃ）は、第１実施形態にかかる熱電変換素子の製造方法を説明するための模式的断面図である。 第１実施形態にかかる熱電変換素子の構成及びその製造方法を説明するための模式的斜視図である。 第２実施形態にかかる熱電変換素子の構成を示す模式図である。 第２実施形態にかかる熱電変換素子の一の構成例（ワイヤ状の半導体積層構造を備えるもの）を示す模式的斜視図である。 第２実施形態にかかる熱電変換素子の他の構成例（メサ状の半導体積層構造を備えるもの）を示す模式的斜視図である。 第２実施形態にかかる熱電変換素子の製造方法を説明するための模式的断面図である。 図１０（Ａ），図１０（Ｂ）は、第２実施形態の変形例にかかる熱電変換素子の製造方法を説明するための模式的断面図である。 図１１（Ａ）〜図１１（Ｃ）は、第２実施形態の変形例にかかる熱電変換素子の製造方法を説明するための模式的断面図である。 第２実施形態の他の変形例にかかる熱電変換素子の製造方法を説明するための模式的断面図である。 第３実施形態にかかる電子機器の構成を示す模式図である。 従来の熱電変換素子の構成を示す模式図である。

符号の説明

１，２ 半導体層
１Ａ ＩｎＧａＡｌＡｓ層
１Ｂ ＩｎＧａＡｓＰ層
２Ａ ＩｎＰ層
２Ｂ ＩｎＧａＡｌＡｓ層
３ 半導体積層構造
３Ａ メサ状又はワイヤ状の半導体積層構造
４ 正の電極（上部電極）
５ 負の電極（下部電極）
６ ＩｎＰ基板（半導体基板）
６Ａ Ｓｉ基板（半導体基板）
７ 発熱部（高温部）
８ 冷却部（低温部）
９ 触媒層
１０ 犠牲層
２０ プリント配線基板
２１ ＣＰＵチップ（発熱部；高温部）
２２ マイクロヒートパイプ（発熱部；高温部）
２３ 冷却部（低温部）
２４ 蓄電部
３０ 熱電変換素子

以下、図面により、本実施形態にかかる熱電変換素子及びその製造方法並びに電子機器について説明する。
［第１実施形態］
まず、第１実施形態にかかる熱電変換素子及びその製造方法について、図１（Ａ）〜図５を参照しながら説明する。

本実施形態にかかる熱電変換素子は、図１（Ａ）に示すように、異なる半導体材料からなる複数の半導体層１，２を積層させることによって形成された半導体積層構造３と、この半導体積層構造３を積層方向の上下で挟むように設けられた正の電極４及び負の電極５とを備える。
本実施形態では、図５に示すように、半導体積層構造３は、半導体基板６上に形成されており、半導体積層構造３の上面に正の電極（上部電極）４が設けられており、半導体基板６の裏面に負の電極（下部電極）５が設けられている。

このような熱電変換素子は、図１（Ａ）に示すように、例えば電子機器などに含まれる発熱部（高温部）７と冷却部（低温部）８との間に設けられる。つまり、熱電変換素子は、一方の電極（ここでは正の電極４）が発熱部７に接し、他方の電極（ここでは負の電極）５が冷却部８に接するように設けられる。この場合、半導体積層構造３の積層方向に温度勾配が設けられることになる。例えば、発熱部７と冷却部８とが上下に位置する場合、垂直な方向に温度勾配が設けられることになる。

本実施形態では、キャリアが電子であるため、半導体積層構造３を構成する各半導体層１，２は、図１（Ｂ）に示すように、バンド構造において伝導帯の不連続が存在しないように材料及び組成が設定されている。
ここでは、半導体積層構造３は、例えば図２（Ａ）に示すように、互いに格子整合するＩｎＧａＡｌＡｓ層１ＡとＩｎＰ層２Ａとを交互に積層させることによって形成されている。つまり、半導体積層構造３は、バンドギャップが異なる２つの半導体層１Ａ，２Ａを交互に積層させることによって形成されている。また、本実施形態では、半導体積層構造３は超格子構造になっている。そして、図２（Ｂ）に示すように、ＩｎＧａＡｌＡｓ層１Ａ及びＩｎＰ層２Ａは、伝導帯の不連続が存在しないように（ΔＥｃ＝０）組成が設定されている。また、本実施形態では、キャリアが電子であるため、各半導体層（ここではＩｎＧａＡｌＡｓ層１Ａ及びＩｎＰ層２Ａ）は、ｎ−ｔｙｐｅにドーピングされているのが好ましい。

このような構成を採用することによって、キャリアである電子は、各半導体層１Ａ，２Ａの間の界面のバンドエッジでブロッキングされることなく、プラス側（＋側）からマイナス側（−側）へ拡散するため、良好な電気伝導が得られることになる。一方、フォノンは、各半導体層１Ａ，２Ａの間の界面で散乱されるため、熱伝導率は低下することになる。このように、キャリアとフォノンの大きさの違いを利用することで、従来の単一材料を用いた熱電変換素子では実現が非常に困難であった性能指数ＺＴの大幅増加を実現することができる。つまり、異なる半導体材料からなる複数の半導体層１Ａ，２Ａを積層させることによって形成される半導体積層構造３（ここでは超格子構造を用いた人工材料）によって、従来の自然界に存在する単一材料を用いたものでは実現が困難であった高変換効率の熱電変換素子を実現できることになる。

なお、本実施形態では、伝導帯の不連続が存在しないように材料及び組成が設定されているが、これに限られるものではない。例えば、キャリアがホール（正孔）である場合、半導体積層構造３を構成する各半導体層１，２は、価電子帯の不連続が存在しないように材料及び組成を設定すれば良い。具体的には、半導体積層構造３を、例えば図３（Ａ）に示すように、ＩｎＧａＡｓＰ層１ＢとＩｎＧａＡｌＡｓ層２Ｂとを交互に積層させることによって形成し、図３（Ｂ）に示すように、ＩｎＧａＡｓＰ層１Ｂ及びＩｎＧａＡｌＡｓ層２Ｂを、価電子帯の不連続が存在しないように（ΔＥｖ＝０）組成を設定すれば良い。この場合、キャリアがホールであるため、各半導体層（ここではＩｎＧａＡｓＰ層１Ｂ及びＩｎＧａＡｌＡｓ層２Ｂ）は、ｐ−ｔｙｐｅにドーピングされているのが好ましい。また、例えば、半導体積層構造３を構成する各半導体層１，２は、伝導帯及び価電子帯の不連続が存在しないように材料及び組成が設定されていても良い。要するに、半導体積層構造３を構成する各半導体層１，２は、伝導帯又は価電子帯（伝導帯及び価電子帯の少なくとも一方）の不連続が存在しないように材料及び組成が設定されていれば良い。

また、本実施形態では、半導体積層構造３は、バンドギャップが異なる２つの半導体層１，２を交互に積層させることによって形成されているが、これに限られるものではない。例えば、半導体積層構造を構成する各半導体層はバンドギャップが異なっていなくても良い。また、半導体積層構造は２つの半導体層を交互に積層させたものでなくても良く、例えば２種類以上の異なる半導体材料（材料又は組成が異なる半導体材料）からなる半導体層を積層させたものであっても良い。

また、本実施形態では、半導体積層構造３を構成する各半導体層１，２は超格子構造を構成しているが、これに限られるものではなく、例えば各半導体層の厚さが厚く、超格子構造になっていなくても良い。但し、各半導体層の厚さを薄くして超格子構造を構成することで、各半導体層の間の界面の数を増やすことができるため、好ましい。
また、本実施形態では、半導体積層構造３を構成する各半導体層１，２は互いに格子整合しているが、これに限られるものではなく、半導体積層構造を構成する各半導体層は、格子定数が異なる半導体材料によって形成されていても良い。この場合、各半導体層の厚さは、格子欠陥が生じない臨界膜厚以下に設定するのが好ましい。

ところで、本実施形態では、半導体積層構造３を構成する各半導体層１（１Ａ，１Ｂ），２（２Ａ，２Ｂ）は同じ厚さになっている［図１（Ａ），図２（Ａ），図３（Ａ）参照］。
なお、これに限られるものではなく、半導体積層構造３を構成する各半導体層１，２は異なる厚さになっていても良い。本実施形態の場合、ＩｎＧａＡｌＡｓ層１Ａの厚さをＩｎＰ層２Ａの厚さよりも厚くするのが好ましい。つまり、半導体積層構造が、四元化合物半導体材料からなる半導体層と、二元化合物半導体材料からなる半導体層とによって構成される場合、四元化合物半導体層の厚さを二元化合物半導体層の厚さよりも厚くするのが好ましい。これにより、熱伝導率を下げることができる。

次に、本実施形態にかかる熱電変換素子の製造方法について、図４（Ａ）〜図４（Ｃ），図５を参照しながら説明する。
以下、キャリアが電子であり、半導体積層構造３として、ＩｎＧａＡｌＡｓ層１ＡとＩｎＰ層２Ａとからなる超格子構造を形成する場合を例に挙げて説明する。
まず、図４（Ａ）に示すように、超格子構造３を形成するための土台として用いるＩｎＰ基板（半導体基板）６を用意する。

次いで、図４（Ｂ）に示すように、ＩｎＰ基板６上に、例えばＭＯＣＶＤ法（有機金属気相成長法）によって、互いに格子整合するＩｎＧａＡｌＡｓ層１Ａ、ＩｎＰ層２Ａを交互に順次積層させ、ＩｎＰ／ＩｎＧａＡｌＡｓ超格子構造（半導体積層構造）３を形成する。
ここで、原料ガスとしては、例えばＴＭＩ（Ｉｎ），ＴＭＧ（Ｇａ），ＴＭＡ（Ａｌ），ＴＢＡ（Ａｓ），ＴＢＰ（Ｐ）を用いる。ＩｎＧａＡｌＡｓ層１Ａは波長１．１５μｍの組成とし、ＩｎＰ層２Ａは波長０．９２μｍの組成とし、ＩｎＧａＡｌＡｓ層１ＡとＩｎＰ層２Ａとの間のバンド構造において伝導帯の不連続が生じないように設定する。また、本実施形態では、電気伝導を担うのは電子であるため、各層１Ａ，２Ａはｎ−ｔｙｐｅにドーピングするのが好ましい。

次に、図４（Ｃ）に示すように、超格子構造３の積層表面（上面）、及び、ＩｎＰ基板６の裏面に、例えば蒸着法などによって、上部電極４及び下部電極５となる金属（例えばＴｉ／Ａｕ，ＡｕＧｅ／Ａｕなど）を形成し、図５に示すような超格子構造３を用いた熱電変換素子が完成する。
なお、キャリアがホールであり、半導体積層構造３として、ＩｎＧａＡｓＰ層１ＢとＩｎＧａＡｌＡｓ層２Ｂとからなる超格子構造を形成する場合には、ＩｎＰ基板６上に、例えばＭＯＣＶＤ法によって、ＩｎＧａＡｓＰ層１Ｂ、ＩｎＧａＡｌＡｓ層２Ｂを交互に順次積層させれば良い。この場合、ＩｎＧａＡｓＰ層１Ｂは波長１．３μｍの組成とし、ＩｎＧａＡｌＡｓ層２Ｂは波長１．０μｍ以下の組成とし、ＩｎＧａＡｓＰ層１ＢとＩｎＧａＡｌＡｓ層２Ｂとの間のバンド構造において価電子帯の不連続が生じないように設定すれば良い。また、電気伝導を担うのはホールであるため、各層１Ｂ，２Ｂはｐ−ｔｙｐｅにドーピングするのが好ましい。

したがって、本実施形態にかかる熱電変換素子及びその製造方法によれば、高い変換効率を有する熱電変換素子を実現できるという利点がある。
［第２実施形態］
次に、第２実施形態にかかる熱電変換素子及びその製造方法について、図６〜図１１（Ｃ）を参照しながら説明する。

本実施形態にかかる熱電変換素子及びその製造方法は、上述の第１実施形態及びその変形例のもの［図１（Ａ），図５参照］に対し、図６，図７，図８に示すように、半導体積層構造として、メサ状（ストライプ状）又はワイヤ状（柱状）の複数の半導体積層構造３Ａを備える点が異なる。
つまり、上述の第１実施形態では、フォノンの散乱を増加させるために、主に半導体積層構造３を構成する各半導体層１，２の界面を利用しているが、本実施形態では、図６，図７，図８に示すように、半導体積層構造として、メサ状又はワイヤ状の複数の半導体積層構造３Ａを設け、各半導体層１，２の界面に加えて半導体積層構造３Ａの表面（側面）を利用して（即ち、表面積を大きくして）フォノンの散乱を増加させて、より高い性能指数ＺＴを実現できるようにしている。なお、図６，図７，図８では、上述の第１実施形態のもの［図１（Ａ），図５参照］と同一のものには同一の符号を付している。

本実施形態では、半導体積層方向へ延びるメサ状又はワイヤ状の半導体積層構造３Ａは、断面の最短距離（円形の場合は直径；楕円の場合は短径；四角形の場合は短辺の長さ）が１μｍ以下になっている。つまり、高さに対して断面の最短距離を十分に短くすることで（断面の最短距離を高さ以下にすることで）、メサ状又はワイヤ状の半導体積層構造３Ａを構成している。

特に、フォノンの散乱を増加させるためには、メサ状又はワイヤ状の半導体積層構造３Ａは、断面積を１μｍ^２以下にするのが好ましい。つまり、高さに対して断面積を十分に小さくすることで（断面の周辺長を高さ以下にすることで）、ワイヤ状の半導体積層構造３Ａを構成するのが好ましい。これにより、表面積が増加する分、性能指数ＺＴを向上させることができる。このようなワイヤ状の半導体積層構造３Ａを用いたものは、素子サイズに対して出力が小さくなるため、出力はそれほど要求されないが、変化効率が要求される用途に向いている。なお、ここでは、半導体積層構造３Ａは超格子構造になっているため、これを用いた熱電変換素子を、ナノワイヤ超格子（超格子ワイヤ構造）を用いた熱電変換素子という。

以下、ワイヤ状のＩｎＰ／ＩｎＧａＡｌＡｓ超格子構造３Ａ（図６，図７参照）の形成方法を例に挙げて、図９を参照しながら説明する。
まず、上述の第１実施形態の場合［図４（Ａ）〜図４（Ｃ），図５参照］と同様の方法で、ＩｎＰ／ＩｎＧａＡｌＡｓ超格子構造３、上部電極４及び下部電極５を備える熱電変換素子を作製する。
そして、図９に示すように、例えばフォトリソグラフィー、及び、Ａｒミリング又はＳｉＣｌ_４を用いたＩＣＰドライエッチングによって、ＩｎＰ／ＩｎＧａＡｌＡｓ超格子構造（半導体積層構造）３及び上部電極４の所望の部分をエッチング除去することによって、ワイヤ状に加工する。これにより、図７に示すようなワイヤ状の複数のＩｎＰ／ＩｎＧａＡｌＡｓ超格子構造（半導体積層構造）３Ａを備える熱電変換素子が完成する。なお、本実施形態では、複数のワイヤ状ＩｎＰ／ＩｎＧａＡｌＡｓ超格子構造（半導体積層構造）３Ａの間のスペースには何も充填されていない。

なお、メサ状の複数の半導体積層構造３Ａを形成する場合には、この工程において、ＩｎＰ／ＩｎＧａＡｌＡｓ超格子構造（半導体積層構造）３及び上部電極４の所望の部分をエッチング除去することによって、メサ状に加工すれば良い。
また、ワイヤ状のＩｎＰ／ＩｎＧａＡｌＡｓ超格子構造３Ａ（図６，図７参照）の形成方法は、これに限られるものではなく、例えば、以下のようにして形成しても良い。

まず、図１０（Ａ）に示すように、Ｓｉ基板（半導体基板）６Ａ上に、例えばフォトリソグラフィーによって、所望の位置にワイヤ状のＩｎＰ／ＩｎＧａＡｌＡｓ超格子構造３Ａを形成するための基点となる触媒層（例えばＡｕなど）９を複数個所に形成する。
次に、図１０（Ｂ）に示すように、例えばＭＯＣＶＤ法によって、触媒層である複数のＡｕ層９上に、ＩｎＧａＡｌＡｓ層１Ａ、ＩｎＰ層２Ａを交互に順次積層させて、複数のワイヤ状ＩｎＰ／ＩｎＧａＡｌＡｓ超格子構造（半導体積層構造）３Ａを形成する。

ここで、原料ガスとしては、例えばＴＭＩ（Ｉｎ），ＴＭＧ（Ｇａ），ＴＭＡ（Ａｌ），ＴＢＡ（Ａｓ），ＴＢＰ（Ｐ）を用いる。また、ＩｎＧａＡｌＡｓ層１Ａは波長１．１５μｍの組成とし、ＩｎＰ層２Ａは波長０．９２μｍの組成とし、ＩｎＧａＡｌＡｓ層１ＡとＩｎＰ層２Ａとの間のバンド構造において伝導帯の不連続が生じないように設定する。また、本実施形態では、電気伝導を担うのは電子であるため、各層１Ａ，２Ａはｎ−ｔｙｐｅにドーピングするのが好ましい。

次いで、図１１（Ａ）に示すように、例えばフォトレジストなどを用いて、犠牲膜１０を全面に形成し、例えばエッチングなどによって、各ワイヤ状ＩｎＰ／ＩｎＧａＡｌＡｓ超格子構造３Ａの上面の頭出しを行なう。
次に、図１１（Ｂ）に示すように、例えば蒸着法などによって、超格子構造３Ａの表面（上面）に、上部電極４の電極材料としての金属（例えばＴｉ／Ａｕ，ＡｕＧｅ／Ａｕなど）を形成した後、犠牲層１０を除去する。

次いで、図１１（Ｃ）に示すように、Ｓｉ基板６Ａの裏面に、例えば蒸着法などによって、下部電極５の電極材料としての金属（例えばＴｉ／Ａｕ，ＡｕＧｅ／Ａｕなど）を形成する。これにより、複数のワイヤ状ＩｎＰ／ＩｎＧａＡｌＡｓ超格子構造３Ａを備える熱電変換素子（図６参照）が完成する。この場合、熱電変換素子は、図１１（Ｃ）に示すように、半導体基板６Ａと半導体積層構造３Ａとの間に触媒層９を備えるものとなる。

なお、メサ状の複数の半導体積層構造３Ａを形成する場合には、メサ状のＩｎＰ／ＩｎＧａＡｌＡｓ超格子構造３Ａを形成するための基点となる触媒層（例えばＡｕなど）９を複数個所に形成すれば良い。
また、本実施形態では、ワイヤ状のＩｎＰ／ＩｎＧａＡｌＡｓ超格子構造３Ａ［図９，図１１（Ｃ）参照］の形成方法を例に挙げて説明しているが、ワイヤ状のＩｎＧａＡｓＰ／ＩｎＧａＡｌＡｓ超格子構造３Ａも同様の方法によって形成することができる。例えば触媒層９を用いてワイヤ状ＩｎＧａＡｓＰ／ＩｎＧａＡｌＡｓ超格子構造３Ａを形成する場合には、図１２に示すように、例えばＭＯＣＶＤ法によって、触媒層である複数のＡｕ層９上に、ＩｎＧａＡｓＰ２Ａ、ＩｎＧａＡｌＡｓ２Ｂを交互に順次積層させて、複数のワイヤ状ＩｎＧａＡｓＰ／ＩｎＧａＡｌＡｓ超格子構造（半導体積層構造）３Ａを形成すれば良い。

なお、その他の詳細は、上述の第１実施形態及びその変形例のものと同じであるため、ここでは説明を省略する。
したがって、本実施形態にかかる熱電変換素子及びその製造方法によれば、上述の第１実施形態の場合と同様に、高い変換効率を有する熱電変換素子を実現できるという利点がある。特に、半導体積層構造として、メサ状又はワイヤ状の複数の半導体積層構造３Ａを設けているため、より高い性能指数ＺＴを実現でき、この結果、より高い変換効率を有する熱電変換素子を実現できることになる。
［第３実施形態］
次に、第３実施形態にかかる電子機器について、図１３を参照しながら説明する。

本実施形態にかかる電子機器は、例えば図１３に示すように、プリント配線基板２０上に実装されたＣＰＵチップ（発熱部；高温部）２１と、ＣＰＵチップ２１に接するように設けられたマイクロヒートパイプ（発熱部；高温部）２２と、冷却部（低温部）２３と、蓄電部２４とを備える。
そして、本実施形態では、このような電子機器に、上述の各実施形態及びそれらの変形例にかかる熱電変換素子［図１（Ａ），図１（Ｂ），図６参照］３０を適用している。つまり、図１３に示すように、電子機器の発熱部２１，２２と冷却部２３との間に、上述の各実施形態及びそれらの変形例にかかる熱電変換素子３０が設けられている。このため、本電子機器は、上述の各実施形態及びそれらの変形例にかかる熱電変換素子［図１（Ａ），図１（Ｂ），図６参照］３０と、発熱部（高温部）２１，２２と、冷却部（低温部）２３とを備え、発熱部２１，２２と冷却部２３との間に熱電変換素子３０が設けられていることになる。

この場合、熱電変換素子の上部電極４及び下部電極５［図１（Ａ），図１（Ｂ），図６参照］の一方が、電子機器の内部の発熱部２１，２２に接し、他方が、電子機器の内部の冷却部２３に接するように、熱電変換素子３０が配置されている。この場合、半導体積層構造の積層方向に温度勾配が設けられることになる。ここでは、発熱部２１，２２と冷却部２３とが上下に位置するため、垂直な方向に温度勾配が設けられていることになる。

なお、熱電変換素子３０の構成や製造方法は、上述の各実施形態及びその変形例のものと同じであるため、ここでは説明を省略する。
したがって、本実施形態にかかる電子機器によれば、上述の各実施形態のものと同様に、高い変換効率を有する熱電変換素子を備える電子機器を実現できるという利点がある。
なお、上述の実施形態では、ＣＰＵチップ２１を備える電子機器に、上述の各実施形態及びそれらの変形例にかかる熱電変換素子［図１（Ａ），図１（Ｂ），図６参照］３０を適用する場合を例に挙げて説明しているが、これに限られるものではない。例えば、高出力・高周波電力増幅器、電気自動車の駆動モジュールなど、発熱源となる電子デバイスを備える電子機器に、上述の各実施形態及びそれらの変形例にかかる熱電変換素子［図１（Ａ），図１（Ｂ），図６参照］を適用することができる。これにより、発熱源となる電子デバイスを利用して熱電変換を行なえることになる。また、例えば、火力発電所、サーバシステム、体温などの廃熱を利用するための電子機器に、上述の各実施形態及びそれらの変形例にかかる熱電変換素子［図１（Ａ），図１（Ｂ），図６参照］を適用することもできる。
［その他］
なお、上述の各実施形態及びその変形例では、半導体積層構造を構成する各半導体層を、ＩｎＰ／ＩｎＧａＡｌＡｓ、又は、ＩｎＧａＡｓＰ／ＩｎＧａＡｌＡｓとしているが、これに限られるものではなく、例えば、ＧａＮ／ＩｎＧａＮなどの他の半導体層の組み合わせにしても良く、どのような半導体層の組み合わせによって半導体積層構造を構成するかは、例えば使用温度範囲などの目的等に応じて適宜決めることができる。例えば、高温用途の場合は、半導体積層構造を構成する各半導体層をＧａＮ／ＩｎＧａＮとするのが好ましい。

また、本発明は、上述した各実施形態及びその変形例に記載した構成に限定されるものではなく、本発明の趣旨を逸脱しない範囲で種々変形することが可能である。

Claims (20)

1. 異なる半導体材料からなる半導体層を積層させることによって形成された半導体積層構造を備え、
   前記半導体積層構造を構成する各半導体層は、伝導帯又は価電子帯の不連続が存在しないように材料及び組成が設定されていることを特徴とする熱電変換素子。
2. 前記半導体積層構造は、バンドギャップが異なる半導体層を積層させることによって形成されていることを特徴とする、請求項１記載の熱電変換素子。
3. 前記半導体積層構造は、２つの半導体層を交互に積層させることによって形成されていることを特徴とする、請求項１又は２記載の熱電変換素子。
4. 前記半導体積層構造は、超格子構造を有することを特徴とする、請求項１〜３のいずれか１項に記載の熱電変換素子。
5. 前記半導体積層構造を構成する各半導体層は、互いに格子整合していることを特徴とする、請求項１〜４のいずれか１項に記載の熱電変換素子。
6. 前記半導体積層構造を構成する各半導体層は、格子定数が異なる半導体材料からなり、厚さが臨界膜厚以下に設定されていることを特徴とする、請求項１〜４のいずれか１項に記載の熱電変換素子。
7. 前記半導体積層構造を構成する各半導体層は、同じ厚さを有することを特徴とする、請求項１〜６のいずれか１項に記載の熱電変換素子。
8. 前記半導体積層構造を構成する各半導体層は、異なる厚さを有することを特徴とする、請求項１〜６のいずれか１項に記載の熱電変換素子。
9. 前記半導体積層構造は、メサ状又はワイヤ状になっていることを特徴とする、請求項１〜８のいずれか１項に記載の熱電変換素子。
10. 前記メサ状又はワイヤ状の半導体積層構造は、断面の最短距離が１μｍ以下であることを特徴とする、請求項９記載の熱電変換素子。
11. 前記メサ状又はワイヤ状の半導体積層構造は、断面積が１μｍ^２以下になっていることを特徴とする、請求項９記載の熱電変換素子。
12. 前記半導体積層構造は、ＩｎＧａＡｌＡｓ層とＩｎＰ層とを交互に積層させることによって形成されており、
    前記ＩｎＧａＡｌＡｓ層及び前記ＩｎＰ層は、伝導帯の不連続が存在しないように組成が設定されていることを特徴とする、請求項１〜１１のいずれか１項に記載の熱電変換素子。
13. 前記半導体積層構造は、ＩｎＧａＡｓＰ層とＩｎＧａＡｌＡｓ層とを交互に積層させることによって形成されており、
    前記ＩｎＧａＡｓＰ層及び前記ＩｎＧａＡｌＡｓ層は、価電子帯の不連続が存在しないように組成が設定されていることを特徴とする、請求項１〜１１のいずれか１項に記載の熱電変換素子。
14. 前記半導体積層構造は、半導体基板上に形成されており、
    前記半導体積層構造の上面に設けられた上部電極と、
    前記半導体基板の裏面に設けられた下部電極とを備えることを特徴とする、請求項１〜１３のいずれか１項に記載の熱電変換素子。
15. 前記半導体基板と前記半導体積層構造との間に触媒層を備えることを特徴とする、請求項１４記載の熱電変換素子。
16. 請求項１〜１５のいずれか１項に記載の熱電変換素子と、
    発熱部と、
    冷却部とを備えることを特徴とする電子機器。
17. 前記半導体積層構造は、半導体基板上に形成されており、
    前記半導体積層構造の上面に設けられた上部電極と、
    前記半導体基板の裏面に設けられた下部電極とを備え、
    前記上部電極及び前記下部電極の一方が発熱部に接続され、他方が冷却部に接続されていることを特徴とする、請求項１６記載の電子機器。
18. 半導体基板上に、伝導帯又は価電子帯の不連続が存在しないように材料及び組成が設定されている第１半導体層及び第２半導体層を交互に積層させることによって半導体積層構造を形成し、
    前記半導体積層構造の上面に上部電極を形成するとともに、前記半導体基板の裏面に下部電極を形成することを特徴とする熱電変換素子の製造方法。
19. 前記上部電極及び前記下部電極を形成した後、前記上部電極及び前記半導体積層構造をメサ状又はワイヤ状に加工することを特徴とする、請求項１８記載の熱電変換素子の製造方法。
20. 半導体基板上に触媒層を形成した後、前記触媒層上に、伝導帯又は価電子帯の不連続が存在しないように材料及び組成が設定されている第１半導体層及び第２半導体層を交互に積層させることによってメサ状又はワイヤ状の半導体積層構造を形成し、
    前記メサ状又はワイヤ状の半導体積層構造の上面に上部電極を形成するとともに、前記半導体基板の裏面に下部電極を形成することを特徴とする、請求項１８記載の熱電変換素子の製造方法。

Images