JP5402214B2 - 熱電変換素子及び熱電変換モジュール - Google Patents
熱電変換素子及び熱電変換モジュール Download PDFInfo
- Publication number
- JP5402214B2 JP5402214B2 JP2009108245A JP2009108245A JP5402214B2 JP 5402214 B2 JP5402214 B2 JP 5402214B2 JP 2009108245 A JP2009108245 A JP 2009108245A JP 2009108245 A JP2009108245 A JP 2009108245A JP 5402214 B2 JP5402214 B2 JP 5402214B2
- Authority
- JP
- Japan
- Prior art keywords
- type
- layer
- pillar
- thermoelectric conversion
- algainas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Photovoltaic Devices (AREA)
Description
このような熱電変換素子は、例えば鉄鋼、非鉄金属の生産工程で多量に放出される1500℃までの中高温排熱を利用して熱電変換を行なうのに用いられている。また、例えばセメント、ガラス、陶器などの陶業部門、石油化学、都市ゴミ焼却炉、産業廃棄物焼却炉などから放出される1000℃までの中高温排熱を利用して熱電変換を行なうのに用いられている。さらに、例えば自動車、トラックなどの400〜600℃のエンジン排熱を利用して熱電変換を行なうのに用いられている。このように、熱電変換素子は、排熱部の面積が比較的大きなものに利用されている。
したがって、シリコン系半導体材料やIII−V族化合物半導体材料からなる素子に対する集積及びその作製の容易性の観点からは、熱電変換素子を構成する材料は、排熱源となる素子と同じ半導体材料系によって構成するのが好ましい。
そこで、電気伝導率を高めるために、キャリア濃度を例えば1.0×1019cm−3程度まで高めると、特に、III−V族化合物半導体材料は、それらの有する高い移動度のために、電気伝導度がBiTe系材料やSbTe系材料と同程度になる。しかしながら、電気伝導率が高まるとともに熱伝導率のキャリアによる熱伝導率成分も上昇してしまうことになる。
そこで、熱電変換素子をIII−V族化合物半導体材料によって構成する場合に、実用上十分な性能指数が得られるようにしたい。
また、本熱電変換素子は、n型AlGaInAs層とn型AlGaAsSb層とを含むn型半導体積層構造と、p型AlGaInAs層とp型AlGaAsSb層とを含むp型半導体積層構造と、n型半導体積層構造とp型半導体積層構造とを電気的に直列に接続する電極とを備え、n型AlGaInAs層及びn型AlGaAsSb層は、伝導帯のバンドオフセットがフラットになるように構成されており、p型AlGaInAs層及びp型AlGaAsSb層は、価電子帯のバンドオフセットがフラットになるように構成されていることを要件とする。
また、本熱電変換素子は、n型InGaAsP層とn型AlGaInAs層とを含むn型半導体積層構造と、p型InGaAsP層とp型AlGaInAs層とp型AlGaAsSb層とを含むp型半導体積層構造と、n型半導体積層構造とp型半導体積層構造とを電気的に直列に接続する電極とを備え、n型InGaAsP層及びn型AlGaInAs層は、伝導帯のバンドオフセットがフラットになるように構成されており、p型InGaAsP層、p型AlGaInAs層及びp型AlGaAsSb層は、価電子帯のバンドオフセットがフラットになるように構成されていることを要件とする。
また、本熱電変換素子は、n型InGaP層とn型AlGaAs層とを含むn型半導体積層構造と、p型InGaP層とp型AlGaAs層とを含むp型半導体積層構造と、n型半導体積層構造とp型半導体積層構造とを電気的に直列に接続する電極とを備え、n型InGaP層及びn型AlGaAs層は、伝導帯のバンドオフセットがフラットになるように構成されており、p型InGaP層及びp型AlGaAs層は、価電子帯のバンドオフセットがフラットになるように構成されていることを要件とする。
また、本熱電変換モジュールは、熱電変換素子を備え、熱電変換素子が、n型AlGaInAs層とn型AlGaAsSb層とを含むn型半導体積層構造と、p型AlGaInAs層とp型AlGaAsSb層とを含むp型半導体積層構造と、n型半導体積層構造とp型半導体積層構造とを電気的に直列に接続する電極とを備え、n型AlGaInAs層及びn型AlGaAsSb層は、伝導帯のバンドオフセットがフラットになるように構成されており、p型AlGaInAs層及びp型AlGaAsSb層は、価電子帯のバンドオフセットがフラットになるように構成されていることを要件とする。
また、本熱電変換モジュールは、熱電変換素子を備え、熱電変換素子が、n型InGaAsP層とn型AlGaInAs層とを含むn型半導体積層構造と、p型InGaAsP層とp型AlGaInAs層とp型AlGaAsSb層とを含むp型半導体積層構造と、n型半導体積層構造とp型半導体積層構造とを電気的に直列に接続する電極とを備え、n型InGaAsP層及びn型AlGaInAs層は、伝導帯のバンドオフセットがフラットになるように構成されており、p型InGaAsP層、p型AlGaInAs層及びp型AlGaAsSb層は、価電子帯のバンドオフセットがフラットになるように構成されていることを要件とする。
また、本熱電変換モジュールは、熱電変換素子を備え、熱電変換素子が、n型InGaP層とn型AlGaAs層とを含むn型半導体積層構造と、p型InGaP層とp型AlGaAs層とを含むp型半導体積層構造と、n型半導体積層構造とp型半導体積層構造とを電気的に直列に接続する電極とを備え、n型InGaP層及びn型AlGaAs層は、伝導帯のバンドオフセットがフラットになるように構成されており、p型InGaP層及びp型AlGaAs層は、価電子帯のバンドオフセットがフラットになるように構成されていることを要件とする。
[第1実施形態]
第1実施形態にかかる熱電変換素子について、図1〜図9を参照しながら説明する。
本実施形態では、排熱の電力への変換を目的とした熱電変換素子、例えば半導体レーザ等のIII−V族化合物半導体材料からなる素子からの排熱利用を目的とした熱電変換素子である。
本実施形態では、n型半導体積層構造2及びp型半導体積層構造3は、いずれもピラー構造になっている。このため、以下、n型半導体積層構造2をn型ピラーといい、p型半導体積層構造3をp型ピラーという。なお、n型半導体積層構造2及びp型半導体積層構造3の形状は、これに限られるものではなく、例えばメサ状(ストライプ状)やワイヤ状等の構造であっても良い。
さらに、本実施形態では、n型ピラー2とp型ピラー3とは、金属電極5,6によって電気的に直列に接続されている。つまり、各n型ピラー2及び各p型ピラー3の上部及び下部には金属電極5,6が設けられており、金属電極5,6によって、隣接するn型ピラー2とp型ピラー3とが相互に接続されている。ここでは、各ピラー2,3は、上部と下部とで異なるピラーに接続されており、全てのピラー2,3が電気的に直列に接続されている。電気的に直列に接続された複数のピラー2,3は、n型ピラー2とp型ピラー3とが交互になっている。
具体的には、本実施形態では、半導体基板1は、n型InP基板である。なお、図1中、符号17はノンドープInPバッファ層である。
具体的には、n型ピラー2は、InP基板1に格子整合するn型InGaAsP層7及びn型AlGaInAs層8を交互に積層させることによって形成されるn型半導体超格子構造(n型InGaAsP/n型AlGaInAs超格子構造)9を含む。このため、超格子ピラーともいう。例えば、一のn型InGaAsP層7と一のn型AlGaInAs層8とからなるn型InGaAsP/n型AlGaInAs超格子構造9を複数(多周期;例えば300周期)積層した構造になっている。
また、n型ピラー2は、n型InGaAsP/n型AlGaInAs超格子構造9を上下で挟むn型InGaAs層10,11を含む。これらのn型InGaAs層10,11は、金属とのオーミックコンタクトが可能なコンタクト層である。
ここで、InP基板1に格子整合するn型InxGa1−xAs−2.140x+2.140P2.140x−1.140層7、及び、n型AlyGa0.47−yIn0.53As層8において、伝導帯のバンドオフセットがフラットになる条件は近似的に以下の式(1)によって表される。
y=−0.3257x2+1.0184x−0.4440(但し、0.53<x≦1.00)・・・(1)
したがって、本実施形態では、n型半導体超格子構造9を構成する複数のn型半導体層7,8は、n型InxGa1−xAs−2.140x+2.140P2.140x−1.140層、及び、n型AlyGa0.47−yIn0.53As層であり、y=−0.3257x2+1.0184x−0.4440(0.53<x≦1.00)の関係を満たすように構成されている。
一方、p型ピラー3は、異なるIII−V族化合物半導体材料からなる複数(ここでは2つ)のp型半導体層12,13を含む。つまり、p型ピラー3は、構成元素が異なる(又は構成元素が同じで組成が異なる)複数のp型III−V族化合物半導体層12,13を含む。ここでは、p型ピラー3は、第3のIII−V族化合物半導体材料からなる第1のp型半導体層12、及び、第3のIII−V族化合物半導体材料と異なる第4のIII−V族化合物半導体材料からなる第2のp型半導体層13を交互に積層させた構造を含む。
具体的には、p型ピラー3は、InP基板1に格子整合するp型InGaAsP層12及びp型AlGaInAs層13を交互に積層させることによって形成されるp型半導体超格子構造(p型InGaAsP/p型AlGaInAs超格子構造)14を含む。このため、超格子ピラーともいう。例えば、一のp型InGaAsP層12と一のp型AlGaInAs層13とからなるp型InGaAsP/p型AlGaInAs超格子構造14を複数(多周期;例えば300周期)積層した構造になっている。
また、p型ピラー3は、p型InGaAsP/p型AlGaInAs超格子構造14を上下で挟むp型InGaAs層15,16を含む。これらのp型InGaAs層15,16は、金属とのオーミックコンタクトが可能なコンタクト層である。
ここで、InP基板1に格子整合するp型InxGa1−xAs−2.140x+2.140P2.140x−1.140層12、及び、p型AlyGa0.47−yIn0.53As層13において、価電子帯のバンドオフセットがフラットになる条件は近似的に以下の式(2)によって表される。
y=1.8551x2−1.3199x+0.1767(但し、0.53<x≦0.89)・・・(2)
したがって、本実施形態では、p型半導体超格子構造14を構成する複数のp型半導体層12,13は、p型InxGa1−xAs−2.140x+2.140P2.140x−1.140層、及び、p型AlyGa0.47−yIn0.53As層であり、y=1.8551x2−1.3199x+0.1767(0.53<x≦0.89)の関係を満たすように構成されている。
このように、本実施形態では、キャリアの移動に寄与するバンドのオフセットがフラットになるように、n型ピラー2及びp型ピラー3に含まれる超格子構造9,14を構成する各半導体層7,8,12,13を構成するようにしている。つまり、n型ピラー2及びp型ピラー3に含まれる超格子構造9,14を同一の構成元素(InGaAsP/AlGaInAs超格子構造)からなるものとし、p型ピラー3は価電子帯のバンドオフセットがフラット(フラットバンド)になるような組成にし、n型ピラー2は伝導帯のバンドオフセットがフラット(フラットバンド)になるような組成にしている。要するに、n型ピラー2に含まれる超格子構造9を構成する各半導体層7,8は、伝導帯の不連続が存在しないように材料及び組成が設定されており、p型ピラー3に含まれる超格子構造14を構成する各半導体層12,13は、価電子帯の不連続が存在しないように材料及び組成が設定されている。
一方、フォノンはヘテロ界面での散乱の影響を受けるため、熱伝導率は低下することになる。
κ=κc+κp・・・(3)
ここで、κc及びκpは、それぞれ、キャリア(電子又はホール)及びフォノンによる熱伝導率成分を表す。
ヘテロ界面でのフォノンの散乱により、上記式(3)の熱伝導率のフォノン成分が減少するため、系の熱伝導率は低下することになる。
ZT=α2σT/X、Z∝m*μ/X・・・(4)
したがって、上述のように構成することで、電気伝導率σを大きくし、熱伝導率Xを小さくすることができるため、性能指数ZTを大きくすることができる。
次に、本実施形態にかかる熱電変換素子の製造方法について、図2〜図8を参照しながら説明する。
以下、n型InP基板1上に、InGaAsP/AlGaInAs超格子構造9,14を含むn型ピラー2及びp型ピラー3を有する熱電変換素子の製造方法を例に挙げて説明する。
まず、n型ドープInP(001)基板1上に、例えば成長温度630℃で、ノンドープInPバッファ層17を例えば500nm成長させる。
次に、例えばキャリア濃度1.0×1019cm−3でSiをドープしたn型In0.53Ga0.47As層(コンタクト層)10を例えば500nm成長させる。
これにより、n型InGaAsP/n型AlGaInAs超格子構造9の上下をn型InGaAsコンタクト層10,11で挟んだn型半導体積層構造が形成される。
その後、成長試料をMOVPE成長炉から取り出し、図5中、実線で示すように、n型ピラー構造を形成する領域を覆うように、表面側に例えばSiO2マスク18をパターニングする。
そして、図2(B)に示すように、例えば希塩酸と過酸化水素水の混合溶液を用いたウェットエッチングによって、残りの下部n型InGaAsコンタクト層10を除去する。これにより、n型InGaAsP/n型AlGaInAs超格子構造9を含む複数のn型ピラー構造が形成される。
次に、図2(C)に示すように、例えばキャリア濃度1.0×1019cm−3でZnをドープしたp型In0.72Ga0.28As0.60P0.40層12を例えば10nm、続いて同じくキャリア濃度1.0×1019cm−3でZnをドープしたp型Al0.19Ga0.28In0.52As層13を例えば10nm、順に積層させる。これを1周期として、例えば300周期繰り返して、p型In0.72Ga0.28As0.60P0.40層12とp型Al0.19Ga0.28In0.52As層13とを交互に積層してなるp型InGaAsP/p型AlGaInAs超格子構造14を形成する。
このような2回目のMOVPE成長によって、図2(C)に示すように、n型InGaAsP/n型AlGaInAs超格子構造9を含むn型ピラー構造を取り囲むように、p型InGaAsP/p型AlGaInAs超格子構造14の上下をp型InGaAsコンタクト層15,16で挟んだp型半導体積層構造が形成される。
次いで、例えば希塩酸と過酸化水素水の混合溶液を用いたウェットエッチングによって、残りの下部n型InGaAsコンタクト層10及び下部p型InGaAsコンタクト層15を除去する。これにより、n型InGaAsP/n型AlGaInAs超格子構造9を含む複数のn型ピラー2、及び、p型InGaAsP/p型AlGaInAs超格子構造14を含む複数のp型ピラー3が形成される。この結果、n型InGaAsP/n型AlGaInAs超格子構造9を含む複数のn型ピラー2と、p型InGaAsP/p型AlGaInAs超格子構造14を含む複数のp型ピラー3とが交互に配置されることになる。
次いで、図7に示すように、上部の金属電極6を形成する領域が開口部(マスク開口部)となり、それ以外の領域が覆われるように、表面側に例えばSiNマスク20をパターニングする。ここでは、n型ピラー2及びp型ピラー3の延長線上の領域を含む開口部が配置されたSiNマスク(SiN膜)20が形成される。なお、図7中、模様を付している部分が開口部である。
次に、図4(A)に示すように、InP基板1の裏面を、基板の厚さが例えば100μm程度になるまで研磨する。
続いて、図4(A)に示すように、SiNマスク21を用いて、InP基板1及びノンドープInPバッファ層17を、例えばICPドライエッチング、及び、例えば希塩酸を用いたウェットエッチングによって除去する。
そして、図4(B)に示すように、直列に接続された両端のn型ピラー2及びp型ピラー3に接続されたTiAu電極5からリード線を取り出し、任意の負荷に接続する。
このように構成される熱電変換素子では、n型ピラー2に含まれるn型InGaAsP/n型AlGaInAs超格子構造9は、n型In0.72Ga0.28As0.61P0.39層7(組成波長1.300μm)とn型Al0.11Ga0.36In0.53As層8(組成波長1.365μm)とからなる。そして、n型In0.72Ga0.28As0.61P0.39層7及びn型Al0.11Ga0.36In0.53As層8は、上記式(1)の関係を満たすため、超格子構造9のヘテロ接合部のバンド構造は、図9(A)に示すように、伝導帯のバンドオフセットがフラットになる。
特に、III−V族化合物半導体材料を用い、電気伝導率を高めるためにキャリア濃度を高めた場合(例えば1.0×1019cm−3程度)の熱伝導率のキャリア成分の上昇を、フォノン成分の減少によって抑えることができる。これにより、III−V族化合物半導体材料を用いる場合であっても、性能指数の高く、変換効率が高い熱電変換素子を実現することができる。この結果、III−V族化合物半導体材料からなる半導体レーザなどの半導体素子(あるいは半導体集積素子)と同じ材料系によって熱電変換素子を構成することができることになるため、半導体素子などからの排熱を利用して熱電変換を行なうために半導体素子に熱電変換素子を集積化することが可能となり、作製も容易になる。
[第2実施形態]
第2実施形態にかかる熱電変換素子について、図10〜図18を参照しながら説明する。
n型ピラー2は、異なるIII−V族化合物半導体材料からなる複数(ここでは2つ)のn型半導体層22,23を含む。つまり、n型ピラー2は、構成元素が異なる(又は構成元素が同じで組成が異なる)複数のn型III−V族化合物半導体層22,23を含む。ここでは、n型ピラー2は、第1のIII−V族化合物半導体材料からなる第1のn型半導体層22、及び、第1のIII−V族化合物半導体材料と異なる第2のIII−V族化合物半導体材料からなる第2のn型半導体層23を交互に積層させた構造を含む。
また、n型ピラー2は、n型AlGaAsSb/n型AlGaInAs超格子構造24を上下で挟むn型InGaAs層10,11を含む。これらのn型InGaAs層10,11は、金属とのオーミックコンタクトが可能なコンタクト層である。
ここで、InP基板1Aに格子整合するn型AlyGa1−yAs0.52Sb0.48層22、及び、n型AlxGa0.47−xIn0.53As層23において、伝導帯のバンドオフセットがフラットになる条件は近似的に以下の式(5)によって表される。
y=−0.021x2+1.0218x−0.3663(0.359≦x≦0.477)・・・(5)
したがって、本実施形態では、n型半導体超格子構造24を構成する複数のn型半導体層22,23は、n型AlyGa1−yAs0.52Sb0.48層、及び、n型AlxGa0.47−xIn0.53As層であり、y=−0.021x2+1.0218x−0.3663(0.359≦x≦0.477)の関係を満たすように構成されている。
一方、p型ピラー3は、異なるIII−V族化合物半導体材料からなる複数(ここでは2つ)のp型半導体層25,26を含む。つまり、p型ピラー3は、構成元素が異なる(又は構成元素が同じで組成が異なる)複数のp型III−V族化合物半導体層25,26を含む。ここでは、p型ピラー3は、第3のIII−V族化合物半導体材料からなる第1のp型半導体層25、及び、第3のIII−V族化合物半導体材料と異なる第4のIII−V族化合物半導体材料からなる第2のp型半導体層26を含む。
具体的には、p型ピラー3は、InP基板1Aに格子整合するp型AlGaAsSb層25及びp型AlGaInAs層26を交互に積層させることによって形成されるp型半導体超格子構造(p型AlGaAsSb/p型AlGaInAs超格子構造)27を含む。このため、超格子ピラーともいう。例えば、一のp型AlGaAsSb層25と一のp型AlGaInAs層26とからなるp型AlGaAsSb/p型AlGaInAs超格子構造27を複数(多周期;例えば300周期)積層した構造になっている。
また、p型ピラー3は、p型AlGaAsSb/p型AlGaInAs超格子構造27を上下で挟むp型InGaAs層15,16を含む。このp型InGaAs層15,16は、金属とのオーミックコンタクトが可能なコンタクト層である。
ここで、InP基板1Aに格子整合するp型AlyGa1−yAs0.52Sb0.48層25、及び、p型AlxGa0.47−xIn0.53As層26において、価電子帯のバンドオフセットがフラットになる条件は近似的に以下の式(6)によって表される。
y=0.2446x2+0.7897x+0.6300(0≦x≦0.415)・・・(6)
したがって、本実施形態では、p型半導体超格子構造27を構成する複数のp型半導体層25,26は、p型AlyGa1−yAs0.52Sb0.48層、及び、p型AlxGa0.47−xIn0.53As層であり、y=0.2446x2+0.7897x+0.6300(0≦x≦0.415)の関係を満たすように構成されている。
このように、本実施形態では、キャリアの移動に寄与するバンドのオフセットがフラットになるように、n型ピラー2及びp型ピラー3に含まれる超格子構造24,27を構成する各半導体層22,23,25,26を構成するようにしている。つまり、n型ピラー2及びp型ピラー3に含まれる超格子構造24,27を同一の構成元素(AlGaAsSb/AlGaInAs超格子構造)からなるものとし、p型ピラー3は価電子帯のバンドオフセットがフラット(フラットバンド)になるような組成にし、n型ピラー2は伝導帯のバンドオフセットがフラット(フラットバンド)になるような組成にしている。要するに、n型ピラー2に含まれる超格子構造24を構成する各半導体層22,23は、伝導帯の不連続が存在しないように材料及び組成が設定されており、p型ピラー3に含まれる超格子構造27を構成する各半導体層25,26は、価電子帯の不連続が存在しないように材料及び組成が設定されている。
次に、本実施形態にかかる熱電変換素子の製造方法について、図11〜図17を参照しながら説明する。
ここでは、n型ピラー2として、上記式(5)の関係を満たすn型Al0.06Ga0.94As0.52Sb0.48層22とn型Al0.42Ga0.05In0.53As層23とからなるn型AlGaAsSb/n型AlGaInAs超格子構造24を含むものとする。また、p型ピラー3として、上記式(6)の関係を満たすp型Al0.80Ga0.20As0.52Sb0.48層25とp型Al0.20Ga0.27In0.53As層26とからなるp型AlGaAsSb/p型AlGaInAs超格子構造27を含むものとする。
まず、FeドープInP(001)基板1A上に、例えば成長温度630℃で、FeドープInPバッファ層17Aを例えば500nm成長させる。
次に、例えばキャリア濃度1.0×1019cm−3でSiをドープしたn型In0.53Ga0.47As層(コンタクト層)10を例えば500nm成長させる。
これにより、n型AlGaAsSb/n型AlGaInAs超格子構造24の上下をn型InGaAsコンタクト層10,11で挟んだn型半導体積層構造が形成される。
その後、成長試料をMOVPE成長炉から取り出し、図14中、実線で示すように、n型ピラー構造を形成する領域を覆うように、表面側に例えばSiO2マスク18をパターニングする。
そして、図11(B)に示すように、例えば希塩酸と過酸化水素水の混合溶液を用いたウェットエッチングによって、残りの下部n型InGaAsコンタクト層10を除去する。これにより、n型AlGaAsSb/n型AlGaInAs超格子構造24を含む複数のn型ピラー構造が形成される。
次に、図11(C)に示すように、例えばキャリア濃度1.0×1019cm−3でZnをドープしたp型Al0.80Ga0.20As0.52Sb0.48層25を例えば10nm、続いて同じくキャリア濃度1.0×1019cm−3でZnをドープしたp型Al0.20Ga0.27In0.53As層26を例えば10nm、順に積層させる。これを1周期として、例えば300周期繰り返して、p型Al0.80Ga0.20As0.52Sb0.48層25とp型Al0.20Ga0.27In0.53As層26とを交互に積層してなるp型AlGaAsSb/p型AlGaInAs超格子構造27を形成する。
このような2回目のMOVPE成長によって、図11(C)に示すように、n型AlGaAsSb/n型AlGaInAs超格子構造24を含むn型ピラー構造を取り囲むように、p型AlGaAsSb/p型AlGaInAs超格子構造27の上下をp型InGaAsコンタクト層15,16で挟んだp型半導体積層構造が形成される。
次いで、例えば希塩酸と過酸化水素水の混合溶液を用いたウェットエッチングによって、残りの下部n型InGaAsコンタクト層10及び下部p型InGaAsコンタクト層15を除去する。これにより、n型AlGaAsSb/n型AlGaInAs超格子構造24を含む複数のn型ピラー2、及び、p型AlGaAsSb/p型AlGaInAs超格子構造27を含む複数のp型ピラー3が形成される。この結果、n型AlGaAsSb/n型AlGaInAs超格子構造24を含む複数のn型ピラー2と、p型AlGaAsSb/p型AlGaInAs超格子構造27を含む複数のp型ピラー3とが交互に配置されることになる。
そして、図12(B)に示すように、例えばICPドライエッチングにより、n型ピラー2及びp型ピラー3の上部のInGaAsコンタクト層11,16の表面が現れるようにSiO2マスク18,19を除去し、n型InGaAsコンタクト層11の上部及びp型InGaAsコンタクト層16の上部を露出させる。
続いて、図12(C)に示すように、例えばTiAuを例えばスパッタリングにより蒸着し、その後、例えばフッ酸によりSiNマスク20及びSiNマスク20上に付着したTiAuを除去する。これにより、上部n型InGaAsコンタクト層11及び上部p型InGaAsコンタクト層16を交互に接続したTiAu電極6が形成される。
次いで、図17に示すように、研磨されたInP基板1Aの裏面に、下部の金属電極5を形成する領域が開口部(マスク開口部)となり、それ以外の領域が覆われるように、例えばSiNマスク21をパターニングする。ここでは、n型ピラー2及びp型ピラー3の延長線上の領域を含む開口部が配置されたSiNマスク(SiN膜)21が形成される。なお、図17中、模様を付している部分が開口部である。
次に、図13(B)に示すように、例えばTiAuを例えばスパッタリングにより蒸着し、その後、例えばフッ酸によりSiNマスク21及びSiNマスク21上に付着したTiAuを除去する。これにより、下部n型InGaAsコンタクト層10及び下部p型InGaAsコンタクト層15を交互に接続したTiAu電極5が形成される。
このようにして、熱的には並列に、電気的には直列に接続された本実施形態の熱電変換素子が形成される。
このように構成される熱電変換素子では、n型ピラー2に含まれるn型AlGaAsSb/n型AlGaInAs超格子構造24は、n型Al0.06Ga0.94As0.52Sb0.48層22(組成波長1.418μm)とn型Al0.42Ga0.05In0.53As層23(組成波長0.897μm)とからなる。そして、n型Al0.06Ga0.94As0.52Sb0.48層22及びn型Al0.42Ga0.05In0.53As層23は、上記式(5)の関係を満たすため、超格子構造24のヘテロ接合部のバンド構造は、図18に示すように、伝導帯のバンドオフセットがフラットになる。
したがって、本実施形態にかかる熱電変換素子によれば、上述の第1実施形態の場合と同様に、III−V族化合物半導体材料を用いる場合に、実用上十分な性能指数が得られるという利点がある。
[第3実施形態]
第3実施形態にかかる熱電変換素子について、図19〜図21を参照しながら説明する。
特に、本実施形態では、p型ピラー3に含まれるp型半導体超格子構造31を構成する各p型半導体層12A,13A,30は、価電子帯のバンドオフセットがフラットになるように構成されている。
y=1.8551x2−1.3199x+0.1767(0.53<x≦0.89)・・・(7)
z=0.2446y2+0.7897y+0.6300(0≦y≦0.415)・・・(8)
したがって、本実施形態では、p型半導体超格子構造31を構成する複数のp型半導体層12A,13A,30は、InxGa1−xAs−2.140x+2.140P2.140x−1.140層、AlyGa0.47−yIn0.53As層、及び、AlzGa1−zAs0.52Sb0.48層であり、y=1.8551x2−1.3199x+0.1767(0.53<x≦0.89)、z=0.2446y2+0.7897y+0.6300(0≦y≦0.415)の関係を満たすように構成されている。
まず、本熱電変換素子の製造方法は、上述の第1実施形態の熱電変換素子の製造方法に対し、n型ピラー2を形成する工程において、n型In0.70Ga0.30As0.64P0.36層7Aを形成する点が異なる。
また、本熱電変換素子の製造方法は、上述の第1実施形態の熱電変換素子の製造方法に対し、p型ピラー3を形成する工程が異なる。
このようにして、n型InGaAsP/n型AlGaInAs超格子構造9を含むn型ピラー2を取り囲むように、p型InGaAsP層/p型AlGaInAs/p型AlGaAsSb超格子構造31の上下をp型InGaAsコンタクト層15,16で挟んだp型半導体積層構造が形成される。
次に、例えばICPドライエッチングにより、下部n型InGaAsコンタクト層10及び下部p型InGaAsコンタクト層15の途中までエッチングを施す。
このように構成される熱電変換素子では、n型ピラー2に含まれるn型InGaAsP/n型AlGaInAs超格子構造9は、n型In0.70Ga0.30As0.64P0.36層7A(組成波長1.321μm)とn型Al0.11Ga0.36In0.53As層8(組成波長1.366μm)とからなる。そして、n型In0.70Ga0.30As0.64P0.36層7A及びn型Al0.11Ga0.36In0.53As層8は、上記式(1)の関係を満たすため、超格子構造9のヘテロ接合部のバンド構造は、図20に示すように、伝導帯のバンドオフセットがフラットになる。
特に、III−V族化合物半導体材料を用い、電気伝導率を高めるためにキャリア濃度を高めた場合(例えば1.0×1019cm−3程度)の熱伝導率のキャリア成分の上昇を、フォノン成分の減少によって抑えることができる。これにより、III−V族化合物半導体材料を用いる場合であっても、性能指数の高く、変換効率が高い熱電変換素子を実現することができる。この結果、III−V族化合物半導体材料からなる半導体レーザなどの半導体素子(あるいは半導体集積素子)と同じ材料系によって熱電変換素子を構成することができることになるため、半導体素子などからの排熱を利用して熱電変換を行なうために半導体素子に熱電変換素子を集積化することが可能となり、作製も容易になる。
[第4実施形態]
第4実施形態にかかる熱電変換素子について、図22〜図30を参照しながら説明する。
n型ピラー2は、異なるIII−V族化合物半導体材料からなる複数(ここでは2つ)のn型半導体層33,34を含む。つまり、n型ピラー2は、構成元素が異なる(又は構成元素が同じで組成が異なる)複数のn型III−V族化合物半導体層33,34を含む。ここでは、n型ピラー2は、第1のIII−V族化合物半導体材料からなる第1のn型半導体層33、及び、第1のIII−V族化合物半導体材料と異なる第2のIII−V族化合物半導体材料からなる第2のn型半導体層34を交互に積層させた構造を含む。 ここでは、n型ピラー2は、基板1Bに格子整合するn型InGaP層33及びn型AlGaAs層34を交互に積層させた構造を含む。
特に、本実施形態では、n型ピラー2に含まれるn型半導体超格子構造35を構成する各n型半導体層33,34は、伝導帯のバンドオフセットがフラットになるように構成されている。
したがって、本実施形態では、n型半導体超格子構造35を構成する複数のn型半導体層33,34は、n型In0.48Ga0.52P層、及び、n型Al0.19Ga0.81As層である。
一方、p型ピラー3は、異なるIII−V族化合物半導体材料からなる複数(ここでは2つ)のp型半導体層38,39を含む。つまり、p型ピラー3は、構成元素が異なる(又は構成元素が同じで組成が異なる)複数のp型III−V族化合物半導体層38,39を含む。ここでは、p型ピラー3は、第3のIII−V族化合物半導体材料からなる第1のp型半導体層38、及び、第3のIII−V族化合物半導体材料と異なる第4のIII−V族化合物半導体材料からなる第2のp型半導体層39を交互に積層させた構造を含む。
具体的には、p型ピラー3は、GaAs基板1Bに格子整合するp型InGaP層38及びp型AlGaAs層39を交互に積層させることによって形成されるp型半導体超格子構造(p型InGaP/p型AlGaAs超格子構造)40を含む。このため、超格子ピラーともいう。例えば、一のp型InGaP層38と一のp型AlGaAs層39とからなるp型InGaP/p型AlGaAs超格子構造40を複数(多周期;例えば300周期)積層した構造になっている。
特に、本実施形態では、p型ピラー3に含まれるp型半導体超格子構造40を構成する各p型半導体層38,39は、価電子帯のバンドオフセットがフラットになるように構成されている。
したがって、本実施形態では、p型半導体超格子構造40を構成する複数のp型半導体層38,39は、p型In0。48Ga0.52P層、及び、p型Al0.58Ga0.42As層である。
このように、本実施形態では、キャリアの移動に寄与するバンドのオフセットがフラットになるように、n型ピラー2及びp型ピラー3に含まれる超格子構造35,40を構成する各半導体層33,34,38,39を構成するようにしている。つまり、n型ピラー2及びp型ピラー3に含まれる超格子構造35,40を同一の構成元素(InGaP/AlGaAs超格子構造)からなるものとし、p型ピラー3は価電子帯のバンドオフセットがフラット(フラットバンド)になるような組成にし、n型ピラー2は伝導帯のバンドオフセットがフラット(フラットバンド)になるような組成にしている。要するに、n型ピラー2に含まれる超格子構造35を構成する各半導体層33,34は、伝導帯の不連続が存在しないように材料及び組成が設定されており、p型ピラー3に含まれる超格子構造40を構成する各半導体層38,39は、価電子帯の不連続が存在しないように材料及び組成が設定されている。
次に、本実施形態にかかる熱電変換素子の製造方法について、図23〜図29を参照しながら説明する。
ここでは、n型ピラー2として、上記の条件を満たすn型In0.48Ga0.52P層33とn型Al0.19Ga0.81As層34とからなるn型InGaP/n型AlGaAs超格子構造35を含み、p型ピラー3として、上記の条件を満たすp型In0。48Ga0.52P層38とp型Al0.58Ga0.42As層39とからなるp型InGaP/p型AlGaAs超格子構造40を含むものとする。
まず、n型ドープGaAs(001)基板1B上に、例えば成長温度630℃で、ノンドープIn0.48Ga0.52P層(バッファ層)17Bを例えば500nm成長させる。
次いで、例えばキャリア濃度1.0×1019cm−3でSiをドープしたn型In0.48Ga0.52P層33を例えば10nm、続いて同じくキャリア濃度1.0×1019cm−3でSiをドープしたn型Al0.19Ga0.81As層34を例えば10nm、順に積層させる。これを1周期として、例えば300周期繰り返して、n型In0.48Ga0.52P層33とn型Al0.19Ga0.81As層34とを交互に積層してなるn型InGaP/n型AlGaAs超格子構造35を形成する。
これにより、n型InGaP/n型AlGaAs超格子構造35の上下をn型GaAsコンタクト層32,36で挟んだn型半導体積層構造が形成される。
その後、成長試料をMOVPE成長炉から取り出し、図26中、実線で示すように、n型ピラー構造を形成する領域を覆うように、表面側に例えばSiO2マスク18をパターニングする。
そして、図23(B)に示すように、例えば水酸化アンモニウムと過酸化水素水の混合液を用いたウェットエッチングによって、残りの下部n型GaAsコンタクト層32を除去する。これにより、n型InGaP/n型AlGaAs超格子構造35を含む複数のn型ピラー構造が形成される。
次に、図23(C)に示すように、例えばキャリア濃度1.0×1019cm−3でZnをドープしたp型In0。48Ga0.52P層38を例えば10nm、続いて同じくキャリア濃度1.0×1019cm−3でZnをドープしたp型Al0.58Ga0.42As層39を例えば10nm、順に積層させる。これを1周期として、例えば300周期繰り返して、p型In0。48Ga0.52P層38とp型Al0.58Ga0.42As層39とを交互に積層してなるp型InGaP/p型AlGaAs超格子構造40を形成する。
このような2回目のMOVPE成長によって、図23(C)に示すように、n型InGaP/n型AlGaAs超格子構造35を含むn型ピラー構造を取り囲むように、p型InGaP/p型AlGaAs超格子構造40の上下をp型GaAsコンタクト層37,41で挟んだp型半導体積層構造が形成される。
次いで、例えば水酸化アンモニウムと過酸化水素水の混合溶液を用いたウェットエッチングによって、残りの下部n型GaAsコンタクト層32及び下部p型GaAsコンタクト層37を除去する。これにより、n型InGaP/n型AlGaAs超格子構造35を含む複数のn型ピラー2、及び、p型InGaP/p型AlGaAs超格子構造40を含む複数のp型ピラー3が形成される。この結果、n型InGaP/n型AlGaAs超格子構造35を含む複数のn型ピラー2と、p型InGaP/p型AlGaAs超格子構造40を含む複数のp型ピラー3とが交互に配置されることになる。
次いで、図28に示すように、上部の金属電極6を形成する領域が開口部(マスク開口部)となり、それ以外の領域が覆われるように、表面側に例えばSiNマスク20をパターニングする。ここでは、n型ピラー2及びp型ピラー3の延長線上の領域を含む開口部が配置されたSiNマスク(SiN膜)20が形成される。なお、図28中、模様を付している部分が開口部である。
次に、図25(A)に示すように、GaAs基板1Bの裏面を、基板の厚さが例えば100μm程度になるまで研磨する。
次に、図25(B)に示すように、例えばTiAuを例えばスパッタリングにより蒸着し、その後、例えばフッ酸によりSiNマスク21及びSiNマスク21上に付着したTiAuを除去する。これにより、n型ピラー2に含まれる下部n型GaAsコンタクト層32、及び、p型ピラー3に含まれる下部p型GaAsコンタクト層37を交互に接続したTiAu電極5が形成される。
このようにして、熱的には並列に、電気的には直列に接続された本実施形態の熱電変換素子が形成される。
このように構成される熱電変換素子では、n型ピラー2に含まれるn型InGaP/n型AlGaAs超格子構造35は、n型In0.48Ga0.52P層33(組成波長0.653μm)とn型Al0.19Ga0.81As層34(組成波長0.725μm)とからなる。そして、n型In0.48Ga0.52P層33及びn型Al0.19Ga0.81As層34は、上記の条件を満たすため、超格子構造35のヘテロ接合部のバンド構造は、図30(A)に示すように、伝導帯のバンドオフセットがフラットになる。
したがって、本実施形態にかかる熱電変換素子によれば、上述の第1実施形態の場合と同様に、III−V族化合物半導体材料を用いる場合に、実用上十分な性能指数が得られるという利点がある。
[その他]
なお、上述の各実施形態において、n型ピラー及びp型ピラーに含まれる超格子構造の周期数や厚さ等は、上述の各実施形態のものに限られるものではない。例えば、超格子構造を構成する各半導体層の厚さを層毎に変えても良い。また、例えば、超格子構造を一定周期で設けてなくても良い。つまり、超格子構造を構成する複数の半導体層は、交互にあるいは順番に積層させたものでなくても良く、例えば2種類以上の異なるIII−V族化合物半導体材料(材料又は組成が異なる半導体材料)からなる半導体層を積層させたものであっても良い。
また、上述の各実施形態のn型ピラー及びp型ピラーに含まれる超格子構造を構成する複数の半導体層は、バンドギャップが異なっていても良いし、バンドギャップが異なっていなくても良い。
また、上述の各実施形態では、n型ピラー及びp型ピラーを構成する各半導体層は格子整合しているが、これに限られるものではなく、格子定数が異なる半導体材料によって形成されていても良い。この場合、各半導体層の厚さは、格子欠陥が生じない臨界膜厚以下に設定するのが好ましい。
また、上述の各実施形態のn型ピラー及びp型ピラーの断面形状は、円形でなくても良く、三角形や四角形などの任意の幾何学形状であっても良い。つまり、ピラー構造を形成するためのマスクパターンとしては、任意の幾何学形状を有するパターンを作製することができ、その形状は問わない。
また、上述の第1実施形態のn型ピラーを構成する複数のn型半導体層として、上述の第2実施形態のn型ピラーを構成する複数のn型半導体層を用いても良い。つまり、上述の第1実施形態のものにおいて、n型半導体超格子構造を構成する複数のn型半導体層を、n型AlyGa1−yAs0.52Sb0.48層、及び、n型AlxGa0.47−xIn0.53As層とし、y=−0.021x2+1.0218x−0.3663(0.359≦x≦0.477)の関係を満たすように構成しても良い。
例えば、図31に示すように、上述の各実施形態の熱電変換素子50の上部の金属電極6に接するように、熱伝導率の高いセラミックス51を装着する。また、上述の各実施形態の熱電変換素子50をヒートシンク52上に例えばはんだで装着する。これにより、上述の各実施形態の熱電変換素子50を備える熱電変換モジュール53が構成される。このように構成される熱電変換モジュール53は、セラミックス部分51を任意の熱源(高温部)に接触させて使用する。なお、ヒートシンク52は、タングステン(W)などの熱伝導率の高い金属(材料)を用いたものであっても良い。
1A FeドープInP基板(半導体基板)
1B n型ドープGaAs基板(半導体基板)
2 n型半導体積層構造(n型ピラー)
3 p型半導体積層構造(p型ピラー)
4 SiN膜(誘電体膜)
5,6 金属電極
7,7A n型InGaAsP層(n型半導体層;n型III−V族化合物半導体層)
8 n型AlGaInAs層(n型半導体層;n型III−V族化合物半導体層)
9 n型半導体超格子構造(n型InGaAsP/n型AlGaInAs超格子構造)
10,11 n型InGaAs層
12,12A p型InGaAsP層(p型半導体層;p型III−V族化合物半導体層)
13,13A p型AlGaInAs層(p型半導体層;p型III−V族化合物半導体層)
14 p型InGaAsP/p型AlGaInAs超格子構造(p型半導体超格子構造)
15,16 p型InGaAs層
17 ノンドープInPバッファ層
17A FeドープInPバッファ層
17B ノンドープInGaPバッファ層
18,19 SiO2マスク
20,21 SiNマスク
22 n型AlGaAsSb層(n型半導体層;n型III−V族化合物半導体層)
23 n型AlGaInAs層(n型半導体層;n型III−V族化合物半導体層)
24 n型AlGaAsSb/n型AlGaInAs超格子構造(n型半導体超格子構造)
25 p型AlGaAsSb層(p型半導体層;p型III−V族化合物半導体層)
26 p型AlGaInAs層(p型半導体層;p型III−V族化合物半導体層)
27 p型AlGaAsSb/p型AlGaInAs超格子構造(p型半導体超格子構造)
28 SiO2膜(誘電体膜)
29 BCB膜(誘電体膜)
30 p型AlGaAsSb層(p型半導体層;p型III−V族化合物半導体層)
31 p型InGaAsP層/p型AlGaInAs/p型AlGaAsSb超格子構造(p型半導体超格子構造)
32,36 n型GaAs層
33 n型InGaP層(n型半導体層;n型III−V族化合物半導体層)
34 n型AlGaAs層(n型半導体層;n型III−V族化合物半導体層)
35 n型InGaP/n型AlGaAs超格子構造(n型半導体超格子構造)
37,41 p型GaAs層
38 p型InGaP層(p型半導体層;p型III−V族化合物半導体層)
39 p型AlGaAs層(p型半導体層;p型III−V族化合物半導体層)
40 p型InGaP/p型AlGaAs超格子構造(p型半導体超格子構造)
42 SiO2膜(誘電体膜)
50 熱電変換素子
51 セラミックス
52 ヒートシンク
53 熱電変換モジュール
Claims (8)
- n型InGaAsP層とn型AlGaInAs層とを含むn型半導体積層構造と、
p型InGaAsP層とp型AlGaInAs層とを含むp型半導体積層構造と、
前記n型半導体積層構造と前記p型半導体積層構造とを電気的に直列に接続する電極とを備え、
前記n型InGaAsP層及び前記n型AlGaInAs層は、伝導帯のバンドオフセットがフラットになるように構成されており、
前記p型InGaAsP層及び前記p型AlGaInAs層は、価電子帯のバンドオフセットがフラットになるように構成されていることを特徴とする熱電変換素子。 - n型AlGaInAs層とn型AlGaAsSb層とを含むn型半導体積層構造と、
p型AlGaInAs層とp型AlGaAsSb層とを含むp型半導体積層構造と、
前記n型半導体積層構造と前記p型半導体積層構造とを電気的に直列に接続する電極とを備え、
前記n型AlGaInAs層及び前記n型AlGaAsSb層は、伝導帯のバンドオフセットがフラットになるように構成されており、
前記p型AlGaInAs層及び前記p型AlGaAsSb層は、価電子帯のバンドオフセットがフラットになるように構成されていることを特徴とする熱電変換素子。 - n型InGaAsP層とn型AlGaInAs層とを含むn型半導体積層構造と、
p型InGaAsP層とp型AlGaInAs層とp型AlGaAsSb層とを含むp型半導体積層構造と、
前記n型半導体積層構造と前記p型半導体積層構造とを電気的に直列に接続する電極とを備え、
前記n型InGaAsP層及び前記n型AlGaInAs層は、伝導帯のバンドオフセットがフラットになるように構成されており、
前記p型InGaAsP層、前記p型AlGaInAs層及び前記p型AlGaAsSb層は、価電子帯のバンドオフセットがフラットになるように構成されていることを特徴とする熱電変換素子。 - n型InGaP層とn型AlGaAs層とを含むn型半導体積層構造と、
p型InGaP層とp型AlGaAs層とを含むp型半導体積層構造と、
前記n型半導体積層構造と前記p型半導体積層構造とを電気的に直列に接続する電極とを備え、
前記n型InGaP層及び前記n型AlGaAs層は、伝導帯のバンドオフセットがフラットになるように構成されており、
前記p型InGaP層及び前記p型AlGaAs層は、価電子帯のバンドオフセットがフラットになるように構成されていることを特徴とする熱電変換素子。 - 熱電変換素子を備え、
前記熱電変換素子が、
n型InGaAsP層とn型AlGaInAs層とを含むn型半導体積層構造と、
p型InGaAsP層とp型AlGaInAs層とを含むp型半導体積層構造と、
前記n型半導体積層構造と前記p型半導体積層構造とを電気的に直列に接続する電極とを備え、
前記n型InGaAsP層及び前記n型AlGaInAs層は、伝導帯のバンドオフセットがフラットになるように構成されており、
前記p型InGaAsP層及び前記p型AlGaInAs層は、価電子帯のバンドオフセットがフラットになるように構成されていることを特徴とする熱電変換モジュール。 - 熱電変換素子を備え、
前記熱電変換素子が、
n型AlGaInAs層とn型AlGaAsSb層とを含むn型半導体積層構造と、
p型AlGaInAs層とp型AlGaAsSb層とを含むp型半導体積層構造と、
前記n型半導体積層構造と前記p型半導体積層構造とを電気的に直列に接続する電極とを備え、
前記n型AlGaInAs層及び前記n型AlGaAsSb層は、伝導帯のバンドオフセットがフラットになるように構成されており、
前記p型AlGaInAs層及び前記p型AlGaAsSb層は、価電子帯のバンドオフセットがフラットになるように構成されていることを特徴とする熱電変換モジュール。 - 熱電変換素子を備え、
前記熱電変換素子が、
n型InGaAsP層とn型AlGaInAs層とを含むn型半導体積層構造と、
p型InGaAsP層とp型AlGaInAs層とp型AlGaAsSb層とを含むp型半導体積層構造と、
前記n型半導体積層構造と前記p型半導体積層構造とを電気的に直列に接続する電極とを備え、
前記n型InGaAsP層及び前記n型AlGaInAs層は、伝導帯のバンドオフセットがフラットになるように構成されており、
前記p型InGaAsP層、前記p型AlGaInAs層及び前記p型AlGaAsSb層は、価電子帯のバンドオフセットがフラットになるように構成されていることを特徴とする熱電変換モジュール。 - 熱電変換素子を備え、
前記熱電変換素子が、
n型InGaP層とn型AlGaAs層とを含むn型半導体積層構造と、
p型InGaP層とp型AlGaAs層とを含むp型半導体積層構造と、
前記n型半導体積層構造と前記p型半導体積層構造とを電気的に直列に接続する電極とを備え、
前記n型InGaP層及び前記n型AlGaAs層は、伝導帯のバンドオフセットがフラットになるように構成されており、
前記p型InGaP層及び前記p型AlGaAs層は、価電子帯のバンドオフセットがフラットになるように構成されていることを特徴とする熱電変換モジュール。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009108245A JP5402214B2 (ja) | 2009-04-27 | 2009-04-27 | 熱電変換素子及び熱電変換モジュール |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009108245A JP5402214B2 (ja) | 2009-04-27 | 2009-04-27 | 熱電変換素子及び熱電変換モジュール |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010258299A JP2010258299A (ja) | 2010-11-11 |
JP5402214B2 true JP5402214B2 (ja) | 2014-01-29 |
Family
ID=43318853
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009108245A Active JP5402214B2 (ja) | 2009-04-27 | 2009-04-27 | 熱電変換素子及び熱電変換モジュール |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5402214B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8901612B2 (en) * | 2011-02-28 | 2014-12-02 | Phononic Devices, Inc. | Thin-film heterostructure thermoelectrics in a group IIa and IV-VI materials system |
CN103199188B (zh) * | 2012-01-09 | 2016-06-08 | 天津大学 | 由薄膜温差电材料制造的叠层结构微型温差电器件及制造方法 |
US10043963B2 (en) * | 2013-01-31 | 2018-08-07 | Hitachi, Ltd. | Thermoelectric conversion element and thermoelectric conversion module |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3567278B2 (ja) * | 2001-08-22 | 2004-09-22 | 日本航空電子工業株式会社 | 2次元フォトニック結晶 |
JP2005506693A (ja) * | 2001-10-05 | 2005-03-03 | リサーチ・トライアングル・インスティチュート | フォノンブロッキング電子伝達低次元構造 |
-
2009
- 2009-04-27 JP JP2009108245A patent/JP5402214B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2010258299A (ja) | 2010-11-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5077109B2 (ja) | 光電デバイス | |
US8853519B2 (en) | Thermoelectric conversion device and method of manufacturing the same, and electronic apparatus | |
TW201044625A (en) | Multijunction solar cells with group IV/III-V hybrid alloys | |
JP6609109B2 (ja) | 熱電変換素子およびその製造方法、および熱電発電装置およびペルチェ装置 | |
US20200381589A1 (en) | Semiconductor light-emitting device and method of manufacturing the same | |
JP6785331B2 (ja) | 半導体光デバイスの製造方法及び半導体光デバイスの中間体 | |
JP5402214B2 (ja) | 熱電変換素子及び熱電変換モジュール | |
WO2020255976A1 (ja) | 半導体光デバイスの製造方法及び半導体光デバイス | |
RU2657073C2 (ru) | Фотовольтаический элемент с переменной запрещенной зоной | |
JP2006216896A (ja) | 太陽電池の製造方法 | |
US11888090B2 (en) | Semiconductor light-emitting element and method of producing semiconductor light-emitting element | |
JP6220614B2 (ja) | 半導体装置の製造方法および半導体装置 | |
WO2013047059A1 (ja) | 化合物半導体太陽電池製造用積層体、化合物半導体太陽電池およびその製造方法 | |
DE112020002694T5 (de) | Lichtemittierendes element und verfahren zum herstellen eines arrays aus lichtemittierenden elementen | |
US20220406967A1 (en) | Light-emitting element and method of producing the same | |
JP2008047627A (ja) | 半導体発光素子及びその製造方法 | |
TWI743463B (zh) | 半導體光元件的製造方法以及半導體光元件的中間體 | |
DE112020006444T5 (de) | Lichtemissionselement | |
DE112020006452T5 (de) | Lichtemissionselement, verfahren zum herstellen desselben und lichtemissionselementarray | |
US9401444B2 (en) | Solar cell and manufacturing method thereof | |
JPH08204215A (ja) | 直列接続型太陽電池 | |
JP7413599B1 (ja) | Iii-v族化合物半導体発光素子及びiii-v族化合物半導体発光素子の製造方法 | |
JP2015122441A (ja) | 受光素子及び光電変換回路 | |
JP2017034189A (ja) | 光電変換素子 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111205 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130212 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130219 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130419 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131001 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131014 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5402214 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |