WO2010073391A1 - 熱電変換素子及びその製造方法並びに電子機器 - Google Patents

熱電変換素子及びその製造方法並びに電子機器 Download PDF

Info

Publication number
WO2010073391A1
WO2010073391A1 PCT/JP2008/073813 JP2008073813W WO2010073391A1 WO 2010073391 A1 WO2010073391 A1 WO 2010073391A1 JP 2008073813 W JP2008073813 W JP 2008073813W WO 2010073391 A1 WO2010073391 A1 WO 2010073391A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor
thermoelectric conversion
conversion element
multilayer structure
element according
Prior art date
Application number
PCT/JP2008/073813
Other languages
English (en)
French (fr)
Inventor
大介 岩井
Original Assignee
富士通株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 富士通株式会社 filed Critical 富士通株式会社
Priority to JP2010543723A priority Critical patent/JP5293748B2/ja
Priority to PCT/JP2008/073813 priority patent/WO2010073391A1/ja
Publication of WO2010073391A1 publication Critical patent/WO2010073391A1/ja
Priority to US13/116,663 priority patent/US8853519B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N10/00—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects
    • H10N10/80—Constructional details
    • H10N10/85—Thermoelectric active materials
    • H10N10/857—Thermoelectric active materials comprising compositions changing continuously or discontinuously inside the material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N10/00—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects
    • H10N10/10—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects operating with only the Peltier or Seebeck effects
    • H10N10/17—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects operating with only the Peltier or Seebeck effects characterised by the structure or configuration of the cell or thermocouple forming the device

Definitions

  • the present invention relates to a thermoelectric conversion element, a manufacturing method thereof, and an electronic device.
  • thermoelectric conversion elements using the Seebeck effect are attracting attention as energy-saving technologies that take environmental issues into consideration from the viewpoint of using waste heat.
  • a conventional thermoelectric conversion element is provided between an electrode made of a conductive material provided on an insulating material on a high temperature side and an electrode made of a conductive material provided on an insulating material on a low temperature side. It has a structure in which a P-type semiconductor element made of a single material and an N-type semiconductor element made of a single material are provided.
  • Seijiro Sano “Development of high-efficiency thermoelectric conversion module / system”, Thermoelectric Forum (2005.10.31), pp. 15-16, Engineering Promotion Association
  • thermoelectric conversion element used in a power plant or a thermoelectric conversion element for a wristwatch has already been put into practical use, but a thermoelectric conversion element in the middle output range from millimeter W to kiloW class is put into practical use. Difficult to do. The cause is low conversion efficiency.
  • the figure of merit ZT used as a thermoelectric material characteristic index (conversion efficiency index) is T: temperature, ⁇ : Seebeck coefficient, ⁇ : electrical conductivity, X: thermal conductivity, m * : effective mass, ⁇ : mobility Is expressed by the following equation.
  • ZT ⁇ 2 ⁇ T / X, Z ⁇ m * ⁇ / X
  • the electrical conductivity ⁇ may be increased and the thermal conductivity X may be decreased.
  • thermoelectric materials such as semiconductor elements used in conventional thermoelectric conversion elements
  • the electrical conductivity ⁇ and the thermal conductivity X are usually in a proportional relationship.
  • the effective mass m * and the mobility ⁇ are usually in an inversely proportional relationship.
  • thermoelectric conversion element having high conversion efficiency and an electronic device equipped with such a thermoelectric conversion element.
  • thermoelectric conversion element includes a semiconductor multilayer structure formed by laminating semiconductor layers made of different semiconductor materials, and each semiconductor layer constituting the semiconductor multilayer structure has a conduction band or valence band discontinuity. It is a requirement that the material and composition are set so that there is no existing.
  • This electronic apparatus is required to include the thermoelectric conversion element, the heat generating unit, and the cooling unit.
  • thermoelectric conversion element the first semiconductor layer and the second semiconductor layer whose materials and compositions are set are alternately stacked on a semiconductor substrate so that there is no conduction band or valence band discontinuity.
  • a semiconductor multilayer structure is formed, and an upper electrode is formed on the upper surface of the semiconductor multilayer structure, and a lower electrode is formed on the back surface of the semiconductor substrate.
  • thermoelectric conversion element having high conversion efficiency and an electronic device including such a thermoelectric conversion element can be realized.
  • FIG. 1A is a schematic diagram showing a configuration of the thermoelectric conversion element according to the first embodiment
  • FIG. 1B is a diagram showing a band structure of a semiconductor multilayer structure that constitutes the thermoelectric conversion element.
  • FIG. 2A is a schematic cross-sectional view showing the configuration of the semiconductor multilayer structure constituting the thermoelectric conversion element according to the first embodiment
  • FIG. 2B is a diagram showing the band structure of this semiconductor multilayer structure.
  • FIG. 3A is a schematic cross-sectional view illustrating a configuration of a semiconductor multilayer structure that constitutes a thermoelectric conversion element according to a modification of the first embodiment
  • FIG. 3B illustrates a band structure of the semiconductor multilayer structure.
  • thermoelectric conversion element 4A to 4C are schematic cross-sectional views for explaining the method for manufacturing the thermoelectric conversion element according to the first embodiment. It is a typical perspective view for demonstrating the structure of the thermoelectric conversion element concerning 1st Embodiment, and its manufacturing method. It is a schematic diagram which shows the structure of the thermoelectric conversion element concerning 2nd Embodiment. It is a typical perspective view which shows one structural example (thing provided with a wire-shaped semiconductor laminated structure) of the thermoelectric conversion element concerning 2nd Embodiment. It is a typical perspective view which shows the other structural example (thing provided with a mesa-shaped semiconductor laminated structure) concerning the thermoelectric conversion element concerning 2nd Embodiment.
  • FIG. 10A and FIG. 10B are schematic cross-sectional views for explaining a method for manufacturing a thermoelectric conversion element according to a modification of the second embodiment.
  • FIG. 11A to FIG. 11C are schematic cross-sectional views for describing a method for manufacturing a thermoelectric conversion element according to a modification of the second embodiment. It is typical sectional drawing for demonstrating the manufacturing method of the thermoelectric conversion element concerning the other modification of 2nd Embodiment. It is a schematic diagram which shows the structure of the electronic device concerning 3rd Embodiment. It is a schematic diagram which shows the structure of the conventional thermoelectric conversion element.
  • thermoelectric conversion element a thermoelectric conversion element, a manufacturing method thereof, and an electronic device according to the present embodiment will be described with reference to the drawings.
  • thermoelectric conversion element and a manufacturing method thereof according to the first embodiment will be described with reference to FIGS.
  • the thermoelectric conversion element includes a semiconductor multilayer structure 3 formed by laminating a plurality of semiconductor layers 1 and 2 made of different semiconductor materials, and the semiconductor multilayer structure. 3 is provided with a positive electrode 4 and a negative electrode 5 provided so as to sandwich 3 between the upper and lower sides in the stacking direction.
  • the semiconductor multilayer structure 3 is formed on a semiconductor substrate 6, and a positive electrode (upper electrode) 4 is provided on the upper surface of the semiconductor multilayer structure 3.
  • a negative electrode (lower electrode) 5 is provided on the back surface of the substrate 6.
  • thermoelectric conversion element is provided, for example, between a heat generating part (high temperature part) 7 and a cooling part (low temperature part) 8 included in an electronic device as shown in FIG. That is, the thermoelectric conversion element is provided such that one electrode (here, positive electrode 4) is in contact with the heat generating part 7 and the other electrode (here, negative electrode) 5 is in contact with the cooling part 8.
  • a temperature gradient is provided in the stacking direction of the semiconductor stacked structure 3. For example, when the heat generating unit 7 and the cooling unit 8 are positioned above and below, a temperature gradient is provided in the vertical direction.
  • each of the semiconductor layers 1 and 2 constituting the semiconductor multilayer structure 3 has no conduction band discontinuity in the band structure as shown in FIG. Material and composition are set.
  • the semiconductor multilayer structure 3 is formed by alternately laminating InGaAlAs layers 1A and InP layers 2A that are lattice-matched to each other. That is, the semiconductor multilayer structure 3 is formed by alternately laminating two semiconductor layers 1A and 2A having different band gaps.
  • the semiconductor multilayer structure 3 has a superlattice structure. As shown in FIG.
  • each semiconductor layer (here, InGaAlAs layer 1A and InP layer 2A) is preferably doped with n-type.
  • a conventional single material existing in the natural world can be obtained by a semiconductor stacked structure 3 (here, an artificial material using a superlattice structure) formed by stacking a plurality of semiconductor layers 1A and 2A made of different semiconductor materials. It becomes possible to realize a thermoelectric conversion element with high conversion efficiency, which was difficult to realize with the one used.
  • the material and composition are set so that there is no conduction band discontinuity, but the present invention is not limited to this.
  • the materials and compositions of the semiconductor layers 1 and 2 constituting the semiconductor multilayer structure 3 may be set so that there is no valence band discontinuity.
  • the semiconductor multilayer structure 3 is formed by alternately laminating InGaAsP layers 1B and InGaAlAs layers 2B as shown in FIG. 3A, for example, and as shown in FIG.
  • each semiconductor layer (here, the InGaAsP layer 1B and the InGaAlAs layer 2B) is preferably doped with p-type.
  • the materials and compositions of the semiconductor layers 1 and 2 constituting the semiconductor multilayer structure 3 may be set so that there is no discontinuity of the conduction band and the valence band.
  • the materials and compositions of the semiconductor layers 1 and 2 constituting the semiconductor multilayer structure 3 are set so that there is no discontinuity of the conduction band or the valence band (at least one of the conduction band and the valence band). It ’s fine.
  • the semiconductor multilayer structure 3 is formed by alternately laminating two semiconductor layers 1 and 2 having different band gaps.
  • the present invention is not limited to this.
  • the semiconductor layers constituting the semiconductor stacked structure may not have different band gaps.
  • the semiconductor stacked structure does not have to be formed by alternately stacking two semiconductor layers, for example, by stacking semiconductor layers made of two or more different semiconductor materials (semiconductor materials having different materials or compositions). There may be.
  • the semiconductor layers 1 and 2 constituting the semiconductor multilayer structure 3 constitute a superlattice structure.
  • the present invention is not limited to this.
  • the thickness of each semiconductor layer is large. It does not have to be a lattice structure.
  • the semiconductor layers 1 and 2 constituting the semiconductor multilayer structure 3 are lattice-matched to each other.
  • each semiconductor layer constituting the semiconductor multilayer structure has a lattice constant. May be formed of different semiconductor materials.
  • the thickness of each semiconductor layer is preferably set to a critical film thickness or less at which lattice defects do not occur.
  • each semiconductor layer 1 (1A, 1B), 2 (2A, 2B) which comprises the semiconductor laminated structure 3 is the same thickness [FIG. 1 (A), FIG. 2 (A). FIG. 3 (A)].
  • the present invention is not limited to this, and the semiconductor layers 1 and 2 constituting the semiconductor multilayer structure 3 may have different thicknesses. In the case of the present embodiment, it is preferable to make the thickness of the InGaAlAs layer 1A thicker than the thickness of the InP layer 2A.
  • the thickness of the quaternary compound semiconductor layer is set to the thickness of the binary compound semiconductor layer. It is preferable to make it thicker. Thereby, thermal conductivity can be lowered.
  • thermoelectric conversion element a method for manufacturing the thermoelectric conversion element according to the present embodiment will be described with reference to FIGS. 4 (A) to 4 (C) and FIG.
  • the carrier is an electron
  • a superlattice structure including the InGaAlAs layer 1A and the InP layer 2A is formed as the semiconductor multilayer structure 3 will be described as an example.
  • an InP substrate (semiconductor substrate) 6 used as a base for forming the superlattice structure 3 is prepared.
  • an InGaAlAs layer 1A and an InP layer 2A that are lattice-matched to each other are alternately stacked on the InP substrate 6 by, for example, MOCVD (metal organic chemical vapor deposition).
  • MOCVD metal organic chemical vapor deposition
  • / InGaAlAs superlattice structure (semiconductor laminated structure) 3 is formed.
  • TMI In
  • TMG Ga
  • TMA Al
  • TBA As
  • TBP TBP
  • the InGaAlAs layer 1A has a composition with a wavelength of 1.15 ⁇ m
  • the InP layer 2A has a composition with a wavelength of 0.92 ⁇ m, and is set so that no conduction band discontinuity occurs in the band structure between the InGaAlAs layer 1A and the InP layer 2A.
  • each layer 1A, 2A is preferably doped n-type.
  • a metal (upper electrode 4 and lower electrode 5) is formed on the stacked surface (upper surface) of the superlattice structure 3 and the back surface of the InP substrate 6 by, for example, vapor deposition.
  • Ti / Au, AuGe / Au, etc. are formed, and a thermoelectric conversion element using the superlattice structure 3 as shown in FIG. 5 is completed.
  • a carrier is a hole and a superlattice structure including an InGaAsP layer 1B and an InGaAlAs layer 2B is formed as the semiconductor stacked structure 3
  • the InGaAsP layer 1B, InGaAlAs are formed on the InP substrate 6 by, for example, MOCVD.
  • the layers 2B may be alternately stacked sequentially.
  • the InGaAsP layer 1B has a composition with a wavelength of 1.3 ⁇ m
  • the InGaAlAs layer 2B has a composition with a wavelength of 1.0 ⁇ m or less
  • a valence band discontinuity occurs in the band structure between the InGaAsP layer 1B and the InGaAlAs layer 2B. It should be set so that there is no. Also, since it is the holes that are responsible for electrical conduction, it is preferable that the layers 1B and 2B be doped p-type.
  • thermoelectric conversion element and the manufacturing method thereof according to the present embodiment there is an advantage that a thermoelectric conversion element having high conversion efficiency can be realized.
  • thermoelectric conversion element and a method for manufacturing the thermoelectric conversion element according to the second embodiment will be described with reference to FIGS. 6 to 11C.
  • thermoelectric conversion element and the method for manufacturing the same according to the present embodiment are shown in FIGS. 6, 7, and 8 as compared to the above-described first embodiment and the modifications thereof (see FIGS. 1A and 5).
  • the semiconductor stacked structure is different in that it includes a plurality of semiconductor stacked structures 3A having a mesa shape (stripe shape) or a wire shape (column shape). That is, in the first embodiment described above, in order to increase the scattering of phonons, the interface between the semiconductor layers 1 and 2 constituting the semiconductor multilayer structure 3 is mainly used.
  • a plurality of mesa-shaped or wire-shaped semiconductor stacked structures 3A are provided as the semiconductor stacked structure, and the surface (side surface) of the semiconductor stacked structure 3A in addition to the interface between the semiconductor layers 1 and 2 is provided. ) (That is, by increasing the surface area) to increase the scattering of phonons so that a higher figure of merit ZT can be realized.
  • 6, 7, and 8 the same components as those in the first embodiment described above [see FIG. 1A and FIG. 5] are denoted by the same reference numerals.
  • the mesa-shaped or wire-shaped semiconductor stacked structure 3A extending in the semiconductor stacking direction has the shortest cross section distance (diameter in the case of a circle; short diameter in the case of an ellipse; short side length in the case of a quadrangle). Is 1 ⁇ m or less. That is, the mesa-shaped or wire-shaped semiconductor multilayer structure 3A is configured by sufficiently shortening the shortest distance of the cross section with respect to the height (by making the shortest distance of the cross section equal to or less than the height).
  • the mesa-like or wire-like semiconductor multilayer structure 3A preferably has a cross-sectional area of 1 ⁇ m 2 or less. That is, it is preferable to configure the wire-shaped semiconductor multilayer structure 3A by making the cross-sectional area sufficiently small with respect to the height (by making the peripheral length of the cross-section not more than the height). Thereby, the figure of merit ZT can be improved as much as the surface area increases. Since the output using such a wire-like semiconductor laminated structure 3A is small with respect to the element size, the output is not so required, but it is suitable for an application in which change efficiency is required.
  • the semiconductor multilayer structure 3A has a superlattice structure, a thermoelectric conversion element using this is called a thermoelectric conversion element using a nanowire superlattice (superlattice wire structure).
  • the InP / InGaAlAs superlattice structure 3A (see FIGS. 6 and 7) will be described as an example with reference to FIG.
  • the InP / InGaAlAs superlattice structure 3, the upper electrode 4 and the lower electrode 5 are provided in the same manner as in the case of the first embodiment described above (see FIGS. 4A to 4C, FIG. 5).
  • a thermoelectric conversion element is produced. Then, as shown in FIG.
  • thermoelectric conversion element including a plurality of wire-like InP / InGaAlAs superlattice structures (semiconductor laminated structures) 3A as shown in FIG. 7 is completed.
  • nothing is filled in the space between the plurality of wire-like InP / InGaAlAs superlattice structures (semiconductor laminated structures) 3A.
  • the wire-like InP / InGaAlAs superlattice structure 3A is not limited to this.
  • the wire-like InP / InGaAlAs superlattice structure 3A may be formed as follows.
  • a catalyst serving as a base point for forming a wire-like InP / InGaAlAs superlattice structure 3A at a desired position on a Si substrate (semiconductor substrate) 6A by, for example, photolithography.
  • Layers 9 (for example, Au) 9 are formed at a plurality of locations.
  • an InGaAlAs layer 1A and an InP layer 2A are alternately stacked on the plurality of Au layers 9 as the catalyst layer by MOCVD, for example, to form a plurality of wire-like InP. / InGaAlAs superlattice structure (semiconductor laminated structure) 3A is formed.
  • TMI In
  • TMG Ga
  • TMA Al
  • TBA Al
  • TBP TBP
  • the InGaAlAs layer 1A has a composition with a wavelength of 1.15 ⁇ m
  • the InP layer 2A has a composition with a wavelength of 0.92 ⁇ m so that no conduction band discontinuity occurs in the band structure between the InGaAlAs layer 1A and the InP layer 2A.
  • each layer 1A, 2A is preferably doped n-type.
  • a sacrificial film 10 is formed on the entire surface using, for example, a photoresist, and the top of each wire-like InP / InGaAlAs superlattice structure 3A is cleaved by, for example, etching. Do.
  • a metal for example, Ti / Au, AuGe / Au, etc.
  • the electrode material of the upper electrode 4 is formed on the surface (upper surface) of the superlattice structure 3A by, for example, vapor deposition. After forming, the sacrificial layer 10 is removed.
  • thermoelectric conversion element (refer FIG. 6) provided with 3A of some wire-like InP / InGaAlAs superlattice structures is completed.
  • the thermoelectric conversion element includes a catalyst layer 9 between the semiconductor substrate 6A and the semiconductor stacked structure 3A.
  • catalyst layers (for example, Au) 9 serving as a base point for forming the mesa-like InP / InGaAlAs superlattice structure 3A should be formed at a plurality of locations. It ’s fine.
  • the method for forming the wire-like InP / InGaAlAs superlattice structure 3A [see FIGS. 9 and 11C] is described as an example.
  • the wire-like InGaAsP / InGaAlAs superlattice is described.
  • the structure 3A can also be formed by a similar method.
  • the wire-like InGaAsP / InGaAlAs superlattice structure 3A is formed using the catalyst layer 9, as shown in FIG. 12, the InGaAsP2A and InGaAlAs2B are formed on the plurality of Au layers 9 as the catalyst layer by, for example, MOCVD.
  • MOCVD Metal Organic Chemical Vapor Deposition
  • thermoelectric conversion element and the manufacturing method thereof according to the present embodiment there is an advantage that a thermoelectric conversion element having high conversion efficiency can be realized as in the case of the first embodiment.
  • a thermoelectric conversion element having high conversion efficiency can be realized as in the case of the first embodiment.
  • a thermoelectric conversion element having higher conversion efficiency can be realized.
  • a thermoelectric conversion element having higher conversion efficiency can be realized.
  • the electronic device includes a CPU chip (heat generating part; high temperature part) 21 mounted on a printed wiring board 20 and a microheat provided so as to be in contact with the CPU chip 21.
  • a pipe (heat generating part; high temperature part) 22, a cooling part (low temperature part) 23, and a power storage part 24 are provided.
  • the thermoelectric conversion element [see FIGS. 1A, 1B, and 6] 30 according to each of the above-described embodiments and modifications thereof is applied to such an electronic device. ing. That is, as shown in FIG. 13, the thermoelectric conversion elements 30 according to the above-described embodiments and their modifications are provided between the heat generating units 21 and 22 and the cooling unit 23 of the electronic device.
  • this electronic device includes a thermoelectric conversion element [see FIG. 1A, FIG. 1B, FIG. 6] 30 according to each of the above-described embodiments and modifications thereof, and a heat generating portion (high temperature portion) 21. , 22 and a cooling part (low temperature part) 23, and the thermoelectric conversion element 30 is provided between the heat generating parts 21, 22 and the cooling part 23.
  • thermoelectric conversion element 30 is disposed so as to be in contact with the cooling unit 23 inside the electronic device.
  • a temperature gradient is provided in the stacking direction of the semiconductor stacked structure.
  • the heat generating parts 21 and 22 and the cooling part 23 are positioned above and below, a temperature gradient is provided in the vertical direction.
  • thermoelectric conversion element 30 since the structure and manufacturing method of the thermoelectric conversion element 30 are the same as the thing of each above-mentioned embodiment and its modification, description is abbreviate
  • the thermoelectric conversion element according to each of the above-described embodiments and their modifications [see FIGS. 1A, 1B, and 6] 30 is added to the electronic device including the CPU chip 21.
  • the present invention is not limited to this.
  • thermoelectric conversion element according to each of the above-described embodiments and modifications thereof is applied to an electronic apparatus including an electronic device serving as a heat generation source, such as a high-output / high-frequency power amplifier or a drive module of an electric vehicle [FIG. 1B and 6] can be applied.
  • thermoelectric conversion can be performed using the electronic device which becomes a heat source.
  • the electronic devices for utilizing waste heat such as thermal power plants, server systems, body temperature, etc., the thermoelectric conversion elements according to the above-described embodiments and their modifications [FIG. 1 (A), FIG. B), see FIG. 6] can also be applied.
  • each semiconductor layer constituting the semiconductor multilayer structure is InP / InGaAlAs or InGaAsP / InGaAlAs, but is not limited to this, for example, GaN / InGaN
  • Other semiconductor layers may be combined, and the combination of the semiconductor layers to form the semiconductor stacked structure can be appropriately determined according to the purpose such as the operating temperature range.
  • each semiconductor layer constituting the semiconductor multilayer structure is GaN / InGaN.

Landscapes

  • Photovoltaic Devices (AREA)

Abstract

　高い変換効率を有する熱電変換素子及びこのような熱電変換素子を備える電子機器を実現するために、熱電変換素子を、異なる半導体材料からなる半導体層（１，２）を積層させることによって形成された半導体積層構造３を備えるものとし、この半導体積層構造３を構成する各半導体層（１，２）の材料及び組成を、伝導帯又は価電子帯の不連続が存在しないように設定する。

Description

熱電変換素子及びその製造方法並びに電子機器
　本発明は、熱電変換素子及びその製造方法並びに電子機器に関する。
　ゼーベック効果を利用した熱電変換素子は、廃熱利用の観点から環境問題に配慮した省エネルギー技術として注目されている。
　従来の熱電変換素子は、例えば図１４に示すように、高温側の絶縁材料に設けられた導電材料からなる電極と、低温側の絶縁材料に設けられた導電材料からなる電極との間に、単一材料からなるＰ型半導体素子、及び、単一材料からなるＮ型半導体素子を設けた構造になっている。
佐野精二郎、「高効率熱電変換モジュール・システムの開発」、熱電発電フォーラム（２００５．１０．３１）、１５－１６ページ、財団法人エンジニアリング振興協会
　ところで、例えば、発電所で用いられる熱電変換素子、あるいは、腕時計用の熱電変換素子などはすでに実用化されているが、中出力域であるミリＷからキロＷクラスでの熱電変換素子を実用化するのは難しい。
　その原因は、変換効率が低いことにある。
　熱電物質の特性指標（変換効率の指標）として使われる性能指数ＺＴは、Ｔ：温度、α：ゼーベック係数、σ：電気伝導率、Ｘ：熱伝導率、ｍ＊：有効質量、μ：移動度として、次式により表される。
ＺＴ＝α２σＴ／Ｘ、Ｚ∝ｍ＊μ／Ｘ
　性能指数ＺＴを大きくするためには、電気伝導率σを大きくし、熱伝導率Ｘを小さくすれば良い。
　しかしながら、従来の熱電変換素子に用いられる半導体素子などの熱電物質では、電気伝導率σと熱伝導率Ｘとは、通常、比例関係にある。また、有効質量ｍ＊と移動度μとは、通常、反比例の関係にある。
　このため、従来の単一材料を用いた熱電変換素子では、性能指数ＺＴを大きくすることは非常に困難であり、この結果、変換効率の高い熱電変換素子を実現することができなかった。
　そこで、高い変換効率を有する熱電変換素子及びこのような熱電変換素子を備える電子機器を実現したい。
　このため、本熱電変換素子は、異なる半導体材料からなる半導体層を積層させることによって形成された半導体積層構造を備え、半導体積層構造を構成する各半導体層は、伝導帯又は価電子帯の不連続が存在しないように材料及び組成が設定されていることを要件とする。
　本電子機器は、上記の熱電変換素子と、発熱部と、冷却部とを備えることを要件とする。
　本熱電変換素子の製造方法は、半導体基板上に、伝導帯又は価電子帯の不連続が存在しないように材料及び組成が設定されている第１半導体層及び第２半導体層を交互に積層させることによって半導体積層構造を形成し、半導体積層構造の上面に上部電極を形成するとともに、半導体基板の裏面に下部電極を形成することを要件とする。
　したがって、上述の構成によれば、高い変換効率を有する熱電変換素子及びこのような熱電変換素子を備える電子機器を実現できるという利点がある。
図１（Ａ）は、第１実施形態にかかる熱電変換素子の構成を示す模式図であり、図１（Ｂ）は、この熱電変換素子を構成する半導体積層構造のバンド構造を示す図である。 図２（Ａ）は、第１実施形態にかかる熱電変換素子を構成する半導体積層構造の構成を示す模式的断面図であり、図２（Ｂ）は、この半導体積層構造のバンド構造を示す図である。 図３（Ａ）は、第１実施形態の変形例にかかる熱電変換素子を構成する半導体積層構造の構成を示す模式的断面図であり、図３（Ｂ）は、この半導体積層構造のバンド構造を示す図である。 図４（Ａ）～図４（Ｃ）は、第１実施形態にかかる熱電変換素子の製造方法を説明するための模式的断面図である。 第１実施形態にかかる熱電変換素子の構成及びその製造方法を説明するための模式的斜視図である。 第２実施形態にかかる熱電変換素子の構成を示す模式図である。 第２実施形態にかかる熱電変換素子の一の構成例（ワイヤ状の半導体積層構造を備えるもの）を示す模式的斜視図である。 第２実施形態にかかる熱電変換素子の他の構成例（メサ状の半導体積層構造を備えるもの）を示す模式的斜視図である。 第２実施形態にかかる熱電変換素子の製造方法を説明するための模式的断面図である。 図１０（Ａ），図１０（Ｂ）は、第２実施形態の変形例にかかる熱電変換素子の製造方法を説明するための模式的断面図である。 図１１（Ａ）～図１１（Ｃ）は、第２実施形態の変形例にかかる熱電変換素子の製造方法を説明するための模式的断面図である。 第２実施形態の他の変形例にかかる熱電変換素子の製造方法を説明するための模式的断面図である。 第３実施形態にかかる電子機器の構成を示す模式図である。 従来の熱電変換素子の構成を示す模式図である。
符号の説明
　１，２　半導体層
　１Ａ　ＩｎＧａＡｌＡｓ層
　１Ｂ　ＩｎＧａＡｓＰ層
　２Ａ　ＩｎＰ層
　２Ｂ　ＩｎＧａＡｌＡｓ層
　３　半導体積層構造
　３Ａ　メサ状又はワイヤ状の半導体積層構造
　４　正の電極（上部電極）
　５　負の電極（下部電極）
　６　ＩｎＰ基板（半導体基板）
　６Ａ　Ｓｉ基板（半導体基板）
　７　発熱部（高温部）
　８　冷却部（低温部）
　９　触媒層
　１０　犠牲層
　２０　プリント配線基板
　２１　ＣＰＵチップ（発熱部；高温部）
　２２　マイクロヒートパイプ（発熱部；高温部）
　２３　冷却部（低温部）
　２４　蓄電部
　３０　熱電変換素子
　以下、図面により、本実施形態にかかる熱電変換素子及びその製造方法並びに電子機器について説明する。
［第１実施形態］
　まず、第１実施形態にかかる熱電変換素子及びその製造方法について、図１（Ａ）～図５を参照しながら説明する。
　本実施形態にかかる熱電変換素子は、図１（Ａ）に示すように、異なる半導体材料からなる複数の半導体層１，２を積層させることによって形成された半導体積層構造３と、この半導体積層構造３を積層方向の上下で挟むように設けられた正の電極４及び負の電極５とを備える。
　本実施形態では、図５に示すように、半導体積層構造３は、半導体基板６上に形成されており、半導体積層構造３の上面に正の電極（上部電極）４が設けられており、半導体基板６の裏面に負の電極（下部電極）５が設けられている。
　このような熱電変換素子は、図１（Ａ）に示すように、例えば電子機器などに含まれる発熱部（高温部）７と冷却部（低温部）８との間に設けられる。つまり、熱電変換素子は、一方の電極（ここでは正の電極４）が発熱部７に接し、他方の電極（ここでは負の電極）５が冷却部８に接するように設けられる。この場合、半導体積層構造３の積層方向に温度勾配が設けられることになる。例えば、発熱部７と冷却部８とが上下に位置する場合、垂直な方向に温度勾配が設けられることになる。
　本実施形態では、キャリアが電子であるため、半導体積層構造３を構成する各半導体層１，２は、図１（Ｂ）に示すように、バンド構造において伝導帯の不連続が存在しないように材料及び組成が設定されている。
　ここでは、半導体積層構造３は、例えば図２（Ａ）に示すように、互いに格子整合するＩｎＧａＡｌＡｓ層１ＡとＩｎＰ層２Ａとを交互に積層させることによって形成されている。つまり、半導体積層構造３は、バンドギャップが異なる２つの半導体層１Ａ，２Ａを交互に積層させることによって形成されている。また、本実施形態では、半導体積層構造３は超格子構造になっている。そして、図２（Ｂ）に示すように、ＩｎＧａＡｌＡｓ層１Ａ及びＩｎＰ層２Ａは、伝導帯の不連続が存在しないように（ΔＥｃ＝０）組成が設定されている。また、本実施形態では、キャリアが電子であるため、各半導体層（ここではＩｎＧａＡｌＡｓ層１Ａ及びＩｎＰ層２Ａ）は、ｎ－ｔｙｐｅにドーピングされているのが好ましい。
　このような構成を採用することによって、キャリアである電子は、各半導体層１Ａ，２Ａの間の界面のバンドエッジでブロッキングされることなく、プラス側（＋側）からマイナス側（－側）へ拡散するため、良好な電気伝導が得られることになる。一方、フォノンは、各半導体層１Ａ，２Ａの間の界面で散乱されるため、熱伝導率は低下することになる。このように、キャリアとフォノンの大きさの違いを利用することで、従来の単一材料を用いた熱電変換素子では実現が非常に困難であった性能指数ＺＴの大幅増加を実現することができる。つまり、異なる半導体材料からなる複数の半導体層１Ａ，２Ａを積層させることによって形成される半導体積層構造３（ここでは超格子構造を用いた人工材料）によって、従来の自然界に存在する単一材料を用いたものでは実現が困難であった高変換効率の熱電変換素子を実現できることになる。
　なお、本実施形態では、伝導帯の不連続が存在しないように材料及び組成が設定されているが、これに限られるものではない。例えば、キャリアがホール（正孔）である場合、半導体積層構造３を構成する各半導体層１，２は、価電子帯の不連続が存在しないように材料及び組成を設定すれば良い。具体的には、半導体積層構造３を、例えば図３（Ａ）に示すように、ＩｎＧａＡｓＰ層１ＢとＩｎＧａＡｌＡｓ層２Ｂとを交互に積層させることによって形成し、図３（Ｂ）に示すように、ＩｎＧａＡｓＰ層１Ｂ及びＩｎＧａＡｌＡｓ層２Ｂを、価電子帯の不連続が存在しないように（ΔＥｖ＝０）組成を設定すれば良い。この場合、キャリアがホールであるため、各半導体層（ここではＩｎＧａＡｓＰ層１Ｂ及びＩｎＧａＡｌＡｓ層２Ｂ）は、ｐ－ｔｙｐｅにドーピングされているのが好ましい。また、例えば、半導体積層構造３を構成する各半導体層１，２は、伝導帯及び価電子帯の不連続が存在しないように材料及び組成が設定されていても良い。要するに、半導体積層構造３を構成する各半導体層１，２は、伝導帯又は価電子帯（伝導帯及び価電子帯の少なくとも一方）の不連続が存在しないように材料及び組成が設定されていれば良い。
　また、本実施形態では、半導体積層構造３は、バンドギャップが異なる２つの半導体層１，２を交互に積層させることによって形成されているが、これに限られるものではない。例えば、半導体積層構造を構成する各半導体層はバンドギャップが異なっていなくても良い。また、半導体積層構造は２つの半導体層を交互に積層させたものでなくても良く、例えば２種類以上の異なる半導体材料（材料又は組成が異なる半導体材料）からなる半導体層を積層させたものであっても良い。
　また、本実施形態では、半導体積層構造３を構成する各半導体層１，２は超格子構造を構成しているが、これに限られるものではなく、例えば各半導体層の厚さが厚く、超格子構造になっていなくても良い。但し、各半導体層の厚さを薄くして超格子構造を構成することで、各半導体層の間の界面の数を増やすことができるため、好ましい。
　また、本実施形態では、半導体積層構造３を構成する各半導体層１，２は互いに格子整合しているが、これに限られるものではなく、半導体積層構造を構成する各半導体層は、格子定数が異なる半導体材料によって形成されていても良い。この場合、各半導体層の厚さは、格子欠陥が生じない臨界膜厚以下に設定するのが好ましい。
　ところで、本実施形態では、半導体積層構造３を構成する各半導体層１（１Ａ，１Ｂ），２（２Ａ，２Ｂ）は同じ厚さになっている［図１（Ａ），図２（Ａ），図３（Ａ）参照］。
　なお、これに限られるものではなく、半導体積層構造３を構成する各半導体層１，２は異なる厚さになっていても良い。本実施形態の場合、ＩｎＧａＡｌＡｓ層１Ａの厚さをＩｎＰ層２Ａの厚さよりも厚くするのが好ましい。つまり、半導体積層構造が、四元化合物半導体材料からなる半導体層と、二元化合物半導体材料からなる半導体層とによって構成される場合、四元化合物半導体層の厚さを二元化合物半導体層の厚さよりも厚くするのが好ましい。これにより、熱伝導率を下げることができる。
　次に、本実施形態にかかる熱電変換素子の製造方法について、図４（Ａ）～図４（Ｃ），図５を参照しながら説明する。
　以下、キャリアが電子であり、半導体積層構造３として、ＩｎＧａＡｌＡｓ層１ＡとＩｎＰ層２Ａとからなる超格子構造を形成する場合を例に挙げて説明する。
　まず、図４（Ａ）に示すように、超格子構造３を形成するための土台として用いるＩｎＰ基板（半導体基板）６を用意する。
　次いで、図４（Ｂ）に示すように、ＩｎＰ基板６上に、例えばＭＯＣＶＤ法（有機金属気相成長法）によって、互いに格子整合するＩｎＧａＡｌＡｓ層１Ａ、ＩｎＰ層２Ａを交互に順次積層させ、ＩｎＰ／ＩｎＧａＡｌＡｓ超格子構造（半導体積層構造）３を形成する。
　ここで、原料ガスとしては、例えばＴＭＩ（Ｉｎ），ＴＭＧ（Ｇａ），ＴＭＡ（Ａｌ），ＴＢＡ（Ａｓ），ＴＢＰ（Ｐ）を用いる。ＩｎＧａＡｌＡｓ層１Ａは波長１．１５μｍの組成とし、ＩｎＰ層２Ａは波長０．９２μｍの組成とし、ＩｎＧａＡｌＡｓ層１ＡとＩｎＰ層２Ａとの間のバンド構造において伝導帯の不連続が生じないように設定する。また、本実施形態では、電気伝導を担うのは電子であるため、各層１Ａ，２Ａはｎ－ｔｙｐｅにドーピングするのが好ましい。
　次に、図４（Ｃ）に示すように、超格子構造３の積層表面（上面）、及び、ＩｎＰ基板６の裏面に、例えば蒸着法などによって、上部電極４及び下部電極５となる金属（例えばＴｉ／Ａｕ，ＡｕＧｅ／Ａｕなど）を形成し、図５に示すような超格子構造３を用いた熱電変換素子が完成する。
　なお、キャリアがホールであり、半導体積層構造３として、ＩｎＧａＡｓＰ層１ＢとＩｎＧａＡｌＡｓ層２Ｂとからなる超格子構造を形成する場合には、ＩｎＰ基板６上に、例えばＭＯＣＶＤ法によって、ＩｎＧａＡｓＰ層１Ｂ、ＩｎＧａＡｌＡｓ層２Ｂを交互に順次積層させれば良い。この場合、ＩｎＧａＡｓＰ層１Ｂは波長１．３μｍの組成とし、ＩｎＧａＡｌＡｓ層２Ｂは波長１．０μｍ以下の組成とし、ＩｎＧａＡｓＰ層１ＢとＩｎＧａＡｌＡｓ層２Ｂとの間のバンド構造において価電子帯の不連続が生じないように設定すれば良い。また、電気伝導を担うのはホールであるため、各層１Ｂ，２Ｂはｐ－ｔｙｐｅにドーピングするのが好ましい。
　したがって、本実施形態にかかる熱電変換素子及びその製造方法によれば、高い変換効率を有する熱電変換素子を実現できるという利点がある。
［第２実施形態］
　次に、第２実施形態にかかる熱電変換素子及びその製造方法について、図６～図１１（Ｃ）を参照しながら説明する。
　本実施形態にかかる熱電変換素子及びその製造方法は、上述の第１実施形態及びその変形例のもの［図１（Ａ），図５参照］に対し、図６，図７，図８に示すように、半導体積層構造として、メサ状（ストライプ状）又はワイヤ状（柱状）の複数の半導体積層構造３Ａを備える点が異なる。
　つまり、上述の第１実施形態では、フォノンの散乱を増加させるために、主に半導体積層構造３を構成する各半導体層１，２の界面を利用しているが、本実施形態では、図６，図７，図８に示すように、半導体積層構造として、メサ状又はワイヤ状の複数の半導体積層構造３Ａを設け、各半導体層１，２の界面に加えて半導体積層構造３Ａの表面（側面）を利用して（即ち、表面積を大きくして）フォノンの散乱を増加させて、より高い性能指数ＺＴを実現できるようにしている。なお、図６，図７，図８では、上述の第１実施形態のもの［図１（Ａ），図５参照］と同一のものには同一の符号を付している。
　本実施形態では、半導体積層方向へ延びるメサ状又はワイヤ状の半導体積層構造３Ａは、断面の最短距離（円形の場合は直径；楕円の場合は短径；四角形の場合は短辺の長さ）が１μｍ以下になっている。つまり、高さに対して断面の最短距離を十分に短くすることで（断面の最短距離を高さ以下にすることで）、メサ状又はワイヤ状の半導体積層構造３Ａを構成している。
　特に、フォノンの散乱を増加させるためには、メサ状又はワイヤ状の半導体積層構造３Ａは、断面積を１μｍ２以下にするのが好ましい。つまり、高さに対して断面積を十分に小さくすることで（断面の周辺長を高さ以下にすることで）、ワイヤ状の半導体積層構造３Ａを構成するのが好ましい。これにより、表面積が増加する分、性能指数ＺＴを向上させることができる。このようなワイヤ状の半導体積層構造３Ａを用いたものは、素子サイズに対して出力が小さくなるため、出力はそれほど要求されないが、変化効率が要求される用途に向いている。なお、ここでは、半導体積層構造３Ａは超格子構造になっているため、これを用いた熱電変換素子を、ナノワイヤ超格子（超格子ワイヤ構造）を用いた熱電変換素子という。
　以下、ワイヤ状のＩｎＰ／ＩｎＧａＡｌＡｓ超格子構造３Ａ（図６，図７参照）の形成方法を例に挙げて、図９を参照しながら説明する。
　まず、上述の第１実施形態の場合［図４（Ａ）～図４（Ｃ），図５参照］と同様の方法で、ＩｎＰ／ＩｎＧａＡｌＡｓ超格子構造３、上部電極４及び下部電極５を備える熱電変換素子を作製する。
　そして、図９に示すように、例えばフォトリソグラフィー、及び、Ａｒミリング又はＳｉＣｌ４を用いたＩＣＰドライエッチングによって、ＩｎＰ／ＩｎＧａＡｌＡｓ超格子構造（半導体積層構造）３及び上部電極４の所望の部分をエッチング除去することによって、ワイヤ状に加工する。これにより、図７に示すようなワイヤ状の複数のＩｎＰ／ＩｎＧａＡｌＡｓ超格子構造（半導体積層構造）３Ａを備える熱電変換素子が完成する。なお、本実施形態では、複数のワイヤ状ＩｎＰ／ＩｎＧａＡｌＡｓ超格子構造（半導体積層構造）３Ａの間のスペースには何も充填されていない。
　なお、メサ状の複数の半導体積層構造３Ａを形成する場合には、この工程において、ＩｎＰ／ＩｎＧａＡｌＡｓ超格子構造（半導体積層構造）３及び上部電極４の所望の部分をエッチング除去することによって、メサ状に加工すれば良い。
　また、ワイヤ状のＩｎＰ／ＩｎＧａＡｌＡｓ超格子構造３Ａ（図６，図７参照）の形成方法は、これに限られるものではなく、例えば、以下のようにして形成しても良い。
　まず、図１０（Ａ）に示すように、Ｓｉ基板（半導体基板）６Ａ上に、例えばフォトリソグラフィーによって、所望の位置にワイヤ状のＩｎＰ／ＩｎＧａＡｌＡｓ超格子構造３Ａを形成するための基点となる触媒層（例えばＡｕなど）９を複数個所に形成する。
　次に、図１０（Ｂ）に示すように、例えばＭＯＣＶＤ法によって、触媒層である複数のＡｕ層９上に、ＩｎＧａＡｌＡｓ層１Ａ、ＩｎＰ層２Ａを交互に順次積層させて、複数のワイヤ状ＩｎＰ／ＩｎＧａＡｌＡｓ超格子構造（半導体積層構造）３Ａを形成する。
　ここで、原料ガスとしては、例えばＴＭＩ（Ｉｎ），ＴＭＧ（Ｇａ），ＴＭＡ（Ａｌ），ＴＢＡ（Ａｓ），ＴＢＰ（Ｐ）を用いる。また、ＩｎＧａＡｌＡｓ層１Ａは波長１．１５μｍの組成とし、ＩｎＰ層２Ａは波長０．９２μｍの組成とし、ＩｎＧａＡｌＡｓ層１ＡとＩｎＰ層２Ａとの間のバンド構造において伝導帯の不連続が生じないように設定する。また、本実施形態では、電気伝導を担うのは電子であるため、各層１Ａ，２Ａはｎ－ｔｙｐｅにドーピングするのが好ましい。
　次いで、図１１（Ａ）に示すように、例えばフォトレジストなどを用いて、犠牲膜１０を全面に形成し、例えばエッチングなどによって、各ワイヤ状ＩｎＰ／ＩｎＧａＡｌＡｓ超格子構造３Ａの上面の頭出しを行なう。
　次に、図１１（Ｂ）に示すように、例えば蒸着法などによって、超格子構造３Ａの表面（上面）に、上部電極４の電極材料としての金属（例えばＴｉ／Ａｕ，ＡｕＧｅ／Ａｕなど）を形成した後、犠牲層１０を除去する。
　次いで、図１１（Ｃ）に示すように、Ｓｉ基板６Ａの裏面に、例えば蒸着法などによって、下部電極５の電極材料としての金属（例えばＴｉ／Ａｕ，ＡｕＧｅ／Ａｕなど）を形成する。これにより、複数のワイヤ状ＩｎＰ／ＩｎＧａＡｌＡｓ超格子構造３Ａを備える熱電変換素子（図６参照）が完成する。この場合、熱電変換素子は、図１１（Ｃ）に示すように、半導体基板６Ａと半導体積層構造３Ａとの間に触媒層９を備えるものとなる。
　なお、メサ状の複数の半導体積層構造３Ａを形成する場合には、メサ状のＩｎＰ／ＩｎＧａＡｌＡｓ超格子構造３Ａを形成するための基点となる触媒層（例えばＡｕなど）９を複数個所に形成すれば良い。
　また、本実施形態では、ワイヤ状のＩｎＰ／ＩｎＧａＡｌＡｓ超格子構造３Ａ［図９，図１１（Ｃ）参照］の形成方法を例に挙げて説明しているが、ワイヤ状のＩｎＧａＡｓＰ／ＩｎＧａＡｌＡｓ超格子構造３Ａも同様の方法によって形成することができる。例えば触媒層９を用いてワイヤ状ＩｎＧａＡｓＰ／ＩｎＧａＡｌＡｓ超格子構造３Ａを形成する場合には、図１２に示すように、例えばＭＯＣＶＤ法によって、触媒層である複数のＡｕ層９上に、ＩｎＧａＡｓＰ２Ａ、ＩｎＧａＡｌＡｓ２Ｂを交互に順次積層させて、複数のワイヤ状ＩｎＧａＡｓＰ／ＩｎＧａＡｌＡｓ超格子構造（半導体積層構造）３Ａを形成すれば良い。
　なお、その他の詳細は、上述の第１実施形態及びその変形例のものと同じであるため、ここでは説明を省略する。
　したがって、本実施形態にかかる熱電変換素子及びその製造方法によれば、上述の第１実施形態の場合と同様に、高い変換効率を有する熱電変換素子を実現できるという利点がある。特に、半導体積層構造として、メサ状又はワイヤ状の複数の半導体積層構造３Ａを設けているため、より高い性能指数ＺＴを実現でき、この結果、より高い変換効率を有する熱電変換素子を実現できることになる。
［第３実施形態］
　次に、第３実施形態にかかる電子機器について、図１３を参照しながら説明する。
　本実施形態にかかる電子機器は、例えば図１３に示すように、プリント配線基板２０上に実装されたＣＰＵチップ（発熱部；高温部）２１と、ＣＰＵチップ２１に接するように設けられたマイクロヒートパイプ（発熱部；高温部）２２と、冷却部（低温部）２３と、蓄電部２４とを備える。
　そして、本実施形態では、このような電子機器に、上述の各実施形態及びそれらの変形例にかかる熱電変換素子［図１（Ａ），図１（Ｂ），図６参照］３０を適用している。つまり、図１３に示すように、電子機器の発熱部２１，２２と冷却部２３との間に、上述の各実施形態及びそれらの変形例にかかる熱電変換素子３０が設けられている。このため、本電子機器は、上述の各実施形態及びそれらの変形例にかかる熱電変換素子［図１（Ａ），図１（Ｂ），図６参照］３０と、発熱部（高温部）２１，２２と、冷却部（低温部）２３とを備え、発熱部２１，２２と冷却部２３との間に熱電変換素子３０が設けられていることになる。
　この場合、熱電変換素子の上部電極４及び下部電極５［図１（Ａ），図１（Ｂ），図６参照］の一方が、電子機器の内部の発熱部２１，２２に接し、他方が、電子機器の内部の冷却部２３に接するように、熱電変換素子３０が配置されている。この場合、半導体積層構造の積層方向に温度勾配が設けられることになる。ここでは、発熱部２１，２２と冷却部２３とが上下に位置するため、垂直な方向に温度勾配が設けられていることになる。
　なお、熱電変換素子３０の構成や製造方法は、上述の各実施形態及びその変形例のものと同じであるため、ここでは説明を省略する。
　したがって、本実施形態にかかる電子機器によれば、上述の各実施形態のものと同様に、高い変換効率を有する熱電変換素子を備える電子機器を実現できるという利点がある。
　なお、上述の実施形態では、ＣＰＵチップ２１を備える電子機器に、上述の各実施形態及びそれらの変形例にかかる熱電変換素子［図１（Ａ），図１（Ｂ），図６参照］３０を適用する場合を例に挙げて説明しているが、これに限られるものではない。例えば、高出力・高周波電力増幅器、電気自動車の駆動モジュールなど、発熱源となる電子デバイスを備える電子機器に、上述の各実施形態及びそれらの変形例にかかる熱電変換素子［図１（Ａ），図１（Ｂ），図６参照］を適用することができる。これにより、発熱源となる電子デバイスを利用して熱電変換を行なえることになる。また、例えば、火力発電所、サーバシステム、体温などの廃熱を利用するための電子機器に、上述の各実施形態及びそれらの変形例にかかる熱電変換素子［図１（Ａ），図１（Ｂ），図６参照］を適用することもできる。
［その他］
　なお、上述の各実施形態及びその変形例では、半導体積層構造を構成する各半導体層を、ＩｎＰ／ＩｎＧａＡｌＡｓ、又は、ＩｎＧａＡｓＰ／ＩｎＧａＡｌＡｓとしているが、これに限られるものではなく、例えば、ＧａＮ／ＩｎＧａＮなどの他の半導体層の組み合わせにしても良く、どのような半導体層の組み合わせによって半導体積層構造を構成するかは、例えば使用温度範囲などの目的等に応じて適宜決めることができる。例えば、高温用途の場合は、半導体積層構造を構成する各半導体層をＧａＮ／ＩｎＧａＮとするのが好ましい。
　また、本発明は、上述した各実施形態及びその変形例に記載した構成に限定されるものではなく、本発明の趣旨を逸脱しない範囲で種々変形することが可能である。

Claims (20)

  1. 　異なる半導体材料からなる半導体層を積層させることによって形成された半導体積層構造を備え、
    　前記半導体積層構造を構成する各半導体層は、伝導帯又は価電子帯の不連続が存在しないように材料及び組成が設定されていることを特徴とする熱電変換素子。
  2. 　前記半導体積層構造は、バンドギャップが異なる半導体層を積層させることによって形成されていることを特徴とする、請求項１記載の熱電変換素子。
  3. 　前記半導体積層構造は、２つの半導体層を交互に積層させることによって形成されていることを特徴とする、請求項１又は２記載の熱電変換素子。
  4. 　前記半導体積層構造は、超格子構造を有することを特徴とする、請求項１～３のいずれか１項に記載の熱電変換素子。
  5. 　前記半導体積層構造を構成する各半導体層は、互いに格子整合していることを特徴とする、請求項１～４のいずれか１項に記載の熱電変換素子。
  6. 　前記半導体積層構造を構成する各半導体層は、格子定数が異なる半導体材料からなり、厚さが臨界膜厚以下に設定されていることを特徴とする、請求項１～４のいずれか１項に記載の熱電変換素子。
  7. 　前記半導体積層構造を構成する各半導体層は、同じ厚さを有することを特徴とする、請求項１～６のいずれか１項に記載の熱電変換素子。
  8. 　前記半導体積層構造を構成する各半導体層は、異なる厚さを有することを特徴とする、請求項１～６のいずれか１項に記載の熱電変換素子。
  9. 　前記半導体積層構造は、メサ状又はワイヤ状になっていることを特徴とする、請求項１～８のいずれか１項に記載の熱電変換素子。
  10. 　前記メサ状又はワイヤ状の半導体積層構造は、断面の最短距離が１μｍ以下であることを特徴とする、請求項９記載の熱電変換素子。
  11. 　前記メサ状又はワイヤ状の半導体積層構造は、断面積が１μｍ２以下になっていることを特徴とする、請求項９記載の熱電変換素子。
  12. 　前記半導体積層構造は、ＩｎＧａＡｌＡｓ層とＩｎＰ層とを交互に積層させることによって形成されており、
    　前記ＩｎＧａＡｌＡｓ層及び前記ＩｎＰ層は、伝導帯の不連続が存在しないように組成が設定されていることを特徴とする、請求項１～１１のいずれか１項に記載の熱電変換素子。
  13. 　前記半導体積層構造は、ＩｎＧａＡｓＰ層とＩｎＧａＡｌＡｓ層とを交互に積層させることによって形成されており、
    　前記ＩｎＧａＡｓＰ層及び前記ＩｎＧａＡｌＡｓ層は、価電子帯の不連続が存在しないように組成が設定されていることを特徴とする、請求項１～１１のいずれか１項に記載の熱電変換素子。
  14. 　前記半導体積層構造は、半導体基板上に形成されており、
    　前記半導体積層構造の上面に設けられた上部電極と、
    　前記半導体基板の裏面に設けられた下部電極とを備えることを特徴とする、請求項１～１３のいずれか１項に記載の熱電変換素子。
  15. 　前記半導体基板と前記半導体積層構造との間に触媒層を備えることを特徴とする、請求項１４記載の熱電変換素子。
  16. 　請求項１～１５のいずれか１項に記載の熱電変換素子と、
    　発熱部と、
    　冷却部とを備えることを特徴とする電子機器。
  17. 　前記半導体積層構造は、半導体基板上に形成されており、
    　前記半導体積層構造の上面に設けられた上部電極と、
    　前記半導体基板の裏面に設けられた下部電極とを備え、
    　前記上部電極及び前記下部電極の一方が発熱部に接続され、他方が冷却部に接続されていることを特徴とする、請求項１６記載の電子機器。
  18. 　半導体基板上に、伝導帯又は価電子帯の不連続が存在しないように材料及び組成が設定されている第１半導体層及び第２半導体層を交互に積層させることによって半導体積層構造を形成し、
    　前記半導体積層構造の上面に上部電極を形成するとともに、前記半導体基板の裏面に下部電極を形成することを特徴とする熱電変換素子の製造方法。
  19. 　前記上部電極及び前記下部電極を形成した後、前記上部電極及び前記半導体積層構造をメサ状又はワイヤ状に加工することを特徴とする、請求項１８記載の熱電変換素子の製造方法。
  20. 　半導体基板上に触媒層を形成した後、前記触媒層上に、伝導帯又は価電子帯の不連続が存在しないように材料及び組成が設定されている第１半導体層及び第２半導体層を交互に積層させることによってメサ状又はワイヤ状の半導体積層構造を形成し、
    　前記メサ状又はワイヤ状の半導体積層構造の上面に上部電極を形成するとともに、前記半導体基板の裏面に下部電極を形成することを特徴とする、請求項１８記載の熱電変換素子の製造方法。
PCT/JP2008/073813 2008-12-26 2008-12-26 熱電変換素子及びその製造方法並びに電子機器 WO2010073391A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2010543723A JP5293748B2 (ja) 2008-12-26 2008-12-26 熱電変換素子及びその製造方法並びに電子機器
PCT/JP2008/073813 WO2010073391A1 (ja) 2008-12-26 2008-12-26 熱電変換素子及びその製造方法並びに電子機器
US13/116,663 US8853519B2 (en) 2008-12-26 2011-05-26 Thermoelectric conversion device and method of manufacturing the same, and electronic apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2008/073813 WO2010073391A1 (ja) 2008-12-26 2008-12-26 熱電変換素子及びその製造方法並びに電子機器

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US13/116,663 Continuation US8853519B2 (en) 2008-12-26 2011-05-26 Thermoelectric conversion device and method of manufacturing the same, and electronic apparatus

Publications (1)

Publication Number Publication Date
WO2010073391A1 true WO2010073391A1 (ja) 2010-07-01

Family

ID=42287058

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2008/073813 WO2010073391A1 (ja) 2008-12-26 2008-12-26 熱電変換素子及びその製造方法並びに電子機器

Country Status (3)

Country Link
US (1) US8853519B2 (ja)
JP (1) JP5293748B2 (ja)
WO (1) WO2010073391A1 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120145213A1 (en) * 2010-09-11 2012-06-14 Peter Milon Orem Apparatus, systems and methods for electrical power generation from heat
CN103403899A (zh) * 2011-01-25 2013-11-20 Lg伊诺特有限公司 热电装置、具有该热电装置的热电模块以及其制造方法
JP2014511031A (ja) * 2011-02-28 2014-05-01 フォノニック デバイセズ、インク ２ａ族及び４−６族材料系における薄膜ヘテロ構造熱電変換
US20140116489A1 (en) * 2010-09-11 2014-05-01 Peter Milon Orem Apparatus, systems and methods for electrical power generation from heat
WO2014167697A1 (ja) * 2013-04-11 2014-10-16 富士通株式会社 熱電変換素子
JP2017123494A (ja) * 2011-12-30 2017-07-13 サムスン エレクトロニクス カンパニー リミテッド グラフェンを含む複合積層体、これを含む熱電材料、熱電モジュールと熱電装置
JP2017144362A (ja) * 2016-02-16 2017-08-24 Ｊｆｅスチール株式会社 触媒材料およびこれを用いた触媒反応の促進方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AT512315B1 (de) * 2011-12-19 2014-05-15 Eduard Dipl Ing Buzetzki Thermo-elektrisches-element

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1070315A (ja) * 1996-08-26 1998-03-10 Osaka Gas Co Ltd 熱電材料の製造方法
JP2000299504A (ja) * 1999-04-13 2000-10-24 Sharp Corp 半導体材料およびその製造方法
WO2003032408A1 (en) * 2001-10-05 2003-04-17 Research Triangle Institute Phonon-blocking, electron-transmitting low-dimensional structures
JP2004193200A (ja) * 2002-12-09 2004-07-08 Japan Science & Technology Agency 超格子熱電材料
JP2006269818A (ja) * 2005-03-24 2006-10-05 Aisin Seiki Co Ltd 熱電半導体素子、熱電変換装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5955772A (en) * 1996-12-17 1999-09-21 The Regents Of The University Of California Heterostructure thermionic coolers
JP2000269561A (ja) * 1999-03-19 2000-09-29 Asahi Chem Ind Co Ltd 複合構造体
US7122734B2 (en) * 2002-10-23 2006-10-17 The Boeing Company Isoelectronic surfactant suppression of threading dislocations in metamorphic epitaxial layers
US7465871B2 (en) 2004-10-29 2008-12-16 Massachusetts Institute Of Technology Nanocomposites with high thermoelectric figures of merit
JP4664725B2 (ja) * 2005-04-20 2011-04-06 日本オプネクスト株式会社 半導体レーザ素子

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1070315A (ja) * 1996-08-26 1998-03-10 Osaka Gas Co Ltd 熱電材料の製造方法
JP2000299504A (ja) * 1999-04-13 2000-10-24 Sharp Corp 半導体材料およびその製造方法
WO2003032408A1 (en) * 2001-10-05 2003-04-17 Research Triangle Institute Phonon-blocking, electron-transmitting low-dimensional structures
JP2004193200A (ja) * 2002-12-09 2004-07-08 Japan Science & Technology Agency 超格子熱電材料
JP2006269818A (ja) * 2005-03-24 2006-10-05 Aisin Seiki Co Ltd 熱電半導体素子、熱電変換装置

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120145213A1 (en) * 2010-09-11 2012-06-14 Peter Milon Orem Apparatus, systems and methods for electrical power generation from heat
US20140116489A1 (en) * 2010-09-11 2014-05-01 Peter Milon Orem Apparatus, systems and methods for electrical power generation from heat
US9444028B2 (en) * 2010-09-11 2016-09-13 Peter Milon Orem Apparatus, systems and methods for electrical power generation from heat
US8957298B2 (en) * 2010-09-11 2015-02-17 Peter Milon Orem Apparatus, systems and methods for electrical power generation from heat
US9299905B2 (en) 2011-01-25 2016-03-29 Lg Innotek Co., Ltd. Thermoelectric device and thermoelectric module having the same, and method of manufacturing the same
CN103403899A (zh) * 2011-01-25 2013-11-20 Lg伊诺特有限公司 热电装置、具有该热电装置的热电模块以及其制造方法
EP2668678A2 (en) * 2011-01-25 2013-12-04 LG Innotek Co., Ltd. Thermoelectric device and thermoelectric module having the same, and method of manufacturing the same
JP2014509074A (ja) * 2011-01-25 2014-04-10 エルジー イノテック カンパニー リミテッド ナノ構造のバルク材料を用いた熱電素子とこれを含む熱電モジュール
EP2668678A4 (en) * 2011-01-25 2014-06-11 Lg Innotek Co Ltd THERMOELECTRIC DEVICE AND THERMOELECTRIC MODULE COMPRISING SAME, AND PRODUCTION METHOD THEREOF
JP2014511031A (ja) * 2011-02-28 2014-05-01 フォノニック デバイセズ、インク ２ａ族及び４−６族材料系における薄膜ヘテロ構造熱電変換
JP2017123494A (ja) * 2011-12-30 2017-07-13 サムスン エレクトロニクス カンパニー リミテッド グラフェンを含む複合積層体、これを含む熱電材料、熱電モジュールと熱電装置
WO2014167697A1 (ja) * 2013-04-11 2014-10-16 富士通株式会社 熱電変換素子
JPWO2014167697A1 (ja) * 2013-04-11 2017-02-16 富士通株式会社 熱電変換素子
US10424708B2 (en) 2013-04-11 2019-09-24 Fujitsu Limited Thermoelectric generator
US10873017B2 (en) 2013-04-11 2020-12-22 Fujitsu Limited Thermoelectric generator
JP2017144362A (ja) * 2016-02-16 2017-08-24 Ｊｆｅスチール株式会社 触媒材料およびこれを用いた触媒反応の促進方法

Also Published As

Publication number Publication date
JP5293748B2 (ja) 2013-09-18
US8853519B2 (en) 2014-10-07
US20110284049A1 (en) 2011-11-24
JPWO2010073391A1 (ja) 2012-05-31

Similar Documents

Publication Publication Date Title
JP5293748B2 (ja) 熱電変換素子及びその製造方法並びに電子機器
JP3983933B2 (ja) 半導体レーザ、および半導体レーザの製造方法
KR101361129B1 (ko) 발광소자 및 그 제조방법
US9076925B2 (en) Thermoelectric material, method for producing the same, and thermoelectric conversion module using the same
JP6609109B2 (ja) 熱電変換素子およびその製造方法、および熱電発電装置およびペルチェ装置
JP2004200375A (ja) 半導体レーザ装置およびその製造方法
JP5259166B2 (ja) 半導体レーザ装置
CN103682073B (zh) 热电元件
US8541678B2 (en) Thermionic/thermotunneling thermo-electrical converter
JP2009194309A (ja) 熱電モジュール
JP5402214B2 (ja) 熱電変換素子及び熱電変換モジュール
US20070053394A1 (en) Cooling device using direct deposition of diode heat pump
US7888162B2 (en) Method of manufacturing a photoelectronic device
WO2021140802A1 (ja) 発光素子
JP5012370B2 (ja) 半導体レーザ素子
WO2021152686A1 (ja) 光半導体装置とその製造方法
JP2008047627A (ja) 半導体発光素子及びその製造方法
JPH11340570A (ja) 光電変換素子およびその製造方法
RU2455739C2 (ru) Линейка лазерных диодов
JPWO2020026330A1 (ja) 半導体レーザ装置の製造方法、および半導体レーザ装置
KR101297434B1 (ko) 그래핀을 이용한 반도체 소자, 및 반도체 소자 어레이
JP2009016495A (ja) 熱電素子およびその製造方法
JP3539896B2 (ja) 半導体超格子を有する半導体装置
JP2005142224A (ja) 半導体レーザ素子の実装方法
JP2024018970A (ja) ファセットの信頼性が向上した半導体レーザ

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 08879186

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2010543723

Country of ref document: JP

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 08879186

Country of ref document: EP

Kind code of ref document: A1