JP2014179583A - インターポーザ付き積層セラミックコンデンサと、積層セラミックコンデンサ用インターポーザ - Google Patents

インターポーザ付き積層セラミックコンデンサと、積層セラミックコンデンサ用インターポーザ Download PDF

Info

Publication number
JP2014179583A
JP2014179583A JP2013268352A JP2013268352A JP2014179583A JP 2014179583 A JP2014179583 A JP 2014179583A JP 2013268352 A JP2013268352 A JP 2013268352A JP 2013268352 A JP2013268352 A JP 2013268352A JP 2014179583 A JP2014179583 A JP 2014179583A
Authority
JP
Japan
Prior art keywords
conductor
interposer
conductor pads
multilayer ceramic
pads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013268352A
Other languages
English (en)
Other versions
JP6014581B2 (ja
Inventor
Kazuya Ishikawa
和也 石川
Nobuhiro Sasaki
信弘 佐々木
Hideo Ishihara
秀男 石原
Katsunosuke Haga
勝之助 芳賀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Priority to JP2013268352A priority Critical patent/JP6014581B2/ja
Priority to US14/768,424 priority patent/US9686855B2/en
Priority to CN201480009317.XA priority patent/CN104995703B/zh
Priority to PCT/JP2014/053145 priority patent/WO2014126084A1/ja
Publication of JP2014179583A publication Critical patent/JP2014179583A/ja
Application granted granted Critical
Publication of JP6014581B2 publication Critical patent/JP6014581B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/111Pads for surface mounting, e.g. lay-out
    • H05K1/112Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113Via provided in pad; Pad over filled via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/181Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09372Pads and lands
    • H05K2201/09481Via in pad; Pad over filled via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007Types of components
    • H05K2201/10015Non-printed capacitor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227Other objects, e.g. metallic pieces
    • H05K2201/10378Interposers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621Components characterised by their electrical contacts
    • H05K2201/10636Leadless chip, e.g. chip capacitor or resistor
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Abstract

【課題】電歪現象に伴う音鳴きを抑制できるインターポーザ付き積層セラミックコンデンサを提供する。
【解決手段】インターポーザ付き積層セラミックコンデンサは、絶縁基板21、2つの第1導体パッド22、2つの第2導体パッド23、及び各第1導体パッド22と各第2導体パッド23を接続する2つの導体ビア24を備えたインターポーザ20と、インターポーザ20の各第1導体パッド22に各外部電極12がハンダSOLを介してそれぞれ接合された積層セラミックコンデンサ10を具備している。インターポーザ20の各導体ビア24は各々の内側に貫通孔24aを有していて、各貫通孔24における第2導体パッド23側には前記ハンダSOLが充填されていない空隙GAが存在している。
【選択図】図5

Description

本発明は、積層セラミックコンデンサにインターポーザが取り付けられたインターポーザ付き積層セラミックコンデンサと、積層セラミックコンデンサを基板等に実装する際に用いられる積層セラミックコンデンサ用インターポーザに関する。
図1は従来のインターポーザ付き積層セラミックコンデンサの上面図、図2は図1に示したインターポーザ付き積層セラミックコンデンサの一部破断の側面図、図3は図1及び図2に示したインターポーザ付き積層セラミックコンデンサを基板に実装した状態を示す一部破断の側面図である。
尚、本欄の説明では、記述の便宜上、インターポーザ付き積層セラミックコンデンサを単にインターポーザ付きコンデンサと言い、積層セラミックコンデンサを単にコンデンサと言う。また、図1及び図2における左右方向寸法を長さと言い、図1における上下方向寸法を幅と言い、図2における上下方向寸法を高さと言う。
図1及び図2に示したインターポーザ付きコンデンサは、コンデンサ100とインターポーザ200と両者を接合するハンダSOLとから成る(例えば、下記特許文献1を参照)。
コンデンサ100は、図1及び図2に示したように、複数の内部電極層(図示省略)をその高さ方向に相互非接触で内蔵した略直方体形状の誘電体チップ101と、誘電体チップ101の相対する端面(長さ方向端面)及び該端面と隣接する4側面の一部を覆うように設けられ、且つ、4側面の一部を覆う部分が4つの略矩形状側面を有する2つの外部電極102を備え、複数の内部電極層の一部(例えば上から奇数番目)の端が2つの外部電極102の一方に接続され、且つ、他部(例えば上から偶数番目)の端が2つの外部電極102の他方に接続された構造を有している。
一方、インターポーザ200は、図1及び図2に示したように、略矩形板状の絶縁基板201と、絶縁基板201の厚さ方向の一面(上面)に前記2つの外部電極102それぞれの1つの略矩形状側面と向き合うように設けられた略矩形状の2つの第1導体パッド202と、絶縁基板201の厚さ方向の他面(下面)に2つの第1導体パッド202それぞれと向き合うように設けられた略矩形状の2つの第2導体パッド203と、絶縁基板201の長さ方向端面それぞれに設けられた略半円筒状の2つの接続導体204を備え、2つの第1導体パッド202の一方と2つの第2導体パッド203の一方が2つの接続導体204の一方を介して接続され、且つ、2つの第1導体パッド202の他方と2つの第2導体パッド203の他方が2つの接続導体204の他方を介して接続された構造を有している。2つの接続導体204は略半円筒状であるため、各々の内側にはインターポーザ200の高さ方向に延びる凹部205が存在する。
図2から分かるように、インターポーザ200の2つの第1導体パッド202それぞれの表面(上面)には、コンデンサ100の2つの外部電極102それぞれの1つの略矩形状側面(下面)がハンダSOLを介して接合されている。
図1及び図2に示したインターポーザ付きコンデンサを基板300に実装するときには、基板本体301の表面(上面)に設けられた2つの導体パッド302それぞれの表面(上面)にクリームハンダを塗布し、塗布されたクリームハンダに各第2導体パッド203の表面(下面)が接するようにインターポーザ付きコンデンサコンデンサを搭載した後、リフローハンダ付け法等の熱処理によってクリームハンダを一旦溶融してから硬化させ、各第2導体パッド203をハンダSOLを介して基板300の各導体パッド302に接合する(図3を参照)。因みに、基板300の各導体パッド302は、各第2導体パッド203よりも僅かに大きな略矩形状輪郭を有している。
図1及び図2に示したインターポーザ付きコンデンサは、インターポーザ200の絶縁基板201の長さ方向端面それぞれに略半円筒状の2つの接続導体204が在り、各接続導体204の内側にインターポーザ200の高さ方向に延びる凹部205が在るため、図3に示したように、前記熱処理時にクリームハンダ並びにインターポーザ付きコンデンサのハンダSOLが溶融すると、溶融ハンダが各凹部205を通じてコンデンサ100の各外部電極102の端面に濡れ上がり、基板300の各導体パッド302の表面からコンデンサ100の各外部電極102の端面に至るフィレットSOLaが形成される。
ところで、図3に示した実装状態においてコンデンサ100への電圧印加、特に交流電圧印加によって誘電体チップ101に電歪現象(誘電体チップ101の長さの減少及び高さの増加(矢印を参照)とその復元の繰り返し)を生じたときに、この電歪現象に伴う反りとその復元が基板201に生じて振動が発生し、この振動によって所謂音鳴きが発生することがある。特に、図3に示したようなフィレットSOLaが形成されている場合には、このフィレットSOLaに基づく引張力(太線矢印を参照)が基板300に作用するために、基板300の反りが増加して前記音鳴きが発生し易くなる。
特開2012−204572号公報
本発明の目的は、電歪現象に伴う音鳴きを抑制できるインターポーザ付き積層セラミックコンデンサと積層セラミックコンデンサ用インターポーザを提供することにある。
前記目的を達成するため、本発明のインターポーザ付き積層セラミックコンデンサは、積層セラミックコンデンサにインターポーザが取り付けられたインターポーザ付き積層セラミックコンデンサであって、(1)前記積層セラミックコンデンサは、複数の内部電極層を相互非接触で内蔵した略直方体形状の誘電体チップと、前記誘電体チップの相対する端面及び該端面と隣接する4側面の一部を覆うように設けられ、且つ、前記4側面の一部を覆う部分が4つの略矩形状側面を有する2つの外部電極を備え、前記複数の内部電極層の一部の端が前記2つの外部電極の一方に接続され、且つ、他部の端が前記2つの外部電極の他方に接続された構造を有しており、(2)前記インターポーザは、略矩形板状の絶縁基板と、前記絶縁基板の厚さ方向の一面に前記2つの外部電極それぞれの1つの略矩形状側面と向き合うように設けられた略矩形状の2つの第1導体パッドと、前記絶縁基板の厚さ方向の他面に前記2つの第1導体パッドそれぞれと向き合うように設けられた2つの第2導体パッドと、前記2つの第1導体パッドの一方の外縁と前記2つの第2導体パッドの一方の外縁よりも内側において前記絶縁基板にその厚さ方向を貫通するように設けられた1つ以上の一方側の導体ビア、並びに、前記2つの第1導体パッドの他方の外縁と前記2つの第2導体パッドの他方の外縁よりも内側において前記絶縁基板にその厚さ方向を貫通するように設けられた1つ以上の他方側の導体ビアを備え、前記2つの第1導体パッドの一方と前記2つの第2導体パッドの一方が前記1つ以上の一方側の導体ビアを介して接続され、且つ、前記2つの第1導体パッドの他方と前記2つの第2導体パッドの他方が前記1つ以上の他方側の導体ビアを介して接続された構造を有しており、(3)前記インターポーザの前記2つの第1導体パッドそれぞれの表面には前記積層セラミックコンデンサの前記2つの外部電極それぞれの1つの略矩形状側面がハンダを介して接合されており、(4)前記1つ以上の一方側の導体ビアは前記2つの第1導体パッドの一方の表面と前記2つの第2導体パッドの一方の表面で開口する貫通孔を内側に有し、且つ、前記1つ以上の他方側の導体ビアは前記2つの第1導体パッドの他方の表面と前記2つの第2導体パッドの他方の表面で開口する貫通孔を内側に有しており、(5)前記1つ以上の一方側の導体ビアの貫通孔における前記2つの第2導体パッドの一方の表面側と、前記1つ以上の他方側の導体ビアの貫通孔における前記2つの第2導体パッドの他方の表面側には、前記ハンダが充填されていない空隙が存在している。
一方、本発明のインターポーザは、積層セラミックコンデンサを基板等に実装する際に用いられる積層セラミックコンデンサ用インターポーザであって、(1)前記積層セラミックコンデンサは、複数の内部電極層を相互非接触で内蔵した略直方体形状の誘電体チップと、前記誘電体チップの相対する端面及び該端面と隣接する4側面の一部を覆うように設けられ、且つ、前記4側面の一部を覆う部分が4つの略矩形状側面を有する2つの外部電極を備え、前記複数の内部電極層の一部の端が前記2つの外部電極の一方に接続され、且つ、他部の端が前記2つの外部電極の他方に接続された構造を有しており、(2)前記インターポーザは、略矩形板状の絶縁基板と、前記絶縁基板の厚さ方向の一面に前記2つの外部電極それぞれの1つの略矩形状側面と向き合うように設けられた略矩形状の2つの第1導体パッドと、前記絶縁基板の厚さ方向の他面に前記2つの第1導体パッドそれぞれと向き合うように設けられた2つの第2導体パッドと、前記2つの第1導体パッドの一方の外縁と前記2つの第2導体パッドの一方の外縁よりも内側において前記絶縁基板にその厚さ方向を貫通するように設けられた1つ以上の一方側の導体ビア、並びに、前記2つの第1導体パッドの他方の外縁と前記2つの第2導体パッドの他方の外縁よりも内側において前記絶縁基板にその厚さ方向を貫通するように設けられた1つ以上の他方側の導体ビアを備え、前記2つの第1導体パッドの一方と前記2つの第2導体パッドの一方が前記1つ以上の一方側の導体ビアを介して接続され、且つ、前記2つの第1導体パッドの他方と前記2つの第2導体パッドの他方が前記1つ以上の他方側の導体ビアを介して接続された構造を有しており、(3)前記インターポーザの前記2つの第1導体パッドは前記積層セラミックコンデンサの前記2つの外部電極それぞれの1つの略矩形状側面をハンダを介して接合するためのものであり、(4)前記1つ以上の一方側の導体ビアは前記2つの第1導体パッドの一方の表面と前記2つの第2導体パッドの一方の表面で開口する貫通孔を内側に有し、且つ、前記インターポーザの前記1つ以上の他方側の導体ビアは前記2つの第1導体パッドの他方の表面と前記2つの第2導体パッドの他方の表面で開口する貫通孔を内側に有している。
本発明によれば、電歪現象に伴う音鳴きを抑制できるインターポーザ付き積層セラミックコンデンサと積層セラミックコンデンサ用インターポーザを提供することができる。
本発明の前記目的及び他の目的と、各目的に応じた特徴と効果は、以下の説明と添付図面によって明らかとなる。
図1は従来のインターポーザ付き積層セラミックコンデンサの上面図である。 図2は図1に示したインターポーザ付き積層セラミックコンデンサの一部破断の側面図である。 図3は図1及び図2に示したインターポーザ付き積層セラミックコンデンサを基板に実装した状態を示す一部破断の側面図である。 図4は本発明の第1実施形態であるインターポーザ付き積層セラミックコンデンサの上面図である。 図5は図4に示したインターポーザ付き積層セラミックコンデンサの縦断面図である。 図6(A)は図4及び図5に示したインターポーザの上面図、図6(B)は図4及び図5に示したインターポーザの下面図である。 図7は図4及び図5に示したインターポーザ付き積層セラミックコンデンサを基板に実装した状態を示す上面図である。 図8は図4及び図5に示したインターポーザ付き積層セラミックコンデンサを基板に実装した状態を示す縦断面図である。 図9は本発明の第2実施形態であるインターポーザ付き積層セラミックコンデンサの縦断面図である。 図10は図9に示したインターポーザの上面図である。 図11は図9に示したインターポーザ付き積層セラミックコンデンサを基板に実装した状態を示す縦断面図である。 図12は本発明の第3実施形態であるインターポーザ付き積層セラミックコンデンサの縦断面図である。 図13(A)は図12に示したインターポーザの上面図、図13(B)は図12に示したインターポーザの下面図である。 図14は図12に示したインターポーザ付き積層セラミックコンデンサを基板に実装した状態を示す縦断面図である。 図15は本発明の第4実施形態であるインターポーザ付き積層セラミックコンデンサの縦断面図である。 図16(A)は図15に示したインターポーザの上面図、図16(B)は図15に示したインターポーザの下面図である。 図17は図15に示したインターポーザ付き積層セラミックコンデンサを基板に実装した状態を示す縦断面図である。 図18は本発明の第5実施形態であるインターポーザ付き積層セラミックコンデンサの縦断面図である。 図19(A)は図18に示したインターポーザの上面図、図19(B)は図18に示したインターポーザの下面図である。 図20は図18に示したインターポーザ付き積層セラミックコンデンサを基板に実装した状態を示す縦断面図である。 図21(A)及び図21(B)はインターポーザの他の実施形態を示すインターポーザ付き積層セラミックコンデンサの縦断面図である。
[第1実施形態(図4〜図8)]
図4は本発明の第1実施形態であるインターポーザ付き積層セラミックコンデンサの上面図、図5は図4に示したインターポーザ付き積層セラミックコンデンサの縦断面図、図6(A)は図4及び図5に示したインターポーザの上面図、図6(B)は図4及び図5に示したインターポーザの下面図、図7は図4及び図5に示したインターポーザ付き積層セラミックコンデンサを基板に実装した状態を示す上面図、図8は図4及び図5に示したインターポーザ付き積層セラミックコンデンサを基板に実装した状態を示す縦断面図である。
尚、本欄の説明では、記述の便宜上、インターポーザ付き積層セラミックコンデンサを単にインターポーザ付きコンデンサと言い、積層セラミックコンデンサを単にコンデンサと言う。また、図4及び図5における左右方向寸法を長さと言い、図4における上下方向寸法を幅と言い、図5における上下方向寸法を高さと言う。
図4及び図5に示したインターポーザ付きコンデンサは、コンデンサ10とインターポーザ20と両者を接合するハンダSOLとから成る。
コンデンサ10は、図4及び図5に示したように、複数(図5では計20)の内部電極層11aをその高さ方向に相互非接触で内蔵した略直方体形状の誘電体チップ11と、誘電体チップ11の相対する端面(長さ方向端面)及び該端面と隣接する4側面の一部を覆うように設けられ、且つ、4側面の一部を覆う部分(側面部12a)が4つの略矩形状側面を有する2つの外部電極12を備え、複数の内部電極層11aの一部(上から奇数番目)の端が2つの外部電極12の一方(左側)に接続され、且つ、他部(上から偶数番目)の端が2つの外部電極12の他方(右側)に接続された構造を有している。図5には、図示の便宜上、内部電極層11aの総数を20としてあるが、実際のコンデンサ10における内部電極層11aの総数は100以上である。このコンデンサ10は全体として長さ>幅=高さの基準寸法を有する略直方体形状を成している。
誘電体チップ11はチタン酸バリウム、チタン酸ストロンチウム、チタン酸カルシウム、チタン酸マグネシウム、ジルコン酸カルシウム、チタン酸ジルコン酸カルシウム、ジルコン酸バリウム、酸化チタン等の誘電体セラミックス、好ましくはε>1000又はクラス2(高誘電率系)の誘電体セラミックスから成り、内部電極層11aの間それぞれに存在する層状部分は略同じ厚さを有している。各内部電極層11aはニッケル、銅、パラジウム、白金、銀、金、これらの合金等の金属から成り、略同じ厚さ及び上面視形状(略矩形)を有している。各外部電極12は、誘電体チップ11に密着した下地層と下地層の表面に形成された表面層との2層構造、或いは、下地層と表面層との間に少なくとも1つの中間層を有する多層構造を有しており、下地層はニッケル、銅、パラジウム、白金、銀、金、これらの合金等の金属から成り、表面層はスズ、パラジウム、金、亜鉛等の金属から成り、中間層は白金、パラジウム、金、銅、ニッケル等の金属から成る。
一方、インターポーザ20は、図4〜図6に示したように、略矩形板状の絶縁基板21と、絶縁基板21の厚さ方向の一面(上面)に前記2つの外部電極12それぞれの1つの略矩形状側面と向き合うように設けられた略矩形状の2つの第1導体パッド22と、絶縁基板21の厚さ方向の他面(下面)に2つの第1導体パッド22それぞれと向き合うように設けられた略矩形状の2つの第2導体パッド23と、2つの第1導体パッド22の一方(左側)の外縁と2つの第2導体パッド23の一方(左側)の外縁よりも内側において絶縁基板21にその厚さ方向を貫通するように設けられた1つの一方側の導体ビア24、並びに、2つの第1導体パッド23の他方(右側)の外縁と2つの第2導体パッドの他方(右側)の外縁よりも内側において前記絶縁基板にその厚さ方向を貫通するように設けられた1つの他方側の導体ビア24を備え、2つの第1導体パッド22の一方と前記2つの第2導体パッド23の一方が1つの一方側の導体ビア24を介して接続され、且つ、2つの第1導体パッド22の他方と2つの第2導体パッド23の他方が1つの他方側の導体ビア24を介して接続された構造を有している。
各導体ビア24は略円筒状を成しており、一方側の導体ビア24は2つの第1導体パッド22の一方(左側)の表面(上面)と2つの第2導体パッド23の一方(左側)の表面(下面)で開口する略円柱状の貫通孔24aを内側に有し、且つ、他方側の導体ビア24は2つの第1導体パッド22の他方(右側)の表面(上面)と2つの第2導体パッド23の他方(右側)の表面(下面)で開口する略円柱状の貫通孔24aを内側に有している。因みに、各第1導体パッド22に略半円形の張り出し部22aが設けられ、且つ、各第2導体パッド23に略半円形の張り出し部23aが設けられているのは、各第1導体パッド22の面積及び各第2導体パッド23の面積を極力増加させずに、各導体ビア24を絶縁基板21の長さ方向中央に近づけて配置するための工夫である。このインターポーザ20は全体として長さ>幅>高さの基準寸法を有する略矩形板状を成している。
絶縁基板21は二酸化ケイ素、酸化アルミニウム、窒化ケイ素等のセラミックス、或いは、エポキシ樹脂、フェノール樹脂、ポリイミド樹脂、ユリア樹脂、メラミン樹脂、不飽和ポリエステル樹脂、ビスマレイミド樹脂、ポリウレタン樹脂、ジアリルフタレート樹脂、シリコーン樹脂、シアネート樹脂等の熱硬化性プラスチック又はこれらに補強フィラーを含有した熱硬化性プラスチックから成る。各第1導体パッド22、各第2導体パッド23及び各導体ビア24はニッケル、銅、パラジウム、白金、銀、金、これらの合金等の金属から成り、各第1導体パッド22と各第2導体パッド23は略同じ厚さを有している。
図5から分かるように、インターポーザ20の2つの第1導体パッド22それぞれの表面(上面)には、コンデンサ10の2つの外部電極12それぞれの一方の1つの略矩形状側面(下面)がハンダSOLを介して接合されている。また、インターポーザ20の各導体ビア24の貫通孔24aにおける各第1導体パッド22の表面側(上面側)にはハンダSOLが充填されており、各導体ビア24の貫通孔24aにおける第2導体パッド23の表面側(下面側)にはハンダSOLが充填されていない空隙GAが存在している。図5には各貫通孔24aの全体積に対して空隙GAが占める割合を略70%としたものを示してあるが、該割合は各貫通孔24aにおける各第1導体パッド22の表面側(上面側)に充填されるハンダSOLの量に応じて変化する。この点については後に説明する。
ここで、コンデンサ10及びインターポーザ20の寸法及び両者の寸法関係について説明する。
図4及び図5におけるD10は2つの外部電極12の端面間距離(コンデンサ10の長さに相当、後記絶縁基板21の長さL21を規定する方向の距離)を示し、W12は各外部電極12の幅(コンデンサ10の幅に相当)を示し、H10はコンデンサ10の高さを示し、L12aは各外部電極12の側面部12aの長さを示す。一方、図5及び図6におけるL21は絶縁基板21の長さ(インターポーザ20の長さに相当)を示し、W21は絶縁基板21の幅(インターポーザ20の幅に相当)を示し、H20はインターポーザ20の高さを示し、L22は各第1導体パッド22の長さ(張り出し部22aは含まない)を示し、W22は各第1導体パッド22の幅を示し、D22は2つの第1導体パッド22の最大外側端間距離を示し、L23は各第2導体パッド23の長さ(張り出し部23aは含まない)を示し、W23は各第2導体パッド23の幅を示し、D23は2つの第2導体パッド23の最大外側端間距離を示す。
コンデンサ10の寸法について述べれば、2つの外部電極12の端面間距離D10は各外部電極12の幅W12よりも大きく、各外部電極12の幅W12とコンデンサ10の高さH10は略同じであり、各外部電極12の側面部12aの長さL12aは2つの外部電極12の端面間距離D10の略1/6〜略1/3の範囲内である。
インターポーザ20の寸法について述べれば、各第1導体パッド22の長さL22と各第2導体パッド23の長さL23は略同じであり、各第1導体パッド22の幅W22と各第2導体パッド23の幅W23は略同じであり、2つの第1導体パッド22の最大外側端間距離D22と2つの第2導体パッド23の最大外側端間距離D23は略同じであり、張り出し部22aと張り出し部22bの曲率半径は略同じであり、インターポーザ20を上から見たときの各第1導体パッド22の輪郭位置と各第2導体パッド23の輪郭位置は略一致している。また、2つの第1導体パッド22の最大外側端間距離D22と2つの第2導体パッド23の最大外側端間距離D23は絶縁基板21の長さL21よりも僅かに短く、各第1導体パッド22の幅W22と各第2導体パッド23の幅W23は絶縁基板21の幅W21よりも僅かに狭い。
コンデンサ10とインターポーザ20の寸法関係について述べれば、インターポーザ20の2つの第1導体パッド22の最大外側端間距離D22は、コンデンサ10の2つの外部電極12の端面間距離D10と略同じである。また、インターポーザ20の各第1導体パッド22の長さL22と各第2導体パッド23の長さL23は、コンデンサ10の各外部電極12の側面部12aの長さL12aと略同じである。さらに、インターポーザ20の各第1導体パッド22の幅W22と各第2導体パッド23の幅W23は、コンデンサ10の各外部電極12の幅W12と略同じである。
参考までにコンデンサ10が2125サイズの場合におけるコンデンサ10とインターポーザ20の寸法の一例を紹介すれば、コンデンサ10の2つの外部電極12の端面間距離D10の基準寸法は2.0mm、各外部電極12の幅W12の基準寸法は1.25mm、コンデンサ10の高さH10の基準寸法は1.25mm、各外部電極12の側面部12aの長さL12aの基準寸法は0.5mmである。一方、インターポーザ20の絶縁基板21の長さL21の基準寸法は2.2mm、絶縁基板21の幅W21の基準寸法は1.45mm、インターポーザ20の高さH20の基準寸法は0.5mm、各第1導体パッド22の長さL22の基準寸法は0.5mm、各第1導体パッド22の幅W22の基準寸法は1.25mm、2つの第1導体パッド22の最大外側端間距離D22の基準寸法は2.0mm、各第2導体パッド23の長さL23の基準寸法は0.5mm、各第2導体パッド23の幅W23の基準寸法は1.25mm、2つの第2導体パッド23の最大外側端間距離D23の基準寸法は2.0mmである。加えて、絶縁基板21の厚さの基準寸法は0.3mm、各第1導体パッド22、各第2導体パッド23及び各導体ビア24の厚さの基準寸法は30〜70μm、各貫通孔24aの口径の基準寸法は0.2〜0.5mmで好ましくは0.25mmである。
図4及び図5に示したインターポーザ付きコンデンサを作製するときには、インターポーザ20の各第1導体パッド22の表面(上面)にクリームハンダを塗布し、塗布されたクリームハンダに各外部電極12の1つの略矩形状側面(下面)が接するようにコンデンサ10を搭載した後、リフローハンダ付け法等の熱処理によってクリームハンダを一旦溶融してから硬化させ、各外部電極12をハンダSOLを介してインターポーザ20の各第1導体パッド22に接合する。
インターポーザ20の各導体ビア24は各第1導体パッド22の外縁の内側に位置しており、しかも、各導体ビア24は各々の内側に貫通孔24aを有しているため、前記搭載時にはクリームハンダの余剰分の少なくとも一部が各貫通孔24aにおける第1導体パッド22の表面側(上面側)に取り込まれ、これにより作製後は各貫通孔24aにおける各第1導体パッド22の表面側(上面側)にハンダSOLが僅かに充填され、且つ、各貫通孔24aにおける第2導体パッド23の表面側(下面側)にハンダSOLが充填されていない空隙GAが形成される。要するに、前記搭載時にはクリームハンダの余剰分の少なくとも一部を各貫通孔24aにおける第1導体パッド22の表面側(上面側)に取り込むことができるので、該クリームハンダがコンデンサ10の各外部電極12の端面側にはみ出る量を低減して、溶融ハンダがコンデンサ10の各外部電極12の端面に濡れ上がることを極力防止できる。
作製後の各導体ビア24の貫通孔24aに対するハンダSOLの充填量は、該各貫通孔24aの口径やクリームハンダの塗布量等によって変化するものの、各貫通孔24aの全体積に対して概ね3〜50%の範囲内に収まる。そのため、各貫通孔24aの全体積に対して空隙GAが占める割合は概ね50〜97%の範囲内となる。
一方、図4及び図5に示したインターポーザ付きコンデンサを基板30に実装するときには、基板本体31の表面(上面)に設けられた2つの導体パッド32それぞれの表面(上面)にクリームハンダを塗布し、塗布されたクリームハンダに各第2導体パッド23の表面(下面)が接するようにインターポーザ付きコンデンサを搭載した後、リフローハンダ付け法等の熱処理によってクリームハンダを一旦溶融してから硬化させ、各第2導体パッド23をハンダSOLを介して基板30の各導体パッド32に接合する(図7及び図8を参照)。因みに、基板30の各導体パッド32は、各第2導体パッド23よりも僅かに大きな略矩形状輪郭を有している。
インターポーザ付きコンデンサのインターポーザ20の各導体ビア24は各第2導体パッド23の外縁の内側に位置しており、しかも、各導体ビア24の貫通孔24aにおける各第2導体パッド23の表面側(下面側)にはハンダSOLが充填されていない空隙GAが存在しているため(図5を参照)、前記搭載時にはクリームハンダの余剰分の少なくとも一部が各貫通孔24aの空隙GAに取り込まれ、これにより作製後は各貫通孔24aの空隙GAにハンダSOLが充填される。要するに、前記搭載時にはクリームハンダの余剰分の少なくとも一部を各貫通孔24aの空隙GAに取り込むことができるので、該クリームハンダがインターポーザ20の長さ方向端面側にはみ出る量を低減して、溶融ハンダがインターポーザ20の長さ方向端面を経由してコンデンサ10の各外部電極12の端面に濡れ上がることを極力防止でき、これにより図3に示したようなフィレットSOLaが形成されることを極力回避できる。
図8には各貫通孔24aの空隙GA(図5を参照)の全てを埋めるようハンダSOLが充填されているものを示してあるが、作製後の各導体ビア24の空隙GAに対するハンダSOLの充填量は、該各貫通孔24aの口径やクリームハンダの塗布量等によって変化するものの、各空隙GAの全体積に対して概ね3〜100%の範囲内に収まる。そのため、100%の場合には図8に示したように各貫通孔24aの空隙GAの全てを埋めるようハンダSOLが充填され、この場合には各貫通孔24に略密に充填されたハンダSOLによって基板30に対するインターポーザ付きコンデンサの接合強度を高められるといった恩恵が得られる。また、100%に満たない場合には各貫通孔24aの空隙GAにハンダSOLが充填されていない空間が残存するが、この場合でもコンデンサ10の各外部電極12と基板30の各導体パッド32との電気的な接続はインターポーザ20の各第1導体パッド22、各導体ビア24及び各第2導体パッド23を通じて的確に行える。
つまり、図4及び図5に示したインターポーザ付きコンデンサによれば、インターポーザ付きコンデンサをハンダSOLを介して基板30に実装しても図3に示したようなフィレットSOLaは形成され難いため、図7及び図8に示した実装状態においてコンデンサ10への電圧印加、特に交流電圧印加により誘電体チップ11に電歪現象(誘電体チップ11の長さの減少及び高さの増加(図3の矢印を参照)とその復元の繰り返し)を生じた場合でも、フィレットSOLaに基づく引張力(図3の太線矢印を参照)が基板30に作用することを防止して反りを低減でき、この反り低減により基板30に生じる振動を軽減して電歪現象に伴う音鳴きを抑制できる。
また、コンデンサ10の各外部電極12がハンダSOLを介してインターポーザ20の各第1導体パッド22のみに接合され、且つ、インターポーザ20の各第2導体パッド23がハンダSOLを介して基板30の各導体パッド32のみに接合された構造を実現できるため、誘電体チップ11に電歪現象を生じたときにコンデンサ10から基板30に伝達される応力をコンデンサ10と基板30との間に介在するインターポーザ20によってより的確に緩和して基板30の反りをより的確に低減でき、この反り低減により基板30に生じる振動をより的確に軽減して電歪現象に伴う音鳴きをより確実に抑制できる。
[第2実施形態(図9〜図11)]
図9は本発明の第2実施形態であるインターポーザ付き積層セラミックコンデンサの縦断面図、図10は図9に示したインターポーザの上面図、図11は図9に示したインターポーザ付き積層セラミックコンデンサを基板に実装した状態を示す縦断面図である。
尚、本欄の説明では、記述の便宜上、インターポーザ付き積層セラミックコンデンサを単にインターポーザ付きコンデンサと言い、積層セラミックコンデンサを単にコンデンサと言う。また、図9及び図10における左右方向寸法を長さと言い、図10における上下方向寸法を幅と言い、図9における上下方向寸法を高さと言う。
図9に示したインターポーザ付きコンデンサは、コンデンサ10とインターポーザ20-1と両者を接合するハンダSOLとから成る。このインターポーザ付きコンデンサが図4及び図5に示したインターポーザ付きコンデンサ(第1実施形態)と構成を異にするところは、図10に示したように、
・インターポーザ20-1の2つの第1導体パッド22-1の最大外側端間距離D22-1がコ ンデンサ10の2つの外部電極12の端面間距離D10よりも僅かに短くなるように、 各第1導体パッド22-1の長さL22-1をコンデンサ10の各外部電極12の側面部1 2aの長さL12aよりも僅かに短くした点
にある。因みに、各第1導体パッド22-1の幅W22-1は図6(A)に示した幅W22と同じである。
図9に示したインターポーザ付きコンデンサを作製するときには、インターポーザ20-1の各第1導体パッド22-1の表面(上面)にクリームハンダを塗布し、塗布されたクリームハンダに各外部電極12の1つの略矩形状側面(下面)が接するようにコンデンサ10を搭載した後、リフローハンダ付け法等の熱処理によってクリームハンダを一旦溶融してから硬化させ、各外部電極12をハンダSOLを介してインターポーザ20-1の各第1導体パッド22-1に接合する。
インターポーザ20-1の各導体ビア24は各第1導体パッド22-1の外縁の内側に位置しており、しかも、各導体ビア24は各々の内側に貫通孔24aを有しているため、前記搭載時にはクリームハンダの余剰分の少なくとも一部が各貫通孔24aにおける第1導体パッド22-1の表面側(上面側)に取り込まれ、これにより作製後は各貫通孔24aにおける各第1導体パッド22-1の表面側(上面側)にハンダSOLが僅かに充填され、且つ、各貫通孔24aにおける第2導体パッド23の表面側(下面側)にハンダSOLが充填されていない空隙GAが形成される。要するに、前記搭載時にはクリームハンダの余剰分の少なくとも一部を各貫通孔24aにおける第1導体パッド22-1の表面側(上面側)に取り込むことができるので、該クリームハンダがコンデンサ10の各外部電極12の端面側にはみ出る量を低減して、溶融ハンダがコンデンサ10の各外部電極12の端面に濡れ上がることを極力防止できる。
作製後の各導体ビア24の貫通孔24aに対するハンダSOLの充填量は、該各貫通孔24aの口径やクリームハンダの塗布量等によって変化するものの、各貫通孔24aの全体積に対して概ね3〜50%の範囲内に収まる。そのため、各貫通孔24aの全体積に対して空隙GAが占める割合は概ね50〜97%の範囲内となる。
一方、図9に示したインターポーザ付きコンデンサを基板30に実装するときには、基板本体31の表面(上面)に設けられた2つの導体パッド32それぞれの表面(上面)にクリームハンダを塗布し、塗布されたクリームハンダに各第2導体パッド23の表面(下面)が接するようにインターポーザ付きコンデンサを搭載した後、リフローハンダ付け法等の熱処理によってクリームハンダを一旦溶融してから硬化させ、各第2導体パッド23をハンダSOLを介して基板30の各導体パッド32に接合する(図11を参照)。因みに、基板30の各導体パッド32は、各第2導体パッド23の下面よりも僅かに大きな略矩形状輪郭を有している。
インターポーザ付きコンデンサのインターポーザ20-1の各導体ビア24は各第2導体パッド23の外縁の内側に位置しており、しかも、各導体ビア24の貫通孔24aにおける各第2導体パッド23の表面側(下面側)にはハンダSOLが充填されていない空隙GAが存在しているため(図9を参照)、前記搭載時にはクリームハンダの余剰分の少なくとも一部が各貫通孔24aの空隙GAに取り込まれ、これにより作製後は各貫通孔24aの空隙GAにハンダSOLが充填される。要するに、前記搭載時にはクリームハンダの余剰分の少なくとも一部を各貫通孔24aの空隙GAに取り込むことができるので、該クリームハンダがインターポーザ20-1の長さ方向端面側にはみ出る量を低減して、溶融ハンダがインターポーザ20-1の長さ方向端面を経由してコンデンサ10の各外部電極12の端面に濡れ上がることを極力防止でき、これにより図3に示したようなフィレットSOLaが形成されることを極力回避できる。
図11には各貫通孔24aの空隙GA(図9を参照)の全てを埋めるようハンダSOLが充填されているものを示してあるが、作製後の各導体ビア24の空隙GAに対するハンダSOLの充填量は、該各貫通孔24aの口径やクリームハンダの塗布量等によって変化するものの、各空隙GAの全体積に対して概ね3〜100%の範囲内に収まる。そのため、100%の場合には図11に示したように各貫通孔24aの空隙GAの全てを埋めるようハンダSOLが充填され、この場合には各貫通孔24に略密に充填されたハンダSOLによって基板30に対するインターポーザ付きコンデンサの接合強度を高められるといった恩恵が得られる。また、100%に満たない場合には各貫通孔24aの空隙GAにハンダSOLが充填されていない空間が残存するが、この場合でもコンデンサ10の各外部電極12と基板30の各導体パッド32との電気的な接続はインターポーザ20-1の各第1導体パッド22-1、各導体ビア24及び各第2導体パッド23を通じて的確に行える。
つまり、図9に示したインターポーザ付きコンデンサでも、前記[第1実施形態(図4〜図8)]で述べた効果と略同じ効果を得ることができる。
[第3実施形態(図12〜図14)]
図12は本発明の第3実施形態であるインターポーザ付き積層セラミックコンデンサの縦断面図、図13(A)は図12に示したインターポーザの上面図、図13(B)は図12に示したインターポーザの下面図、図14は図12に示したインターポーザ付き積層セラミックコンデンサを基板に実装した状態を示す縦断面図である。
尚、本欄の説明では、記述の便宜上、インターポーザ付き積層セラミックコンデンサを単にインターポーザ付きコンデンサと言い、積層セラミックコンデンサを単にコンデンサと言う。また、図12及び図13における左右方向寸法を長さと言い、図13における上下方向寸法を幅と言い、図12における上下方向寸法を高さと言う。
図12に示したインターポーザ付きコンデンサは、コンデンサ10とインターポーザ20-2と両者を接合するハンダSOLとから成る。このインターポーザ付きコンデンサが図4及び図5に示したインターポーザ付きコンデンサ(第1実施形態)と構成と異にするところは、図13に示したように、
・インターポーザ20-2の2つの第1導体パッド22-2の最大外側端間距離D22-2が絶 縁基板21の長さL21と略同じになるように、各第1導体パッド22-2の長さL22 -2をコンデンサ10の各外部電極12の側面部12aの長さL12aよりも僅かに長く した点
・インターポーザ20-2の2つの第2導体パッド23-2の最大外側端間距離D23-2が絶 縁基板21の長さL21と略同じになるように、各第2導体パッド23-2の長さL23 -2をコンデンサ10の各外部電極12の側面部12aの長さL12aよりも僅かに長く した点
にある。因みに、各第1導体パッド22-2の幅W22-2は図6(A)に示した幅W22と同じであり、各第2導体パッド23-2の幅W23-2は図6(B)に示した幅W23と同じである。
図12に示したインターポーザ付きコンデンサを作製するときには、インターポーザ20-2の各第1導体パッド22-2の表面(上面)にクリームハンダを塗布し、塗布したクリームハンダに各外部電極12の1つの略矩形状側面(下面)が接するようにコンデンサ10を搭載した後、リフローハンダ付け法等の熱処理によってクリームハンダを一旦溶融してから硬化させ、各外部電極12をハンダSOLを介してインターポーザ20-2の各第1導体パッド22-2に接合する。
インターポーザ20-2の各導体ビア24は各第1導体パッド22-2の外縁の内側に位置しており、しかも、各導体ビア24は各々の内側に貫通孔24aを有しているため、前記搭載時にはクリームハンダの余剰分の少なくとも一部が各貫通孔24aにおける第1導体パッド22-2の表面側(上面側)に取り込まれ、これにより作製後は各貫通孔24aにおける各第1導体パッド22-2の表面側(上面側)にハンダSOLが僅かに充填され、且つ、各貫通孔24aにおける第2導体パッド23-2の表面側(下面側)にハンダSOLが充填されていない空隙GAが形成される。要するに、前記搭載時にはクリームハンダの余剰分の少なくとも一部を各貫通孔24aにおける第1導体パッド22-2の表面側(上面側)に取り込むことができるので、該クリームハンダがコンデンサ10の各外部電極12の端面側にはみ出る量を低減して、溶融ハンダがコンデンサ10の各外部電極12の端面に濡れ上がることを極力防止できる。
作製後の各導体ビア24の貫通孔24aに対するハンダSOLの充填量は、該各貫通孔24aの口径やクリームハンダの塗布量等によって変化するものの、各貫通孔24aの全体積に対して概ね3〜50%の範囲内に収まる。そのため、各貫通孔24aの全体積に対して空隙GAが占める割合は概ね50〜97%の範囲内となる。
一方、図12に示したインターポーザ付きコンデンサを基板30に実装するときには、基板本体31の表面(上面)に設けられた2つの導体パッド32それぞれの表面(上面)にクリームハンダを塗布し、塗布されたクリームハンダに各第2導体パッド23-2の表面(下面)が接するようにインターポーザ付きコンデンサを搭載した後、リフローハンダ付け法等の熱処理によってクリームハンダを一旦溶融してから硬化させ、各第2導体パッド23-2をハンダSOLを介して基板30の各導体パッド32に接合する(図14を参照)。因みに、基板30の各導体パッド32は、各第2導体パッド23-2の下面よりも僅かに大きな略矩形状輪郭を有している。
インターポーザ付きコンデンサのインターポーザ20-2の各導体ビア24は各第2導体パッド23-2の外縁の内側に位置しており、しかも、各導体ビア24の貫通孔24aにおける各第2導体パッド23-2の表面側(下面側)にはハンダSOLが充填されていない空隙GAが存在しているため(図12を参照)、前記搭載時にはクリームハンダの余剰分の少なくとも一部が各貫通孔24aの空隙GAに取り込まれ、これにより作製後は各貫通孔24aの空隙GAにハンダSOLが充填される。要するに、前記搭載時にはクリームハンダの余剰分の少なくとも一部を各貫通孔24aの空隙GAに取り込むことができるので、該クリームハンダがインターポーザ20-2の長さ方向端面側にはみ出る量を低減して、溶融ハンダがインターポーザ20-2の長さ方向端面を経由してコンデンサ10の各外部電極12の端面に濡れ上がることを極力防止でき、これにより図3に示したようなフィレットSOLaが形成されることを極力回避できる。
図14には各貫通孔24aの空隙GA(図12を参照)の全てを埋めるようハンダSOLが充填されているものを示してあるが、作製後の各導体ビア24の空隙GAに対するハンダSOLの充填量は、該各貫通孔24aの口径やクリームハンダの塗布量等によって変化するものの、各空隙GAの全体積に対して概ね3〜100%の範囲内に収まる。そのため、100%の場合には図14に示したように各貫通孔24aの空隙GAの全てを埋めるようハンダSOLが充填され、この場合には各貫通孔24に略密に充填されたハンダSOLによって基板30に対するインターポーザ付きコンデンサの接合強度を高められるといった恩恵が得られる。また、100%に満たない場合には各貫通孔24aの空隙GAにハンダSOLが充填されていない空間が残存するが、この場合でもコンデンサ10の各外部電極12と基板30の各導体パッド32との電気的な接続はインターポーザ20-2の各第1導体パッド22-2、各導体ビア24及び各第2導体パッド23-2を通じて的確に行える。
つまり、図12に示したインターポーザ付きコンデンサでも、前記[第1実施形態(図4〜図8)]で述べた効果と略同じ効果を得ることができる。
に行える。
[第4実施形態(図15〜図17)]
図15は本発明の第4実施形態であるインターポーザ付き積層セラミックコンデンサの縦断面図、図16(A)は図15に示したインターポーザの上面図、図16(B)は図15に示したインターポーザの下面図、図17は図15に示したインターポーザ付き積層セラミックコンデンサを基板に実装した状態を示す縦断面図である。
尚、本欄の説明では、記述の便宜上、インターポーザ付き積層セラミックコンデンサを単にインターポーザ付きコンデンサと言い、積層セラミックコンデンサを単にコンデンサと言う。また、図15及び図16における左右方向寸法を長さと言い、図16における上下方向寸法を幅と言い、図15における上下方向寸法を高さと言う。
図15に示したインターポーザ付きコンデンサは、コンデンサ10とインターポーザ20-3と両者を接合するハンダSOLとから成る。このインターポーザ付きコンデンサが図4及び図5に示したインターポーザ付きコンデンサ(第1実施形態)と構成を異にするとことは、図16に示したように、
・インターポーザ20-3の各導体ビア24を外側にずらして、各第1導体パッド22-3か ら略半円形の張り出し部22a(図6(A)を参照)を除外すると共に各第2導体パッ ド23-3から略半円形の張り出し部23a(図6(B)を参照)を除外した点
にある。因みに、各第1導体パッド22-3の長さL22-3及び幅W22-3は図6(A)に示した長さL22及び幅W22と同じであり、2つの第1導体パッド22-3の最大外側端間距離D22-3は図6(A)に示した最大外側端間距離D22と同じであり、各第2導体パッド23-3の長さL23-3及び幅W23-3は図6(B)に示した長さL23及び幅W23と同じであり、2つの第2導体パッド23-3の最大外側端間距離D23-3は図6(B)に示した最大外側端間距離D23と同じである。
図15に示したインターポーザ付きコンデンサを作製するときには、インターポーザ20-3の各第1導体パッド22-3の表面(上面)にクリームハンダを塗布し、塗布されたクリームハンダに各外部電極12の1つの略矩形状側面(下面)が接するようにコンデンサ10を搭載した後、リフローハンダ付け法等の熱処理によってクリームハンダを一旦溶融してから硬化させ、各外部電極12をハンダSOLを介してインターポーザ20-3の各第1導体パッド22-3に接合する。
インターポーザ20-3の各導体ビア24は各第1導体パッド22-3の外縁の内側に位置しており、しかも、各導体ビア24は各々の内側に貫通孔24aを有しているため、前記搭載時にはクリームハンダの余剰分の少なくとも一部が各貫通孔24aにおける第1導体パッド22-3の表面側(上面側)に取り込まれ、これにより作製後は各貫通孔24aにおける各第1導体パッド22-3の表面側(上面側)にハンダSOLが僅かに充填され、且つ、各貫通孔24aにおける第2導体パッド23-3の表面側(下面側)にハンダSOLが充填されていない空隙GAが形成される。要するに、前記搭載時にはクリームハンダの余剰分の少なくとも一部を各貫通孔24aにおける第1導体パッド22-3の表面側(上面側)に取り込むことができるので、該クリームハンダがコンデンサ10の各外部電極12の端面側にはみ出る量を低減して、溶融ハンダがコンデンサ10の各外部電極12の端面に濡れ上がることを極力防止できる。
作製後の各導体ビア24の貫通孔24aに対するハンダSOLの充填量は、該各貫通孔24aの口径やクリームハンダの塗布量等によって変化するものの、各貫通孔24aの全体積に対して概ね3〜50%の範囲内に収まる。そのため、各貫通孔24aの全体積に対して空隙GAが占める割合は概ね50〜97%の範囲内となる。
一方、図15に示したインターポーザ付きコンデンサを基板30に実装するときには、基板本体31の表面(上面)に設けられた2つの導体パッド32それぞれの表面(上面)にクリームハンダを塗布し、塗布されたクリームハンダに各第2導体パッド23-3の表面(下面)が接するようにインターポーザ付きコンデンサを搭載した後、リフローハンダ付け法等の熱処理によってクリームハンダを一旦溶融してから硬化させ、各第2導体パッド23-3をハンダSOLを介して基板30の各導体パッド32に接合する(図17を参照)。因みに、基板30の各導体パッド32は、各第2導体パッド23-3の下面よりも僅かに大きな略矩形状輪郭を有している。
インターポーザ付きコンデンサのインターポーザ20-3の各導体ビア24は各第2導体パッド23-3の外縁の内側に位置しており、しかも、各導体ビア24の貫通孔24aにおける各第2導体パッド23-3の表面側(下面側)にはハンダSOLが充填されていない空隙GAが存在しているため(図15を参照)、前記搭載時にはクリームハンダの余剰分の少なくとも一部が各貫通孔24aの空隙GAに取り込まれ、これにより作製後は各貫通孔24aの空隙GAにハンダSOLが充填される。要するに、前記搭載時にはクリームハンダの余剰分の少なくとも一部を各貫通孔24aの空隙GAに取り込むことができるので、該クリームハンダがインターポーザ20-3の長さ方向端面側にはみ出る量を低減して、溶融ハンダがインターポーザ20-3の長さ方向端面を経由してコンデンサ10の各外部電極12の端面に濡れ上がることを極力防止でき、これにより図3に示したようなフィレットSOLaが形成されることを極力回避できる。
図17には各貫通孔24aの空隙GA(図15を参照)の全てを埋めるようハンダSOLが充填されているものを示してあるが、作製後の各導体ビア24の空隙GAに対するハンダSOLの充填量は、該各貫通孔24aの口径やクリームハンダの塗布量等によって変化するものの、各空隙GAの全体積に対して概ね3〜100%の範囲内に収まる。そのため、100%の場合には図17に示したように各貫通孔24aの空隙GAの全てを埋めるようハンダSOLが充填され、この場合には各貫通孔24に略密に充填されたハンダSOLによって基板30に対するインターポーザ付きコンデンサの接合強度を高められるといった恩恵が得られる。また、100%に満たない場合には各貫通孔24aの空隙GAにハンダSOLが充填されていない空間が残存するが、この場合でもコンデンサ10の各外部電極12と基板30の各導体パッド32との電気的な接続はインターポーザ20-3の各第1導体パッド22-3、各導体ビア24及び各第2導体パッド23-3を通じて的確に行える。
つまり、図15に示したインターポーザ付きコンデンサでも、前記[第1実施形態(図4〜図8)]で述べた効果と略同じ効果を得ることができる。
[第5実施形態(図18〜図20)]
図18は本発明の第5実施形態であるインターポーザ付き積層セラミックコンデンサの縦断面図、図19(A)は図18に示したインターポーザの上面図、図19(B)は図18に示したインターポーザの下面図、図20は図18に示したインターポーザ付き積層セラミックコンデンサを基板に実装した状態を示す縦断面図である。
尚、本欄の説明では、記述の便宜上、インターポーザ付き積層セラミックコンデンサを単にインターポーザ付きコンデンサと言い、積層セラミックコンデンサを単にコンデンサと言う。また、図18及び図19における左右方向寸法を長さと言い、図19における上下方向寸法を幅と言い、図18における上下方向寸法を高さと言う。
図18に示したインターポーザ付きコンデンサは、コンデンサ10とインターポーザ20-4と両者を接合するハンダSOLとから成る。このインターポーザ付きコンデンサが図4及び図5に示したインターポーザ付きコンデンサ(第1実施形態)と構成を異にするとことは、図19に示したように、
・インターポーザ20-4の各第1導体パッド22-4の長さL22-4と各第2導体パッド2 3-4の長さL23-4を長くして、各第1導体パッド22-4から略半円形の張り出し部2 2a(図6(A)を参照)を除外すると共に各第2導体パッド23-4から略半円形の張 り出し部23a(図6(B)を参照)を除外した点
にある。因みに、各第1導体パッド22-4の幅W22-4は図6(A)に示した幅W22と同じであり、2つの第1導体パッド22-4の最大外側端間距離D22-4は図6(A)に示した最大外側端間距離D22と同じであり、各第2導体パッド23-4の幅W23-4は図6(B)に示した幅W23と同じであり、2つの第2導体パッド23-4の最大外側端間距離D23-4は図6(B)に示した最大外側端間距離D23と同じである。
図18に示したインターポーザ付きコンデンサを作製するときには、インターポーザ20-4の各第1導体パッド22-4の表面(上面)にクリームハンダを塗布し、塗布されたクリームハンダに各外部電極12の1つの略矩形状側面(下面)が接するようにコンデンサ10を搭載した後、リフローハンダ付け法等の熱処理によってクリームハンダを一旦溶融してから硬化させ、各外部電極12をハンダSOLを介してインターポーザ20-4の各第1導体パッド22-4に接合する。
インターポーザ20-4の各導体ビア24は各第1導体パッド22-4の外縁の内側に位置しており、しかも、各導体ビア24は各々の内側に貫通孔24aを有しているため、前記搭載時にはクリームハンダの余剰分の少なくとも一部が各貫通孔24aにおける第1導体パッド22-4の表面側(上面側)に取り込まれ、これにより作製後は各貫通孔24aにおける各第1導体パッド22-4の表面側(上面側)にハンダSOLが僅かに充填され、且つ、各貫通孔24aにおける第2導体パッド23-4の表面側(下面側)にハンダSOLが充填されていない空隙GAが形成される。要するに、前記搭載時にはクリームハンダの余剰分の少なくとも一部を各貫通孔24aにおける第1導体パッド22-4の表面側(上面側)に取り込むことができるので、該クリームハンダがコンデンサ10の各外部電極12の端面側にはみ出る量を低減して、溶融ハンダがコンデンサ10の各外部電極12の端面に濡れ上がることを極力防止できる。
作製後の各導体ビア24の貫通孔24aに対するハンダSOLの充填量は、該各貫通孔24aの口径やクリームハンダの塗布量等によって変化するものの、各貫通孔24aの全体積に対して概ね3〜50%の範囲内に収まる。そのため、各貫通孔24aの全体積に対して空隙GAが占める割合は概ね50〜97%の範囲内となる。
一方、図18に示したインターポーザ付きコンデンサを基板30に実装するときには、基板本体31の表面(上面)に設けられた2つの導体パッド32それぞれの表面(上面)にクリームハンダを塗布し、塗布されたクリームハンダに各第2導体パッド23-4の表面(下面)が接するようにインターポーザ付きコンデンサを搭載した後、リフローハンダ付け法等の熱処理によってクリームハンダを一旦溶融してから硬化させ、各第2導体パッド23-4をハンダSOLを介して基板30の各導体パッド32に接合する(図20を参照)。因みに、基板30の各導体パッド32は、各第2導体パッド23-4の下面よりも僅かに大きな略矩形状輪郭を有している。
インターポーザ付きコンデンサのインターポーザ20-4の各導体ビア24は各第2導体パッド23-4の外縁の内側に位置しており、しかも、各導体ビア24の貫通孔24aにおける各第2導体パッド23-4の表面側(下面側)にはハンダSOLが充填されていない空隙GAが存在しているため(図18を参照)、前記搭載時にはクリームハンダの余剰分の少なくとも一部が各貫通孔24aの空隙GAに取り込まれ、これにより作製後は各貫通孔24aの空隙GAにハンダSOLが充填される。要するに、前記搭載時にはクリームハンダの余剰分の少なくとも一部を各貫通孔24aの空隙GAに取り込むことができるので、該クリームハンダがインターポーザ20-4の長さ方向端面側にはみ出る量を低減して、溶融ハンダがインターポーザ20-4の長さ方向端面を経由してコンデンサ10の各外部電極12の端面に濡れ上がることを極力防止でき、これにより図3に示したようなフィレットSOLaが形成されることを極力回避できる。
図20には各貫通孔24aの空隙GA(図18を参照)の全てを埋めるようハンダSOLが充填されているものを示してあるが、作製後の各導体ビア24の空隙GAに対するハンダSOLの充填量は、該各貫通孔24aの口径やクリームハンダの塗布量等によって変化するものの、各空隙GAの全体積に対して概ね3〜100%の範囲内に収まる。そのため、100%の場合には図20に示したように各貫通孔24aの空隙GAの全てを埋めるようハンダSOLが充填され、この場合には各貫通孔24に略密に充填されたハンダSOLによって基板30に対するインターポーザ付きコンデンサの接合強度を高められるといった恩恵が得られる。また、100%に満たない場合には各貫通孔24aの空隙GAにハンダSOLが充填されていない空間が残存するが、この場合でもコンデンサ10の各外部電極12と基板30の各導体パッド32との電気的な接続はインターポーザ20-4の各第1導体パッド22-4、各導体ビア24及び各第2導体パッド23-4を通じて的確に行える。
つまり、図18に示したインターポーザ付きコンデンサでも、前記[第1実施形態(図4〜図8)]で述べた効果と略同じ効果を得ることができる。
[他の実施形態]
(1)前記の[第1実施形態(図4〜図8)]、[第2実施形態(図9〜図11)]、[第3実施形態(図12〜図14)]、[第4実施形態(図15〜図17)]及び[第5実施形態(図18〜図20)]では、コンデンサ10として長さ>幅=高さの基準寸法を有するものを示したが、長さ>幅>高さの基準寸法を有するコンデンサを代わりに用いても、前記[第1実施形態(図4〜図8)]で述べた効果と略同じ効果を得ることができる。
(2)前記の[第1実施形態(図4〜図8)]、[第2実施形態(図9〜図11)]、[第3実施形態(図12〜図14)]、[第4実施形態(図15〜図17)]及び[第5実施形態(図18〜図20)]では、インターポーザ20及び20-1〜20-4の各第1導体パッド22及び22-1〜22-4の幅W22及びW22-1〜W22-4、並びに、各第2導体パッド23及び23-2〜23-4の幅W23及びW23-2〜W23-4としてコンデンサ10の各外部電極12の幅W12と略同じものを示したが、各幅W22及びW22-1〜W22-4と各幅W23及びW23-2〜W23-4をコンデンサ10の各外部電極12の幅W12よりも広くしても、例えば各幅W22及びW22-1〜W22-4と各幅W23及びW23-2〜W23-4を絶縁基板21の幅W21と略同じにしても、前記[第1実施形態(図4〜図8)]で述べた効果と略同じ効果を得ることができる。
(3)前記の[第1実施形態(図4〜図8)]、[第2実施形態(図9〜図11)]、[第3実施形態(図12〜図14)]、[第4実施形態(図15〜図17)]及び[第5実施形態(図18〜図20)]では、インターポーザ20及び20-1〜20-4の各第1導体パッド22及び22-1〜22-4と各第2導体パッド23及び23-2〜23-4を1つの導体ビア24を用いて接続したものを示したが、絶縁基板21にその厚さ方向を貫通するように2つ以上の導体ビア24を設けて、各第1導体パッド22及び22-1〜22-4と各第2導体パッド23及び23-2〜23-4を2つ以上の導体ビア24を用いて接続しても、前記[第1実施形態(図4〜図8)]で述べた効果と略同じ効果を得ることができる。また、導体ビア24として略円筒状を成しその内側に略円柱状の貫通孔24aを有するものを示したが、導体ビア24の横断面形を楕円や多角形等の非円筒状としても、貫通孔24aの横断面形を楕円や多角形等の非円柱状としても、前記[第1実施形態(図4〜図8)]で述べた効果と略同じ効果を得ることができる。
(4)前記の[第1実施形態(図4〜図8)]、[第2実施形態(図9〜図11)]、[第3実施形態(図12〜図14)]、[第4実施形態(図15〜図17)]及び[第5実施形態(図18〜図20)]では、インターポーザ20及び20-1〜20-4における各導体ビア24を該各導体ビア24の中心が各第1導体パッド22及び22-1〜22-4の長さ方向中央、並びに、各第2導体パッド23及び23-2〜23-4の長さ方向中央よりも絶縁基板21の長さ方向中央に近づくように配置したものを示したが、各導体ビア24が各第1導体パッド22及び22-1〜22-4の外縁と各第2導体パッド23及び23-2〜23-4の外縁の内側に設けられていれば、前記[第1実施形態(図4〜図8)]で述べた効果と略同じ効果を得ることができる。
例えば、図21(A)に例示したインターポーザ20-5のように、前記[第1実施形態(図4〜図8)]で説明したインターポーザ20における各導体ビア24を該各導体ビア24の中心が各第1導体パッド22及び22-1〜22-4の長さ方向中央、並びに、各第2導体パッド23及び23-2〜23-4の長さ方向中央よりも絶縁基板21の長さ方向外側に近づくように配置しても、前記[第1実施形態(図4〜図8)]で述べた効果と略同じ効果を得ることができる。また、図21(B)に例示したインターポーザ20-6のように、前記[第1実施形態(図4〜図8)]で説明したインターポーザ20における各導体ビア24を絶縁基板21の長さ方向中央に極力近づくように配置して、該各導体ビア24がコンデンサ10の各外部電極12aと向き合わないようにしても、前記[第1実施形態(図4〜図8)]で述べた効果と略同じ効果を得ることができる。
以下、インターポーザ20及び20-1〜20-6における各導体ビア24の位置について補足する。先に述べたように、誘電体チップ11に電歪現象を生じたときにコンデンサ10から基板30に伝達される応力は両者の間に介在するインターポーザ20及び20-1〜20-6によって緩和できる。この緩和作用を生じる要因には「伝達距離に基づく減衰」や「伸縮等の変形に基づく減衰」等が挙げられるが、このうちの「伸縮等の変形に基づく減衰」を効果的に発揮させるには、各導体ビア24を絶縁基板21の長さ方向中央に近づくように配置した方が好ましいと言える。
詳しく述べれば、各導体ビア24が絶縁基板21の長さ方向外側寄りに配置されている場合、例えば図21(A)に示したインターポーザ20-5の場合には、前記「伸縮等の変形に基づく減衰」が該各導体ビア24によって抑制されることもあり得る。これに対し、各導体ビア24が絶縁基板21の長さ方向中央寄りに配置されている場合、例えば図5、図9、図12、図15、図18及び図21(B)に示したインターポーザ20、20-1〜20-4及び20-6の場合、特に図21(B)に示したインターポーザ20-6の場合には、インターポーザ20、20-1〜20-4及び20-6においてコンデンサ10の各外部電極12が向き合う部分に前記「伸縮等の変形に基づく減衰」を効果的に発揮させて、コンデンサ10から基板30に伝達される応力をより一層的確に緩和し、これにより電歪現象に伴う音鳴き抑制に貢献できる。
10…積層セラミックコンデンサ、11…誘電体チップ、11a…内部電極層、12…外部電極、12a…外部電極の側面部、20,20-1〜20-6…インターポーザ、22,22-1〜22-4…第1導体パッド、23,23-2〜23-4…第2導体パッド、24…導体ビア、24a…貫通孔、SOL…ハンダ、GA…空隙。

Claims (8)

  1. 積層セラミックコンデンサにインターポーザが取り付けられたインターポーザ付き積層セラミックコンデンサであって、
    (1)前記積層セラミックコンデンサは、複数の内部電極層を相互非接触で内蔵した略直方体形状の誘電体チップと、前記誘電体チップの相対する端面及び該端面と隣接する4側面の一部を覆うように設けられ、且つ、前記4側面の一部を覆う部分が4つの略矩形状側面を有する2つの外部電極を備え、前記複数の内部電極層の一部の端が前記2つの外部電極の一方に接続され、且つ、他部の端が前記2つの外部電極の他方に接続された構造を有しており、
    (2)前記インターポーザは、略矩形板状の絶縁基板と、前記絶縁基板の厚さ方向の一面に前記2つの外部電極それぞれの1つの略矩形状側面と向き合うように設けられた略矩形状の2つの第1導体パッドと、前記絶縁基板の厚さ方向の他面に前記2つの第1導体パッドそれぞれと向き合うように設けられた2つの第2導体パッドと、前記2つの第1導体パッドの一方の外縁と前記2つの第2導体パッドの一方の外縁よりも内側において前記絶縁基板にその厚さ方向を貫通するように設けられた1つ以上の一方側の導体ビア、並びに、前記2つの第1導体パッドの他方の外縁と前記2つの第2導体パッドの他方の外縁よりも内側において前記絶縁基板にその厚さ方向を貫通するように設けられた1つ以上の他方側の導体ビアを備え、前記2つの第1導体パッドの一方と前記2つの第2導体パッドの一方が前記1つ以上の一方側の導体ビアを介して接続され、且つ、前記2つの第1導体パッドの他方と前記2つの第2導体パッドの他方が前記1つ以上の他方側の導体ビアを介して接続された構造を有しており、
    (3)前記インターポーザの前記2つの第1導体パッドそれぞれの表面には前記積層セラミックコンデンサの前記2つの外部電極それぞれの1つの略矩形状側面がハンダを介して接合されており、
    (4)前記1つ以上の一方側の導体ビアは前記2つの第1導体パッドの一方の表面と前記2つの第2導体パッドの一方の表面で開口する貫通孔を内側に有し、且つ、前記1つ以上の他方側の導体ビアは前記2つの第1導体パッドの他方の表面と前記2つの第2導体パッドの他方の表面で開口する貫通孔を内側に有しており、
    (5)前記1つ以上の一方側の導体ビアの貫通孔における前記2つの第2導体パッドの一方の表面側と、前記1つ以上の他方側の導体ビアの貫通孔における前記2つの第2導体パッドの他方の表面側には、前記ハンダが充填されていない空隙が存在している、
    ことを特徴とするインターポーザ付き積層セラミックコンデンサ。
  2. 前記インターポーザの前記2つの第1導体パッドの最大外側端間距離を規定する方向を長さ方向としたとき、前記2つの第1導体パッドの最大外側端間距離と前記絶縁基板の長さが、最大外側端間距離≦絶縁基板の長さの寸法関係を有している、
    ことを特徴とする請求項1に記載のインターポーザ付き積層セラミックコンデンサ。
  3. 前記インターポーザの前記2つの第1導体パッドの最大外側端間距離と前記積層セラミックコンデンサの前記2つの外部電極の端面間距離が、最大外側端間距離≦外部電極の端面間距離の寸法関係を有している、
    ことを特徴とする請求項1又は2に記載のインターポーザ付き積層セラミックコンデンサ。
  4. 前記インターポーザの前記2つの第2導体パッドの最大外側端間距離を規定する方向を長さ方向としたとき、前記2つの第2導体パッドの最大外側端間距離と前記絶縁基板の長さが、最大外側端間距離≦絶縁基板の長さの寸法関係を有している、
    ことを特徴とする請求項1〜3の何れか1項に記載のインターポーザ付き積層セラミックコンデンサ。
  5. 積層セラミックコンデンサを基板等に実装する際に用いられる積層セラミックコンデンサ用インターポーザであって、
    (1)前記積層セラミックコンデンサは、複数の内部電極層を相互非接触で内蔵した略直方体形状の誘電体チップと、前記誘電体チップの相対する端面及び該端面と隣接する4側面の一部を覆うように設けられ、且つ、前記4側面の一部を覆う部分が4つの略矩形状側面を有する2つの外部電極を備え、前記複数の内部電極層の一部の端が前記2つの外部電極の一方に接続され、且つ、他部の端が前記2つの外部電極の他方に接続された構造を有しており、
    (2)前記インターポーザは、略矩形板状の絶縁基板と、前記絶縁基板の厚さ方向の一面に前記2つの外部電極それぞれの1つの略矩形状側面と向き合うように設けられた略矩形状の2つの第1導体パッドと、前記絶縁基板の厚さ方向の他面に前記2つの第1導体パッドそれぞれと向き合うように設けられた2つの第2導体パッドと、前記2つの第1導体パッドの一方の外縁と前記2つの第2導体パッドの一方の外縁よりも内側において前記絶縁基板にその厚さ方向を貫通するように設けられた1つ以上の一方側の導体ビア、並びに、前記2つの第1導体パッドの他方の外縁と前記2つの第2導体パッドの他方の外縁よりも内側において前記絶縁基板にその厚さ方向を貫通するように設けられた1つ以上の他方側の導体ビアを備え、前記2つの第1導体パッドの一方と前記2つの第2導体パッドの一方が前記1つ以上の一方側の導体ビアを介して接続され、且つ、前記2つの第1導体パッドの他方と前記2つの第2導体パッドの他方が前記1つ以上の他方側の導体ビアを介して接続された構造を有しており、
    (3)前記インターポーザの前記2つの第1導体パッドは前記積層セラミックコンデンサの前記2つの外部電極それぞれの1つの略矩形状側面をハンダを介して接合するためのものであり、
    (4)前記1つ以上の一方側の導体ビアは前記2つの第1導体パッドの一方の表面と前記2つの第2導体パッドの一方の表面で開口する貫通孔を内側に有し、且つ、前記インターポーザの前記1つ以上の他方側の導体ビアは前記2つの第1導体パッドの他方の表面と前記2つの第2導体パッドの他方の表面で開口する貫通孔を内側に有している、
    ことを特徴とする積層セラミックコンデンサ用インターポーザ。
  6. 前記インターポーザの前記2つの第1導体パッドの最大外側端間距離を規定する方向を長さ方向としたとき、前記2つの第1導体パッドの最大外側端間距離と前記絶縁基板の長さが、最大外側端間距離≦絶縁基板の長さの寸法関係を有している、
    ことを特徴とする請求項5に記載の積層セラミックコンデンサ用インターポーザ。
  7. 前記インターポーザの前記2つの第1導体パッドの最大外側端間距離は前記積層セラミックコンデンサの前記2つの外部電極の端面間距離に対して、最大外側端間距離≦外部電極の端面間距離の寸法関係を有している、
    ことを特徴とする請求項5又は6に記載の積層セラミックコンデンサ用インターポーザ。
  8. 前記インターポーザの前記2つの第2導体パッドの最大外側端間距離を規定する方向を長さ方向としたとき、前記2つの第2導体パッドの最大外側端間距離と前記絶縁基板の長さが、最大外側端間距離≦絶縁基板の長さの寸法関係を有している、
    ことを特徴とする請求項5〜7の何れか1項に記載の積層セラミックコンデンサ用インターポーザ。
JP2013268352A 2013-02-18 2013-12-26 インターポーザ付き積層セラミックコンデンサと、積層セラミックコンデンサ用インターポーザ Active JP6014581B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2013268352A JP6014581B2 (ja) 2013-02-18 2013-12-26 インターポーザ付き積層セラミックコンデンサと、積層セラミックコンデンサ用インターポーザ
US14/768,424 US9686855B2 (en) 2013-02-18 2014-02-12 Multilayer ceramic capacitor with interposer, and interposer for multilayer ceramic capacitor
CN201480009317.XA CN104995703B (zh) 2013-02-18 2014-02-12 带内插器的叠层陶瓷电容器和叠层陶瓷电容器用内插器
PCT/JP2014/053145 WO2014126084A1 (ja) 2013-02-18 2014-02-12 インターポーザ付き積層セラミックコンデンサと、積層セラミックコンデンサ用インターポーザ

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013028821 2013-02-18
JP2013028821 2013-02-18
JP2013268352A JP6014581B2 (ja) 2013-02-18 2013-12-26 インターポーザ付き積層セラミックコンデンサと、積層セラミックコンデンサ用インターポーザ

Publications (2)

Publication Number Publication Date
JP2014179583A true JP2014179583A (ja) 2014-09-25
JP6014581B2 JP6014581B2 (ja) 2016-10-25

Family

ID=51354084

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013268352A Active JP6014581B2 (ja) 2013-02-18 2013-12-26 インターポーザ付き積層セラミックコンデンサと、積層セラミックコンデンサ用インターポーザ

Country Status (4)

Country Link
US (1) US9686855B2 (ja)
JP (1) JP6014581B2 (ja)
CN (1) CN104995703B (ja)
WO (1) WO2014126084A1 (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160037072A (ko) * 2014-09-26 2016-04-05 가부시키가이샤 무라타 세이사쿠쇼 전자 부품
KR20170031915A (ko) * 2015-09-14 2017-03-22 삼성전기주식회사 커패시터 부품 및 그 실장 기판
KR20170042958A (ko) * 2015-10-12 2017-04-20 삼성전기주식회사 전자부품 및 전자부품 실장기판
US9824824B2 (en) 2015-04-20 2017-11-21 Samsung Electro-Mechanics Co., Ltd. Coil electronic component and method of manufacturing the same
US9997295B2 (en) 2014-09-26 2018-06-12 Murata Manufacturing Co., Ltd. Electronic component
US10529488B2 (en) 2016-12-02 2020-01-07 Murata Manufacturing Co., Ltd. Electronic component
US10629374B2 (en) 2017-11-20 2020-04-21 Samsung Electro-Mechanics Co., Ltd. Composite electronic component and board having the same
US11043333B2 (en) 2018-09-28 2021-06-22 Samsung Electro-Mechanics Co., Ltd. Composite electronic component
KR20210131858A (ko) * 2020-04-24 2021-11-03 가부시키가이샤 무라타 세이사쿠쇼 적층 세라믹 콘덴서
KR20210131890A (ko) * 2020-04-24 2021-11-03 가부시키가이샤 무라타 세이사쿠쇼 적층 세라믹 콘덴서

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6011573B2 (ja) * 2014-03-24 2016-10-19 株式会社村田製作所 電子部品
KR102163037B1 (ko) 2015-01-26 2020-10-08 삼성전기주식회사 적층 세라믹 커패시터 조립체
JP6694235B2 (ja) * 2015-01-29 2020-05-13 Tdk株式会社 電子部品
DE102016105910A1 (de) * 2016-03-31 2017-10-05 Epcos Ag Kondensatoranordnung
US20180022983A1 (en) * 2016-07-19 2018-01-25 Baker Hughes, A Ge Company, Llc Flavonoid and plant phenolic acid additives for downhole fluids
JP6759947B2 (ja) * 2016-10-04 2020-09-23 株式会社村田製作所 コンデンサ部品
KR102059442B1 (ko) 2017-08-22 2019-12-27 삼성전기주식회사 복합 전자부품, 그 실장 기판
KR102463337B1 (ko) * 2017-09-20 2022-11-04 삼성전기주식회사 적층형 전자 부품 및 그 실장 기판
KR102538906B1 (ko) * 2017-09-27 2023-06-01 삼성전기주식회사 복합 전자부품 및 그 실장 기판
KR102473422B1 (ko) * 2017-10-02 2022-12-02 삼성전기주식회사 적층형 전자 부품 및 그 실장 기판
JP7019374B2 (ja) * 2017-10-26 2022-02-15 太陽誘電株式会社 積層セラミックコンデンサ及び積層セラミックコンデンサの製造方法
KR102089703B1 (ko) * 2018-08-07 2020-03-16 삼성전기주식회사 적층형 전자 부품
KR102041726B1 (ko) * 2018-09-11 2019-11-06 삼성전기주식회사 전자 부품
KR102032759B1 (ko) * 2018-09-14 2019-10-17 삼성전기주식회사 전자 부품
US11412616B2 (en) * 2019-03-26 2022-08-09 Canon Kabushiki Kaisha Printed circuit board and electronic device
JP7292958B2 (ja) * 2019-04-26 2023-06-19 株式会社村田製作所 電子部品の実装構造体
KR102127803B1 (ko) * 2019-04-26 2020-06-29 삼성전기주식회사 인터포저 및 이 인터포저를 포함하는 전자 부품
KR20190116136A (ko) * 2019-07-17 2019-10-14 삼성전기주식회사 적층형 전자 부품 및 그 실장 기판
US20210125912A1 (en) * 2019-10-28 2021-04-29 Intel Corporation Minimizing package impedance discontinuity through dielectric structure optimizations
KR102319604B1 (ko) * 2019-11-25 2021-11-02 삼성전기주식회사 복합 전자부품
KR102319605B1 (ko) * 2019-11-25 2021-11-02 삼성전기주식회사 복합 전자부품
JP2021174837A (ja) 2020-04-23 2021-11-01 株式会社村田製作所 積層セラミックコンデンサ
JP2021174863A (ja) 2020-04-24 2021-11-01 株式会社村田製作所 積層セラミックコンデンサ
JP2021174866A (ja) * 2020-04-24 2021-11-01 株式会社村田製作所 積層セラミックコンデンサ
JP2021174865A (ja) * 2020-04-24 2021-11-01 株式会社村田製作所 積層セラミックコンデンサ
DE102020208814A1 (de) * 2020-07-15 2022-01-20 Robert Bosch Gesellschaft mit beschränkter Haftung Kondensatoranordnung und Verfahren zum Verbinden eines elektronischen Kondensators mit einem Trägersubstrat
JP2022061644A (ja) * 2020-10-07 2022-04-19 株式会社村田製作所 積層セラミックコンデンサの製造方法
JP2022061643A (ja) * 2020-10-07 2022-04-19 株式会社村田製作所 積層セラミックコンデンサ
KR20220071663A (ko) * 2020-11-24 2022-05-31 삼성전기주식회사 전자 부품 및 그 실장 기판
KR20220084658A (ko) * 2020-12-14 2022-06-21 삼성전기주식회사 전자 부품
JP2022177518A (ja) * 2021-05-18 2022-12-01 株式会社村田製作所 積層セラミックコンデンサ
KR20230103297A (ko) * 2021-12-31 2023-07-07 삼성전기주식회사 적층형 커패시터

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004134430A (ja) * 2002-10-08 2004-04-30 Tdk Corp 電子部品
JP2012204572A (ja) * 2011-03-25 2012-10-22 Murata Mfg Co Ltd チップ部品構造体

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5375035A (en) * 1993-03-22 1994-12-20 Compaq Computer Corporation Capacitor mounting structure for printed circuit boards
JP2004193352A (ja) 2002-12-11 2004-07-08 Taiyo Yuden Co Ltd 積層コンデンサ及び積層コンデンサ実装体
JP2004335657A (ja) * 2003-05-06 2004-11-25 Tdk Corp 底面電極チップ部品の表面実装用ランドパターン、表面実装方法、緩衝基板及び電子部品
JP2008010621A (ja) * 2006-06-29 2008-01-17 Toshiba Corp 回路基板ユニット
KR101485117B1 (ko) * 2010-12-28 2015-01-21 가부시키가이샤 무라타 세이사쿠쇼 전자부품
JP5472230B2 (ja) * 2011-08-10 2014-04-16 株式会社村田製作所 チップ部品構造体及び製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004134430A (ja) * 2002-10-08 2004-04-30 Tdk Corp 電子部品
JP2012204572A (ja) * 2011-03-25 2012-10-22 Murata Mfg Co Ltd チップ部品構造体

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101712047B1 (ko) * 2014-09-26 2017-03-03 가부시키가이샤 무라타 세이사쿠쇼 전자 부품
KR20160037072A (ko) * 2014-09-26 2016-04-05 가부시키가이샤 무라타 세이사쿠쇼 전자 부품
US9997295B2 (en) 2014-09-26 2018-06-12 Murata Manufacturing Co., Ltd. Electronic component
US9824824B2 (en) 2015-04-20 2017-11-21 Samsung Electro-Mechanics Co., Ltd. Coil electronic component and method of manufacturing the same
KR102222610B1 (ko) * 2015-09-14 2021-03-05 삼성전기주식회사 커패시터 부품 및 그 실장 기판
KR20170031915A (ko) * 2015-09-14 2017-03-22 삼성전기주식회사 커패시터 부품 및 그 실장 기판
KR20170042958A (ko) * 2015-10-12 2017-04-20 삼성전기주식회사 전자부품 및 전자부품 실장기판
KR102184561B1 (ko) * 2015-10-12 2020-12-01 삼성전기주식회사 전자부품 및 전자부품 실장기판
US10529488B2 (en) 2016-12-02 2020-01-07 Murata Manufacturing Co., Ltd. Electronic component
US10629374B2 (en) 2017-11-20 2020-04-21 Samsung Electro-Mechanics Co., Ltd. Composite electronic component and board having the same
US11043333B2 (en) 2018-09-28 2021-06-22 Samsung Electro-Mechanics Co., Ltd. Composite electronic component
KR20210131858A (ko) * 2020-04-24 2021-11-03 가부시키가이샤 무라타 세이사쿠쇼 적층 세라믹 콘덴서
KR20210131890A (ko) * 2020-04-24 2021-11-03 가부시키가이샤 무라타 세이사쿠쇼 적층 세라믹 콘덴서
KR102587840B1 (ko) * 2020-04-24 2023-10-11 가부시키가이샤 무라타 세이사쿠쇼 적층 세라믹 콘덴서
KR102644908B1 (ko) * 2020-04-24 2024-03-07 가부시키가이샤 무라타 세이사쿠쇼 적층 세라믹 콘덴서

Also Published As

Publication number Publication date
JP6014581B2 (ja) 2016-10-25
CN104995703B (zh) 2017-12-01
WO2014126084A1 (ja) 2014-08-21
US9686855B2 (en) 2017-06-20
US20160007446A1 (en) 2016-01-07
CN104995703A (zh) 2015-10-21

Similar Documents

Publication Publication Date Title
JP6014581B2 (ja) インターポーザ付き積層セラミックコンデンサと、積層セラミックコンデンサ用インターポーザ
JP5459444B2 (ja) 電子部品
JP6248644B2 (ja) 電子部品
TWI492251B (zh) 陶瓷電容器及配線板
KR101751137B1 (ko) 적층 세라믹 전자 부품 및 그 실장 기판
JP6144139B2 (ja) インターポーザ付き積層セラミックコンデンサ、及び積層セラミックコンデンサ用インターポーザ
KR102041725B1 (ko) 전자 부품
US8971054B2 (en) Component assembly
US8847356B2 (en) Component-built-in wiring board
US9307643B2 (en) Substrate with built-in electronic component and method for manufacturing substrate with built-in electronic component
JP5265183B2 (ja) 半導体装置
JP2014207422A (ja) 電子部品および電子部品連
JP5362104B2 (ja) 応力緩衝層及びその作製方法
JP2009141169A (ja) 半導体装置
JP2014086606A (ja) 積層セラミックコンデンサの実装構造
KR102414842B1 (ko) 적층형 전자 부품
JP2014187315A (ja) 電子部品
JP2014086721A (ja) 電子部品が実装された基板構造及びその製造方法
JP4405253B2 (ja) 中継基板、半導体素子付き中継基板、中継基板付き基板、半導体素子と中継基板と基板とからなる構造体
KR20230111732A (ko) 다층 세라믹 반도체 장치
KR101740860B1 (ko) 복합 전자 부품 및 그 실장 기판
JP4423053B2 (ja) 配線基板
KR102122933B1 (ko) 전자부품의 실장 기판 및 전자부품 실장용 페이스트
JP5006613B2 (ja) 多層配線基板内蔵用コンデンサ及びそのコンデンサを内蔵した多層配線基板
JP2006237265A (ja) 電子部品収納用パッケージおよび電子装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150826

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160707

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160808

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160907

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160926

R150 Certificate of patent or registration of utility model

Ref document number: 6014581

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250